JP2004273663A - 自動光出力制御装置 - Google Patents
自動光出力制御装置 Download PDFInfo
- Publication number
- JP2004273663A JP2004273663A JP2003061045A JP2003061045A JP2004273663A JP 2004273663 A JP2004273663 A JP 2004273663A JP 2003061045 A JP2003061045 A JP 2003061045A JP 2003061045 A JP2003061045 A JP 2003061045A JP 2004273663 A JP2004273663 A JP 2004273663A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- optical output
- voltage
- reference voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Laser Beam Printer (AREA)
- Semiconductor Lasers (AREA)
Abstract
【解決手段】クロックを発生するクロック発生手段と、目標とする光出力にするためにXビットのデジタル値の基準電圧を生成するための基準電圧設定手段と、前記Xビットのデジタル値に応じたアナログの基準電圧を出力する第1のデジタル/アナログ変換手段と、前記基準電圧と前記半導体レーザの光出力の電圧を比較する比較手段と、前記比較手段の出力に応じてアップ/ダウンカウントを行うアップ/ダウンカウント手段と、前記アップ/ダウンカウント手段の出力であるのカウント値に応じたアナログの駆動電圧を出力する第2のデジタル/アナログ変換手段を備え、半導体レーザアレイの光出力を一定に制御する自動光出力制御装置。
【選択図】図1
Description
【発明の属する技術分野】
本発明は、半導体レーザの光出力を一定に制御する自動光出力制御装置に関するものである。
【0002】
【従来の技術】
電子写真装置などに用いられる半導体レーザの自動光出力制御装置は、一般的に、印刷区間外で半導体レーザの光出力Pを光出力センサでモニタして光出力電圧Vpowに変換し、目標とする光出力Pを得るための基準電圧Vrefと比較して、Vref>Vpowならばコンデンサを充電、Vref<Vpowならばコンデンサを放電するように構成されている。コンデンサの充放電を繰り返し、サンプル後はその電位をコンデンサにホールドし、ホールドされた電圧が印刷区間内で駆動電圧Vdrvとして半導体レーザを発光させ、光出力Pが一定となるように制御される。
【0003】
【発明が解決しようとする課題】
しかし上記のようにして半導体レーザの光出力Pを一定に制御する方法では印刷区間内でホールド中にもかかわらず、コンデンサの自己放電により駆動電圧Vdrvは損失し、光出力Pは変動してしまう。そのため光出力Pを一定にするため、レーザ走査毎に頻繁にサンプル/ホールドを行う必要がある。一方、電子写真装置の高速化・高精細化に伴い、半導体レーザのアレイ化が図られ、レーザのビーム本数が増す方向にある。光出力センサは通常、1個で各ビームをモニタするので、各ビームを切り替えながら、光出力Pをモニタし、光出力Pを安定に保持する制御が行われる。しかしながら上記のようにレーザのビーム本数が増加した場合にはそのビームの切り替えに伴い、サンプル/ホールドの周期が長くなるために、コンデンサの自己放電に起因する駆動電圧の損失の問題を解決することができず、レーザの光出力Pを安定に保持することが困難になってしまう。
【0004】
本発明の課題は上記のような問題のない半導体レーザの自動光出力制御装置を提供することにある。
【0005】
具体的には、コンデンサの自己放電による損失をなくし、レーザのビーム本数が増加してもレーザの光出力Pを一定に制御することが可能な自動光出力制御装置を提供することにある。
【0006】
【課題を解決するための手段】
上記の目的を達成するために本発明は、N個の半導体レーザで構成された半導体レーザアレイの光出力を一定に制御するための自動光出力制御装置において、クロックを発生するクロック発生手段と、目標とする光出力にするためにXビットのデジタル値の基準電圧を生成するための基準電圧設定手段と、前記Xビットのデジタル値に応じたアナログの基準電圧を出力する第1のデジタル/アナログ変換手段と、前記基準電圧と前記半導体レーザの光出力の電圧を比較する比較手段と、前記比較手段の出力に応じてアップ/ダウンカウントを行うアップ/ダウンカウント手段と、前記アップ/ダウンカウント手段の出力であるのカウント値に応じたアナログの駆動電圧を出力する第2のデジタル/アナログ変換手段を備えたことに一つの特徴がある。
【0007】
本発明の他の特徴は、前記半導体レーザアレイの光出力を、複数レベルに制御することにある。
本発明の他の特徴は、前記比較手段における比較結果が変化した時、前記クロック発生手段により発生する前記アップ/ダウンカウント手段のクロック周期を、切り替えることにある。
本発明の他の特徴及び利点は、以下の説明から明瞭に理解される。
【0008】
【発明の実施の形態】
以下、本発明の一実施例を図1を用いて説明する。図1においてクロック発生手段101は、パラレル/シリアル変換手段(以下P/S手段と略記する)103−1及び103−2、デジタル/アナログ変換手段(以下DACと略記する)104−1及び104−2、アップ/ダウンカウント手段(以下U/Dカウント手段とする)106を駆動するクロックを発生する。
【0009】
基準電圧設定手段102は、N個の半導体レーザで構成された半導体レーザアレイ107がmレベルの光出力PとなるようなXビットの基準デジタル値を(N×m)回設定する。本実施例ではN=4、m=3、X=8、N×m=12として説明する。
【0010】
即ち、本実施例では半導体レーザアレイ107が4個の半導体レーザ107−1〜107−4からなり、各半導体レーザは3つの出力レベルP1、P2、P3を有する。そして各出力レベルP1、P2、P3に対応する基準デジタル値D1、D2、D3を4個の半導体レーザ107−1〜107−4のそれぞれに準備する必要があるので合計12回、つまり基準デジタル値D1〜D3を4回繰り返して生成する必要がある。
P/S手段103−1は、上記基準電圧設定手段102の8ビットの基準デジタル値D1、D2、D3のそれぞれをシリアル信号に変換してDAC104−1に送出する。
DAC104−1は、シリアルインターフェースを有し、ロード信号1に同期して上記基準デジタル値D1、D2、D3に対応するシリアル値をロードする。そしてこのデジタル値D1、D2、D3に対応するアナログの信号の基準電圧Vref1、Vref2、Vref3を出力する。DAC104−1の供給電圧をVcc、デジタル値をDとすると各基準電圧Vrefの大きさは次式(1)で表される。
【0011】
Vref=Vcc×D/255……(1)
光出力/アナログ変換手段(以下P−V変換手段と略記する)108は、半導体レーザ107の光出力Pを変換係数αで光出力電圧Vpowに変換する。光出力電圧Vpowは光出力−電圧変換係数をαとすると、
Vpow=α×P……(2)
となる。
【0012】
比較手段105には前記DAC104−1よりアナログ信号の基準電圧Vref1、Vref2、Vref3が加えられるが、説明の便宜上、基準電圧をVrefで代表して以下説明する。この比較手段105は基準電圧Vrefと光出力電圧Vpowを比較し、Vpow<Vrefの時、比較結果COMP=0を出力する。一方、Vpow>Vrefの時は比較結果COMP=1を出力する。
【0013】
U/Dカウント手段106は、(N×m)個のカウンタを有し、比較結果COMP=0のときアップカウントを、COMP=1のときダウンカウントを行う。なお本実施例ではU/Dカウント手段106は12個の8ビットU/DカウンタCNT1〜CNT12で構成されている。
【0014】
この12個のカウンタCNT1〜CNT12の役割について図8を参照して説明する。即ち半導体レーザ107−1の3つの出力レベルP1、P2、P3に相当するカウンタ値のサンプル及びホールドのためにカウンタCNT1、CNT2、CNT3が用いられる。半導体レーザ107−2の3つの出力レベルP1、P2、P3に相当するカウンタ値のサンプル及びホールドのためにカウンタCNT4、CNT5、CNT6が用いられる。同様に半導体レーザ107−3及び107−4の出力レベルに相当するカウンタ値のサンプル、ホールドのためにカウンタCNT7〜CNT9及びCNT10〜CNT12が用いられるために12個のカウンタCNT1〜CNT12がU/Dカウント手段106の中に設けられている。
【0015】
P/S手段103−2は、上記U/Dからカウント手段106の8ビットのカウント値をシリアル信号に変換してDAC104−2に送出する。DAC104−2は、シリアルインターフェースを有し、図2に示すようにロード信号2によって8ビットのシリアル値を取り込み、クロック8周期後にカウント値に相当する駆動電圧Vdrvを出力する。なお図1に示していないが、DAC104−2は半導体レーザの個数だけ用意する。
【0016】
即ち本実施例では4個のDAC104−2が用いられ、DAC104−2Aは半導体レーザ107−1に接続され、DAC104−2Bは半導体レーザ107−2に、またDAC104−2C、DAC104−2Dは半導体レーザ107−3、107−4にそれぞれ接続されている。そしてDAC104−2Aは前述のカウンタCNT1〜CNT3のカウント値のディジタル−アナログ変換処理を行い、DAC104−2BはカウンタCNT4〜CNT6のカウント値の変換処理を行う。同様にDAC104−2C及びDAC104−2DはそれぞれカウンタCNT7〜CNT9及びCNT10〜CNT12のディジタル−アナログ変換処理を行う。
【0017】
半導体レーザアレイ107内の半導体レーザ107−1〜107−4は、駆動電圧Vdrvに応じた光出力P
P=β×Vdrv……(3)
を出力する。但しβは電圧−光出力変換係数である。
【0018】
本発明にかかる光出力制御装置の動作を図3〜図8を用いて詳細に説明する。図3は半導体レーザ107−1〜107−4の動作駆動電圧Vdrvと光出力Pの関係を示し、本実施例のように3レベルの光出力P1、P2、P3を得るためには、各レベルに対応する駆動電圧Vdrv1、Vdrv2、Vdrv3が必要である。即ち本実施例では4個の半導体レーザ107−1〜107−4に3つの駆動電圧Vdrv1、Vdrv2、Vdrv3が必要なため、基準電圧Vrefとして12回の基準デジタル値を必要とし、各基準デジタル値を8ビットで構成している。なお、DAC104−2から半導体レーザ107−1に最初から供給しておくバイアス電圧をVbとすると、各駆動電圧Vdrv1、Vdrv2、Vdrv3は図3から明らかなように次式(4)〜(6)で与えられる。
【0019】
Vdrv1=Vb+V1……(4)
Vdrv2=Vb+V1+V2……(5)
Vdrv3=Vb+V1+V2+V3……(6)
まず半導体レーザアレイ107のうち、1つの半導体レーザ107−1の基準電圧Vref1、Vref2、Vref3がセットされる。半導体レーザ107−1は、最初にバイアス電圧Vbで発光し、光出力P1を決定するためのサンプルが開始される。半導体レーザ107−1の光出力P1は、P−V変換手段108により光出力電圧値Vpowに変換する。比較手段105で基準電圧Vref1と光出力電圧Vpowを比較し、Vpow<Vref1ならばCOMP=0で、Vpow>Vref1ならばCOMP=1となる。
【0020】
半導体レーザ107−1の立上げ時は、COMP=0であるので、U/Dカウント手段106の12個のうちの1つのカウンタCNT1はアップカウントを行う。即ち図4に示すようにクロックを8個カウントし、この値(8)をカウンタCNT1に加算する。そして加算されたCNT1のカウント値に相当する電圧で、半導体レーザ107−1を発光させる。即ち半導体レーザ107−1の駆動電圧Vdrv1をバイアス電圧Vbに8個のカウント値の増加分に相当する電圧ΔV1を加えた電圧にして半導体レーザ107−1を発光させる。そしてその出力電圧Vpowを再度比較手段105に加え、基準電圧Vref1と比較する。カウンタCNTのカウント値が徐々に上昇し、Vpow>Vref1になると、比較手段105の出力COMPはCOMP=1になる。
【0021】
COMP=1になると、U/Dカウント手段106の上記カウンタCNT1は、次のサイクルでダウンカウントを行う。即ちクロックを8個カウントし、その値(8)をカウンタCNT1の値から減算し、その減算されたカウント値に相当する駆動電圧で半導体レーザ107−1を発光させる。そうすると再びVpow<Vref1になり、COMP=0になるので、次のサイクルでカウンタCNT1のアップカウントを行う。即ちカウンタCNT1の値は図5に示すように増加及び減少を繰り返すので半導体レーザ107−1の駆動電圧Vdrvも8個の計数値に相当する電圧幅で変動する。以上の繰り返しをサンプル中行い、ホールドする。ホールドをする時には、DAC104−2に加えるロード信号2を停止させて、P/S手段103−2からのシリアル値2(図2)のロードを停止する。またU/Dカウント手段106のカウンタCNT1の計数動作を停止させ、その直前の8ビットカウント値を保持しておく。なお保持したカウント値CNT1は、図8に示すように次回サンプルを行う際、半導体レーザ107−1を発光させる駆動電圧Vdrv1に用いる。
【0022】
以上述べたような動作によってDAC104−2には光出力P1を発光させるための、駆動電圧Vdrv1がホールドされる。これをタイムチャートで示すと図8のCNT1で示された動作が終了したことになる。
【0023】
次に半導体レーザ107−1の基準電圧Vrev2に相当する駆動電圧Vdrv2を決定し、この値をホールドする動作に入る。即ち、この場合には基準電圧設定手段102よりVref2に相当するデジタル値がPS手段103−1に送出され、ここでシリアル信号に変換されてDAC104−1に送られる。
【0024】
比較手段105は今度は半導体レーザ107−1の光出力電圧Vpowと基準電圧Vref2とを比較し、Vpow<Vref2ならばCOMP=0、Vpow>Vref2ならばCOMP=1の出力を出す。COMP=0のときはU/Dカウント手段106の中の別のカウンタCNT2のアップカウントを行う。即ち図4に示すアップカウント動作が繰り返され、図5に示すような動作に移るとカウンタCNT2の計数動作を停止する。そしてCNT2のカウント値が図8に示すようにホールドされる。以下同様にして半導体レーザ107−1の基準電圧Vref3に相当する駆動電圧Vdrv3をサンプル・ホールドする。このときにはカウンタCNT3が用いられる。
【0025】
半導体レーザ107−1が終了すると次に半導体レーザ107−2について同様にVref1,Vref2,Vref3に相当する駆動電圧Vref1,Vref2,Vref3のサンプル・ホールドが行われ、このときはカウンタCNT4,CNT5,CNT6が用いられる。以下同様にして図8に示すように半導体107−3,107−4についてのサンプル・ホールドが行われて全ての半導体レーザ107−1〜107−4の全てのレベルの設定を終了する。
以上説明した実施例においては、得られる駆動電圧Vdrvは図5に示すようにΔV(=Vcc×8/255)だけ振れ幅が生じる。従って、光出力P1も、
P1=β×(Vdrv±ΔV)……(7)
となり、図6のように、±(β×ΔV)の振れ幅が生じてしまう。
【0026】
駆動電圧Vdrvはデジタル的にホールドされるため、放電のような駆動電圧Vdrvの損失は生じないが、より好ましい実施例では光出力Pの振れ幅を減らすために、比較結果COMPをクロック発生手段101へ入力し、COMPの出力が変化した時、クロック発生手段101から出力されるU/Dカウント手段106用のカウンタクロック周期が大きくなるように構成される。即ち比較手段105の出力がCOMP=0からCOMP=1に変化すると、この変化の検出信号がクロック発生手段101に印加される。クロック発生手段101は図2に示すような一定周期のパルスを発生しているが分周した出力も取り出せるように構成されており、例えば図2のクロックの周期Tの4倍、つまり4Tの周期のクロックパルスも取り出すことができる。
【0027】
上記の検出信号が入るとクロック発生手段101は図示しないスイッチ回路によりクロック出力を周期Tから4Tのクロックパルスに切換える。そうするとU/Dカウント手段106に入力されるパルスの周期も4TになるからCOMP=1のときに減少するカウンタCNTの減少分か2パルス分(2カウント)となり、ダウンカウントの幅が図7に示すように小幅になる。
勿論検出信号に応じて切換えるクロックの周期は任意の値に選ぶことができる。こうすることで光出力Pの振れ幅が減り、目標に非常に近い光出力Pが得られる。例えば周期を4倍(2カウント)した時の光出力の振れ幅は、図7に示すように±(βXVcc×2/255)となり、図6に比べて1/4におさえることができる。
【0028】
【発明の効果】
以上の説明によって明らかなように、本発明によれば基準電圧と半導体レーザの光出力電圧とを比較し、比較出力に応じてアップダウンカウンタを制御するように構成されているので、駆動電圧に対応する値がデジタル的にホールドされるため、駆動電圧損失は生じない。従ってレーザのビーム本数が増加してもレーザの光出力を一定に制御することが可能になる。
【図面の簡単な説明】
【図1】本発明にかかる自動光出力制御装置の一実施例を示すブロック構成図である。
【図2】本発明におけるシリアルインターフェースデジタル/アナログ変換手段の出力タイミングの説明図である。
【図3】半導体レーザの駆動電圧と光出力の関係を示す特性図である。
【図4】本発明における半導体レーザの光出力電圧Vpowの変化の状況を示す説明図である。
【図5】本発明における半導体レーザの駆動電圧のVdrvの変化の状況を示す説明図である。
【図6】本発明における半導体レーザの光出力の変化の状況を示す説明図である。
【図7】本発明の好ましい実施例における半導体レーザの光出力の変化の状況を示す説明図である。
【図8】本発明装置の動作を説明するためのタイミングチャートである。
【符号の説明】
101はクロック発生手段、102は基準電圧設定手段、103はシリアル変換手段、104はデジタル/アナログ変換手段、105は比較手段、106はアップ/ダウンカウント手段、107は半導体レーザアレイ、108はパワー/電圧変換手段である。
Claims (3)
- N個の半導体レーザで構成された半導体レーザアレイの光出力を一定に制御するための自動光出力制御装置において、クロックを発生するクロック発生手段と、目標とする光出力にするためにXビットのデジタル値の基準電圧を生成するための基準電圧設定手段と、前記Xビットのデジタル値に応じたアナログの基準電圧を出力する第1のデジタル/アナログ変換手段と、前記基準電圧と前記半導体レーザの光出力の電圧を比較する比較手段と、前記比較手段の出力に応じてアップ/ダウンカウントを行うアップ/ダウンカウント手段と、前記アップ/ダウンカウント手段の出力であるのカウント値に応じたアナログの駆動電圧を出力する第2のデジタル/アナログ変換手段を備えたことを特徴とする自動光出力制御装置。
- 前記半導体レーザアレイの光出力を、複数レベルに制御する請求項1の自動光出力制御装置。
- 前記比較手段における比較結果が変化した時、前記クロック発生手段により発生する前記アップ/ダウンカウント手段のクロック周期を、切り替えることを特徴とする請求項1の自動光出力制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003061045A JP2004273663A (ja) | 2003-03-07 | 2003-03-07 | 自動光出力制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003061045A JP2004273663A (ja) | 2003-03-07 | 2003-03-07 | 自動光出力制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004273663A true JP2004273663A (ja) | 2004-09-30 |
Family
ID=33123365
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003061045A Pending JP2004273663A (ja) | 2003-03-07 | 2003-03-07 | 自動光出力制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004273663A (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62273863A (ja) * | 1986-05-23 | 1987-11-27 | Ricoh Co Ltd | 発光素子アレイの出力制御装置 |
JPH01135082A (ja) * | 1987-11-20 | 1989-05-26 | Ricoh Co Ltd | 半導体レーザ制御装置 |
JPH01179381A (ja) * | 1987-12-29 | 1989-07-17 | Ricoh Co Ltd | 半導体レーザの出力制御装置 |
JPH02885A (ja) * | 1987-12-07 | 1990-01-05 | Ricoh Co Ltd | 半導体レーザユニツト |
JPH0358065A (ja) * | 1989-07-27 | 1991-03-13 | Ricoh Co Ltd | レーザーダイオードの発光出力制御装置 |
JPH03266228A (ja) * | 1990-03-15 | 1991-11-27 | Ricoh Co Ltd | 半導体レーザの制御回路 |
JPH04150152A (ja) * | 1990-10-09 | 1992-05-22 | Canon Inc | 半導体レーザの光量制御装置 |
JP2000031577A (ja) * | 1998-06-03 | 2000-01-28 | Hewlett Packard Co <Hp> | レ―ザダイオ―ド出力電力補償器の調整 |
-
2003
- 2003-03-07 JP JP2003061045A patent/JP2004273663A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62273863A (ja) * | 1986-05-23 | 1987-11-27 | Ricoh Co Ltd | 発光素子アレイの出力制御装置 |
JPH01135082A (ja) * | 1987-11-20 | 1989-05-26 | Ricoh Co Ltd | 半導体レーザ制御装置 |
JPH02885A (ja) * | 1987-12-07 | 1990-01-05 | Ricoh Co Ltd | 半導体レーザユニツト |
JPH01179381A (ja) * | 1987-12-29 | 1989-07-17 | Ricoh Co Ltd | 半導体レーザの出力制御装置 |
JPH0358065A (ja) * | 1989-07-27 | 1991-03-13 | Ricoh Co Ltd | レーザーダイオードの発光出力制御装置 |
JPH03266228A (ja) * | 1990-03-15 | 1991-11-27 | Ricoh Co Ltd | 半導体レーザの制御回路 |
JPH04150152A (ja) * | 1990-10-09 | 1992-05-22 | Canon Inc | 半導体レーザの光量制御装置 |
JP2000031577A (ja) * | 1998-06-03 | 2000-01-28 | Hewlett Packard Co <Hp> | レ―ザダイオ―ド出力電力補償器の調整 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9300317B2 (en) | Adaptive delay based asynchronous successive approximation analog-to-digital converter | |
JP4760909B2 (ja) | Pwm信号生成回路 | |
JP4358442B2 (ja) | バースト・モード光伝送器に関するローカル制御 | |
US7884748B2 (en) | Ramp-based analog to digital converters | |
US8969771B2 (en) | Imaging system and imaging device | |
US8816888B2 (en) | Ad conversion circuit, semiconductor device, and ad conversion method | |
JP2010062688A (ja) | デジタル−アナログ変換回路、固体撮像素子及び撮像装置 | |
JPH08172236A (ja) | Apc回路 | |
US8710423B2 (en) | Image pickup device with a plurality of pixels and an AD conversion circuit | |
JP2011166745A (ja) | 出力装置および試験装置 | |
JP2010045579A (ja) | コンパレータ回路及びそれを有するアナログデジタルコンバータ | |
JP2010115066A (ja) | Pwm制御回路 | |
JP2004273663A (ja) | 自動光出力制御装置 | |
ITPD20100352A1 (it) | Convertitore a ponte intero con modulazione digitale degli impulsi (dpwm) per pilotare un carico. | |
US6069577A (en) | A/D conversion device provided with a gain calibration arrangement | |
JP2011130434A (ja) | 信号発生装置および試験装置 | |
US7242330B2 (en) | Dynamic compensation of analog-to-digital converter (ADC) offset errors using filtered PWM | |
US7242341B2 (en) | Analog-to-digital converter and analog-to-digital conversion method | |
KR101232620B1 (ko) | 램프 신호의 보정 기능을 갖는 램프 신호 발생기 및 이를 포함하는 이미지 센서 | |
JPH01179381A (ja) | 半導体レーザの出力制御装置 | |
KR100431338B1 (ko) | 배터리의급속충전제어장치 | |
JP2006024975A (ja) | Adコンバータlsi | |
KR20090071705A (ko) | 기준전압 선택회로를 이용한 아날로그-디지털 변환기 | |
JPH05175851A (ja) | デジタル/アナログ変換器 | |
CN116155287A (zh) | 模拟数字转换器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060118 |
|
A711 | Notification of change in applicant |
Effective date: 20081201 Free format text: JAPANESE INTERMEDIATE CODE: A712 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20081202 |
|
A977 | Report on retrieval |
Effective date: 20090630 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090703 |
|
A521 | Written amendment |
Effective date: 20090828 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
A02 | Decision of refusal |
Effective date: 20100630 Free format text: JAPANESE INTERMEDIATE CODE: A02 |