JP2004272447A

JP2004272447A - Power circuit

Info

Publication number: JP2004272447A
Application number: JP2003060003A
Authority: JP
Inventors: Shunichi Kuwano; 俊一桑野
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2003-03-06
Filing date: 2003-03-06
Publication date: 2004-09-30
Anticipated expiration: 2023-03-06
Also published as: JP4390036B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a power circuit which hardly causes overshoot and undershoot when a voltage is changed. <P>SOLUTION: The power circuit is the one which can change an output voltage in accordance with an alteration setting voltage. The power circuit includes a periodic signal generating circuit 10 which generates a periodic signal having a prescribed period Δt; a voltage up-and-down circuit 20 which executes a voltage alteration operation by increasing or decreasing the output voltage by a voltage step width ΔV based on the output of the periodic signal; and a data comparison circuit 30 which compares the output voltage data of the voltage up-and-down circuit 20 with alteration setting voltage data, gives instructions for the increase or decrease of the output voltage to the voltage up-and-down circuit 20 and stops the voltage alteration operation when the output voltage data agree with the alteration setting voltage data. Then, the output voltage is changed in stair-like state with a voltage variation rate by a prescribed period Δt and a prescribed voltage step width ΔV. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、出力電圧が変更可能な電源回路に関する。
【０００２】
【背景技術】
従来から、主に携帯用電子機器で、電子機器の駆動電圧をその動作状況に応じて変化させることが行われている。その理由は、電子機器の駆動電圧を必要最低限の電圧に制御することにより、消費電力を節約することができるからである。
【０００３】
例えば、通常の低速処理動作で良い期間は、低い駆動電圧を供給して消費電力を抑え、高速処理動作が必要なときにのみ、高い駆動電圧に変更して供給している。
【０００４】
このような駆動電圧の変更動作の制御には、その電子機器の動作を制御する演算処理装置と、外部から出力電圧が変更可能な電源回路が使われている。
【０００５】
従来の電源回路は、変更電圧データを格納するレジスタ、Ｄ／Ａ変換回路、電圧レギュレータから構成されている。
【０００６】
以下に電圧変更動作の手順を説明する。
【０００７】
ｉ：予め演算処理装置から転送された変更電圧データをレジスタに格納する。
【０００８】
ｉｉ：さらに転送された電圧変更指示によって、レジスタの変更電圧データをＤ／Ａ変換回路に転送する。
【０００９】
ｉｉｉ：Ｄ／Ａ変換回路から、変更電圧データに対応した基準電圧を変更出力する。
【００１０】
ｉｖ：電圧レギュレータから、前記基準電圧を基準として電源出力電圧を変更出力する。
【００１１】
【特許文献１】
特開２００１−１１７６４９号公報
【００１２】
【発明が解決しようとする課題】
しかしながら、従来の電源回路は、Ｄ／Ａ変換回路への電圧データを、現在の電源出力電圧に対応したデータから、変更電圧データに瞬時に切り換えるため、電圧レギュレータのフィードバック回路の応答が間に合わず、電源回路の出力電圧にオーバーシュートやアンダーシュートが発生する。
【００１３】
そのために、この出力電圧を駆動電圧とする電子装置に、突入電流が流れ、誤動作を発生させる恐れがある。
【００１４】
また、従来の電源回路では、前記オーバーシュートやアンダーシュートの発生を抑えるために、電圧レギュレータの回路構成中のコンデンサ充放電回路を用いて、電源回路の出力電圧の電圧変化率を緩くしているものがあるが、この方法では、充放電のためのトランジスタの温度特性や素子ばらつきで、安定した電圧変化率が得られないという課題がある。
【００１５】
また、前記オーバーシュートやアンダーシュートの発生は、電源回路の内部構成だけの原因ではなく、電源回路から出力された電源ラインの配線インピーダンスによっても、その発生や大きさが変化し、回路基板作成後に電源回路の出力電圧の電圧変化率を調整する必要がある場合がある。
【００１６】
さらに、その電源回路の出力電圧を駆動電圧とする電子装置によって、オーバーシュートやアンダーシュートに対する誤動作の発生状況が異なり、場合によって、回路基板作成後に電源回路の出力電圧の電圧変化率を調整する必要がある。
【００１７】
そこで、本発明の目的は、電源回路の出力電圧を変更する際、オーバーシュートやアンダーシュートが発生しにくい電源回路を提供することにある。
【００１８】
【課題を解決するための手段】
（１）上記の課題を解決し本発明の目的を達成するために、本発明の電源回路は、変更設定電圧に応じ出力電圧が変更可能な電源回路において、所定の周期を持つ周期信号を出力する周期信号生成回路と、前記周期信号の出力に基づいて、出力電圧を所定の電圧ステップ幅でアップまたはダウンして、電圧変更動作を行う電圧アップダウン回路と、前記電圧アップダウン回路の出力電圧と前記変更設定電圧とを比較して、前記電圧アップダウン回路に出力電圧のアップまたはダウンの指示を行い、前記出力電圧と前記変更設定電圧が一致したときに前記電圧変更動作を停止させる電圧比較回路と、を含み、前記出力電圧を前記所定の周期と前記所定の電圧ステップ幅による電圧変化率で変更することを特徴とする。
【００１９】
本発明の構成によれば、出力電圧を電圧変更する際、従来の電源回路では瞬時に電圧を変更していたのに対して、出力電圧を周期信号生成回路に設定した所定の周期と、電圧アップダウン回路に設定した所定の電圧ステップ幅で、階段状に緩やかにアップまたはダウンして変更する。このことにより、従来発生していた出力電圧のオーバーシュートやアンダーシュートの発生を大幅に抑制することができる。
【００２０】
（２）本発明の電源回路は、（１）において、前記電圧変更動作は、前記出力電圧が変更動作前の電圧から前記変更設定電圧に近づくにしたがって、前記電圧変化率が小さくなるように制御されることを特徴とする。
【００２１】
本発明によれば、（１）の作用効果に加えて、出力電圧が変更動作前の電圧から前記変更設定電圧に近づくにしたがって、前記電圧変化率が小さくなるので、出力電圧のオーバーシュートやアンダーシュートの発生を、さらに抑制することができる。
【００２２】
（３）本発明の電源回路は、（２）において、前記電圧変更動作の前記電圧変化率の制御は、前記周期信号生成回路の周期信号の周期を、変更動作前の電圧から前記変更設定電圧に近づくにしたがって大きくするように制御することによって、前記電圧変化率を小さくすることを特徴とする。
【００２３】
本発明によれば、周期信号生成回路の周期信号の周期を制御することで、電圧変化率を、出力電圧が変更動作前の電圧から前記変更設定電圧に近づくにしたがって、小さくすることができる。
【００２４】
（４）本発明の電源回路は、（２）、（３）のいずれかにおいて、前記電圧変更動作の前記電圧変化率の制御は、前記電圧アップダウン回路の電圧ステップ幅を、変更動作前の電圧から前記変更設定電圧に近づくにしたがって小さくするように制御することによって、前記電圧変化率を小さくすることを特徴とする。
【００２５】
本発明によれば、電圧アップダウン回路の電圧ステップ幅を制御することで、電圧変化率を、出力電圧が変更動作前の電圧から前記変更設定電圧に近づくにしたがって、小さくすることができる。
【００２６】
また、周期信号生成回路の周期信号の周期の制御と電圧アップダウン回路の電圧ステップ幅の制御を組み合わせることで、さらにきめ細かい電圧変化率の制御ができる。
【００２７】
（５）本発明の電源回路は、（１）〜（４）のいずれかにおいて、前記電圧アップダウン回路は、アップダウンカウンタとＤ／Ａ変換回路を含み、前記電圧比較回路は、データ比較回路であり、前記アップダウンカウンタは、前記データ比較回路からのアップまたはダウンの指示に従って、カウントアップ動作またはカウントダウン動作を行って、前記アップダウンカウンタのカウント値を出力電圧を特定する出力電圧データとして出力し、前記データ比較回路は、前記変更設定電圧が当該電圧に対応するカウント値を変更設定電圧データとして与えられ、前記変更設定電圧データと前記アップダウンカウンタの出力電圧データとを比較して、前記アップダウンカウンタにカウントアップまたはカウントダウンの指示を行い、前記変更設定電圧データと前記アップダウンカウンタの出力電圧データが一致したときに前記電圧変更動作を停止させ、前記Ｄ／Ａ変換回路は、前記アップダウンカウンタの出力電圧データを出力電圧に変換して提供することを特徴とする。
【００２８】
本発明の構成によれば、（１）〜（４）の作用効果に加えて、Ｄ／Ａ変換回路を除く他の回路を、一般的なデジタル回路素子で構成可能なデジタル信号回路にすることができるので、定常電流の必要なアナログ信号回路に比べて消費電流が少なく、また小型集積化された電源回路を提供できる。
【００２９】
また、外部の演算処理装置などの電子装置から、デジタル信号として入力される変更設定電圧を表すカウント値を、データ比較回路の入力として使用することができるので、外部のデジタル信号電子装置との接続が容易な電源回路を提供できる。
【００３０】
（６）本発明の電源回路は、（１）〜（５）のいずれかにおいて、予め、前記変更設定電圧を特定するデータが外部から書き込み記憶される記憶手段を含み、外部から入力された電圧変更指示信号により、前記電圧変更動作を開始して、出力電圧を前記データに基づいて、前記変更設定電圧に変更することを特徴とする。
【００３１】
本発明の構成によれば、（１）〜（５）の作用効果に加えて、変更設定電圧を特定するデータを、シリアルデータ転送などの低速で信号線の少ない転送方式で送ることができるので、消費電流が少なく、端子数の少ない電源回路を提供できる。
【００３２】
（７）本発明の電源回路は、（６）において、予め、前記電圧変化率を特定するデータが外部より書き込み記憶される記憶手段を含み、外部から入力された電圧変更指示信号により、前記電圧変更動作を開始して、出力電圧を前記電圧変化率を特定するデータに基づく電圧変化率で変化させ、前記変更設定電圧に変更することを特徴とする。
【００３３】
本発明の構成によれば、（６）の作用効果に加えて、回路基板や電子装置の状況に応じて、電源回路の出力電圧の電圧変化率を容易に変更設定可能な電源回路が提供できる。
【００３４】
（８）本発明の電源回路は、（１）〜（７）のいずれかにおいて、少なくとも前記変更設定電圧と電圧変更指示信号は、前記電源回路の出力電圧の供給を受けて動作する電子装置から提供されることを特徴とする。
【００３５】
本発明の構成によれば、（１）〜（７）の作用効果に加えて、前記電子装置が、その動作状況に応じて、少なくとも必要な駆動電圧値の指示を行うとともに、その指示に対応した駆動電圧の供給を受けることができるので、電子装置の消費電力を節約することができる。
【００３６】
【発明の実施の形態】
次に、本発明の好適な実施の形態を図面に基づいて説明する。
【００３７】
（第一の実施の形態）
図１は、本発明に係わる電源回路の第一の実施の形態の電圧変更動作のブロック図である。また、図２は、本実施の形態の動作を説明するタイミングチャートである。
【００３８】
本発明の電源回路は、任意の定電圧を出力することができ、またその出力電圧を外部からの制御信号により変更できる電源回路であって、出力電圧を変更する際、従来の電源回路では瞬時に電圧を変更していたのに対して、本発明の電源回路では、電圧を所定の周期と電圧ステップ幅で階段状に緩やかに変更することを特徴としている。このとき、実際の外部への出力は、外部に接続された図示しない安定化コンデンサの働きにより、平滑化され、滑らかなカーブとなる。
【００３９】
このことにより、オーバーシュートやアンダーシュートの発生が少ない電源回路を実現している。
【００４０】
本実施の形態の電源回路は、変更設定電圧に応じ出力電圧が変更可能な電源回路であって、出力電圧の変更をする際、周期信号生成回路１０から出力されるΔｔの周期を持つ周期信号ＴＣＬＫに基づき、電圧アップダウン回路２０に設定された電圧ステップ幅ΔＶで、電圧を発生させる元となる電圧である基準電圧を階段状に変化させることで、電圧アップダウン回路２０の出力電圧を階段状にアップまたはダウンして電圧変更動作を行う。このとき、実際の外部への出力電圧は、フィードバックの応答時間と図示しない安定化コンデンサの働きにより滑らかなカーブでその値が変化する。
【００４１】
図２の電圧アップ動作のタイミングチャートに示すように、本実施の形態の電源回路の出力電圧は、Δｔの周期で、ΔＶごと階段状に電圧が上昇している。
【００４２】
また、本実施の形態の電源回路はデータ比較回路３０を有する。データ比較回路３０は、電圧を特定する電圧データを入力して、入力した二つの電圧データを比較する電圧比較回路である。データ比較回路３０は、前記電圧アップダウン回路２０の出力電圧に対応する出力電圧データと前記変更設定電圧に対応する変更設定電圧データＤＶとを比較して、前記電圧アップダウン回路２０に出力電圧のアップまたはダウンの指示を行い、前記出力電圧データと前記変更設定電圧データＤＶが一致したときに前記電圧変更動作を停止させる。
【００４３】
さらに、本実施の形態の電源回路は記憶手段４０を有し、記憶手段４０は、予め前記変更設定電圧データＤＶと周期設定データＤＴ１、ＤＴ２を外部より入力されて書き込み記憶されている。書き込み記憶された変更設定電圧データＤＶは、前記データ比較回路３０に出力されて、出力電圧データとのデータ比較に使われ、周期設定データＤＴ１、ＤＴ２は、前記周期信号生成回路１０に出力されて、周期信号の周期Δｔの設定に使われる。ここで、ＤＴ１ではＤｕｔｙの設定、ＤＴ２ではＲＣＬＫの設定を行い、それぞれが周期信号の周期Δｔを調整するものである。
【００４４】
本実施の形態の電源回路は、前記変更設定電圧データＤＶと周期設定データＤＴ１、ＤＴ２の書き込み記憶後、外部から電圧変更指示信号ＤＳを入力して、前記電圧変更動作を開始する。
【００４５】
まず、図１により、本実施の形態の電源回路の電圧変更動作を行う構成の説明を行う。本実施の形態の電源回路は、周期信号生成回路１０、電圧アップダウン回路２０、データ比較回路３０、記憶手段４０、クロック発生回路５２を含んで構成されている。
【００４６】
周期生成回路１０は、クロック発生回路５２からのクロックＣＬＫを入力して、記憶手段４０内の周期設定レジスタ４２−１に書き込み記憶された周期設定データＤＴ１、ＤＴ２により所定の周期Δｔを持つ周期信号ＴＣＬＫを出力する回路である。また、周期信号生成回路１０は、外部から電圧変更指示信号ＤＳと、データ比較回路３０から一致信号ＣＥが入力されており、電圧変更指示信号ＤＳのＬｏｗレベルのパルスの入力で周期信号ＴＣＬＫの発生を開始し、一致信号ＣＥがＬｏｗレベルになると周期信号ＴＣＬＫの発生を停止する回路である。
【００４７】
本実施の形態の電源回路では、周期信号発生回路１０は、分周回路１２とプログラマブルタイマ１４で構成されている。分周回路１２は、クロック発生回路５２からのクロックＣＬＫを入力し、周期設定データＤＴ２で設定された分周比で分周して、分周クロックＲＣＬＫを出力する回路である。プログラマブルタイマ１４は、ＲＣＬＫを入力し、周期設定データＤＴ１で設定された周期倍率倍の周期を持つ周期信号ＴＣＬＫを出力する回路である。また、プログラマブルタイマ１４は、電圧変更指示信号ＤＳと一致信号ＣＥを入力して、前記周期信号ＴＣＬＫの発生の開始及び停止を行っている。
分周回路１２は、３個のフリップフロップ回路と分周信号選択回路を用いた回路で、２本のデータ線のバイナリデータである周期設定データＤＴ２により、１、２、４、８のいずれかの分周比の設定が可能である。
【００４８】
プログラマブルタイマ１４は、４個のフリップフロップ回路を用いたバイナリダウンカウンタであり、４本のデータ線のバイナリデータからなる周期設定データＤＴ１により、入力クロックの周期の１〜１５のいずれかの整数の周期倍率の設定が可能である。
【００４９】
本実施の形態の周期信号生成回路１０は、その出力である周期信号ＴＣＬＫの周期Δｔを、前記分周回路１２への分周比を表す周期設定データＤＴ２の設定と、前記プログラマブルタイマ１４への周期倍率を表す周期設定データＤＴ１の設定の組み合わせにより、クロック発生回路５２の出力クロックＣＬＫに対して、１〜１２０倍の周期に設定可能である。
【００５０】
電圧アップダウン回路２０は、前記周期信号ＴＣＬＫを入力して、前記ＴＣＬＫの周期Δｔで、出力電圧を電圧アップダウン回路２０に設定した電圧ステップ幅ΔＶごと電圧アップまたはダウンする回路である。
【００５１】
本実施の形態の電源回路の電圧アップダウン回路２０は、前記周期信号生成回路１０の出力である周期信号ＴＣＬＫを入力して、前記ＴＣＬＫの周期Δｔで、カウント値をアップまたはダウンするアップダウンカウンタ２２と、前記アップダウンカウンタ２２のカウント値を入力して、前記カウント値をアナログ電圧に変換して出力するＤ／Ａ変換回路２４で構成されている。
【００５２】
アップダウンカウンタ２２は、フリップフロップ回路を用いた８ビットのバイナリアップダウンカウンタであって、アップダウン指示信号Ｕ／ＤがＨｉｇｈレベルのときアップカウント動作を行い、Ｌｏｗレベルのときダウンカウント動作を行う。アップダウンカウンタ２２の各カウンタからの出力であるカウント値は、本電源回路の出力電圧を特定する出力電圧データとなっており、カウント値が大きくなるにつれ、本電源回路の出力電圧が大きくなるように対応している。
【００５３】
本アップダウンカウンタ２２は、周期信号ＴＣＬＫが発生しているときには、周期信号ＴＣＬＫに従って、カウントアップまたはカウントダウンを行い、周期信号ＴＣＬＫが発生していないときは、カウントアップまたはカウントダウンを行わず、カウント値を固定している。
【００５４】
Ｄ／Ａ変換回路２４は、８ビットのＤ／Ａ変換回路であって、アップダウンカウンタ２２の１カウントに対応する前記電圧ステップ幅ΔＶを設定しており、アップダウンカウンタ２２のカウンタ値により電圧を増減して出力している。Ｄ／Ａ変換回路２４は、アップダウンカウンタ２２のカウント値が大きくなるにつれ大きな電圧を出力する。
【００５５】
データ比較回路３０は、それぞれ８ビットのカウント値として与えられた二つの入力データをデジタル的に比較する回路で、デジタル回路素子を組み合わせた回路となっている。記憶手段４０内の変更電圧設定レジスタ４４−１からの８ビットのカウント値である変更設定電圧データＤＶと、前記アップダウンカウンタ２２からの８ビットのカウント値である出力電圧データとを入力して比較し、前記二つの比較データが一致しているかどうかを示す一致信号ＣＥと、前記変更設定電圧データＤＶに対して前記アップダウンカウンタ２２からの出力電圧データがカウント値として大きいか小さいかを示すアップダウン指示信号Ｕ／Ｄを出力している。
【００５６】
一致信号ＣＥは、前記二つの比較データが一致しているときにＬｏｗレベル、一致していないときにＨｉｇｈレベルであり、プログラマブルタイマ１４に出力されている。アップダウン指示信号Ｕ／Ｄは、前記変更設定電圧データＤＶに対して前記アップダウンカウンタ２２からの出力電圧データがカウント値として大きいときにＬｏｗレベル、小さいときにＨｉｇｈレベルであり、アップダウンカウンタ２２に出力されている。
【００５７】
記憶手段４０は、デジタル回路素子を用いたレジスタであって、変更電圧設定レジスタ４４−１と周期設定レジスタ４２−１とを有している。変更電圧設定レジスタ４４−１は、変更設定電圧データＤＶを外部から入力して書き込み記憶し、データ比較回路３０に出力している。また、周期設定レジスタ４２−１は、周期設定データＤＴ１、ＤＴ２を外部より入力して書き込み記憶し、周期信号生成回路１０に出力している。
【００５８】
次に、図２のタイミングチャートを説明する。図２は、本実施の形態の電源回路が、出力電圧２を変更前の電圧Ｖ（ｎ）から、それよりも高い電圧Ｖ（ＤＶ）に変更する動作（電圧アップ動作）を示している。
【００５９】
図２において、ＤＳは、電圧変更指示信号であり、Ｌｏｗレベルのパルスが電圧変更動作の開始指示を示している。
【００６０】
ＣＬＫは、クロック発生回路５２の出力であり、一定の周期を持った連続したクロックである。ＲＣＬＫは、分周回路１２の出力でありＣＬＫを２分周した周期の連続したクロックである。ここでは、分周回路１２の分周比は、周期設定データＤＴ２により、“２”に設定されていることを示している。
【００６１】
ＴＣＬＫは、プログラマブルタイマ１４の出力でありΔｔの周期を持つ周期信号である。Δｔは、分周クロックＲＣＬＫの周期の４倍の周期となっている。ここでは、プログラマブルタイマの周期倍率は、周期設定データＤＴ１により、“４”に設定されていることを示している。また、ＴＣＬＫは、電圧変更指示信号ＤＳに電圧変更動作開始を示すＬｏｗレベルのパルスが入力された後、前記周期をもつ周期信号が発生し、データ比較回路３０の出力である一致信号ＣＥが比較データ一致を示すＬｏｗレベルになった時点で、前記周期信号の発生がなくなる。
【００６２】
出力電圧データは、アップダウンカウンタ２２の各カウンタの出力のバイナリデータである。変更前の電圧データであるカウント値ｎ（ｎは０を含む１以上の整数）から、周期信号ＴＣＬＫが入力されるごとに、ｎ＋１、ｎ＋２、ｎ＋３・・・というようにカウントアップしていき、変更設定電圧データＤＶになったところで、周期信号ＴＣＬＫが停止することにより、カウントアップ動作を停止している。
【００６３】
出力電圧は、周期信号ＴＣＬＫが入力されるごとに、変更前の電圧であるＶ（ｎ）から、Ｄ／Ａ変換回路２４に設定された電圧ステップ幅ΔＶずつ階段状に電圧アップし、変更設定電圧Ｖ（ＤＶ）で、アップダウンカウンタ２２の動作が停止することにより電圧アップが停止する。
【００６４】
Ｕ／Ｄは、Ｈｉｇｈレベルのとき電圧アップ動作（カウントアップ動作）を示し、Ｌｏｗレベルのとき電圧ダウン動作（カウントダウン動作）を示している。
【００６５】
ＣＥは、Ｈｉｇｈレベルのとき、アップダウンカウンタ２２からの出力電圧データが変更設定電圧データＤＶに一致していないことを示し、Ｌｏｗレベルのとき、前記二つのデータが一致していることを示している。
【００６６】
ここで、本実施の形態の電源回路の電圧アップ変更動作をまとめる。
【００６７】
まず、図１の記憶手段４０の変更電圧設定レジスタ４４−１に目標となる変更設定電圧Ｖ（ＤＶ１）に対応する変更設定電圧データＤＶと、周期設定レジスタ４２−１に周期設定データＤＴ１、ＤＴ２を外部から入力して、書き込み記憶しておく。周期設定データＤＴ１、ＤＴ２は、出力電圧が電圧変更される際、オーバーシュートやアンダーシュートが発生しない電圧変化率となるように、周期信号ＴＣＬＫの周期Δｔが設定される値とする。なお、本実施の形態の電源回路では、電圧ステップ幅ΔＶは、Ｄ／Ａ変換回路２４で固定されており、外部からは設定できない。
【００６８】
記憶手段４０へのデータの書き込み記憶により、データ比較回路３０からのアップダウン指示信号Ｕ／ＤがＨｉｇｈレベルになって、アップダウンカウンタ２２がカウントアップ動作に設定される。また、データ比較回路３０からの一致信号ＣＥがＨｉｇｈレベルなって、プログラマブルタイマ１４が動作開始可能な状態に設定される。
【００６９】
次に、電圧変更指示信号ＤＳに、外部からＬｏｗレベルのパルスが入力されると、プログラマブルタイマ１４が動作を開始し、周期信号ＴＣＬＫが発生する。
【００７０】
続いて、周期信号ＴＣＬＫが入力されるごとに、アップダウンカウンタ２２の出力である出力電圧データがカウントアップされ、Ｄ／Ａ変換回路２４からの出力電圧が電圧ステップ幅ΔＶで階段状に上昇する。
【００７１】
そして、出力電圧データが、変更設定電圧データＤＶになったとき、データ比較回路３０の一致信号ＣＥが、ＨｉｇｈレベルからＬｏｗレベルになって、プログラマブルタイマ１４の周期信号ＴＣＬＫの発生を停止させる。これにより、アップダウンカウンタ２２のカウントアップ動作が停止し、出力電圧データのカウントアップ及び出力電圧の電圧アップ動作が停止する。
【００７２】
このようにして、本実施の形態の電源回路は、出力電圧を、所定の周期Δｔと所定の電圧ステップ幅ΔＶで、階段状に上昇させて、変更設定電圧Ｖ（ＤＶ）に変更している。このときの電圧変化率は、ΔＶ／Δｔで表せるが、Δｔは、クロック発生回路５２から出力された一定の周期のクロックＣＬＫに基づいて形成されているので、一定の電圧変化率となっている。
【００７３】
本実施の形態の電源回路は、従来の電源回路では、出力電圧を瞬時に変更していたのに対し、上記のように一定の電圧変化率で変更することができるので、従来発生していたオーバーシュートやアンダーシュートを、大幅に抑制することができる。また、後述する電池からの突入電流を低減することができるので、機器の誤動作を防止し、電池の寿命を伸ばすことができる。
【００７４】
また、本実施の形態の電源回路は、Ｄ／Ａ変換回路２４を除いて、一般的なデジタル回路素子を使ったデジタル回路で構成しているので、アナログ信号回路に比べて定常電流が少なく、消費電流が少ない。また、小型集積化に適している。
【００７５】
また、アナログ回路の製造ばらつき、オペアンプのオフセット、動作回路、動作マージン等の影響が低減でき、常に一定の特性を得ることができる。
【００７６】
また、本実施の形態の電源回路は、外部からのデータや信号がデジタル信号であるので、外部のデジタル信号電子装置との接続が容易な電源回路である。
【００７７】
（第一の実施の形態の電源回路と電子装置）
図１及び図２において、第一の実施の形態の電圧変更動作の構成と動作を説明したが、ここで、図３を用いて、本実施の形態の電源回路と本実施の形態の電源回路から電圧供給を受けて動作する外部電子装置の駆動電圧制御動作を説明する。
【００７８】
図３は、第一の実施の形態の電源回路と本実施の形態の電源回路を用いた電子装置を示すブロック図である。図１と同一符号は同一ブロックを示しているので、説明を省略する。
【００７９】
外部電子装置８４は、演算処理装置８６を含み、本実施の形態の電源回路８０から電源出力電圧Ｖｏｕｔの供給を受けて動作する電子装置である。また、演算処理装置８６は、外部電子装置８４内の図示していない各装置と演算処理装置８６自身の動作状況を検知し、本実施の形態の電源回路８０に制御信号を出力する装置であって、電源回路８０の電源出力電圧Ｖｏｕｔを外部電子装置８４の動作に適当な電圧となるように制御する。
【００８０】
前記制御信号は、前記変更設定電圧データＤＶ、周期設定データＤＴ１、ＤＴ２、電圧変更指示信号ＤＳ及び電圧レギュレータＯＦＦ信号を含み、電源回路８０内の制御回路５６に転送される。制御回路５６は、変更設定電圧データＤＶを記憶手段４０の変更電圧設定レジスタ４４−１に書き込み記憶し、周期設定データＤＴ１、ＤＴ２を周期設定レジスタ４２−１に書き込み記憶する。また、電圧変更指示信号ＤＳを周期信号生成回路１０に出力し、電圧レギュレータＯＮ／ＯＦＦ信号を電圧レギュレータ５４に出力する。
【００８１】
また、電圧レギュレータ５４は、外部電子装置８４を駆動する出力電流容量を持っており、電圧アップダウン回路２０の出力電圧を、電流増幅して出力する回路である。電圧レギュレータ５４は、電圧変換効率の高いスイッチングレギュレータを用いている。制御回路５６は、前記制御信号に含まれた電圧レギュレータＯＦＦ信号で電圧レギュレータ５４の動作をＯＦＦすることができ、リセット入力端子５８に入力されたリセット信号で電圧レギュレータ５４の動作をＯＮすることができる。
【００８２】
ここで、電源回路８０の電源出力電圧Ｖｏｕｔを低い電圧ＶＬから高い電圧ＶＨに変更するときを例にして電圧変更動作を説明する。
【００８３】
今、外部電子装置８４は、高い駆動電圧を必要としない低速動作状態とする。この時、電源回路８０は、変更設定電圧データＤＶとして低い電圧ＶＬに対応するデータＤＶＬが設定されており、電圧アップダウン回路２０の出力電圧および電圧レギュレータ５４の電源出力電圧Ｖｏｕｔは、低い電圧ＶＬになっている。データ比較回路３０の一致信号ＣＥは一致を示しており、周期信号生成回路１０の周期信号ＴＣＬＫは発生していない。従って電圧アップダウン回路２０の電圧アップダウン動作は停止している。
【００８４】
この状態の時に、演算処理装置８６は高い電圧ＶＨに対応する変更設定電圧データＤＶＨと、電圧変更動作時の電圧変化率を設定するための周期設定データＤＴ１、ＤＴ２を、電源回路８０の制御回路５６に転送しておく。制御回路５６は、各データを所定のレジスタに書き込み記憶する。
【００８５】
すると、データ比較回路３０は、電圧アップダウン回路２０をアップダウン指示信号Ｕ／Ｄにより電圧アップ動作に設定し、周期信号生成回路１０を一致信号ＣＥにより動作可能状態にする。
【００８６】
次に、外部電子装置８４が、高い駆動電圧が必要となったとき、演算処理装置８６は、電圧変更指示信号ＤＳを電源回路８０に出す。電源回路８０の制御回路５６は、電圧変更指示信号ＤＳに電圧変更動作開始の指示信号を送り周期信号生成回路１０の周期信号ＴＣＬＫを発生させる。
【００８７】
以下、第一の実施の形態で説明した動作によって、電圧アップダウン回路２０の出力電圧を高い電圧ＶＨまで電圧変更し、同時に電源出力電圧Ｖｏｕｔの電圧を高い電圧ＶＨまで変更する。
【００８８】
さらに、演算処理装置８６の電源出力電圧Ｖｏｕｔの制御を説明すると、例えば、外部電子装置８４が、各種信号の待ち受け状態であり、演算処理装置８６が高速動作を必要としない期間は、電源出力電圧Ｖｏｕｔを、低速動作が可能な低い電圧にしている。次に、各種信号が入力され、演算処理装置８６が高速演算処理状態にするときは、電圧変更指示信号ＤＳを出力して、電源出力電圧Ｖｏｕｔを、高速動作が可能な高い電圧に変更する。
【００８９】
また、各種信号が、長い期間入力されず、演算処理装置８６を含む外部電子装置８４の動作を休止状態にする場合は、電圧レギュレータＯＦＦ指示信号を出力し、電源回路８０内の電圧レギュレータ５４の動作を停止する。
【００９０】
このような制御をすることで、本実施の形態の電源回路８０を用いた外部電子装置８４は、装置全体の消費電力を節約することができる。
【００９１】
また、本実施の形態では、記憶手段４０を有することによって、予め変更設定電圧データＤＶと周期設定データＤＴ１、ＤＴ２を、低速で消費電力の少ないシリアル転送方式で転送することができる。これにより、データ転送に必要な消費電力が少ない。また、信号線が少ないので、電源回路８０の端子数が少なくてすむ。
【００９２】
また、本実施の形態は、周期設定データＤＴ１、ＤＴ２を演算処理装置８６から転送しており、回路基板や電子装置の状況に応じて、オーバーシュートやアンダーシュートの発生を少なくする電圧変化率の変更設定が容易である。
【００９３】
次に、図３において説明していない構成について説明する。
【００９４】
８２は電池であって、電源回路８０に電圧Ｖｉｎを供給している。図示していないが、電池電圧Ｖｉｎは、各ブロックの駆動電圧として接続されている。
【００９５】
定電圧回路５０は、電池８２の電圧Ｖｉｎを入力して、一定電圧Ｖｄを出力している。一定電圧Ｖｄは、電圧アップダウン回路２０内のＤ／Ａ変換回路２４の基準電圧として接続されている。定電圧回路５０は、入力電圧から一定電圧を出力するシリーズレギュレータで構成されている。
【００９６】
クロック発生回路５２は、温度特性が良く安定度の高い、水晶振動子とインバータ回路を含む水晶発振回路で構成することが望ましい。また、外部クロック入力端子５３とクロック切り換え回路を持ち、必要に応じて、外部クロックを選択できることが望ましい。外部クロック入力を選択可能であると、外部電子装置８４内に他の目的で存在するクロックを共用し、水晶振動子などの部品を削減することができる。
【００９７】
クロック発生回路５２の出力であるＣＬＫは、図１で説明したように周期信号生成回路１０に入力している。また図示していないが、データや制御信号の伝送クロックとして、制御回路５６と記憶手段４０に接続されている。
【００９８】
本実施の形態では、周期設定データＤＴ１、ＤＴ２は、演算処理装置８６から転送されるが、本発明は、これに限定されるものではない。オーバーシュートやアンダーシュートの発生しない電圧変化率が予め調査されており、周期Δｔを固定できる場合は、周期信号生成回路１０の分周比や周期倍率を固定にしておけば良い。
【００９９】
また、本実施の形態は、記憶手段４０を含んで構成しているが、本発明は、記憶手段４０を含まずに、演算処理装置８６から周期設定データＤＴ１、ＤＴ２や変更設定電圧データＤＶを直接、周期信号生成回路１０やデータ比較回路３０に出力して、制御することもできる。
【０１００】
本実施の形態では、図１において、電圧変更動作の停止を、周期信号生成回路１０内のプログラマブルタイマ１４の動作を停止することで行っているが、分周回路１２あるいはアップダウンカウンタ２２の動作を停止する方法で行っても良い。
【０１０１】
また、周期信号生成回路１０は、分周回路１２とプログラマブルタイマ１４の組み合わせで構成しているが、どちらか一方でも良い。また、クロック発生回路５２を周期信号生成回路１０とみなして、クロック発生回路５２の出力クロックＣＬＫを電圧アップダウン回路２０の入力とすることも可能である。
【０１０２】
（第二の実施の形態）
次に、図４及び図５を用いて、第二の実施の形態を説明する。図４は、本発明に係わる電源回路の第二の実施の形態の電圧変更動作を説明するブロック図である。また、図５は、本実施の形態の動作を説明するタイミングチャートである。
【０１０３】
本実施の形態の電源回路の特徴は、図５に示すように、電圧変更動作の途中で、周期信号ＴＣＬＫの周期を小さい周期から大きい周期に段階的に切り換えることで、出力電圧の電圧変化率を、出力電圧が変更動作前の電圧から変更設定電圧に近づくに従って、小さくなるように変化させていることである。
【０１０４】
このようにすることで、第一の実施の形態に比べ、さらにオーバーシュートやアンダーシュートの発生を抑圧することができる。
【０１０５】
本実施の形態の電源回路は、電圧変更動作の途中で、前記の周期信号ＴＣＬＫの周期の切り換えを複数回行うこともできるが、以下の説明では、理解しやすいように、切り換え回数を１回として説明する。
【０１０６】
本実施の形態の電源回路は、周期信号生成回路１０の周期信号ＴＣＬＫの周期として、小さい周期Δｔ１を発生させる第１の周期設定データＤＴ１と大きい周期Δｔ２を発生させる第２の周期設定データＤＴ２を有する。
【０１０７】
また、図５に示すように、電圧変更前の電圧Ｖ（ｎ）と変更設定電圧Ｖ（ＤＶ２）の間に、切り換え設定電圧Ｖ（ＤＶ１）を設けている。
【０１０８】
そして、本実施の形態の電源回路は、切り換え設定電圧Ｖ（ＤＶ１）の前後で、周期設定データを第１の周期設定データＤＴ１から第２の周期設定データＤＴ２に切り換えることによって、周期信号ＴＣＬＫの周期を、小さい周期Δｔ１から大きい周期Δｔ２に切り換えている。
【０１０９】
このことにより、出力電圧の電圧変化率が、切り換え設定電圧Ｖ（ＤＶ１）前後で、大きな電圧変化率から小さな電圧変化率に切り換わっている。
【０１１０】
また、周期設定データの切り換えは、データ比較回路３０で、電圧アップダウン回路２０が切り換え設定電圧Ｖ（ＤＶ１）まで電圧変更動作を行ったことを検出して行っている。
【０１１１】
まず、図４により、本実施の形態の電源回路の電圧変更動作を行う構成を説明する。図４において、図１と同一符号、記号は同一部材を示しているので、説明を省略する。
【０１１２】
図４において、本実施の形態の電源回路は、第一の実施の形態に加えて、周期設定データを切り換えるための周期設定切り換え回路６４、データ比較回路３０への比較電圧データを切り換えるための比較電圧切り換え回路６２、切り換え動作や電圧変更動作の制御を行うための信号を発生する切り換え信号発生回路６０、を設けている。
【０１１３】
また、記憶手段４０に、２種類の周期設定データを記憶するための、第１の周期設定レジスタ４２−２および第２の周期設定レジスタ４２−３を設け、切り換え設定電圧データＤＶ１を記憶するための切り換え電圧設定レジスタ４４−２、切り換え回数データＤＮを記憶するための切り換え回数設定レジスタ４４−４を設けている。
【０１１４】
図４において、記憶手段４０の、変更電圧設定レジスタ４４−１、切り換え電圧設定レジスタ４４−２、切り換え回数設定レジスタ４４−４、第１の周期設定レジスタ４２−２および第２の周期設定レジスタ４２−３には、外部よりそれぞれのレジスタに対応して、変更設定電圧データＤＶ２、切り換え設定電圧データＤＶ１、切り換え回数データＤＮ、第１の周期設定データＤＴ１、第２の周期設定データＤＴ２が入力され、各データが書き込み記憶される。
【０１１５】
ここで、切り換え設定電圧データＤＶ１は、電圧変更前の電圧をカウント値で表した電圧変更前電圧データｎと、同じく変更設定電圧をカウント値で表した変更設定電圧データＤＶ２の間のカウント値である。
【０１１６】
第１の周期設定データＤＴ１は、周期信号発生回路１０が出力する周期信号ＴＣＬＫの周期として、小さい周期Δｔ１を発生させる周期設定データであり、第２の周期設定データＤＴ２は、大きい周期Δｔ２を発生させる周期設定データである。
【０１１７】
また、切り換え回数データＤＮは、本実施の形態では切り換え回数を１回として説明しているので“１”である。
【０１１８】
周期設定切り換え回路６４は、第１の周期設定レジスタ４２−２から第１の周期設定データＤＴ１と、第２の周期設定レジスタ４２−３から第２の周期設定データＤＴ２とを入力して、切り換え信号発生回路６０からの切り換え信号ＳＷにより、前記二つのデータの一つを選択して周期信号生成回路１０へ出力する回路である。切り換え信号ＳＷがＨｉｇｈレベルのとき第１の周期設定データＤＴ１を選択して出力し、切り換え信号ＳＷがＬｏｗレベルのとき第２の周期設定データＤＴ２を選択して出力する。
【０１１９】
比較電圧切り換え回路６２は、切り換え電圧設定レジスタ４４−２から切り換え設定電圧データＤＶ１と、変更電圧設定レジスタ４４−１から変更設定電圧データＤＶ２を入力して、切り換え信号発生回路６０からの切り換え信号ＳＷにより、前記二つのデータの一つを選択してデータ比較回路３０へ出力する回路である。切り換え信号ＳＷがＨｉｇｈレベルのとき切り換え設定電圧データＤＶ１を選択して出力し、切り換え信号ＳＷがＬｏｗレベルのとき変更設定電圧データＤＶ２を選択して出力する。
【０１２０】
切り換え信号発生回路６０は、前記比較電圧切り換え回路６２および周期設定切り換え回路６４のデータ選択切り換え動作を制御する切り換え信号ＳＷと、周期信号生成回路１０の周期信号ＴＣＬＫの発生を制御する動作停止信号ＳＴＰを出力する回路である。
【０１２１】
切り換え信号発生回路６０は、切り換え回数データＤＮを、電圧変更指示信号ＤＳのＬｏｗレベルのパルス入力で読み込んで、切り換え信号ＳＷの信号レベルをＨｉｇｈレベルとし、データ比較回路３０から出力される一致信号ＣＥで、切り換え信号ＳＷの信号レベルをＬｏｗレベルに切り換える。
【０１２２】
また、切り換え信号発生回路６０は、電圧変更指示信号ＤＳのＬｏｗレベルのパルス入力で動作停止信号ＳＴＰをＨｉｇｈレベルとし、切り換え信号ＳＷがＬｏｗレベルになったあとの、一致信号ＣＥのＬｏｗレベル入力で動作停止信号ＳＴＰをＬｏｗレベルにする。動作停止信号ＳＴＰは、Ｈｉｇｈレベルが動作許可、Ｌｏｗレベルが動作停止を表している。
【０１２３】
次に、図５のタイミングチャートを用いて本実施の形態の電源回路の動作を説明する。図５は、本実施の形態の電源回路が、出力電圧を変更前の電圧Ｖ（ｎ）から、それよりも高い電圧Ｖ（ＤＶ２）に変更する動作（電圧アップ動作）を示している。また、切り換え設定電圧Ｖ（ＤＶ１）で、電圧変化率が切り換わっている様子を示している。
【０１２４】
まず、前述したように、図４の記憶手段４０の各レジスタに、対応するデータを書き込み記憶する。これにより、データ比較回路３０からのアップダウン指示信号Ｕ／ＤがＨｉｇｈレベルなって、アップダウンカウンタ２２がカウントアップ動作に設定される。
【０１２５】
次に、電圧変更指示信号ＤＳに、外部からＬｏｗレベルのパルスが入力されると、切り換え信号発生回路６０に切り換え回数データＤＮ“１”が設定され、切り換え信号ＳＷがＨｉｇｈレベルとなる。これにより、比較電圧切り換え回路６２は、データ比較回路３０のデータ比較入力として、切り換え設定電圧データＤＶ１を選択し、周期設定切り換え回路６４は、周期信号生成回路１０の周期設定データとして、小さい周期Δｔ１に対応する第１の周期設定データＤＴ１を選択する。
【０１２６】
同時に、切り換え信号発生回路６０からの動作停止信号ＳＴＰが、動作許可を表すＨｉｇｈレベルになり、周期信号生成回路１０から、小さい周期Δｔ１の周期信号ＴＣＬＫが発生する。
【０１２７】
これにより、電圧アップダウン回路２０が第１の周期設定データＤＴ１で設定された小さい周期Δｔ１の周期と、電圧アップダウン回路２０に設定された電圧ステップ幅ΔＶで電圧変更動作を行って、出力電圧を大きな電圧変化率で階段状に上昇させる。
【０１２８】
次に、電圧アップダウン回路２０からの出力電圧データがカウントアップされ、切り換え設定電圧データＤＶ１になると、データ比較回路３０からの一致信号ＣＥがＬｏｗレベルとなる。そして、切り換え信号発生回路６０からの切り換え信号ＳＷがＬｏｗレベルとなる。
【０１２９】
このことにより、今度は、データ比較回路３０のデータ比較入力として、比較電圧切り換え回路６２が変更設定電圧データＤＶ２を選択し、周期信号生成回路１０の周期設定データとして、周期設定切り換え回路６４が大きい周期Δｔ２に対応する第２の周期設定データＤＴ２を選択する。
【０１３０】
このことにより、周期信号生成回路１０から周期信号ＴＣＬＫとして、今度は、大きい周期Δｔ２の周期信号が発生され、電圧アップダウン回路２０は、出力電圧を切り換え電圧Ｖ（ＤＶ１）前の電圧変化率よりも小さい電圧変化率で緩やかに上昇させる。
【０１３１】
電圧アップダウン回路２０の出力電圧データが、変更設定電圧データＤＶ２までカウントアップされると、データ比較回路３０からの一致信号ＣＥが再びＬｏｗとなり、切り換え信号発生回路６０の出力である動作停止信号ＳＴＰがＬｏｗレベルとなる。これにより、周期信号生成回路１０からの周期信号ＴＣＬＫの発生が停止し、同時に電圧アップダウン回路２０の電圧アップ動作が停止する。
【０１３２】
このようにして、本実施の形態の電源回路は、出力電圧の電圧変化率を、切り換え設定電圧Ｖ（ＤＶ１）の前後で、大きい電圧変化率から小さい電圧変化率に切り換えている。
【０１３３】
本実施の形態の電源回路は、第一の実施の形態に比べて、出力電圧が変更電圧に到達する時点で、より電圧変化率を小さくしているので、オーバーシュートやアンダーシュートの発生を、さらに抑制することができる。
【０１３４】
第一の実施の形態の電源回路に比べて、電圧変更動作開始時点では電圧変化率を大きくし、電圧変更動作終了時点では電圧変化率を小さくすれば、オーバーシュートやアンダーシュートの発生をさらに抑制しながら、電圧変更に要する時間は第一の実施の形態の電源回路と変わらなくすることができる。
【０１３５】
本実施の形態の電源回路では、電圧変化率の切り換え設定電圧を、変更前電圧から変更電圧の間の１箇所に設けたが、本発明は、電圧変化率の切り換え電圧を複数箇所に設けることができる。
【０１３６】
例えば切り換え設定電圧を、変更前電圧から変更設定電圧の間で、順番に単調増加あるいは単調減衰するように３箇所設け、対応する切り換え設定電圧データを３個用意する。また、切り換え回数データＤＮを、“３”とする。周期設定データは、切り換え設定電圧データに対応して、出力電圧が変更前電圧から変更設定電圧に近づくに従って、周期信号ＴＣＬＫの周期が大きくなるように４個設定しておく。
【０１３７】
比較電圧切り換え回路６２および周期設定切り換え回路６４は、４入力データの切り換え回路とし、バイナリデータとして与えられる切り換え信号ＳＷで、入力データを切り換え選択する。
【０１３８】
切り換え信号発生回路６０は、ダウンカウンタを含み、ダウンカウンタの出力カウント値を切り換え信号ＳＷとして出力する。ダウンカウンタは、バイナリデータである切り換え回数データＤＮを、電圧変更指示信号ＤＳのＬｏｗレベルのパルス入力で読み込んで、初期カウント値とする。次にデータ比較回路３０から出力される一致信号ＣＥをクロックとしてダウンカウントする。
【０１３９】
また、切り換え信号発生回路６０は、データラッチ回路を含み、データラッチ回路のデータ出力を動作停止信号ＳＴＰとして出力する。データラッチ回路は、電圧変更指示信号ＤＳのＬｏｗレベルのパルス入力で、動作停止信号ＳＴＰをＨｉｇｈレベルに初期設定する。バイナリデータである切り換え信号ＳＷの論理和をデータ入力とし、切り換え信号ＳＷが全てＬｏｗレベルになったあと、一致信号ＣＥのＬｏｗレベル入力で動作停止信号ＳＴＰをＬｏｗレベルにする。
【０１４０】
このような構成とすることで、電圧変更動作の途中で、周期信号ＴＣＬＫの周期を小さい周期から大きい周期に４段階切り換えることができ、出力電圧の電圧変化率は、出力電圧が変更動作前の電圧から変更設定電圧に近づくに従って、段階的に小さくなる。
【０１４１】
これにより、出力電圧が変更設定電圧に到達する時点の電圧変化率をより小さくすることができるので、オーバーシュートやアンダーシュートの発生を、さらに抑制することができる。
【０１４２】
本実施の形態の電源回路は、図３の第一の実施の形態の電源回路と電子装置で説明したように、制御回路５６、定電圧回路５０、電圧レギュレータ５４を含んで構成され、電池８２、外部電子装置８４と接続して使用される。本実施の形態の電源回路は、外部電子装置８４内の演算処理装置８６から制御信号を入力して、電源出力電圧Ｖｏｕｔが外部電子装置８４の動作に適した駆動電圧となるように制御される。
【０１４３】
（第三の実施の形態）
次に、図６及び図７を用いて、第三の実施の形態を説明する。図６は、本発明に係わる電源回路の第三の実施の形態の電圧変更動作を説明するブロック図である。また、図７は、本実施の形態の動作を説明するタイミングチャートである。
【０１４４】
本実施の形態の特徴は、図７に示すように、電圧変更動作の途中で、出力電圧変更の電圧ステップ幅ΔＶを大きな電圧ステップ幅から小さな電圧ステップ幅に段階的に切り換えることで、出力電圧の電圧変化率を、出力電圧が変更動作前の電圧から変更設定電圧に近づくに従って、小さくなるように変化させていることである。
【０１４５】
このようにすることで、第一の実施の形態に比べ、さらにオーバーシュートやアンダーシュートの発生を抑圧することができる。
【０１４６】
本実施の形態の電源回路は、電圧変更動作の途中で、前記の電圧ステップ幅ΔＶの切り換えを複数回行うこともできるが、以下の説明では、理解しやすいように、切り換え回数を１回として説明する。
【０１４７】
本実施の形態の電源回路は、電圧アップダウン回路２０の電圧ステップ幅として、大きい電圧ステップ幅ΔＶ１を発生する第１の電圧ステップ幅設定データＤＨ１と、小さい電圧ステップ幅ΔＶ２を発生する第２の電圧ステップ幅設定データＤＨ２とを有する。小さい電圧ステップ幅ΔＶ２は、第一及び第二の実施の形態の電源回路の電圧ステップ幅ΔＶより小さくなるように、電圧アップダウン回路２０内のＤ／Ａ変換回路２４に設定しておく。
【０１４８】
また、第二の実施の形態と同じように、図７に示すように、電圧変更前の電圧Ｖ（ｎ）と変更設定電圧Ｖ（ＤＶ２）の間に、切り換え設定電圧Ｖ（ＤＶ１）を設けている。
【０１４９】
そして、本実施の形態の電源回路は、切り換え設定電圧Ｖ（ＤＶ１）の前後で、電圧ステップ幅設定データを第１の電圧ステップ幅設定データＤＨ１から第２の電圧ステップ幅設定データＤＨ２に切り換えることによって、電圧アップダウン回路２０の電圧ステップ幅を、大きい電圧ステップ幅ΔＶ１から小さい電圧ステップ幅ΔＶ２に切り換えている。
【０１５０】
このことにより、出力電圧の電圧変化率が、切り換え設定電圧Ｖ（ＤＶ１）前後で、大きな電圧変化率から小さな電圧変化率に切り換わっている。
【０１５１】
まず、図６により、本実施の形態の電源回路の電圧変更動作を行う構成を説明する。図６において、図４と同一符号、記号は同一部材を示しているので、説明を省略する。
【０１５２】
本実施の形態の電源回路は、第二の実施の形態の電源回路である図４と比べて、図４の第１の周期設定レジスタ４２−２と第２の周期設定レジスタ４２−３が、図６で、第１の電圧ステップ幅設定レジスタ４６−１、第２の電圧ステップ幅設定レジスタ４６−２に置き換わって設けられており、図４の周期設定切り換え回路６４が、図６で電圧ステップ幅切り換え回路６６に置き換わって設けられている。
【０１５３】
記憶手段４０の、第１の電圧ステップ幅設定レジスタ４６−１、第２の電圧ステップ幅設定レジスタ４６−２には、外部より入力された、第１の電圧ステップ幅設定データＤＨ１、第２の電圧ステップ幅設定データＤＨ２、が書き込み記憶されている。
【０１５４】
電圧ステップ幅切り換え回路６６は、第１の電圧ステップ幅設定レジスタ４６−１から第１の電圧ステップ幅設定データＤＨ１と、第２の電圧ステップ幅設定レジスタ４６−２から第２の電圧ステップ幅設定データＤＨ２とを入力して、切り換え信号発生回路６０からの切り換え信号ＳＷにより、前記二つのデータのうち一つを選択してアップダウンカウンタ２２に出力する回路である。切り換え信号ＳＷがＨｉｇｈレベルのとき第１の電圧ステップ幅設定データＤＨ１を選択して出力し、切り換え信号ＳＷがＬｏｗレベルのとき第２の電圧ステップ幅設定データＤＨ２を選択して出力する。
【０１５５】
本実施の形態のアップダウンカウンタ２２−１は、周期信号生成回路１０からの周期信号ＴＣＬＫの入力に従って、２カウントステップでカウント動作を行って、Ｄ／Ａ変換回路２４の出力電圧を大きい電圧ステップ幅ΔＶ１で電圧アップダウン動作させる入力部位と、１カウントステップでカウント動作を行って、Ｄ／Ａ変換回路２４の出力電圧を小さい電圧ステップ幅ΔＶ２で電圧アップダウン動作させる入力部位とを有する。
【０１５６】
そして、アップダウンカウンタ２２−１は、電圧ステップ幅切り換え回路６６の出力である電圧ステップ幅設定データによって、前記入力部位を切り換えることができる回路であって、電圧ステップ幅切り換え回路６６からの出力データが、第１の電圧ステップ幅設定データＤＨ１から第２の電圧ステップ幅設定データＤＨ２に切り換わることによって、電圧アップダウン回路２０の電圧ステップ幅を、大きい電圧ステップ幅ΔＶ１から小さい電圧ステップ幅ΔＶ２に切り換えている。
【０１５７】
アップダウンカウンタ２２−１において、１カウントステップでカウント動作を行う入力部位は、第一の実施の形態および第二の実施の形態と同じであって、アップダウンカウンタの最下位ビットに対応するフリップフロップ回路入力であり、２カウントステップでカウント動作を行う入力部位は、前記最下位ビットの次の下位ビットに対応するフリップフロップ回路入力である。
【０１５８】
次に、図７のタイミングチャートを用いて本実施の形態の電源回路の動作を説明する。図７は、本実施の形態の電源回路が、出力電圧を変更前の電圧Ｖ（ｎ）から、それよりも高い電圧Ｖ（ＤＶ２）に変更する動作（電圧アップ動作）を示している。また、切り換え設定電圧Ｖ（ＤＶ１）で、電圧変化率が切り換わっている様子を示している。
【０１５９】
本実施の形態の電源回路の動作は、記憶手段４０の各レジスタへのデータの書き込み記憶、電圧変更指示信号ＤＳの電圧変更動作の開始の指示、切り換え信号発生回路６０からの切り換え信号ＳＷと動作停止信号ＳＴＰの発生、比較電圧切り換え回路６２の動作については、前記第二の実施の形態と同様であるので、省略して説明する。
【０１６０】
電圧変更指示信号ＤＳに、電圧変更動作の開始指示を示すＬｏｗレベルのパルスが外部から入力されると、切り換え信号ＳＷがＨｉｇｈレベルになり、電圧ステップ幅切り換え回路６６は、電圧ステップ幅設定データとして、大きい電圧ステップ幅ΔＶ１に対応する第１の電圧ステップ幅設定データＤＨ１を選択する。
【０１６１】
同時に、動作停止信号ＳＴＰがＨｉｇｈレベルになり、周期信号生成回路１０から、一定の周期Δｔの周期信号ＴＣＬＫが発生する。
【０１６２】
アップダウンカウンタ２２−１は、周期信号ＴＣＬＫを、第１の電圧ステップ幅設定データＤＨ１に対応して、第２の入力部位から入力し、アップダウンカウンタ２２−１のカウント値である出力電圧データを、変更前の電圧データであるカウント値ｎから、Δｔの周期で、ｎ＋２、ｎ＋４、ｎ＋６・・・というように２カウントずつカウントアップする。
【０１６３】
このとき、Ｄ／Ａ変換回路２４からの出力電圧は、大きい電圧ステップ幅ΔＶ１による大きい電圧変化率で電圧アップされる。
【０１６４】
次に、アップダウンカウンタ２２−１からの出力電圧データがカウントアップされ、切り換え設定電圧データＤＶ１になると、切り換え信号ＳＷがＬｏｗレベルとなる。
【０１６５】
このことにより、電圧ステップ幅切り換え回路６６が電圧ステップ幅設定データとして、第２の電圧ステップ幅設定データＤＨ２を選択する。
【０１６６】
アップダウンカウンタ２２−１は、周期信号ＴＣＬＫを、第２の電圧ステップ幅設定データＤＨ２に対応して、第１の入力部位から入力し、アップダウンカウンタ２２−１のカウント値である出力電圧データを、Δｔの周期で、ＤＶ１＋１、ＤＶ１＋２、ＤＶ１＋３・・・というように１カウントずつカウントアップする。
【０１６７】
このとき、Ｄ／Ａ変換回路２４からの出力電圧は、小さい電圧ステップ幅ΔＶ２による小さい電圧変化率で緩やかに電圧アップされる。
【０１６８】
アップダウンカウンタ２２−１のカウント値である出力電圧データが、変更設定電圧データＤＶ２までカウントアップされると、周期信号発生回路１０からの周期信号ＴＣＬＫの発生が停止し、電圧変更動作が停止する。
【０１６９】
このようにして、本実施の電源回路は、出力電圧の電圧変化率を、切り換え設定電圧Ｖ（ＤＶ１）の前後で、大きい電圧変化率から小さい電圧変化率に切り換えている。
【０１７０】
本実施の形態の電源回路は、第一の実施の形態に比べて、出力電圧が変更設定電圧に到達する時点で、より電圧変化率を小さくしているので、オーバーシュートやアンダーシュートの発生を、さらに抑制することができる。
【０１７１】
本実施の形態では、大きい電圧ステップ幅ΔＶ１を、小さい電圧ステップ幅ΔＶ２の２倍の大きさになるように、周期信号ＴＣＬＫの入力部位として、アップダウンカウンタ２２−１の最下位ビットの次の下位ビットに対応するフリップフロップ回路入力として説明したが、他のビットに対応するフリップフロップ回路入力としても良い。例えば、最下位ビットから２番目の下位ビットに対応するフリップフロップ回路入力とすれば、４倍の大きさにすることができる。
【０１７２】
また、本実施の形態では、第二の実施の形態と同様に、電圧変化率の切り換え電圧を複数箇所に設けることができる。切り換え電圧データに対応して、出力電圧が電圧変更前の電圧から変更設定電圧に近づくに従って、電圧ステップ幅が小さくなるように設定しておくことで、出力電圧が変更前電圧から変更設定電圧に近づくに従って、電圧変化率が段階的に小さくなるように制御することができる。
【０１７３】
また、第二の実施の形態で説明した、周期設定データを切り換えることによって電圧変化率を切り換える方法、と組み合わせることによって、より細かい電圧変化率の制御が可能となる。
【０１７４】
本実施の形態の電源回路も、図３の第一の実施の形態の電源回路と電子装置で説明したように、制御回路５６、定電圧回路５０、電圧レギュレータ５４を含んで構成され、電池８２、外部電子装置８４と接続して使用される。本実施の形態の電源回路は、外部電子装置８４内の演算処理装置８６から制御信号を入力して、電源出力電圧Ｖｏｕｔが外部電子装置８４の動作に適した駆動電圧となるように制御される。
【０１７５】
（他の実施の形態）
第一の実施の形態から第三の実施の形態において、データ比較回路３０は、電圧をカウント値であるデジタルデータで比較する回路であったが、アナログ電圧を比較する電圧比較回路に置き換えて構成することも可能である。
【０１７６】
データ比較回路３０を電圧比較回路に置き換える構成例を図１に対応させて説明する。図１においてデータ比較回路３０を電圧比較回路に置き換え、前記電圧比較回路への入力は、電圧アップダウン回路２０内のアップダウンカウンタ２２からの出力電圧データに代えて、電圧アップダウン回路２０内のＤ／Ａ変換回路２４からの出力電圧を入力する。また、変更電圧設定レジスタ４４−１からの変更設定電圧データＤＶに代えて、変更電圧設定レジスタ４４−１の変更設定電圧データＤＶをアナログ電圧である変更設定電圧に変換して、前記電圧比較回路に入力する。アナログ電圧への変換は、Ｄ／Ａ変換回路を用いると良い。
【０１７７】
電圧比較回路の出力をアップダウン指示信号Ｕ／Ｄとし、前記アップダウン指示信号Ｕ／Ｄをデジタル回路処理することによって一致信号ＣＥが得られる。
【図面の簡単な説明】
【図１】第一の実施の形態の電源回路の電圧変更動作ブロック図。
【図２】図１の電源回路の電圧変更動作を説明するタイミングチャート。
【図３】第一の実施の形態の電源回路と外部電子装置のブロック図。
【図４】第二の実施の形態の電源回路の電圧変更動作ブロック図。
【図５】図２の電源回路の電圧変更動作を説明するタイミングチャート。
【図６】第三の実施の形態の電源回路の電圧変更動作ブロック図。
【図７】図６の電源回路の電圧変更動作を説明するタイミングチャート。
【符号の説明】
１０周期信号生成回路、１２分周回路、１４プログラマブルタイマ、
２０電圧アップダウン回路、２２、２２−１アップダウンカウンタ、
２４Ｄ／Ａ変換回路、３０データ比較回路、４０記憶手段、
４２−１周期設定レジスタ、４２−２第１の周期設定レジスタ、
４２−３第２の周期設定レジスタ、４４−１変更電圧設定レジスタ、
４４−２切り換え電圧設定レジスタ、４４−４切り換え回数設定レジスタ、４６−１第１の電圧ステップ幅設定レジスタ、
４６−２第２の電圧ステップ幅設定レジスタ、５０定電圧回路、
５２クロック発生回路、５３外部クロック入力端子、
５４電圧レギュレータ、５６制御回路、５８リセット入力端子、
６０切り換え信号発生回路、６２比較電圧切り換え回路、
６４周期設定切り換え回路、６６電圧ステップ幅切り換え回路、
８０電源回路、８２電池、８４外部電子装置、８６演算処理装置[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a power supply circuit whose output voltage can be changed.
[0002]
[Background Art]
2. Description of the Related Art Conventionally, mainly in portable electronic devices, a drive voltage of an electronic device is changed according to an operation state thereof. The reason is that power consumption can be saved by controlling the drive voltage of the electronic device to the minimum necessary voltage.
[0003]
For example, during a period in which normal low-speed processing operation is sufficient, a low driving voltage is supplied to suppress power consumption, and only when a high-speed processing operation is required, the driving voltage is changed to a higher driving voltage and supplied.
[0004]
In order to control the operation of changing the drive voltage, an arithmetic processing unit that controls the operation of the electronic device and a power supply circuit that can change the output voltage from the outside are used.
[0005]
A conventional power supply circuit includes a register for storing changed voltage data, a D / A conversion circuit, and a voltage regulator.
[0006]
The procedure of the voltage changing operation will be described below.
[0007]
i: The changed voltage data previously transferred from the arithmetic processing unit is stored in the register.
[0008]
ii: Transfer the changed voltage data of the register to the D / A conversion circuit according to the transferred voltage change instruction.
[0009]
iii: The D / A conversion circuit changes and outputs the reference voltage corresponding to the changed voltage data.
[0010]
iv: The voltage regulator changes and outputs the power supply output voltage based on the reference voltage.
[0011]
[Patent Document 1]
JP 2001-117649 A
[0012]
[Problems to be solved by the invention]
However, the conventional power supply circuit instantaneously switches the voltage data to the D / A conversion circuit from the data corresponding to the current power supply output voltage to the changed voltage data. Overshoot or undershoot occurs in the output voltage of the power supply circuit.
[0013]
For this reason, an inrush current may flow in an electronic device that uses the output voltage as a drive voltage, which may cause a malfunction.
[0014]
Further, in the conventional power supply circuit, in order to suppress the occurrence of the overshoot and the undershoot, a voltage change rate of an output voltage of the power supply circuit is reduced by using a capacitor charging / discharging circuit in a circuit configuration of the voltage regulator. However, with this method, there is a problem that a stable voltage change rate cannot be obtained due to temperature characteristics of the transistor for charging / discharging and variations in elements.
[0015]
Further, the occurrence of the overshoot and the undershoot is caused not only by the internal configuration of the power supply circuit but also by the wiring impedance of the power supply line output from the power supply circuit, and the occurrence and size thereof change. In some cases, it is necessary to adjust the rate of change of the output voltage of the power supply circuit.
[0016]
In addition, the occurrence of malfunctions due to overshoot and undershoot differs depending on the electronic device that uses the output voltage of the power supply circuit as the drive voltage. In some cases, it is necessary to adjust the voltage change rate of the output voltage of the power supply circuit after creating the circuit board There is.
[0017]
Therefore, an object of the present invention is to provide a power supply circuit in which overshoot and undershoot are unlikely to occur when changing the output voltage of the power supply circuit.
[0018]
[Means for Solving the Problems]
(1) In order to solve the above problems and achieve the object of the present invention, a power supply circuit according to the present invention outputs a periodic signal having a predetermined period in a power supply circuit whose output voltage can be changed according to a change set voltage. A periodic signal generating circuit, a voltage up / down circuit that performs a voltage changing operation by raising or lowering an output voltage by a predetermined voltage step width based on an output of the periodic signal, and an output voltage of the voltage up / down circuit. And the change set voltage, and instructs the voltage up / down circuit to increase or decrease the output voltage, and stops the voltage change operation when the output voltage matches the change set voltage. And a circuit, wherein the output voltage is changed at a voltage change rate according to the predetermined cycle and the predetermined voltage step width.
[0019]
According to the configuration of the present invention, when the output voltage is changed, the voltage is changed instantaneously in the conventional power supply circuit. At a predetermined voltage step width set in the up-down circuit, the voltage is gradually increased or decreased stepwise to change. As a result, the occurrence of overshoot or undershoot of the output voltage, which has conventionally occurred, can be significantly suppressed.
[0020]
(2) In the power supply circuit according to (1), the voltage change operation is controlled such that the voltage change rate decreases as the output voltage approaches the change set voltage from a voltage before the change operation. It is characterized by being performed.
[0021]
According to the present invention, in addition to the effect of (1), the output voltage becomes smaller as the output voltage approaches the change set voltage from the voltage before the change operation. The occurrence of shoots can be further suppressed.
[0022]
(3) In the power supply circuit according to (2), in the control of the voltage change rate in the voltage change operation, the cycle of the periodic signal of the periodic signal generation circuit is changed from a voltage before the change operation to the change setting voltage. The voltage change rate is reduced by controlling the voltage change rate to increase as the distance approaches.
[0023]
According to the present invention, by controlling the period of the periodic signal of the periodic signal generation circuit, the voltage change rate can be reduced as the output voltage approaches the change set voltage from the voltage before the change operation.
[0024]
(4) In the power supply circuit according to any one of (2) and (3), the control of the voltage change rate in the voltage change operation may be performed by changing a voltage step width of the voltage up / down circuit before the change operation. The voltage change rate is reduced by controlling the voltage to decrease as the voltage approaches the change set voltage.
[0025]
According to the present invention, by controlling the voltage step width of the voltage up / down circuit, the voltage change rate can be reduced as the output voltage approaches the change set voltage from the voltage before the change operation.
[0026]
Further, by combining the control of the period of the periodic signal of the periodic signal generation circuit and the control of the voltage step width of the voltage up / down circuit, it is possible to control the voltage change rate more finely.
[0027]
(5) In the power supply circuit according to any one of (1) to (4), the voltage up / down circuit includes an up / down counter and a D / A conversion circuit, and the voltage comparison circuit includes a data comparison circuit. The up-down counter performs a count-up operation or a count-down operation in accordance with an up or down instruction from the data comparison circuit, and outputs a count value of the up-down counter as output voltage data for specifying an output voltage. The data comparison circuit is configured such that the change setting voltage is given a count value corresponding to the voltage as change setting voltage data, and compares the change setting voltage data with output voltage data of the up / down counter. Instruct the up / down counter to count up or count down, and Stopping the voltage change operation when the data matches the output voltage data of the up / down counter, wherein the D / A conversion circuit converts the output voltage data of the up / down counter into an output voltage and provides the output voltage. Features.
[0028]
According to the configuration of the present invention, in addition to the functions and effects of (1) to (4), other circuits except the D / A conversion circuit are digital signal circuits that can be configured by general digital circuit elements. Therefore, it is possible to provide a power supply circuit that consumes less current than an analog signal circuit that requires a steady current and that is compact and integrated.
[0029]
In addition, since a count value representing a change setting voltage input as a digital signal from an electronic device such as an external arithmetic processing device can be used as an input of a data comparison circuit, connection with an external digital signal electronic device can be performed. Can provide a simple power supply circuit.
[0030]
(6) The power supply circuit according to any one of (1) to (5), further including a storage unit in which data for specifying the change set voltage is previously written and stored, and The voltage change operation is started by a change instruction signal, and the output voltage is changed to the change set voltage based on the data.
[0031]
According to the configuration of the present invention, in addition to the functions and effects (1) to (5), data for specifying the change set voltage can be transmitted by a low-speed transfer method with few signal lines such as serial data transfer. A power supply circuit with low current consumption and a small number of terminals can be provided.
[0032]
(7) In the power supply circuit according to (6), the power supply circuit according to (6), further includes a storage unit in which data specifying the voltage change rate is previously written and stored from outside, and the voltage change instruction signal input from outside is used to store the voltage. A change operation is started, the output voltage is changed at a voltage change rate based on the data specifying the voltage change rate, and the output voltage is changed to the change set voltage.
[0033]
According to the configuration of the present invention, it is possible to provide a power supply circuit capable of easily changing and setting the voltage change rate of the output voltage of the power supply circuit according to the situation of the circuit board or the electronic device in addition to the operation and effect of (6). .
[0034]
(8) In the power supply circuit according to any one of (1) to (7), at least the change setting voltage and the voltage change instruction signal are supplied from an electronic device that operates upon receiving supply of an output voltage of the power supply circuit. It is characterized by being provided.
[0035]
According to the configuration of the present invention, in addition to the functions and effects (1) to (7), the electronic device gives at least an instruction of a necessary drive voltage value according to the operation state, and responds to the instruction. Since the supplied drive voltage can be received, power consumption of the electronic device can be reduced.
[0036]
BEST MODE FOR CARRYING OUT THE INVENTION
Next, a preferred embodiment of the present invention will be described with reference to the drawings.
[0037]
(First embodiment)
FIG. 1 is a block diagram of the voltage changing operation of the first embodiment of the power supply circuit according to the present invention. FIG. 2 is a timing chart illustrating the operation of the present embodiment.
[0038]
The power supply circuit of the present invention is a power supply circuit capable of outputting an arbitrary constant voltage and changing the output voltage by an external control signal. However, the power supply circuit of the present invention is characterized in that the voltage is gradually changed stepwise at a predetermined cycle and a voltage step width. At this time, the actual output to the outside is smoothed by a stabilizing capacitor (not shown) connected to the outside to form a smooth curve.
[0039]
As a result, a power supply circuit with less occurrence of overshoot and undershoot is realized.
[0040]
The power supply circuit according to the present embodiment is a power supply circuit whose output voltage can be changed according to a change setting voltage, and has a cycle of Δt output from the cycle signal generation circuit 10 when the output voltage is changed. The output voltage of the voltage up / down circuit 20 is changed stepwise by changing the reference voltage, which is the voltage from which the voltage is generated, in a stepwise manner with the voltage step width ΔV set in the voltage up / down circuit 20 based on TCLK. The voltage is changed up or down to perform the voltage change operation. At this time, the actual output voltage to the outside changes in a smooth curve due to the feedback response time and the action of a stabilizing capacitor (not shown).
[0041]
As shown in the timing chart of the voltage increasing operation in FIG. 2, the output voltage of the power supply circuit according to the present embodiment increases stepwise by ΔV in a cycle of Δt.
[0042]
Further, the power supply circuit of the present embodiment has a data comparison circuit 30. The data comparison circuit 30 is a voltage comparison circuit that inputs voltage data specifying a voltage and compares the two input voltage data. The data comparison circuit 30 compares output voltage data corresponding to the output voltage of the voltage up / down circuit 20 with change setting voltage data DV corresponding to the change setting voltage, and outputs the output voltage to the voltage up / down circuit 20. An up or down instruction is performed, and the voltage change operation is stopped when the output voltage data matches the change setting voltage data DV.
[0043]
Further, the power supply circuit of the present embodiment has a storage means 40, and the storage means 40 has the change setting voltage data DV and the cycle setting data DT1, DT2 inputted from outside and written and stored therein. The change setting voltage data DV written and stored is output to the data comparison circuit 30 and used for data comparison with the output voltage data. The cycle setting data DT1 and DT2 are output to the cycle signal generation circuit 10 and , And the period Δt of the periodic signal. Here, the duty is set in DT1, and the RCLK is set in DT2, and each adjusts the period Δt of the periodic signal.
[0044]
The power supply circuit of the present embodiment inputs the voltage change instruction signal DS from outside after writing and storing the change setting voltage data DV and the cycle setting data DT1 and DT2, and starts the voltage changing operation.
[0045]
First, a configuration for performing a voltage changing operation of the power supply circuit of the present embodiment will be described with reference to FIG. The power supply circuit according to the present embodiment includes a periodic signal generation circuit 10, a voltage up / down circuit 20, a data comparison circuit 30, a storage unit 40, and a clock generation circuit 52.
[0046]
The cycle generation circuit 10 receives the clock CLK from the clock generation circuit 52 and writes a cycle signal having a predetermined cycle Δt based on the cycle setting data DT1 and DT2 written and stored in the cycle setting register 42-1 in the storage means 40. This is a circuit that outputs TCLK. The periodic signal generation circuit 10 receives a voltage change instruction signal DS from the outside and a coincidence signal CE from the data comparison circuit 30, and generates a periodic signal TCLK by inputting a Low level pulse of the voltage change instruction signal DS. Is started, and the generation of the periodic signal TCLK is stopped when the coincidence signal CE becomes Low level.
[0047]
In the power supply circuit of the present embodiment, the periodic signal generation circuit 10 includes a frequency dividing circuit 12 and a programmable timer 14. The frequency dividing circuit 12 is a circuit that receives the clock CLK from the clock generating circuit 52, divides the frequency by the frequency division ratio set by the cycle setting data DT2, and outputs the frequency-divided clock RCLK. The programmable timer 14 is a circuit that receives RCLK and outputs a periodic signal TCLK having a cycle times the cycle magnification set by the cycle setting data DT1. The programmable timer 14 receives the voltage change instruction signal DS and the coincidence signal CE to start and stop the generation of the periodic signal TCLK.
The frequency dividing circuit 12 is a circuit using three flip-flop circuits and a frequency dividing signal selecting circuit. The frequency dividing circuit 12 uses any one of 1, 2, 4, and 8 according to the cycle setting data DT2 which is binary data of two data lines. Can be set.
[0048]
The programmable timer 14 is a binary down counter using four flip-flop circuits. The programmable timer 14 uses the cycle setting data DT1 composed of binary data of four data lines to output any one of integers 1 to 15 of the cycle of the input clock. The cycle magnification can be set.
[0049]
The periodic signal generation circuit 10 according to the present embodiment converts the period Δt of the periodic signal TCLK, which is the output, from the setting of the period setting data DT2 indicating the frequency division ratio to the frequency dividing circuit 12 and the The output clock CLK of the clock generation circuit 52 can be set to a cycle of 1 to 120 times by a combination of the settings of the cycle setting data DT1 representing the cycle magnification.
[0050]
The voltage up / down circuit 20 is a circuit which receives the periodic signal TCLK and raises or lowers the output voltage by the voltage step width ΔV set in the voltage up / down circuit 20 at the period Δt of the TCLK.
[0051]
The voltage up / down circuit 20 of the power supply circuit according to the present embodiment receives an input of the periodic signal TCLK output from the periodic signal generation circuit 10 and increases or decreases the count value at the period Δt of the TCLK. And a D / A conversion circuit 24 which inputs the count value of the up / down counter 22 and converts the count value into an analog voltage and outputs the analog voltage.
[0052]
The up-down counter 22 is an 8-bit binary up-down counter using a flip-flop circuit, and performs an up-count operation when the up-down instruction signal U / D is at a high level and performs a down-count operation when the up-down instruction signal U / D is at a low level. . The count value output from each counter of the up / down counter 22 is output voltage data for specifying the output voltage of the power supply circuit. As the count value increases, the output voltage of the power supply circuit increases. It corresponds to.
[0053]
The up / down counter 22 counts up or counts down according to the periodic signal TCLK when the periodic signal TCLK is generated, and does not count up or count down when the periodic signal TCLK is not generated. Is fixed.
[0054]
The D / A conversion circuit 24 is an 8-bit D / A conversion circuit, and sets the voltage step width ΔV corresponding to one count of the up / down counter 22. Is output. The D / A conversion circuit 24 outputs a larger voltage as the count value of the up / down counter 22 increases.
[0055]
The data comparison circuit 30 is a circuit that digitally compares two pieces of input data given as 8-bit count values, and is a circuit in which digital circuit elements are combined. The change setting voltage data DV which is an 8-bit count value from the change voltage setting register 44-1 in the storage means 40 and the output voltage data which is an 8-bit count value from the up / down counter 22 are inputted. A comparison signal CE indicating whether or not the two comparison data coincide with each other, and indicating whether the output voltage data from the up / down counter 22 is larger or smaller than the change set voltage data DV as a count value. It outputs an up / down instruction signal U / D.
[0056]
The coincidence signal CE is at a low level when the two comparison data coincide with each other, and at a high level when the two comparison data do not coincide with each other, and is output to the programmable timer 14. The up / down instruction signal U / D is at a low level when the output voltage data from the up / down counter 22 is large as a count value with respect to the change set voltage data DV, and at a high level when the output voltage data is small, the up / down counter 22 Is output to
[0057]
The storage means 40 is a register using a digital circuit element, and has a change voltage setting register 44-1 and a cycle setting register 42-1. The change voltage setting register 44-1 inputs the change setting voltage data DV from outside, writes and stores the same, and outputs the data to the data comparison circuit 30. The cycle setting register 42-1 receives the cycle setting data DT1 and DT2 from outside, writes and stores the data, and outputs the cycle setting data DT1 and DT2 to the cycle signal generation circuit 10.
[0058]
Next, the timing chart of FIG. 2 will be described. FIG. 2 shows an operation (voltage up operation) in which the power supply circuit of the present embodiment changes the output voltage 2 from the voltage V (n) before the change to the voltage V (DV) higher than the voltage V (n).
[0059]
In FIG. 2, DS is a voltage change instruction signal, and a low-level pulse indicates a voltage change operation start instruction.
[0060]
CLK is an output of the clock generation circuit 52 and is a continuous clock having a fixed cycle. RCLK is an output of the frequency dividing circuit 12 and is a continuous clock having a cycle obtained by dividing CLK by two. Here, it is shown that the frequency division ratio of the frequency dividing circuit 12 is set to “2” by the cycle setting data DT2.
[0061]
TCLK is an output of the programmable timer 14 and is a periodic signal having a period of Δt. At is four times the period of the frequency-divided clock RCLK. Here, it is shown that the cycle magnification of the programmable timer is set to “4” by the cycle setting data DT1. In addition, after a low-level pulse indicating the start of the voltage change operation is input to the voltage change instruction signal DS, a periodic signal having the above cycle is generated, and the match signal CE output from the data comparison circuit 30 is compared with TCLK. The generation of the periodic signal is stopped at the point in time when the signal reaches the Low level indicating data coincidence.
[0062]
The output voltage data is binary data of the output of each counter of the up / down counter 22. From the count value n (n is an integer of 1 or more including 0) which is the voltage data before the change, every time the periodic signal TCLK is input, the count is incremented to n + 1, n + 2, n + 3,. When the change setting voltage data DV is reached, the count-up operation is stopped by stopping the periodic signal TCLK.
[0063]
Each time the periodic signal TCLK is input, the output voltage is stepped up from V (n), which is the voltage before the change, by the voltage step width ΔV set in the D / A conversion circuit 24, and is changed and set. When the operation of the up / down counter 22 stops at the voltage V (DV), the voltage increase stops.
[0064]
U / D indicates a voltage-up operation (count-up operation) when it is at a high level, and indicates a voltage-down operation (count-down operation) when it is at a low level.
[0065]
CE indicates that the output voltage data from the up / down counter 22 does not match the change setting voltage data DV when it is at a high level, and indicates that the two data match when it is at a low level. I have.
[0066]
Here, the voltage increase changing operation of the power supply circuit according to the present embodiment will be summarized.
[0067]
First, the change setting voltage data DV corresponding to the target change setting voltage V (DV1) is stored in the change voltage setting register 44-1 of the storage means 40 in FIG. 1, and the cycle setting data DT1 and DT2 are stored in the cycle setting register 42-1. Is input from outside and written and stored. The cycle setting data DT1 and DT2 have a value at which the cycle Δt of the cycle signal TCLK is set so that when the output voltage is changed, the voltage change rate does not cause overshoot or undershoot. In the power supply circuit of the present embodiment, the voltage step width ΔV is fixed by the D / A conversion circuit 24 and cannot be set from outside.
[0068]
By writing and storing the data in the storage means 40, the up / down instruction signal U / D from the data comparison circuit 30 goes high, and the up / down counter 22 is set to count up. Further, the coincidence signal CE from the data comparison circuit 30 becomes High level, and the programmable timer 14 is set to a state where the operation can be started.
[0069]
Next, when a low-level pulse is externally input to the voltage change instruction signal DS, the programmable timer 14 starts operating, and the periodic signal TCLK is generated.
[0070]
Subsequently, every time the periodic signal TCLK is input, the output voltage data output from the up / down counter 22 is counted up, and the output voltage from the D / A conversion circuit 24 rises stepwise with a voltage step width ΔV. .
[0071]
Then, when the output voltage data becomes the change setting voltage data DV, the coincidence signal CE of the data comparison circuit 30 changes from the High level to the Low level, and the generation of the periodic signal TCLK of the programmable timer 14 is stopped. As a result, the count-up operation of the up / down counter 22 stops, and the count-up of the output voltage data and the voltage-up operation of the output voltage stop.
[0072]
In this way, the power supply circuit of the present embodiment changes the output voltage to the change set voltage V (DV) by increasing the output voltage stepwise with a predetermined period Δt and a predetermined voltage step width ΔV. . The voltage change rate at this time can be represented by ΔV / Δt, but since Δt is formed based on the clock CLK of a fixed cycle output from the clock generation circuit 52, the voltage change rate is a constant voltage change rate. .
[0073]
In the power supply circuit according to the present embodiment, the output voltage is changed instantaneously in the conventional power supply circuit, but the output voltage can be changed at a constant voltage change rate as described above. Overshoot and undershoot can be greatly suppressed. In addition, since inrush current from a battery described later can be reduced, malfunction of the device can be prevented and the life of the battery can be extended.
[0074]
Further, the power supply circuit of the present embodiment is constituted by a digital circuit using a general digital circuit element except for the D / A conversion circuit 24, and therefore has a smaller steady-state current than an analog signal circuit. Low current consumption. Further, it is suitable for miniaturization.
[0075]
In addition, the influence of manufacturing variations of the analog circuit, the offset of the operational amplifier, the operation circuit, the operation margin, and the like can be reduced, and constant characteristics can always be obtained.
[0076]
In addition, the power supply circuit of this embodiment is a power supply circuit that can be easily connected to an external digital signal electronic device because external data and signals are digital signals.
[0077]
(Power supply circuit and electronic device of first embodiment)
1 and 2, the configuration and operation of the voltage changing operation according to the first embodiment have been described. Here, the power supply circuit according to the present embodiment and the power supply circuit according to the present embodiment will be described with reference to FIG. A drive voltage control operation of an external electronic device which operates by receiving a voltage supply from will be described.
[0078]
FIG. 3 is a block diagram illustrating a power supply circuit according to the first embodiment and an electronic device using the power supply circuit according to the present embodiment. 1 denote the same blocks, and a description thereof will not be repeated.
[0079]
The external electronic device 84 is an electronic device that includes an arithmetic processing unit 86 and operates by receiving the supply of the power supply output voltage Vout from the power supply circuit 80 of the present embodiment. The arithmetic processing device 86 is a device that detects each device (not shown) in the external electronic device 84 and the operation status of the arithmetic processing device 86 itself, and outputs a control signal to the power supply circuit 80 of the present embodiment. Thus, the power supply output voltage Vout of the power supply circuit 80 is controlled to be a voltage suitable for the operation of the external electronic device 84.
[0080]
The control signal includes the change setting voltage data DV, cycle setting data DT1 and DT2, a voltage change instruction signal DS, and a voltage regulator OFF signal, and is transferred to the control circuit 56 in the power supply circuit 80. The control circuit 56 writes and stores the change setting voltage data DV in the change voltage setting register 44-1 of the storage means 40, and writes and stores the cycle setting data DT1 and DT2 in the cycle setting register 42-1. Further, it outputs a voltage change instruction signal DS to the periodic signal generation circuit 10 and outputs a voltage regulator ON / OFF signal to the voltage regulator 54.
[0081]
The voltage regulator 54 has an output current capacity for driving the external electronic device 84, and is a circuit that amplifies and outputs the output voltage of the voltage up / down circuit 20. As the voltage regulator 54, a switching regulator having high voltage conversion efficiency is used. The control circuit 56 can turn off the operation of the voltage regulator 54 with a voltage regulator OFF signal included in the control signal, and can turn on the operation of the voltage regulator 54 with a reset signal input to a reset input terminal 58. it can.
[0082]
Here, the voltage changing operation will be described by taking as an example a case where the power supply output voltage Vout of the power supply circuit 80 is changed from the low voltage VL to the high voltage VH.
[0083]
Now, the external electronic device 84 is set to a low-speed operation state that does not require a high drive voltage. At this time, in the power supply circuit 80, the data DVL corresponding to the low voltage VL is set as the change setting voltage data DV, and the output voltage of the voltage up / down circuit 20 and the power supply output voltage Vout of the voltage regulator 54 are set to the low voltage VL It has become. The coincidence signal CE of the data comparison circuit 30 indicates coincidence, and the periodic signal generation circuit 10 does not generate the periodic signal TCLK. Therefore, the voltage up / down operation of the voltage up / down circuit 20 is stopped.
[0084]
In this state, the arithmetic processing unit 86 converts the change setting voltage data DVH corresponding to the high voltage VH and the cycle setting data DT1 and DT2 for setting the voltage change rate during the voltage change operation into the control circuit of the power supply circuit 80. 56. The control circuit 56 writes and stores each data in a predetermined register.
[0085]
Then, the data comparison circuit 30 sets the voltage up / down circuit 20 to the voltage up operation by the up / down instruction signal U / D, and makes the periodic signal generation circuit 10 operable by the coincidence signal CE.
[0086]
Next, when the external electronic device 84 needs a high drive voltage, the arithmetic processing unit 86 outputs a voltage change instruction signal DS to the power supply circuit 80. The control circuit 56 of the power supply circuit 80 sends a voltage change operation start instruction signal to the voltage change instruction signal DS to generate the periodic signal TCLK of the periodic signal generation circuit 10.
[0087]
Hereinafter, according to the operation described in the first embodiment, the output voltage of the voltage up / down circuit 20 is changed to the high voltage VH, and at the same time, the voltage of the power supply output voltage Vout is changed to the high voltage VH.
[0088]
Further, control of the power supply output voltage Vout of the arithmetic processing unit 86 will be described. For example, when the external electronic device 84 is in a state of waiting for various signals and the arithmetic processing unit 86 does not need high-speed operation, the power supply output voltage Vout is controlled. Vout is set to a low voltage at which low-speed operation is possible. Next, when various signals are input and the arithmetic processing unit 86 is set to the high-speed arithmetic processing state, it outputs the voltage change instruction signal DS to change the power supply output voltage Vout to a high voltage capable of high-speed operation.
[0089]
In the case where various signals are not input for a long period of time and the operation of the external electronic device 84 including the arithmetic processing unit 86 is to be in a halt state, a voltage regulator OFF instruction signal is output and the voltage regulator 54 in the power supply circuit 80 is turned off. Stop operation.
[0090]
By performing such control, the external electronic device 84 using the power supply circuit 80 of the present embodiment can reduce the power consumption of the entire device.
[0091]
Further, in the present embodiment, the provision of the storage means 40 allows the change setting voltage data DV and the cycle setting data DT1 and DT2 to be transferred in advance by a low-speed, low-power-consumption serial transfer method. Thereby, the power consumption required for data transfer is small. Also, since the number of signal lines is small, the number of terminals of the power supply circuit 80 can be small.
[0092]
Further, in the present embodiment, the cycle setting data DT1 and DT2 are transferred from the arithmetic processing unit 86, and the rate of change of the voltage to reduce the occurrence of overshoot and undershoot is reduced according to the situation of the circuit board and the electronic device. Change setting is easy.
[0093]
Next, a configuration not described in FIG. 3 will be described.
[0094]
A battery 82 supplies a voltage Vin to the power supply circuit 80. Although not shown, the battery voltage Vin is connected as a drive voltage for each block.
[0095]
The constant voltage circuit 50 receives the voltage Vin of the battery 82 and outputs a constant voltage Vd. The constant voltage Vd is connected as a reference voltage of the D / A conversion circuit 24 in the voltage up / down circuit 20. The constant voltage circuit 50 is configured by a series regulator that outputs a constant voltage from an input voltage.
[0096]
The clock generation circuit 52 is desirably formed of a crystal oscillation circuit including a crystal resonator and an inverter circuit having good temperature characteristics and high stability. Further, it is desirable to have an external clock input terminal 53 and a clock switching circuit, and to be able to select an external clock as required. When the external clock input can be selected, a clock existing for another purpose in the external electronic device 84 can be shared, and components such as a crystal oscillator can be reduced.
[0097]
CLK, which is the output of the clock generation circuit 52, is input to the periodic signal generation circuit 10 as described with reference to FIG. Although not shown, it is connected to the control circuit 56 and the storage means 40 as a transmission clock for data and control signals.
[0098]
In the present embodiment, the cycle setting data DT1 and DT2 are transferred from the arithmetic processing unit 86, but the present invention is not limited to this. The voltage change rate at which overshoot or undershoot does not occur has been investigated in advance, and if the period Δt can be fixed, the frequency division ratio and the period magnification of the periodic signal generation circuit 10 may be fixed.
[0099]
Although the present embodiment is configured to include the storage unit 40, the present invention does not include the storage unit 40, and stores the cycle setting data DT1 and DT2 and the change setting voltage data DV from the arithmetic processing unit 86. It can also be output directly to the periodic signal generation circuit 10 and the data comparison circuit 30 for control.
[0100]
In the present embodiment, the stop of the voltage change operation is performed by stopping the operation of the programmable timer 14 in the periodic signal generation circuit 10 in FIG. 1, but the operation of the frequency divider 12 or the up / down counter 22 is performed. May be stopped.
[0101]
Further, the periodic signal generation circuit 10 is configured by a combination of the frequency dividing circuit 12 and the programmable timer 14, but either one may be used. Further, it is also possible to regard the clock generation circuit 52 as the periodic signal generation circuit 10 and use the output clock CLK of the clock generation circuit 52 as an input to the voltage up / down circuit 20.
[0102]
(Second embodiment)
Next, a second embodiment will be described with reference to FIGS. FIG. 4 is a block diagram illustrating a voltage changing operation of the power supply circuit according to the second embodiment of the present invention. FIG. 5 is a timing chart illustrating the operation of the present embodiment.
[0103]
The feature of the power supply circuit according to the present embodiment is that, as shown in FIG. 5, the period of the periodic signal TCLK is switched stepwise from a small period to a large period during the voltage changing operation, so that the voltage change rate of the output voltage is changed. Is changed so as to decrease as the output voltage approaches the change set voltage from the voltage before the change operation.
[0104]
By doing so, the occurrence of overshoot and undershoot can be further suppressed as compared with the first embodiment.
[0105]
The power supply circuit according to the present embodiment can switch the cycle of the periodic signal TCLK a plurality of times during the voltage change operation. However, in the following description, the number of times of switching is set to one for easy understanding. It will be described as.
[0106]
The power supply circuit according to the present embodiment includes first cycle setting data DT1 for generating a small cycle Δt1 and second cycle setting data DT2 for generating a large cycle Δt2 as the cycle of the cycle signal TCLK of the cycle signal generating circuit 10. Have.
[0107]
Further, as shown in FIG. 5, a switching set voltage V (DV1) is provided between the voltage V (n) before the voltage change and the change set voltage V (DV2).
[0108]
Then, the power supply circuit according to the present embodiment switches the cycle setting data from the first cycle setting data DT1 to the second cycle setting data DT2 before and after the switching setting voltage V (DV1), thereby generating the cycle signal TCLK. The cycle is switched from a small cycle Δt1 to a large cycle Δt2.
[0109]
As a result, the voltage change rate of the output voltage switches from the large voltage change rate to the small voltage change rate around the switching set voltage V (DV1).
[0110]
The switching of the cycle setting data is performed by the data comparison circuit 30 by detecting that the voltage up / down circuit 20 has performed the voltage change operation up to the switching setting voltage V (DV1).
[0111]
First, a configuration for performing a voltage changing operation of the power supply circuit according to the present embodiment will be described with reference to FIG. 4, the same reference numerals and symbols as those in FIG. 1 denote the same members, and a description thereof will not be repeated.
[0112]
In FIG. 4, in addition to the first embodiment, a power supply circuit according to the present embodiment includes a cycle setting switching circuit 64 for switching cycle setting data and a comparison for switching comparison voltage data to the data comparing circuit 30. A voltage switching circuit 62 and a switching signal generating circuit 60 for generating a signal for controlling a switching operation and a voltage changing operation are provided.
[0113]
Further, the storage means 40 is provided with a first cycle setting register 42-2 and a second cycle setting register 42-3 for storing two types of cycle setting data, and for storing switching setting voltage data DV1. And a switching frequency setting register 44-4 for storing the switching frequency data DN.
[0114]
4, the change voltage setting register 44-1, the switching voltage setting register 44-2, the switching number setting register 44-4, the first cycle setting register 42-2, and the second cycle setting register 42 of the storage unit 40. -3, the change setting voltage data DV2, the switching setting voltage data DV1, the switching number data DN, the first cycle setting data DT1, and the second cycle setting data DT2 are input from the outside corresponding to the respective registers. , Each data is written and stored.
[0115]
Here, the switching setting voltage data DV1 is a count value between the voltage data before voltage change n representing the voltage before the voltage change by the count value and the change setting voltage data DV2 representing the change setting voltage by the count value. is there.
[0116]
The first cycle setting data DT1 is cycle setting data for generating a small cycle Δt1 as a cycle of the cycle signal TCLK output from the cycle signal generating circuit 10, and the second cycle setting data DT2 is for generating a large cycle Δt2. This is the cycle setting data to be performed.
[0117]
Further, the switching number data DN is “1” because the switching number is described as one in this embodiment.
[0118]
The cycle setting switching circuit 64 receives and switches the first cycle setting data DT1 from the first cycle setting register 42-2 and the second cycle setting data DT2 from the second cycle setting register 42-3. This is a circuit which selects one of the two data and outputs it to the periodic signal generation circuit 10 by a switching signal SW from the signal generation circuit 60. When the switching signal SW is at a high level, the first cycle setting data DT1 is selected and output, and when the switching signal SW is at a low level, the second cycle setting data DT2 is selected and output.
[0119]
The comparison voltage switching circuit 62 receives the switching setting voltage data DV1 from the switching voltage setting register 44-2 and the change setting voltage data DV2 from the changing voltage setting register 44-1, and receives the switching signal SW from the switching signal generating circuit 60. And outputs one of the two data to the data comparison circuit 30. When the switching signal SW is at a high level, the switching setting voltage data DV1 is selected and output, and when the switching signal SW is at a low level, the changing setting voltage data DV2 is selected and output.
[0120]
The switching signal generation circuit 60 includes a switching signal SW for controlling the data selection switching operation of the comparison voltage switching circuit 62 and the cycle setting switching circuit 64, and an operation stop signal STP for controlling the generation of the cycle signal TCLK of the cycle signal generation circuit 10. Is a circuit that outputs.
[0121]
The switching signal generation circuit 60 reads the switching number data DN by inputting a low-level pulse of the voltage change instruction signal DS, sets the signal level of the switching signal SW to the high level, and outputs the coincidence signal CE output from the data comparison circuit 30. Then, the signal level of the switching signal SW is switched to the low level.
[0122]
Further, the switching signal generating circuit 60 sets the operation stop signal STP to a high level by inputting a low-level pulse of the voltage change instruction signal DS, and sets a low-level input of the coincidence signal CE after the switching signal SW becomes low. The operation stop signal STP is set to Low level. The high level of the operation stop signal STP indicates that the operation is permitted, and the low level indicates that the operation is stopped.
[0123]
Next, the operation of the power supply circuit according to the present embodiment will be described with reference to the timing chart of FIG. FIG. 5 shows an operation (voltage-up operation) in which the power supply circuit according to the present embodiment changes the output voltage from the voltage V (n) before the change to a higher voltage V (DV2). Also, a state in which the voltage change rate is switched at the switching set voltage V (DV1) is shown.
[0124]
First, as described above, the corresponding data is written and stored in each register of the storage means 40 of FIG. As a result, the up / down instruction signal U / D from the data comparison circuit 30 goes high, and the up / down counter 22 is set to count up.
[0125]
Next, when a low-level pulse is externally input to the voltage change instruction signal DS, the switching frequency data DN “1” is set in the switching signal generating circuit 60, and the switching signal SW becomes high level. As a result, the comparison voltage switching circuit 62 selects the switching setting voltage data DV1 as the data comparison input of the data comparison circuit 30, and the cycle setting switching circuit 64 sets the small cycle Δt1 as the cycle setting data of the cycle signal generation circuit 10. Is selected as the first cycle setting data DT1.
[0126]
At the same time, the operation stop signal STP from the switching signal generating circuit 60 becomes High level indicating operation permission, and the periodic signal generating circuit 10 generates a periodic signal TCLK having a small period Δt1.
[0127]
As a result, the voltage up / down circuit 20 performs the voltage changing operation with the cycle of the small cycle Δt1 set in the first cycle setting data DT1 and the voltage step width ΔV set in the voltage up / down circuit 20, and outputs the output voltage. Is increased stepwise at a large voltage change rate.
[0128]
Next, the output voltage data from the voltage up / down circuit 20 is counted up, and when the output voltage data becomes the switching set voltage data DV1, the coincidence signal CE from the data comparison circuit 30 goes low. Then, the switching signal SW from the switching signal generating circuit 60 becomes Low level.
[0129]
As a result, this time, the comparison voltage switching circuit 62 selects the change setting voltage data DV2 as the data comparison input of the data comparison circuit 30, and the cycle setting switching circuit 64 is large as the cycle setting data of the cycle signal generation circuit 10. The second cycle setting data DT2 corresponding to the cycle Δt2 is selected.
[0130]
As a result, a periodic signal having a large period Δt2 is generated as the periodic signal TCLK from the periodic signal generating circuit 10, and the voltage up / down circuit 20 switches the output voltage to a value higher than the voltage change rate before the voltage V (DV1). Also increase slowly at a small voltage change rate.
[0131]
When the output voltage data of the voltage up / down circuit 20 is counted up to the change set voltage data DV2, the coincidence signal CE from the data comparison circuit 30 becomes low again, and the operation stop signal STP output from the switching signal generation circuit 60 is output. Becomes a low level. Thus, the generation of the periodic signal TCLK from the periodic signal generation circuit 10 stops, and at the same time, the voltage up operation of the voltage up / down circuit 20 stops.
[0132]
In this way, the power supply circuit of the present embodiment switches the voltage change rate of the output voltage from the large voltage change rate to the small voltage change rate before and after the switching set voltage V (DV1).
[0133]
The power supply circuit of the present embodiment reduces the rate of voltage change at the time when the output voltage reaches the changed voltage, as compared with the first embodiment. It can be further suppressed.
[0134]
Compared with the power supply circuit according to the first embodiment, by increasing the voltage change rate at the start of the voltage change operation and decreasing the voltage change rate at the end of the voltage change operation, the occurrence of overshoot and undershoot is further suppressed. However, the time required for changing the voltage can be made the same as that of the power supply circuit of the first embodiment.
[0135]
In the power supply circuit of the present embodiment, the switching setting voltage of the voltage change rate is provided at one place between the voltage before the change and the changed voltage, but the present invention provides that the switching voltage of the voltage change rate is provided at a plurality of places. Can be.
[0136]
For example, three switching setting voltages are provided so as to be monotonically increased or monotonically attenuated in order between the pre-change voltage and the changed setting voltage, and three corresponding switching setting voltage data are prepared. Further, the switching number data DN is set to “3”. Four cycle setting data are set so that the cycle of the cycle signal TCLK increases as the output voltage approaches the changed set voltage from the pre-change voltage in accordance with the switch set voltage data.
[0137]
The comparison voltage switching circuit 62 and the cycle setting switching circuit 64 are switching circuits for four input data, and switch and select input data by a switching signal SW provided as binary data.
[0138]
The switching signal generation circuit 60 includes a down counter, and outputs an output count value of the down counter as a switching signal SW. The down counter reads the switching number data DN, which is binary data, with a Low-level pulse input of the voltage change instruction signal DS, and sets the read data as an initial count value. Next, down count is performed using the coincidence signal CE output from the data comparison circuit 30 as a clock.
[0139]
The switching signal generation circuit 60 includes a data latch circuit, and outputs a data output of the data latch circuit as an operation stop signal STP. The data latch circuit initializes the operation stop signal STP to a high level in response to a low-level pulse input of the voltage change instruction signal DS. The logical sum of the switching signal SW, which is binary data, is used as a data input, and after all the switching signals SW have become Low level, the operation stop signal STP is set to Low level by inputting the Low level of the coincidence signal CE.
[0140]
With such a configuration, the cycle of the periodic signal TCLK can be switched from a small cycle to a large cycle in four stages during the voltage change operation, and the voltage change rate of the output voltage can be changed before the change operation. As the voltage approaches the changed set voltage, the voltage gradually decreases.
[0141]
Thus, the voltage change rate at the time when the output voltage reaches the change set voltage can be further reduced, so that the occurrence of overshoot or undershoot can be further suppressed.
[0142]
As described in the power supply circuit and the electronic device according to the first embodiment in FIG. 3, the power supply circuit according to the present embodiment includes the control circuit 56, the constant voltage circuit 50, and the voltage regulator 54. , Connected to an external electronic device 84. The power supply circuit of the present embodiment receives a control signal from the arithmetic processing unit 86 in the external electronic device 84 and is controlled so that the power supply output voltage Vout becomes a drive voltage suitable for the operation of the external electronic device 84. .
[0143]
(Third embodiment)
Next, a third embodiment will be described with reference to FIGS. FIG. 6 is a block diagram illustrating a voltage changing operation of the power supply circuit according to the third embodiment of the present invention. FIG. 7 is a timing chart illustrating the operation of the present embodiment.
[0144]
The feature of the present embodiment is that, as shown in FIG. 7, during the voltage change operation, the voltage step width ΔV of the output voltage change is switched stepwise from a large voltage step width to a small voltage step width, whereby the output voltage is changed. Is changed so that the output voltage becomes smaller as the output voltage approaches the change set voltage from the voltage before the change operation.
[0145]
By doing so, the occurrence of overshoot and undershoot can be further suppressed as compared with the first embodiment.
[0146]
The power supply circuit according to the present embodiment can perform the switching of the voltage step width ΔV a plurality of times during the voltage changing operation. However, in the following description, the number of switchings is assumed to be one for easy understanding. explain.
[0147]
The power supply circuit according to the present embodiment includes first voltage step width setting data DH1 for generating a large voltage step width ΔV1 and second voltage for generating a small voltage step width ΔV2 as the voltage step width of voltage up / down circuit 20. And voltage step width setting data DH2. The small voltage step width ΔV2 is set in the D / A conversion circuit 24 in the voltage up / down circuit 20 so as to be smaller than the voltage step width ΔV of the power supply circuits of the first and second embodiments.
[0148]
As in the second embodiment, as shown in FIG. 7, a switching setting voltage V (DV1) is provided between the voltage V (n) before the voltage change and the change setting voltage V (DV2). ing.
[0149]
The power supply circuit of the present embodiment switches the voltage step width setting data from the first voltage step width setting data DH1 to the second voltage step width setting data DH2 before and after the switching setting voltage V (DV1). Thus, the voltage step width of the voltage up / down circuit 20 is switched from the large voltage step width ΔV1 to the small voltage step width ΔV2.
[0150]
As a result, the voltage change rate of the output voltage switches from the large voltage change rate to the small voltage change rate around the switching set voltage V (DV1).
[0151]
First, a configuration for performing a voltage changing operation of the power supply circuit according to the present embodiment will be described with reference to FIG. 6, the same reference numerals and symbols as those in FIG. 4 denote the same members, and a description thereof will not be repeated.
[0152]
The power supply circuit according to the present embodiment is different from the power supply circuit according to the second embodiment in FIG. 4 in that the first cycle setting register 42-2 and the second cycle setting register 42-3 in FIG. In FIG. 6, a first voltage step width setting register 46-1 and a second voltage step width setting register 46-2 are provided, and the cycle setting switching circuit 64 of FIG. It is provided to replace the width switching circuit 66.
[0153]
The first voltage step width setting data DH1 and the second voltage step width setting data DH1 input from the outside are stored in the first voltage step width setting register 46-1 and the second voltage step width setting register 46-2 of the storage means 40. The voltage step width setting data DH2 is written and stored.
[0154]
The voltage step width switching circuit 66 includes first voltage step width setting data DH1 from the first voltage step width setting register 46-1 and second voltage step width setting data DH1 from the second voltage step width setting register 46-2. This is a circuit which receives data DH2, selects one of the two data according to the switching signal SW from the switching signal generating circuit 60, and outputs it to the up / down counter 22. When the switching signal SW is at a high level, the first voltage step width setting data DH1 is selected and output. When the switching signal SW is at a low level, the second voltage step width setting data DH2 is selected and output.
[0155]
The up / down counter 22-1 according to the present embodiment performs a count operation in two count steps according to the input of the periodic signal TCLK from the periodic signal generation circuit 10 to increase the output voltage of the D / A conversion circuit 24 by a large voltage step. It has an input part for performing a voltage up / down operation with a width ΔV1 and an input part for performing a count operation in one count step and performing a voltage up / down operation on the output voltage of the D / A conversion circuit 24 with a small voltage step width ΔV2.
[0156]
The up / down counter 22-1 is a circuit that can switch the input portion according to the voltage step width setting data output from the voltage step width switching circuit 66. Is switched from the first voltage step width setting data DH1 to the second voltage step width setting data DH2, thereby changing the voltage step width of the voltage up / down circuit 20 from the large voltage step width ΔV1 to the small voltage step width ΔV2. Switching.
[0157]
In the up / down counter 22-1, the input portion that performs the count operation in one count step is the same as in the first and second embodiments, and the flip-flop corresponding to the least significant bit of the up / down counter The input portion that performs the count operation in two count steps is a flip-flop circuit input corresponding to the lower bit next to the least significant bit.
[0158]
Next, the operation of the power supply circuit according to the present embodiment will be described with reference to the timing chart of FIG. FIG. 7 shows an operation (voltage up operation) of the power supply circuit of the present embodiment changing the output voltage from the voltage V (n) before the change to the higher voltage V (DV2). Also, a state in which the voltage change rate is switched at the switching set voltage V (DV1) is shown.
[0159]
The operation of the power supply circuit of the present embodiment includes writing and storing data in each register of the storage means 40, instructing the start of the voltage change operation of the voltage change instruction signal DS, and the switching signal SW from the switching signal generation circuit 60 and the operation. The generation of the stop signal STP and the operation of the comparison voltage switching circuit 62 are the same as those in the second embodiment, and thus will not be described.
[0160]
When a Low level pulse indicating a voltage change operation start instruction is externally input to the voltage change instruction signal DS, the switching signal SW becomes High level, and the voltage step width switching circuit 66 sets the voltage step width setting data as voltage step width setting data. , The first voltage step width setting data DH1 corresponding to the large voltage step width ΔV1 is selected.
[0161]
At the same time, the operation stop signal STP goes high, and the periodic signal generation circuit 10 generates a periodic signal TCLK having a constant period Δt.
[0162]
The up / down counter 22-1 inputs the periodic signal TCLK from a second input portion corresponding to the first voltage step width setting data DH1, and outputs the output voltage data as the count value of the up / down counter 22-1. Are incremented by two from the count value n, which is the voltage data before the change, at intervals of Δt, such as n + 2, n + 4, n + 6,.
[0163]
At this time, the output voltage from the D / A conversion circuit 24 is increased at a large voltage change rate due to the large voltage step width ΔV1.
[0164]
Next, the output voltage data from the up / down counter 22-1 is counted up, and when the output voltage data becomes the switching set voltage data DV1, the switching signal SW becomes Low level.
[0165]
As a result, the voltage step width switching circuit 66 selects the second voltage step width setting data DH2 as the voltage step width setting data.
[0166]
The up / down counter 22-1 inputs the periodic signal TCLK from a first input portion corresponding to the second voltage step width setting data DH2, and outputs the output voltage data as a count value of the up / down counter 22-1. Are counted up by one count, such as DV1 + 1, DV1 + 2, DV1 + 3,.
[0167]
At this time, the output voltage from the D / A conversion circuit 24 is gradually increased at a small voltage change rate due to the small voltage step width ΔV2.
[0168]
When the output voltage data, which is the count value of the up / down counter 22-1, is counted up to the change setting voltage data DV2, the generation of the periodic signal TCLK from the periodic signal generation circuit 10 stops, and the voltage change operation stops. .
[0169]
In this way, the power supply circuit of the present embodiment switches the voltage change rate of the output voltage from the large voltage change rate to the small voltage change rate before and after the switching set voltage V (DV1).
[0170]
The power supply circuit of the present embodiment has a smaller voltage change rate when the output voltage reaches the change set voltage than the first embodiment, so that overshoot and undershoot occur. Can be further suppressed.
[0171]
In the present embodiment, as the input portion of the periodic signal TCLK, the large voltage step width ΔV1 is set to be twice as large as the small voltage step width ΔV2, Although the input has been described as the flip-flop circuit input corresponding to the lower bit, the input may be a flip-flop circuit corresponding to other bits. For example, if the input is a flip-flop circuit corresponding to the second least significant bit from the least significant bit, the size can be quadrupled.
[0172]
Further, in the present embodiment, similarly to the second embodiment, the switching voltage of the voltage change rate can be provided at a plurality of locations. According to the switching voltage data, the output voltage is changed from the pre-change voltage to the changed set voltage by setting the voltage step width to be smaller as the output voltage approaches the changed set voltage from the voltage before the change. Control can be performed such that the voltage change rate decreases stepwise as the distance approaches.
[0173]
Further, by combining this with the method of switching the voltage change rate by switching the cycle setting data described in the second embodiment, finer control of the voltage change rate is possible.
[0174]
The power supply circuit according to the present embodiment also includes the control circuit 56, the constant voltage circuit 50, and the voltage regulator 54, as described in the power supply circuit according to the first embodiment of FIG. , Connected to an external electronic device 84. The power supply circuit of the present embodiment receives a control signal from the arithmetic processing unit 86 in the external electronic device 84 and is controlled so that the power supply output voltage Vout becomes a drive voltage suitable for the operation of the external electronic device 84. .
[0175]
(Other embodiments)
In the first to third embodiments, the data comparison circuit 30 is a circuit that compares a voltage with digital data that is a count value, but is replaced with a voltage comparison circuit that compares an analog voltage. It is also possible.
[0176]
A configuration example in which the data comparison circuit 30 is replaced with a voltage comparison circuit will be described with reference to FIG. In FIG. 1, the data comparison circuit 30 is replaced with a voltage comparison circuit, and the input to the voltage comparison circuit is replaced with the output voltage data from the up / down counter 22 in the voltage up / down circuit 20, An output voltage from the D / A conversion circuit 24 is input. Further, instead of the change setting voltage data DV from the change voltage setting register 44-1, the change setting voltage data DV of the change voltage setting register 44-1 is converted into a change setting voltage which is an analog voltage, and the voltage comparison circuit To enter. It is preferable to use a D / A conversion circuit for conversion into an analog voltage.
[0177]
The output of the voltage comparison circuit is used as an up / down instruction signal U / D, and the coincidence signal CE is obtained by subjecting the up / down instruction signal U / D to digital circuit processing.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating a voltage changing operation of a power supply circuit according to a first embodiment.
FIG. 2 is a timing chart illustrating a voltage changing operation of the power supply circuit of FIG. 1;
FIG. 3 is a block diagram of a power supply circuit and an external electronic device according to the first embodiment.
FIG. 4 is a block diagram illustrating a voltage changing operation of the power supply circuit according to the second embodiment;
FIG. 5 is a timing chart illustrating a voltage changing operation of the power supply circuit of FIG. 2;
FIG. 6 is a block diagram illustrating a voltage changing operation of the power supply circuit according to the third embodiment.
FIG. 7 is a timing chart illustrating a voltage changing operation of the power supply circuit of FIG. 6;
[Explanation of symbols]
10 period signal generation circuit, 12 frequency divider circuit, 14 programmable timer,
20 voltage up / down circuit, 22, 22-1 up / down counter,
24 D / A conversion circuit, 30 data comparison circuit, 40 storage means,
42-1 period setting register, 42-2 first period setting register,
42-3 second cycle setting register, 44-1 changed voltage setting register,
44-2 switching voltage setting register; 44-4 switching number setting register; 46-1 first voltage step width setting register;
46-2 second voltage step width setting register, 50 constant voltage circuit,
52 clock generation circuit, 53 external clock input terminal,
54 voltage regulator, 56 control circuit, 58 reset input terminal,
60 switching signal generation circuit, 62 comparison voltage switching circuit,
64 cycle setting switching circuit, 66 voltage step width switching circuit,
80 power supply circuit, 82 battery, 84 external electronic device, 86 arithmetic processing unit

Claims

変更設定電圧に応じ出力電圧が変更可能な電源回路において、
所定の周期を持つ周期信号を出力する周期信号生成回路と、
前記周期信号の出力に基づいて、出力電圧を所定の電圧ステップ幅でアップまたはダウンして、電圧変更動作を行う電圧アップダウン回路と、
前記電圧アップダウン回路の出力電圧と前記変更設定電圧とを比較して、前記電圧アップダウン回路に出力電圧のアップまたはダウンの指示を行い、前記出力電圧と前記変更設定電圧が一致したときに前記電圧変更動作を停止させる電圧比較回路と、を含み
前記出力電圧を前記所定の周期と前記所定の電圧ステップ幅による電圧変化率で変更することを特徴とする電源回路。In a power supply circuit whose output voltage can be changed according to the change setting voltage,
A periodic signal generation circuit that outputs a periodic signal having a predetermined cycle;
A voltage up / down circuit that raises or lowers the output voltage by a predetermined voltage step width based on the output of the periodic signal, and performs a voltage change operation;
Comparing the output voltage of the voltage up / down circuit with the change setting voltage, instructing the voltage up / down circuit to increase or decrease the output voltage, and when the output voltage matches the change setting voltage, And a voltage comparison circuit for stopping a voltage change operation, wherein the power supply circuit changes the output voltage at a voltage change rate according to the predetermined cycle and the predetermined voltage step width.

請求項１において、
前記電圧変更動作は、前記出力電圧が変更動作前の電圧から前記変更設定電圧に近づくにしたがって、前記電圧変化率が小さくなるように制御されることを特徴とする電源回路。In claim 1,
The power supply circuit, wherein the voltage change operation is controlled such that the voltage change rate decreases as the output voltage approaches the change set voltage from a voltage before the change operation.

請求項２において、
前記電圧変更動作の前記電圧変化率の制御は、前記周期信号生成回路の周期信号の周期を、変更動作前の電圧から前記変更設定電圧に近づくにしたがって大きくするように制御することによって、前記電圧変化率を小さくすることを特徴とする電源回路。In claim 2,
The voltage change rate of the voltage change operation is controlled by controlling the cycle of the periodic signal of the periodic signal generation circuit to increase as the voltage approaches the change set voltage from the voltage before the change operation. A power supply circuit characterized in that the rate of change is reduced.

請求項２、３のいずれかにおいて、
前記電圧変更動作の前記電圧変化率の制御は、前記電圧アップダウン回路の電圧ステップ幅を、変更動作前の電圧から前記変更設定電圧に近づくにしたがって小さくするように制御することによって、前記電圧変化率を小さくすることを特徴とする電源回路。In any one of claims 2 and 3,
The control of the voltage change rate in the voltage change operation is performed by controlling the voltage step width of the voltage up / down circuit to be smaller as the voltage before the change operation approaches the change set voltage. A power supply circuit characterized by reducing the rate.

請求項１〜４のいずれかにおいて、
前記電圧アップダウン回路は、アップダウンカウンタとＤ／Ａ変換回路を含み、
前記電圧比較回路は、データ比較回路であり、
前記アップダウンカウンタは、前記データ比較回路からのアップまたはダウンの指示に従って、カウントアップ動作またはカウントダウン動作を行って、前記アップダウンカウンタのカウント値を出力電圧を特定する出力電圧データとして出力し、
前記データ比較回路は、前記変更設定電圧が当該電圧に対応するカウント値を変更設定電圧データとして与えられ、前記変更設定電圧データと前記アップダウンカウンタの出力電圧データとを比較して、前記アップダウンカウンタにカウントアップまたはカウントダウンの指示を行い、前記変更設定電圧データと前記アップダウンカウンタの出力電圧データが一致したときに前記電圧変更動作を停止させ、
前記Ｄ／Ａ変換回路は、前記アップダウンカウンタの出力電圧データを出力電圧に変換して提供することを特徴とする電源回路。In any one of claims 1 to 4,
The voltage up / down circuit includes an up / down counter and a D / A conversion circuit,
The voltage comparison circuit is a data comparison circuit,
The up-down counter performs a count-up operation or a count-down operation according to an up or down instruction from the data comparison circuit, and outputs a count value of the up-down counter as output voltage data for specifying an output voltage.
The data comparison circuit is provided with the count value corresponding to the change setting voltage as the change setting voltage data, and compares the change setting voltage data with the output voltage data of the up / down counter, and Instruct the counter to count up or count down, and stop the voltage change operation when the change set voltage data matches the output voltage data of the up / down counter,
The power supply circuit, wherein the D / A conversion circuit converts the output voltage data of the up / down counter into an output voltage and provides the output voltage.

請求項１〜５のいずれかにおいて、
予め、前記変更設定電圧を特定するデータが外部から書き込み記憶される記憶手段を含み、
外部から入力された電圧変更指示信号により、前記電圧変更動作を開始して、出力電圧を前記データに基づいて、前記変更設定電圧に変更することを特徴とする電源回路。In any one of claims 1 to 5,
In advance, includes a storage unit in which data specifying the change set voltage is written and stored from outside,
A power supply circuit, wherein the voltage change operation is started in response to a voltage change instruction signal input from outside, and an output voltage is changed to the change set voltage based on the data.

請求項６において、
予め、前記電圧変化率を特定するデータが外部より書き込み記憶される記憶手段を含み、
外部から入力された電圧変更指示信号により、前記電圧変更動作を開始して、出力電圧を前記電圧変化率を特定するデータに基づく電圧変化率で変化させ、前記変更設定電圧に変更することを特徴とする電源回路。In claim 6,
In advance, a storage unit in which data specifying the voltage change rate is externally written and stored,
In response to a voltage change instruction signal input from outside, the voltage change operation is started, and the output voltage is changed at a voltage change rate based on data specifying the voltage change rate, and is changed to the change set voltage. Power circuit.

請求項１〜７のいずれかにおいて、
少なくとも前記変更設定電圧と電圧変更指示信号は、前記電源回路の出力電圧の供給を受けて動作する電子装置から提供されることを特徴とする電源回路。In any one of claims 1 to 7,
A power supply circuit, wherein at least the change setting voltage and the voltage change instruction signal are provided from an electronic device that operates by receiving an output voltage of the power supply circuit.