KR20000061230A - High voltage generator for semiconductor device - Google Patents
High voltage generator for semiconductor device Download PDFInfo
- Publication number
- KR20000061230A KR20000061230A KR1019990010131A KR19990010131A KR20000061230A KR 20000061230 A KR20000061230 A KR 20000061230A KR 1019990010131 A KR1019990010131 A KR 1019990010131A KR 19990010131 A KR19990010131 A KR 19990010131A KR 20000061230 A KR20000061230 A KR 20000061230A
- Authority
- KR
- South Korea
- Prior art keywords
- mode
- oscillation clock
- high voltage
- clock
- voltage
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
Abstract
Description
본 발명은 전압 발생회로에 관한 것으로, 특히 차아지펌프의 펌핑효율을 향상시키는데 적당한 고전압 발생회로에 관한 것이다.The present invention relates to a voltage generator circuit, and more particularly to a high voltage generator circuit suitable for improving the pumping efficiency of the charge pump.
일반적으로 오실레이션 클럭은 전원전압과 접지전압 사이의 전압값을 갖는 펄스의 순차적 발생으로써 펄스의 폭(W) 및 주기(T)를 가지며 비율 W/T 는 듀티비를 나타내고 클럭신호는 하이 레벨과 로우 레벨의 두가지 경우를 가질 수 있다.In general, an oscillation clock is a sequential generation of a pulse having a voltage value between a supply voltage and a ground voltage, and has a width (W) and a period (T) of a pulse, and a ratio W / T represents a duty ratio and a clock signal is a high level. It can have two cases of low level.
그리고 오실레이션 클럭의 듀티사이클은 퍼센티지(%)로 나타내며 듀티비 50%는 하이 레벨의 폭과 로우 레벨의 폭이 같은 클럭을 의미하고, 듀티비 50% 를 초과할 경우 로우 레벨의 폭이 하이 레벨의 폭보다 큰 경우를 의미한다.The duty cycle of the oscillation clock is expressed as a percentage, and 50% duty ratio means a clock with the same high width and low level width.If the duty ratio exceeds 50%, the width of the low level is high level. If it is greater than the width.
이하 첨부된 도면을 참조하여 종래의 고전압 발생회로에 관하여 설명하면 다음과 같다.Hereinafter, a conventional high voltage generation circuit will be described with reference to the accompanying drawings.
도 1 은 종래의 고전압 발생회로를 나타낸 블럭도로서, 임의의 기준전압 (Vref)과 피드백된 출력전압(Vpp)을 비교출력하는 전압비교기(1)와, 상기 전압비교기(1)의 출력신호를 입력받아 듀티비 50% 인 오실레이션클럭(osc)을 발생시키는 오실레이터(2)와, 상기 오실레이션클럭이 동기되어 고전압을 발생시키는 차아지펌프 (3)를 포함하여 구성된다.FIG. 1 is a block diagram illustrating a conventional high voltage generation circuit, and includes a voltage comparator 1 for comparing and outputting an arbitrary reference voltage Vref and a fed back output voltage Vpp, and an output signal of the voltage comparator 1. An oscillator 2 for generating an oscillation clock osc having an input duty ratio of 50% and a charge pump 3 for synchronizing the oscillation clock to generate a high voltage are included.
도 2 에 도시된 바와같이, 상기 차아지펌프(3)는 오실레이션클럭을 입력받는 버퍼(buffer)와, 상기 버퍼의 출력단에 연결된 펌핑캐패시터(Cp)와, Vdd전원이 소스단자와 게이트단자에 공통으로 인가되는 제1 PMOS트랜지스터(MP1)와, 상기 펌핑캐패시터의 출력단에 소스단자가 연결되고 게이트단자에 오실레이션클럭이 인가되어 스위칭 동작을 하는 제2 PMOS트랜지스터(MP2)로 구성된다.As shown in FIG. 2, the charge pump 3 includes a buffer for receiving an oscillation clock, a pumping capacitor Cp connected to an output terminal of the buffer, and a Vdd power supply to a source terminal and a gate terminal. The first PMOS transistor MP1 is commonly applied, and the second PMOS transistor MP2 performs a switching operation by connecting a source terminal to an output terminal of the pumping capacitor and an oscillation clock applied to the gate terminal.
상기와 같이 구성된 종래의 고전압 발생회로의 동작을 설명하면 다음과 같다.The operation of the conventional high voltage generation circuit configured as described above is as follows.
먼저 차아지펌프부(3)에서 출력된 고전압은 전압비교기(1)로 피드백되어 기준전압보다 큰지 작은지 비교되어 상기 피드백된 출력전압과 기준전압의 비교치를 출력한다.First, the high voltage output from the charge pump unit 3 is fed back to the voltage comparator 1 to compare whether it is larger or smaller than the reference voltage, and outputs a comparison value between the fed back output voltage and the reference voltage.
즉 상기 전압비교기(1)는 기준전압과 차아지펌프(3)의 출력전압이 입력되어 두 전압의 비교치가 허용한도를 초과할 경우에 상기 오실레이터(2)를 발진시켜 펌프동작을 위한 클럭이 발생된다.That is, the voltage comparator 1 oscillates the oscillator 2 when the reference voltage and the output voltage of the charge pump 3 are input and the comparison value of the two voltages exceeds the allowable limit, thereby generating a clock for pump operation. do.
이어 상기 전압비교기(1)의 출력신호를 입력받는 오실레이터(2)는 칩의 동작모드에 상관없이 모두 듀티비 50% 인 오실레이션클럭(osc)을 발생한다.Subsequently, the oscillator 2 receiving the output signal of the voltage comparator 1 generates an oscillation clock osc having a duty ratio of 50% regardless of the operation mode of the chip.
여기서 상기 동작모드에 따른 오실레이션클럭이 모두 듀티비가 동일하므로 상기 차아지펌프(3)는 동작모드에 상관없이 동일한 클럭사이클에서 펌프동작을 수행한다.In this case, since the duty ratios of all the oscillation clocks according to the operation mode are the same, the charge pump 3 performs the pump operation in the same clock cycle regardless of the operation mode.
도 3a 에 도시된 바와같이, 상기 오실레이터(2)에서 발생된 오실레이션 클럭이 로우에서 하이로 천이할 때 차아지펌프(3)는 프리차아지(precharge)(4)동작을 수행하며 상기 오실레이션 클럭이 하이에서 로우로 천이할 때 이퀄라이즈(equali ze)(5) 동작을 수행한다.As shown in FIG. 3A, when the oscillation clock generated by the oscillator 2 transitions from low to high, the charge pump 3 performs a precharge 4 operation and performs the oscillation. Perform an equalize 5 operation when the clock transitions from high to low.
도 3b 에 도시된 바와같이, 빠른 펌핑이 요구되는 액티브모드와 고전압사용이 많지 않은 스탠바이모드나 파워다운모드와 같은 비액티브모드에서 상기 듀티비가 같은 오실레이션클럭을 사용하므로 비액티브모드시 이퀄라이즈 동작(5)이 수행된 후 차아지펌프부(3)에 논-이퀄라이즈 차아지(non-equalized charge)가 존재한다.As shown in FIG. 3B, the equalization operation is performed in the inactive mode because the duty ratio uses the same oscillation clock in an inactive mode such as a standby mode or a power-down mode in which an active mode requiring fast pumping and a high voltage usage are not frequently used. After (5) is performed, a non-equalized charge exists in the charge pump section 3.
그러나 이상에서 설명한 바와 같은 종래의 고전압 발생회로는 칩의 비액티브모드 동작시 듀티비가 같은 오실레이션 클럭을 이용하므로써 이퀄라이즈 동작시에 펌핑전하중 5~10% 정도의 이퀄라이즈 안 된 전하가 남게되므로 펌핑효율을 저하시키는 문제점이 있다.However, the conventional high voltage generation circuit described above uses an oscillation clock having the same duty ratio when the chip is in inactive mode operation, so that an unequalized charge of about 5 to 10% of the pumping charge remains during the equalization operation. There is a problem of lowering the pumping efficiency.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 듀티비가 다른 오실레이션클럭을 이용하여 펌프 동작시의 이퀄라이즈시간을 길게하므로써 펌핑효율을 향상시키는데 적당한 고전압 발생회로를 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, and an object thereof is to provide a high voltage generation circuit suitable for improving pumping efficiency by increasing an equalization time during pump operation using an oscillation clock having a different duty ratio.
도 1 은 종래의 고전압 발생회로를 나타낸 블럭도1 is a block diagram showing a conventional high voltage generation circuit
도 2 는 도 1의 차아지펌프를 나타낸 회로도2 is a circuit diagram showing the charge pump of FIG.
도 3a 는 도 1 의 동작모드에 따른 오실레이션 클럭의 구성도3A is a block diagram illustrating an oscillation clock according to the operation mode of FIG. 1.
도 3b 는 도 2 의 이퀄라이즈동작을 나타낸 도면3B is a diagram illustrating an equalization operation of FIG. 2.
도 4 는 본 발명에 따른 고전압 발생회로를 나타낸 블럭도4 is a block diagram showing a high voltage generation circuit according to the present invention.
도 5 는 도 4 의 차아지펌프를 나타낸 회로도FIG. 5 is a circuit diagram illustrating the charge pump of FIG. 4. FIG.
도 6a 는 도 4 의 동작모드에 따른 오실레이션 클럭의 구성도6A is a block diagram illustrating an oscillation clock according to the operation mode of FIG. 4.
도 6b 는 도 5 의 이퀄라이즈동작을 나타낸 도면FIG. 6B is a diagram illustrating an equalization operation of FIG. 5. FIG.
도면의 주요부분에 대한 부호설명Explanation of Signs of Major Parts of Drawings
10 : 전압비교기 20 : 오실레이터10: voltage comparator 20: oscillator
30 : 모드셀렉터 40 : 차아지펌프부30: mode selector 40: charge pump unit
상기의 목적을 달성하기 위한 본 발명에 따른 고전압 발생회로는, 임의의 기준전압과 피드백된 출력 전압을 입력받아 상기 기준전압과 출력 전압을 비교하는 전압비교기와, 상기 전압비교기의 출력 신호에 의해 듀티비가 다른 복수개의 오실레이션 클럭을 발생시키는 오실레이터와, 상기 오실레이션 클럭을 받아 동작모드를 결정하고 선택적으로 동작모드에 따른 오실레이션 클럭을 출력하는 모드셀렉터와, 상기 모드셀렉터의 출력클럭에 동기되어 고전압을 발생시키는 차아지펌프를 포함하여 이루어짐을 특징으로 한다.A high voltage generation circuit according to the present invention for achieving the above object is a voltage comparator for receiving an arbitrary reference voltage and the output voltage fed back and comparing the reference voltage and the output voltage, the duty by the output signal of the voltage comparator An oscillator for generating a plurality of oscillation clocks having different ratios, a mode selector that receives the oscillation clock to determine an operation mode and selectively outputs an oscillation clock according to the operation mode, and a high voltage in synchronization with the output clock of the mode selector Characterized in that it comprises a charge pump for generating a.
이하 첨부된 도면을 참조하여 본 발명에 따른 고전압 발생회로에 대해 설명하면 다음과 같다.Hereinafter, a high voltage generation circuit according to the present invention will be described with reference to the accompanying drawings.
도 4 는 본 발명에 따른 고전압 발생회로를 나타낸 블럭도이고, 도 5 는 도 4 의 차아지펌프를 나타낸 회로도이다.4 is a block diagram showing a high voltage generating circuit according to the present invention, Figure 5 is a circuit diagram showing a charge pump of FIG.
도 4 에 도시된 바와 같이, 기준전압(Vref)과 차아지펌프(40)의 출력 고전압 (Vpp)을 입력받아 비교출력하는 전압비교기(10)와, 상기 전압비교기의 출력신호에 의해 듀티비가 다른 오실레이션 클럭(A,B)을 발생시키는 오실레이터(20)와, 상기 오실레이션 클럭을 입력 받아 동작모드를 결정하고 선택적으로 동작모드에 따른 오실레이션 클럭(OSC)을 출력하는 모드셀렉터(30)와, 상기 모드셀렉터(30)의 출력클럭에 동기된 펌프동작에 의해 고전압을 발생시키는 차아지펌프(40)로 구성된다.As shown in FIG. 4, the voltage comparator 10 receiving and comparing the reference voltage Vref and the output high voltage Vpp of the charge pump 40 and the duty ratio differs depending on the output signal of the voltage comparator. An oscillator 20 for generating oscillation clocks A and B, a mode selector 30 for receiving an oscillation clock and determining an operation mode and selectively outputting an oscillation clock OSC according to the operation mode; And a charge pump 40 for generating a high voltage by a pump operation synchronized with the output clock of the mode selector 30.
그리고 상기 차아지펌프(40)는 소스단자와 게이트단자에 공통으로 전원전압인 Vdd전원이 인가되고 드레인단자를 출력단으로 하는 제1 PMOS트랜지스터(43)에 의해 Vdd전원에서 공급된 전압을 받는다.The charge pump 40 receives a voltage supplied from the Vdd power supply by a first PMOS transistor 43 having a power supply voltage Vdd applied in common to the source terminal and the gate terminal, and having a drain terminal as an output terminal.
이어 상기 제1 PMOS트랜지스터(43)의 Vdd전원에서 공급된 전압을 받는 차아지펌프부(40)는 오실레이션 클럭을 입력으로 하는 버퍼(41)와, 상기 버퍼링된 오실레이션 클럭이 인가되는 펌핑캐패시터(42)와, 상기 펌핑캐패시터(42)의 출력단과 상기 제1 PMOS트랜지스터(43)의 드레인단자에 공통으로 소스단자가 연결되며 게이트단자에 상기 오실레이션클럭이 인가되는 제2 PMOS트랜지스터(44)를 구비하여 구성된다.Subsequently, the charge pump unit 40 which receives the voltage supplied from the Vdd power supply of the first PMOS transistor 43 includes a buffer 41 which inputs an oscillation clock and a pumping capacitor to which the buffered oscillation clock is applied. A second PMOS transistor 44 having a source terminal connected to the output terminal of the pumping capacitor 42 and the drain terminal of the first PMOS transistor 43 and the oscillation clock applied to a gate terminal; It is configured to include.
상기와 같이 구성된 본 발명에 따른 고전압 발생회로의 동작에 대해 자세히 설명하면 다음과 같다.Referring to the operation of the high voltage generating circuit according to the present invention configured as described above in detail as follows.
먼저 상기 차아지펌프(40)의 출력전압을 피드백시켜 기준전압과 비교한 후 상기 기준전압보다 클 경우 전압비교기(10)는 하이신호를 출력하여 오실레이터(20)를 발진시킨다.First, the output voltage of the charge pump 40 is fed back and compared with a reference voltage. When the charge voltage is greater than the reference voltage, the voltage comparator 10 outputs a high signal to oscillate the oscillator 20.
여기서 기준전압은 칩의 동작모드에 따라 요구되는 고전압을 나타낸다.Here, the reference voltage represents a high voltage required according to the operation mode of the chip.
이어 상기 오실레이터(20)는 듀티비 50% 인 노말 오실레이션클럭(A)과 듀티비 50% 를 초과하는 오실레이션클럭(B)을 동시에 발생한다.Subsequently, the oscillator 20 simultaneously generates a normal oscillation clock A having a duty ratio of 50% and an oscillation clock B having a duty ratio of more than 50%.
이어 상기 노말 오실레이션클럭(A)과 듀티비 50% 를 초과하는 오실레이션클럭(B)은 모드셀렉터(30)에 입력되고, 모드셀렉터(30)은 칩의 동작모드에 따라 상기 오실레이션클럭(A,B)을 선택적으로 출력한다.Subsequently, the normal oscillation clock A and the oscillation clock B exceeding a duty ratio of 50% are input to the mode selector 30, and the mode selector 30 is configured to perform the oscillation clock ( A, B) is selectively output.
여기서 칩의 동작모드에는 액티브모드, 스탠바이모드, 파워다운모드가 있고,빠른 펌핑이 요구되는 액티브모드시에는 노말 오실레이션클럭(A)을 출력하고, 스탠바이모드나 파워다운모드와 같이 고전압의 사용이 많지 않은 비액티브모드시에는 듀티비 50% 를 초과하는 오실레이션클럭(B)을 출력한다.In this case, the chip has an active mode, a standby mode, and a power-down mode. The active oscillation clock (A) is output in the active mode where fast pumping is required. In the less inactive mode, the oscillation clock B exceeding 50% duty ratio is output.
도 6a 에 도시된 바와같이, 비액티브모드시 듀티비 50% 를 초과하는 오실레이션클럭(B)은 프리차아지구간(C)과 이퀄라이즈구간(D)으로 구분되어 사이클의 한 주기를 구성한다.As shown in FIG. 6A, the oscillation clock B having a duty ratio of more than 50% in inactive mode is divided into a precharge section C and an equalization section D, thereby forming one cycle of the cycle. .
여기서 상기 이퀄라이즈구간(D)이 프리차아지구간(C)보다 천이시간이 길어 이퀄라이즈동작이 길게 수행된다.Here, the equalization section D has a longer transition time than the precharge section C, so that the equalizing operation is performed longer.
이어 비액티브모드 동작시 상기 듀티비 50% 를 초과하는 오실레이션클럭(B)이 로우에서 하이로 천이하여 하이레벨을 유지할 때, 즉 프리차아지구간(C)일 경우 Vdd전원으로부터 제1 PMOS트랜지스터(43)의 드레인단자와 게이트단자에 공통으로 전압이 공급되면 노드 Y 는 Vdd-Vtp로 프리차아지된다.Subsequently, when the oscillation clock B exceeding the duty ratio of 50% in the inactive mode operates from low to high to maintain the high level, that is, in the precharge section C, the first PMOS transistor is applied from the Vdd power supply. The node Y is precharged to Vdd-Vtp when the voltage is supplied to the drain terminal and the gate terminal of (43) in common.
한편 제2 PMOS트랜지스터(44)의 게이트단에 하이신호가 인가되므로 상기 제2 PMOS트랜지스터(44)는 스위치 오프되어 상기 노드 Y 는 Vdd-Vtp레벨을 유지한다.Meanwhile, since a high signal is applied to the gate terminal of the second PMOS transistor 44, the second PMOS transistor 44 is switched off so that the node Y maintains the Vdd-Vtp level.
이어 상기 오실레이션클럭(B)이 하이에서 로우로 천이하여 로우레벨을 유지할 때, 즉 이퀄라이즈구간(D)에서 펌핑캐패시터(42)에 의해 노드 Y 는 2Vdd-Vtp 레벨까지 올라가고 상기 제2 PMOS트랜지스터(44)는 스위치 온되어 노드 Y 의 2Vdd-Vtp의 전압레벨이 고전압 출력단에 전달된다.Subsequently, when the oscillation clock B transitions from high to low to maintain a low level, that is, the node Y is raised to the 2Vdd-Vtp level by the pumping capacitor 42 in the equalizing period D and the second PMOS transistor 44 is switched on so that the voltage level of 2Vdd-Vtp of node Y is transmitted to the high voltage output stage.
여기서 제1 PMOS트랜지스터(43)는 프리차아지트랜지스터이고, 제2 PMOS트랜지스터(44)는 스위칭트랜지스터이다.The first PMOS transistor 43 is a precharge transistor, and the second PMOS transistor 44 is a switching transistor.
이어 상기 오실레이션클럭(B)이 다시 로우에서 하이로 천이하여 하이레벨을 유지하면, 상기 노드 Y 는 Vdd-Vtp로 다시 프리차아지되고 펌핑캐패시터(42)에 축적되어 있던 전하를 방전한다.Subsequently, when the oscillation clock B transitions from low to high again and maintains the high level, the node Y is precharged again to Vdd-Vtp and discharges the charge accumulated in the pumping capacitor 42.
도 6b 에 도시된 바와같이, 반복적인 펌프동작이 이루어지고 이퀄라이즈구간 (D)이 프리차아지구간(C)보다 시간이 더 길기 때문에 비액티브모드의 펌프동작 후 논-이퀄라이즈 차아지(non-equalized charge)를 감소시킨다.As shown in FIG. 6B, since the pump operation is repeated and the equalization section D is longer than the precharge section C, the non-equalizing charge after the pump operation in the inactive mode decrease the equalized charge.
상기와 같은 고전압 발생회로는 동작모드에 따른 오실레이션클럭에 의해 반복적으로 차아지펌프를 구동하여 액티브모드와 비액티브모드시 각각 안정된 고전압을 발생한다.The high voltage generation circuit as described above repeatedly drives the charge pump by an oscillation clock according to the operation mode to generate stable high voltages in the active mode and the inactive mode, respectively.
이상에서 설명한 본 발명에 따른 고전압 발생회로는 스탠바이모드나 파워다운모드 동작시 듀티비가 다른 오실레이션클럭을 이용하므로써 차아지펌프 동작 후 이퀄라이즈가 되지 않은 전하의 양을 감소시키어, 스탠바이모드나 파워다운모드에서 안정된 펌핑을 하게 하여 펌핑효율을 향상시킬 수 있는 효과가 있다.The high voltage generation circuit according to the present invention described above uses an oscillation clock having a different duty ratio in the standby mode or the power-down mode, thereby reducing the amount of charge that is not equalized after the charge pump operation, and thus the standby mode or the power-down mode. In this mode, it is possible to improve the pumping efficiency by allowing stable pumping.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990010131A KR20000061230A (en) | 1999-03-24 | 1999-03-24 | High voltage generator for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990010131A KR20000061230A (en) | 1999-03-24 | 1999-03-24 | High voltage generator for semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000061230A true KR20000061230A (en) | 2000-10-16 |
Family
ID=19577606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990010131A KR20000061230A (en) | 1999-03-24 | 1999-03-24 | High voltage generator for semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000061230A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100399961B1 (en) * | 2001-06-30 | 2003-09-29 | 주식회사 하이닉스반도체 | Circuit for generating high voltage |
| KR100426814B1 (en) * | 2001-02-23 | 2004-04-08 | 삼성전자주식회사 | High voltage generating circuit and method |
| KR100491418B1 (en) * | 2002-11-01 | 2005-05-25 | 주식회사 하이닉스반도체 | Boosting circuit |
| KR100520138B1 (en) * | 2002-11-28 | 2005-10-10 | 주식회사 하이닉스반도체 | VPP generator |
| KR100813549B1 (en) * | 2006-11-13 | 2008-03-17 | 주식회사 하이닉스반도체 | Internal volgage generating circuit |
| KR100816168B1 (en) * | 2006-09-29 | 2008-03-21 | 주식회사 하이닉스반도체 | High voltage generating device of semiconductor device |
-
1999
- 1999-03-24 KR KR1019990010131A patent/KR20000061230A/en not_active Application Discontinuation
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100426814B1 (en) * | 2001-02-23 | 2004-04-08 | 삼성전자주식회사 | High voltage generating circuit and method |
| KR100399961B1 (en) * | 2001-06-30 | 2003-09-29 | 주식회사 하이닉스반도체 | Circuit for generating high voltage |
| KR100491418B1 (en) * | 2002-11-01 | 2005-05-25 | 주식회사 하이닉스반도체 | Boosting circuit |
| KR100520138B1 (en) * | 2002-11-28 | 2005-10-10 | 주식회사 하이닉스반도체 | VPP generator |
| KR100816168B1 (en) * | 2006-09-29 | 2008-03-21 | 주식회사 하이닉스반도체 | High voltage generating device of semiconductor device |
| US7499346B2 (en) | 2006-09-29 | 2009-03-03 | Hynix Semiconductor Inc. | High voltage generating device of semiconductor device |
| US7623394B2 (en) | 2006-09-29 | 2009-11-24 | Hynix Semiconductor Inc. | High voltage generating device of semiconductor device |
| KR100813549B1 (en) * | 2006-11-13 | 2008-03-17 | 주식회사 하이닉스반도체 | Internal volgage generating circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0596228B1 (en) | Oscillatorless substrate bias generator | |
| US7239210B2 (en) | Oscillator circuit, semiconductor device and semiconductor memory device provided with the oscillator circuit, and control method of the oscillator circuit | |
| CN101836351B (en) | Voltage regulator with ripple compensation | |
| KR100244465B1 (en) | Synchronous voltage boosting generator | |
| KR20010011502A (en) | Charge pump circuit having adaptive oscillation period | |
| US20080203993A1 (en) | Dynamically scaling apparatus for a system on chip power voltage | |
| KR20000061230A (en) | High voltage generator for semiconductor device | |
| US6272029B1 (en) | Dynamic regulation scheme for high speed charge pumps | |
| KR100478866B1 (en) | Low power oscillator | |
| US20040130384A1 (en) | Noise-reduced voltage boosting circuit | |
| US6617916B1 (en) | Semiconductor integrated circuit | |
| KR19990007459A (en) | Differential amplifier circuit | |
| KR19990061040A (en) | Ring oscillator | |
| KR100379555B1 (en) | Internal voltage generator of semiconductor device | |
| KR100432973B1 (en) | Internal power supply voltage generation circuit of semiconductor memory device, especially reducing time required for changing a mode | |
| US20050231272A1 (en) | Voltage reference generator | |
| KR100398575B1 (en) | High voltage generation circuit of semiconductor memory device | |
| KR100273279B1 (en) | Clock signal generation circuit for synchronous memory | |
| KR100444491B1 (en) | Power circuit for decreasing ripple and method thereof | |
| US20090002061A1 (en) | Bias supply, start-up circuit, and start-up method for bias circuit | |
| US6486730B1 (en) | Voltage down pump and method of operation | |
| JP7091113B2 (en) | Semiconductor devices and control methods for semiconductor devices | |
| KR200266876Y1 (en) | VPP generator of semiconductor memory device | |
| KR100518240B1 (en) | Circuit for generating substrate voltage of semiconductor memory | |
| KR100631936B1 (en) | Internal voltage generation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Withdrawal due to no request for examination |