JP2004265970A - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP2004265970A JP2004265970A JP2003052533A JP2003052533A JP2004265970A JP 2004265970 A JP2004265970 A JP 2004265970A JP 2003052533 A JP2003052533 A JP 2003052533A JP 2003052533 A JP2003052533 A JP 2003052533A JP 2004265970 A JP2004265970 A JP 2004265970A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- hole
- pad
- path end
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】電極パッドと面導体との寄生キャパシタンスの影響を効果的に縮小でき、全体のインピーダンス整合を容易に実現できる配線基板を提供する。
【解決手段】板状コア２の第二主表面ＭＰ２側において、第二経路端パッド２０と板状コア２の第二主表面ＭＰ２との間に、第二経路端パッド２０の直下に誘電体層Ｖ１２を配置する形で、それぞれ電源層又はグランド層として機能する内層面導体１５，１７を有した２層以上の導体層Ｍ１１，Ｍ１２と誘電体層Ｖ１１，Ｖ１２とが交互に積層形成される。信号用伝送経路は板状コア２の第二主表面ＭＰ２上にコア側パッド１８を有するとともに、２層以上の内層面導体１５，１７には、コア側パッド１８に対応する位置にそれぞれ接続用導体貫通用開口１５ａ，１７ａが形成され、それら接続用導体貫通用開口１５ａ，１７ａの内側に、コア側パッド１８と第二経路端パッド２０とを接続する接続用導体３４ｃ、３４ｄが置される。
【選択図】 図１
【解決手段】板状コア２の第二主表面ＭＰ２側において、第二経路端パッド２０と板状コア２の第二主表面ＭＰ２との間に、第二経路端パッド２０の直下に誘電体層Ｖ１２を配置する形で、それぞれ電源層又はグランド層として機能する内層面導体１５，１７を有した２層以上の導体層Ｍ１１，Ｍ１２と誘電体層Ｖ１１，Ｖ１２とが交互に積層形成される。信号用伝送経路は板状コア２の第二主表面ＭＰ２上にコア側パッド１８を有するとともに、２層以上の内層面導体１５，１７には、コア側パッド１８に対応する位置にそれぞれ接続用導体貫通用開口１５ａ，１７ａが形成され、それら接続用導体貫通用開口１５ａ，１７ａの内側に、コア側パッド１８と第二経路端パッド２０とを接続する接続用導体３４ｃ、３４ｄが置される。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は配線基板に関する。
【０００２】
【従来の技術】
【特許文献１】
特開２００１−１６０５９８号公報
【０００３】
ＬＳＩやＩＣなどの半導体部品を搭載したり、あるいは基板内部に種々の厚膜印刷素子を作りこんだりした配線基板として、ガラス強化樹脂等で構成された板状コアの両面に、樹脂誘電体層と金属導体層とを交互に積層した多層配線基板が使用されている。金属導体層は信号伝送用の配線部を含むが、近年、高クロック周波数のコンピュータ機器や光通信機器などに使用する基板においては、取り扱う信号周波数も１ＧＨｚを超える高周波帯域となり、配線部もストリップラインやマイクロストリップラインなどの、高周波用シールド線路が採用されている。
【０００４】
上記のような多層配線基板においては、配線部の信号伝送効率を高めるための常套的手段として特性インピーダンスを規定値（５０Ω）に整合させることが行なわれている。ストリップラインやマイクロストリップラインは、面導体（グランド層や電源層）と線路との対向間隔や線幅及び間に挟む誘電体の誘電率などをパラメータとして、規定の特性インピーダンスを有した伝送線路構造を、分布定数回路理論に基づいて設計可能である。
【０００５】
多層配線基板において信号伝送経路は、板状コアの第一主表面側に形成されたパッド（例えば半導体部品とフリップチップ接続するための半田ランドである）から、第二主表面側に形成されたパッド（例えばマザーボードと接続するためのＢＧＡあるいはＰＧＡパッドである）に至る形で形成される。この場合、導体層内を引き回される導体線路部分は、上記のごとく、高周波用シールド線路の形態毎に周知の理論設計手法により、希望の特性インピーダンスを比較的容易に実現できる。しかし、基板の実製品への組み込みを考えた場合は、あくまで多層配線基板全体としての、すなわちパッド−パッド間の全体にて信号伝送経路の特性インピーダンスが規定値に整合していることが求められる。
【０００６】
信号伝送経路上には、ストリップラインやマイクロストリップラインなど、特性インピーダンスが理論的に規定された線路部分（以下、標準インピーダンス部分という）以外に、ビア導体や、板状コアを貫通するスルーホール導体部分、さらには、基板表面に配置されるパッド自身など、規定値の特性インピーダンスを有さない部分（以下、標準外インピーダンス部分ともいう）が少なからず混在する。これらは、いずれもインピーダンス不整合の原因となる。この場合、標準インピーダンス部分をなすストリップラインやマイクロストリップラインの、線幅あるいは誘電体層厚などを変更してインピーダンス整合を図ることが考えられるが、これは標準外インピーダンス部分のしわ寄せを、いわば標準インピーダンス部分に押し付けるようなやり方であり、基板全体の設計変更にまでその影響が及ぶ可能性も大きいため、なるべく行ないたくない事情がある。
【０００７】
標準外インピーダンス部分は、例えばビアやスルーホール導体は、標準インピーダンス部分であれば本来随伴するはずの面導体（グランドあるいは電源）が存在しないためキャパシタンスが小さくなり、標準インピーダンス部分よりもリアクタンスが大きくなる傾向にある。一方、導体パッドは、その周囲を取り囲む形で配置された、あるいは誘電体層を隔てて対向する形で配置された面導体との間に大きな寄生キャパシタンスを形成するので、リアクタンスが逆に小さくなる傾向にある。そして、キャパシタンスとインダクタンスとの間に結合が形成されると、インピーダンスの周波数特性ゼロや極を生じ、希望の周波数帯でのインピーダンス整合に少なからず影響を与える。
【０００８】
例えば、電極パッドを含む基板においては、特許文献１に、次のような方法によりインピーダンス整合を図る方法が提案されている。すなわち、電極パッドの直径をｗとし、誘電体層を挟んで対向する面導体層において電極パッド直下位置に形成されたビア用開口の内縁と電極パッド外縁との面内方向距離をｄとして、０＜ｄ≦ｗとする。これにより、電極パッドと面導体層との間に形成される寄生キャパシタンスが大幅に縮小され、電極パッドを形成することによるインピーダンス不整合が解消される、というものである。
【０００９】
【発明が解決しようとする課題】
上記特許文献１においては、電極パッド直下に面導体層は一層のみが設けられており、パッドと面導体との間の誘電体層（絶縁体層）の厚さも比較的大きい。しかし、近年、配線基板上に搭載される集積回路等の電子部品の端子数増加に伴い、十分な数のグランド端子ないし電源端子数を確保するために、電極パッド形成側の基板主表面に、誘電体層を介して電源層やグランド層などの面導体を複数積層配置した配線基板が多く使用されるようになってきている。例えば、誘電体層を樹脂誘電体シートにて形成するオーガニック基板においては、基板の薄型化ないし軽量化のため、面導体同士を隔てる樹脂誘電体シートの厚さが年々縮小される傾向にある。その結果、電極パッド直下の面導体層に寄生キャパシタンスを減少させる開口を設けても、その下側の面導体と樹脂誘電体シート（誘電体層）との組が電極パッドと結合して形成される寄生キャパシタンスの影響が大きいため、信号用伝送経路全体のインピーダンス整合を思うように実現できない不具合が生ずる。
【００１０】
本発明の課題は、電極パッドの配置される配線基板の主表面に複数層の面導体が配置される場合でも、電極パッドと面導体との寄生キャパシタンスの影響を効果的に縮小でき、ひいては信号伝送経路全体のインピーダンス整合を容易に実現できる配線基板を提供することにある。
【００１１】
【課題を解決するための手段及び作用・効果】
上記の課題を解決するために、本発明の配線基板は、
板状コアの第一主表面側に設けられた第一経路端パッドから、該板状コアの第二主表面側に設けられた第二経路端パッドに至る信号用伝送経路が形成され、さらに、
板状コアの第二主表面側において、第二経路端パッドと板状コアの第二主表面との間に、それぞれ電源層又はグランド層として機能する内層面導体を有した２層以上の導体層と誘電体層とが、第二経路端パッドの直下に誘電体層を配置する形で交互に積層形成されてなり、信号用伝送経路は板状コアの第二主表面上にコア側パッドを有するとともに、２層以上の導体層に含まれる各内層面導体には、コア側パッドに対応する位置にそれぞれ接続用導体貫通用開口が形成され、それら接続用導体貫通用開口の内側に、コア側パッドと第二経路端パッドとを接続する接続用導体が配置され、
かつ、２層以上の内層面導体の各接続用導体貫通用開口の内周縁が、いずれも第二経路端パッドの外周縁と同位置もしくは外側に位置してなることを特徴とする。
【００１２】
上記構成によると、板状コアの第二主表面側に、第二経路端パッドとともに、該第二経路端パッドの下側に２層以上の内層面導体が配置される基板構造において、各内層面導体に、第二経路端パッドに導通接続される接続用導体を貫通させるための接続用導体貫通用開口が形成され、かつそれら接続用導体貫通用開口の内周縁を全て、第二経路端パッドの外周縁と同位置もしくは外側に位置させた。つまり、第二経路端パッドが配置される側の内層面導体の全てについて、第二経路端パッドとの間に面内方向の重なりを生じないようにした。その結果、それら内層面導体及び第二経路端パッド同士を隔てる誘電体層が薄い場合でも、第二経路端パッドと各内層面導体との間に形成される寄生キャパシタンスを十分に縮小することができ、ひいては信号伝送経路全体のインピーダンス整合を容易に実現できる。
【００１３】
本発明は、電体層の比誘電率をεとして、板状コアの厚さ方向において、第二経路端パッドと板状コアの第二主表面との間の誘電体層の合計厚さが、３３εμｍ以下であり、該距離内に２層以上の内層面導体が配置した配線基板に適用した場合に、上記の効果が著しい。従来、高周波用の配線基板において、２層分の誘電体を隔てて第二経路端パッドと対向する内層面導体（つまり、第二経路端パッドに対し、直近の内層面導体の次に近接する内層面導体：以下、第二近接内層面導体という）の影響は、直近の内層面導体と比べてはるかに小さいとみなされ、該第二経路端パッドが関与する伝号伝送経路のインピーダンス整合にも、あまり考慮されてこなかった。しかし、上記のごとく誘電体層厚さが小さくなってくると、第二近接内層面導体といえども、第二経路端パッドとの間に面内方向の重なりが生じていた場合、該第二経路端パッドとの間の寄生キャパシタンスは、もはや無視できないほど大きくなり、伝号伝送経路全体のインピーダンス整合に及ぼす影響も大きくなる。本発明においては、第二近接内層面導体も含め、第二経路端パッドが配置される側の内層面導体の全てについて、第二経路端パッドとの間に面内方向の重なりを生じないようにしているので、上記の不具合を効果的に抑制できる。該構成は、誘電体層が、薄層化される傾向の高い樹脂誘電体シートにて形成されている場合に、特に有効である。
【００１４】
次に、本発明の配線基板は、
板状コアの第一主表面と第二主表面とのそれぞれに導体層と誘電体層とが交互に積層形成され、導体層上の導体線路、誘電体層を貫通するビア導体、及び板状コアを板厚方向に貫く信号用スルーホールの内面を覆う信号用スルーホール導体を含む形で、板状コアの第一主表面側に設けられた第一経路端パッドから、第二主表面側に設けられた第二経路端パッドに至る信号用伝送経路が形成され、
２層以上の内層面導体の一層が、板状コアの第二主表面を覆うコア導体とされ、該コア導体の信号用スルーホール導体に対応する位置に接続用導体貫通用開口としてのスルーホール用開口が形成され、該スルーホール用開口の内側に、信号用スルーホール導体と導通するスルーホール用パッドが、スルーホール用開口との間に環状の隙間を形成する形で配置されてなり、
接続用導体は、スルーホール用パッドと、当該スルーホール用パッドと第二経路端パッドとを誘電体の層厚方向に接続する第二経路端側ビア導体よりなるものとして構成できる。
【００１５】
該構成では、内層面導体の一層が、板状コアの第二主表面を覆うコア導体であり、これに形成された接続用導体貫通用開口をなすスルーホール用開口が、第二経路端パッドの外径よりも必然的に拡張され、スルーホール用開口とスルーホール用パッドとの間の環状の隙間幅も大きくなる。その結果、スルーホール用開口周囲におけるコア導体と第二経路端パッドとの層厚方向の寄生キャパシタンス的な結合はもちろん、スルーホール用パッドとコア導体との面内方向の寄生キャパシタンス的な結合も抑制され、信号用伝送経路全体のインピーダンス整合を図る上で一層有利である。また、内層面導体は２層以上設けられるから、上記コア導体以外にも少なくとも一層、内層面導体が設けられることになる。当該内層面導体には、第二経路端側ビア導体を貫通させるための接続用導体貫通用開口（以下、ビア用開口という）が形成される。そして、このビア用開口も第二経路端パッドの外径より拡張されるから、当該ビア用開口が形成される内層面導体と第二経路端側ビア導体との面内方向の寄生キャパシタンス的結合も同様に抑制できる。
【００１６】
本発明の配線基板は、第二経路端パッドの直下に位置する直下誘電体層の、該第二経路端パッドが配置されている側の主表面を経路端側面導体にて覆うことができる。このようにすることで、第二経路端パッドが配置されるコア基板の第二主表面側に、グランド層ないし電源層となる面導体をさらに１層増設することができる。
【００１７】
以下、本発明の配線基板にさらに付加可能な要件について説明する。
上記の面導体には、誘電体層を隔てて信号用伝送経路に臨む位置に、該信号用伝送経路の特性インピーダンスを調整するためのインピーダンス調整用開口を形成することができる。信号用伝送経路に対向する面導体の一部を開口の形で除けば、その部分で信号用伝送経路と面導体との間に生じているキャパシタンスが減少する。従って、上記のようなインピーダンス調整用開口を設けることにより、信号用伝送経路のインピーダンスの、リアクタンス項の調整マージンを確保することができ、ひいては所望の周波数帯にて信号用伝送経路の特性インピーダンスを、規定値に対する整合方向により容易に調整することができる。
【００１８】
また、本発明の配線基板は、以下のように構成することもできる。
すなわち、板状コアの第一主表面と第二主表面とのそれぞれに導体層と誘電体層とが交互に積層形成され、導体層上の導体線路、誘電体層を貫通するビア導体、及び板状コアを板厚方向に貫く信号用スルーホールの内面を覆う信号用スルーホール導体を含む形で、板状コアの第一主表面側に設けられた第一経路端パッドから、第二主表面側に設けられた第二経路端パッドに至る信号用伝送経路が形成され、さらに、導体層は、板状コアの第一主表面側と第二主表面側にそれぞれ少なくとも１層ずつが、電源層又はグランド層として機能する面導体を形成するものとして配置され、かつ、第一主表面側の面導体と導体線路とは、一定の特性インピーダンスＺ０（例えば５０Ω）を有するストリップライン又はマイクロストリップラインを構成するものであり、
他方、板状コアには信号用スルーホールと隣接する位置に、該板状コアを板厚方向に貫くシールド用スルーホールが形成され、信号用スルーホール導体を伝送される高周波信号をシールドするために、該シールド用スルーホールの内面が、該板状コアの第一主表面側の面導体と第二主表面側の面導体との少なくともいずれかと接続されるシールド用スルーホール導体により覆われてなり、信号用スルーホール導体とシールド用スルーホール導体とが形成するシールド伝送経路構造の特性インピーダンスＺ０’がＺ０±２０Ωの範囲となるように、それら信号用スルーホール導体とシールド用スルーホール導体との軸間距離が調整されてなる。
【００１９】
上記の構成では、板状コアにおいて、信号用スルーホール導体と隣接する位置にシールド用スルーホール導体を設けた。また、第一経路端パッドから第二経路端パッドに至る信号用伝送経路の要部をなすストリップライン又はマイクロストリップライン（標準インピーダンス部分）の特性インピーダンスをＺ０として、信号用スルーホール導体とシールド用スルーホール導体とが形成するシールド伝送経路構造（以下、スルーホール伝送経路構造という）の特性インピーダンスＺ０’がＺ０±２０Ωの範囲となるように、それら信号用スルーホール導体とシールド用スルーホール導体との軸間距離を調整した。信号用スルーホール導体とシールド用スルーホール導体との間の寄生キャパシタンスは上記軸間距離の調整により大きく変化するから、該寄生キャパシタンスの変化代を調整マージンとする形で信号用伝送経路全体の特性インピーダンスを比較的大きな幅で調整することができる。従って、第一経路端パッドから第二経路端パッドに至る信号用伝送経路に、インピーダンス不整合の原因となるビアや信号用スルーホール導体、あるいは導体パッドなどの標準外インピーダンス部分が数多く含まれているにもかかわらず、信号用伝送経路の特性インピーダンスを規定値への整合方向に容易に調整することができ、構造上明確に把握できない寄生キャパシタンスや寄生インダクタンスの影響も縮小することができる。
【００２０】
信号用スルーホール導体は、他の標準外インピーダンス部分と比較しても大寸法であり、信号用伝送経路全体のインピーダンス不整合に与える影響も顕著である。信号用スルーホール導体が単独で設けられている場合、その影響は、シールド導体不随伴に基づく寄生キャパシタンスの縮小、ひいては特性インピーダンスのリアクタンス項の増大として把握できる。従って、寸法的にほぼ等価なシールド用スルーホール導体を隣接・随伴させることで、該リアクタンス項の増大を効果的に抑制でき、信号漏洩による損失等を大幅に減ずることができる。ただし、導体面積が大きいため、両スルーホール導体の軸間距離が過度に縮小すると、スルーホール伝送経路構造における寄生キャパシタンスが逆に増大しすぎて、リアクタンス項が不足方向にずれ、インピーダンス不整合を招くこともある。換言すれば、両スルーホール導体の軸間距離が信号用伝送経路全体の特性インピーダンス変化に与える効果は比較的大きい。従って、スルーホール伝送経路構造の特性インピーダンスが、整合値の基準となる標準インピーダンス部分の特性インピーダンスＺ０から過度に隔たってしまうと、信号用伝送経路全体のインピーダンス整合は、もはや不可能となる。こうした不具合が起こらないよう、スルーホール伝送経路構造の特性インピーダンスＺ０’がＺ０±２０Ωの範囲となるように、前記軸間距離を調整するようにする。
【００２１】
なお、信号用スルーホール導体の周囲には、複数のシールド用スルーホール導体を配置することができる。これにより、信号用スルーホール導体の遮蔽効果が高まり、伝送損失を一層効果的に抑制することができる。
【００２２】
また、インピーダンス調整用開口を変化させたときの、信号用伝送経路と面導体との間のＬ／Ｃ結合の変化挙動は、前述のスルーホール伝送経路構造における信号用スルーホール導体とシールド用スルーホール導体との軸間距離を変化させたときのＬ／Ｃ結合の変化挙動と大きく相違する。従って、インピーダンス調整開口とスルーホール伝送経路構造とでは、インピーダンス調整効果が現れる周波数帯も異なったものとなる。従って、これらを組み合わせることで、より広い周波数帯でのインピーダンス調整が可能となるほか、希望する周波数帯を選んでインピーダンス調整を行なうことができるようになるなど、調整の自由度が大幅にアップする効果が新たに得られる。
【００２３】
インピーダンス調整用開口は、具体的には以下のようにして形成できる。すなわち、板状コアの第一主表面上に該板状コアに近い側から、第一面導体を含む第一導体層、第一誘電体層、導体線路を含む第二導体層及び第二誘電体層をこの順序にて積層形成する。また、導体線路の第一端部に対向する位置において、板状コアを板厚方向に貫く形で信号用スルーホールを形成する。当該信号用スルーホールの内面を覆う信号用スルーホール導体の第一主表面側の端部は、第一誘電体層を貫く第一信号用ビア導体を介して導体線路の第一端部に接続する。他方、板状コアの第二主表面側には、信号用スルーホール導体の該第二主表面側の端部に接続された第二経路端パッドを配置する。導体線路の第二端部には、第二誘電体層を貫く第二信号用ビア導体を接続し、第二誘電体層上に第二信号用ビア導体と導通する第一経路端パッドを配置する。そして、第一経路端パッドから第二経路端パッドに至る信号用伝送経路の特性インピーダンスを調整するための第一インピーダンス調整用開口を、第一面導体において、導体線路の第二端部への対向位置に形成する。
【００２４】
この構成では、導体線路の第二端部と第一経路端パッドとを接続するビアを第二信号用ビアとしたとき、導体線路を挟んで該第二信号用ビアと反対側に位置する第一面導体に、導体線路の第二端部に対向する形で第一インピーダンス調整用開口を設けている。第一面導体の導体線路に対向する部分は、本来は線路導体とともに規定の特性インピーダンスを有するストリップラインやマイクロストリップライン（標準インピーダンス部分）を形成する部分でもあるが、他方、２つの誘電体層を挟んではいるものの、第一経路端パッドとの間にも比較的大きな寄生キャパシタンスを生じる。その結果、ここに開口を形成することにより、上記寄生キャパシタンスがいわば調整マージンとなって、信号用伝送経路全体の特性インピーダンスを比較的大きな幅で調整することができる。従って、第一経路端パッドから第二経路端パッドに至る信号用伝送経路に、インピーダンス不整合の原因となるビアや信号用スルーホール導体、あるいは導体パッドなどの標準外インピーダンス部分が数多く含まれているにもかかわらず、開口寸法の調整により、信号用伝送経路の特性インピーダンスを規定値への整合方向に容易に調整することができ、構造上明確に把握できない寄生キャパシタンスや寄生インダクタンスの影響も縮小することができる。
【００２５】
また、本発明の配線基板は、
板状コアの第一主表面上に該板状コアに近い側から、第一面導体を含む第一導体層、第一誘電体層、導体線路を含む第二導体層、第二誘電体層及び第二面導体を含む第三導体層がこの順序にて積層形成され、
導体線路が第一面導体及び第二面導体に挟まれる形でストリップラインを形成してなり、
導体線路の第一端部に対向する位置において、板状コアを板厚方向に貫く形で信号用スルーホールが形成され、当該信号用スルーホールの内面が信号用スルーホール導体にて覆われてなり、該信号用スルーホール導体の第一主表面側の端部が、第一誘電体層を貫く第一信号用ビア導体を介して導体線路の第一端部に接続され、他方、板状コアの第二主表面側には、信号用スルーホール導体の該第二主表面側の端部に接続された第二経路端パッドが配置され、
第二面導体における導体線路の第一端部への対向位置に、信号用伝送経路の特性インピーダンスを調整するための第一インピーダンス調整用開口が設けられている構成とすることもできる。
【００２６】
この構成では、導体線路の第一端部と信号用スルーホール導体とを接続するビアを第一信号用ビアとしたとき、導体線路を挟んで該第一信号用ビアと反対側に位置する第二面導体に、導体線路の第一端部に対向する形で第二インピーダンス調整用開口を設けている。第二面導体の導体線路に対向する部分は、本来は線路導体とともに規定の特性インピーダンスを有するストリップライン（標準インピーダンス部分）を形成する部分でもあるが、ここに第二インピーダンス調整用開口を設けることにより、信号用伝送経路のインピーダンスの、リアクタンス項の調整マージンをすることができ、ひいては所望の周波数帯にて信号用伝送経路の特性インピーダンスを、規定値に対する整合方向に容易に調整することができる。
【００２７】
また、第一インピーダンス調整用開口と第二インピーダンス調整用開口とは単独で設けることもできるが、互いに組み合わせることも可能である。これにより、信号用伝送経路のインピーダンスの、リアクタンス項の調整マージンをより拡大することができ、ひいては所望の周波数帯にて信号用伝送経路の特性インピーダンスを、規定値に対する整合方向に一層容易に調整することができる。また、第一インピーダンス調整用開口近傍の寄生キャパシタンスと、第二インピーダンス調整用開口近傍の寄生キャパシタンスとは、いずれも開口が対向する信号伝送経路側の導体形状や面積が異なるため（例えば後者の場合は、関与する導体は主に伝送線路とビア導体であるが、前者の場合はこれにやや大面積の第一経路端パッドも加わる）、結合する導体側のインダクタンスの分布も異なる。従って、開口寸法を変化させたときのＬ／Ｃ結合の変化挙動も顕著に相違する。従って、各インピーダンス調整開口は、その内径調整によりインピーダンス調整効果が現れる周波数帯も異なったものとなる。従って、上記のごとく、開口形成される面導体との間に寄生キャパシタンスを形成する信号伝送経路側の導体の形状、寸法及び前記面導体との相対的位置関係の少なくともいずれかが相違する複数種類のインピーダンス調整用開口を組み合わせて設けることで、調整の自由度を高める効果が一層顕著となる。
【００２８】
第一インピーダンス調整用開口の内径をｄ１、第一経路端パッドの外径をｄ２としたとき、第一インピーダンス調整用開口の内径ｄ１はｄ１≦ｄ２の範囲内にて調整することが望ましい。これは、第一経路端パッドと第一インピーダンス調整用開口とを同寸法（つまりｄ１＝ｄ２）としたとき、第一面導体と第一経路端パッドとの寄生キャパシタンスによるリアクタンス調整マージンがほぼ食いつぶされ、信号用伝送経路に対する特性インピーダンスの調整効果は頭打ちとなる。そして、ｄ１＞ｄ２とする形で第一インピーダンス調整用開口を拡大すると、線路導体に対向する面導体部分が不足し、逆に信号漏洩による損失が著しくなるためである。
【００２９】
なお、第二インピーダンス調整用開口の内径も、この位置にはシールド用の導体が随伴しない信号用ビアが形成されるため、信号漏洩による損失が著しくならない程度に設定するのが望ましい。例えば、線路導体の幅をｗとすれば、第二インピーダンス調整用開口の内径ｄ７は、ｄ７＜５ｗの範囲で調整するのがよい。
【００３０】
インピーダンス調整用開口は、当該開口周囲の面導体部分との間に寄生キャパシタンスを形成する信号伝送経路側導体部分の形状と、同じく寸法と、面導体部分と信号伝送経路側導体部分との相対的位置関係と、の少なくともいずれかが相違する複数種類のものを組み合わせて設けることができる。
【００３１】
なお、インピーダンス調整用開口が対向する信号伝送経路側の導体形状や面積が異なれば、結合する導体側のインダクタンスの分布も異なる。従って、開口寸法を変化させたときのＬ／Ｃ結合の変化挙動も顕著に相違する。当然、面導体部分と信号伝送経路側導体部分との相対的位置関係が相違する場合も、Ｌ／Ｃ結合の変化挙動は異なる。従って、上記のような複数種類のインピーダンス調整開口は、その内径調整によりインピーダンス調整効果が現れる周波数帯も異なったものとなる。そこで、上記のごとく、開口形成される面導体との間に寄生キャパシタンスを形成する信号伝送経路側の導体の形状、寸法及び面導体との相対的位置関係の少なくともいずれかが相違する複数種類のインピーダンス調整用開口を組み合わせて設けることで、インピーダンス調整の自由度がさらに向上する。
【００３２】
次に、本発明の配線基板は、板状コアの第二主表面上に該板状コアに近い側から、第三面導体を含む第四導体層、第三誘電体層、第四面導体を含む第五導体層、第四誘電体層及び第五面導体を含む第六導体層をこの順序にて積層形成することができる。第四導体層において、第三面導体の、信号用スルーホール導体に対応する位置にスルーホール用開口を形成し、該スルーホール用開口の内側に、信号用スルーホール導体と導通するスルーホール用パッドを、スルーホール用開口との間に環状の隙間を形成する形で配置することができる。また、第五導体層においては、第四面導体の、信号用スルーホール導体に対応する位置にビア用開口を形成し、該ビア用開口の内側に、スルーホール用パッドに接続するとともに第三誘電体層と第四誘電体層とを貫通する第三信号用ビア導体を配置することができる。そして、第六導体層において、第五面導体の、信号用スルーホール導体に対応する位置に第二経路端パッド用開口を形成し、該第二経路端パッド用開口の内側に、第三信号用ビア導体と導通する形で第二経路端パッドを、第二経路端パッド用開口との間に環状の隙間を形成する形で配置することができる。スルーホール用パッド、ビア用開口、第二経路端パッド及び第二経路端パッド用開口は全て同心的に配置することができる。
【００３３】
該構成において、第三面導体は前述のコア導体であり、該コア導体と第四面導体とは内層面導体に相当する。コア導体である第三面導体は第二近接内層面導体をなす。第三信号用ビア導体は第二経路端側ビア導体のことであり、ビア用開口は接続用導体貫通用開口を構成する。さらに、スルーホール用パッドはコア側パッドを意味する。第四誘電体層は直下誘電体層を形成し、第五面導体は経路端側面導体を構成する（なお、上記構成において面導体、導体層、誘電体層及びビア導体を識別するために、個々の名称に付与した「第三」、「第四」等の番号は、第一主表面側の面導体、導体層、誘電体層及びビア導体の形成態様や個数を必ずしも前提とするものではない）。板状コアの第二主表面側には、ＬＳＩやＩＣ等に必要な、マザーボード側とのグランドないし電源との多数の接続を取るために、グランド層あるいは電源層として機能する面導体を複数層に形成することが有効である。また、第一主表面側のパッドである第一経路端パッドは、ＬＳＩやＩＣ等をフリップチップ接続する半田ランド等として形成されるので、比較的小寸法であるのに対し、第二主表面側のパッドである第二経路端パッドは、マザーボードとＢＧＡ接続あるいはＰＧＡ接続等のために、第一経路端パッドよりは大寸法に形成される。
【００３４】
本発明は、特に寄生リアクタンスの影響が大きくなる１ＧＨｚ以上（例えば１０ＧＨｚまで、特に５ＧＨｚまで）の高周波帯域において、信号伝送経路全体にわたるインピーダンス整合の改善効果、ひいては伝送効率の向上効果を特に著しく発揮する。
【００３５】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を用いて説明する。
図１は、本発明の配線基板の第一実施形態を模式的に示す断面図である。配線基板１は、耐熱性樹脂板（例えばビスマレイミド−トリアジン樹脂板）や、繊維強化樹脂板（例えばガラス繊維強化エポキシ樹脂）等で構成された板状の板状コア２を有する。なお、板状コアの構成はこれに限定されるものではなく、例えば、繊維強化樹脂板以外にセラミック板を例示することができ、該セラミック板自体が配線部を有したセラミック配線基板となっていてもよい。
【００３６】
板状コア２の第一主表面ＭＰ１上には、該板状コア２に近い側から、第一面導体５を含む第一導体層Ｍ１、第一誘電体層Ｖ１、導体線路７を含む第二導体層Ｍ２、第二誘電体層Ｖ２及び第二面導体９を含む第三導体層Ｍ３がこの順序にて積層形成されている。導体線路７は、第一面導体５及び第二面導体９に挟まれる形でストリップラインを形成している。導体線路７の第一端部に対向する位置において、板状コア２には、これを板厚方向に貫く形でドリル等により穿設された信号用スルーホール１２が形成されている。信号用スルーホール１２の内面は信号用スルーホール導体３０にて覆われ、その内側はエポキシ樹脂等の樹脂製穴埋め材３１により充填されている。他方、第二面導体９には、図２にも示すように、第二信号用ビア導体３４ｂを取り囲む形で第一経路端パッド用開口９ａが形成されてなり、該第一経路端パッド用開口９ａの内側に、第二信号用ビア導体３４ｂと導通する第一経路端パッド１０が第一経路端パッド用開口９ａとの間に環状の隙間１０ｃを形成する形で配置されている。
【００３７】
信号用スルーホール導体３０の第一主表面ＭＰ１側の端部は、第一誘電体層Ｖ１を貫く第一信号用ビア導体３４ａを介して導体線路７の第一端部に接続されている。一方、導体線路７の第二端部には、第二誘電体層Ｖ２を貫く第二信号用ビア導体３４ｂが接続してなり、第二誘電体層Ｖ２上に第二信号用ビア導体３４ｂと導通する第一経路端パッド１０が配置されている。
【００３８】
次に、板状コア２の第二主表面ＭＰ２上には、該板状コア２に近い側から、第三面導体（コア導体：第二近接内層面導体）１５を含む第四導体層Ｍ１１、第三誘電体層Ｖ１１、第四面導体（内層面導体）１７を含む第五導体層Ｍ１２、第四誘電体層（直下誘電体層）Ｖ１２及び第五面導体（経路端側面導体）１９を含む第六導体層Ｍ１３がこの順序にて積層形成されている。第四導体層Ｍ１１において、第三面導体１５の、信号用スルーホール導体３０に対応する位置にスルーホール用開口（接続用導体貫通用開口）１５ａが形成されている。該スルーホール用開口１５ａの内側には、信号用スルーホール導体３０と導通するスルーホール用パッド（コア側パッド）１８が、スルーホール用開口（接続用導体貫通用開口）１５ａとの間に環状の隙間１８ｃを形成する形で配置されている。また、第五導体層Ｍ１２において、第四面導体１７の、信号用スルーホール導体３０に対応する位置にビア用開口（接続用導体貫通用開口）１７ａが形成されている。該ビア用開口１７ａの内側には、スルーホール用パッド１８に接続するとともに第三誘電体層Ｖ１１と第四誘電体層Ｖ１２とを貫通する第三信号用ビア導体（第二経路端側ビア導体）３４ｃ，３４ｄが配置されている。第三信号用ビア導体３４ｃ，３４ｄは、第三誘電体層Ｖ１１側のビア導体３４ｃと第四誘電体層Ｖ１２側のビア導体３４ｄとからなり、ビアパッド３４ｐを介して重ね合わされたスタックドビアを形成している。スルーホール用パッド１８、ビア用開口１７ａ、第二経路端パッド２０及び第二経路端パッド用開口１９ａは、全て同心的に配置されている。また、スルーホール用パッド１８、第三信号用ビア導体３４ｃ，３４ｄ及びビアパッド３４ｐは接続用導体を構成する。
【００３９】
各導体層Ｍ１，Ｍ２，Ｍ３，Ｍ１１，Ｍ１２，Ｍ１３はＣｕメッキ等の金属メッキ層として形成されている。また、ビア導体３４ａ，３４ｂ，３４ｃ，３４ｄは、導体層上に配置されるビアパッド３４ｐとともに、さらに信号用スルーホール導体３０は両端のスルーホール用パッド１８，１８とともに、いずれもＣｕメッキ等の金属メッキ層として形成されている。
【００４０】
他方、第一経路端パッド１０は、集積回路などの半導体部品（図示せず）をフリップチップ実装するための半田ランドであり、無電解Ｎｉ−Ｐメッキ層をＡｕメッキ層で覆った構造を有する。また、第二経路端パッド２０は、ＢＧＡやＰＧＡなどの周知の接続形態にて、配線基板１をマザーボードなどの主基板に接続するためのランドであり、同様に、無電解Ｎｉ−Ｐメッキ層をＡｕメッキ層で覆った構造を有する。そして、第三導体層Ｍ３及び第六導体層Ｍ１３上に、それぞれ、感光性樹脂組成物よりなるソルダーレジスト層ＳＲ１，ＳＲ２が形成されている。第三導体層Ｍ３側のソルダーレジスト層ＳＲ１には、半田ランドをなす第一経路端パッド１０を露出させるために、該第一経路端パッド１０に一対一に対応する形で開口部１０ｄが形成されてなる。なお、第一経路端パッド１０と第二経路端パッド２０とは、それぞれ図では１個のみ描いているが、実際には搭載する半導体部品の端子数に応じて複数個（例えばアレー状に）形成される。
【００４１】
面導体５，９，１５，１７，１９はグランド層又は電源層として使用されるものであり、基板第二主表面側のランド（第二経路端パッド２０）のいずれかを介してマザーボード側のグランド端子又は電源端子と接続される。本実施形態では、面導体５，１７が電源層であり、面導体９，１５，１９がグランド層である。なお、電源層が交流的に接地される場合、面導体は、電源層もグランド層も、いずれも機能的には電位基準（あるいは電位ゼロ点）を与える導体層として把握できる。
【００４２】
内層面導体をなす第三面導体１５及び第四面導体１７の、接続用導体貫通用開口をなすスルーホール用開口１５ａ及びとビア用開口１７ａ内周縁は、いずれも第二経路端パッド２０の外周縁と同位置となるように、各開口１５ａ，１７ａの内径が調整されている。つまり、第二経路端パッド２０が配置される側の内層面導体１５，１７の全てについて、第二経路端パッド２０との間には面内方向の重なりが生じていない。その結果、それら内層面導体１５，１７及び第二経路端パッド２０同士を隔てる誘電体層Ｖ１１，Ｖ１２が薄い場合でも、第二経路端パッド２０と各内層面導体１５，１７との間に形成される寄生キャパシタンスを十分に縮小することができ、ひいては信号伝送経路全体のインピーダンス整合を容易に実現できる。
【００４３】
なお、開口１５ａ，１７ａの内周縁を第二経路端パッド２０の外周縁の外側に位置するように、さらに拡張することも可能である。しかし、開口１５ａ，１７ａの拡張に伴う寄生キャパシタンスの縮小効果は、内層面導体１５，１７と第二経路端パッド２０との間の面内方向の重なりが解消された後は、急速に飽和する。従って、配線基板１の第二主表面側に第二経路端パッド２０をなるべく多数配置したい場合は、スペース節約のため、開口１５ａ，１７ａの内周縁が、第二経路端パッド２０の外周縁となるべく同位置になるように調整することが望ましい。
【００４４】
各誘電体層Ｖ１，Ｖ２，Ｖ１１，Ｖ１２は樹脂誘電体シートにて形成され、具体的には感光性樹脂組成物にて構成されたビルドアップ層とされている。本実施形態において、該感光性樹脂組成物はエポキシ樹脂等にて構成され、ＳｉＯ２よりなる絶縁フィラーを１０質量％以上３０質量％以下の比率にて配合したものであり、比誘電率εが２〜４（例えば３程度）に調整されている。なお、誘電体層は非感光性樹脂組成物で構成してもよいし、樹脂等の高分子材料以外にセラミック誘電体で形成することも可能である。
【００４５】
内層面導体１５，１７と接する誘電体層Ｖ１１，Ｖ１２は、それぞれ１６．５εμｍ以下（例えば５０μｍ以下）の薄い樹脂誘電体シートを用いて形成されている（第一主表面側の誘電体層Ｖ１，Ｖ２も同様）。本実施形態では、両誘電体層Ｖ１１，Ｖ１２は１６．５εμｍ以下にてほぼ同じ厚さに形成されている。そして、板状コア２の厚さ方向において、第二経路端パッド２０と板状コア２の第二主表面ＭＰ２との間の誘電体層の合計厚さは、３３εμｍ以下（例えば１００μｍ以下）とされている。本実施形態では、第二経路端パッド２０と、経路端側面導体をなす第五面導体１９に形成された第二経路端パッド用開口１９ａとの間の環状の隙間２０ｃの幅ａが、直下誘電体層をなす第四誘電体層Ｖ１２の厚さｆよりも、具体的には、板状コアの第二主表面ＭＰ２から第二経路端パッド２０の下面に至る厚さｃ（ただし、誘電体層の合計厚さであって、導体層厚さは除く）よりも、大きく設定されている。これにより、第二経路端パッド２０と第五面導体１９との、面内方向の寄生キャパシタンス結合を効果的に抑制することができる。なお、図５は、隙間２０ｃの幅ａを、より縮小した配線基板の例を示すものである（幅ａ以外は、図１と同一の構成となっている）。
【００４６】
次に、板状コア２には信号用スルーホール１２と隣接する位置には、該板状コア２を板厚方向に貫くシールド用スルーホール１１２が形成されている。そして、信号用スルーホール導体３０を伝送される高周波信号をシールドするために、該シールド用スルーホール１１２の内面が、シールド用スルーホール導体１３０により覆われている。該シールド用スルーホール導体１３０は、第二主表面ＭＰ２側の面導体である第三面導体１５に接続される形態で設けられている。そして、信号用スルーホール導体３０とシールド用スルーホール導体１３０とが形成する、シールド伝送経路構造の特性インピーダンスＺ０’がＺ０±２０Ωの範囲となるように、それら信号用スルーホール導体３０とシールド用スルーホール導体１３０との軸間距離ｗが調整されてなる。
【００４７】
第一面導体５と第二面導体９の導体線路７に対向する部分は、線路導体７とともにストリップラインを形成し、ビア層Ｖ１及びＶ２の誘電率及び厚さと、線路導体７の線幅及び厚み（ただし、表皮効果が優位となる高周波帯域では、厚みはそれほど重要でなくなる）により、特性インピーダンスが規定値Ｚ０（例えば５０Ω）となるように設計される。上記のごとく、第一経路端パッド１０から第二経路端パッド２０に至る信号用伝送経路には、ストリップラインとして構成された部分（標準インピーダンス部分）以外に、ストリップラインをなさないビア導体３４ｂ，３４ａ，３４ｃ，３４ｄ，信号用スルーホール導体３０、第一経路端パッド１０、第二経路端パッド２０などが含まれている。これらの要素は、面導体５，９によるシールド効果が及びにくく、当然、ストリップラインとはインピーダンス等価回路構造も異なる標準外インピーダンス部分をなす。従って、標準インピーダンス部分を規定の特性インピーダンス値にて設計しても、標準外インピーダンス部分の影響によって、そのままでは第一経路端パッド１０から第二経路端パッド２０に至る信号用伝送経路の全体の特性インピーダンスは規定値から複素的にシフトし、インピーダンス不整合を生じてしまう。
【００４８】
しかしながら、図１の実施形態においては、板状コア２において、信号用スルーホール導体３０と隣接する位置にシールド用スルーホール導体１３０を設け、さらに信号用伝送経路の要部をなすストリップライン又はマイクロストリップライン（標準インピーダンス部分）の特性インピーダンスをＺ０として、信号用スルーホール導体３０とシールド用スルーホール導体１３０とが形成するシールド伝送経路構造（以下、スルーホール伝送経路構造という）の特性インピーダンスＺ０’がＺ０±２０Ωの範囲となるように、両スルーホール導体３０，１３０の軸間距離ｗを調整した。信号用スルーホール導体３０とシールド用スルーホール導体１３０との間の寄生キャパシタンスは上記軸間距離ｗの調整により大きく変化するから、該寄生キャパシタンスの変化代を調整マージンとする形で信号用伝送経路全体の特性インピーダンスを比較的大きな幅で調整することができる。従って、軸間距離ｗの調整により、信号用伝送経路の特性インピーダンスを規定値への整合方向に調整することができる。
【００４９】
例えば、信号用伝送経路の希望する周波数での特性インピーダンス（あるいはその逆数であるアドミタンス）を、軸間距離ｗの寸法（内径）を変えながらシミュレーションし、その結果をスミスチャート上にプロットして、該スミスチャートの中心点に最も接近するプロット点を与える軸間距離ｗを見出せばよい。軸間距離ｗの変化により特に大きく変化するのは両スルーホール導体３０，１３０間の寄生キャパシタンスであり、信号伝送経路の特性インピーダンスに対しては、等価回路的には伝送線路に対する並列キャパシタンスの変化をもたらす。従って、軸間距離ｗによる該寄生キャパシタンスの増減は、例えばアドミタンス表示のスミスチャートを用いる場合、アドミタンスプロット点を等サセプタンス円上にて移動させる効果となって現れる。
【００５０】
次に、第一面導体５における導体線路７の第二端部への対向位置には、信号用伝送経路の特性インピーダンスを調整するための第一インピーダンス調整用開口５ｂが設けられている。また、第二面導体９における導体線路７の第一端部への対向位置に、信号用伝送経路の特性インピーダンスを調整するための第二インピーダンス調整用開口９ｂが設けられている。図３は、これらインピーダンス調整用開口５ｂ，９ｂの形成形態の一例を、平面視にて表したものである
【００５１】
第一インピーダンス調整用開口５ｂ及び第二インピーダンス調整用開口９ｂの開口寸法の調整により、信号用伝送経路の特性インピーダンスを規定値への整合方向に容易に調整することができる。この場合は、信号用伝送経路の希望する周波数での特性インピーダンス（あるいはその逆数であるアドミタンス）を、開口５ｂ，９ｂの寸法（内径）を変えながらシミュレーションし、その結果をスミスチャート上にプロットして、該スミスチャートの中心点に最も接近するプロット点を与える開口５ｂ，９ｂの寸法を見出せばよい。特に、第一面導体５は、２つの誘電体層を挟んではいるものの、第一経路端パッド１０との間にも比較的大きな寄生キャパシタンスを生じるので、該第一面導体５に形成される第一インピーダンス調整用開口５ｂはインピーダンスの調整マージンを大きく設定できる利点がある。
【００５２】
図４に示すように、第一インピーダンス調整用開口５ｂの内径をｄ１、第一経路端パッド１０の外径をｄ２とすれば、ｄ１＜ｄ２のとき、第一面導体５と第一経路端パッド１０との間には、図中に一点鎖線で示すように、径差ｔ＝ｄ２−ｄ１に相当する重なりが生じ、これが寄生キャパシタンスによるリアクタンス調整マージンとなる。ｔが小さいほど寄生キャパシタンスは小さくなり、リアクタンスは大きくなる。しかし、この効果はｔ＝０（つまり、ｄ１＝ｄ２：本実施形態ではこの条件を採用している）でほぼ頭打ちとなる。ｄ１＞ｄ２とすることもできるが、リアクタンス調整効果は小さくなるので、線路導体７に対するシールド効果の低下、すなわち信号漏洩による損失が過度に生じないよう、該領域ではｄ１をむやみに大きくしないことが望ましいといえる。前述の寄生キャパシタンスは開口径を大きくするほど小さくなるから、インピーダンス整合に際してリアクタンス項をなるべく増加させたい場合は、ｄ１をｄ２になるべく近づけることが望ましいといえる。また、第二インピーダンス調整用開口の内径ｄ７は、同様に信号漏洩による損失が過度に生じないよう、線路導体の幅をｗとして、ｄ７＜５ｗの範囲で調整するのがよい。
【００５３】
特に、面導体を多数有する配線基板の場合、信号用伝送経路と各面導体との寄生キャパシタンスが過剰になりやすい傾向がある。しかし、本実施形態では、特に大きな寄生キャパシタンスを生じやすい第二経路端パッド直下の面導体１５，１７の開口１５ａ及び１７ａを、いずれも第二経路端パッド２０の外径よりも大きくすることで、ベースとなる寄生キャパシタンスのレベルを高周波域まで十分に下げることができる。従って、信号用スルーホール導体３０とシールド用スルーホール導体１３０との軸間距離ｗや、インピーダンス調整用開口５ｂ，９ｂの開口径の調整は、望みの周波数でのインピーダンス整合をより高精度に図るための微調整として行なえばよい。そして、インピーダンス調整用開口５ｂ，９ｂについては過度に寸法を拡張する必要もなくなり、信号伝送経路に対するシールド効果もより高められる。なお、インピーダンス調整用開口５ｂ，９ｂの一方、例えば、基板第一主表面側に開口する第二インピーダンス調整開口９ｂについては、省略することも可能である。
【００５４】
以下、本発明の効果を確認するための実験結果について説明する。図１の配線基板１の各層の厚み、及び各部の寸法（図１の対応符号を援用してある）を図６のごとくに調整した配線基板を、周知のビルドアップ法により作製した。ただし、誘電体層の材質はエポキシ樹脂であり、比誘電率εは３である。前述の隙間２０ｃの幅は１２５μｍであり、さらに、第三誘電体層Ｖ１１と第四誘電体層Ｖ１２との合計厚さｃは、６６（２２ε）μｍである。また、第一インピーダンス調整用開口５ｂ及び第二インピーダンス開口９ｂの内径はいずれも１１５μｍである。
【００５５】
さらに、シールド用スルーホール導体１３０は信号用スルーホール導体３０を取り囲む形で４個を、信号用スルーホール導体３０と同じ寸法・厚みにて形成した。信号用スルーホール導体３０単体の特性インピーダンスは９１．２Ωであるが、各シールド用スルーホール導体１３０との軸間距離（ピッチ）を４５０μｍに設定することにより本実施形態では、スルーホール伝送経路構造の特性インピーダンスＺ０’がほぼ５０Ωとなるように調整してある。
【００５６】
そして、測定用の基板は、第三面導体１５及び第四面導体１７と第二経路端パッド２０との、面内方向の各重なり長（径差換算）をｇ１，ｇ２として、ｇ１＝ｇ２＝０μｍ（▲１▼：実施例）、ｇ１＝ｇ２＝１００μｍ（▲２▼：比較例）の２種類を作製した。
【００５７】
上記基板試料▲１▼，▲２▼を、第一経路端パッド１０（端子１）が信号入力側となり、第二経路端パッド２０（端子２）が信号出力側となるように、プローブ（特性インピーダンス：５０Ω）を装着し、市販のネットワークアナライザ（アジレント・テクノロジー製：８５１０Ｃ）により５０ＧＨｚまでの周波数帯での、第一経路端パッド１０における反射係数Ｓ１１を測定した。
【００５８】
図７は、第三面導体１５及び第四面導体１７のいずれとも第二経路端パッド２０との面内方向の重なりを排除した、基板試料▲１▼（実施例）の測定結果であるが、１０ＧＨｚまでの周波数帯で全般に−２０ｄＢ以下の低い反射係数を示し、良好なインピーダンス整合状態が得られていることがわかる。他方、図８は、第二経路端パッド２０が、第三面導体１５及び第四面導体１７のいずれとも重なりを有する基板試料▲２▼（比較例）の測定結果であり、４ＧＨｚ以上で反射係数が軒並み−２０ｄＢを超え、インピーダンス整合状態が得られていないことがわかる。
【図面の簡単な説明】
【図１】本発明の配線基板の第一実施形態を模式的に示す断面図。
【図２】第一経路端パッドの形成例を示す平面図。
【図３】インピーダンス調整用開口の第一の形成形態を模式的に示す平面図。
【図４】インピーダンス調整用開口の内径調整の概念を示す平面図。
【図５】本発明の配線基板の第二実施形態を模式的に示す断面図。
【図６】効果確認実験に使用した配線基板の各部の仕様を示す説明図。
【図７】実施例基板の反射係数の周波数依存性を示すグラフ。
【図８】比較例基板の反射係数の周波数依存性を示すグラフ。
【符号の説明】
１，１００ 配線基板
２ 板状コア
５ 第一面導体
５ｂ 第一インピーダンス調整用開口
７ 導体線路
９ 第二面導体
９ａ 第一経路端パッド用開口
９ｂ 第二インピーダンス調整用開口
１０ 第一経路端パッド
１０ｃ 隙間
１２ 信号用スルーホール
１５ 第三面導体（コア導体：第二近接内層面導体）
１５ａ スルーホール用開口（接続用導体貫通用開口）
１７ 第四面導体（内層面導体）
１７ａ ビア用開口（接続用導体貫通用開口）
１８ スルーホール用パッド（コア側パッド）
１８ｃ 隙間
１９ 第五面導体（経路端側面導体）
２０ 第二経路端パッド
２０ｃ 隙間
３０ 信号用スルーホール導体
３４ａ 第一信号用ビア導体
３４ｂ 第二信号用ビア導体
３４ｃ，３４ｄ 第三信号用ビア導体（第二経路端側ビア導体）
１１２ シールド用スルーホール
１３０ シールド用スルーホール導体
１３４ シールド用ビア導体
ＭＰ１ 第一主表面
ＭＰ２ 第二主表面
Ｍ１ 第一導体層
Ｍ２ 第二導体層
Ｍ３ 第三導体層
Ｍ１１ 第四導体層
Ｍ１２ 第五導体層
Ｍ１３ 第六導体層
Ｖ１ 第一誘電体層
Ｖ２ 第二誘電体層
Ｖ１１ 第三誘電体層
Ｖ１２ 第四誘電体層（直下誘電体層）
【発明の属する技術分野】
本発明は配線基板に関する。
【０００２】
【従来の技術】
【特許文献１】
特開２００１−１６０５９８号公報
【０００３】
ＬＳＩやＩＣなどの半導体部品を搭載したり、あるいは基板内部に種々の厚膜印刷素子を作りこんだりした配線基板として、ガラス強化樹脂等で構成された板状コアの両面に、樹脂誘電体層と金属導体層とを交互に積層した多層配線基板が使用されている。金属導体層は信号伝送用の配線部を含むが、近年、高クロック周波数のコンピュータ機器や光通信機器などに使用する基板においては、取り扱う信号周波数も１ＧＨｚを超える高周波帯域となり、配線部もストリップラインやマイクロストリップラインなどの、高周波用シールド線路が採用されている。
【０００４】
上記のような多層配線基板においては、配線部の信号伝送効率を高めるための常套的手段として特性インピーダンスを規定値（５０Ω）に整合させることが行なわれている。ストリップラインやマイクロストリップラインは、面導体（グランド層や電源層）と線路との対向間隔や線幅及び間に挟む誘電体の誘電率などをパラメータとして、規定の特性インピーダンスを有した伝送線路構造を、分布定数回路理論に基づいて設計可能である。
【０００５】
多層配線基板において信号伝送経路は、板状コアの第一主表面側に形成されたパッド（例えば半導体部品とフリップチップ接続するための半田ランドである）から、第二主表面側に形成されたパッド（例えばマザーボードと接続するためのＢＧＡあるいはＰＧＡパッドである）に至る形で形成される。この場合、導体層内を引き回される導体線路部分は、上記のごとく、高周波用シールド線路の形態毎に周知の理論設計手法により、希望の特性インピーダンスを比較的容易に実現できる。しかし、基板の実製品への組み込みを考えた場合は、あくまで多層配線基板全体としての、すなわちパッド−パッド間の全体にて信号伝送経路の特性インピーダンスが規定値に整合していることが求められる。
【０００６】
信号伝送経路上には、ストリップラインやマイクロストリップラインなど、特性インピーダンスが理論的に規定された線路部分（以下、標準インピーダンス部分という）以外に、ビア導体や、板状コアを貫通するスルーホール導体部分、さらには、基板表面に配置されるパッド自身など、規定値の特性インピーダンスを有さない部分（以下、標準外インピーダンス部分ともいう）が少なからず混在する。これらは、いずれもインピーダンス不整合の原因となる。この場合、標準インピーダンス部分をなすストリップラインやマイクロストリップラインの、線幅あるいは誘電体層厚などを変更してインピーダンス整合を図ることが考えられるが、これは標準外インピーダンス部分のしわ寄せを、いわば標準インピーダンス部分に押し付けるようなやり方であり、基板全体の設計変更にまでその影響が及ぶ可能性も大きいため、なるべく行ないたくない事情がある。
【０００７】
標準外インピーダンス部分は、例えばビアやスルーホール導体は、標準インピーダンス部分であれば本来随伴するはずの面導体（グランドあるいは電源）が存在しないためキャパシタンスが小さくなり、標準インピーダンス部分よりもリアクタンスが大きくなる傾向にある。一方、導体パッドは、その周囲を取り囲む形で配置された、あるいは誘電体層を隔てて対向する形で配置された面導体との間に大きな寄生キャパシタンスを形成するので、リアクタンスが逆に小さくなる傾向にある。そして、キャパシタンスとインダクタンスとの間に結合が形成されると、インピーダンスの周波数特性ゼロや極を生じ、希望の周波数帯でのインピーダンス整合に少なからず影響を与える。
【０００８】
例えば、電極パッドを含む基板においては、特許文献１に、次のような方法によりインピーダンス整合を図る方法が提案されている。すなわち、電極パッドの直径をｗとし、誘電体層を挟んで対向する面導体層において電極パッド直下位置に形成されたビア用開口の内縁と電極パッド外縁との面内方向距離をｄとして、０＜ｄ≦ｗとする。これにより、電極パッドと面導体層との間に形成される寄生キャパシタンスが大幅に縮小され、電極パッドを形成することによるインピーダンス不整合が解消される、というものである。
【０００９】
【発明が解決しようとする課題】
上記特許文献１においては、電極パッド直下に面導体層は一層のみが設けられており、パッドと面導体との間の誘電体層（絶縁体層）の厚さも比較的大きい。しかし、近年、配線基板上に搭載される集積回路等の電子部品の端子数増加に伴い、十分な数のグランド端子ないし電源端子数を確保するために、電極パッド形成側の基板主表面に、誘電体層を介して電源層やグランド層などの面導体を複数積層配置した配線基板が多く使用されるようになってきている。例えば、誘電体層を樹脂誘電体シートにて形成するオーガニック基板においては、基板の薄型化ないし軽量化のため、面導体同士を隔てる樹脂誘電体シートの厚さが年々縮小される傾向にある。その結果、電極パッド直下の面導体層に寄生キャパシタンスを減少させる開口を設けても、その下側の面導体と樹脂誘電体シート（誘電体層）との組が電極パッドと結合して形成される寄生キャパシタンスの影響が大きいため、信号用伝送経路全体のインピーダンス整合を思うように実現できない不具合が生ずる。
【００１０】
本発明の課題は、電極パッドの配置される配線基板の主表面に複数層の面導体が配置される場合でも、電極パッドと面導体との寄生キャパシタンスの影響を効果的に縮小でき、ひいては信号伝送経路全体のインピーダンス整合を容易に実現できる配線基板を提供することにある。
【００１１】
【課題を解決するための手段及び作用・効果】
上記の課題を解決するために、本発明の配線基板は、
板状コアの第一主表面側に設けられた第一経路端パッドから、該板状コアの第二主表面側に設けられた第二経路端パッドに至る信号用伝送経路が形成され、さらに、
板状コアの第二主表面側において、第二経路端パッドと板状コアの第二主表面との間に、それぞれ電源層又はグランド層として機能する内層面導体を有した２層以上の導体層と誘電体層とが、第二経路端パッドの直下に誘電体層を配置する形で交互に積層形成されてなり、信号用伝送経路は板状コアの第二主表面上にコア側パッドを有するとともに、２層以上の導体層に含まれる各内層面導体には、コア側パッドに対応する位置にそれぞれ接続用導体貫通用開口が形成され、それら接続用導体貫通用開口の内側に、コア側パッドと第二経路端パッドとを接続する接続用導体が配置され、
かつ、２層以上の内層面導体の各接続用導体貫通用開口の内周縁が、いずれも第二経路端パッドの外周縁と同位置もしくは外側に位置してなることを特徴とする。
【００１２】
上記構成によると、板状コアの第二主表面側に、第二経路端パッドとともに、該第二経路端パッドの下側に２層以上の内層面導体が配置される基板構造において、各内層面導体に、第二経路端パッドに導通接続される接続用導体を貫通させるための接続用導体貫通用開口が形成され、かつそれら接続用導体貫通用開口の内周縁を全て、第二経路端パッドの外周縁と同位置もしくは外側に位置させた。つまり、第二経路端パッドが配置される側の内層面導体の全てについて、第二経路端パッドとの間に面内方向の重なりを生じないようにした。その結果、それら内層面導体及び第二経路端パッド同士を隔てる誘電体層が薄い場合でも、第二経路端パッドと各内層面導体との間に形成される寄生キャパシタンスを十分に縮小することができ、ひいては信号伝送経路全体のインピーダンス整合を容易に実現できる。
【００１３】
本発明は、電体層の比誘電率をεとして、板状コアの厚さ方向において、第二経路端パッドと板状コアの第二主表面との間の誘電体層の合計厚さが、３３εμｍ以下であり、該距離内に２層以上の内層面導体が配置した配線基板に適用した場合に、上記の効果が著しい。従来、高周波用の配線基板において、２層分の誘電体を隔てて第二経路端パッドと対向する内層面導体（つまり、第二経路端パッドに対し、直近の内層面導体の次に近接する内層面導体：以下、第二近接内層面導体という）の影響は、直近の内層面導体と比べてはるかに小さいとみなされ、該第二経路端パッドが関与する伝号伝送経路のインピーダンス整合にも、あまり考慮されてこなかった。しかし、上記のごとく誘電体層厚さが小さくなってくると、第二近接内層面導体といえども、第二経路端パッドとの間に面内方向の重なりが生じていた場合、該第二経路端パッドとの間の寄生キャパシタンスは、もはや無視できないほど大きくなり、伝号伝送経路全体のインピーダンス整合に及ぼす影響も大きくなる。本発明においては、第二近接内層面導体も含め、第二経路端パッドが配置される側の内層面導体の全てについて、第二経路端パッドとの間に面内方向の重なりを生じないようにしているので、上記の不具合を効果的に抑制できる。該構成は、誘電体層が、薄層化される傾向の高い樹脂誘電体シートにて形成されている場合に、特に有効である。
【００１４】
次に、本発明の配線基板は、
板状コアの第一主表面と第二主表面とのそれぞれに導体層と誘電体層とが交互に積層形成され、導体層上の導体線路、誘電体層を貫通するビア導体、及び板状コアを板厚方向に貫く信号用スルーホールの内面を覆う信号用スルーホール導体を含む形で、板状コアの第一主表面側に設けられた第一経路端パッドから、第二主表面側に設けられた第二経路端パッドに至る信号用伝送経路が形成され、
２層以上の内層面導体の一層が、板状コアの第二主表面を覆うコア導体とされ、該コア導体の信号用スルーホール導体に対応する位置に接続用導体貫通用開口としてのスルーホール用開口が形成され、該スルーホール用開口の内側に、信号用スルーホール導体と導通するスルーホール用パッドが、スルーホール用開口との間に環状の隙間を形成する形で配置されてなり、
接続用導体は、スルーホール用パッドと、当該スルーホール用パッドと第二経路端パッドとを誘電体の層厚方向に接続する第二経路端側ビア導体よりなるものとして構成できる。
【００１５】
該構成では、内層面導体の一層が、板状コアの第二主表面を覆うコア導体であり、これに形成された接続用導体貫通用開口をなすスルーホール用開口が、第二経路端パッドの外径よりも必然的に拡張され、スルーホール用開口とスルーホール用パッドとの間の環状の隙間幅も大きくなる。その結果、スルーホール用開口周囲におけるコア導体と第二経路端パッドとの層厚方向の寄生キャパシタンス的な結合はもちろん、スルーホール用パッドとコア導体との面内方向の寄生キャパシタンス的な結合も抑制され、信号用伝送経路全体のインピーダンス整合を図る上で一層有利である。また、内層面導体は２層以上設けられるから、上記コア導体以外にも少なくとも一層、内層面導体が設けられることになる。当該内層面導体には、第二経路端側ビア導体を貫通させるための接続用導体貫通用開口（以下、ビア用開口という）が形成される。そして、このビア用開口も第二経路端パッドの外径より拡張されるから、当該ビア用開口が形成される内層面導体と第二経路端側ビア導体との面内方向の寄生キャパシタンス的結合も同様に抑制できる。
【００１６】
本発明の配線基板は、第二経路端パッドの直下に位置する直下誘電体層の、該第二経路端パッドが配置されている側の主表面を経路端側面導体にて覆うことができる。このようにすることで、第二経路端パッドが配置されるコア基板の第二主表面側に、グランド層ないし電源層となる面導体をさらに１層増設することができる。
【００１７】
以下、本発明の配線基板にさらに付加可能な要件について説明する。
上記の面導体には、誘電体層を隔てて信号用伝送経路に臨む位置に、該信号用伝送経路の特性インピーダンスを調整するためのインピーダンス調整用開口を形成することができる。信号用伝送経路に対向する面導体の一部を開口の形で除けば、その部分で信号用伝送経路と面導体との間に生じているキャパシタンスが減少する。従って、上記のようなインピーダンス調整用開口を設けることにより、信号用伝送経路のインピーダンスの、リアクタンス項の調整マージンを確保することができ、ひいては所望の周波数帯にて信号用伝送経路の特性インピーダンスを、規定値に対する整合方向により容易に調整することができる。
【００１８】
また、本発明の配線基板は、以下のように構成することもできる。
すなわち、板状コアの第一主表面と第二主表面とのそれぞれに導体層と誘電体層とが交互に積層形成され、導体層上の導体線路、誘電体層を貫通するビア導体、及び板状コアを板厚方向に貫く信号用スルーホールの内面を覆う信号用スルーホール導体を含む形で、板状コアの第一主表面側に設けられた第一経路端パッドから、第二主表面側に設けられた第二経路端パッドに至る信号用伝送経路が形成され、さらに、導体層は、板状コアの第一主表面側と第二主表面側にそれぞれ少なくとも１層ずつが、電源層又はグランド層として機能する面導体を形成するものとして配置され、かつ、第一主表面側の面導体と導体線路とは、一定の特性インピーダンスＺ０（例えば５０Ω）を有するストリップライン又はマイクロストリップラインを構成するものであり、
他方、板状コアには信号用スルーホールと隣接する位置に、該板状コアを板厚方向に貫くシールド用スルーホールが形成され、信号用スルーホール導体を伝送される高周波信号をシールドするために、該シールド用スルーホールの内面が、該板状コアの第一主表面側の面導体と第二主表面側の面導体との少なくともいずれかと接続されるシールド用スルーホール導体により覆われてなり、信号用スルーホール導体とシールド用スルーホール導体とが形成するシールド伝送経路構造の特性インピーダンスＺ０’がＺ０±２０Ωの範囲となるように、それら信号用スルーホール導体とシールド用スルーホール導体との軸間距離が調整されてなる。
【００１９】
上記の構成では、板状コアにおいて、信号用スルーホール導体と隣接する位置にシールド用スルーホール導体を設けた。また、第一経路端パッドから第二経路端パッドに至る信号用伝送経路の要部をなすストリップライン又はマイクロストリップライン（標準インピーダンス部分）の特性インピーダンスをＺ０として、信号用スルーホール導体とシールド用スルーホール導体とが形成するシールド伝送経路構造（以下、スルーホール伝送経路構造という）の特性インピーダンスＺ０’がＺ０±２０Ωの範囲となるように、それら信号用スルーホール導体とシールド用スルーホール導体との軸間距離を調整した。信号用スルーホール導体とシールド用スルーホール導体との間の寄生キャパシタンスは上記軸間距離の調整により大きく変化するから、該寄生キャパシタンスの変化代を調整マージンとする形で信号用伝送経路全体の特性インピーダンスを比較的大きな幅で調整することができる。従って、第一経路端パッドから第二経路端パッドに至る信号用伝送経路に、インピーダンス不整合の原因となるビアや信号用スルーホール導体、あるいは導体パッドなどの標準外インピーダンス部分が数多く含まれているにもかかわらず、信号用伝送経路の特性インピーダンスを規定値への整合方向に容易に調整することができ、構造上明確に把握できない寄生キャパシタンスや寄生インダクタンスの影響も縮小することができる。
【００２０】
信号用スルーホール導体は、他の標準外インピーダンス部分と比較しても大寸法であり、信号用伝送経路全体のインピーダンス不整合に与える影響も顕著である。信号用スルーホール導体が単独で設けられている場合、その影響は、シールド導体不随伴に基づく寄生キャパシタンスの縮小、ひいては特性インピーダンスのリアクタンス項の増大として把握できる。従って、寸法的にほぼ等価なシールド用スルーホール導体を隣接・随伴させることで、該リアクタンス項の増大を効果的に抑制でき、信号漏洩による損失等を大幅に減ずることができる。ただし、導体面積が大きいため、両スルーホール導体の軸間距離が過度に縮小すると、スルーホール伝送経路構造における寄生キャパシタンスが逆に増大しすぎて、リアクタンス項が不足方向にずれ、インピーダンス不整合を招くこともある。換言すれば、両スルーホール導体の軸間距離が信号用伝送経路全体の特性インピーダンス変化に与える効果は比較的大きい。従って、スルーホール伝送経路構造の特性インピーダンスが、整合値の基準となる標準インピーダンス部分の特性インピーダンスＺ０から過度に隔たってしまうと、信号用伝送経路全体のインピーダンス整合は、もはや不可能となる。こうした不具合が起こらないよう、スルーホール伝送経路構造の特性インピーダンスＺ０’がＺ０±２０Ωの範囲となるように、前記軸間距離を調整するようにする。
【００２１】
なお、信号用スルーホール導体の周囲には、複数のシールド用スルーホール導体を配置することができる。これにより、信号用スルーホール導体の遮蔽効果が高まり、伝送損失を一層効果的に抑制することができる。
【００２２】
また、インピーダンス調整用開口を変化させたときの、信号用伝送経路と面導体との間のＬ／Ｃ結合の変化挙動は、前述のスルーホール伝送経路構造における信号用スルーホール導体とシールド用スルーホール導体との軸間距離を変化させたときのＬ／Ｃ結合の変化挙動と大きく相違する。従って、インピーダンス調整開口とスルーホール伝送経路構造とでは、インピーダンス調整効果が現れる周波数帯も異なったものとなる。従って、これらを組み合わせることで、より広い周波数帯でのインピーダンス調整が可能となるほか、希望する周波数帯を選んでインピーダンス調整を行なうことができるようになるなど、調整の自由度が大幅にアップする効果が新たに得られる。
【００２３】
インピーダンス調整用開口は、具体的には以下のようにして形成できる。すなわち、板状コアの第一主表面上に該板状コアに近い側から、第一面導体を含む第一導体層、第一誘電体層、導体線路を含む第二導体層及び第二誘電体層をこの順序にて積層形成する。また、導体線路の第一端部に対向する位置において、板状コアを板厚方向に貫く形で信号用スルーホールを形成する。当該信号用スルーホールの内面を覆う信号用スルーホール導体の第一主表面側の端部は、第一誘電体層を貫く第一信号用ビア導体を介して導体線路の第一端部に接続する。他方、板状コアの第二主表面側には、信号用スルーホール導体の該第二主表面側の端部に接続された第二経路端パッドを配置する。導体線路の第二端部には、第二誘電体層を貫く第二信号用ビア導体を接続し、第二誘電体層上に第二信号用ビア導体と導通する第一経路端パッドを配置する。そして、第一経路端パッドから第二経路端パッドに至る信号用伝送経路の特性インピーダンスを調整するための第一インピーダンス調整用開口を、第一面導体において、導体線路の第二端部への対向位置に形成する。
【００２４】
この構成では、導体線路の第二端部と第一経路端パッドとを接続するビアを第二信号用ビアとしたとき、導体線路を挟んで該第二信号用ビアと反対側に位置する第一面導体に、導体線路の第二端部に対向する形で第一インピーダンス調整用開口を設けている。第一面導体の導体線路に対向する部分は、本来は線路導体とともに規定の特性インピーダンスを有するストリップラインやマイクロストリップライン（標準インピーダンス部分）を形成する部分でもあるが、他方、２つの誘電体層を挟んではいるものの、第一経路端パッドとの間にも比較的大きな寄生キャパシタンスを生じる。その結果、ここに開口を形成することにより、上記寄生キャパシタンスがいわば調整マージンとなって、信号用伝送経路全体の特性インピーダンスを比較的大きな幅で調整することができる。従って、第一経路端パッドから第二経路端パッドに至る信号用伝送経路に、インピーダンス不整合の原因となるビアや信号用スルーホール導体、あるいは導体パッドなどの標準外インピーダンス部分が数多く含まれているにもかかわらず、開口寸法の調整により、信号用伝送経路の特性インピーダンスを規定値への整合方向に容易に調整することができ、構造上明確に把握できない寄生キャパシタンスや寄生インダクタンスの影響も縮小することができる。
【００２５】
また、本発明の配線基板は、
板状コアの第一主表面上に該板状コアに近い側から、第一面導体を含む第一導体層、第一誘電体層、導体線路を含む第二導体層、第二誘電体層及び第二面導体を含む第三導体層がこの順序にて積層形成され、
導体線路が第一面導体及び第二面導体に挟まれる形でストリップラインを形成してなり、
導体線路の第一端部に対向する位置において、板状コアを板厚方向に貫く形で信号用スルーホールが形成され、当該信号用スルーホールの内面が信号用スルーホール導体にて覆われてなり、該信号用スルーホール導体の第一主表面側の端部が、第一誘電体層を貫く第一信号用ビア導体を介して導体線路の第一端部に接続され、他方、板状コアの第二主表面側には、信号用スルーホール導体の該第二主表面側の端部に接続された第二経路端パッドが配置され、
第二面導体における導体線路の第一端部への対向位置に、信号用伝送経路の特性インピーダンスを調整するための第一インピーダンス調整用開口が設けられている構成とすることもできる。
【００２６】
この構成では、導体線路の第一端部と信号用スルーホール導体とを接続するビアを第一信号用ビアとしたとき、導体線路を挟んで該第一信号用ビアと反対側に位置する第二面導体に、導体線路の第一端部に対向する形で第二インピーダンス調整用開口を設けている。第二面導体の導体線路に対向する部分は、本来は線路導体とともに規定の特性インピーダンスを有するストリップライン（標準インピーダンス部分）を形成する部分でもあるが、ここに第二インピーダンス調整用開口を設けることにより、信号用伝送経路のインピーダンスの、リアクタンス項の調整マージンをすることができ、ひいては所望の周波数帯にて信号用伝送経路の特性インピーダンスを、規定値に対する整合方向に容易に調整することができる。
【００２７】
また、第一インピーダンス調整用開口と第二インピーダンス調整用開口とは単独で設けることもできるが、互いに組み合わせることも可能である。これにより、信号用伝送経路のインピーダンスの、リアクタンス項の調整マージンをより拡大することができ、ひいては所望の周波数帯にて信号用伝送経路の特性インピーダンスを、規定値に対する整合方向に一層容易に調整することができる。また、第一インピーダンス調整用開口近傍の寄生キャパシタンスと、第二インピーダンス調整用開口近傍の寄生キャパシタンスとは、いずれも開口が対向する信号伝送経路側の導体形状や面積が異なるため（例えば後者の場合は、関与する導体は主に伝送線路とビア導体であるが、前者の場合はこれにやや大面積の第一経路端パッドも加わる）、結合する導体側のインダクタンスの分布も異なる。従って、開口寸法を変化させたときのＬ／Ｃ結合の変化挙動も顕著に相違する。従って、各インピーダンス調整開口は、その内径調整によりインピーダンス調整効果が現れる周波数帯も異なったものとなる。従って、上記のごとく、開口形成される面導体との間に寄生キャパシタンスを形成する信号伝送経路側の導体の形状、寸法及び前記面導体との相対的位置関係の少なくともいずれかが相違する複数種類のインピーダンス調整用開口を組み合わせて設けることで、調整の自由度を高める効果が一層顕著となる。
【００２８】
第一インピーダンス調整用開口の内径をｄ１、第一経路端パッドの外径をｄ２としたとき、第一インピーダンス調整用開口の内径ｄ１はｄ１≦ｄ２の範囲内にて調整することが望ましい。これは、第一経路端パッドと第一インピーダンス調整用開口とを同寸法（つまりｄ１＝ｄ２）としたとき、第一面導体と第一経路端パッドとの寄生キャパシタンスによるリアクタンス調整マージンがほぼ食いつぶされ、信号用伝送経路に対する特性インピーダンスの調整効果は頭打ちとなる。そして、ｄ１＞ｄ２とする形で第一インピーダンス調整用開口を拡大すると、線路導体に対向する面導体部分が不足し、逆に信号漏洩による損失が著しくなるためである。
【００２９】
なお、第二インピーダンス調整用開口の内径も、この位置にはシールド用の導体が随伴しない信号用ビアが形成されるため、信号漏洩による損失が著しくならない程度に設定するのが望ましい。例えば、線路導体の幅をｗとすれば、第二インピーダンス調整用開口の内径ｄ７は、ｄ７＜５ｗの範囲で調整するのがよい。
【００３０】
インピーダンス調整用開口は、当該開口周囲の面導体部分との間に寄生キャパシタンスを形成する信号伝送経路側導体部分の形状と、同じく寸法と、面導体部分と信号伝送経路側導体部分との相対的位置関係と、の少なくともいずれかが相違する複数種類のものを組み合わせて設けることができる。
【００３１】
なお、インピーダンス調整用開口が対向する信号伝送経路側の導体形状や面積が異なれば、結合する導体側のインダクタンスの分布も異なる。従って、開口寸法を変化させたときのＬ／Ｃ結合の変化挙動も顕著に相違する。当然、面導体部分と信号伝送経路側導体部分との相対的位置関係が相違する場合も、Ｌ／Ｃ結合の変化挙動は異なる。従って、上記のような複数種類のインピーダンス調整開口は、その内径調整によりインピーダンス調整効果が現れる周波数帯も異なったものとなる。そこで、上記のごとく、開口形成される面導体との間に寄生キャパシタンスを形成する信号伝送経路側の導体の形状、寸法及び面導体との相対的位置関係の少なくともいずれかが相違する複数種類のインピーダンス調整用開口を組み合わせて設けることで、インピーダンス調整の自由度がさらに向上する。
【００３２】
次に、本発明の配線基板は、板状コアの第二主表面上に該板状コアに近い側から、第三面導体を含む第四導体層、第三誘電体層、第四面導体を含む第五導体層、第四誘電体層及び第五面導体を含む第六導体層をこの順序にて積層形成することができる。第四導体層において、第三面導体の、信号用スルーホール導体に対応する位置にスルーホール用開口を形成し、該スルーホール用開口の内側に、信号用スルーホール導体と導通するスルーホール用パッドを、スルーホール用開口との間に環状の隙間を形成する形で配置することができる。また、第五導体層においては、第四面導体の、信号用スルーホール導体に対応する位置にビア用開口を形成し、該ビア用開口の内側に、スルーホール用パッドに接続するとともに第三誘電体層と第四誘電体層とを貫通する第三信号用ビア導体を配置することができる。そして、第六導体層において、第五面導体の、信号用スルーホール導体に対応する位置に第二経路端パッド用開口を形成し、該第二経路端パッド用開口の内側に、第三信号用ビア導体と導通する形で第二経路端パッドを、第二経路端パッド用開口との間に環状の隙間を形成する形で配置することができる。スルーホール用パッド、ビア用開口、第二経路端パッド及び第二経路端パッド用開口は全て同心的に配置することができる。
【００３３】
該構成において、第三面導体は前述のコア導体であり、該コア導体と第四面導体とは内層面導体に相当する。コア導体である第三面導体は第二近接内層面導体をなす。第三信号用ビア導体は第二経路端側ビア導体のことであり、ビア用開口は接続用導体貫通用開口を構成する。さらに、スルーホール用パッドはコア側パッドを意味する。第四誘電体層は直下誘電体層を形成し、第五面導体は経路端側面導体を構成する（なお、上記構成において面導体、導体層、誘電体層及びビア導体を識別するために、個々の名称に付与した「第三」、「第四」等の番号は、第一主表面側の面導体、導体層、誘電体層及びビア導体の形成態様や個数を必ずしも前提とするものではない）。板状コアの第二主表面側には、ＬＳＩやＩＣ等に必要な、マザーボード側とのグランドないし電源との多数の接続を取るために、グランド層あるいは電源層として機能する面導体を複数層に形成することが有効である。また、第一主表面側のパッドである第一経路端パッドは、ＬＳＩやＩＣ等をフリップチップ接続する半田ランド等として形成されるので、比較的小寸法であるのに対し、第二主表面側のパッドである第二経路端パッドは、マザーボードとＢＧＡ接続あるいはＰＧＡ接続等のために、第一経路端パッドよりは大寸法に形成される。
【００３４】
本発明は、特に寄生リアクタンスの影響が大きくなる１ＧＨｚ以上（例えば１０ＧＨｚまで、特に５ＧＨｚまで）の高周波帯域において、信号伝送経路全体にわたるインピーダンス整合の改善効果、ひいては伝送効率の向上効果を特に著しく発揮する。
【００３５】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を用いて説明する。
図１は、本発明の配線基板の第一実施形態を模式的に示す断面図である。配線基板１は、耐熱性樹脂板（例えばビスマレイミド−トリアジン樹脂板）や、繊維強化樹脂板（例えばガラス繊維強化エポキシ樹脂）等で構成された板状の板状コア２を有する。なお、板状コアの構成はこれに限定されるものではなく、例えば、繊維強化樹脂板以外にセラミック板を例示することができ、該セラミック板自体が配線部を有したセラミック配線基板となっていてもよい。
【００３６】
板状コア２の第一主表面ＭＰ１上には、該板状コア２に近い側から、第一面導体５を含む第一導体層Ｍ１、第一誘電体層Ｖ１、導体線路７を含む第二導体層Ｍ２、第二誘電体層Ｖ２及び第二面導体９を含む第三導体層Ｍ３がこの順序にて積層形成されている。導体線路７は、第一面導体５及び第二面導体９に挟まれる形でストリップラインを形成している。導体線路７の第一端部に対向する位置において、板状コア２には、これを板厚方向に貫く形でドリル等により穿設された信号用スルーホール１２が形成されている。信号用スルーホール１２の内面は信号用スルーホール導体３０にて覆われ、その内側はエポキシ樹脂等の樹脂製穴埋め材３１により充填されている。他方、第二面導体９には、図２にも示すように、第二信号用ビア導体３４ｂを取り囲む形で第一経路端パッド用開口９ａが形成されてなり、該第一経路端パッド用開口９ａの内側に、第二信号用ビア導体３４ｂと導通する第一経路端パッド１０が第一経路端パッド用開口９ａとの間に環状の隙間１０ｃを形成する形で配置されている。
【００３７】
信号用スルーホール導体３０の第一主表面ＭＰ１側の端部は、第一誘電体層Ｖ１を貫く第一信号用ビア導体３４ａを介して導体線路７の第一端部に接続されている。一方、導体線路７の第二端部には、第二誘電体層Ｖ２を貫く第二信号用ビア導体３４ｂが接続してなり、第二誘電体層Ｖ２上に第二信号用ビア導体３４ｂと導通する第一経路端パッド１０が配置されている。
【００３８】
次に、板状コア２の第二主表面ＭＰ２上には、該板状コア２に近い側から、第三面導体（コア導体：第二近接内層面導体）１５を含む第四導体層Ｍ１１、第三誘電体層Ｖ１１、第四面導体（内層面導体）１７を含む第五導体層Ｍ１２、第四誘電体層（直下誘電体層）Ｖ１２及び第五面導体（経路端側面導体）１９を含む第六導体層Ｍ１３がこの順序にて積層形成されている。第四導体層Ｍ１１において、第三面導体１５の、信号用スルーホール導体３０に対応する位置にスルーホール用開口（接続用導体貫通用開口）１５ａが形成されている。該スルーホール用開口１５ａの内側には、信号用スルーホール導体３０と導通するスルーホール用パッド（コア側パッド）１８が、スルーホール用開口（接続用導体貫通用開口）１５ａとの間に環状の隙間１８ｃを形成する形で配置されている。また、第五導体層Ｍ１２において、第四面導体１７の、信号用スルーホール導体３０に対応する位置にビア用開口（接続用導体貫通用開口）１７ａが形成されている。該ビア用開口１７ａの内側には、スルーホール用パッド１８に接続するとともに第三誘電体層Ｖ１１と第四誘電体層Ｖ１２とを貫通する第三信号用ビア導体（第二経路端側ビア導体）３４ｃ，３４ｄが配置されている。第三信号用ビア導体３４ｃ，３４ｄは、第三誘電体層Ｖ１１側のビア導体３４ｃと第四誘電体層Ｖ１２側のビア導体３４ｄとからなり、ビアパッド３４ｐを介して重ね合わされたスタックドビアを形成している。スルーホール用パッド１８、ビア用開口１７ａ、第二経路端パッド２０及び第二経路端パッド用開口１９ａは、全て同心的に配置されている。また、スルーホール用パッド１８、第三信号用ビア導体３４ｃ，３４ｄ及びビアパッド３４ｐは接続用導体を構成する。
【００３９】
各導体層Ｍ１，Ｍ２，Ｍ３，Ｍ１１，Ｍ１２，Ｍ１３はＣｕメッキ等の金属メッキ層として形成されている。また、ビア導体３４ａ，３４ｂ，３４ｃ，３４ｄは、導体層上に配置されるビアパッド３４ｐとともに、さらに信号用スルーホール導体３０は両端のスルーホール用パッド１８，１８とともに、いずれもＣｕメッキ等の金属メッキ層として形成されている。
【００４０】
他方、第一経路端パッド１０は、集積回路などの半導体部品（図示せず）をフリップチップ実装するための半田ランドであり、無電解Ｎｉ−Ｐメッキ層をＡｕメッキ層で覆った構造を有する。また、第二経路端パッド２０は、ＢＧＡやＰＧＡなどの周知の接続形態にて、配線基板１をマザーボードなどの主基板に接続するためのランドであり、同様に、無電解Ｎｉ−Ｐメッキ層をＡｕメッキ層で覆った構造を有する。そして、第三導体層Ｍ３及び第六導体層Ｍ１３上に、それぞれ、感光性樹脂組成物よりなるソルダーレジスト層ＳＲ１，ＳＲ２が形成されている。第三導体層Ｍ３側のソルダーレジスト層ＳＲ１には、半田ランドをなす第一経路端パッド１０を露出させるために、該第一経路端パッド１０に一対一に対応する形で開口部１０ｄが形成されてなる。なお、第一経路端パッド１０と第二経路端パッド２０とは、それぞれ図では１個のみ描いているが、実際には搭載する半導体部品の端子数に応じて複数個（例えばアレー状に）形成される。
【００４１】
面導体５，９，１５，１７，１９はグランド層又は電源層として使用されるものであり、基板第二主表面側のランド（第二経路端パッド２０）のいずれかを介してマザーボード側のグランド端子又は電源端子と接続される。本実施形態では、面導体５，１７が電源層であり、面導体９，１５，１９がグランド層である。なお、電源層が交流的に接地される場合、面導体は、電源層もグランド層も、いずれも機能的には電位基準（あるいは電位ゼロ点）を与える導体層として把握できる。
【００４２】
内層面導体をなす第三面導体１５及び第四面導体１７の、接続用導体貫通用開口をなすスルーホール用開口１５ａ及びとビア用開口１７ａ内周縁は、いずれも第二経路端パッド２０の外周縁と同位置となるように、各開口１５ａ，１７ａの内径が調整されている。つまり、第二経路端パッド２０が配置される側の内層面導体１５，１７の全てについて、第二経路端パッド２０との間には面内方向の重なりが生じていない。その結果、それら内層面導体１５，１７及び第二経路端パッド２０同士を隔てる誘電体層Ｖ１１，Ｖ１２が薄い場合でも、第二経路端パッド２０と各内層面導体１５，１７との間に形成される寄生キャパシタンスを十分に縮小することができ、ひいては信号伝送経路全体のインピーダンス整合を容易に実現できる。
【００４３】
なお、開口１５ａ，１７ａの内周縁を第二経路端パッド２０の外周縁の外側に位置するように、さらに拡張することも可能である。しかし、開口１５ａ，１７ａの拡張に伴う寄生キャパシタンスの縮小効果は、内層面導体１５，１７と第二経路端パッド２０との間の面内方向の重なりが解消された後は、急速に飽和する。従って、配線基板１の第二主表面側に第二経路端パッド２０をなるべく多数配置したい場合は、スペース節約のため、開口１５ａ，１７ａの内周縁が、第二経路端パッド２０の外周縁となるべく同位置になるように調整することが望ましい。
【００４４】
各誘電体層Ｖ１，Ｖ２，Ｖ１１，Ｖ１２は樹脂誘電体シートにて形成され、具体的には感光性樹脂組成物にて構成されたビルドアップ層とされている。本実施形態において、該感光性樹脂組成物はエポキシ樹脂等にて構成され、ＳｉＯ２よりなる絶縁フィラーを１０質量％以上３０質量％以下の比率にて配合したものであり、比誘電率εが２〜４（例えば３程度）に調整されている。なお、誘電体層は非感光性樹脂組成物で構成してもよいし、樹脂等の高分子材料以外にセラミック誘電体で形成することも可能である。
【００４５】
内層面導体１５，１７と接する誘電体層Ｖ１１，Ｖ１２は、それぞれ１６．５εμｍ以下（例えば５０μｍ以下）の薄い樹脂誘電体シートを用いて形成されている（第一主表面側の誘電体層Ｖ１，Ｖ２も同様）。本実施形態では、両誘電体層Ｖ１１，Ｖ１２は１６．５εμｍ以下にてほぼ同じ厚さに形成されている。そして、板状コア２の厚さ方向において、第二経路端パッド２０と板状コア２の第二主表面ＭＰ２との間の誘電体層の合計厚さは、３３εμｍ以下（例えば１００μｍ以下）とされている。本実施形態では、第二経路端パッド２０と、経路端側面導体をなす第五面導体１９に形成された第二経路端パッド用開口１９ａとの間の環状の隙間２０ｃの幅ａが、直下誘電体層をなす第四誘電体層Ｖ１２の厚さｆよりも、具体的には、板状コアの第二主表面ＭＰ２から第二経路端パッド２０の下面に至る厚さｃ（ただし、誘電体層の合計厚さであって、導体層厚さは除く）よりも、大きく設定されている。これにより、第二経路端パッド２０と第五面導体１９との、面内方向の寄生キャパシタンス結合を効果的に抑制することができる。なお、図５は、隙間２０ｃの幅ａを、より縮小した配線基板の例を示すものである（幅ａ以外は、図１と同一の構成となっている）。
【００４６】
次に、板状コア２には信号用スルーホール１２と隣接する位置には、該板状コア２を板厚方向に貫くシールド用スルーホール１１２が形成されている。そして、信号用スルーホール導体３０を伝送される高周波信号をシールドするために、該シールド用スルーホール１１２の内面が、シールド用スルーホール導体１３０により覆われている。該シールド用スルーホール導体１３０は、第二主表面ＭＰ２側の面導体である第三面導体１５に接続される形態で設けられている。そして、信号用スルーホール導体３０とシールド用スルーホール導体１３０とが形成する、シールド伝送経路構造の特性インピーダンスＺ０’がＺ０±２０Ωの範囲となるように、それら信号用スルーホール導体３０とシールド用スルーホール導体１３０との軸間距離ｗが調整されてなる。
【００４７】
第一面導体５と第二面導体９の導体線路７に対向する部分は、線路導体７とともにストリップラインを形成し、ビア層Ｖ１及びＶ２の誘電率及び厚さと、線路導体７の線幅及び厚み（ただし、表皮効果が優位となる高周波帯域では、厚みはそれほど重要でなくなる）により、特性インピーダンスが規定値Ｚ０（例えば５０Ω）となるように設計される。上記のごとく、第一経路端パッド１０から第二経路端パッド２０に至る信号用伝送経路には、ストリップラインとして構成された部分（標準インピーダンス部分）以外に、ストリップラインをなさないビア導体３４ｂ，３４ａ，３４ｃ，３４ｄ，信号用スルーホール導体３０、第一経路端パッド１０、第二経路端パッド２０などが含まれている。これらの要素は、面導体５，９によるシールド効果が及びにくく、当然、ストリップラインとはインピーダンス等価回路構造も異なる標準外インピーダンス部分をなす。従って、標準インピーダンス部分を規定の特性インピーダンス値にて設計しても、標準外インピーダンス部分の影響によって、そのままでは第一経路端パッド１０から第二経路端パッド２０に至る信号用伝送経路の全体の特性インピーダンスは規定値から複素的にシフトし、インピーダンス不整合を生じてしまう。
【００４８】
しかしながら、図１の実施形態においては、板状コア２において、信号用スルーホール導体３０と隣接する位置にシールド用スルーホール導体１３０を設け、さらに信号用伝送経路の要部をなすストリップライン又はマイクロストリップライン（標準インピーダンス部分）の特性インピーダンスをＺ０として、信号用スルーホール導体３０とシールド用スルーホール導体１３０とが形成するシールド伝送経路構造（以下、スルーホール伝送経路構造という）の特性インピーダンスＺ０’がＺ０±２０Ωの範囲となるように、両スルーホール導体３０，１３０の軸間距離ｗを調整した。信号用スルーホール導体３０とシールド用スルーホール導体１３０との間の寄生キャパシタンスは上記軸間距離ｗの調整により大きく変化するから、該寄生キャパシタンスの変化代を調整マージンとする形で信号用伝送経路全体の特性インピーダンスを比較的大きな幅で調整することができる。従って、軸間距離ｗの調整により、信号用伝送経路の特性インピーダンスを規定値への整合方向に調整することができる。
【００４９】
例えば、信号用伝送経路の希望する周波数での特性インピーダンス（あるいはその逆数であるアドミタンス）を、軸間距離ｗの寸法（内径）を変えながらシミュレーションし、その結果をスミスチャート上にプロットして、該スミスチャートの中心点に最も接近するプロット点を与える軸間距離ｗを見出せばよい。軸間距離ｗの変化により特に大きく変化するのは両スルーホール導体３０，１３０間の寄生キャパシタンスであり、信号伝送経路の特性インピーダンスに対しては、等価回路的には伝送線路に対する並列キャパシタンスの変化をもたらす。従って、軸間距離ｗによる該寄生キャパシタンスの増減は、例えばアドミタンス表示のスミスチャートを用いる場合、アドミタンスプロット点を等サセプタンス円上にて移動させる効果となって現れる。
【００５０】
次に、第一面導体５における導体線路７の第二端部への対向位置には、信号用伝送経路の特性インピーダンスを調整するための第一インピーダンス調整用開口５ｂが設けられている。また、第二面導体９における導体線路７の第一端部への対向位置に、信号用伝送経路の特性インピーダンスを調整するための第二インピーダンス調整用開口９ｂが設けられている。図３は、これらインピーダンス調整用開口５ｂ，９ｂの形成形態の一例を、平面視にて表したものである
【００５１】
第一インピーダンス調整用開口５ｂ及び第二インピーダンス調整用開口９ｂの開口寸法の調整により、信号用伝送経路の特性インピーダンスを規定値への整合方向に容易に調整することができる。この場合は、信号用伝送経路の希望する周波数での特性インピーダンス（あるいはその逆数であるアドミタンス）を、開口５ｂ，９ｂの寸法（内径）を変えながらシミュレーションし、その結果をスミスチャート上にプロットして、該スミスチャートの中心点に最も接近するプロット点を与える開口５ｂ，９ｂの寸法を見出せばよい。特に、第一面導体５は、２つの誘電体層を挟んではいるものの、第一経路端パッド１０との間にも比較的大きな寄生キャパシタンスを生じるので、該第一面導体５に形成される第一インピーダンス調整用開口５ｂはインピーダンスの調整マージンを大きく設定できる利点がある。
【００５２】
図４に示すように、第一インピーダンス調整用開口５ｂの内径をｄ１、第一経路端パッド１０の外径をｄ２とすれば、ｄ１＜ｄ２のとき、第一面導体５と第一経路端パッド１０との間には、図中に一点鎖線で示すように、径差ｔ＝ｄ２−ｄ１に相当する重なりが生じ、これが寄生キャパシタンスによるリアクタンス調整マージンとなる。ｔが小さいほど寄生キャパシタンスは小さくなり、リアクタンスは大きくなる。しかし、この効果はｔ＝０（つまり、ｄ１＝ｄ２：本実施形態ではこの条件を採用している）でほぼ頭打ちとなる。ｄ１＞ｄ２とすることもできるが、リアクタンス調整効果は小さくなるので、線路導体７に対するシールド効果の低下、すなわち信号漏洩による損失が過度に生じないよう、該領域ではｄ１をむやみに大きくしないことが望ましいといえる。前述の寄生キャパシタンスは開口径を大きくするほど小さくなるから、インピーダンス整合に際してリアクタンス項をなるべく増加させたい場合は、ｄ１をｄ２になるべく近づけることが望ましいといえる。また、第二インピーダンス調整用開口の内径ｄ７は、同様に信号漏洩による損失が過度に生じないよう、線路導体の幅をｗとして、ｄ７＜５ｗの範囲で調整するのがよい。
【００５３】
特に、面導体を多数有する配線基板の場合、信号用伝送経路と各面導体との寄生キャパシタンスが過剰になりやすい傾向がある。しかし、本実施形態では、特に大きな寄生キャパシタンスを生じやすい第二経路端パッド直下の面導体１５，１７の開口１５ａ及び１７ａを、いずれも第二経路端パッド２０の外径よりも大きくすることで、ベースとなる寄生キャパシタンスのレベルを高周波域まで十分に下げることができる。従って、信号用スルーホール導体３０とシールド用スルーホール導体１３０との軸間距離ｗや、インピーダンス調整用開口５ｂ，９ｂの開口径の調整は、望みの周波数でのインピーダンス整合をより高精度に図るための微調整として行なえばよい。そして、インピーダンス調整用開口５ｂ，９ｂについては過度に寸法を拡張する必要もなくなり、信号伝送経路に対するシールド効果もより高められる。なお、インピーダンス調整用開口５ｂ，９ｂの一方、例えば、基板第一主表面側に開口する第二インピーダンス調整開口９ｂについては、省略することも可能である。
【００５４】
以下、本発明の効果を確認するための実験結果について説明する。図１の配線基板１の各層の厚み、及び各部の寸法（図１の対応符号を援用してある）を図６のごとくに調整した配線基板を、周知のビルドアップ法により作製した。ただし、誘電体層の材質はエポキシ樹脂であり、比誘電率εは３である。前述の隙間２０ｃの幅は１２５μｍであり、さらに、第三誘電体層Ｖ１１と第四誘電体層Ｖ１２との合計厚さｃは、６６（２２ε）μｍである。また、第一インピーダンス調整用開口５ｂ及び第二インピーダンス開口９ｂの内径はいずれも１１５μｍである。
【００５５】
さらに、シールド用スルーホール導体１３０は信号用スルーホール導体３０を取り囲む形で４個を、信号用スルーホール導体３０と同じ寸法・厚みにて形成した。信号用スルーホール導体３０単体の特性インピーダンスは９１．２Ωであるが、各シールド用スルーホール導体１３０との軸間距離（ピッチ）を４５０μｍに設定することにより本実施形態では、スルーホール伝送経路構造の特性インピーダンスＺ０’がほぼ５０Ωとなるように調整してある。
【００５６】
そして、測定用の基板は、第三面導体１５及び第四面導体１７と第二経路端パッド２０との、面内方向の各重なり長（径差換算）をｇ１，ｇ２として、ｇ１＝ｇ２＝０μｍ（▲１▼：実施例）、ｇ１＝ｇ２＝１００μｍ（▲２▼：比較例）の２種類を作製した。
【００５７】
上記基板試料▲１▼，▲２▼を、第一経路端パッド１０（端子１）が信号入力側となり、第二経路端パッド２０（端子２）が信号出力側となるように、プローブ（特性インピーダンス：５０Ω）を装着し、市販のネットワークアナライザ（アジレント・テクノロジー製：８５１０Ｃ）により５０ＧＨｚまでの周波数帯での、第一経路端パッド１０における反射係数Ｓ１１を測定した。
【００５８】
図７は、第三面導体１５及び第四面導体１７のいずれとも第二経路端パッド２０との面内方向の重なりを排除した、基板試料▲１▼（実施例）の測定結果であるが、１０ＧＨｚまでの周波数帯で全般に−２０ｄＢ以下の低い反射係数を示し、良好なインピーダンス整合状態が得られていることがわかる。他方、図８は、第二経路端パッド２０が、第三面導体１５及び第四面導体１７のいずれとも重なりを有する基板試料▲２▼（比較例）の測定結果であり、４ＧＨｚ以上で反射係数が軒並み−２０ｄＢを超え、インピーダンス整合状態が得られていないことがわかる。
【図面の簡単な説明】
【図１】本発明の配線基板の第一実施形態を模式的に示す断面図。
【図２】第一経路端パッドの形成例を示す平面図。
【図３】インピーダンス調整用開口の第一の形成形態を模式的に示す平面図。
【図４】インピーダンス調整用開口の内径調整の概念を示す平面図。
【図５】本発明の配線基板の第二実施形態を模式的に示す断面図。
【図６】効果確認実験に使用した配線基板の各部の仕様を示す説明図。
【図７】実施例基板の反射係数の周波数依存性を示すグラフ。
【図８】比較例基板の反射係数の周波数依存性を示すグラフ。
【符号の説明】
１，１００ 配線基板
２ 板状コア
５ 第一面導体
５ｂ 第一インピーダンス調整用開口
７ 導体線路
９ 第二面導体
９ａ 第一経路端パッド用開口
９ｂ 第二インピーダンス調整用開口
１０ 第一経路端パッド
１０ｃ 隙間
１２ 信号用スルーホール
１５ 第三面導体（コア導体：第二近接内層面導体）
１５ａ スルーホール用開口（接続用導体貫通用開口）
１７ 第四面導体（内層面導体）
１７ａ ビア用開口（接続用導体貫通用開口）
１８ スルーホール用パッド（コア側パッド）
１８ｃ 隙間
１９ 第五面導体（経路端側面導体）
２０ 第二経路端パッド
２０ｃ 隙間
３０ 信号用スルーホール導体
３４ａ 第一信号用ビア導体
３４ｂ 第二信号用ビア導体
３４ｃ，３４ｄ 第三信号用ビア導体（第二経路端側ビア導体）
１１２ シールド用スルーホール
１３０ シールド用スルーホール導体
１３４ シールド用ビア導体
ＭＰ１ 第一主表面
ＭＰ２ 第二主表面
Ｍ１ 第一導体層
Ｍ２ 第二導体層
Ｍ３ 第三導体層
Ｍ１１ 第四導体層
Ｍ１２ 第五導体層
Ｍ１３ 第六導体層
Ｖ１ 第一誘電体層
Ｖ２ 第二誘電体層
Ｖ１１ 第三誘電体層
Ｖ１２ 第四誘電体層（直下誘電体層）
Claims (4)
- 板状コアの第一主表面側に設けられた第一経路端パッドから、該板状コアの第二主表面側に設けられた第二経路端パッドに至る信号用伝送経路が形成され、さらに、
前記板状コアの第二主表面側において、前記第二経路端パッドと前記板状コアの第二主表面との間に、それぞれ電源層又はグランド層として機能する内層面導体を有した２層以上の導体層と誘電体層とが、前記第二経路端パッドの直下に誘電体層を配置する形で交互に積層形成されてなり、前記信号用伝送経路は前記板状コアの第二主表面上にコア側パッドを有するとともに、前記２層以上の導体層に含まれる各内層面導体には、前記コア側パッドに対応する位置にそれぞれ接続用導体貫通用開口が形成され、それら接続用導体貫通用開口の内側に、前記コア側パッドと前記第二経路端パッドとを接続する接続用導体が配置され、
かつ、前記２層以上の内層面導体の各接続用導体貫通用開口の内周縁が、いずれも前記第二経路端パッドの外周縁と同位置もしくは外側に位置してなることを特徴とする配線基板。 - 前記誘電体層の比誘電率をεとして、前記板状コアの厚さ方向において、前記第二経路端パッドと前記板状コアの第二主表面との間の誘電体層の合計厚さが３３εμｍ以下である請求項１記載の配線基板。
- 前記誘電体層は樹脂誘電体シートにて形成されたものである請求項２記載の配線基板。
- 前記板状コアの第一主表面と第二主表面とのそれぞれに導体層と誘電体層とが交互に積層形成され、前記導体層上の導体線路、前記誘電体層を貫通するビア導体、及び前記板状コアを板厚方向に貫く信号用スルーホールの内面を覆う信号用スルーホール導体を含む形で、前記板状コアの第一主表面側に設けられた第一経路端パッドから、第二主表面側に設けられた第二経路端パッドに至る信号用伝送経路が形成され、
前記２層以上の内層面導体の一層が、前記板状コアの前記第二主表面を覆うコア導体とされ、該コア導体の前記信号用スルーホール導体に対応する位置に前記接続用導体貫通用開口としてのスルーホール用開口が形成され、該スルーホール用開口の内側に、前記信号用スルーホール導体と導通するスルーホール用パッドが、前記スルーホール用開口との間に環状の隙間を形成する形で配置されてなり、
前記接続用導体は、前記スルーホール用パッドと、当該スルーホール用パッドと前記第二経路端パッドとを前記誘電体層の層厚方向に接続する第二経路端側ビア導体よりなる請求項１ないし請求項３のいずれか１項に記載の配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003052533A JP2004265970A (ja) | 2003-02-28 | 2003-02-28 | 配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003052533A JP2004265970A (ja) | 2003-02-28 | 2003-02-28 | 配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004265970A true JP2004265970A (ja) | 2004-09-24 |
Family
ID=33117385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003052533A Pending JP2004265970A (ja) | 2003-02-28 | 2003-02-28 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004265970A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007227757A (ja) * | 2006-02-24 | 2007-09-06 | Toppan Printing Co Ltd | 半導体素子搭載用基板 |
| JP2011159774A (ja) * | 2010-01-31 | 2011-08-18 | Kyocer Slc Technologies Corp | 配線基板 |
| JP2014029980A (ja) * | 2012-06-29 | 2014-02-13 | Kyocer Slc Technologies Corp | アンテナ基板 |
| JP2014072466A (ja) * | 2012-09-29 | 2014-04-21 | Kyocer Slc Technologies Corp | 配線基板 |
| JP2014204057A (ja) * | 2013-04-09 | 2014-10-27 | ルネサスエレクトロニクス株式会社 | 半導体装置及び配線基板 |
| JP2018181987A (ja) * | 2017-04-10 | 2018-11-15 | キヤノン株式会社 | 多層配線基板 |
| JP2021100066A (ja) * | 2019-12-23 | 2021-07-01 | 京セラ株式会社 | 配線基板 |
-
2003
- 2003-02-28 JP JP2003052533A patent/JP2004265970A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007227757A (ja) * | 2006-02-24 | 2007-09-06 | Toppan Printing Co Ltd | 半導体素子搭載用基板 |
| JP2011159774A (ja) * | 2010-01-31 | 2011-08-18 | Kyocer Slc Technologies Corp | 配線基板 |
| JP2014029980A (ja) * | 2012-06-29 | 2014-02-13 | Kyocer Slc Technologies Corp | アンテナ基板 |
| JP2014072466A (ja) * | 2012-09-29 | 2014-04-21 | Kyocer Slc Technologies Corp | 配線基板 |
| JP2014204057A (ja) * | 2013-04-09 | 2014-10-27 | ルネサスエレクトロニクス株式会社 | 半導体装置及び配線基板 |
| JP2018181987A (ja) * | 2017-04-10 | 2018-11-15 | キヤノン株式会社 | 多層配線基板 |
| JP2021100066A (ja) * | 2019-12-23 | 2021-07-01 | 京セラ株式会社 | 配線基板 |
| JP7379140B2 (ja) | 2019-12-23 | 2023-11-14 | 京セラ株式会社 | 配線基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7339260B2 (en) | Wiring board providing impedance matching | |
| US7911049B2 (en) | Electrically optimized and structurally protected via structure for high speed signals | |
| EP2284882B1 (en) | Multilayer wiring board | |
| US6838953B2 (en) | High-frequency interconnection for circuits | |
| WO2006065539A2 (en) | Multi-layer printed circuit board comprising a through connection for high frequency applications | |
| JP2006049645A (ja) | 配線基板 | |
| US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
| JP2004265970A (ja) | 配線基板 | |
| JP4018999B2 (ja) | 配線基板 | |
| JP2005064028A (ja) | 配線基板 | |
| JP4031999B2 (ja) | 配線基板 | |
| JP3990301B2 (ja) | 配線基板 | |
| JP3186018B2 (ja) | 高周波用配線基板 | |
| JP4462782B2 (ja) | 高周波用配線基板 | |
| JP2008270363A (ja) | 高周波パッケージ | |
| CN1741706B (zh) | 布线板 | |
| Rowlands et al. | Simulation and measurement of high speed serial link performance in a dense, thin core flip chip package | |
| JP2007165755A (ja) | 配線基板およびその製造方法 | |
| JP2002026177A (ja) | 半導体装置 | |
| JP2004259959A (ja) | 配線基板 | |
| JP2004259960A (ja) | 配線基板 | |
| TWI734633B (zh) | 多層印刷電路板中高頻訊號跨層傳輸結構 | |
| US20230395968A1 (en) | A multi-layered structure having antipad formations | |
| Scharl et al. | Design and Comparison of Filter Structures in the Millimeter Wave Frequency Range on Outer-and Inner-Layers of Organic Circuit Boards | |
| JP2006093325A (ja) | 配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050527 |
|
| A977 | Report on retrieval |
Effective date: 20070627 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20070706 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071116 |