JP2004265967A - 多層プリント配線板及びその製造方法並びに半導体装置 - Google Patents
多層プリント配線板及びその製造方法並びに半導体装置 Download PDFInfo
- Publication number
- JP2004265967A JP2004265967A JP2003052445A JP2003052445A JP2004265967A JP 2004265967 A JP2004265967 A JP 2004265967A JP 2003052445 A JP2003052445 A JP 2003052445A JP 2003052445 A JP2003052445 A JP 2003052445A JP 2004265967 A JP2004265967 A JP 2004265967A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- plating
- insulating resin
- resist pattern
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】微細配線層の形成が可能な多層プリント配線板の製造方法及び反りを生じ難い多層プリント配線板並びに半導体装置を提供することを目的とする。
【解決手段】本発明の多層プリント配線板１００は、第１配線層２１ａの一方の面に絶縁樹脂層１１を介して第２配線層２２ａ、及びフィルドビア３１が形成されたビルドアップ層２０と、他方の面に第３配線層２３ａ及びコンフォーマルビア３２が形成されたビルドアップ層３０とで構成されており、第１配線層２１ａと第２配線層２２ａとはフィルドビア３１で、また第１配線層２１ａと第３配線層２３ａとはコンフォーマルビア３２で、それぞれ電気的に接続されている。さらに、第１配線層２１ａに対してビルドアップ層１０及びビルドアップ層２０が対称に形成された対称構造の３層プリント配線板構造になっている。
【選択図】図１
【解決手段】本発明の多層プリント配線板１００は、第１配線層２１ａの一方の面に絶縁樹脂層１１を介して第２配線層２２ａ、及びフィルドビア３１が形成されたビルドアップ層２０と、他方の面に第３配線層２３ａ及びコンフォーマルビア３２が形成されたビルドアップ層３０とで構成されており、第１配線層２１ａと第２配線層２２ａとはフィルドビア３１で、また第１配線層２１ａと第３配線層２３ａとはコンフォーマルビア３２で、それぞれ電気的に接続されている。さらに、第１配線層２１ａに対してビルドアップ層１０及びビルドアップ層２０が対称に形成された対称構造の３層プリント配線板構造になっている。
【選択図】図１
Description
【０００１】
【発明の属する技術分野】
本発明は、第１配線層の両面に絶縁層を介して複数の配線層が形成された多層プリント配線板及びその製造方法並びに半導体装置に関する。
【０００２】
【従来の技術】
近年、半導体実装技術の発展により半導体装置を実装する実装するプリント配線板においては、高密度、高精度の配線層を有する多層プリント配線板が要求されている。高密度、高精度の配線層を形成するために、プリント配線板は多層化され、配線層の線幅も小さくなり、配線層間の接続に用いられるビアホールはより小さい穴径とすることが求められている。そして、ビアホール用孔の孔加工も、位置ずれを極力小さくするように高い精度の加工が求められている。そのような、要求を満足するために、配線層と絶縁層を交互に形成して多層配線層を形成して多層プリント配線板を作製する、所謂ビルドアップ法が実用化されている。
【０００３】
ビルドアップ法にて多層プリント配線板を作製する従来技術（例えば、特許文献１参照）の一例を図７（ａ）〜（ｆ）に示す。
以下、図７（ａ）〜（ｆ）を参照して、ビルドアップ法による多層プリント配線板の製造方法について説明する。
まず、絶縁基材１１１の両面に銅箔１２１及び１２２を積層した両面銅張り積層板７１０を準備する（図７（ａ）参照）。
次に、両面銅張り積層板７１０の銅箔１２２をエッチング法にてパターニング処理を行って第１配線層１２２ａを形成し、絶縁基材１１１の所定位置をレーザー加工等により孔明け加工し、ビア用孔１４１を形成する（図７（ｂ）参照）。
【０００４】
次に、両面に感光性ドライフィルムをラミネートして感光層を形成し、第１配線層１２２ａ側の感光層をパターン露光、現像等の一連のパターニング処理を、銅箔１２１側の感光層は全面露光を行って、めっきレジストパターン１５１及び保護マスク層１５２を形成する。さらに、めっきレジストパターン１５１側の絶縁基材１１１及びビア用孔１４１表面のデスミア、触媒核付与処理及び無電解銅めっきを行って、めっき下地導電層を形成し、該めっき下地導電層をカソードにして電解銅めっきを行い、コンフォーマルビア１３１を形成する（図７（ｃ）参照）。
【０００５】
次に、両面に感光性ドライフィルムをラミネートして感光層を形成し、銅箔１２１側の感光層をパターン露光、現像等の一連のパターニング処理を、第１配線層１２２ａ側の感光層は全面露光を行って、レジストパターン１５３及び保護マスク層１５４を形成する。さらに、レジストパターン１５３をマスクにして銅箔１２１をエッチング処理する（図７（ｄ）参照）。
【０００６】
次に、レジストパターン１５３及び保護マスク層１５４を剥離処理し、絶縁基材１１１の一方の面に配線層１２１ａ、他方の面に配線層１２２ａを形成してコア基板７２０を作製する（図７（ｅ）参照）。
さらに、コア基板７２０の両面にビルドアップ層７３０及び７４０を形成し、４層プリント配線板７００を得る（図７（ｆ）参照）。
【０００７】
また、ビルドアップ法にて多層プリント配線板を作製する従来技術（例えば、特許文献２参照）の別の一例を図８（ａ）〜（ｄ）に示す。
以下、図８（ａ）〜（ｄ）を参照して、ビルドアップ法による多層プリント配線板の製造方法について説明する。
まず、絶縁基材１１４の両面に銅箔１２５及び１２６を積層した両面銅張り積層板８１０を準備する（図８（ａ）参照）。
次に、両面銅張り積層板６１０の銅箔１２６側の所定位置をレーザー加工等により孔明け加工し、ビア用孔１４２を形成する（図８（ｂ）参照）。
【０００８】
次に、銅箔１２５及び銅箔１２６をサブトラクティブ法にてパターニング処理して配線層１２５ａ及び配線層１２６ａ形成する。さらに、セミアディテブ法にて配線層１２６ａ上に配線層１２７を、ビア用孔１４２にビアホール１３４を形成してコア基板８２０を作製する（図８（ｃ）参照）。
【０００９】
次に、コア基板８２０の配線層１２７側に絶縁層１１５を介して、サブトラクティブ法にて配線層１２８を形成する。さらに、セミアディテブ法にて配線層１２９及びビアホール１３５を形成してビルドアップ層８３０を形成し、コア基板８２０及びビルドアップ層８３０からなる３層プリント配線板６００を得る（図８（ｄ）参照）。
【００１０】
【特許文献１】
特開２００１−９４２５２号公報
【特許文献２】
特開平０９−４６０４２号公報
【００１１】
【発明が解決しようとする課題】
上記従来技術を用いたビルドアップ法による多層プリント配線板の製造法では、サブトラクティブ法を用いているので、微細配線層の形成が難しい。
また、特許文献１の技術を用いて作製した多層プリント配線板は、絶縁基材に対して非対称構造になっているので反りを生じ易いと言う問題を有する。
【００１２】
本発明は上記問題点に鑑み考案されたもので、微細配線層の形成が可能な多層プリント配線板の製造方法及び反りを生じ難い多層プリント配線板並びに半導体装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明に於いて上記課題を達成するために、まず請求項１においては、第１配線層の両面に絶縁樹脂層を介して複数の配線層が形成されていることを特徴とする多層プリント配線板としたものである。
【００１４】
また、請求項２においては、前記第１配線層と前記配線層及び前記配線層間は前記絶縁樹脂層を介してコンフォーマルビアもしくはフィルドビアにて電気的に接続されていることを特徴とする請求項１に記載の多層プリント配線板としたものである。
【００１５】
また、請求項３においては、請求項１または２に記載の多層プリント配線板は対称構造になっていることを特徴とする多層プリント配線板としたものである。
【００１６】
請求項１乃至３のいずれか一項に記載の多層プリント配線板上に半導体を搭載したことを特徴とする半導体装置としたものである
【００１７】
以下の工程を少なくとも備えることを特徴とする請求項１乃至３のいずれか一項に記載の多層プリント配線板の製造方法としたものである。
（ａ）絶縁樹脂層１１及び銅箔２１からなる片面銅箔付樹脂シート１０を準備する工程。
（ｂ）片面銅箔付樹脂シート１０の絶縁樹脂層１１の所定位置にビア用孔４１を形成し、デスミア、めっき触媒付与及び無電解銅めっきを行って、めっき下地導電層を形成する工程。
（ｃ）銅箔２１上に支持体シート６１を貼着した後めっき下地導電層上に感光層を形成し、パターン露光、現像等の一連のパターニング処理を行ってめっきレジストパターン５１を形成する工程。
（ｄ）めっき下地導電層をカソードにして電解銅めっきを行って所定厚の導体層２２及びフィルドビア３１を形成する工程。
（ｅ）レジストパターン５１を剥離処理し、めっきレジストパターン５１下部にあっためっき下地導電層をフラッシュエッチングにて除去し、第２配線層２２ａ及びフィルドビア３１を形成し、支持体シート６１を除去する工程。
（ｆ）第２配線層２２ａ側に支持体シート６２を貼着した後銅箔２１上に感光層を形成し、パターン露光、現像等の一連のパターニング処理を行ってレジストパターン５２を形成する工程。
（ｇ）レジストパターン５２をマスクにして銅箔２１をエッチング処理し、レジストパターン５２を剥離処理して、第１配線層２１ａを形成する工程。
（ｈ）第１配線層２１ａ側に所定厚の絶縁樹脂層１２を形成し、絶縁樹脂層１２の所定位置にレーザー加工等によりビア用孔４２を形成し、デスミア、めっき触媒付与及び無電解銅めっきを行って、めっき下地導電層を形成する工程。
（ｉ）絶縁樹脂層１２側に感光層を形成し、パターン露光、現像等の一連のパターニング処理を行ってめっきレジストパターン５３を形成する工程。
（ｊ）めっき下地導電層をカソードにして電解銅めっきを行い、所定厚の導体層２３及びコンフォーマルビア３２を形成する工程。
（ｋ）レジストパターン５３を剥離処理し、めっきレジストパターン５３下部にあっためっき下地導電層をフラッシュエッチングにて除去し、第３配線層２３ａ及びコンフォーマルビア３２を形成し、支持体シート６２を除去する工程。
（ｌ）上記絶縁樹脂層、配線層及びコンフォーマルビアもしくはフィルドビア形成工程を必要回数繰り返す工程。
【００１８】
以下の工程を少なくとも備えることを特徴とする請求項１乃至３のいずれか一項に記載の多層プリント配線板の製造方法としたものである。
（ａ）絶縁樹脂層１１及び銅箔２１からなる片面銅箔付樹脂シート１０を準備する工程。
（ｂ）絶縁樹脂層１１の所定位置にビア用孔４１を形成し、デスミア、めっき触媒付与及び無電解銅めっきを行って、めっき下地導電層を形成する工程。
（ｃ）銅箔２１上に支持体シート６１を貼着した後めっき下地導電層上に感光層を形成し、パターン露光、現像等の一連のパターニング処理を行ってめっきレジストパターン５１を形成する工程。
（ｄ）めっき下地導電層をカソードにして電解銅めっきを行い、所定厚の導体層２２及びフィルドビア３１を形成する工程。
（ｅ）めっきレジストパターン５１を剥離処理し、めっきレジストパターン５１下部にあっためっき下地導電層をフラッシュエッチングにて除去し、第２配線層２２ａ及びフィルドビア３１を形成し、支持体シート６１を除去する工程。
（ｆ）第２配線層２２ａ側に支持体シート６２を貼着した後銅箔２１上に感光層を形成し、パターン露光、現像等の一連のパターニング処理を行ってレジストパターン５２を形成する工程。
（ｇ）レジストパターン５２をマスクにして銅箔２１をエッチング処理し、レジストパターン５２を除去して第１配線層２１ａを形成し、支持体シート６２を除去する工程。
（ｈ）第１配線層２１ａ及び第２配線層２２ａ側にそれぞれ所定厚の絶縁樹脂層１３及び絶縁樹脂層１４を形成し、絶縁樹脂層１３及び絶縁樹脂層１４の所定位置にレーザー加工等によりそれぞれビア用孔４３及びビア用孔４４を形成し、デスミア、めっき触媒付与及び無電解銅めっきを行って、めっき下地導電層をそれぞれ形成する工程。
（ｉ）絶縁樹脂層１３及び絶縁樹脂層１４側にそれぞれ感光層を形成し、パターン露光、現像等の一連のパターニング処理を行ってめっきレジストパターン５４及びめっきレジストパターン５５を形成する工程。
（ｊ）めっき下地導電層をカソードにして電解銅めっきを行い、所定厚の導体層２４及びコンフォーマルビア３３、導体層２５及びフィルドビア３４をそれぞれ形成する工程。
（ｋ）めっきレジストパターン５４及５５を剥離処理し、めっきレジストパターン５４及び５５下部にあっためっき下地導電層をフラッシュエッチングにて除去し、第３配線層２４ａ及びコンフォーマルビア３３、第４配線層２５ａ及びフィルドビア３４を形成する工程。
（ｌ）上記絶縁樹脂層、配線層及びコンフォーマルビアもしくはフィルドビア形成工程を必要回数繰り返す工程。
【００１９】
前記支持体シートがポリエステルフィルム、ポリイミドフィルム、アミドフィルム、ポリプロピレンフィルムのいずれかで形成されていることを特徴とする請求項５または６に記載の多層プリント配線板の製造方法としたものである。
【００２０】
【発明の実施の形態】
以下本発明の実施の形態につき説明する。
本発明の多層プリント配線板の一実施例を図１（ａ）、（ｂ）及び（ｃ）に示す。また、本発明の多層プリント配線板に半導体を搭載した半導体装置の一実施例を図２（ａ）〜（ｄ）に示す。
本発明の多層プリント配線板１００は、図１（ａ）に示すように、第１配線層２１ａの一方の面に絶縁樹脂層１１を介して第２配線層２２ａ及びフィルドビア３１が形成されたビルドアップ層２０と、他方の面に第３配線層２３ａ及びコンフォーマルビア３２が形成されたビルドアップ層３０とで構成されており、第１配線層２１ａと第２配線層２２ａとはフィルドビア３１で、また第１配線層２１ａと第３配線層２３ａとはコンフォーマルビア３２で、それぞれ電気的に接続されている。第１配線層２１ａに対してビルドアップ層２０及びビルドアップ層３０が対称に形成された対称構造の３層プリント配線板構造になっている。
【００２１】
本発明の多層プリント配線板１００ａは、図１（ｂ）に示すように、第１配線層２１ａの一方の面に絶縁樹脂層１１を介して第２配線層２２ａ、コンフォーマルビアランド２２ｂ及びコンフォーマルビア３１ａが形成されたビルドアップ層２０ａと、他方の面に第３配線層２３ａ及びコンフォーマルビア３２が形成されたビルドアップ層３０とで構成されており、第１配線層２１ａと第２配線層２２ａとはコンフォーマルビア３１ａで、また第１配線層２１ａと第３配線層２３ａとはコンフォーマルビア３２で、それぞれ電気的に接続されている。さらに、第１配線層２１ａに対してビルドアップ層２０ａ及びビルドアップ層３０が対称に形成された対称構造の３層プリント配線板構造になっている。
【００２２】
また、本発明の多層プリント配線板２００は、図１（ｃ）に示すように、絶縁樹脂層１１の両面に第１配線層２１ａ、第２配線層２２ａ及びフィルドビア３１が形成された両面配線板４０と、両面配線板４０の一方の面に絶縁樹脂層１３を介して第３配線層２４ａ及びコンフォーマルビア３３が形成されたビルドアップ層５０と、他方の面に絶縁層１４を介して第４配線層２５ａ、ランド２５ｂ及びフィルドビア３４が形成されたビルドアップ層６０とで構成されており、第１配線層２１ａと第２配線層２２ａとはフィルドビア３１で、第１配線層２１ａと第３配線層２４ａとはコンフォーマルビア３３で、第２配線層２２ａと第４配線層２５ａとはフィルドビア３４で、それぞれ電気的に接続されている。さらに、絶縁樹脂層１１に対してビルドアップ層５０及びビルドアップ層６０が対称に形成された対称構造の４層プリント配線板構造になっている。
【００２３】
上記本発明の多層プリント配線板１００、１００ａ及び２００は、コア基板のないビルドアップ多層プリント配線板の構造とすることで、コア基板のＢＶＨ（ブラインドビアホール）による配線制約を取り除くことができるとともに、高密度化と薄型化が図れる。
具体的には、配線層のパターン設計自由度が増すとともに、配線層の収容性が向上し、薄型化及び微細配線層の形成が可能になり、高密度化が図れる。
また、対称構造のビルドアップ多層プリント配線板となっているため、薄型化しても配線板の反りが生じ難い。
【００２４】
以下、本発明の半導体装置について説明する。
本発明の半導体装置３００は、図２（ａ）に示すように、本発明の多層プリント配線板１００上のフィルドビアと半導体８０のパッド７１が接合されて半導体８０が搭載されており、半導体８０と多層プリント配線板１００の絶縁樹脂層との間にはアンダーフィル８１樹脂を流し込んだ構造としている。
また、本発明の半導体装置４００は、図２（ｂ）に示すように、本発明の多層プリント配線板１００ａ上のコンフォーマルビアランドと半導体８０のパッド７１が接合されて半導体８０が搭載されており、半導体８０と多層プリント配線板１００ａの絶縁樹脂層との間にはアンダーフィル８１樹脂を流し込んだ構造としている。
【００２５】
本発明の半導体装置５００は、図２（ｃ）に示すように、本発明の多層プリント配線板２００上のフィルドビアまたランドと半導体８０のパッド７１が半田９１を介して接合されて半導体８０が搭載されており、半導体８０と多層プリント配線板２００の絶縁樹脂層との間にはアンダーフィル８１樹脂を流し込んだ構造としている。
また、本発明の半導体装置６００は、図２（ｄ）に示すように、本発明の多層プリント配線板２００上のフィルドビア３４またはランド２５ｂと半導体８０のパッド７１がバンプ９２を介して接合されて半導体８０が搭載されており、半導体８０と多層プリント配線板２００の絶縁樹脂層との間にはアンダーフィル８１樹脂を流し込んだ構造としている。
【００２６】
以下本発明に係る多層プリント配線板の製造方法について説明する
図３（ａ）〜（ｆ）及び図４（ｇ）〜（ｋ）は、請求項５に係わる多層プリント配線板の製造方法の一実施例を工程順に示す模式構成断面図である。
まず、銅箔２１上に、樹脂溶液を塗布するか、プリプレーグを積層して半硬化状態の絶縁樹脂層１１を形成した片面銅箔付樹脂シート１０を準備する（図３（ａ）参照）。
ここで、銅箔２１は、１２〜１８μｍ厚のものが、絶縁層樹脂層１１は、５０〜１００μｍ厚のものが、それぞれ使用される。さらに、片面銅箔付樹脂シート１０に硫酸８０〜１６０ｇ／Ｌと３５ｗｔ％過酸化水素９０〜１５０ｇ／Ｌを組成とする酸化性液を１５〜６０秒間スプレーすることにより、銅箔２１をマクロエッチングして、５〜１０μｍ厚の銅箔にする。これは、エッチング法で微細配線層を形成するための銅箔薄型化の一処方例である。
【００２７】
次に、片面銅箔付樹脂シート１０の絶縁樹脂層１１の所定位置をレーザ加工してビア用孔４１を形成し、デスミア、めっき触媒付与及び無電解銅めっきを行って、めっき下地層（特に、図示せず）を形成する（図３（ｂ）参照）。
ここで、レーザ加工のレーザーとしては、炭酸ガスレーザ、エキシマレーザ、ＹＡＧレーザ等が利用でき、例えば、炭酸ガスレーザを使用した場合スポット径（直径）０．１２５ｍｍのレーザビームを５〜２０ｍＪで１〜３パルス照射するのが好適である。
デスミア処方としては、例えば、ＭＬＢ２１１：シプレイ・ファーイースト（株）製を２０ｖｏｌ％、キューポジットＺが１０ｖｏｌ％からなる膨潤浴に６０〜８５℃で１〜５分間浸漬した後、ＭＬＢ２１３Ａ（シプレイ・ファーイースト（株）製）が１０ｖｏｌ％とＭＬＢ２１３Ｂ（シプレイ・ファーイースト（株）製）が１５ｖｏｌ％とからなるエッチング浴に５５〜７５℃で２〜１０分間浸漬処理し、ＭＬＢ２１６−２（シプレイ・ファーイースト（株）製）が２０ｖｏｌ％からなる中和浴に３５〜５５℃で２〜１０分間浸漬することにより、絶縁樹脂層１１表面及びビア用孔４１のデスミア処理を行う。
【００２８】
また、めっき触媒付与及びめっき下地導電層の形成処方としては、例えば、上記基板をプレディップＣＰ−３０２３（シプレイ・ファーイースト（株）製）浴に２５℃で６０秒間浸漬後、同社製キャタリスト同ＣＰ−３３１６浴に２５℃で１８０秒間、同社製アクセラレーター（ＮＲ−２ＡとＮＲ−２Ｂを各々１０ｖｏｌ％と３ｖｏｌ％で混合した水溶液）に２５℃で３００秒間順次浸漬して、絶縁樹脂層１１表面及びビア用孔４１にパラジウム触媒を付与した後無電解銅めっきを行ってめっき下地導電層（特に、図示せず）を形成する。
【００２９】
次に、銅箔２１上に支持体シート６１を貼着した後、感光性ドライフィルムを８０〜１２０℃の熱ロールで絶縁樹脂層１１上に貼着し、離型シートを剥離して絶縁樹脂層１１上に感光層を形成し、超高圧水銀ランプで５０〜２００ｍＪ／ｃｍ２の紫外線を照射してパターン露光した後、０．５〜２ｗｔ％炭酸ナトリウム水溶液をスプレー現像し、乾燥硬化してめっきレジストパターン５１を形成する（図３（ｃ）参照）。
ここで、支持体シート６１は上記処理基板の補強及び処理工程での銅箔２１の保護を行うためのもので、ポリエステルフィルム、ポリイミドフィルム、アミドフィルム、ポリプロピレンフィルム、ポリサルホンフィルム、ポリフェニルサルホンフィルム、ポリエーテルサルホンフィルム、ポフェニレンサルファイドフィルム、ポフェニレンエーテルフィルム、ポリエーテルエーテルケトンフィルム、ポフェニレンテレフタルアミドフィルムの中から工程処理条件等に合わせて適宜選択して使用する。
【００３０】
次に、めっきレジストパターン５１が形成された配線基板を硫酸銅めっき浴中に浸漬し、めっき下地導電層をカソードにして電解銅めっきを行い、絶縁樹脂層１１上に１０〜１５μｍ厚の導体層２２及びビア用孔４１にフィルドビア３１を形成する（図３（ｄ）参照）。
ここで、電解銅めっき条件としては、例えば、硫酸銅７０〜１００ｇ／Ｌ、硫酸１５０〜２５０ｇ／Ｌ、塩酸５０〜１００ｐｐｍの組成から成る硫酸銅めっき浴を用いて、電流密度１．５〜２．５Ａ／ｄｍ２の条件で２０〜５０分電解銅めっきを行って上記１０〜１５μｍ厚の銅からなる導体層を形成する。
また、ビア用孔４１にはフィルドビアを形成したが特に限定されるものではなく、フィルドビア、コンフォーマルビアを適宜選択して用いれば良い。
【００３１】
次に、０．５〜２ｗｔ％水酸化ナトリウム水溶液をスプレーして、めっきレジストパターン５１を剥離処理し、めっきレジストパターン５１下部にあっためっき下地導電層をフラッシュエッチングで除去し、支持体シート６１を除去して第２配線層２２ａを形成し、銅箔２１上に絶縁樹脂層１１を介して第２配線層２２ａ及びフィルドビア３１が形成されたビルドアップ層２０を形成する（図３（ｅ）参照）。
【００３２】
次に、第２配線層２２ａ側に支持体シート６２を貼着した後感光性のドライフィルムを８０〜１２０℃の熱ロールで絶縁樹脂層１１上に貼着し、離型シートを剥離して、絶縁樹脂層１１上に感光層を形成し、超高圧水銀ランプで５０〜２００ｍＪ／ｃｍ２の紫外線を照射してパターン露光した後、０．５〜２ｗｔ％炭酸ナトリウム水溶液をスプレー現像し、乾燥硬化してレジストパターン５２を形成する（図３（ｆ）参照）。
ここで、支持体シート６２は上記処理基板の補強及び処理工程での銅箔２１の保護を行うためのもので、ポリエステルフィルム、ポリイミドフィルム、アミドフィルム、ポリプロピレンフィルム、ポリサルホンフィルム、ポリフェニルサルホンフィルム、ポリエーテルサルホンフィルム、ポフェニレンサルファイドフィルム、ポフェニレンエーテルフィルム、ポリエーテルエーテルケトンフィルム、ポフェニレンテレフタルアミドフィルムの中から工程処理条件等に合わせて適宜選択して使用する。
【００３３】
次に、レジストパターン５２をマスクにして塩化第二銅２００〜４００ｇ／ｌ、塩酸１００〜１５０ｇ／ｌからなるエッチング液をスプレーして銅箔２１をエッチング除去し、レジストパターン５２を０．５〜２．０ｗｔ％の水酸化ナトリウム水溶液で剥離除去して、第１配線層２１ａを形成する（図４（ｇ）参照）。
【００３４】
次に、第１配線層２１ａ上に樹脂溶液を塗布するか、もしくはプリプレーグシート等を貼着するかの方法で、絶縁樹脂層１２を形成し、絶縁樹脂層１２の所定の位置にレーザー加工等によりビア用孔４２を形成し、上記図３（ｂ）と同じ処方で、デスミア、めっき触媒付与及び無電解銅めっきを行ってめっき下地導電層（特に、図示せず）形成する（図４（ｈ）参照）。
【００３５】
次に、感光性のドライフィルムを８０〜１２０℃の熱ロールで絶縁樹脂層１２上に貼着し、離型シートを剥離して絶縁樹脂層１２上に感光層を形成し、超高圧水銀ランプで５０〜２００ｍＪ／ｃｍ２の紫外線を照射してパターン露光した後、０．５〜２ｗｔ％炭酸ナトリウム水溶液をスプレー現像し、乾燥硬化してめっきレジストパターン５３を形成する（図４（ｉ）参照）。
【００３６】
次に、めっきレジストパターン５３が形成された配線基板を硫酸銅めっき浴中に浸漬し、めっき下地導電層をカソードにして電解銅めっきを行い、絶縁樹脂層１１上に１０〜１５μｍ厚の導体層２３及びビア用孔４２にコンフォーマルビア３２を形成する（図４（ｊ）参照）。
ここで、電解銅めっき条件としては、上記図３（ｄ）の工程に用いた条件と同じ処方で良い。
また、ビア用孔４２にはコンフォーマルビアを形成したが特に限定されるものではなく、コンフォーマルビア、フィルドビアを適宜選択して用いれば良い。
【００３７】
次に、めっきレジストパターン５３を０．５〜２．０ｗｔ％水酸化ナトリウム水溶液で剥離除去し、めっきレジストパターン５３下部にあっためっき下地導電層をフラッシュエッチングで除去して第３配線層２３ａを形成し、支持体シート６２を除去して、第１配線層２１ａの一方の面に絶縁樹脂層１１を介して第２配線層２２ａ及びフィルドビア３１が形成されたビルドアップ層２０、他方の面に絶縁樹脂層１２を介して第３配線層２３ａ及びコンフォーマルビア３２が形成されたビルドアップ層３０からなる３層プリント配線板１００を得る（図４（ｋ）参照）。
さらに、必要に応じて上記絶縁樹脂層、配線層及びコンフォーマルビアもしくはフィルドビア形成工程を必要回数繰り返すことにより、所望の多層プリント配線板を得ることができる。
【００３８】
図５（ａ）〜（ｆ）及び図６（ｇ）〜（ｋ）は、請求項６に係わる多層プリント配線板の製造方法の一実施例を工程順に示す模式構成断面図である。
まず、図５（ａ）〜（ｆ）の工程は、上記図３（ａ）〜（ｆ）と同様の工程で処理し、第１配線層２１ａ、第２配線層２２ａ、ランド２２ｃ及びフィルドビア３２を形成し、絶縁樹脂層１１の両面に第１配線層２１ａと第２配線層２２ａランド２２ｂ及びフィルドビア３２が形成された両面配線板４０を得る（図６（ｇ）参照）。
【００３９】
次に、両面配線板４０の両面にプリプレーグシートを積層して絶縁樹脂層１３及び絶縁樹脂層１４を形成し、絶縁樹脂層１３及び絶縁樹脂層１４の所定の位置にレーザー加工等によりビア用孔４３及びビア用孔４４を形成し、デスミア、めっき触媒付与及び無電解銅めっきを行ってめっき下地導電層（特に、図示せず）形成する（図６（ｈ）参照）。
ここで、デスミア、めっき触媒付与及び無電解銅めっき条件としては、上記図３（ｂ）の工程に用いた条件と同じ処方で良い。
【００４０】
次に、感光性ドライフィルムを８０〜１２０℃の熱ロールで絶縁樹脂層１３及び絶縁樹脂層１４上に貼着し、離型シートを剥離して絶縁樹脂層１３及び絶縁樹脂層１４上に感光層を形成し、超高圧水銀ランプで５０〜２００ｍＪ／ｃｍ２の紫外線を両面照射してパターン露光した後、０．５〜２ｗｔ％炭酸ナトリウム水溶液をスプレー現像し、乾燥硬化してめっきレジストパターン５４及びめっきレジストパターン５５をそれぞれ形成する（図６（ｉ）参照）。
【００４１】
次に、めっきレジストパターン５４及びめっきレジストパターン５５が形成された配線基板を硫酸銅めっき浴中に浸漬し、めっき下地導電層をカソードにして電解銅めっきを行い、絶縁樹脂層１３上に１０〜１５μｍ厚の導体層２４及びビア用孔４３にコンフォーマルビア３３を、絶縁樹脂層１４上に１０〜１５μｍ厚の導体層２５及びビア用孔４４にフィルドビア３４をそれぞれ形成する（図６（ｊ）参照）。
ここで、電解銅めっき条件としては、上記図３（ｄ）の工程に用いた条件と同じ処方で良い。
【００４２】
次に、めっきレジストパターン５４及びめっきレジストパターン５５を０．５〜２．０ｗｔ％水酸化ナトリウム水溶液で剥離除去し、めっきレジストパターン５４及びめっきレジストパターン５５下部にあっためっき下地導電層をフラッシュエッチングで除去して、第３配線層２４ａ、第４配線層２５ａ及びランド２５ｂを形成し、両面配線板４０の一方の面に絶縁樹脂層１３を介して第３配線層２４ａ及びコンフォーマルビア３３が形成されたビルドアップ層５０、他方の面に絶縁樹脂層１３を介して第４配線層２５ａ及びフィルドビア３４が形成されたビルドアップ層５０をそれぞれ形成し、４層プリント配線板２００を得る（図６（ｋ）参照）。
さらに、必要に応じて上記絶縁樹脂層、配線層及びコンフォーマルビアもしくはフィルドビア形成工程を必要回数繰り返すことにより、所望の多層プリント配線板を得ることができる。
【００４３】
【発明の効果】
上記したように、本発明の多層プリント配線板は、コア基板のないビルドアップ多層プリント配線板の構造とすることで、配線層のパターン設計自由度が増すとともに、配線層の収容性が向上し、薄型化及び微細配線層の形成が可能になり、高密度化が図れる。
また、対称構造のビルドアップ多層プリント配線板となっているため、薄型化しても配線板の反りが生じ難い。
また、本発明の多層プリント配線板の製造方法では、セミアディティブ法を用いて配線層を形成しているので、微細パターンの配線層を容易に得ることができる。
また、支持体シートを用いているので、多層プリント配線板の製造工程中での保護層を兼ねた処理基板の補強を容易に実施でき、特に、薄型化した配線板を製造する場合には変形防止効果が発揮される。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は、本発明の多層プリント配線板の一実施例を示す模式構成断面図である。
【図２】（ａ）〜（ｄ）は、本発明の半導体装置の一実施例を示す模式構成断面図である。
【図３】（ａ）及び（ｆ）は、本発明の請求項５に係る多層プリント配線板の製造法における工程の一部を模式的に示す断面図である。
【図４】（ｇ）及び（ｋ）は、本発明の請求項５に係る多層プリント配線板の製造法における工程の一部を模式的に示す断面図である。
【図５】（ａ）及び（ｆ）は、本発明の請求項６に係る多層プリント配線板の製造法における工程の一部を模式的に示す断面図である。
【図６】（ｇ）及び（ｋ）は、本発明の請求項６に係る多層プリント配線板の製造法における工程の一部を模式的に示す断面図である。
【図７】（ａ）及び（ｆ）は、従来の多層プリント配線板の製造法の工程一例を模式的に示す断面図である。
【図８】（ａ）及び（ｄ）は、従来の多層プリント配線板の製造法の工程一例を模式的に示す断面図である。
【符号の説明】
１０……片面銅箔付樹脂シート
１１、１２、１３、１４、１１１、１１４……絶縁樹脂層
２０、２０ａ、３０、５０、６０、７３０、７４０、８３０……ビルドアップ層
２１、１２１、１２２、１２５、１２６……銅箔
２１ａ……第１配線層
２２、２３、２４、２５……導体層
２２ａ……第２配線層
２２ｂ……コンフォーマルビアランド
２２ｃ、２５ｂ……ランド
２３ａ、２４ａ……第３配線層
２５ａ……第４配線層
３１、３４……フィルドビア
３１ａ、３２、３３、１３１、１３４、１３５……コンフォーマルビア
４０……両面配線板
４１、４２、４３、４４、１４１、１４２……ビア用孔
５１、５３、５４、５５、１５１……めっきレジストパターン
５２、１５３……レジストパターン
６１、６２……支持体シート
７１……パッド
８０……半導体
８１……アンダーフィル
９１……半田
９２……バンプ
１００、１００ａ、２００、７００、８００……多層プリント配線板
１２１ａ、１２２ａ、１２５ａ、１２６ａ、１２７、１２８、１２９……配線層
１５２、１５４……保護マスク層
３００、４００、５００、６００……半導体装置
７１０、８１０……両面銅貼り積層板
７２０、８２０……コア基板
【発明の属する技術分野】
本発明は、第１配線層の両面に絶縁層を介して複数の配線層が形成された多層プリント配線板及びその製造方法並びに半導体装置に関する。
【０００２】
【従来の技術】
近年、半導体実装技術の発展により半導体装置を実装する実装するプリント配線板においては、高密度、高精度の配線層を有する多層プリント配線板が要求されている。高密度、高精度の配線層を形成するために、プリント配線板は多層化され、配線層の線幅も小さくなり、配線層間の接続に用いられるビアホールはより小さい穴径とすることが求められている。そして、ビアホール用孔の孔加工も、位置ずれを極力小さくするように高い精度の加工が求められている。そのような、要求を満足するために、配線層と絶縁層を交互に形成して多層配線層を形成して多層プリント配線板を作製する、所謂ビルドアップ法が実用化されている。
【０００３】
ビルドアップ法にて多層プリント配線板を作製する従来技術（例えば、特許文献１参照）の一例を図７（ａ）〜（ｆ）に示す。
以下、図７（ａ）〜（ｆ）を参照して、ビルドアップ法による多層プリント配線板の製造方法について説明する。
まず、絶縁基材１１１の両面に銅箔１２１及び１２２を積層した両面銅張り積層板７１０を準備する（図７（ａ）参照）。
次に、両面銅張り積層板７１０の銅箔１２２をエッチング法にてパターニング処理を行って第１配線層１２２ａを形成し、絶縁基材１１１の所定位置をレーザー加工等により孔明け加工し、ビア用孔１４１を形成する（図７（ｂ）参照）。
【０００４】
次に、両面に感光性ドライフィルムをラミネートして感光層を形成し、第１配線層１２２ａ側の感光層をパターン露光、現像等の一連のパターニング処理を、銅箔１２１側の感光層は全面露光を行って、めっきレジストパターン１５１及び保護マスク層１５２を形成する。さらに、めっきレジストパターン１５１側の絶縁基材１１１及びビア用孔１４１表面のデスミア、触媒核付与処理及び無電解銅めっきを行って、めっき下地導電層を形成し、該めっき下地導電層をカソードにして電解銅めっきを行い、コンフォーマルビア１３１を形成する（図７（ｃ）参照）。
【０００５】
次に、両面に感光性ドライフィルムをラミネートして感光層を形成し、銅箔１２１側の感光層をパターン露光、現像等の一連のパターニング処理を、第１配線層１２２ａ側の感光層は全面露光を行って、レジストパターン１５３及び保護マスク層１５４を形成する。さらに、レジストパターン１５３をマスクにして銅箔１２１をエッチング処理する（図７（ｄ）参照）。
【０００６】
次に、レジストパターン１５３及び保護マスク層１５４を剥離処理し、絶縁基材１１１の一方の面に配線層１２１ａ、他方の面に配線層１２２ａを形成してコア基板７２０を作製する（図７（ｅ）参照）。
さらに、コア基板７２０の両面にビルドアップ層７３０及び７４０を形成し、４層プリント配線板７００を得る（図７（ｆ）参照）。
【０００７】
また、ビルドアップ法にて多層プリント配線板を作製する従来技術（例えば、特許文献２参照）の別の一例を図８（ａ）〜（ｄ）に示す。
以下、図８（ａ）〜（ｄ）を参照して、ビルドアップ法による多層プリント配線板の製造方法について説明する。
まず、絶縁基材１１４の両面に銅箔１２５及び１２６を積層した両面銅張り積層板８１０を準備する（図８（ａ）参照）。
次に、両面銅張り積層板６１０の銅箔１２６側の所定位置をレーザー加工等により孔明け加工し、ビア用孔１４２を形成する（図８（ｂ）参照）。
【０００８】
次に、銅箔１２５及び銅箔１２６をサブトラクティブ法にてパターニング処理して配線層１２５ａ及び配線層１２６ａ形成する。さらに、セミアディテブ法にて配線層１２６ａ上に配線層１２７を、ビア用孔１４２にビアホール１３４を形成してコア基板８２０を作製する（図８（ｃ）参照）。
【０００９】
次に、コア基板８２０の配線層１２７側に絶縁層１１５を介して、サブトラクティブ法にて配線層１２８を形成する。さらに、セミアディテブ法にて配線層１２９及びビアホール１３５を形成してビルドアップ層８３０を形成し、コア基板８２０及びビルドアップ層８３０からなる３層プリント配線板６００を得る（図８（ｄ）参照）。
【００１０】
【特許文献１】
特開２００１−９４２５２号公報
【特許文献２】
特開平０９−４６０４２号公報
【００１１】
【発明が解決しようとする課題】
上記従来技術を用いたビルドアップ法による多層プリント配線板の製造法では、サブトラクティブ法を用いているので、微細配線層の形成が難しい。
また、特許文献１の技術を用いて作製した多層プリント配線板は、絶縁基材に対して非対称構造になっているので反りを生じ易いと言う問題を有する。
【００１２】
本発明は上記問題点に鑑み考案されたもので、微細配線層の形成が可能な多層プリント配線板の製造方法及び反りを生じ難い多層プリント配線板並びに半導体装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明に於いて上記課題を達成するために、まず請求項１においては、第１配線層の両面に絶縁樹脂層を介して複数の配線層が形成されていることを特徴とする多層プリント配線板としたものである。
【００１４】
また、請求項２においては、前記第１配線層と前記配線層及び前記配線層間は前記絶縁樹脂層を介してコンフォーマルビアもしくはフィルドビアにて電気的に接続されていることを特徴とする請求項１に記載の多層プリント配線板としたものである。
【００１５】
また、請求項３においては、請求項１または２に記載の多層プリント配線板は対称構造になっていることを特徴とする多層プリント配線板としたものである。
【００１６】
請求項１乃至３のいずれか一項に記載の多層プリント配線板上に半導体を搭載したことを特徴とする半導体装置としたものである
【００１７】
以下の工程を少なくとも備えることを特徴とする請求項１乃至３のいずれか一項に記載の多層プリント配線板の製造方法としたものである。
（ａ）絶縁樹脂層１１及び銅箔２１からなる片面銅箔付樹脂シート１０を準備する工程。
（ｂ）片面銅箔付樹脂シート１０の絶縁樹脂層１１の所定位置にビア用孔４１を形成し、デスミア、めっき触媒付与及び無電解銅めっきを行って、めっき下地導電層を形成する工程。
（ｃ）銅箔２１上に支持体シート６１を貼着した後めっき下地導電層上に感光層を形成し、パターン露光、現像等の一連のパターニング処理を行ってめっきレジストパターン５１を形成する工程。
（ｄ）めっき下地導電層をカソードにして電解銅めっきを行って所定厚の導体層２２及びフィルドビア３１を形成する工程。
（ｅ）レジストパターン５１を剥離処理し、めっきレジストパターン５１下部にあっためっき下地導電層をフラッシュエッチングにて除去し、第２配線層２２ａ及びフィルドビア３１を形成し、支持体シート６１を除去する工程。
（ｆ）第２配線層２２ａ側に支持体シート６２を貼着した後銅箔２１上に感光層を形成し、パターン露光、現像等の一連のパターニング処理を行ってレジストパターン５２を形成する工程。
（ｇ）レジストパターン５２をマスクにして銅箔２１をエッチング処理し、レジストパターン５２を剥離処理して、第１配線層２１ａを形成する工程。
（ｈ）第１配線層２１ａ側に所定厚の絶縁樹脂層１２を形成し、絶縁樹脂層１２の所定位置にレーザー加工等によりビア用孔４２を形成し、デスミア、めっき触媒付与及び無電解銅めっきを行って、めっき下地導電層を形成する工程。
（ｉ）絶縁樹脂層１２側に感光層を形成し、パターン露光、現像等の一連のパターニング処理を行ってめっきレジストパターン５３を形成する工程。
（ｊ）めっき下地導電層をカソードにして電解銅めっきを行い、所定厚の導体層２３及びコンフォーマルビア３２を形成する工程。
（ｋ）レジストパターン５３を剥離処理し、めっきレジストパターン５３下部にあっためっき下地導電層をフラッシュエッチングにて除去し、第３配線層２３ａ及びコンフォーマルビア３２を形成し、支持体シート６２を除去する工程。
（ｌ）上記絶縁樹脂層、配線層及びコンフォーマルビアもしくはフィルドビア形成工程を必要回数繰り返す工程。
【００１８】
以下の工程を少なくとも備えることを特徴とする請求項１乃至３のいずれか一項に記載の多層プリント配線板の製造方法としたものである。
（ａ）絶縁樹脂層１１及び銅箔２１からなる片面銅箔付樹脂シート１０を準備する工程。
（ｂ）絶縁樹脂層１１の所定位置にビア用孔４１を形成し、デスミア、めっき触媒付与及び無電解銅めっきを行って、めっき下地導電層を形成する工程。
（ｃ）銅箔２１上に支持体シート６１を貼着した後めっき下地導電層上に感光層を形成し、パターン露光、現像等の一連のパターニング処理を行ってめっきレジストパターン５１を形成する工程。
（ｄ）めっき下地導電層をカソードにして電解銅めっきを行い、所定厚の導体層２２及びフィルドビア３１を形成する工程。
（ｅ）めっきレジストパターン５１を剥離処理し、めっきレジストパターン５１下部にあっためっき下地導電層をフラッシュエッチングにて除去し、第２配線層２２ａ及びフィルドビア３１を形成し、支持体シート６１を除去する工程。
（ｆ）第２配線層２２ａ側に支持体シート６２を貼着した後銅箔２１上に感光層を形成し、パターン露光、現像等の一連のパターニング処理を行ってレジストパターン５２を形成する工程。
（ｇ）レジストパターン５２をマスクにして銅箔２１をエッチング処理し、レジストパターン５２を除去して第１配線層２１ａを形成し、支持体シート６２を除去する工程。
（ｈ）第１配線層２１ａ及び第２配線層２２ａ側にそれぞれ所定厚の絶縁樹脂層１３及び絶縁樹脂層１４を形成し、絶縁樹脂層１３及び絶縁樹脂層１４の所定位置にレーザー加工等によりそれぞれビア用孔４３及びビア用孔４４を形成し、デスミア、めっき触媒付与及び無電解銅めっきを行って、めっき下地導電層をそれぞれ形成する工程。
（ｉ）絶縁樹脂層１３及び絶縁樹脂層１４側にそれぞれ感光層を形成し、パターン露光、現像等の一連のパターニング処理を行ってめっきレジストパターン５４及びめっきレジストパターン５５を形成する工程。
（ｊ）めっき下地導電層をカソードにして電解銅めっきを行い、所定厚の導体層２４及びコンフォーマルビア３３、導体層２５及びフィルドビア３４をそれぞれ形成する工程。
（ｋ）めっきレジストパターン５４及５５を剥離処理し、めっきレジストパターン５４及び５５下部にあっためっき下地導電層をフラッシュエッチングにて除去し、第３配線層２４ａ及びコンフォーマルビア３３、第４配線層２５ａ及びフィルドビア３４を形成する工程。
（ｌ）上記絶縁樹脂層、配線層及びコンフォーマルビアもしくはフィルドビア形成工程を必要回数繰り返す工程。
【００１９】
前記支持体シートがポリエステルフィルム、ポリイミドフィルム、アミドフィルム、ポリプロピレンフィルムのいずれかで形成されていることを特徴とする請求項５または６に記載の多層プリント配線板の製造方法としたものである。
【００２０】
【発明の実施の形態】
以下本発明の実施の形態につき説明する。
本発明の多層プリント配線板の一実施例を図１（ａ）、（ｂ）及び（ｃ）に示す。また、本発明の多層プリント配線板に半導体を搭載した半導体装置の一実施例を図２（ａ）〜（ｄ）に示す。
本発明の多層プリント配線板１００は、図１（ａ）に示すように、第１配線層２１ａの一方の面に絶縁樹脂層１１を介して第２配線層２２ａ及びフィルドビア３１が形成されたビルドアップ層２０と、他方の面に第３配線層２３ａ及びコンフォーマルビア３２が形成されたビルドアップ層３０とで構成されており、第１配線層２１ａと第２配線層２２ａとはフィルドビア３１で、また第１配線層２１ａと第３配線層２３ａとはコンフォーマルビア３２で、それぞれ電気的に接続されている。第１配線層２１ａに対してビルドアップ層２０及びビルドアップ層３０が対称に形成された対称構造の３層プリント配線板構造になっている。
【００２１】
本発明の多層プリント配線板１００ａは、図１（ｂ）に示すように、第１配線層２１ａの一方の面に絶縁樹脂層１１を介して第２配線層２２ａ、コンフォーマルビアランド２２ｂ及びコンフォーマルビア３１ａが形成されたビルドアップ層２０ａと、他方の面に第３配線層２３ａ及びコンフォーマルビア３２が形成されたビルドアップ層３０とで構成されており、第１配線層２１ａと第２配線層２２ａとはコンフォーマルビア３１ａで、また第１配線層２１ａと第３配線層２３ａとはコンフォーマルビア３２で、それぞれ電気的に接続されている。さらに、第１配線層２１ａに対してビルドアップ層２０ａ及びビルドアップ層３０が対称に形成された対称構造の３層プリント配線板構造になっている。
【００２２】
また、本発明の多層プリント配線板２００は、図１（ｃ）に示すように、絶縁樹脂層１１の両面に第１配線層２１ａ、第２配線層２２ａ及びフィルドビア３１が形成された両面配線板４０と、両面配線板４０の一方の面に絶縁樹脂層１３を介して第３配線層２４ａ及びコンフォーマルビア３３が形成されたビルドアップ層５０と、他方の面に絶縁層１４を介して第４配線層２５ａ、ランド２５ｂ及びフィルドビア３４が形成されたビルドアップ層６０とで構成されており、第１配線層２１ａと第２配線層２２ａとはフィルドビア３１で、第１配線層２１ａと第３配線層２４ａとはコンフォーマルビア３３で、第２配線層２２ａと第４配線層２５ａとはフィルドビア３４で、それぞれ電気的に接続されている。さらに、絶縁樹脂層１１に対してビルドアップ層５０及びビルドアップ層６０が対称に形成された対称構造の４層プリント配線板構造になっている。
【００２３】
上記本発明の多層プリント配線板１００、１００ａ及び２００は、コア基板のないビルドアップ多層プリント配線板の構造とすることで、コア基板のＢＶＨ（ブラインドビアホール）による配線制約を取り除くことができるとともに、高密度化と薄型化が図れる。
具体的には、配線層のパターン設計自由度が増すとともに、配線層の収容性が向上し、薄型化及び微細配線層の形成が可能になり、高密度化が図れる。
また、対称構造のビルドアップ多層プリント配線板となっているため、薄型化しても配線板の反りが生じ難い。
【００２４】
以下、本発明の半導体装置について説明する。
本発明の半導体装置３００は、図２（ａ）に示すように、本発明の多層プリント配線板１００上のフィルドビアと半導体８０のパッド７１が接合されて半導体８０が搭載されており、半導体８０と多層プリント配線板１００の絶縁樹脂層との間にはアンダーフィル８１樹脂を流し込んだ構造としている。
また、本発明の半導体装置４００は、図２（ｂ）に示すように、本発明の多層プリント配線板１００ａ上のコンフォーマルビアランドと半導体８０のパッド７１が接合されて半導体８０が搭載されており、半導体８０と多層プリント配線板１００ａの絶縁樹脂層との間にはアンダーフィル８１樹脂を流し込んだ構造としている。
【００２５】
本発明の半導体装置５００は、図２（ｃ）に示すように、本発明の多層プリント配線板２００上のフィルドビアまたランドと半導体８０のパッド７１が半田９１を介して接合されて半導体８０が搭載されており、半導体８０と多層プリント配線板２００の絶縁樹脂層との間にはアンダーフィル８１樹脂を流し込んだ構造としている。
また、本発明の半導体装置６００は、図２（ｄ）に示すように、本発明の多層プリント配線板２００上のフィルドビア３４またはランド２５ｂと半導体８０のパッド７１がバンプ９２を介して接合されて半導体８０が搭載されており、半導体８０と多層プリント配線板２００の絶縁樹脂層との間にはアンダーフィル８１樹脂を流し込んだ構造としている。
【００２６】
以下本発明に係る多層プリント配線板の製造方法について説明する
図３（ａ）〜（ｆ）及び図４（ｇ）〜（ｋ）は、請求項５に係わる多層プリント配線板の製造方法の一実施例を工程順に示す模式構成断面図である。
まず、銅箔２１上に、樹脂溶液を塗布するか、プリプレーグを積層して半硬化状態の絶縁樹脂層１１を形成した片面銅箔付樹脂シート１０を準備する（図３（ａ）参照）。
ここで、銅箔２１は、１２〜１８μｍ厚のものが、絶縁層樹脂層１１は、５０〜１００μｍ厚のものが、それぞれ使用される。さらに、片面銅箔付樹脂シート１０に硫酸８０〜１６０ｇ／Ｌと３５ｗｔ％過酸化水素９０〜１５０ｇ／Ｌを組成とする酸化性液を１５〜６０秒間スプレーすることにより、銅箔２１をマクロエッチングして、５〜１０μｍ厚の銅箔にする。これは、エッチング法で微細配線層を形成するための銅箔薄型化の一処方例である。
【００２７】
次に、片面銅箔付樹脂シート１０の絶縁樹脂層１１の所定位置をレーザ加工してビア用孔４１を形成し、デスミア、めっき触媒付与及び無電解銅めっきを行って、めっき下地層（特に、図示せず）を形成する（図３（ｂ）参照）。
ここで、レーザ加工のレーザーとしては、炭酸ガスレーザ、エキシマレーザ、ＹＡＧレーザ等が利用でき、例えば、炭酸ガスレーザを使用した場合スポット径（直径）０．１２５ｍｍのレーザビームを５〜２０ｍＪで１〜３パルス照射するのが好適である。
デスミア処方としては、例えば、ＭＬＢ２１１：シプレイ・ファーイースト（株）製を２０ｖｏｌ％、キューポジットＺが１０ｖｏｌ％からなる膨潤浴に６０〜８５℃で１〜５分間浸漬した後、ＭＬＢ２１３Ａ（シプレイ・ファーイースト（株）製）が１０ｖｏｌ％とＭＬＢ２１３Ｂ（シプレイ・ファーイースト（株）製）が１５ｖｏｌ％とからなるエッチング浴に５５〜７５℃で２〜１０分間浸漬処理し、ＭＬＢ２１６−２（シプレイ・ファーイースト（株）製）が２０ｖｏｌ％からなる中和浴に３５〜５５℃で２〜１０分間浸漬することにより、絶縁樹脂層１１表面及びビア用孔４１のデスミア処理を行う。
【００２８】
また、めっき触媒付与及びめっき下地導電層の形成処方としては、例えば、上記基板をプレディップＣＰ−３０２３（シプレイ・ファーイースト（株）製）浴に２５℃で６０秒間浸漬後、同社製キャタリスト同ＣＰ−３３１６浴に２５℃で１８０秒間、同社製アクセラレーター（ＮＲ−２ＡとＮＲ−２Ｂを各々１０ｖｏｌ％と３ｖｏｌ％で混合した水溶液）に２５℃で３００秒間順次浸漬して、絶縁樹脂層１１表面及びビア用孔４１にパラジウム触媒を付与した後無電解銅めっきを行ってめっき下地導電層（特に、図示せず）を形成する。
【００２９】
次に、銅箔２１上に支持体シート６１を貼着した後、感光性ドライフィルムを８０〜１２０℃の熱ロールで絶縁樹脂層１１上に貼着し、離型シートを剥離して絶縁樹脂層１１上に感光層を形成し、超高圧水銀ランプで５０〜２００ｍＪ／ｃｍ２の紫外線を照射してパターン露光した後、０．５〜２ｗｔ％炭酸ナトリウム水溶液をスプレー現像し、乾燥硬化してめっきレジストパターン５１を形成する（図３（ｃ）参照）。
ここで、支持体シート６１は上記処理基板の補強及び処理工程での銅箔２１の保護を行うためのもので、ポリエステルフィルム、ポリイミドフィルム、アミドフィルム、ポリプロピレンフィルム、ポリサルホンフィルム、ポリフェニルサルホンフィルム、ポリエーテルサルホンフィルム、ポフェニレンサルファイドフィルム、ポフェニレンエーテルフィルム、ポリエーテルエーテルケトンフィルム、ポフェニレンテレフタルアミドフィルムの中から工程処理条件等に合わせて適宜選択して使用する。
【００３０】
次に、めっきレジストパターン５１が形成された配線基板を硫酸銅めっき浴中に浸漬し、めっき下地導電層をカソードにして電解銅めっきを行い、絶縁樹脂層１１上に１０〜１５μｍ厚の導体層２２及びビア用孔４１にフィルドビア３１を形成する（図３（ｄ）参照）。
ここで、電解銅めっき条件としては、例えば、硫酸銅７０〜１００ｇ／Ｌ、硫酸１５０〜２５０ｇ／Ｌ、塩酸５０〜１００ｐｐｍの組成から成る硫酸銅めっき浴を用いて、電流密度１．５〜２．５Ａ／ｄｍ２の条件で２０〜５０分電解銅めっきを行って上記１０〜１５μｍ厚の銅からなる導体層を形成する。
また、ビア用孔４１にはフィルドビアを形成したが特に限定されるものではなく、フィルドビア、コンフォーマルビアを適宜選択して用いれば良い。
【００３１】
次に、０．５〜２ｗｔ％水酸化ナトリウム水溶液をスプレーして、めっきレジストパターン５１を剥離処理し、めっきレジストパターン５１下部にあっためっき下地導電層をフラッシュエッチングで除去し、支持体シート６１を除去して第２配線層２２ａを形成し、銅箔２１上に絶縁樹脂層１１を介して第２配線層２２ａ及びフィルドビア３１が形成されたビルドアップ層２０を形成する（図３（ｅ）参照）。
【００３２】
次に、第２配線層２２ａ側に支持体シート６２を貼着した後感光性のドライフィルムを８０〜１２０℃の熱ロールで絶縁樹脂層１１上に貼着し、離型シートを剥離して、絶縁樹脂層１１上に感光層を形成し、超高圧水銀ランプで５０〜２００ｍＪ／ｃｍ２の紫外線を照射してパターン露光した後、０．５〜２ｗｔ％炭酸ナトリウム水溶液をスプレー現像し、乾燥硬化してレジストパターン５２を形成する（図３（ｆ）参照）。
ここで、支持体シート６２は上記処理基板の補強及び処理工程での銅箔２１の保護を行うためのもので、ポリエステルフィルム、ポリイミドフィルム、アミドフィルム、ポリプロピレンフィルム、ポリサルホンフィルム、ポリフェニルサルホンフィルム、ポリエーテルサルホンフィルム、ポフェニレンサルファイドフィルム、ポフェニレンエーテルフィルム、ポリエーテルエーテルケトンフィルム、ポフェニレンテレフタルアミドフィルムの中から工程処理条件等に合わせて適宜選択して使用する。
【００３３】
次に、レジストパターン５２をマスクにして塩化第二銅２００〜４００ｇ／ｌ、塩酸１００〜１５０ｇ／ｌからなるエッチング液をスプレーして銅箔２１をエッチング除去し、レジストパターン５２を０．５〜２．０ｗｔ％の水酸化ナトリウム水溶液で剥離除去して、第１配線層２１ａを形成する（図４（ｇ）参照）。
【００３４】
次に、第１配線層２１ａ上に樹脂溶液を塗布するか、もしくはプリプレーグシート等を貼着するかの方法で、絶縁樹脂層１２を形成し、絶縁樹脂層１２の所定の位置にレーザー加工等によりビア用孔４２を形成し、上記図３（ｂ）と同じ処方で、デスミア、めっき触媒付与及び無電解銅めっきを行ってめっき下地導電層（特に、図示せず）形成する（図４（ｈ）参照）。
【００３５】
次に、感光性のドライフィルムを８０〜１２０℃の熱ロールで絶縁樹脂層１２上に貼着し、離型シートを剥離して絶縁樹脂層１２上に感光層を形成し、超高圧水銀ランプで５０〜２００ｍＪ／ｃｍ２の紫外線を照射してパターン露光した後、０．５〜２ｗｔ％炭酸ナトリウム水溶液をスプレー現像し、乾燥硬化してめっきレジストパターン５３を形成する（図４（ｉ）参照）。
【００３６】
次に、めっきレジストパターン５３が形成された配線基板を硫酸銅めっき浴中に浸漬し、めっき下地導電層をカソードにして電解銅めっきを行い、絶縁樹脂層１１上に１０〜１５μｍ厚の導体層２３及びビア用孔４２にコンフォーマルビア３２を形成する（図４（ｊ）参照）。
ここで、電解銅めっき条件としては、上記図３（ｄ）の工程に用いた条件と同じ処方で良い。
また、ビア用孔４２にはコンフォーマルビアを形成したが特に限定されるものではなく、コンフォーマルビア、フィルドビアを適宜選択して用いれば良い。
【００３７】
次に、めっきレジストパターン５３を０．５〜２．０ｗｔ％水酸化ナトリウム水溶液で剥離除去し、めっきレジストパターン５３下部にあっためっき下地導電層をフラッシュエッチングで除去して第３配線層２３ａを形成し、支持体シート６２を除去して、第１配線層２１ａの一方の面に絶縁樹脂層１１を介して第２配線層２２ａ及びフィルドビア３１が形成されたビルドアップ層２０、他方の面に絶縁樹脂層１２を介して第３配線層２３ａ及びコンフォーマルビア３２が形成されたビルドアップ層３０からなる３層プリント配線板１００を得る（図４（ｋ）参照）。
さらに、必要に応じて上記絶縁樹脂層、配線層及びコンフォーマルビアもしくはフィルドビア形成工程を必要回数繰り返すことにより、所望の多層プリント配線板を得ることができる。
【００３８】
図５（ａ）〜（ｆ）及び図６（ｇ）〜（ｋ）は、請求項６に係わる多層プリント配線板の製造方法の一実施例を工程順に示す模式構成断面図である。
まず、図５（ａ）〜（ｆ）の工程は、上記図３（ａ）〜（ｆ）と同様の工程で処理し、第１配線層２１ａ、第２配線層２２ａ、ランド２２ｃ及びフィルドビア３２を形成し、絶縁樹脂層１１の両面に第１配線層２１ａと第２配線層２２ａランド２２ｂ及びフィルドビア３２が形成された両面配線板４０を得る（図６（ｇ）参照）。
【００３９】
次に、両面配線板４０の両面にプリプレーグシートを積層して絶縁樹脂層１３及び絶縁樹脂層１４を形成し、絶縁樹脂層１３及び絶縁樹脂層１４の所定の位置にレーザー加工等によりビア用孔４３及びビア用孔４４を形成し、デスミア、めっき触媒付与及び無電解銅めっきを行ってめっき下地導電層（特に、図示せず）形成する（図６（ｈ）参照）。
ここで、デスミア、めっき触媒付与及び無電解銅めっき条件としては、上記図３（ｂ）の工程に用いた条件と同じ処方で良い。
【００４０】
次に、感光性ドライフィルムを８０〜１２０℃の熱ロールで絶縁樹脂層１３及び絶縁樹脂層１４上に貼着し、離型シートを剥離して絶縁樹脂層１３及び絶縁樹脂層１４上に感光層を形成し、超高圧水銀ランプで５０〜２００ｍＪ／ｃｍ２の紫外線を両面照射してパターン露光した後、０．５〜２ｗｔ％炭酸ナトリウム水溶液をスプレー現像し、乾燥硬化してめっきレジストパターン５４及びめっきレジストパターン５５をそれぞれ形成する（図６（ｉ）参照）。
【００４１】
次に、めっきレジストパターン５４及びめっきレジストパターン５５が形成された配線基板を硫酸銅めっき浴中に浸漬し、めっき下地導電層をカソードにして電解銅めっきを行い、絶縁樹脂層１３上に１０〜１５μｍ厚の導体層２４及びビア用孔４３にコンフォーマルビア３３を、絶縁樹脂層１４上に１０〜１５μｍ厚の導体層２５及びビア用孔４４にフィルドビア３４をそれぞれ形成する（図６（ｊ）参照）。
ここで、電解銅めっき条件としては、上記図３（ｄ）の工程に用いた条件と同じ処方で良い。
【００４２】
次に、めっきレジストパターン５４及びめっきレジストパターン５５を０．５〜２．０ｗｔ％水酸化ナトリウム水溶液で剥離除去し、めっきレジストパターン５４及びめっきレジストパターン５５下部にあっためっき下地導電層をフラッシュエッチングで除去して、第３配線層２４ａ、第４配線層２５ａ及びランド２５ｂを形成し、両面配線板４０の一方の面に絶縁樹脂層１３を介して第３配線層２４ａ及びコンフォーマルビア３３が形成されたビルドアップ層５０、他方の面に絶縁樹脂層１３を介して第４配線層２５ａ及びフィルドビア３４が形成されたビルドアップ層５０をそれぞれ形成し、４層プリント配線板２００を得る（図６（ｋ）参照）。
さらに、必要に応じて上記絶縁樹脂層、配線層及びコンフォーマルビアもしくはフィルドビア形成工程を必要回数繰り返すことにより、所望の多層プリント配線板を得ることができる。
【００４３】
【発明の効果】
上記したように、本発明の多層プリント配線板は、コア基板のないビルドアップ多層プリント配線板の構造とすることで、配線層のパターン設計自由度が増すとともに、配線層の収容性が向上し、薄型化及び微細配線層の形成が可能になり、高密度化が図れる。
また、対称構造のビルドアップ多層プリント配線板となっているため、薄型化しても配線板の反りが生じ難い。
また、本発明の多層プリント配線板の製造方法では、セミアディティブ法を用いて配線層を形成しているので、微細パターンの配線層を容易に得ることができる。
また、支持体シートを用いているので、多層プリント配線板の製造工程中での保護層を兼ねた処理基板の補強を容易に実施でき、特に、薄型化した配線板を製造する場合には変形防止効果が発揮される。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は、本発明の多層プリント配線板の一実施例を示す模式構成断面図である。
【図２】（ａ）〜（ｄ）は、本発明の半導体装置の一実施例を示す模式構成断面図である。
【図３】（ａ）及び（ｆ）は、本発明の請求項５に係る多層プリント配線板の製造法における工程の一部を模式的に示す断面図である。
【図４】（ｇ）及び（ｋ）は、本発明の請求項５に係る多層プリント配線板の製造法における工程の一部を模式的に示す断面図である。
【図５】（ａ）及び（ｆ）は、本発明の請求項６に係る多層プリント配線板の製造法における工程の一部を模式的に示す断面図である。
【図６】（ｇ）及び（ｋ）は、本発明の請求項６に係る多層プリント配線板の製造法における工程の一部を模式的に示す断面図である。
【図７】（ａ）及び（ｆ）は、従来の多層プリント配線板の製造法の工程一例を模式的に示す断面図である。
【図８】（ａ）及び（ｄ）は、従来の多層プリント配線板の製造法の工程一例を模式的に示す断面図である。
【符号の説明】
１０……片面銅箔付樹脂シート
１１、１２、１３、１４、１１１、１１４……絶縁樹脂層
２０、２０ａ、３０、５０、６０、７３０、７４０、８３０……ビルドアップ層
２１、１２１、１２２、１２５、１２６……銅箔
２１ａ……第１配線層
２２、２３、２４、２５……導体層
２２ａ……第２配線層
２２ｂ……コンフォーマルビアランド
２２ｃ、２５ｂ……ランド
２３ａ、２４ａ……第３配線層
２５ａ……第４配線層
３１、３４……フィルドビア
３１ａ、３２、３３、１３１、１３４、１３５……コンフォーマルビア
４０……両面配線板
４１、４２、４３、４４、１４１、１４２……ビア用孔
５１、５３、５４、５５、１５１……めっきレジストパターン
５２、１５３……レジストパターン
６１、６２……支持体シート
７１……パッド
８０……半導体
８１……アンダーフィル
９１……半田
９２……バンプ
１００、１００ａ、２００、７００、８００……多層プリント配線板
１２１ａ、１２２ａ、１２５ａ、１２６ａ、１２７、１２８、１２９……配線層
１５２、１５４……保護マスク層
３００、４００、５００、６００……半導体装置
７１０、８１０……両面銅貼り積層板
７２０、８２０……コア基板
Claims (7)
- 第１配線層の両面に絶縁樹脂層を介して複数の配線層が形成されていることを特徴とする多層プリント配線板。
- 前記第１配線層と前記配線層及び前記配線層間は前記絶縁樹脂層を介してコンフォーマルビアもしくはフィルドビアにて電気的に接続されていることを特徴とする請求項１に記載の多層プリント配線板。
- 請求項１または２に記載の多層プリント配線板は対称構造になっていることを特徴とする多層プリント配線板。
- 請求項１乃至３のいずれか一項に記載の多層プリント配線板上に半導体を搭載したことを特徴とする半導体装置
- 以下の工程を少なくとも備えることを特徴とする請求項１乃至３のいずれか一項に記載の多層プリント配線板の製造方法。
（ａ）絶縁樹脂層（１１）及び銅箔（２１）からなる片面銅箔付樹脂シート（１０）を準備する工程。
（ｂ）片面銅箔付樹脂シート（１０）の絶縁樹脂層（１１）の所定位置にビア用孔（４１）を形成し、デスミア、めっき触媒付与及び無電解銅めっきを行って、めっき下地導電層を形成する工程。
（ｃ）銅箔（２１）上に支持体シート（６１）を貼着した後めっき下地導電層上に感光層を形成し、パターン露光、現像等の一連のパターニング処理を行ってめっきレジストパターン（５１）を形成する工程。
（ｄ）めっき下地導電層をカソードにして電解銅めっきを行って所定厚の導体層（２２）及びフィルドビア（３１）を形成する工程。
（ｅ）レジストパターン（５１）を剥離処理し、めっきレジストパターン（５１）下部にあっためっき下地導電層をフラッシュエッチングにて除去し、第２配線層（２２ａ）及びフィルドビア（３１）を形成し、支持体シート（６１）を除去する工程。
（ｆ）第２配線層（２２ａ）側に支持体シート（６２）を貼着した後銅箔（２１）上に感光層を形成し、パターン露光、現像等の一連のパターニング処理を行ってレジストパターン（５２）を形成する工程。
（ｇ）レジストパターン（５２）をマスクにして銅箔（２１）をエッチング処理し、レジストパターン（５２）を剥離処理して、第１配線層（２１ａ）を形成する工程。
（ｈ）第１配線層（２１ａ）側に所定厚の絶縁樹脂層（１２）を形成し、絶縁樹脂層（１２）の所定位置にレーザー加工等によりビア用孔（４２）を形成し、デスミア、めっき触媒付与及び無電解銅めっきを行って、めっき下地導電層を形成する工程。
（ｉ）絶縁樹脂層（１２）側に感光層を形成し、パターン露光、現像等の一連のパターニング処理を行ってめっきレジストパターン（５３）を形成する工程。
（ｊ）めっき下地導電層をカソードにして電解銅めっきを行い、所定厚の導体層（２３）及びコンフォーマルビア（３２）を形成する工程。
（ｋ）レジストパターン（５３）を剥離処理し、めっきレジストパターン（５３）下部にあっためっき下地導電層をフラッシュエッチングにて除去し、第３配線層（２３ａ）及びコンフォーマルビア（３２）を形成し、支持体シート（６２）を除去する工程。
（ｌ）上記絶縁樹脂層、配線層及びコンフォーマルビアもしくはフィルドビア形成工程を必要回数繰り返す工程。 - 以下の工程を少なくとも備えることを特徴とする請求項１乃至３のいずれか一項に記載の多層プリント配線板の製造方法。
（ａ）絶縁樹脂層（１１）及び銅箔（２１）からなる片面銅箔付樹脂シート（１０）を準備する工程。
（ｂ）絶縁樹脂層（１１）の所定位置にビア用孔（４１）を形成し、デスミア、めっき触媒付与及び無電解銅めっきを行って、めっき下地導電層を形成する工程。
（ｃ）銅箔（２１）上に支持体シート（６１）を貼着した後めっき下地導電層上に感光層を形成し、パターン露光、現像等の一連のパターニング処理を行ってめっきレジストパターン（５１）を形成する工程。
（ｄ）めっき下地導電層をカソードにして電解銅めっきを行い、所定厚の導体層（２２）及びフィルドビア（３１）を形成する工程。
（ｅ）めっきレジストパターン（５１）を剥離処理し、めっきレジストパターン（５１）下部にあっためっき下地導電層をフラッシュエッチングにて除去し、第２配線層（２２ａ）及びフィルドビア（３１）を形成し、支持体シート（６１）を除去する工程。
（ｆ）第２配線層（２２ａ）側に支持体シート（６２）を貼着した後銅箔（２１）上に感光層を形成し、パターン露光、現像等の一連のパターニング処理を行ってレジストパターン（５２）を形成する工程。
（ｇ）レジストパターン（５２）をマスクにして銅箔（２１）をエッチング処理し、レジストパターン（５２）を除去して第１配線層（２１ａ）を形成し、支持体シート（６２）を除去する工程。
（ｈ）第１配線層（２１ａ）及び第２配線層（２２ａ）側にそれぞれ所定厚の絶縁樹脂層（１３）及び絶縁樹脂層（１４）を形成し、絶縁樹脂層（１３）及び絶縁樹脂層（１４）の所定位置にレーザー加工等によりそれぞれビア用孔（４３）及びビア用孔（４４）を形成し、デスミア、めっき触媒付与及び無電解銅めっきを行って、めっき下地導電層をそれぞれ形成する工程。
（ｉ）絶縁樹脂層（１３）及び絶縁樹脂層（１４）側にそれぞれ感光層を形成し、パターン露光、現像等の一連のパターニング処理を行ってめっきレジストパターン（５４）及びめっきレジストパターン（５５）を形成する工程。
（ｊ）めっき下地導電層をカソードにして電解銅めっきを行い、所定厚の導体層（２４）及びコンフォーマルビア（３３）、導体層（２５）及びフィルドビア（３４）をそれぞれ形成する工程。
（ｋ）めっきレジストパターン（５４）及（５５）を剥離処理し、めっきレジストパターン（５４）及び（５５）下部にあっためっき下地導電層をフラッシュエッチングにて除去し、第３配線層（２４ａ）及びコンフォーマルビア（３３）、第４配線層（２５ａ）及びフィルドビア（３４）を形成する工程。
（ｌ）上記絶縁樹脂層、配線層及びコンフォーマルビアもしくはフィルドビア形成工程を必要回数繰り返す工程。 - 前記支持体シートがポリエステルフィルム、ポリイミドフィルム、アミドフィルム、ポリプロピレンフィルムのいずれかで形成されていることを特徴とする請求項５または６に記載の多層プリント配線板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003052445A JP4066848B2 (ja) | 2003-02-28 | 2003-02-28 | 多層プリント配線板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003052445A JP4066848B2 (ja) | 2003-02-28 | 2003-02-28 | 多層プリント配線板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004265967A true JP2004265967A (ja) | 2004-09-24 |
| JP4066848B2 JP4066848B2 (ja) | 2008-03-26 |
Family
ID=33117317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003052445A Expired - Fee Related JP4066848B2 (ja) | 2003-02-28 | 2003-02-28 | 多層プリント配線板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4066848B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006245122A (ja) * | 2005-03-01 | 2006-09-14 | Dainippon Printing Co Ltd | 配線部材および配線部材の製造方法 |
| JP2006294692A (ja) * | 2005-04-06 | 2006-10-26 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP2007035825A (ja) * | 2005-07-26 | 2007-02-08 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP2007149731A (ja) * | 2005-11-24 | 2007-06-14 | Shinko Electric Ind Co Ltd | 配線基板、半導体装置、及び配線基板の製造方法 |
| JP2009164557A (ja) * | 2008-01-03 | 2009-07-23 | Samsung Electro-Mechanics Co Ltd | 印刷回路基板及びその製造方法 |
| US7928001B2 (en) * | 2006-10-02 | 2011-04-19 | Renesas Electronics Corporation | Electronic device and method of manufacturing the same |
| US8027169B2 (en) | 2005-11-02 | 2011-09-27 | Ibiden Co., Ltd. | Multilayer printed wiring board for semiconductor devices and method for manufacturing the board |
| JP2012060159A (ja) * | 2011-12-05 | 2012-03-22 | Shinko Electric Ind Co Ltd | 配線基板、半導体装置、及び配線基板の製造方法 |
| US8237056B2 (en) | 2008-11-12 | 2012-08-07 | Ibiden Co., Ltd. | Printed wiring board having a stiffener |
| US9078344B2 (en) | 2011-11-23 | 2015-07-07 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and manufacturing method thereof |
| JP2016134395A (ja) * | 2015-01-15 | 2016-07-25 | イビデン株式会社 | プリント配線板の製造方法 |
| WO2022113968A1 (ja) * | 2020-11-27 | 2022-06-02 | 京セラ株式会社 | 印刷配線板および印刷配線板の製造方法 |
-
2003
- 2003-02-28 JP JP2003052445A patent/JP4066848B2/ja not_active Expired - Fee Related
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4620495B2 (ja) * | 2005-03-01 | 2011-01-26 | 大日本印刷株式会社 | フレキシャーおよびフレキシャーの製造方法 |
| JP2006245122A (ja) * | 2005-03-01 | 2006-09-14 | Dainippon Printing Co Ltd | 配線部材および配線部材の製造方法 |
| US8035231B2 (en) | 2005-04-06 | 2011-10-11 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| US7927999B2 (en) | 2005-04-06 | 2011-04-19 | Renesas Electronics Corporation | Method of forming metal interconnect layers for flip chip device |
| JP2006294692A (ja) * | 2005-04-06 | 2006-10-26 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| US8058165B2 (en) | 2005-07-26 | 2011-11-15 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| JP2007035825A (ja) * | 2005-07-26 | 2007-02-08 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP5105168B2 (ja) * | 2005-11-02 | 2012-12-19 | イビデン株式会社 | 多層プリント配線板 |
| US8624121B2 (en) | 2005-11-02 | 2014-01-07 | Ibiden Co., Ltd. | Multilayer printed wiring board for semiconductor devices and method for manufacturing the board |
| US8027169B2 (en) | 2005-11-02 | 2011-09-27 | Ibiden Co., Ltd. | Multilayer printed wiring board for semiconductor devices and method for manufacturing the board |
| US8085546B2 (en) | 2005-11-02 | 2011-12-27 | Ibiden Co., Ltd. | Multilayer printed wiring board for semiconductor devices and method for manufacturing the board |
| JP2012039139A (ja) * | 2005-11-02 | 2012-02-23 | Ibiden Co Ltd | 多層プリント配線板 |
| JP2007149731A (ja) * | 2005-11-24 | 2007-06-14 | Shinko Electric Ind Co Ltd | 配線基板、半導体装置、及び配線基板の製造方法 |
| US7928001B2 (en) * | 2006-10-02 | 2011-04-19 | Renesas Electronics Corporation | Electronic device and method of manufacturing the same |
| JP2009164557A (ja) * | 2008-01-03 | 2009-07-23 | Samsung Electro-Mechanics Co Ltd | 印刷回路基板及びその製造方法 |
| US8181339B2 (en) | 2008-01-03 | 2012-05-22 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing a printed circuit board |
| JP4721196B2 (ja) * | 2008-01-03 | 2011-07-13 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 印刷回路基板の製造方法 |
| US8237056B2 (en) | 2008-11-12 | 2012-08-07 | Ibiden Co., Ltd. | Printed wiring board having a stiffener |
| US9078344B2 (en) | 2011-11-23 | 2015-07-07 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and manufacturing method thereof |
| JP2012060159A (ja) * | 2011-12-05 | 2012-03-22 | Shinko Electric Ind Co Ltd | 配線基板、半導体装置、及び配線基板の製造方法 |
| JP2016134395A (ja) * | 2015-01-15 | 2016-07-25 | イビデン株式会社 | プリント配線板の製造方法 |
| WO2022113968A1 (ja) * | 2020-11-27 | 2022-06-02 | 京セラ株式会社 | 印刷配線板および印刷配線板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4066848B2 (ja) | 2008-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4187352B2 (ja) | ビルドアップ多層プリント配線板及びビルドアップ多層プリント配線板の製造方法 | |
| JP2004311736A (ja) | チップ部品内蔵ビルドアップ多層配線板の製造方法 | |
| JP4066848B2 (ja) | 多層プリント配線板の製造方法 | |
| JP2009283671A (ja) | プリント配線板の製造方法 | |
| JPH1027960A (ja) | 多層プリント配線板の製造方法 | |
| JPH1075069A (ja) | Ｙａｇレーザを利用したビルドアップ多層印刷回路基板の製造方法 | |
| JP2001251054A (ja) | 多層プリント配線板用回路基板の製造方法 | |
| JP3596374B2 (ja) | 多層プリント配線板の製造方法 | |
| JP2011139010A (ja) | 回路基板およびその製造方法 | |
| JP3012590B2 (ja) | 多層印刷配線板の製造方法 | |
| JP2003124637A (ja) | 多層配線板 | |
| JPH1187865A (ja) | プリント配線板およびその製造方法 | |
| KR20070034766A (ko) | 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 및 그제조방법 | |
| JP2002134918A (ja) | 多層プリント配線板の製造方法 | |
| KR101715941B1 (ko) | 인쇄회로기판의 제조 방법 | |
| JP2004158521A (ja) | 多層印刷配線板及びその製造方法並びに半導体装置 | |
| JP2001015919A (ja) | 多層プリント配線板用回路基板とその製造方法および多層プリント配線板 | |
| JP2004152935A (ja) | 印刷配線板 | |
| JP2004071749A (ja) | 多層回路配線板の製造方法 | |
| JP2015222805A (ja) | 印刷配線板およびその製造方法 | |
| JP6598694B2 (ja) | 厚銅回路基板およびその製造方法 | |
| JP2005333050A (ja) | プリント配線板およびビアフィルめっきを用いたビアホールの形成方法 | |
| JP2000091742A (ja) | プリント配線板の製造方法 | |
| JPH098458A (ja) | プリント配線板及びその製造方法 | |
| KR101144573B1 (ko) | 인쇄회로기판 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050824 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070720 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070814 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071011 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071218 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071231 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140118 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |