JP2004253999A - 信号中継回路 - Google Patents
信号中継回路 Download PDFInfo
- Publication number
- JP2004253999A JP2004253999A JP2003041192A JP2003041192A JP2004253999A JP 2004253999 A JP2004253999 A JP 2004253999A JP 2003041192 A JP2003041192 A JP 2003041192A JP 2003041192 A JP2003041192 A JP 2003041192A JP 2004253999 A JP2004253999 A JP 2004253999A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- resistor
- capacitor
- transmission line
- relay circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 36
- 230000005540 biological transmission Effects 0.000 claims description 53
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 2
- 230000014509 gene expression Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000008054 signal transmission Effects 0.000 description 4
- 230000002238 attenuated effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/20—Repeater circuits; Relay circuits
- H04L25/24—Relay circuits using discharge tubes or semiconductor devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Abstract
【課題】信号を中継するためのバッファＩＣによるコストやコモンモードノイズの問題を回避可能な信号中継回路を提供する。
【解決手段】デジタル信号から直流成分を除去したデジタル復元信号を信号受信部７側に送出するコンデンサ３と、供給電源８に一方の端子が接続され、コンデンサ３と信号受信部７間の中継点に他方の端子が接続された、信号発生部１からのＬｏｗレベル出力電流よりも流れる電流が小さくなるような抵抗値に設定された第１の抵抗４と、中継点に一方の端子が接続され、他方の端子が接地電位に接続された、信号発生部１からのＨｉｇｈレベル出力電流よりも流れる電流が小さくなるような抵抗値に設定された第２の抵抗５とを有する構成である。
【選択図】 図１
【解決手段】デジタル信号から直流成分を除去したデジタル復元信号を信号受信部７側に送出するコンデンサ３と、供給電源８に一方の端子が接続され、コンデンサ３と信号受信部７間の中継点に他方の端子が接続された、信号発生部１からのＬｏｗレベル出力電流よりも流れる電流が小さくなるような抵抗値に設定された第１の抵抗４と、中継点に一方の端子が接続され、他方の端子が接地電位に接続された、信号発生部１からのＨｉｇｈレベル出力電流よりも流れる電流が小さくなるような抵抗値に設定された第２の抵抗５とを有する構成である。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、クロック信号等のデジタル信号を中継するための信号中継回路に関する。
【０００２】
【従来の技術】
従来の信号中継回路について説明する。図４は従来技術による信号中継回路の一構成例を示すブロック図である。
【０００３】
図４に示すように、信号中継回路は、信号発信部となるドライバＩＣ１から第１の伝送線路１０を介して受信したクロック信号を、第２の伝送線路１２を介して信号受信部となる受端ＩＣ７に送出するバッファＩＣ１１を有する構成である。ドライバＩＣ１の駆動能力によりクロック信号を送信するための伝送線路長が制限されるため、伝送線路の途中にバッファＩＣ１１を設けて、クロック信号の伝送距離を延ばすようにしていた。
【０００４】
なお、自励発振をなくすことを目的として、交流信号用レベルシフタに、交流信号から直流成分を除去するためのコンデンサと、コンデンサおよびインバータの接続点に抵抗とを設けた構成が開示されている（例えば、特許文献１参照）。
【０００５】
【特許文献１】
特開平７−１７０１６７号公報
【０００６】
【発明が解決しようとする課題】
伝送線路の途中にバッファＩＣを設けた構成では、ドライバＩＣおよびバッファＩＣの貫通電流によるコモンモードノイズが発生し、コモンモードノイズが電源やグランドへ重畳すると、他の回路の誤動作やＥＭＩ（電磁障害）問題を引き起こすおそれがあった。また、高価なバッファＩＣを用いることにより、設備にかかるコストが高くなるという問題があった。
【０００７】
本発明は上記したような従来の技術が有する問題点を解決するためになされたものであり、信号を中継するためのバッファＩＣによるコストやコモンモードノイズの問題を回避可能な信号中継回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するための本発明の信号中継回路は、信号発生部から信号受信部に送信されるデジタル信号を中継する信号中継回路であって、
受信した前記デジタル信号から直流成分を除去したデジタル復元信号を前記信号受信部側に送出する、前記信号発生部と前記信号受信部間に接続されたコンデンサと、
前記コンデンサから受信したデジタル復元信号の電位を引き上げるための供給電源に一方の端子が接続され、前記コンデンサと前記信号受信部間の中継点に他方の端子が接続された、前記信号発生部からのＬｏｗレベル出力電流よりも流れる電流が小さくなるような抵抗値に設定された第１の抵抗と、
前記中継点に一方の端子が接続され、他方の端子が接地電位に接続された、前記信号発生部からのＨｉｇｈレベル出力電流よりも流れる電流が小さくなるような抵抗値に設定された第２の抵抗と、
を有する構成である。
【０００９】
また、上記本発明の信号中継回路において、前記第２の抵抗の抵抗値は、
前記信号受信部から前記第２の抵抗を介して接地電位に流れる微小電流であるリーク電流による電圧降下分がＬｏｗレベル電位の最大値を越えないように設定されていてもよい。
【００１０】
また、上記本発明の信号中継回路において、前記供給電源と前記信号受信部の電源電圧が等しい場合、
前記第１の抵抗と前記第２の抵抗の抵抗値が等しいこととしてもよい。
【００１１】
さらに、上記本発明の信号中継回路において、前記信号発生部と前記コンデンサ間に伝送線路を有する場合、
前記伝送線路および前記コンデンサの合成抵抗値をＲＺ、前記伝送線路のインピーダンスをＺ０、前記デジタル信号の周波数をｆ、角周波数ω＝２πｆとした場合、前記コンデンサの容量値Ｃは、
Ｃ＝ω− １（Ｚ０ ２−ＲＺ ２）− １／２
の式により決定されることとしてもよい。
【００１２】
（作用）
上述のように構成される本発明では、供給電源に接続された第１の抵抗に流れる電流がＬｏｗレベル出力電流よりも小さくなるようにしているため、信号受信部はデジタル復元信号のＬｏｗレベルを認識でき、接地電位に接続された第２の抵抗に流れる電流をＨｉｇｈレベル出力電流よりも小さくなるようにしているため、信号受信部はデジタル復元信号のＨｉｇｈレベルを認識できる。
【００１３】
また、本発明では、信号受信部からのリーク電流があっても、中継点の電位がＬｏｗレベル電位の最大値を越えないように第２の抵抗の抵抗値を設定しているため、信号受信部はデジタル復元信号のＬｏｗレベルを認識可能となる。
【００１４】
また、本発明では、中継点の電位を信号受信部の電源電圧の中間電位になるようにしているため、信号受信部にＨｉｇｈレベルおよびＬｏｗレベルの両方に十分な振幅電圧の信号を送信できる。
【００１５】
さらに、本発明では、伝送線路およびコンデンサの合成抵抗、伝送線路のインピーダンス、ならびにデジタル信号の周波数に合わせて、コンデンサの最適な容量値が求まる。
【００１６】
【発明の実施の形態】
本発明の信号中継回路は、ドライバＩＣより第１の伝送線路を介して受信したデジタル信号のＡＣ（交流）成分を取り出すためのコンデンサと、受端ＩＣの入力に合わせた振幅電圧を確保するための抵抗とを有することを特徴とする。
【００１７】
本発明の信号中継回路の構成について説明する。
【００１８】
図１は本発明の信号中継回路の一構成例を示す回路図である。なお、本実施例では、伝送するデジタル信号をクロック信号の場合で説明する。
【００１９】
図１に示すように、本発明の信号中継回路は、信号発信部となるドライバＩＣ１より第１の伝送線路２を介して受信したクロック信号をＡＣカップリングしてＡＣ的な信号であるクロック復元信号を生成するためのコンデンサ３と、コンデンサ３から受信するクロック復元信号の振幅電圧を信号受信部となる受端ＩＣ７に合わせるための第１の抵抗４および第２の抵抗５とを有する構成である。
【００２０】
図１に示すように、ドライバＩＣ１の出力端子に第１の伝送線路２の一端が接続され、第１の伝送線路２の他端がコンデンサ３の一方の端子に接続されている。コンデンサ３の他方の端子は第２の伝送線路６の一端に接続されている。第２の伝送線路６の他端は受端ＩＣ７の入力端子に接続されている。コンデンサ３と第２の伝送線路６の間の中継点に、第１の抵抗４および第２の抵抗５の一方の端子が接続されている。第１の抵抗４の他方の端子は、受端ＩＣ７の電源電位Ｖｃｃと同じ電位を供給する供給電源８に接続され、Ｖｃｃが印加されている。一方、第２の抵抗５の他方の端子は接地電位に接続されている。
【００２１】
コンデンサ３は、ドライバＩＣ１から第１の伝送線路２を介して受信するクロック信号からＤＣ（直流）成分を除去する。
【００２２】
第１の抵抗４は、ドライバＩＣ１からのＬｏｗレベル出力電流ＩＯＬよりも流れる電流が小さくなるような抵抗値に設定されている。その理由は、ドライバＩＣ１から出力されたＬｏｗレベルの信号を上記中継点を介して第２の伝送線路６側に送るには、第１の抵抗４に流れる電流がＩＯＬよりも小さくなければならないためである。
【００２３】
第２の抵抗５は、ドライバＩＣ１からのＨｉｇｈレベル出力電流ＩＯＨよりも流れる電流が小さくなるような抵抗値に設定されている。その理由は、ドライバＩＣ１から出力されたＨｉｇｈレベルの信号を中継点を介して第２の伝送線路６側に送るには、第２の抵抗５に流れる電流がＩＯＨよりも小さくなければならないためである。また、第２の抵抗５は、受端ＩＣ７の電源から第２の伝送線路６および第２の抵抗５を介して接地電位に流れる微小電流であるリーク電流ＩＲが流れても、受端ＩＣ７がＬｏｗレベルと判定する電位Ｖｒの最大値Ｖｒｍａｘを中継点の電位が越えないような抵抗値に設定されている。
【００２４】
さらに、ＨｉｇｈレベルおよびＬｏｗレベルの両方に振幅電圧を十分確保するために、第１の抵抗４および第２の抵抗５は、抵抗値が等しくなるように設定される。
【００２５】
上述のように第１の抵抗４および第２の抵抗５を設定することで、第１の伝送線路２および第２の伝送線路６でのドライバＩＣ１の出力電流の減衰を防ぎ、ドライバＩＣ１から受端ＩＣ７への信号の伝送を可能にする。
【００２６】
なお、第１の伝送線路２および第２の伝送線路６の長さを同じにしている。
【００２７】
次に、上記構成のうち、第１の抵抗４の条件について説明する。
第１の抵抗４の抵抗値は、上述したように、第１の抵抗４に流れる電流がＬｏｗレベル出力電流ＩＯＬよりも小さくなるように設定される。そのため、第１の抵抗４の抵抗値Ｒ４は、供給電源電圧ＶｃｃおよびＩＯＬと以下の関係式を満たす値となる。
ＩＯＬ＞（Ｖｃｃ／Ｒ４）・・・・・（１）
【００２８】
次に、第２の抵抗５の条件について説明する。
第２の抵抗５の抵抗値は、上述したように、第２の抵抗５に流れる電流がＨｉｇｈレベル出力電流ＩＯＨよりも小さくなるように設定される。そのため、第２の抵抗５の抵抗値Ｒ５は、ドライバＩＣ１に印加される電圧ＶｄｄおよびＩＯＨと以下の関係式を満たす値となる。
ＩＯＨ＞（Ｖｄｄ／Ｒ５）・・・・・（２）
【００２９】
また、第２の抵抗５は、上述したように、受端ＩＣ７によるリーク電流ＩＲが流れても、中継点の電位がＬｏｗレベル電位の最大値Ｖｒｍａｘを越えないような抵抗値に設定される。そのため、第２の抵抗５の抵抗値Ｒ５は、ＶｒｍａｘおよびＩＲと以下の関係式を満たす値となる。
Ｖｒｍａｘ≧Ｒ５×ＩＲ・・・・・（３）
上記式（２）および（３）から、抵抗値Ｒ５は以下の関係式を満たす値となる。
（Ｖｄｄ／ＩＯＨ）＜Ｒ５≦（Ｖｒｍａｘ／ＩＲ）・・・（４）
【００３０】
さらに、ＨｉｇｈレベルおよびＬｏｗレベルの両方に振幅電圧を十分確保するために、振幅の中間電位となるＶｔｈは、抵抗値Ｒ４およびＲ５ならびにＶｃｃと以下の関係式を満たす値となる。
Ｖｔｈ＝Ｖｃｃ／２＝｛Ｒ５／（Ｒ４＋Ｒ５）｝Ｖｃｃ・・・・（５）
Ｒ４＝Ｒ５・・・・・（６）
【００３１】
次に、コンデンサ３の条件について説明する。
第１の伝送線路２のインピーダンスをＺ０、第１の伝送線路２およびコンデンサ３の合成抵抗値をＲＺ、クロック信号の周波数をｆとすると、コンデンサ３の容量値Ｃは、以下の関係式を満たす値となる。なお、角周波数ω＝２πｆである。
Ｚ０＝｛ＲＺ ２＋（１／ω２Ｃ２）｝１／２・・・・・（７）
Ｃ＝ω− １（Ｚ０ ２−ＲＺ ２）− １／２・・・・・（８）
【００３２】
なお、周波数ｆに制限はないが、周波数ｆが高くなるほど、第１の伝送線路２の長さを短くする必要がある。その理由は、第１の伝送線路２が長くなると、第１の伝送線路２の寄生容量が大きくなり、寄生容量が大きいほど、コンデンサ３でＬｏｗレベルからＨｉｇｈレベルに切り替わるまでにかかる時間が長くなり、コンデンサ３で受信する信号が周波数に追随できなくなるためである。
【００３３】
次に、上記構成の信号中継回路の具体例を説明する。以下では、Ｖｃｃ＝２．５Ｖ、Ｖｄｄ＝３．３Ｖ、Ｖｒｍａｘ＝０．７Ｖ、ＩＯＬ＝ＩＯＨ＝４ｍＡ、ＩＲ＝１μＡ、ｆ＝１００ＭＨｚ、第２の伝送線路６のインピーダンスＺ１＝５０Ωとする。
【００３４】
上記式（２）から、Ｒ４＞６２５と求まり、上記式（４）から、７００Ｋ≧Ｒ５＞８２５と求まる。また、上記式（６）から、７００Ｋ≧Ｒ５＝Ｒ４＞８２５となる。
【００３５】
さらに、設計値により、Ｚ０＝５０Ω、ＲＺ＝０．０４Ωとすると、上記式（８）から、コンデンサ３の容量値Ｃは０．３２ｐＦと求まる。
【００３６】
次に、本発明の信号中継回路を用いた場合と、本発明の信号中継回路を用いない場合とで受端ＩＣにおけるクロック信号の受端波形を比較した実験について説明する。なお、実験に用いた本発明の信号中継回路は、上述の具体例の場合の構成とした。
【００３７】
実験において、本発明の信号中継回路を用いない場合の構成例について説明する。
【００３８】
図２は、本発明の信号中継回路を設けない場合の一構成例を示すブロック図である。ドライバＩＣ１および受端ＩＣ７を結ぶ第３の伝送線路１６の線路長Ｌ１６は、図１に示した第１の伝送線路２の線路長Ｌ２、および第２の伝送線路６の線路長Ｌ６と以下に示す式の関係にある。
Ｌ２＋Ｌ６＝１．５×Ｌ１６・・・・（８）
【００３９】
式（８）から、第３の伝送線路１６の長さは、第１の伝送線路２および第２の伝送線路６の長さの和の約７割である。
【００４０】
次に、実験の結果について説明する。
【００４１】
図３は受端ＩＣの受端波形を示すグラフである。横軸は時間Ｔを示し、縦軸は受端波形の振幅電圧Ｖを示す。なお、Ｈｉｇｈレベルの信号が理想的な状態で受端ＩＣに入力された場合の受端波形である期待値波形Ｄ０の振幅電圧値をＶ０＝Ｖｃｃ＝２．５Ｖとする。また、受端ＩＣ７がＨｉｇｈレベルとして認識できる入力電位の下限値を２Ｖとする。さらに、図３では、振幅電圧の大きさを比較しやすくするために、各波形の振幅電圧の最小値を受端ＩＣ７のＶｒに一致させている。
【００４２】
図３に示すように、本発明の信号中継回路を設けない場合、受端波形Ｄ１の振幅電圧Ｖ１はＶ０の５０％の１．２５Ｖであった。受端波形Ｄ１がＶｃｃの半分の電圧である１．２５Ｖを中心に振幅すると考えると、第３の伝送線路１６を介して送出されるＨｉｇｈレベルの電圧は、１．２５＋（１．２５／２）＝１．８７５Ｖとなり、上記下限値の２Ｖより低い値である。そのため、受端ＩＣ７はＨｉｇｈレベルを認識できない。
【００４３】
これに対して、本発明の信号中継回路を用いた場合、受端波形Ｄ２の振幅電圧Ｖ２は、Ｖ０より１０％減衰した電圧の２．２５Ｖであった。受端波形Ｄ２がＶｃｃの半分の電圧である１．２５Ｖを中心に振幅すると考えると、第２の伝送線路６を介して送出されるＨｉｇｈレベルの電圧は、１．２５＋（２．２５／２）＝２．３７５Ｖとなり、上記下限値の２Ｖより大きい。そのため、受端ＩＣ７はＨｉｇｈレベルを認識可能となる。また、Ｌｏｗレベルの電圧は、１．２５―（２．２５／２）＝０．１２５Ｖとなり、受端ＩＣ７がＬｏｗレベルと判定する電位Ｖｒの最大値Ｖｒｍａｘの０．８Ｖより小さい。そのため、受端ＩＣ７はＬｏｗレベルも認識可能となる。
【００４４】
上述の結果から、本発明の信号中継回路を伝送線路の途中に設けたことにより、受端ＩＣは期待値波形に近い振幅電圧を受信するため、信号伝送のための十分な振幅を確保できることがわかった。
【００４５】
なお、上記供給電源８には受端ＩＣ７の電源電圧Ｖｃｃが印加されていたが、Ｖｃｃより大きな電圧が印加されてもよい。
【００４６】
また、ドライバＩＣ１および受端ＩＣ７には、例えば、ＨＳＴＬ（Ｈｉｇｈ−Ｓｐｅｅｄ Ｔｒａｎｓｉｓｔｏｒ Ｌｏｇｉｃ）、ＬＶＴＴＬ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｔｒａｎｓｉｓｔｏｒ Ｔｒａｎｓｉｓｔｏｒ Ｌｏｇｉｃ）、ＬＶＤＳ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）、ＥＣＬ（Ｅｍｉｔｔｅｒ―Ｃｏｕｐｌｅｄ Ｌｏｇｉｃ）およびＰＥＣＬ（Ｐｏｓｉｔｉｖｅ Ｅｍｉｔｔｅｒ―Ｃｏｕｐｌｅｄ Ｌｏｇｉｃ）等の入力インターフェース規格に適合する半導体集積回路が適用可能である。
【００４７】
本発明では、コンデンサおよび抵抗の個別部品を有する信号中継回路を伝送線路の途中に設けることで、十分な振幅を確保した信号を伝送できる。
【００４８】
また、従来のバッファＩＣを用いる場合に比べて設備コストを低減できる。
【００４９】
さらに、伝送線路の途中にバッファＩＣを設けていないため、貫通電流を低減し、コモンモードノイズの発生を抑制できる。そのため、サーバ等のマルチボードシステムで不可欠な伝送線路の延長が可能となる。
【００５０】
なお、特開平０７−１７０１６７号公報に開示された交流信号用レベルシフタは自励発振防止を目的としているため、本発明の目的であるコモンモードノイズ発生の抑制およびコスト低減と異なる。また、上記公報には、コンデンサおよび抵抗を接続した構成が示されているが、本発明の信号中継回路における第１の抵抗および第２の抵抗の抵抗値の設定方法が上記交流信号用レベルシフタの場合とは異なる。さらに、本発明では、上述のようにコンデンサの容量値が設定され、本発明の信号中継回路と上記交流信号用レベルシフタとは構成が異なるものである。
【００５１】
【発明の効果】
本発明は以上説明したように構成されているので、以下に記載する効果を奏する。
【００５２】
本発明では、コンデンサおよび抵抗の個別部品を有する信号中継回路を伝送線路の途中に設けることで、十分な振幅を確保した信号を伝送できる。
【００５３】
また、従来のバッファＩＣを用いる場合に比べて設備コストを低減できる。
【００５４】
さらに、伝送線路の途中にバッファＩＣを設けていないため、貫通電流を低減し、コモンモードノイズの発生を抑制できる。そのため、サーバ等のマルチボードシステムで不可欠な伝送線路の延長が可能となる。
【図面の簡単な説明】
【図１】本発明の信号中継回路の一構成例を示すブロック図である。
【図２】本発明の信号中継回路を設けない場合の一構成例を示すブロック図である。
【図３】受端ＩＣの受端波形を示すグラフである。
【図４】従来の信号中継回路の一構成例を示すブロック図である。
【符号の説明】
１ ドライバＩＣ
２、１０ 第１の伝送線路
３ コンデンサ
４ 第１の抵抗
５ 第２の抵抗
６、１２ 第２の伝送線路
７ 受端ＩＣ
８ 供給電源
１１ バッファＩＣ
１６ 第３の伝送線路
【発明の属する技術分野】
本発明は、クロック信号等のデジタル信号を中継するための信号中継回路に関する。
【０００２】
【従来の技術】
従来の信号中継回路について説明する。図４は従来技術による信号中継回路の一構成例を示すブロック図である。
【０００３】
図４に示すように、信号中継回路は、信号発信部となるドライバＩＣ１から第１の伝送線路１０を介して受信したクロック信号を、第２の伝送線路１２を介して信号受信部となる受端ＩＣ７に送出するバッファＩＣ１１を有する構成である。ドライバＩＣ１の駆動能力によりクロック信号を送信するための伝送線路長が制限されるため、伝送線路の途中にバッファＩＣ１１を設けて、クロック信号の伝送距離を延ばすようにしていた。
【０００４】
なお、自励発振をなくすことを目的として、交流信号用レベルシフタに、交流信号から直流成分を除去するためのコンデンサと、コンデンサおよびインバータの接続点に抵抗とを設けた構成が開示されている（例えば、特許文献１参照）。
【０００５】
【特許文献１】
特開平７−１７０１６７号公報
【０００６】
【発明が解決しようとする課題】
伝送線路の途中にバッファＩＣを設けた構成では、ドライバＩＣおよびバッファＩＣの貫通電流によるコモンモードノイズが発生し、コモンモードノイズが電源やグランドへ重畳すると、他の回路の誤動作やＥＭＩ（電磁障害）問題を引き起こすおそれがあった。また、高価なバッファＩＣを用いることにより、設備にかかるコストが高くなるという問題があった。
【０００７】
本発明は上記したような従来の技術が有する問題点を解決するためになされたものであり、信号を中継するためのバッファＩＣによるコストやコモンモードノイズの問題を回避可能な信号中継回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するための本発明の信号中継回路は、信号発生部から信号受信部に送信されるデジタル信号を中継する信号中継回路であって、
受信した前記デジタル信号から直流成分を除去したデジタル復元信号を前記信号受信部側に送出する、前記信号発生部と前記信号受信部間に接続されたコンデンサと、
前記コンデンサから受信したデジタル復元信号の電位を引き上げるための供給電源に一方の端子が接続され、前記コンデンサと前記信号受信部間の中継点に他方の端子が接続された、前記信号発生部からのＬｏｗレベル出力電流よりも流れる電流が小さくなるような抵抗値に設定された第１の抵抗と、
前記中継点に一方の端子が接続され、他方の端子が接地電位に接続された、前記信号発生部からのＨｉｇｈレベル出力電流よりも流れる電流が小さくなるような抵抗値に設定された第２の抵抗と、
を有する構成である。
【０００９】
また、上記本発明の信号中継回路において、前記第２の抵抗の抵抗値は、
前記信号受信部から前記第２の抵抗を介して接地電位に流れる微小電流であるリーク電流による電圧降下分がＬｏｗレベル電位の最大値を越えないように設定されていてもよい。
【００１０】
また、上記本発明の信号中継回路において、前記供給電源と前記信号受信部の電源電圧が等しい場合、
前記第１の抵抗と前記第２の抵抗の抵抗値が等しいこととしてもよい。
【００１１】
さらに、上記本発明の信号中継回路において、前記信号発生部と前記コンデンサ間に伝送線路を有する場合、
前記伝送線路および前記コンデンサの合成抵抗値をＲＺ、前記伝送線路のインピーダンスをＺ０、前記デジタル信号の周波数をｆ、角周波数ω＝２πｆとした場合、前記コンデンサの容量値Ｃは、
Ｃ＝ω− １（Ｚ０ ２−ＲＺ ２）− １／２
の式により決定されることとしてもよい。
【００１２】
（作用）
上述のように構成される本発明では、供給電源に接続された第１の抵抗に流れる電流がＬｏｗレベル出力電流よりも小さくなるようにしているため、信号受信部はデジタル復元信号のＬｏｗレベルを認識でき、接地電位に接続された第２の抵抗に流れる電流をＨｉｇｈレベル出力電流よりも小さくなるようにしているため、信号受信部はデジタル復元信号のＨｉｇｈレベルを認識できる。
【００１３】
また、本発明では、信号受信部からのリーク電流があっても、中継点の電位がＬｏｗレベル電位の最大値を越えないように第２の抵抗の抵抗値を設定しているため、信号受信部はデジタル復元信号のＬｏｗレベルを認識可能となる。
【００１４】
また、本発明では、中継点の電位を信号受信部の電源電圧の中間電位になるようにしているため、信号受信部にＨｉｇｈレベルおよびＬｏｗレベルの両方に十分な振幅電圧の信号を送信できる。
【００１５】
さらに、本発明では、伝送線路およびコンデンサの合成抵抗、伝送線路のインピーダンス、ならびにデジタル信号の周波数に合わせて、コンデンサの最適な容量値が求まる。
【００１６】
【発明の実施の形態】
本発明の信号中継回路は、ドライバＩＣより第１の伝送線路を介して受信したデジタル信号のＡＣ（交流）成分を取り出すためのコンデンサと、受端ＩＣの入力に合わせた振幅電圧を確保するための抵抗とを有することを特徴とする。
【００１７】
本発明の信号中継回路の構成について説明する。
【００１８】
図１は本発明の信号中継回路の一構成例を示す回路図である。なお、本実施例では、伝送するデジタル信号をクロック信号の場合で説明する。
【００１９】
図１に示すように、本発明の信号中継回路は、信号発信部となるドライバＩＣ１より第１の伝送線路２を介して受信したクロック信号をＡＣカップリングしてＡＣ的な信号であるクロック復元信号を生成するためのコンデンサ３と、コンデンサ３から受信するクロック復元信号の振幅電圧を信号受信部となる受端ＩＣ７に合わせるための第１の抵抗４および第２の抵抗５とを有する構成である。
【００２０】
図１に示すように、ドライバＩＣ１の出力端子に第１の伝送線路２の一端が接続され、第１の伝送線路２の他端がコンデンサ３の一方の端子に接続されている。コンデンサ３の他方の端子は第２の伝送線路６の一端に接続されている。第２の伝送線路６の他端は受端ＩＣ７の入力端子に接続されている。コンデンサ３と第２の伝送線路６の間の中継点に、第１の抵抗４および第２の抵抗５の一方の端子が接続されている。第１の抵抗４の他方の端子は、受端ＩＣ７の電源電位Ｖｃｃと同じ電位を供給する供給電源８に接続され、Ｖｃｃが印加されている。一方、第２の抵抗５の他方の端子は接地電位に接続されている。
【００２１】
コンデンサ３は、ドライバＩＣ１から第１の伝送線路２を介して受信するクロック信号からＤＣ（直流）成分を除去する。
【００２２】
第１の抵抗４は、ドライバＩＣ１からのＬｏｗレベル出力電流ＩＯＬよりも流れる電流が小さくなるような抵抗値に設定されている。その理由は、ドライバＩＣ１から出力されたＬｏｗレベルの信号を上記中継点を介して第２の伝送線路６側に送るには、第１の抵抗４に流れる電流がＩＯＬよりも小さくなければならないためである。
【００２３】
第２の抵抗５は、ドライバＩＣ１からのＨｉｇｈレベル出力電流ＩＯＨよりも流れる電流が小さくなるような抵抗値に設定されている。その理由は、ドライバＩＣ１から出力されたＨｉｇｈレベルの信号を中継点を介して第２の伝送線路６側に送るには、第２の抵抗５に流れる電流がＩＯＨよりも小さくなければならないためである。また、第２の抵抗５は、受端ＩＣ７の電源から第２の伝送線路６および第２の抵抗５を介して接地電位に流れる微小電流であるリーク電流ＩＲが流れても、受端ＩＣ７がＬｏｗレベルと判定する電位Ｖｒの最大値Ｖｒｍａｘを中継点の電位が越えないような抵抗値に設定されている。
【００２４】
さらに、ＨｉｇｈレベルおよびＬｏｗレベルの両方に振幅電圧を十分確保するために、第１の抵抗４および第２の抵抗５は、抵抗値が等しくなるように設定される。
【００２５】
上述のように第１の抵抗４および第２の抵抗５を設定することで、第１の伝送線路２および第２の伝送線路６でのドライバＩＣ１の出力電流の減衰を防ぎ、ドライバＩＣ１から受端ＩＣ７への信号の伝送を可能にする。
【００２６】
なお、第１の伝送線路２および第２の伝送線路６の長さを同じにしている。
【００２７】
次に、上記構成のうち、第１の抵抗４の条件について説明する。
第１の抵抗４の抵抗値は、上述したように、第１の抵抗４に流れる電流がＬｏｗレベル出力電流ＩＯＬよりも小さくなるように設定される。そのため、第１の抵抗４の抵抗値Ｒ４は、供給電源電圧ＶｃｃおよびＩＯＬと以下の関係式を満たす値となる。
ＩＯＬ＞（Ｖｃｃ／Ｒ４）・・・・・（１）
【００２８】
次に、第２の抵抗５の条件について説明する。
第２の抵抗５の抵抗値は、上述したように、第２の抵抗５に流れる電流がＨｉｇｈレベル出力電流ＩＯＨよりも小さくなるように設定される。そのため、第２の抵抗５の抵抗値Ｒ５は、ドライバＩＣ１に印加される電圧ＶｄｄおよびＩＯＨと以下の関係式を満たす値となる。
ＩＯＨ＞（Ｖｄｄ／Ｒ５）・・・・・（２）
【００２９】
また、第２の抵抗５は、上述したように、受端ＩＣ７によるリーク電流ＩＲが流れても、中継点の電位がＬｏｗレベル電位の最大値Ｖｒｍａｘを越えないような抵抗値に設定される。そのため、第２の抵抗５の抵抗値Ｒ５は、ＶｒｍａｘおよびＩＲと以下の関係式を満たす値となる。
Ｖｒｍａｘ≧Ｒ５×ＩＲ・・・・・（３）
上記式（２）および（３）から、抵抗値Ｒ５は以下の関係式を満たす値となる。
（Ｖｄｄ／ＩＯＨ）＜Ｒ５≦（Ｖｒｍａｘ／ＩＲ）・・・（４）
【００３０】
さらに、ＨｉｇｈレベルおよびＬｏｗレベルの両方に振幅電圧を十分確保するために、振幅の中間電位となるＶｔｈは、抵抗値Ｒ４およびＲ５ならびにＶｃｃと以下の関係式を満たす値となる。
Ｖｔｈ＝Ｖｃｃ／２＝｛Ｒ５／（Ｒ４＋Ｒ５）｝Ｖｃｃ・・・・（５）
Ｒ４＝Ｒ５・・・・・（６）
【００３１】
次に、コンデンサ３の条件について説明する。
第１の伝送線路２のインピーダンスをＺ０、第１の伝送線路２およびコンデンサ３の合成抵抗値をＲＺ、クロック信号の周波数をｆとすると、コンデンサ３の容量値Ｃは、以下の関係式を満たす値となる。なお、角周波数ω＝２πｆである。
Ｚ０＝｛ＲＺ ２＋（１／ω２Ｃ２）｝１／２・・・・・（７）
Ｃ＝ω− １（Ｚ０ ２−ＲＺ ２）− １／２・・・・・（８）
【００３２】
なお、周波数ｆに制限はないが、周波数ｆが高くなるほど、第１の伝送線路２の長さを短くする必要がある。その理由は、第１の伝送線路２が長くなると、第１の伝送線路２の寄生容量が大きくなり、寄生容量が大きいほど、コンデンサ３でＬｏｗレベルからＨｉｇｈレベルに切り替わるまでにかかる時間が長くなり、コンデンサ３で受信する信号が周波数に追随できなくなるためである。
【００３３】
次に、上記構成の信号中継回路の具体例を説明する。以下では、Ｖｃｃ＝２．５Ｖ、Ｖｄｄ＝３．３Ｖ、Ｖｒｍａｘ＝０．７Ｖ、ＩＯＬ＝ＩＯＨ＝４ｍＡ、ＩＲ＝１μＡ、ｆ＝１００ＭＨｚ、第２の伝送線路６のインピーダンスＺ１＝５０Ωとする。
【００３４】
上記式（２）から、Ｒ４＞６２５と求まり、上記式（４）から、７００Ｋ≧Ｒ５＞８２５と求まる。また、上記式（６）から、７００Ｋ≧Ｒ５＝Ｒ４＞８２５となる。
【００３５】
さらに、設計値により、Ｚ０＝５０Ω、ＲＺ＝０．０４Ωとすると、上記式（８）から、コンデンサ３の容量値Ｃは０．３２ｐＦと求まる。
【００３６】
次に、本発明の信号中継回路を用いた場合と、本発明の信号中継回路を用いない場合とで受端ＩＣにおけるクロック信号の受端波形を比較した実験について説明する。なお、実験に用いた本発明の信号中継回路は、上述の具体例の場合の構成とした。
【００３７】
実験において、本発明の信号中継回路を用いない場合の構成例について説明する。
【００３８】
図２は、本発明の信号中継回路を設けない場合の一構成例を示すブロック図である。ドライバＩＣ１および受端ＩＣ７を結ぶ第３の伝送線路１６の線路長Ｌ１６は、図１に示した第１の伝送線路２の線路長Ｌ２、および第２の伝送線路６の線路長Ｌ６と以下に示す式の関係にある。
Ｌ２＋Ｌ６＝１．５×Ｌ１６・・・・（８）
【００３９】
式（８）から、第３の伝送線路１６の長さは、第１の伝送線路２および第２の伝送線路６の長さの和の約７割である。
【００４０】
次に、実験の結果について説明する。
【００４１】
図３は受端ＩＣの受端波形を示すグラフである。横軸は時間Ｔを示し、縦軸は受端波形の振幅電圧Ｖを示す。なお、Ｈｉｇｈレベルの信号が理想的な状態で受端ＩＣに入力された場合の受端波形である期待値波形Ｄ０の振幅電圧値をＶ０＝Ｖｃｃ＝２．５Ｖとする。また、受端ＩＣ７がＨｉｇｈレベルとして認識できる入力電位の下限値を２Ｖとする。さらに、図３では、振幅電圧の大きさを比較しやすくするために、各波形の振幅電圧の最小値を受端ＩＣ７のＶｒに一致させている。
【００４２】
図３に示すように、本発明の信号中継回路を設けない場合、受端波形Ｄ１の振幅電圧Ｖ１はＶ０の５０％の１．２５Ｖであった。受端波形Ｄ１がＶｃｃの半分の電圧である１．２５Ｖを中心に振幅すると考えると、第３の伝送線路１６を介して送出されるＨｉｇｈレベルの電圧は、１．２５＋（１．２５／２）＝１．８７５Ｖとなり、上記下限値の２Ｖより低い値である。そのため、受端ＩＣ７はＨｉｇｈレベルを認識できない。
【００４３】
これに対して、本発明の信号中継回路を用いた場合、受端波形Ｄ２の振幅電圧Ｖ２は、Ｖ０より１０％減衰した電圧の２．２５Ｖであった。受端波形Ｄ２がＶｃｃの半分の電圧である１．２５Ｖを中心に振幅すると考えると、第２の伝送線路６を介して送出されるＨｉｇｈレベルの電圧は、１．２５＋（２．２５／２）＝２．３７５Ｖとなり、上記下限値の２Ｖより大きい。そのため、受端ＩＣ７はＨｉｇｈレベルを認識可能となる。また、Ｌｏｗレベルの電圧は、１．２５―（２．２５／２）＝０．１２５Ｖとなり、受端ＩＣ７がＬｏｗレベルと判定する電位Ｖｒの最大値Ｖｒｍａｘの０．８Ｖより小さい。そのため、受端ＩＣ７はＬｏｗレベルも認識可能となる。
【００４４】
上述の結果から、本発明の信号中継回路を伝送線路の途中に設けたことにより、受端ＩＣは期待値波形に近い振幅電圧を受信するため、信号伝送のための十分な振幅を確保できることがわかった。
【００４５】
なお、上記供給電源８には受端ＩＣ７の電源電圧Ｖｃｃが印加されていたが、Ｖｃｃより大きな電圧が印加されてもよい。
【００４６】
また、ドライバＩＣ１および受端ＩＣ７には、例えば、ＨＳＴＬ（Ｈｉｇｈ−Ｓｐｅｅｄ Ｔｒａｎｓｉｓｔｏｒ Ｌｏｇｉｃ）、ＬＶＴＴＬ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｔｒａｎｓｉｓｔｏｒ Ｔｒａｎｓｉｓｔｏｒ Ｌｏｇｉｃ）、ＬＶＤＳ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）、ＥＣＬ（Ｅｍｉｔｔｅｒ―Ｃｏｕｐｌｅｄ Ｌｏｇｉｃ）およびＰＥＣＬ（Ｐｏｓｉｔｉｖｅ Ｅｍｉｔｔｅｒ―Ｃｏｕｐｌｅｄ Ｌｏｇｉｃ）等の入力インターフェース規格に適合する半導体集積回路が適用可能である。
【００４７】
本発明では、コンデンサおよび抵抗の個別部品を有する信号中継回路を伝送線路の途中に設けることで、十分な振幅を確保した信号を伝送できる。
【００４８】
また、従来のバッファＩＣを用いる場合に比べて設備コストを低減できる。
【００４９】
さらに、伝送線路の途中にバッファＩＣを設けていないため、貫通電流を低減し、コモンモードノイズの発生を抑制できる。そのため、サーバ等のマルチボードシステムで不可欠な伝送線路の延長が可能となる。
【００５０】
なお、特開平０７−１７０１６７号公報に開示された交流信号用レベルシフタは自励発振防止を目的としているため、本発明の目的であるコモンモードノイズ発生の抑制およびコスト低減と異なる。また、上記公報には、コンデンサおよび抵抗を接続した構成が示されているが、本発明の信号中継回路における第１の抵抗および第２の抵抗の抵抗値の設定方法が上記交流信号用レベルシフタの場合とは異なる。さらに、本発明では、上述のようにコンデンサの容量値が設定され、本発明の信号中継回路と上記交流信号用レベルシフタとは構成が異なるものである。
【００５１】
【発明の効果】
本発明は以上説明したように構成されているので、以下に記載する効果を奏する。
【００５２】
本発明では、コンデンサおよび抵抗の個別部品を有する信号中継回路を伝送線路の途中に設けることで、十分な振幅を確保した信号を伝送できる。
【００５３】
また、従来のバッファＩＣを用いる場合に比べて設備コストを低減できる。
【００５４】
さらに、伝送線路の途中にバッファＩＣを設けていないため、貫通電流を低減し、コモンモードノイズの発生を抑制できる。そのため、サーバ等のマルチボードシステムで不可欠な伝送線路の延長が可能となる。
【図面の簡単な説明】
【図１】本発明の信号中継回路の一構成例を示すブロック図である。
【図２】本発明の信号中継回路を設けない場合の一構成例を示すブロック図である。
【図３】受端ＩＣの受端波形を示すグラフである。
【図４】従来の信号中継回路の一構成例を示すブロック図である。
【符号の説明】
１ ドライバＩＣ
２、１０ 第１の伝送線路
３ コンデンサ
４ 第１の抵抗
５ 第２の抵抗
６、１２ 第２の伝送線路
７ 受端ＩＣ
８ 供給電源
１１ バッファＩＣ
１６ 第３の伝送線路
Claims (4)
- 信号発生部から信号受信部に送信されるデジタル信号を中継する信号中継回路であって、
受信した前記デジタル信号から直流成分を除去したデジタル復元信号を前記信号受信部側に送出する、前記信号発生部と前記信号受信部間に接続されたコンデンサと、
前記コンデンサから受信したデジタル復元信号の電位を引き上げるための供給電源に一方の端子が接続され、前記コンデンサと前記信号受信部間の中継点に他方の端子が接続された、前記信号発生部からのＬｏｗレベル出力電流よりも流れる電流が小さくなるような抵抗値に設定された第１の抵抗と、
前記中継点に一方の端子が接続され、他方の端子が接地電位に接続された、前記信号発生部からのＨｉｇｈレベル出力電流よりも流れる電流が小さくなるような抵抗値に設定された第２の抵抗と、
を有する信号中継回路。 - 前記第２の抵抗の抵抗値は、
前記信号受信部から前記第２の抵抗を介して接地電位に流れる微小電流であるリーク電流による電圧降下分がＬｏｗレベル電位の最大値を越えないように設定された請求項１記載の信号中継回路。 - 前記供給電源と前記信号受信部の電源電圧が等しい場合、
前記第１の抵抗と前記第２の抵抗の抵抗値が等しい請求項１または２記載の信号中継回路。 - 前記信号発生部と前記コンデンサ間に伝送線路を有する場合、
前記伝送線路および前記コンデンサの合成抵抗値をＲＺ、前記伝送線路のインピーダンスをＺ０、前記デジタル信号の周波数をｆ、角周波数ω＝２πｆとした場合、前記コンデンサの容量値Ｃは、
Ｃ＝ω− １（Ｚ０ ２−ＲＺ ２）− １／２
の式により決定される請求項１乃至３のいずれか１項記載の信号中継回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003041192A JP2004253999A (ja) | 2003-02-19 | 2003-02-19 | 信号中継回路 |
| US10/771,473 US7362796B2 (en) | 2003-02-19 | 2004-02-05 | Signal relay circuit for securing amplitude of voltage of transmitting signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003041192A JP2004253999A (ja) | 2003-02-19 | 2003-02-19 | 信号中継回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004253999A true JP2004253999A (ja) | 2004-09-09 |
Family
ID=32844513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003041192A Pending JP2004253999A (ja) | 2003-02-19 | 2003-02-19 | 信号中継回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7362796B2 (ja) |
| JP (1) | JP2004253999A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016040896A (ja) * | 2014-08-13 | 2016-03-24 | 日本電信電話株式会社 | プリエンファシス回路、及び出力バッファ回路 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011526424A (ja) * | 2008-06-26 | 2011-10-06 | イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー | 有機発光ダイオード照明器具 |
| TW201010157A (en) * | 2008-06-26 | 2010-03-01 | Du Pont | Organic light-emitting diode luminaires |
| WO2010095368A1 (ja) * | 2009-02-20 | 2010-08-26 | 日本電気株式会社 | 受信回路及び信号受信方法 |
| US8759818B2 (en) | 2009-02-27 | 2014-06-24 | E I Du Pont De Nemours And Company | Deuterated compounds for electronic applications |
| JP5567656B2 (ja) * | 2009-04-03 | 2014-08-06 | イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー | 電気活性材料 |
| TW201117652A (en) * | 2009-08-24 | 2011-05-16 | Du Pont | Organic light-emitting diode luminaires |
| US20110204336A1 (en) * | 2009-08-24 | 2011-08-25 | E.I. Du Pont De Nemours And Company | Organic light-emitting diode luminaires |
| US8471247B2 (en) * | 2009-08-24 | 2013-06-25 | E I Du Pont De Nemours And Company | Organic light-emitting diode luminaires |
| JP2013502741A (ja) * | 2009-08-24 | 2013-01-24 | イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー | 有機発光ダイオード照明器具 |
| WO2011028479A2 (en) * | 2009-08-24 | 2011-03-10 | E. I. Du Pont De Nemours And Company | Organic light-emitting diode luminaires |
| EP2483366A4 (en) * | 2009-09-29 | 2013-05-01 | Du Pont | DEUTERATED COMPOUNDS FOR LUMINESCENT APPLICATIONS |
| US8674343B2 (en) | 2009-10-29 | 2014-03-18 | E I Du Pont De Nemours And Company | Organic light-emitting diodes having white light emission |
| US8716700B2 (en) | 2009-10-29 | 2014-05-06 | E I Du Pont De Nemours And Company | Organic light-emitting diodes having white light emission |
| CN102596950A (zh) | 2009-10-29 | 2012-07-18 | E.I.内穆尔杜邦公司 | 用于电子应用的氘代化合物 |
| WO2012087955A1 (en) | 2010-12-20 | 2012-06-28 | E. I. Du Pont De Nemours And Company | Compositions for electronic applications |
| CN107707291B (zh) * | 2017-10-30 | 2023-06-30 | 珠海格力电器股份有限公司 | 中继装置以及控制*** |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5541077A (en) | 1978-09-19 | 1980-03-22 | Nec Corp | Waveform conversion circuit |
| JPH07170167A (ja) | 1993-12-14 | 1995-07-04 | Citizen Watch Co Ltd | 交流信号用レベルシフタ |
| JP2930039B2 (ja) | 1996-12-13 | 1999-08-03 | 日本電気株式会社 | Ｈｓｔｌツーｐｅｃｌ変換回路 |
| JPH10303726A (ja) | 1997-04-25 | 1998-11-13 | Nec Corp | Ｈｓｔｌ−ｐｅｃｌ変換回路 |
| JPH11215162A (ja) | 1998-01-23 | 1999-08-06 | Fuji Film Microdevices Co Ltd | Ｉｅｅｅ１３９４インタフェース用半導体チップ |
| JP2001243715A (ja) * | 2000-02-24 | 2001-09-07 | Sony Corp | 波形整形回路 |
| JP2002176371A (ja) * | 2000-12-07 | 2002-06-21 | Alps Electric Co Ltd | Ｕｈｆテレビジョンチューナの高周波増幅回路 |
| JP2002354053A (ja) | 2001-05-22 | 2002-12-06 | Canon Inc | 信号伝送回路の構成方法および信号伝送ケーブル |
-
2003
- 2003-02-19 JP JP2003041192A patent/JP2004253999A/ja active Pending
-
2004
- 2004-02-05 US US10/771,473 patent/US7362796B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016040896A (ja) * | 2014-08-13 | 2016-03-24 | 日本電信電話株式会社 | プリエンファシス回路、及び出力バッファ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040160289A1 (en) | 2004-08-19 |
| US7362796B2 (en) | 2008-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004253999A (ja) | 信号中継回路 | |
| TW316959B (en) | Circuit and method of low-power-consumption binary signal transmission interface | |
| JP3868656B2 (ja) | データトランシーバー及びそれを有するバスインターフェース | |
| US20020075968A1 (en) | Method and apparatus for generating multi-level reference voltage in systems using equalization or crosstalk cancellation | |
| CN100489955C (zh) | 双用驱动器 | |
| US7482837B2 (en) | System and method for combining signals on a differential I/O link | |
| JP6193331B2 (ja) | 共通モード過渡現象の保護機能付き信号アイソレータシステム | |
| US10348304B2 (en) | High-voltage level-shifter circuitry | |
| US7999523B1 (en) | Driver with improved power supply rejection | |
| CN109714234B (zh) | 用于经由差分总线传输数据的收发器单元 | |
| JPH07235952A (ja) | 信号伝送回路およびその回路を用いた信号伝送装置 | |
| CN109417519A (zh) | 振铃抑制电路 | |
| US6246262B1 (en) | Output buffer for a low voltage differential signaling receiver | |
| US6949963B2 (en) | Line driver with current source output and high immunity to RF signals | |
| CN106843349B (zh) | 差分驱动器电路和用于控制差分驱动器电路的方法 | |
| US5661416A (en) | Interface circuit and interface-network system using the same | |
| CN210246716U (zh) | 一种隔离式信号传输电路及利用其的通信装置 | |
| CN109644165B (zh) | 驱动器电路及其控制方法、以及发送/接收*** | |
| EP0644665B1 (en) | LSI for signal transmission via power lines in a dangerous environment | |
| CN210927586U (zh) | 一种隔离式igbt栅极驱动信号传输电路 | |
| US11515876B2 (en) | Driver for a shared bus, in particular a LIN bus | |
| US6333642B1 (en) | Level converting method and circuit having an intermediate voltage level range and a clamping circuit | |
| CN101944315B (zh) | 源极驱动器以及应用该源极驱动器的显示器 | |
| JP6561842B2 (ja) | 信号電位変換回路 | |
| JP2009033462A (ja) | 信号伝送路の電圧制限装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041224 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041224 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060127 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060215 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060413 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060802 |