JP2004251659A - Capacitance sensor - Google Patents
Capacitance sensor Download PDFInfo
- Publication number
- JP2004251659A JP2004251659A JP2003039983A JP2003039983A JP2004251659A JP 2004251659 A JP2004251659 A JP 2004251659A JP 2003039983 A JP2003039983 A JP 2003039983A JP 2003039983 A JP2003039983 A JP 2003039983A JP 2004251659 A JP2004251659 A JP 2004251659A
- Authority
- JP
- Japan
- Prior art keywords
- capacitance
- signal
- switch
- output
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、静電容量の変化により傾斜状態、加速度、衝撃等を検知する静電容量式センサに関する。
【0002】
【従来の技術】
例えば、特許文献1には、従来の静電容量式センサの処理回路の構成が記載されている。この従来の静電容量式センサの処理回路の構成を図15に示す。
同図において、入力端子T1には、図示されていない交流信号発生源から、所定周波数の矩形波信号が与えられる。71、72はインバータ素子であり、インバータ素子72の後段には抵抗素子73が接続されている。
【0003】
インバータ素子71の出力端と抵抗素子73の出力端はそれぞれバッファ素子75、76を介してEX−OR素子74に接続されており、このEX−OR素子74の出力端はそのまま出力端子T2に接続されている。
また、抵抗素子73の出力端には、容量素子Cの一方の電極が接続され、この容量素子Cの他方の電極は接地されている。この容量素子Cが、測定対象となる容量素子、すなわちセンサに形成されている容量素子である。
図16は、図15に示す処理回路の各点における信号波形を示す図である。
【0004】
【特許文献1】
特許第3020736号公報
【0005】
【発明が解決しようとする課題】
上述した静電容量式センサの処理回路では、抵抗素子73と容量素子CからなるCR遅延回路を用いているので、抵抗73の温度ドリフトや配線抵抗の影響を受けやすい。すなわち、CR遅延回路の時定数が変化し、容量素子Cの静電容量を精度良く検出することができないという問題が有った。
【0006】
さらに、容量素子における静電容量Cが小さい場合には、容量素子の静電容量を検出するのに抵抗素子73の抵抗値を大きくする必要があるが、そうすると、X3点におけるインピーダンスが大きくなり、外部の誘導を受けやすいという問題が有る。
本発明はこのような事情に鑑みてなされたものであり、静電容量に基づいた電気信号により、傾斜状態や加速度等を精度良く検出することができる静電容量式センサを提供することを目的とする。
【0007】
【課題を解決するための手段】
上記目的を達成するために請求項1に記載の発明は、固定基板に形成された固定電極と、揺動動作可能に支持されるとともに前記固定電極に対向配置され、該固定電極との距離が前記揺動動作により変位する可動電極とを有し、前記固定電極と可動電極とで構成される容量素子の静電容量に基づいて前記揺動動作を検出する静電容量式センサにおいて、前記固定電極と可動電極のうち少なくとも一方の電極が分割されており、前記固定電極と可動電極とで複数の容量素子が形成され、前記固定電極と可動電極のうちいずれか一方の電極に接続され、該電極にロウレベルとハイレベルとに交互に変化する駆動信号を前記複数の容量素子に印加する駆動信号供給手段と、前記複数の容量素子から各容量素子の静電容量に対応して出力された信号を制御信号に基づいて時分割で選択するスイッチ手段と、前記駆動信号がロウレベル時とハイレベル時における前記スイッチ手段の出力に基づいて前記揺動動作を求める演算手段と、前記スイッチ手段の切換タイミング及び前記演算手段の演算処理タイミングを規定するタイミング信号を生成し、前記スイッチ手段及び演算手段に供給するタイミング信号生成手段とを有することを特徴とする。
【0008】請求項1に記載の発明によれば、従来の静電容量式センサのように、CR遅延回路を使用して静電容量を検出していないので、抵抗素子の温度変化や配線抵抗の影響を受けず、精度良く静電容量に基づいて可動電極の揺動動作を検出することができる。よって、傾斜状態や加速度等を精度よく検知することができる。
また、揺動動作を検出するための複数の容量素子の出力信号を時分割で選択的に入力し、演算して揺動動作を求めるようにしたので、複数の容量素子の出力信号を時分割で入力した以降の回路構成を簡略化できる。
また、複数の信号検出用容量素子(コンデンサ)の出力信号を時分割で入力した以降の回路は各容量素子の出力信号について共通に使用されるので、時分割で演算処理を行わない場合に比して、回路素子の定数のばらつきの影響を受けないという効果が有る。
【0009】
また、請求項2に記載の発明は、請求項1に記載の静電容量式センサにおいて、前記可動電極は、直交するX−Y座標面に対して2軸に揺動可能であり、かつ前記複数の容量素子は、前記X−Y座標面の第1〜第4象限に対応して4つ有り、
前記演算手段は、前記4つの容量素子は、前記揺動動作に伴って、容量が増加する第1の容量素子と、容量が減少する第2の容量素子の、2対の容量素子からなり、これら対をなす2つの容量素子における静電容量に対応した信号の差をそれぞれ、算出する減算器と、前記減算器により算出された2組の減算結果を加算する加算器とを有することを特徴とする。
請求項2に記載の発明によれば、加算演算の前に減算、すなわち差動をとっているので、演算のダイナミックレンジを大きくとることができ、検出精度を高めることができる。
【0010】
また、請求項3に記載の発明は、請求項2に記載の静電容量式センサにおいて、前記可動電極は、前記4つの容量素子の共通電極となるように形成され、前記固定電極が4つに分割されていることを特徴とする。
請求項3においては、可動電極が共通電極とされているので、4つの容量素子の容量変化に基づく電気信号を変位しない固定電極側から取り出すことができ、複雑な引き回し配線を必要としない。
【0011】
また、請求項4に記載の発明は、請求項2または3のいずれかに記載の静電容量式センサにおいて、前記演算手段は、X軸方向の揺動により増減する第1の出力信号(X)と、Y軸方向の揺動により増減する第2の出力信号(Y)とを出力し、前記タイミング信号生成手段は、前記演算手段の第1、第2の出力信号のいずれか一方の増減方向を逆向きに変更可能にするように前記スイッチ手段の切り換えタイミングを異ならしめるための少なくとも2種類の切換タイミング信号を生成することを特徴とする。
【0012】
請求項4に記載の発明によれば、複数の容量素子の各々の出力信号の信号経路が同一であるので、これら複数の容量素子の出力信号の切り換えにより特性が変化することはない。そして、タイミング信号生成手段が少なくとも2種類の切換タイミング信号を生成して、演算手段から出力される第1、第2の出力信号のいずれか一方の増減方向の向き(以下、便宜上、極性と呼ぶことあり。)を変化させることができる。
したがって、静電容量式センサを使用する装置に実装する際に、上下逆向きに取り付けても揺動動作に伴う出力信号の増減方向を同じにすることができ、取り付け配置の自由度が増加するという効果が得られる。
【0013】
また、請求項5に記載の発明は、請求項2または3のいずれかに記載の静電容量式センサにおいて、前記演算手段は、X軸方向の揺動により増減する第1の出力信号(X)と、Y軸方向の揺動により増減する第2の出力信号(Y)とを出力し、前記タイミング信号生成手段は、前記演算手段の第1、第2の出力信号のいずれか一方あるいは双方の増減方向を逆向きに変更可能にするように前記スイッチ手段の切換タイミングを異ならしめるための少なくとも4種類の切換タイミング信号を生成することを特徴とする。
【0014】
請求項5に記載の発明によれば、複数の容量素子の各々の出力信号の信号経路が同一であるので、これら複数の容量素子の出力信号の切り換えにより特性が変化することはない。そして、タイミング信号生成手段が少なくとも4種類の切換タイミング信号を生成して、演算手段から出力される第1、第2の出力信号の増減方向の向き(極性)を4種類まで、変化させることができる。
したがって、静電容量式センサを使用する装置に実装する際に、取り付け配置の自由度、極性の選択の自由度を請求項4に記載の発明に比して、より増加させることができ、静電容量式センサの実装装置の種々の要求に対応することができるという効果が得られる。
【0015】
また、請求項6に記載の発明は、請求項1乃至5のいずれかに記載の静電容量式センサにおいて、前記スイッチ手段は、前記複数(4つ)の容量素子の各々に、一端が接続され、他端が共通接続されて前記演算手段側に接続される複数(4つ)のスイッチからなり、さらに、前記スイッチ手段の各スイッチに付随する寄生容量の影響を打ち消す寄生容量キャンセル手段を有することを特徴とする。
請求項6に記載の発明によれば、静電容量に基づく信号の検出部である複数の容量素子にとって影響が大きいスイッチ手段の各スイッチの寄生容量の影響を打ち消すことができる。
【0016】
すなわち、上記複数の容量素子が静電容量は非常に小さいと、複数の容量素子の出力信号を取り込む入力部を構成する上記スイッチ手段の各スイッチに付随する寄生容量の影響が大きく、センサの感度の低下やセンサ出力のオフセットの変動が生じる。さらに、寄生容量値はばらつきが有り、温度変化も有るために、センサ出力が温度により変化することとなるが、これらの影響をなくすことができる。
【0017】
また、請求項7に記載の発明は、請求項6に記載の静電容量式センサにおいて、前記寄生容量キャンセル手段は、前記スイッチ手段の各スイッチの前記一端に一端が接続され、他端が所定の電位に保持されるように設定された複数(4つ)のキャンセル用スイッチと、前記スイッチ手段を構成する複数(4つ)のスイッチが共通接続された接続点の電位を前記所定の電位に設定するオペアンプにより構成された電位設定手段と、少なくとも前記スイッチ手段のいずれかのスイッチを介して該スイッチに対応する容量素子から静電容量に対応した信号が出力される際に、該スイッチ以外の他のすべてのスイッチの前記一端に一端が接続された前記キャンセル用スイッチをオン状態にするスイッチ制御手段とを有することを特徴とする。
【0018】
請求項7に記載の発明によれば、スイッチ手段のいずれかのスイッチが選択される際に、該スイッチの両端がキャンセル用スイッチや電位設定手段により同電位とされるので、スイッチ手段の切換時(選択時)に、スイッチ手段の寄生容量が充放電されることはなく、この充放電に伴うノイズの発生等の不具合を生じることはない。
また、電位設定手段にオペアンプを用いているので、オペアンプのイマジナリーショートを利用して、スイッチの両端を簡単な回路構成で容易に同電位とすることができる。
【0019】
【発明の実施の形態】
以下、本発明の実施形態を、図面を参照して詳細に説明する。本発明の実施形態(第1、第2実施形態)に係る静電容量センサの構造を、図10乃至図13を参照して説明する。図10は、本発明の実施形態に係る静電容量センサの全体構成を示す概略断面図、図11は本発明の実施形態に係る静電容量センサの全体構成を示す分解斜視図、図12は基板の平面図、図13は基板に対向して設けられている金属板(可動電極)の平面図である。
【0020】
本発明の実施形態に係る静電容量式センサ100は、図10に示すように、基板10の上面11S側に電気信号を検出するための検出部200を備え、基板10の下面13R側に検出部200から検出された電気信号を処理する回路素子300を備えて構成されている。本実施形態では、検出部200は静電容量式の傾斜センサとして構成され、回路素子300としてはIC(集積回路)のベアチップが用いられている。
【0021】
検出部200は、静電容量式センサ100の傾斜を容量変化として検出する静電容量式の傾斜センサであり、図11に示すように、基板(固定基板)10の上面11S上に形成された四つの固定電極11aと、これらの固定電極11aに対向する金属板(可動電極)30と、この金属板30にひねり変形を加えるための錘40とを備えて構成されている。
図12に示すように、基板10の上面11Sの中央部には四つの固定電極11aが碁盤目状に形成され、上面11Sの外周部には四つの固定電極11aを囲むように四角枠状の電極11bが形成されている。この電極11bは、基板10に設けられた図示してないスルーホール電極や配線パターン等を介して基板10の裏面側に実装された回路素子300の駆動信号用の端子(図示せず)に接続されている。
【0022】
また、基板10の上面11Sに形成された四つの固定電極11aの中心部には金属板30を支持する支持用突起12が形成されている。
そして、この電極11b上には矩形枠状をなした金属製の導電性スペーサ20が配され、このスペーサ20上に可動電極を構成する薄い金属板30が積重されている。この金属板30と固定電極11aとの間隔は支持用突起12及びスペーサ20の厚みによって一定に保持され、金属板30と四つの固定電極11aとにより四つの容量可変式の信号検出用コンデンサが形成されている。したがって、金属板(可動電極)30は、スペーサ20、電極11b、基板10のスルーホール電極、配線パターン等を介して回路素子300の駆動信号用の端子に導通接続されている。
【0023】
金属板30は、図13に示すように、この金属板30の外周部として構成される枠状の支持部30aと、この支持部30aにより第1の軸部30c回りに揺動可能に支持された中間部30bと、この中間部30bにより上記の第1の軸部30cと直交する第2の軸部30e回りに揺動可能に支持された導電性の搭載部30dとからなり、搭載部30dは軸部30c,30eのひねり変形により二軸回りに揺動可能に構成されている。
【0024】
具体的には、支持部30aはスペーサ20と重なるように配置され、その対向する一対の辺の内周中央に、内側に向かう一対の第1の軸部30c(X軸)が設けられている。この一対の第1の軸部30cの他端は、支持部30aの内周に沿うように設けられた枠状の中間部30bにつながっており、中間部30bは傾斜により一対の第1の軸部30cがひねり変形することによりその軸線回りに揺動できるようになっている。
【0025】
また、中間部30bの内周には一対の第1の軸部30cに直交する位置に互いに対向する一対の第2の軸部30eが設けられている。この一対の第2の軸部30eの他端は、その外周が中間部30bの内周に沿うように設けられた矩形の搭載部30dにつながっており、この搭載部30dは第2の軸部30eがひねり変形することによりその軸線回りに揺動できるようになっている。なお、軸部30c,30eの軸方向はそれぞれ碁盤目状に配置された固定電極11aの行方向又は列方向に一致するように構成されており、搭載部30dの揺動を感度良く検出できるようになっている。
【0026】
錘40は搭載部30d上に接着されて搭載されている。これにより、錘40は傾斜センサ100の傾斜に応じて金属板30(搭載部30d)と支持用突起12との当接位置を中心として揺動し、軸部30c(X軸),軸部30e(Y軸)のどちらか又は両方の軸回りに所定の大きさのモーメントを発生させるようになっている。
【0027】
このようなモーメントは軸部30e,軸部30cのどちらか一方又は両方の軸をひねり変形し、搭載部30dはこのモーメントと軸部30c,30eのひねりに対する弾性力とが釣り合う角度で停止する。
なお、この錘40はその底部(下部)40aが本体部である頭部(上部)40bよりも細く形成され、錘40の重心位置が高くなるように構成されている。このため、センサ100の僅かな傾斜に対しても上記軸線方向に大きなモーメントを作用させることができ、センサ100を軽量化しながら傾斜感度を高めることができるようになっている。
【0028】
ここで、図13に示すように、可動電極、すなわち金属板30に対して、第1の軸部30c、30cをX軸とし、第2の軸部30e,30eをY軸とするように、X−Y直交座標系をとるものとする。ここで、金属板30(搭載部30d)と四つの固定電極11aとにより形成される四つの容量可変式の信号検出用コンデンサ(容量素子)は、上記X−Y直交座標系における第1象限〜第4象限の各象限に1つずつ形成され、これらのうち、第2、第1象限に形成される信号検出用コンデンサの静電容量に対応して検出される電圧(以下、単に検出電圧という)を、それぞれ、A,Bとし、第3、第4象限に形成される信号検出用コンデンサの検出電圧を、それぞれ、C,Dとする。
【0029】
金属板30がX軸回りに揺動する際に、金属板30と四つの固定電極11aにより形成される四つの信号検出用コンデンサのうち第1、第2象限に形成される信号検出用コンデンサは、第3、第4象限に形成される信号検出用コンデンサとは、互いに静電容量が反対方向に増減するように変化する。すなわち、金属板30がX軸回りに揺動する際に固定電極11aと金属板30との間隔が、第1、第2象限に形成される信号検出用コンデンサと第3、第4象限に形成される信号検出用コンデンサとで反対方向に増減するように変化するので、静電容量が反対方向に増減するように変化する。
【0030】
このとき、第1、第2象限に形成される信号検出用コンデンサにおける金属板30と固定電極11aとの間隔は、同方向に増加、または減少するように変化するので、第1、第2象限に形成される信号検出用コンデンサの静電容量はそれぞれ、同方向に減少又は増加する。同時に、第3、第4象限に形成される信号検出用コンデンサにおける金属板30と固定電極11aとの間隔は、同方向に減少、または増加するように変化するので、第3、第4象限に形成される信号検出用コンデンサの静電容量はそれぞれ、同方向に増加、又は減少する。
【0031】
したがって、金属板30がX軸回りに揺動した際の四つの信号検出用コンデンサの静電容量に対応した電圧の変化量Yは、第1、第2象限に形成される信号検出用コンデンサの静電容量の変化量(電圧換算値)と、第3、第4象限に形成される信号検出用コンデンサの静電容量の変化量(電圧換算値)との差となるから、
Y=(C+D)−(A+B)=(C−A)+(D−B) …(1)
となる。
なお、金属板30がX軸回りに揺動するということは、X軸は変位せず、Y軸がX軸回りに揺動する(換言すれば、錘40がY軸方向に揺動する)ということであるので、X軸回りの揺動をY軸方向の変化と捉えることができる。
【0032】
また、金属板30がY軸回りに揺動する際に、金属板30と四つの固定電極11aにより形成される四つの信号検出用コンデンサのうち第2、第3象限に形成される信号検出用コンデンサは、第4、第1象限に形成される信号検出用コンデンサとは、互いに静電容量が反対方向に増減するように変化する。すなわち、金属板30がY軸回りに揺動する際に固定電極11aと金属板30との間隔が、第2、第3象限に形成される信号検出用コンデンサと第4、第1象限に形成される信号検出用コンデンサとで反対方向に増減するように変化するので、静電容量が反対方向に増減するように変化する。
【0033】
このとき、第2、第3象限に形成される信号検出用コンデンサにおける金属板30と固定電極11aとの間隔は、同方向に増加、または減少するように変化するので、第2、第3象限に形成される信号検出用コンデンサの静電容量はそれぞれ、同方向に減少又は増加する。同時に、第4、第1象限に形成される信号検出用コンデンサにおける金属板30と固定電極11aとの間隔は、同方向に減少、または増加するように変化するので、第4、第1象限に形成される信号検出用コンデンサの静電容量はそれぞれ、同方向に増加、又は減少する。
【0034】
したがって、金属板30がY軸回りに揺動した際の四つの信号検出用コンデンサの静電容量に対応した電圧の変化量Xは、第2、第3象限に形成される信号検出用コンデンサの静電容量の変化量(電圧換算値)と、第4、第1象限に形成される信号検出用コンデンサの静電容量の変化量(電圧換算値)との差となるから、
X=(A+C)−(B+D)=(A−B)+(C−D) …(2)
となる。
なお、金属板30がY軸回りに揺動するということは、X軸がY軸回りに揺動する(換言すれば、錘40がX軸方向に揺動する)ということであり、Y軸回りの揺動をX軸方向の変化と捉えることができる。
【0035】
静電容量式センサ100を傾斜センサとして使用する際に上式(1)、(2)の演算を行なうことによりセンサ100の傾斜に応じた静電容量に対応した電圧の変化量Y,Xを求め、これらの値からセンサ100の傾斜を求めることができる。なお、図14に示すように、一対の第1の軸部30c(X軸)、これに直交する位置に互い対向する一対の第2の軸部30e(Y軸)を可動電極、すなわち金属板30の隅部に設けることにより、図13に示したものと同様に、可動電極の回転軸(揺動軸)と検出系の座標軸とを一致させることができる。
【0036】
この場合には、X軸回り(Y軸方向)に金属板30を揺動した際の静電容量に対応する電圧の変化量Yは、
Y=A−D (3)
となり、
また、Y軸回り(X軸方向)に金属板30を揺動した際の静電容量の変化量Xは、
X=B−C (4)
となる。
【0037】
また、図10、図11に示すように、金属板30の支持部30a上には、矩形枠状のスペーサ42、搭載部30dの必要以上の動きを規制する金属製のストッパ44及び絶縁性のスペーサ52が積層されており、スペーサ52の複数の突起52aが、各部材の位置決め孔45、43、31、21、13に挿通されている。
【0038】
さらに、基板10の上面11S上には、スペーサ20ないしストッパ44の各部材の周囲に位置し、上面11Sの外周部に沿うように配された矩形枠状の絶縁性のパッキン50を介して金属製のカバー60が設けられている。このカバー60は円筒型の頭部60bとその周辺部に広がるフランジ部60aとフランジ部60aの側面に形成された平板状の複数の突部60cからなり、そのフランジ部60aでスペーサ52、ストッパ44、スペーサ42を介して支持部30aを電極11b側へ押し付けて固定するとともに、突部60cを基板10の下面13Rに形成されたグランドパターン70上にかしめ付けることにより、カバー60は接地されており、防塵、防滴、センサ100周辺の帯電物による容量ドリフト,ノイズ及び取り扱い上の不注意等からセンサ100を保護するようになっている。
なお、絶縁性のスペーサ52とパッキン50を設けることにより金属製のカバー60と金属板30とが導通しないようになっている。
【0039】
ところで、基板10はセラミックス又はエポキシ樹脂等からなる絶縁性の板材の積層体として構成された多層配線基板であり、その中間層として金属面からなるグランド層12Sが形成されている。
基板10の上面としての固定電極層11Sには、図10、図11に示すように、その中央部に四つの固定電極11aが例えば、Ag(銀)のパターン印刷により碁盤目状に形成されている。また、固定電極層11Sの外周部には、金属板30と導通される電極11bが矩形枠状に形成されている。
【0040】
グランド層12Sは、金属板30からの駆動信号が固定電極11aを介さずに回路素子300に侵入するのを防ぐとともに、基板10の外部(検出部200においては基板10の下面側、回路素子300においては基板10の上面側)から入るノイズをカットするノイズシールドとして機能し、電極11bと接続された図示しないスルーホール電極や固定電極11aと導通するスルーホール電極H1,H2等のスルーホール電極部分と外周縁部とを除く略全面がAg等の金属面(導電面)として構成されている。
【0041】
また、この金属面、すなわちグランド層12Sは、基板10の下面としてのチップ実装面13Rまで貫通する図示してない複数のスルーホール電極(スルーホール電極H1,H2と異なる)によってチップ実装面13R上の金属面(導電面)からなるグランドパターン70と導通して、接地用端子(図示せず)と接続されるとともに、基板10の側面に形成された取り出し電極(図示せず)を介して接地されるようになっている。
【0042】
回路素子300は、基板10裏面側のチップ実装面13Rに搭載されており、チップ実装面13R内の図示しない駆動信号用の端子、信号検出用の端子、電源用の端子、グランド用の端子及び信号出力用の端子と回路素子300の複数のアルミニウム製の端子とがそれぞれ金バンプ310で接続されている。そして、駆動信号用の端子、配線パターン、スルーホール電極(いずれも図示なし)、電極11b、スペーサ20等を介して可動電極を構成する金属板30に回路素子300から駆動信号(矩形波状の電圧)が加えられ、この金属板30と対向配置された固定電極11aに誘導された電流等の電気信号がスルーホール電極H1,H2や信号検出用の端子等を介して回路素子300に入力され、該電気信号により信号検出用コンデンサの容量変化を求めている。
【0043】
この金属板30と固定電極11aとで構成される信号検出用コンデンサは4つあり、これら4つのコンデンサの容量変化に基づいて傾斜センサ100の傾斜方向及び傾斜量を算出するようになっている。また、この算出結果はチップ実装面13R上に形成された信号出力用の端子及び外部接続電極(図示せず)を介して外部装置に出力されるようになっている。
【0044】
半導体からなるベアチップのサブストレート300bは金バンプ、スルーホール電極(スルーホール電極H1,H2と異なる)等を介して基板10のグランド層12Sと導通状態となっている。したがって、ベアチップの回路部300cは、下面と周囲が接地されるサブストレート300bによって囲まれ、上面側にはグランド層12Sが存在するため、ほぼ完全にシールドされた構造をとることとなり、外部からのノイズの影響をほとんど受けることはない。
【0045】
また、固定電極11aは、グランド電位と電源電圧とが交互に印加される可動電極である、固定電極11aより大きい金属板30と、基板10内に形成されたグランド層12Sとで挟まれた構造、すなわち、金属板30とグランド層12Sとの中間に位置するように構成されているので、固定電極11aはシールドされた状態となり、外来ノイズの影響を受けにくく、信号検出用コンデンサの静電容量が小さくても、精度良く検出することが可能である。
【0046】
また、補強のために、回路素子(ベアチップ)300とチップ実装面13Rとをエポキシ樹脂等の絶縁性樹脂320により接着し一体化させている。
上記構成において、センサ100を傾けると、錘40が支持用突起12と搭載部30dとの当接位置を中心として揺動し、その傾斜方向及び傾斜量に応じて、搭載部30dに対し軸部30c又は軸部30e回りのモーメントを作用させる。そして、軸部30c,30eのひねり変形に対する弾性力とこのモーメントとが釣り合う角度で搭載部30dが停止する。
【0047】
これにより、可動電極としての搭載部30dと各固定電極11aとにより構成される信号検出用コンデンサの静電容量が変化し、その容量変化が、スルーホール電極H1,H2や信号検出用端子等を介して固定電極11aの略真下に実装された回路素子300に電気信号として入力される。そして、回路素子300による処理結果は、基板10の底面たる接続電極面14Rの外部接続電極等を介して外部装置へ出力される。
【0048】
次に、本発明の第1実施形態に係る静電容量式センサの電気的構成(回路素子300の構成)を図1に示す。同図において、本発明の第1実施形態に係る静電容量式センサ100は、パルス信号発生回路500と、固定電極11aと可動電極30とで形成される4つの信号検出用コンデンサC1,C2,C3,C4と、信号検出用コンデンサC1,C2,C3,C4から得られる信号をそれぞれ、抵抗R1〜R4を介して時分割で選択的に出力するためのスイッチS1,S2,S3,S4とを有している。
【0049】
また、静電容量式センサ100は、スイッチS1,S2,S3,S4のいずれかのスイッチより出力される信号を積分する積分器600と、積分器600の出力を取り込み減算する減算器610と、減算器610の出力信号を加算する加算器620と、加算器620の出力をサンプルホールドし、出力するサンプルホールド回路630、640とを有している。
【0050】
パルス信号発生回路500は、図2に示すように、各種のタイミング信号及び駆動信号を生成し、出力する。駆動信号としては、信号検出用コンデンサC1,C2,C3,C4に供給される、ロウレベルとハイレベルとに交互に変化する駆動信号D(DR)がある。
また、タイミング信号としては、信号検出用コンデンサC1,C2,C3,C4から得られる信号を時分割で選択的に出力させるためにそれぞれ、スイッチS1,S2,S3,S4に供給されるタイミング信号(切換タイミング信号)D(A),D(B),D(C),D(D)がある。
【0051】
さらに、積分器600における積分用コンデンサC5の充電電荷を放電させるためにスイッチS5に出力されるリセット信号D(RS)、減算器610のスイッチS6を動作させるためのタイミング信号D(SAMP)、コンデンサC7の充電電荷を放電させるためにスイッチS7に出力されるリセット信号D(RST)、加算器620におけるスイッチS8〜S11に出力されるタイミング信号D(SUMIN)、D(SUMOUT)、コンデンサC9の充電電荷を放電させるためにスイッチS12に出力されるリセット信号D(HRS)、サンプルホールド回路630、640のスイッチS13、S14を動作させるためのタイミング信号D(HOLDX),D(HOLDY)がある。
【0052】
4つの信号検出用コンデンサC1、C2、C3、C4における可動電極30側は共通接続され、保護抵抗R0を介してパルス信号発生回路500における駆動信号D(DR)を出力する出力端に接続されている。パルス信号発生回路500は、本発明の駆動信号供給手段及びタイミング信号生成手段に相当する。
また、信号検出用コンデンサC1、C2、C3、C4における固定電極11a側は、それぞれ保護抵抗R1〜R4を介して、それぞれ、スイッチS1〜S4の一端に接続され、スイッチS1〜S4の他端は共通接続され、オペアンプ510の反転入力端子に接続されている。スイッチS1〜S4は本発明のスイッチ手段に相当する。
【0053】
積分器600は、オペアンプ510と、オペアンプ510の反転入力端子と出力端子との間に接続される積分用コンデンサC5と、積分用コンデンサC5の両端間に接続されるスイッチS5とを有している。
また、減算器610は、オペアンプ510の出力端子に一端が接続されるスイッチS6と、オペアンプ511と、オペアンプ511の反転入力端子とスイッチS6の他端との間に接続されるコンデンサC6と、オペアンプ511の反転入力端子と出力端子との間に接続されるコンデンサC7と、コンデンサC7の両端間に接続されるスイッチS7とを有している。
【0054】
また、加算器620は、オペアンプ512と、オペアンプ511の出力端子と一定電位Vcc/2(Vccは電源電圧)に設定された端子との間に直列に接続されるスイッチS8、S9と、オペアンプ512の反転入力端子と一定電位Vcc/2に設定された端子との間に直列に接続されるスイッチS10、S11と、スイッチS8、S9の接続点とスイッチS10、S11の接続点との間に接続されるコンデンサC8と、オペアンプ512の反転入力端子と出力端子との間に接続されるコンデンサC9と、コンデンサC9の両端間に接続されるスイッチS12とを有している。減算器610及び加算器620は本発明の演算手段に相当する。
【0055】
さらに、サンプルホールド回路630は、金属板(可動電極)30がY軸回りに揺動した際における4つの信号検出用コンデンサC1〜C4の静電容量の変化量に対応したオペアンプ512の出力電圧の変化量Xをサンプリングし、かつ保持する回路であり、オペアンプ513と、オペアンプ512の出力端子とオペアンプ513の非反転入力端子との間に接続されるスイッチS13と、オペアンプ513の非反転入力端子に一端が接続され、他端が接地されているサンプルホールド用コンデンサC10とを有している。
【0056】
同様に、サンプルホールド回路640は、金属板(可動電極)30がX軸回りに揺動した際における4つの信号検出用コンデンサC1〜C4の静電容量の変化量に対応したオペアンプ512の出力電圧の変化量Yをサンプリングし、かつ保持する回路であり、オペアンプ514と、オペアンプ512の出力端子とオペアンプ514の非反転入力端子との間に接続されるスイッチS14と、オペアンプ514の非反転入力端子に一端が接続され、他端が接地されているサンプルホールド用コンデンサC11とを有している。オペアンプ513、514は、反転入力端子と出力端子とが短絡されバッファアンプとして機能する。オペアンプ510、511、512の非反転入力端子は、それぞれ、固定電位(Vcc/2)に設定されている。
【0057】
なお、本実施形態では、スイッチS1〜S14はパルス信号発生回路500から供給されるタイミング信号がハイレベルのとき、オン状態となり、ロウレベルのとき、オフ状態になるアナログスイッチからなるものとする。
【0058】
次に、上記構成からなる、本発明の第1実施形態に係る静電容量式センサ100の動作を図2及び図3のタイミングチャートを参照して説明する。図3は、図1におけるオペアンプ510、511、512の各出力を示しており、図3(A)はオペアンプ510の出力、図3(B)はオペアンプ511の出力、図3(C)はオペアンプ512の出力をそれぞれ、示している。信号検出用コンデンサC1〜C4の検出信号を時分割で選択的に出力するスイッチS1〜S4は、図2に示すように、S1、S2、S3、S4、S3、S1、S4、S2、S1、S2、S3、S4、…の順にオン状態になるようにパルス信号発生回路500より出力されるタイミング信号D(A),D(B),D(C),D(D)により駆動される。
また、信号検出用コンデンサC1〜C4に供給される駆動信号D(DR)は、各スイッチS1〜S4がオン状態となる期間内において、その期間の前半でロウレベルとなり、後半にハイレベルとなるようなタイミングでロウレベルとハイレベルとを交互に繰り返す。ただし、各スイッチS1〜S4がオフ状態となる前に駆動信号D(DR)はロウレベルとなる。
【0059】
時刻t0でパルス信号発生回路500より出力される信号D(A)が立ち上がり、スイッチS1は期間t0≦T≦t1でオン状態になる。次いで、駆動信号D(DR)は、t1以前(t0とt1のほぼ中間)の時刻t12で立ち上がり、期間t12≦T<t1でハイレベルとなり、この期間内(t13≦T≦t14)において、タイミング信号D(SAMP)、D(RST)がハイレベルとなり、リセット信号であるタイミング信号D(RS)がロウレベルとなる。ここで、タイミング信号D(RS)は、期間t10≦T≦t11(但し、t0<t10<t11<t12である。)において、ハイレベルとなっている。
【0060】
したがって、スイッチS1が時刻t0でオン状態となった後、時刻t10でタイミング信号D(RS)がハイレベルになることによりスイッチS5がオン状態となり、積分器600の積分用コンデンサC5の両端が、短絡され、積分用コンデンサC5の充電電荷は放電され、初期状態にリセットされる。
一方、オペアンプ510では、反転入力端子の電位がVcc/2に設定され、非反転入力端子の電位がイマジナリショートによりVcc/2となっているために、オペアンプ510の出力端子の電位は、時刻t10でVcc/2となる。
【0061】
その後、スイッチS5は時刻t11でオフ状態となり、次いで、時刻t12で駆動信号D(DR)のハイレベルが信号検出用コンデンサC1〜C4に供給され、その後、時刻t13でスイッチS6、S7がオン状態となる。したがって、時刻t12で信号検出用コンデンサC1からは静電容量の変化量に応じた信号電荷が積分器600に供給され、積分用コンデンサC5に充電が開始される。この結果、オペアンプ510の出力端子の電位は、時刻t12で立下り始め、積分用コンデンサC5の充電に伴い、静電容量の変化量に応じた電圧(波高値A)に達した時点で整定する。
【0062】
一方、時刻t13でスイッチS6、S7がオン状態になるので、積分器600の出力端はスイッチS6を介して減算器610のコンデンサC6と接続されるために積分器600を構成するオペアンプ510の出力電圧は、期間Tがt13≦T≦t14において波高値Aに整定している状態下でスイッチS6を介してコンデンサC6に印加されるとともに、減算器610におけるコンデンサC7の両端は短絡され、充電電荷が放電され初期化される。このとき、オペアンプ511は反転入力端子と出力端子とは短絡され、イマジナリショートによりオペアンプ511の出力端子の電位は、非反転入力端子に設定されている電位と同一の電位Vcc/2になる。
【0063】
一方、駆動信号D(DR)は、時刻t14でハイレベルからロウレベルに変化するので、信号検出用コンデンサC1を介して積分器600の積分用コンデンサC5に供給されていた電荷は急速に減少して充電前の状態に戻る。
さらに時刻t15でタイミング信号D(RS)がロウレベルからハイレベルに変化し、スイッチS5がオン状態となるので、積分用コンデンサC5の蓄積電荷は放電され、完全に初期化されるとともに、積分器600を構成するオペアンプ510の反転入力端子と出力端子とは短絡される。この結果、オペアンプ510の出力端子の電位は、反転入力端子における電位がイマジナリショートにより非反転入力端子と同電位となっているため非反転入力端子に設定されている電位と同一の電位Vcc/2になる。
【0064】
また、時刻t14でタイミング信号D(SAMP)、D(RST)がロウレベルになると、減算器610では、コンデンサC6、C7にはt13≦T≦t14においてオペアンプ510より出力されていた電圧Aに応じた電荷が蓄積されるが、減算器610を構成するオペアンプ511の出力はVcc/2のまま変化しない。
【0065】
次に、時刻t1でタイミング信号D(A)が立ち下るためにスイッチS1がオフ状態となり、これと同時にタイミング信号D(B)が立ち上がり、スイッチS2は期間t1≦T≦t2でオン状態となる。また、時刻t14でタイミング信号D(SAMP)、D(RST)がハイレベルからロウレベルに変化し、これに引き続いてタイミング信号D(RS)が時刻t15でロウレベルからハイレベルに変化する。
【0066】
したがって、時刻t14でスイッチS6、S7がオフ状態となり、時刻t15でスイッチS5がオン状態となる。この結果、積分器600(オペアンプ510)と減算器610とは接続が断たれ、積分用コンデンサC5の充電電荷は放電され、初期状態にリセットされると共に、コンデンサC6のスイッチS6側の端子はオペアンプ510より出力されていた電圧Aに相当する電位になっている。
【0067】
次いで、駆動信号D(DR)は、時刻t2以前の時刻t17で立ち上がり、期間t17≦T≦t19でハイレベルとなり、この期間内(t18≦T≦t19)において、タイミング信号D(SAMP),D(SUMIN),D(HRS)がハイレベルとなり、タイミング信号D(RS),D(SUMOUT)がロウレベルとなっている。また、タイミング信号D(RST)はロウレベルのまま保持される。この結果t18≦T≦t19において、スイッチS5,S9,S10がオフ状態、スイッチS6,S8,S11,S12がオン状態になる。また、スイッチS7はオフ状態のまま保持される。
【0068】
時刻t17で信号検出用コンデンサC2からは静電容量の変化量に応じた信号電荷が積分器600に供給され、積分用コンデンサC5に充電が開始される。この結果、オペアンプ510の出力端子の電位は、時刻t17で立下り始め、積分用コンデンサC5の充電に伴い増加し、静電容量の変化量に応じた電圧(波高値B)に達した時点で整定する。
【0069】
一方、時刻t18でスイッチS6がオン状態になるので、積分器600の出力端はスイッチS6を介して減算器610のコンデンサC6と接続されるために積分器600を構成するオペアンプ510の出力電圧は、期間Tがt18≦T≦t19において波高値Bに整定している状態下でスイッチS6を介してコンデンサC6に印加される。このとき、スイッチS7はオフ状態のままである。
また、オペアンプ511の反転入力端子側に接続されたコンデンサC6の端子の電位はオペアンプ511におけるイマジナリショートによりVcc/2のまま変化しないので、コンデンサC6のスイッチS6側に接続された端子における電位は、電位Aと電位Bの差分、すなわち(A−B)となり、オペアンプ511の出力端子からはVcc/2を基準としたレベルの(A−B)×C6/C7の電圧が出力される(図3(B)参照)。因みに、C6/C7はオペアンプ511のゲインである。
【0070】
なお、本実施形態における信号検出用コンデンサC1〜C4の静電容量値が極めて小さい(0.1PF以下)ことから、オペアンプ511のゲイン(C6/C7)は、2〜10程度が適切であるが、理解をし易くするため、便宜上、ゲインを1として以下の説明を行う。また、本実施形態においては、電圧レベルの基準を全てVcc/2を基準としているため、以下の説明における電圧(レベル)は、特に断りのない限りVcc/2を基準としたものである。
【0071】
そして、既述したようにt18≦T≦t19においては、スイッチS8,S11がオン状態になっているためにオペアンプ511の出力電圧(A−B)は、加算器620のコンデンサC8に印加され、コンデンサC8は印加電圧(A−B)に応じて充電される。このとき、スイッチS12がオン状態になっているので、コンデンサC9の充電電荷は放電され、コンデンサC9は初期状態にリセットされている。
次いで、タイミング信号D(HRS)、D(SUMIN)が時刻t19でハイレベルからロウレベルに変化し、その直後の時刻t20でタイミング信号D(SUMOUT)がロウレベルからハイレベルに変化する。この結果、スイッチS12,S8,S11がまずオフ状態となり、その直後に、S9,S10がオン状態になる。
【0072】
したがって、加算器620のコンデンサC9が充電可能になった状態で、コンデンサC8に印加された電圧(A−B)がコンデンサC8への充電時と
逆極性でオペアンプ512の反転入力端子に接続されることとなる。すなわち電圧−(A−B)がオペアンプ512の反転入力端子に入力され、この結果、図3(C)に示すように、オペアンプ512の出力端子からは電圧(A−B)が出力される。このとき、コンデンサC9には、電圧(A−B)に応じた電荷が蓄積されている。
【0073】
同様にして、期間t2<T<t3内の時刻t21で信号検出用コンデンサC3から静電容量の変化量に応じた信号電荷が積分器600に供給され、オペアンプ510の出力端子と反転入力端子間に接続された積分用コンデンサC5に充電され、オペアンプ510の出力電圧は波高値Cに整定する。その後、オペアンプ510の出力電圧Cは、時刻t22でスイッチS6を介してコンデンサC6に印加されると同時に、コンデンサC7の両端は短絡され、コンデンサC7の蓄積電荷は放電され、初期化される。
【0074】
時刻t23でスイッチS6、S7がオフ状態となり、時刻t24でスイッチS5がオン状態となる。この結果、積分器600(オペアンプ510)と減算器610とは接続が断たれ、積分用コンデンサC5の充電電荷は放電され、初期状態にリセットされると共に、コンデンサC6のスイッチS6側の端子はオペアンプ510より出力されていた電圧Cに相当する電位に保持される。
【0075】
さらに、時刻t25(t3<t25<t4)で信号検出用コンデンサC4から静電容量の変化量に応じた信号電荷が積分器600に供給され、オペアンプ510の出力電圧は波高値Dに整定する。次いで、時刻t26でスイッチS6がオン状態になるので、積分器600の出力端はスイッチS6を介して減算器610のコンデンサC6と接続されるために積分器600を構成するオペアンプ510の出力電圧は、期間Tがt26≦T≦t27において波高値Dに整定している状態下でスイッチS6を介してコンデンサC6に印加される。このとき、スイッチS7はオフ状態のままである。
【0076】
また、オペアンプ511の反転入力端子側に接続されたコンデンサC6の端子の電位はオペアンプ511におけるイマジナリショートによりVcc/2のまま変化しないので、コンデンサC6のスイッチS6側に接続された端子における電位は、電位Cと電位Dの差分、すなわち(C−D)となり、オペアンプ511の出力端子からはレベルの(C−D)×C6/C7の電圧が出力される(図3(B)参照)。なお、便宜的にC6/C7を1としているので、オペアンプ511から出力されるVcc/2を基準とした電位は(C−D)となる。
【0077】
さらに、t26≦T≦t27においては、スイッチS8,S11がオン状態になっているためにオペアンプ511の出力電圧(C−D)は、加算器620のコンデンサC8に印加され、コンデンサC8は印加電圧(C−D)に応じて充電される。このとき、スイッチS12がオフ状態になっているので、コンデンサC9には電圧(A−B)に応じた電荷が蓄積されている。
次に、タイミング信号D(SUMOUT)の立ち上がり(時刻t4の直後の時刻t28)でスイッチS9、S10がオン状態になるので、さらに、コンデンサC9に電圧(C−D)に応じた電荷が追加充電される。この結果、図3(C)に示すように、オペアンプ512の出力端子からは電圧{(A−B)+(C−D)}が出力される。
【0078】
次いで、時刻t29(t28<t29<t5)でタイミング信号D(HOLDX)が立ち上がると、サンプルホールド回路630のスイッチS13がオン状態となり、サンプルホールド用コンデンサC10に電圧{(A−B)+(C−D)}が保持され、オペアンプ513を介して出力端子700より電圧{(A−B)+(C−D)}が、金属板(可動電極)30がY軸回りに揺動した際における静電容量に応じた電圧の変化量Xとして出力される。
【0079】
同様にして、期間t6<T≦t7におけるタイミング信号D(SUMOUT)の立ち上がり時t30で加算器620のコンデンサC9に電圧(C−A)に応じた電荷が蓄積され、さらにt8<T≦t9におけるタイミング信号D(SUMOUT)の立ち上がり時t31で加算器620のコンデンサC9に信号電圧(D−B)に応じた信号電荷が追加充電される。この結果、オペアンプ512の出力端子からは電圧{(C−A)+(D−B)}が出力される。
【0080】
次いで、時刻t32(t31<t32<t9)でタイミング信号D(HOLDY)が立ち上がると、サンプルホールド回路640のスイッチS14がオン状態となり、サンプルホールド用コンデンサC11に信号電圧{(C−A)+(D−B)}が保持され、オペアンプ514を介して出力端子701より信号電圧{(C−A)+(D−B)}が、金属板(可動電極)30がX軸回りに揺動した際における静電容量に応じた電圧の変化量Yとして出力される。ここで、本実施形態では、X軸方向にセンサを傾けている例で説明しているので、電圧A,B,C,Dは、A=C,B=Dとなっている。したがって、変化量Y=0、すなわち出力端子701からは基準電圧Vcc/2が出力されるだけである。
上述した動作が周期的に繰り返し、行われる。
【0081】
なお、本実施形態では、静電容量式センサ100の出力として変化量X,Yについて求め、出力するようにしたが、この出力の極性(増減方向)を反転して、−X,−Yを出力するように切り換えることが信号検出用コンデンサC1〜C4から得られる信号電圧を時分割で選択するスイッチS1〜S4の切換タイミングを変更することにより簡単に行うことができる。すなわち、(X,Y),(−X,−Y)の2種類の出力を得るようにパルス信号発生回路500よりタイミング信号D(A)〜D(D)について2種類の信号を出力させるようにしてもよい。
【0082】
さらに、静電容量式センサ100の出力として(X,Y),(−X,−Y),(X,−Y),(−X,Y)の4種類の出力を得るようにパルス信号発生回路500よりタイミング信号D(A)〜D(D)について4種類の信号を出力させるようにしてもよい。
本実施形態では、出力X,Yを、
X=(A−B)+(C−D),Y=(C−A)+(D−B)として演算して求めたが、例えば、出力Xについて言えば、(C−D)を(A−B)より先に演算してもよい。このような演算順序を変えることにより、X(−Xを含む),Y(−Yを含む)についてそれぞれ、8通りのパターンが有り、X、Yの組み合わせは8×8=64通りとなる。
【0083】
因みに、Xは次のようになる。
X=(A−B)+(C−D)=(C−D)+(A−B)(隣接する容量素子が対となる場合)
=(A−D)+(C−B)=(C−B)+(A−D)(対角線上に位置する容量素子が対になる場合)
−X=(B−A)+(D−C)=(D−C)+(B−A)(隣接する容量素子が対となる場合)
=(B−C)+(D−A)=(D−A)+(B−C)(対角線上に位置する容量素子が対になる場合)
【0084】
また、Yは、
Y=(C−A)+(D−B)=(D−B)+(C−A)(隣接する容量素子が対となる場合)
=(C−B)+(D−A)=(D−A)+(C−B)(対角線上に位置する容量素子が対になる場合)
−Y=(A−C)+(B−D)=(B−D)+(A−C)(隣接する容量素子が対となる場合)
=(A−D)+(B−C)=(B−C)+(A−D)(対角線上に位置する容量素子が対になる場合)
となる。
【0085】
なお、静電容量式センサ100の出力X、Yの符号で「+」、「−」がついているのは、センサ100をある方向に傾けたとき(あるいは、ある方向の加速度を加えたとき)、センサ100の出力電圧が中点(Vcc/2:Vccは電源電圧)から増加するか、減少するかを表している。
【0086】
図4乃至図8に静電容量式センサ100の出力X(−Xを含む)、Y(−Yを含む)の演算順序を図2に示した場合と異ならしめた場合における静電容量式センサ100の各部の動作状態を示す。図4は出力端子700、701から出力される信号X,YをX=(A−D)+(C−B),Y=(C−B)+(D−A)としたときの各部の動作状態を示すタイミングチャートである。
【0087】
図4が図2に示したタイミングチャートと異なるのは、信号検出用コンデンサC1〜C4から得られる信号電圧を時分割で選択するスイッチS1〜S4の切換タイミングを規定するタイミング信号D(A)〜D(D)のハイレベルとなる出力順序が、信号検出用コンデンサC1〜C4から検出される信号をA,D,C,B,C,B,D,A,…の順に選択できるように時系列的に変化するようにパルス信号発生回路500からタイミング信号D(A)〜D(D)が出力されるようになっている点である。
【0088】
すなわち、D(A),D(D),D(C),D(B),D(C),D(B),D(D),D(A)の順にハイレベルの信号がパルス信号発生回路500から出力される。その他の信号のタイミングは図2と同一である。
スイッチS1〜S4を上述したタイミングで出力されるタイミング信号D(A)〜D(D)で切り換えることにより、積分器600の積分用コンデンサC5にコンデンサC1〜C4より電流(電荷)がA,D,C,B,C,B,D,A,…の順で出力され、既述した動作により静電容量式センサ100の出力X,Yの演算が、X=(A−D)+(C−B),Y=(C−B)+(D−A)として行なわれる。
【0089】
また、図5は出力端子700、701から出力される信号−X,−Yを−X=(B−A)+(D−C),−Y=(A−C)+(B−D)としたときの各部の動作状態を示すタイミングチャートである。図5が図2に示したタイミングチャートと異なるのは、スイッチS1〜S4の切換タイミングを規定するタイミング信号D(A)〜D(D)のハイレベルとなる出力順序が、信号検出用コンデンサC1〜C4から検出される信号をB,A,D,C,A,C,B,D,…の順に選択できるように時系列的に変化するようになっている点である。すなわち、D(B),D(A),D(D),D(C),D(A),D(C),D(B),D(D)の順にハイレベルの信号が出力される。その他の信号のタイミングは図2と同一である。
【0090】
スイッチS1〜S4を上述したタイミングで出力されるタイミング信号D(A)〜D(D)で切り換えることにより、積分器600の積分用コンデンサC5にコンデンサC1〜C4より電流がB,A,D,C,A,C,B,D,…の順で出力され、既述した動作により静電容量式センサ100の出力−X,−Yの演算が、−X=(B−A)+(D−C),−Y=(A−C)+(B−D)として行なわれる。
【0091】
また、図6は出力端子700、701から出力される信号−X,−Yを−X=(B−C)+(D−A),−Y=(A−D)+(B−C)としたときの各部の動作状態を示すタイミングチャートである。図6が図2に示したタイミングチャートと異なるのは、スイッチS1〜S4の切換タイミングを規定するタイミング信号D(A)〜D(D)のハイレベルとなる出力順序が、信号検出用コンデンサC1〜C4から検出される信号をB,C,D,A,A,D,B,C,…の順に選択できるように時系列的に変化するようになっている点である。すなわち、D(B),D(C),D(D),D(A),D(A),D(D),D(B),D(C)の順にハイレベルの信号が出力される。その他の信号のタイミングは図2と同一である。
【0092】
スイッチS1〜S4を上述したタイミングで出力されるタイミング信号D(A)〜D(D)で切り換えることにより、積分器600の積分用コンデンサC5にコンデンサC1〜C4より電流がB,C,D,A,A,D,B,C,…の順で出力され、既述した動作により静電容量式センサ100の出力−X,−Yの演算が、−X=(B−C)+(D−A),−Y=(A−D)+(B−C)として行なわれる。
【0093】
また、図7は出力端子700、701から出力される信号X,−YをX=(A−B)+(C−D),−Y=(A−D)+(B−C)としたときの各部の動作状態を示すタイミングチャートである。図7が図2に示したタイミングチャートと異なるのは、スイッチS1〜S4の切換タイミングを規定するタイミング信号D(A)〜D(D)のハイレベルとなる出力順序が、信号検出用コンデンサC1〜C4から検出される信号をA,B,C,D,A,D,B,C,…の順に選択できるように時系列的に変化するようになっている点である。すなわち、D(A),D(B),D(C),D(D),D(A),D(D),D(B),D(C)の順にハイレベルの信号が出力される。その他の信号のタイミングは図2と同一である。
【0094】
スイッチS1〜S4を上述したタイミングで出力されるタイミング信号D(A)〜D(D)で切り換えることにより、積分器600の積分用コンデンサC5にコンデンサC1〜C4より電流がA,B,C,D,A,D,B,C,…の順で出力され、既述した動作により静電容量式センサ100の出力X,−Yの演算が、X=(A−B)+(C−D),−Y=(A−D)+(B−C)として行なわれる。
【0095】
また、図8は出力端子700、701から出力される信号X,−YをX=(C−D)+(A−B),−Y=(B−C)+(A−D)としたときの各部の動作状態を示すタイミングチャートである。図8が図2に示したタイミングチャートと異なるのは、スイッチS1〜S4の切換タイミングを規定するタイミング信号D(A)〜D(D)のハイレベルとなる出力順序が、信号検出用コンデンサC1〜C4から検出される信号をC,D,A,B,B,C,A,D,…の順に選択できるように時系列的に変化するようになっている点である。すなわち、D(C),D(D),D(A),D(B),D(B),D(C),D(A),D(D)の順にハイレベルの信号が出力される。その他の信号のタイミングは図2と同一である。
【0096】
スイッチS1〜S4を上述したタイミングで出力されるタイミング信号D(A)〜D(D)で切り換えることにより、積分器600の積分用コンデンサC5にコンデンサC1〜C4より電流がC,D,A,B,B,C,A,D,…の順で出力され、既述した動作により静電容量式センサ100の出力X,−Yの演算が、X=(C−D)+(A−B),−Y=(B−C)+(A−D)として行なわれる。
【0097】
以上のように、複数の信号検出用コンデンサC1〜C4の各々の出力信号の信号経路が同一であるので、これらの信号検出用コンデンサの出力信号をパルス信号発生回路500から出力されるタイミング信号D(A)〜D(D)による切り換えにより特性が変化することなく、演算手段(減算器610、加算器620)から出力される信号X,Yの極性(出力の増減方向)、演算順序を変更することができる。
【0098】
次に、本発明の第2の実施形態に係る静電容量式センサの電気的構成を図9に示す。なお、図10〜図14に基づいて既述した機構は本実施形態についても同様であるので、その説明は省略する。図2〜図8に基づいて説明した動作も第1実施形態と同様であるので、その説明は省略する。
また、第2の実施形態に係る静電容量式センサが、第1の実施形態に係る静電容量式センサと構成上,異なるのは、信号検出用コンデンサC1〜C4から得られる信号(電流)を時分割で選択するアナログスイッチからなるスイッチS1〜S4に付随する寄生容量の影響を打ち消す寄生容量キャンセル手段を設けた点であり、その他の構成は第1実施の形態に係る静電容量式センサと同一であるので重複する説明は省略する。
【0099】
図9において、スイッチS1〜S4の各々の共通接続されていない側における一端は、アナログスイッチS20〜S23の一端とそれぞれ、接続され、アナログスイッチS20〜S23の各他端は一定電位Vcc/2に設定された端子とそれぞれ、接続されている。
また、スイッチS1〜S4の切り換えタイミングを規定するタイミング信号D(A)〜D(D)のうちタイミング信号D(A)は、スイッチS1に供給されると共に、インバータ520を介してアナログスイッチS20に供給されるようになっている。
【0100】
また、タイミング信号D(B)は、スイッチS2に供給されると共に、インバータ521を介してアナログスイッチS21に供給されるようになっている。タイミング信号D(C)は、スイッチS3に供給されると共に、インバータ522を介してアナログスイッチS22に供給されるようになっている。さらに、タイミング信号D(D)は、スイッチS4に供給されると共に、インバータ523を介してアナログスイッチS23に供給されるようになっている。
【0101】
各スイッチS1〜S4の両端間に接続されているコンデンサCs1〜Cs4は、スイッチS1〜S4に付随する寄生容量であり、アナログスイッチS20〜S23の各々の両端間に接続されているコンデンサCs20〜Cs23は、アナログスイッチS20〜S23に付随する寄生容量である。
なお、アナログスイッチS20〜S23は、本発明のキャンセル用スイッチに、パルス信号発生回路500及びインバータ520〜523は、本発明のスイッチ制御手段に、オペアンプ510は本発明の電位設定手段に、それぞれ相当する。
【0102】
上記構成において、例えば、タイミング信号D(A)によりスイッチS1が選択され、他のスイッチS2〜S4が選択されていない状態にあるものとする。このとき、スイッチS1がオン状態になり、スイッチS2〜S4はオフ状態になる。
一方、アナログスイッチS20は、インバータ520によりタイミング信号D(A)(ハイレベルの信号)が反転されるので、オフ状態になり、その他のアナログスイッチS21〜S23はそれぞれ、タイミング信号D(B)〜D(D)(ロウレベルの信号)がインバータ521〜523により反転されるので、オン状態となる。
【0103】
他方、オペアンプ510の非反転入力端子の電位が一定電位Vcc/2に設定されており、反転入力端子と出力端子との間がコンデンサC5を介して負帰還されるように接続されているので、イマジナリショートによりオペアンプ510の反転入力端子の電位は一定電位Vcc/2に固定される。したがって、スイッチS1〜S4の共通接続された一端の電位は、オペアンプ510の反転入力端子に接続されているため一定電位Vcc/2となり、スイッチS1に付随する寄生容量Cs1は、スイッチS1がオン状態であるので、短絡され、またアナログスイッチS20の両端は一定電位Vcc/2となるので、アナログスイッチS20に付随する寄生容量Cs20の両端も同電位となり、寄生容量Cs1,Cs20において、電流は流れない。
【0104】
また、選択されていないスイッチS2〜S4に付随する寄生容量Cs2〜Cs4を通じて信号検出用コンデンサC2〜C4から流れる電流は、アナログスイッチS21〜S23がオン状態となることにより寄生容量Cs2〜Cs4の両端間は一定電位Vcc/2で短絡され、かつアナログスイッチS21〜S23に付随する寄生容量Cs21〜Cs23の各々の両端間は短絡されるので、一定電位Vcc/2に設定された端子側にバイパスされる。
また、他のスイッチS2〜S4が選択されオン状態となった場合も、同様に動作する。したがって、スイッチS1〜S4に付随する寄生容量の影響をキャンセルすることができる。
【0105】
以上に説明したように、本実施形態に係る静電容量式センサによれば、従来の静電容量式センサのように、CR遅延回路を使用して静電容量を検出していないので、抵抗素子の温度変化や配線抵抗の影響を受けず、精度良く静電容量に基づいて可動電極の揺動動作を検出することができる。
また、揺動動作を検出するための複数の容量素子の出力信号を時分割で選択的に入力し、演算して揺動動作を求めるようにしたので、複数の容量素子の出力信号を時分割で入力した以降の回路構成を簡略化できる。
【0106】
また、複数の容量素子(信号検出用コンデンサ)の出力信号を時分割で入力した以降の回路は各容量素子の出力信号について共通に使用されるので、時分割で演算処理を行わない場合に比して、回路素子の定数のばらつきの影響を受けないという効果が有る。
また、本実施形態に係る静電容量式センサによれば、容量素子の静電容量に応じた信号の変化量を算出するのに、加算演算する前に、減算、すなわち差動をとっているので、演算のダイナミックレンジを大きくとることができる。
【0107】
また、本実施形態に係る静電容量式センサによれば、減算器610、加算器620を含む演算手段は、X軸方向の揺動により生ずる容量素子の静電容量の変化量を示す第1の出力信号(X)と、Y軸方向の揺動により生ずる容量素子の静電容量の変化量を示す第2の出力信号(Y)とを出力し、タイミング信号生成手段としてのパルス信号発生回路500は、演算手段の第1、第2の出力信号のいずれか一方の極性、すなわち第1又は第2の出力信号の増減方向を例えば、(X,−Y)のように逆向きに変更可能にするように信号検出用コンデンサ(容量素子)C1〜C4から得られる信号を時分割で選択するスイッチ手段の切り換えタイミングを異ならしめるための2種類の切換タイミング信号を生成する。
【0108】
それ故、複数の容量素子の各々の出力信号(信号電圧)の信号経路が同一であるので、これら複数の容量素子の出力信号の切り換えにより特性が変化することなく、演算手段から出力される第1、第2の出力信号のいずれか一方の極性を変化させることができる。
したがって、静電容量センサを使用する装置に実装する際に、上下逆向きに取り付けても、センサの傾斜方向等に対する出力信号の増減方向を同じにすることができ、取り付け配置の自由度が増加するという効果が得られる。
【0109】
また、本実施形態に係る静電容量式センサによれば、減算器610、加算器620を含む演算手段は、X軸方向の揺動により生ずる容量素子の静電容量の変化量を示す第1の出力信号(X)と、Y軸方向の揺動により生ずる容量素子の静電容量の変化量を示す第2の出力信号(Y)とを出力し、タイミング信号生成手段としてのパルス信号発生回路500は、演算手段の第1、第2の出力信号の極性を(−X,−Y),(X,−Y),(−X,Y)に変更可能にするように前記スイッチ手段の切り換えタイミングを異ならしめるための4種類の切換タイミング信号を生成する。
【0110】
それ故、複数の容量素子の各々の出力信号(信号電圧)の信号経路が同一であるので、これら複数の容量素子の出力信号の切り換えにより特性が変化することなく、演算手段から出力される第1、第2の出力信号の極性を4種類まで、変化させることができる。
したがって、静電容量センサを使用する装置に実装する際に、取り付け配置の自由度を、さらに増加させることができるという効果が得られる。
【0111】
また、本実施形態に係る静電容量式センサによれば、信号検出用コンデンサC1〜C4から得られる信号を時分割で選択するスイッチ手段は、4つの容量素子の各々に、一端が接続され、他端が共通接続されて演算手段側に接続される4つのスイッチS1〜S4からなり、さらに、前記スイッチ手段の各スイッチに付随する寄生容量の影響を打ち消す寄生容量キャンセル手段を有するので、静電容量の検出部である複数の容量素子にとって寄生容量の影響が最も大きいスイッチ手段を構成する各スイッチの寄生容量の影響を打ち消すことができる。
【0112】
すなわち、上記複数の容量素子の静電容量は非常に小さく、複数の容量素子の出力信号を取り込む入力部を構成する上記スイッチ手段の各スイッチに付随する寄生容量の影響が大きく、具体的には、選択していない他のスイッチの寄生容量分が選択した容量素子に合成されてしまい、センサの感度の低下やセンサ出力のオフセットの変動が生じる。さらに、寄生容量値はばらつきが有り、温度変化も有るために、センサ出力が温度により変化することとなるが、これらの影響をなくすことができる。
【0113】
【発明の効果】
本発明によれば、固定基板に形成された固定電極と、揺動動作可能に支持されるとともに前記固定電極に対向配置され、該固定電極との距離が前記揺動動作により変位する可動電極とを有し、前記固定電極と可動電極とで構成される容量素子の静電容量に基づいて前記揺動動作を検出する静電容量式センサにおいて、前記固定電極と可動電極のうち少なくとも一方の電極が分割されており、前記固定電極と可動電極とで複数の容量素子が形成され、前記固定電極と可動電極のうちいずれか一方の電極に接続され、該電極にロウレベルとハイレベルとに交互に変化する駆動信号を前記複数の容量素子に印加する駆動信号供給手段と、前記複数の容量素子から各容量素子の静電容量に対応して出力された信号を制御信号に基づいて時分割で選択するスイッチ手段と、前記駆動信号がロウレベル時とハイレベル時における前記スイッチ手段の出力に基づいて前記揺動動作を求める演算手段と、前記スイッチ手段の切換タイミング及び前記演算手段の演算処理タイミングを規定するタイミング信号を生成し、前記スイッチ手段及び演算手段に供給するタイミング信号生成手段とを有する。
【0114】
したがって、従来の静電容量式センサのように、CR遅延回路を使用して静電容量を検出していないので、抵抗素子の温度変化や配線抵抗の影響を受けず、精度良く静電容量に基づいて可動電極の揺動動作を検出することができる。よって、傾斜状態や加速度等を精度よく検知することができる。
また、揺動動作を検出するための複数の容量素子の出力信号を時分割で選択的に入力し、演算して揺動動作を求めるようにしたので、複数の容量素子の出力信号を時分割で入力した以降の回路構成を簡略化できる。
また、複数の信号検出用容量素子の出力信号を時分割で入力した以降の回路は各容量素子の出力信号について共通に使用されるので、時分割で演算処理を行わない場合に比して、回路素子の定数のばらつきの影響を受けないという効果が有る。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係る静電容量式センサの電気的構成を示すブロック図。
【図2】図1に示した本発明の実施形態に係る静電容量式センサの動作の一例を示すタイミングチャート。
【図3】図1に示した本発明の実施形態に係る静電容量式センサの主要部における信号波形を示す波形図。
【図4】図1に示した本発明の実施形態に係る静電容量式センサの動作の他の例を示すタイミングチャート。
【図5】図1に示した本発明の実施形態に係る静電容量式センサの動作の他の例を示すタイミングチャート。
【図6】図1に示した本発明の実施形態に係る静電容量式センサの動作の他の例を示すタイミングチャート。
【図7】図1に示した本発明の実施形態に係る静電容量式センサの動作の他の例を示すタイミングチャート。
【図8】図1に示した本発明の実施形態に係る静電容量式センサの動作の他の例を示すタイミングチャート。
【図9】本発明の第2実施形態に係る静電容量式センサの電気的構成を示すブロック図。
【図10】本発明の実施形態に係る静電容量式センサの全体構成を示す概略断面図。
【図11】本発明の実施形態に係る静電容量センサの全体構成を示す分解斜視図。
【図12】図10に示した本発明の実施形態に係る静電容量式センサにおける基板の平面図。
【図13】図10に示した本発明の実施形態に係る静電容量式センサにおける基板に対向して設けられている金属板(可動電極)の一例を示す平面図。
【図14】図10に示した本発明の実施形態に係る静電容量式センサにおける基板に対向して設けられている金属板(可動電極)の他の例を示す平面図。
【図15】従来の静電容量式センサの処理回路の構成を示す回路図。
【図16】図15に示す処理回路の各点における信号波形を示す図。
【符号の説明】
10…基板、11a…固定電極、12…支持用突起、20…スペーサ、30…可動電極、40…錘、50…パッキン、60…カバー、100…静電容量式センサ、200…検出部、300…回路素子、300C…回路部(拡散部)、500…パルス信号発生回路、C1〜C4…信号検出用コンデンサ(容量素子)、510〜514…オペアンプ、520〜523…インバータ、S1〜S14…スイッチ、S20〜S23…アナログスイッチ(キャンセル用スイッチ)、C5〜C11…コンデンサ、Cs1〜Cs4,Cs20〜Cs23…寄生容量、600…積分器、610…減算器、620…加算器、630、640…サンプルホールド回路[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a capacitance type sensor that detects a tilt state, acceleration, impact, and the like based on a change in capacitance.
[0002]
[Prior art]
For example, Patent Literature 1 describes a configuration of a processing circuit of a conventional capacitance sensor. FIG. 15 shows a configuration of a processing circuit of this conventional capacitance type sensor.
In the figure, a rectangular wave signal having a predetermined frequency is supplied to an input terminal T1 from an AC signal generation source (not shown).
[0003]
The output terminal of the
The output terminal of the
FIG. 16 is a diagram showing a signal waveform at each point of the processing circuit shown in FIG.
[0004]
[Patent Document 1]
Japanese Patent No. 3020736
[0005]
[Problems to be solved by the invention]
In the processing circuit of the above-described capacitance type sensor, since the CR delay circuit including the
[0006]
Further, when the capacitance C of the capacitance element is small, it is necessary to increase the resistance value of the
The present invention has been made in view of such circumstances, and an object of the present invention is to provide a capacitance-type sensor that can accurately detect a tilt state, an acceleration, and the like, based on an electric signal based on capacitance. And
[0007]
[Means for Solving the Problems]
In order to achieve the above object, according to the first aspect of the present invention, a fixed electrode formed on a fixed substrate is supported so as to be capable of swinging operation, and is disposed to face the fixed electrode, and a distance between the fixed electrode and the fixed electrode is reduced. A capacitive electrode having a movable electrode that is displaced by the oscillating operation, and detecting the oscillating operation based on the capacitance of a capacitive element formed by the fixed electrode and the movable electrode; At least one of the electrode and the movable electrode is divided, a plurality of capacitance elements are formed by the fixed electrode and the movable electrode, and the capacitor is connected to one of the fixed electrode and the movable electrode. Drive signal supply means for applying a drive signal that alternately changes between a low level and a high level to the electrodes to the plurality of capacitance elements, and a signal output from the plurality of capacitance elements corresponding to the capacitance of each capacitance element To Switch means for selecting in a time-division manner based on a control signal; computing means for obtaining the swing operation based on an output of the switch means when the drive signal is at a low level and a high level; switching timing of the switch means; And a timing signal generating means for generating a timing signal for defining the arithmetic processing timing of the arithmetic means and supplying the timing signal to the switch means and the arithmetic means.
According to the first aspect of the present invention, the capacitance is not detected by using the CR delay circuit as in the conventional capacitance type sensor. And the swing operation of the movable electrode can be accurately detected based on the capacitance. Therefore, the inclination state, acceleration, and the like can be accurately detected.
In addition, the output signals of a plurality of capacitive elements for detecting the oscillating operation are selectively input in a time-division manner, and the oscillating operation is obtained by calculation. The circuit configuration after the input can be simplified.
Circuits after inputting the output signals of a plurality of signal detecting capacitive elements (capacitors) in a time-sharing manner are used in common for the output signals of the respective capacitive elements. As a result, there is an effect that it is not affected by the variation in the constant of the circuit element.
[0009]
According to a second aspect of the present invention, in the capacitive sensor according to the first aspect, the movable electrode is capable of swinging in two axes with respect to an orthogonal XY coordinate plane, and There are four capacitive elements corresponding to the first to fourth quadrants of the XY coordinate plane,
The arithmetic means includes two pairs of capacitive elements, wherein the four capacitive elements include a first capacitive element whose capacitance increases along with the swing operation and a second capacitive element whose capacitance decreases. It has a subtractor for calculating the difference between the signals corresponding to the capacitances of the two capacitive elements forming the pair, and an adder for adding the two sets of subtraction results calculated by the subtractor. And
According to the second aspect of the present invention, since the subtraction, that is, the differential is performed before the addition operation, the dynamic range of the operation can be increased, and the detection accuracy can be increased.
[0010]
According to a third aspect of the present invention, in the capacitive sensor according to the second aspect, the movable electrode is formed to be a common electrode of the four capacitive elements, and the four fixed electrodes are provided. It is characterized in that it is divided into
According to the third aspect, since the movable electrode is a common electrode, an electric signal based on the capacitance change of the four capacitance elements can be taken out from the fixed electrode side that is not displaced, and does not require complicated wiring.
[0011]
According to a fourth aspect of the present invention, in the capacitive sensor according to any one of the second and third aspects, the arithmetic means includes a first output signal (X) that increases or decreases by swinging in the X-axis direction. ) And a second output signal (Y) that increases / decreases due to swinging in the Y-axis direction, and the timing signal generating means increases or decreases one of the first and second output signals of the arithmetic means. It is characterized in that at least two kinds of switching timing signals for changing the switching timing of the switch means so that the direction can be changed in the opposite direction are generated.
[0012]
According to the fourth aspect of the present invention, since the signal paths of the output signals of the plurality of capacitive elements are the same, the characteristics do not change by switching the output signals of the plurality of capacitive elements. Then, the timing signal generating means generates at least two types of switching timing signals, and the direction of increase or decrease in either one of the first and second output signals output from the arithmetic means (hereinafter referred to as polarity for convenience). May be changed).
Therefore, when mounting on a device using a capacitance type sensor, even if the sensor is mounted upside down, the direction of increase / decrease of the output signal accompanying the swing operation can be made the same, and the degree of freedom of the mounting arrangement increases. The effect is obtained.
[0013]
According to a fifth aspect of the present invention, in the capacitance type sensor according to any one of the second and third aspects, the calculating means includes a first output signal (X ) And a second output signal (Y) that increases / decreases due to swinging in the Y-axis direction, and the timing signal generating means outputs one or both of the first and second output signals of the calculating means. And generating at least four types of switching timing signals for changing the switching timing of the switch means so that the increasing / decreasing direction can be changed in the opposite direction.
[0014]
According to the fifth aspect of the present invention, since the signal paths of the output signals of the plurality of capacitance elements are the same, the characteristics do not change by switching the output signals of the plurality of capacitance elements. Then, the timing signal generating means generates at least four types of switching timing signals, and changes the directions (polarities) of the first and second output signals output from the arithmetic means in the increasing / decreasing direction to four types. it can.
Therefore, when mounting on an apparatus using a capacitance type sensor, the degree of freedom of the mounting arrangement and the degree of freedom of selection of the polarity can be further increased as compared with the invention according to
[0015]
According to a sixth aspect of the present invention, in the capacitance type sensor according to any one of the first to fifth aspects, one end of the switch means is connected to each of the plurality (four) of the capacitive elements. And a plurality of (four) switches having the other end connected in common and connected to the operation means side, and further comprising a parasitic capacitance canceling means for canceling an influence of a parasitic capacitance attached to each switch of the switching means. It is characterized by the following.
According to the sixth aspect of the present invention, it is possible to cancel out the influence of the parasitic capacitance of each switch of the switch means which has a large effect on the plurality of capacitance elements which are the detection units of the signal based on the capacitance.
[0016]
That is, if the capacitance of the plurality of capacitance elements is very small, the influence of the parasitic capacitance associated with each switch of the switch means constituting the input unit that captures the output signals of the plurality of capacitance elements is large, and the sensitivity of the sensor is high. And the offset of the sensor output fluctuates. Further, since the parasitic capacitance value varies and the temperature varies, the sensor output varies depending on the temperature. However, these effects can be eliminated.
[0017]
According to a seventh aspect of the present invention, in the capacitance type sensor according to the sixth aspect, the parasitic capacitance canceling means has one end connected to one end of each switch of the switch means, and the other end having a predetermined end. And a plurality of (four) canceling switches set so as to be held at the same potential and a plurality of (four) switches composing the switch means, which are connected in common to each other. When a signal corresponding to the capacitance is output from a potential setting means constituted by an operational amplifier to be set and a capacitance element corresponding to the switch through at least one of the switches of the switch means, a signal other than the switch is output. Switch control means for turning on the canceling switch, one end of which is connected to the one end of all the other switches.
[0018]
According to the seventh aspect of the present invention, when one of the switches is selected, both ends of the switch are set to the same potential by the canceling switch or the potential setting means. At the time of selection (at the time of selection), the parasitic capacitance of the switch means is not charged / discharged, and problems such as generation of noise due to the charge / discharge do not occur.
Further, since the operational amplifier is used as the potential setting means, both ends of the switch can be easily set to the same potential with a simple circuit configuration by using the imaginary short of the operational amplifier.
[0019]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The structure of the capacitance sensor according to the embodiment (first and second embodiments) of the present invention will be described with reference to FIGS. FIG. 10 is a schematic cross-sectional view illustrating the entire configuration of the capacitance sensor according to the embodiment of the present invention, FIG. 11 is an exploded perspective view illustrating the entire configuration of the capacitance sensor according to the embodiment of the present invention, and FIG. FIG. 13 is a plan view of a substrate, and FIG. 13 is a plan view of a metal plate (movable electrode) provided to face the substrate.
[0020]
As shown in FIG. 10, the
[0021]
The
As shown in FIG. 12, four fixed
[0022]
Further, at the center of the four fixed
A metal-made
[0023]
As shown in FIG. 13, the
[0024]
Specifically, the
[0025]
Further, a pair of
[0026]
The
[0027]
Such a moment twists and deforms one or both of the
The
[0028]
Here, as shown in FIG. 13, with respect to the movable electrode, that is, the
[0029]
When the
[0030]
At this time, the distance between the
[0031]
Therefore, when the
Y = (C + D)-(A + B) = (CA) + (DB) (1)
It becomes.
In addition, the fact that the
[0032]
When the
[0033]
At this time, the distance between the
[0034]
Therefore, when the
X = (A + C)-(B + D) = (AB) + (CD) (2)
It becomes.
The swing of the
[0035]
When the
[0036]
In this case, the change amount Y of the voltage corresponding to the capacitance when the
Y = AD (3)
Becomes
Further, the amount of change X in capacitance when the
X = BC (4)
It becomes.
[0037]
As shown in FIGS. 10 and 11, on the
[0038]
Further, a metal is placed on the
The provision of the insulating
[0039]
Meanwhile, the
As shown in FIGS. 10 and 11, four fixed
[0040]
The
[0041]
Further, this metal surface, that is, the
[0042]
The
[0043]
There are four signal detection capacitors composed of the
[0044]
The
[0045]
The fixed
[0046]
Further, for reinforcement, the circuit element (bare chip) 300 and the
In the above configuration, when the
[0047]
As a result, the capacitance of the signal detection capacitor formed by the mounting
[0048]
Next, FIG. 1 shows the electrical configuration (the configuration of the circuit element 300) of the capacitance-type sensor according to the first embodiment of the present invention. In the figure, the
[0049]
The
[0050]
The pulse
As the timing signal, a timing signal (supplied to the switches S1, S2, S3, and S4, respectively) for selectively outputting the signals obtained from the signal detection capacitors C1, C2, C3, and C4 in a time-division manner. Switching timing signals) D (A), D (B), D (C) and D (D).
[0051]
Further, a reset signal D (RS) output to the switch S5 for discharging the charge of the integrating capacitor C5 in the
[0052]
The
The fixed
[0053]
The
The
[0054]
The
[0055]
Further, the
[0056]
Similarly, the sample and hold
[0057]
In this embodiment, the switches S1 to S14 are analog switches that are turned on when the timing signal supplied from the pulse
[0058]
Next, the operation of the
The drive signal D (DR) supplied to the signal detection capacitors C1 to C4 is set to a low level in the first half of the period during which the switches S1 to S4 are turned on, and to a high level in the second half. The low level and the high level are alternately repeated at an appropriate timing. However, before each of the switches S1 to S4 is turned off, the drive signal D (DR) becomes low level.
[0059]
At time t0, the signal D (A) output from the pulse
[0060]
Therefore, after the switch S1 is turned on at the time t0, the switch S5 is turned on when the timing signal D (RS) goes high at the time t10, so that both ends of the integrating capacitor C5 of the
On the other hand, in the
[0061]
Thereafter, the switch S5 is turned off at the time t11, and then the high level of the drive signal D (DR) is supplied to the signal detection capacitors C1 to C4 at the time t12. Thereafter, the switches S6 and S7 are turned on at the time t13. It becomes. Therefore, at time t12, a signal charge corresponding to the amount of change in the capacitance is supplied from the signal detection capacitor C1 to the
[0062]
On the other hand, since the switches S6 and S7 are turned on at time t13, the output terminal of the
[0063]
On the other hand, since the drive signal D (DR) changes from the high level to the low level at the time t14, the electric charge supplied to the integrating capacitor C5 of the
Further, at time t15, the timing signal D (RS) changes from the low level to the high level, and the switch S5 is turned on, so that the accumulated charge in the integrating capacitor C5 is discharged and completely initialized, and the
[0064]
When the timing signals D (SAMP) and D (RST) become low level at time t14, the
[0065]
Next, at time t1, the timing signal D (A) falls, so that the switch S1 is turned off. At the same time, the timing signal D (B) rises, and the switch S2 is turned on during the period t1 ≦ T ≦ t2. . Further, at time t14, the timing signals D (SAMP) and D (RST) change from high level to low level, and subsequently, the timing signal D (RS) changes from low level to high level at time t15.
[0066]
Therefore, the switches S6 and S7 are turned off at time t14, and the switch S5 is turned on at time t15. As a result, the connection between the integrator 600 (the operational amplifier 510) and the
[0067]
Next, the drive signal D (DR) rises at time t17 before time t2, goes high during the period t17 ≦ T ≦ t19, and during this period (t18 ≦ T ≦ t19), the timing signals D (SAMP) and D (SAMP) (SUMIN) and D (HRS) are at the high level, and the timing signals D (RS) and D (SUMOUT) are at the low level. Further, the timing signal D (RST) is held at a low level. As a result, at t18 ≦ T ≦ t19, the switches S5, S9, and S10 are turned off, and the switches S6, S8, S11, and S12 are turned on. Further, the switch S7 is kept in the off state.
[0068]
At time t17, a signal charge corresponding to the amount of change in the capacitance is supplied from the signal detection capacitor C2 to the
[0069]
On the other hand, since the switch S6 is turned on at the time t18, the output terminal of the
Further, since the potential of the terminal of the capacitor C6 connected to the inverting input terminal side of the
[0070]
In addition, since the capacitance value of the signal detection capacitors C1 to C4 in the present embodiment is extremely small (0.1 PF or less), the gain (C6 / C7) of the
[0071]
Then, as described above, at t18 ≦ T ≦ t19, since the switches S8 and S11 are in the ON state, the output voltage (A−B) of the
Next, the timing signals D (HRS) and D (SUMIN) change from the high level to the low level at time t19, and the timing signal D (SUMOUT) changes from the low level to the high level immediately after time t20. As a result, the switches S12, S8, and S11 are turned off first, and immediately thereafter, S9 and S10 are turned on.
[0072]
Accordingly, when the capacitor C9 of the
It is connected to the inverting input terminal of the
[0073]
Similarly, at time t21 in the period t2 <T <t3, a signal charge corresponding to the amount of change in the capacitance is supplied from the signal detection capacitor C3 to the
[0074]
At time t23, the switches S6 and S7 are turned off, and at time t24, the switch S5 is turned on. As a result, the connection between the integrator 600 (the operational amplifier 510) and the
[0075]
Further, at time t25 (t3 <t25 <t4), a signal charge corresponding to the amount of change in the capacitance is supplied from the signal detecting capacitor C4 to the
[0076]
Further, since the potential of the terminal of the capacitor C6 connected to the inverting input terminal side of the
[0077]
Further, at t26 ≦ T ≦ t27, since the switches S8 and S11 are in the ON state, the output voltage (CD) of the
Next, since the switches S9 and S10 are turned on at the rise of the timing signal D (SUMOUT) (time t28 immediately after time t4), the charge corresponding to the voltage (CD) is additionally charged in the capacitor C9. Is done. As a result, as shown in FIG. 3C, a voltage {(AB) + (CD)} is output from the output terminal of the
[0078]
Next, when the timing signal D (HOLDX) rises at time t29 (t28 <t29 <t5), the switch S13 of the
[0079]
Similarly, at time t30 when the timing signal D (SUMOUT) rises during the period t6 <T ≦ t7, a charge corresponding to the voltage (CA) is accumulated in the capacitor C9 of the
[0080]
Next, when the timing signal D (HOLDY) rises at time t32 (t31 <t32 <t9), the switch S14 of the sample-and-
The above operation is periodically repeated and performed.
[0081]
In the present embodiment, the change amounts X and Y are obtained and output as the output of the
[0082]
Further, pulse signals are generated so as to obtain four types of outputs (X, Y), (−X, −Y), (X, −Y), and (−X, Y) as outputs of the
In the present embodiment, the outputs X and Y are
X = (A−B) + (C−D) and Y = (C−A) + (D−B). For example, for output X, (C−D) is calculated as (C−D). The calculation may be performed before AB). By changing the calculation order, there are eight types of patterns for X (including -X) and Y (including -Y), and there are 64 combinations of X and Y (8 × 8 = 64).
[0083]
Incidentally, X is as follows.
X = (AB) + (CD) = (CD) + (AB) (when adjacent capacitance elements form a pair)
= (A−D) + (C−B) = (C−B) + (A−D) (when capacitive elements located on diagonal lines form a pair)
-X = (BA) + (DC) = (DC) + (BA) (when adjacent capacitance elements form a pair)
= (B−C) + (D−A) = (D−A) + (B−C) (when capacitive elements located on diagonal lines form a pair)
[0084]
Y is
Y = (CA) + (DB) = (DB) + (CA) (when adjacent capacitance elements form a pair)
= (CB) + (DA) = (DA) + (CB) (when capacitive elements located on diagonal lines form a pair)
-Y = (AC) + (BD) = (BD) + (AC) (when adjacent capacitive elements form a pair)
= (A−D) + (B−C) = (B−C) + (A−D) (when capacitive elements located on diagonal lines form a pair)
It becomes.
[0085]
The signs “+” and “−” in the signs of the outputs X and Y of the
[0086]
4 to 8 show the case where the calculation order of the outputs X (including -X) and Y (including -Y) of the
[0087]
FIG. 4 is different from the timing chart shown in FIG. 2 in that timing signals D (A) to stipulate switching timings of switches S1 to S4 for selecting a signal voltage obtained from signal detection capacitors C1 to C4 in a time division manner. The output order in which D (D) becomes high level is such that the signals detected from the signal detection capacitors C1 to C4 can be selected in the order of A, D, C, B, C, B, D, A,. The point is that the timing signals D (A) to D (D) are output from the pulse
[0088]
That is, the high level signals are pulse signals in the order of D (A), D (D), D (C), D (B), D (C), D (B), D (D), D (A). It is output from the
By switching the switches S1 to S4 with the timing signals D (A) to D (D) output at the above-described timings, the current (charge) from the capacitors C1 to C4 to the integrating capacitor C5 of the
[0089]
FIG. 5 shows the signals -X and -Y output from the
[0090]
By switching the switches S1 to S4 with the timing signals D (A) to D (D) output at the above-described timing, the currents from the capacitors C1 to C4 are transferred to the integrating capacitor C5 of the
[0091]
FIG. 6 shows the signals -X and -Y output from the
[0092]
By switching the switches S1 to S4 with the timing signals D (A) to D (D) output at the above-described timings, the currents from the capacitors C1 to C4 are transferred to the integrating capacitor C5 of the
[0093]
FIG. 7 shows signals X and -Y output from
[0094]
By switching the switches S1 to S4 with the timing signals D (A) to D (D) output at the above-described timing, the currents from the capacitors C1 to C4 are supplied to the integrating capacitor C5 of the
[0095]
FIG. 8 shows signals X and -Y output from
[0096]
By switching the switches S1 to S4 with the timing signals D (A) to D (D) output at the above-described timing, the currents from the capacitors C1 to C4 are supplied to the integrating capacitor C5 of the
[0097]
As described above, since the signal paths of the output signals of the plurality of signal detection capacitors C1 to C4 are the same, the output signals of these signal detection capacitors are output from the timing signal D output from the pulse
[0098]
Next, FIG. 9 shows an electrical configuration of a capacitance type sensor according to a second embodiment of the present invention. Note that the mechanism described above with reference to FIGS. 10 to 14 is the same as that of the present embodiment, and a description thereof will be omitted. The operations described with reference to FIGS. 2 to 8 are the same as those in the first embodiment, and a description thereof will be omitted.
Further, the capacitance type sensor according to the second embodiment is different from the capacitance type sensor according to the first embodiment in configuration in terms of signals (currents) obtained from the signal detection capacitors C1 to C4. Is provided with a parasitic capacitance canceling means for canceling the effect of the parasitic capacitance associated with the switches S1 to S4, which are analog switches that select time-divisionally. The other configuration is the capacitance type sensor according to the first embodiment. Therefore, a duplicate description will be omitted.
[0099]
In FIG. 9, one end of each of the switches S1 to S4 that are not connected to each other is connected to one end of each of the analog switches S20 to S23, and the other end of each of the analog switches S20 to S23 has a constant potential Vcc / 2. Each is connected to the set terminal.
Further, the timing signal D (A) of the timing signals D (A) to D (D) defining the switching timing of the switches S1 to S4 is supplied to the switch S1 and sent to the analog switch S20 via the
[0100]
The timing signal D (B) is supplied to the switch S2 and also supplied to the analog switch S21 via the
[0101]
Capacitors Cs1 to Cs4 connected between both ends of switches S1 to S4 are parasitic capacitances associated with switches S1 to S4, and capacitors Cs20 to Cs23 connected between both ends of analog switches S20 to S23. Is a parasitic capacitance associated with the analog switches S20 to S23.
The analog switches S20 to S23 correspond to the cancel switch of the present invention, the pulse
[0102]
In the above configuration, for example, it is assumed that the switch S1 is selected by the timing signal D (A) and the other switches S2 to S4 are not selected. At this time, the switch S1 is turned on, and the switches S2 to S4 are turned off.
On the other hand, the analog switch S20 is turned off since the timing signal D (A) (high-level signal) is inverted by the
[0103]
On the other hand, the potential of the non-inverting input terminal of the
[0104]
Further, the current flowing from the signal detection capacitors C2 to C4 through the parasitic capacitances Cs2 to Cs4 associated with the unselected switches S2 to S4 is generated when the analog switches S21 to S23 are turned on, so that both ends of the parasitic capacitances Cs2 to Cs4 Are short-circuited at a constant potential Vcc / 2, and both ends of each of the parasitic capacitances Cs21 to Cs23 associated with the analog switches S21 to S23 are short-circuited, so that the terminals are bypassed to the terminal set at the constant potential Vcc / 2. You.
The same operation is performed when the other switches S2 to S4 are selected and turned on. Therefore, the influence of the parasitic capacitance associated with the switches S1 to S4 can be canceled.
[0105]
As described above, according to the capacitance type sensor according to the present embodiment, unlike the conventional capacitance type sensor, the capacitance is not detected by using the CR delay circuit, so The swing operation of the movable electrode can be accurately detected based on the capacitance without being affected by the temperature change of the element or the wiring resistance.
In addition, the output signals of a plurality of capacitive elements for detecting the oscillating operation are selectively input in a time-division manner, and the oscillating operation is obtained by calculation. The circuit configuration after the input can be simplified.
[0106]
Circuits after the output signals of a plurality of capacitive elements (capacitors for signal detection) are input in a time-sharing manner are used in common for the output signals of the respective capacitive elements. As a result, there is an effect that it is not affected by the variation in the constant of the circuit element.
Further, according to the capacitance-type sensor according to the present embodiment, in order to calculate the amount of change in the signal corresponding to the capacitance of the capacitance element, the subtraction, that is, the differential is performed before performing the addition operation. Therefore, the dynamic range of the calculation can be widened.
[0107]
Further, according to the capacitance type sensor according to the present embodiment, the calculating means including the
[0108]
Therefore, since the signal paths of the output signals (signal voltages) of the plurality of capacitance elements are the same, the characteristics output by the switching of the plurality of capacitance elements are not changed, and the output from the arithmetic means is not changed. The polarity of either one of the first and second output signals can be changed.
Therefore, when mounting on a device using a capacitance sensor, even if the sensor is mounted upside down, the direction of increase or decrease of the output signal with respect to the inclination direction of the sensor can be made the same, and the degree of freedom of mounting arrangement increases. The effect is obtained.
[0109]
Further, according to the capacitance type sensor according to the present embodiment, the calculating means including the
[0110]
Therefore, since the signal paths of the output signals (signal voltages) of the plurality of capacitance elements are the same, the characteristics output by the switching of the plurality of capacitance elements are not changed, and the output from the arithmetic means is not changed. First, the polarity of the second output signal can be changed up to four types.
Therefore, the effect of being able to further increase the degree of freedom of the mounting arrangement when mounting on a device using the capacitance sensor is obtained.
[0111]
According to the capacitance type sensor according to the present embodiment, the switch means for selecting the signals obtained from the signal detection capacitors C1 to C4 in a time-division manner has one end connected to each of the four capacitance elements, The other end is composed of four switches S1 to S4 connected in common and connected to the operation means side, and further includes a parasitic capacitance canceling means for canceling the influence of the parasitic capacitance attached to each switch of the switching means. It is possible to cancel the influence of the parasitic capacitance of each switch that constitutes the switch means that has the largest effect of the parasitic capacitance on the plurality of capacitance elements that are the capacitance detection units.
[0112]
That is, the capacitance of the plurality of capacitance elements is very small, and the influence of the parasitic capacitance associated with each switch of the switch means that constitutes the input unit that captures the output signals of the plurality of capacitance elements is large. As a result, the parasitic capacitance of the other switches that are not selected are combined with the selected capacitive element, and the sensitivity of the sensor is reduced and the offset of the sensor output fluctuates. Further, since the parasitic capacitance value varies and the temperature varies, the sensor output varies depending on the temperature. However, these effects can be eliminated.
[0113]
【The invention's effect】
According to the present invention, a fixed electrode formed on a fixed substrate, a movable electrode that is supported so as to be able to swing and is disposed to face the fixed electrode, and a distance from the fixed electrode is displaced by the swing operation. A capacitance sensor configured to detect the swinging operation based on a capacitance of a capacitance element including the fixed electrode and the movable electrode, wherein at least one of the fixed electrode and the movable electrode Are divided, a plurality of capacitance elements are formed by the fixed electrode and the movable electrode, connected to one of the fixed electrode and the movable electrode, and the electrode is alternately changed to a low level and a high level. A drive signal supply unit for applying a changing drive signal to the plurality of capacitance elements; and a signal output from the plurality of capacitance elements corresponding to the capacitance of each capacitance element selected in a time-division manner based on the control signal. You A switch unit; an arithmetic unit for obtaining the swing operation based on an output of the switch unit when the drive signal is at a low level and a high level; and a switching timing of the switch unit and an arithmetic processing timing of the arithmetic unit. And a timing signal generating means for generating a timing signal and supplying the timing signal to the switch means and the arithmetic means.
[0114]
Therefore, unlike the conventional capacitance type sensor, the capacitance is not detected using the CR delay circuit, so that the capacitance is not affected by the temperature change of the resistance element and the wiring resistance, and the capacitance is accurately detected. The swinging operation of the movable electrode can be detected based on the detection. Therefore, the inclination state, acceleration, and the like can be accurately detected.
In addition, the output signals of a plurality of capacitive elements for detecting the oscillating operation are selectively input in a time-division manner, and the oscillating operation is obtained by calculation. The circuit configuration after the input can be simplified.
In addition, since the circuits after the output signals of the plurality of signal detecting capacitive elements are input in a time-sharing manner are commonly used for the output signals of the respective capacitive elements, compared to a case where the arithmetic processing is not performed in the time-sharing manner, This has the effect of not being affected by variations in the constants of the circuit elements.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an electrical configuration of a capacitance type sensor according to a first embodiment of the present invention.
FIG. 2 is a timing chart showing an example of the operation of the capacitive sensor according to the embodiment of the present invention shown in FIG.
FIG. 3 is a waveform chart showing signal waveforms at main parts of the capacitance type sensor according to the embodiment of the present invention shown in FIG.
FIG. 4 is a timing chart showing another example of the operation of the capacitance type sensor according to the embodiment of the present invention shown in FIG.
FIG. 5 is a timing chart showing another example of the operation of the capacitance type sensor according to the embodiment of the present invention shown in FIG.
FIG. 6 is a timing chart showing another example of the operation of the capacitive sensor according to the embodiment of the present invention shown in FIG.
FIG. 7 is a timing chart showing another example of the operation of the capacitive sensor according to the embodiment of the present invention shown in FIG.
FIG. 8 is a timing chart showing another example of the operation of the capacitance type sensor according to the embodiment of the present invention shown in FIG.
FIG. 9 is a block diagram showing an electrical configuration of a capacitance type sensor according to a second embodiment of the present invention.
FIG. 10 is a schematic cross-sectional view showing the entire configuration of a capacitance type sensor according to an embodiment of the present invention.
FIG. 11 is an exploded perspective view showing the entire configuration of the capacitance sensor according to the embodiment of the present invention.
FIG. 12 is a plan view of a substrate in the capacitive sensor according to the embodiment of the present invention shown in FIG. 10;
FIG. 13 is a plan view showing an example of a metal plate (movable electrode) provided to face the substrate in the capacitive sensor according to the embodiment of the present invention shown in FIG.
FIG. 14 is a plan view showing another example of the metal plate (movable electrode) provided to face the substrate in the capacitive sensor according to the embodiment of the present invention shown in FIG.
FIG. 15 is a circuit diagram showing a configuration of a processing circuit of a conventional capacitive sensor.
16 is a diagram showing signal waveforms at respective points of the processing circuit shown in FIG.
[Explanation of symbols]
DESCRIPTION OF
Claims (7)
前記固定電極と可動電極のうち少なくとも一方の電極が分割されており、前記固定電極と可動電極とで複数の容量素子が形成され、
前記固定電極と可動電極のうちいずれか一方の電極に接続され、該電極にロウレベルとハイレベルとに交互に変化する駆動信号を前記複数の容量素子に印加する駆動信号供給手段と、
前記複数の容量素子から各容量素子の静電容量に対応して出力された信号を制御信号に基づいて時分割で選択するスイッチ手段と、
前記駆動信号がロウレベル時とハイレベル時における前記スイッチ手段の出力に基づいて前記揺動動作を求める演算手段と、
前記スイッチ手段の切換タイミング及び前記演算手段の演算処理タイミングを規定するタイミング信号を生成し、前記スイッチ手段及び演算手段に供給するタイミング信号生成手段と、
を有することを特徴とする静電容量式センサ。A fixed electrode formed on a fixed substrate, and a movable electrode supported so as to be capable of swinging operation and disposed to face the fixed electrode, and having a distance from the fixed electrode displaced by the swinging operation; In a capacitive sensor that detects the swing operation based on the capacitance of a capacitive element formed of an electrode and a movable electrode,
At least one of the fixed electrode and the movable electrode is divided, and a plurality of capacitance elements are formed by the fixed electrode and the movable electrode,
A drive signal supply unit connected to any one of the fixed electrode and the movable electrode, and applying a drive signal that alternately changes between a low level and a high level to the plurality of capacitance elements to the electrodes,
Switch means for selecting a signal output from the plurality of capacitive elements corresponding to the capacitance of each capacitive element in a time-division manner based on a control signal,
Calculating means for determining the swing operation based on the output of the switch means when the drive signal is at a low level and at a high level;
A timing signal generating unit that generates a timing signal that defines a switching timing of the switch unit and an arithmetic processing timing of the arithmetic unit, and supplies the timing signal to the switch unit and the arithmetic unit;
A capacitance type sensor comprising:
前記演算手段は、
前記4つの容量素子は、前記揺動動作に伴って、容量が増加する第1の容量素子と、容量が減少する第2の容量素子の、2対の容量素子からなり、
これら対をなす2つの容量素子における静電容量に対応した信号の差をそれぞれ、算出する減算器と、
前記減算器により算出された2組の減算結果を加算する加算器と、
を有することを特徴とする請求項1に記載の静電容量式センサ。The movable electrode is capable of swinging in two axes with respect to an orthogonal XY coordinate plane, and the plurality of capacitive elements correspond to four to four quadrants of the XY coordinate plane. There is one
The calculating means includes:
The four capacitive elements include two pairs of capacitive elements, a first capacitive element whose capacitance increases with the swing operation and a second capacitive element whose capacitance decreases,
A subtractor for calculating a difference between signals corresponding to capacitances of the two capacitive elements forming the pair,
An adder for adding the two sets of subtraction results calculated by the subtractor;
The capacitance-type sensor according to claim 1, comprising:
前記タイミング信号生成手段は、前記演算手段の第1、第2の出力信号のいずれか一方の増減方向を逆向きに変更可能にするように前記スイッチ手段の切り換えタイミングを異ならしめるための少なくとも2種類の切換タイミング信号を生成することを特徴とする請求項2または3のいずれかに記載の静電容量式センサ。The arithmetic means outputs a first output signal (X) which increases / decreases by swinging in the X-axis direction and a second output signal (Y) which increases / decreases by swinging in the Y-axis direction,
The timing signal generating means includes at least two types of switches for changing the switching timing of the switch means so that the increasing or decreasing direction of one of the first and second output signals of the arithmetic means can be changed in the opposite direction. 4. The capacitive sensor according to claim 2, wherein the switching timing signal is generated.
前記タイミング信号生成手段は、前記演算手段の第1、第2の出力信号のいずれか一方あるいは双方の増減方向を逆向きに変更可能にするように前記スイッチ手段の切り換えタイミングを異ならしめるための少なくとも4種類の切換タイミング信号を生成することを特徴とする請求項2または3のいずれかに記載の静電容量式センサ。The arithmetic means outputs a first output signal (X) which increases / decreases by swinging in the X-axis direction and a second output signal (Y) which increases / decreases by swinging in the Y-axis direction,
The timing signal generating means includes at least a signal for changing the switching timing of the switch means so that one or both of the first and second output signals of the arithmetic means can be changed in the opposite direction. 4. The capacitance type sensor according to claim 2, wherein four types of switching timing signals are generated.
さらに、前記スイッチ手段の各スイッチに付随する寄生容量の影響を打ち消す寄生容量キャンセル手段を有することを特徴とする請求項1乃至5のいずれかに記載の静電容量式センサ。The switch means includes a plurality of switches each having one end connected to each of the plurality of capacitance elements and having the other end connected in common and connected to the arithmetic unit,
The capacitance type sensor according to any one of claims 1 to 5, further comprising a parasitic capacitance canceling unit for canceling an influence of a parasitic capacitance attached to each switch of the switch unit.
前記スイッチ手段の各スイッチの前記一端に一端が接続され、他端が所定の電位に保持されるように設定された複数のキャンセル用スイッチと、
前記スイッチ手段を構成する複数のスイッチが共通接続された接続点の電位を前記所定の電位に設定するオペアンプにより構成された電位設定手段と、
少なくとも前記スイッチ手段のいずれかのスイッチを介して該スイッチに対応する容量素子から静電容量と対応した信号が出力される際に、該スイッチ以外の他のすべてのスイッチの前記一端に一端が接続された前記キャンセル用スイッチをオン状態にするスイッチ制御手段と、
を有することを特徴とする請求項6に記載の静電容量式センサ。The parasitic capacitance canceling means includes:
One end is connected to the one end of each switch of the switch means, and a plurality of canceling switches set so that the other end is maintained at a predetermined potential;
Potential setting means configured by an operational amplifier that sets the potential of a connection point where a plurality of switches constituting the switch means are commonly connected to the predetermined potential;
When a signal corresponding to the capacitance is output from at least one of the switch means via a switch corresponding to the switch, one end is connected to the one end of all other switches except the switch. Switch control means for turning on the canceled switch,
The capacitance-type sensor according to claim 6, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003039983A JP2004251659A (en) | 2003-02-18 | 2003-02-18 | Capacitance sensor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003039983A JP2004251659A (en) | 2003-02-18 | 2003-02-18 | Capacitance sensor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004251659A true JP2004251659A (en) | 2004-09-09 |
Family
ID=33024001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003039983A Withdrawn JP2004251659A (en) | 2003-02-18 | 2003-02-18 | Capacitance sensor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004251659A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007248453A (en) * | 2006-02-14 | 2007-09-27 | Seiko Instruments Inc | Mechanical quantity sensor |
WO2015037550A1 (en) * | 2013-09-13 | 2015-03-19 | アルプス電気株式会社 | Capacitance-voltage conversion device |
CN112946520A (en) * | 2021-02-04 | 2021-06-11 | 厦门天马微电子有限公司 | Capacitance short circuit detection circuit, display device and capacitance short circuit detection method |
-
2003
- 2003-02-18 JP JP2003039983A patent/JP2004251659A/en not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007248453A (en) * | 2006-02-14 | 2007-09-27 | Seiko Instruments Inc | Mechanical quantity sensor |
WO2015037550A1 (en) * | 2013-09-13 | 2015-03-19 | アルプス電気株式会社 | Capacitance-voltage conversion device |
CN112946520A (en) * | 2021-02-04 | 2021-06-11 | 厦门天马微电子有限公司 | Capacitance short circuit detection circuit, display device and capacitance short circuit detection method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10338022B2 (en) | Sensor circuit and method for measuring a physical or chemical quantity | |
JP5284911B2 (en) | Capacitance type physical quantity sensor and angular velocity sensor | |
CN104166013B (en) | Sensor element, electronic apparatus, and moving object | |
US7795881B2 (en) | Capacitive physical quantity detection device | |
US20100033437A1 (en) | Position detecting device and position detecting method | |
US20110290023A1 (en) | Element structure, inertia sensor, and electronic device | |
US7705612B2 (en) | Capacitance type sensor | |
JP2011134000A (en) | Sensor apparatus and information processing apparatus | |
JP2000249609A (en) | Capacitance-type sensor | |
US8878812B2 (en) | Signal processing circuit for electrostatic capacity type touch sensor | |
JP2004045173A (en) | Capacitance type sensor | |
WO2020195000A1 (en) | Signal processing device, inertial force sensor, signal processing method, and program | |
JP6087927B2 (en) | Surface charge reduction technology for capacitive sensors | |
JP4756097B1 (en) | Input device | |
JP2004251659A (en) | Capacitance sensor | |
JP4212865B2 (en) | Capacitive sensor | |
KR101537229B1 (en) | Touch detecting apparatus and method | |
KR102334164B1 (en) | Micromechanical acceleration sensor | |
JP2004347530A (en) | Electrostatic capacitance type sensor | |
JP2009053164A (en) | Physical quantity sensor | |
JP2009175087A (en) | Acceleration sensor device | |
JP2004212124A (en) | Capacitance type sensor | |
JP4111795B2 (en) | Capacitive sensor | |
JP2008216135A (en) | Capacity-type physical quantity detector | |
JP4047750B2 (en) | Capacitance detection circuit and detection method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060509 |