JP2004234660A - 多層実時間ステレオマッチング方法及びシステム - Google Patents
多層実時間ステレオマッチング方法及びシステム Download PDFInfo
- Publication number
- JP2004234660A JP2004234660A JP2004019493A JP2004019493A JP2004234660A JP 2004234660 A JP2004234660 A JP 2004234660A JP 2004019493 A JP2004019493 A JP 2004019493A JP 2004019493 A JP2004019493 A JP 2004019493A JP 2004234660 A JP2004234660 A JP 2004234660A
- Authority
- JP
- Japan
- Prior art keywords
- cost
- layers
- image
- real
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B11/00—Measuring arrangements characterised by the use of optical techniques
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/50—Depth or shape recovery
- G06T7/55—Depth or shape recovery from multiple images
- G06T7/593—Depth or shape recovery from multiple images from stereo images
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V10/00—Arrangements for image or video recognition or understanding
- G06V10/20—Image preprocessing
- G06V10/24—Aligning, centring, orientation detection or correction of the image
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2200/00—Indexing scheme for image data processing or generation, in general
- G06T2200/28—Indexing scheme for image data processing or generation, in general involving image processing hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/10—Image acquisition modality
- G06T2207/10004—Still image; Photographic image
- G06T2207/10012—Stereo images
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Image Processing (AREA)
- Image Analysis (AREA)
Abstract
【課題】精密な調整装置がなくても、カメラの位置及び方向の誤調整やカメラレンズの歪にもあまり影響を受けずに、観測空間の3次元距離情報及び形態情報を測定できる多層実時間ステレオマッチング方法及びシステムを提供することにある。
【解決手段】左側及び右側デジタル映像のうち1つのデジタル映像内にある1つのスキャンラインを他のデジタル映像内にある複数のスキャンラインと実時間で比較し、前記スキャンライン内にある各ピクセルを前記複数のスキャンライン内にある他のピクセルとマッチングさせることにより、精密な調整装置がなくてもカメラの位置や方向の誤調整やカメラレンズの歪の影響もあまり受けないようになる。従って、製作費用が減少されるだけではなく、システムの大きさが小さくなり、種々の応用部分に適用することができる。
【選択図】 図1
【解決手段】左側及び右側デジタル映像のうち1つのデジタル映像内にある1つのスキャンラインを他のデジタル映像内にある複数のスキャンラインと実時間で比較し、前記スキャンライン内にある各ピクセルを前記複数のスキャンライン内にある他のピクセルとマッチングさせることにより、精密な調整装置がなくてもカメラの位置や方向の誤調整やカメラレンズの歪の影響もあまり受けないようになる。従って、製作費用が減少されるだけではなく、システムの大きさが小さくなり、種々の応用部分に適用することができる。
【選択図】 図1
Description
本発明は、実時間ステレオマッチング方法及びシステムに関し、更に詳しくは、1つのデジタル映像の1つのスキャンラインにある1つのピクセルに対する他のデジタル映像の複数のスキャンラインにある他のピクセルを実時間でマッチングして空間上の物体の位置及び形態を見付けることにより、カメラの位置及び方向の誤調整やカメラレンズの歪みにあまり影響されない多層実時間ステレオマッチング方法及びシステムに関する。
一般に、実時間ステレオマッチングシステムは、ステレオマッチング(stereo matching)が実現できるプロセッサを用いる。ステレオマッチングは、一対の2次元イメージから3次元空間情報を得る過程である。実時間ステレオマッチングシステムでは、左右側カメラの光軸が平行である二つの映像のスキャンラインとエピポーラ線(epipolar line)が一致すれば、左右側カメラから映像ラインの左右側ライン上の3次元空間上の一点に対応する一対のピクセルを見付ける方法を用いる。
ステレオマッチングの基礎となる通常のプロセッサが、Uemsh R. Dhond and J.K.Aggarwal, Structure from Stereo - a review. IEEE Transactions on Systems, Man, and Cybernetics, 19(6), 553-572, nov/dec 1989に開示されている。また、前記プロセッサを具現したステレオマッチング技術が、Jeong et al.の米国特許出願公開第US2002/0025075 A1号(発明の名称:system for matching stereo image in real time)に開示されている。
前記米国特許出願公開第US2002/0025075 A1号に開示されている通常の実時間ステレオマッチングシステムは、同じ光学的特性を有する一対のカメラを含む。一対のカメラが同じ空間領域を観察すれば、一対のカメラのそれぞれの水平イメージスキャンラインで類似した空間領域が選択される。従って、1つのデジタルイメージの1つのピクセルを他のイメージの他のピクセルにマッチングして対を形成することにより、ピクセル対が3次元空間の点に対応される。
上記のピクセル対に関する情報及び簡単な幾何学的特性に基づき、一対のカメラから3次元空間内の1点までのそれぞれの距離を計算することができる。ここで、1つのカメラによって選択された1つのデジタルイメージでの1つのピクセルのインデックスと、他のカメラによって選択された他のデジタルイメージでの対応するピクセルとの間の差異をディスパリティー(Disparity)と呼び、ディスパリティーから計算された幾何学的距離を奥行(depth)と呼ぶ。即ち、ディスパリティーが距離情報を含む。従って、実時間で二つのデジタル映像から3次元値を計算すれば、観測空間の3次元距離情報及び形態情報を測定することができる。
即ち、同じ光学的特性を有した一対のカメラが同じ空間領域を観察する場合、左右側カメラのそれぞれの水平イメージスキャンラインが類似した空間ラインに対応する。従って、1つのデジタルイメージでの1つのピクセルが他のデジタルイメージでの他のピクセルにマッチングされ、一対のピクセルが3次元空間内の一点に対応するので、二つのカメラから3次元空間内の一点までの各々の距離はデジタルイメージ内のピクセルの幾何学的特性を用いて計算することができる。
一方のデジタルイメージでの1つのピクセルの位置と、他方のデジタルイメージの対応するピクセルの位置との間の距離をディスパリティーと呼び、計算された幾何学的特性を奥行と呼ぶ。即ち、ディスパリティーが距離情報を示すことができる。
しかし、前述のステレオマッチング工程を行うためには、カメラの内部因子、例えば焦点距離が一致する必要があり、二つのカメラのカメラレンズの歪が小さい必要がある。また、精密な光デバイスを用いることにより、二つのカメラを所望の位置に正確に固定させる必要がある。このためには、精密な調整が必要な装備が備えられた精密なカメラが必要であるので、装置製作費用が増加するという問題がある。
しかし、前述のステレオマッチング工程を行うためには、カメラの内部因子、例えば焦点距離が一致する必要があり、二つのカメラのカメラレンズの歪が小さい必要がある。また、精密な光デバイスを用いることにより、二つのカメラを所望の位置に正確に固定させる必要がある。このためには、精密な調整が必要な装備が備えられた精密なカメラが必要であるので、装置製作費用が増加するという問題がある。
一方、このような実時間ステレオマッチングシステムは、産業分野及び家電分野でロボットの視覚装置として機能をするように用いることができ、無人自動車に道路を認識させる時に用いることができる。
しかし、従来技術のステレオマッチングシステムは、精密なカメラ及び微細調整が必要な精密な制御装置を必要とするので、製作費用が増加し、システムの大きさも大きくなるという問題点がある。
しかし、従来技術のステレオマッチングシステムは、精密なカメラ及び微細調整が必要な精密な制御装置を必要とするので、製作費用が増加し、システムの大きさも大きくなるという問題点がある。
本発明は、このような従来の問題点を解決するために提案されたものであり、精密な調整装置がなくても、カメラの位置及び方向の誤調整やカメラレンズの歪にもあまり影響を受けずに、観測空間の3次元距離情報及び形態情報を測定できる多層実時間ステレオマッチング方法及びシステムを提供することを目的とする。
このような目的を実現するための本発明の一見地として、多層実時間ステレオマッチングシステムは、互いに異なる方向から空間領域の左側及び右側映像を得るための左側及び右側映像取得手段と、前記左側及び右側映像を左側及び右側デジタル映像に変換する映像処理手段と、前記左側及び右側デジタル映像のうち1つのデジタル映像にある1つのスキャンラインを前記左側及び右側デジタル映像のうち他のデジタル映像にある複数のスキャンラインと実時間で比較し、前記1つのスキャンラインにある各ピクセルを前記他のデジタル映像にある前記複数のスキャンラインにあるさらに他のピクセルとマッチングさせる多層イメージマッチング手段とを含む。
本発明の異なる見地として、多層実時間ステレオマッチング方法は、空間領域の左側及び右側デジタル映像を得る映像取得ステップと、前記左側及び右側デジタル映像のうち1つのデジタル映像内にある1つのスキャンラインを他のデジタル映像内にある複数のスキャンラインと実時間で比較し、前記1つのスキャンライン内にある各ピクセルを前記複数のスキャンライン内にある1つのピクセルとマッチングさせる比較ステップとを含む。
本発明は、観測空間の3次元距離情報及び形態情報が測定できる多層実時間ステレオマッチング方法及びシステムを提供する。前記システムは、カメラの位置及び方向の誤調整やカメラレンズの歪の影響もほぼ受けないので、製作費用が減少するだけではなく、システムの大きさが小さくなり、小型装置として多様な応用分野に適用することができる。
さらに、1つのデジタル映像の1つのスキャンラインの一点が、他のデジタル映像の複数のスキャンラインの他の点に実時間で対応される。従って、実際のデジタル映像でエピポーラ線がスキャンライン上に正確に位置しなくても、その近くにいれば、他のデジタル映像内で対応点を見付けることができる。また、二つのカメラレンズのエラー率の不一致や二つのカメラの間の内部パラメータの不一致によって、単に1つのスキャンライン上で対応点が存在しない問題も解決することができる。
本発明による多数の好適な実施の形態を、添付の図面を参照しながら、詳細に説明する。このような実施の形態を通じて本発明の目的、特徴及び利点を容易に理解することができる。
本発明によるシストリックアレイを用いた多層実時間ステレオマッチングシステムは、一対のカメラから出力される映像を高速並列処理し、3次元空間上の全ての物体の位置を計算する。本発明による前記システムは、ASICベースのチップ開発技術に基づいて、チップの最適化されたアルゴリズムを開発することにより、低電力低価格の小型装置を実現するために、ワンチップ(one−chip)技術を提供している。その結果、本発明による多層実時間ステレオマッチングシステムは、認識装置として重要な役割をすることができる。
本発明によるシストリックアレイを用いた多層実時間ステレオマッチングシステムは、一対のカメラから出力される映像を高速並列処理し、3次元空間上の全ての物体の位置を計算する。本発明による前記システムは、ASICベースのチップ開発技術に基づいて、チップの最適化されたアルゴリズムを開発することにより、低電力低価格の小型装置を実現するために、ワンチップ(one−chip)技術を提供している。その結果、本発明による多層実時間ステレオマッチングシステムは、認識装置として重要な役割をすることができる。
また、ミスキャリブレーションによって生じる問題を解決する実時間プロセスをチップ内部で実行できる新しいアーキテクチャ及びアルゴリズムを提供している。換言すれば、精密な調整装置がなくても、カメラ位置及び方向の誤調整やカメラレンズの歪による影響もあまり受けないようになる。従って、製作費用が減少するだけではなく、システムの大きさが小さくなり、種々の応用分野に適用することができる。
従来のステレオマッチング方法は、左右側デジタル映像のそれぞれのスキャンラインで対応するピクセル対を捜すために用いられたが、本発明によるステレオマッチング方法は、1つの映像の1つのスキャンラインを他の映像の複数のスキャンラインと実時間で比較して対応点を捜す機能を有する。従って、エピポーラ線が実際映像内にあるスキャンライン上に正確に位置せず、単に隣接している場合は、対応点を正確に見付けることができる。また、カメラレンズのエラー率やカメラの間の内部パラメータの不一致によって、単に1つのスキャンライン上に対応点が存在しないという問題を解決することができる。1つの映像の1つのスキャンラインに対応する点を捜すために、他の映像のスキャンラインの数だけの多くのレイヤが必要となる。前記レイヤは複数のプロセッシングエレメントを含む。また、スキャンラインの間で最適の対応点を捜すために、隣接したレイヤの間で信号を交換する。
図1は、本発明によるシストリックアレイを用いた多層実時間ステレオマッチングシステムを示す。多層実時間ステレオマッチングシステムは、左側及び右側の映像を獲得するための左側カメラ1000及び右側カメラ2000と、左側及び右側映像をそれぞれ左側及び右側デジタル映像信号に変換する映像処理部3000と、左側及び右側デジタル映像信号からディスパリティーを計算するための多層ステレオマッチングチップ(Multilayered Stereo Matching Chip)4000と、前記ディスパリティーによる映像をディスプレイするユーザーシステム5000とから構成される。
図2は、図1に示す多層ステレオマッチングチップ4000の詳細図である。多層ステレオマッチングチップ4000は、多数のレイヤ4100/k−1、4100/k、4100/k+1と、各々のレイヤ4100/k−1、4100/k、4100/k+1から出力されたデータを累積してディスパリティーを出力する累算器4200とから構成される。左右側デジタル映像信号の内1つのデジタル映像信号から各レイヤ4100/k−1、4100/k、4100/k+1の上端及び下端の内一端に1つのスキャンラインが入力される。同時に、他のデジタル映像信号からの多数のスキャンラインは、上端及び下端の内他端に順次に入力される。従って、1つのスキャンラインの1つのピクセルに対応するピクセルを捜すために、他のデジタル映像の多数のスキャンラインの中で調査する場合、他のデジタル映像内で調査されるスキャンラインの数は、レイヤ4100/k−1、4100/k、4100/k+1の数によって変わる。レイヤ(4100/k−1、4100/k、4100/k+1)のうち隣接した二つのレイヤの間には、コスト値Uとアクティブ信号aを交換する。累算器4200は、各々のレイヤ4100/k−1、4100/k、4100/k+1から出力されたデータを累算し、最終的にディスパリティーを出力する。
図3は、図2に示すk番目レイヤ(4100/k)の詳細図である。k番目レイヤ(4100/k)は、n/2個の左側映像レジスタ4110/n及び4110/n+1と、n/2個の右側映像レジスタ4120/n及び4120/n+1と、n個の前方プロセッサ4130/j−1、4130/j、4130/j+1及び4130/j+2と、n個のスタック4140/j−1、4140/j、4140/j+1及び4140/j+2と、n個の後方プロセッサ(backward processor)4150/j−1、4150/j、4150/j+1及び4150/j+2とを含む。1つの前方プロセッサ、それに対応するスタック及びそれに対応する後方プロセッサは、1つのプロセッシングエレメントを形成する。左側映像レジスタ4110/n、4110/n+1及び右側映像レジスタ4120/n、4120/n+1は、各々映像処理部3000から供給された左側及び右側デジタル映像信号を記憶する。前方プロセッサ4130/j−1、4130/j、4130/j+1及び4130/j+2、スタック4140/j−1、4140/j、4140/j+1及び4140/j+2、後方プロセッサ4150/j−1、4150/j、4150/j+1及び4150/j+2は、クロック信号に応じて左側及び右側映像レジスタ4110/n、4110/n+1、4120/n、4120/n+1のピクセル値に対する決定値を計算し、ディスパリティーを出力する。
図4は、図3に示すk番目レイヤ(4100/k)のj番目前方プロセッサ4130/jの詳細図である。j番目前方プロセッサ4130/jは、第1マルチプレクサ(Mux1)4131、第1コストレジスト(D1)4132、絶対値計算機4133、第1加算器4134、第2マルチプレクサ(Mux2)4135、第2コストレジスタ(D2)4136及び第2加算器4137を含む。第1マルチプレクサ4131は、第2コストレジスタ4136から再帰された出力、(k−1)番目レイヤ4100/k−1からのコスト(Uj,k−1)、(k+1)番目レイヤ4100/k+1からのコスト(Uj,k+1)を受信し、再帰された出力と二つのコストUj,k−1及びUj,k+1とのうちの最小コストを第1コストに決定する。第1コストレジスタ4132は第1コストを記憶する。絶対値計算機4133は、k番目レイヤ4100/kのn番目左側映像レジスタ4110/nの1ピクセルlinとk番目レイヤ4100/kのn番目右側映像レジスタ4120/nの他のピクセルrinとの間の絶対値差異をマッチングコストとして計算する。第1加算器4134は、マッチングコストを第1コストに加算する。第2マルチプレクサ4135は、第1加算器4134の出力、k番目レイヤの(j−1)番目前方プロセッサ4130/j−1からのコスト(Uj−1,k+γ)、及びk番目レイヤの(j+1)番目前方プロセッサ4130/j+1からのコスト(Uj+1,k+γ)を受信し、第1加算器4134の出力及び二つのコストUj−1,k+γ、Uj+1,k+γの中の最小コストを第2コストUj,kに選択する。γはオクルージョン(occlusion)情報である。第2コストレジスタ4136は第2コストUj,kを記憶する。第2コストは、第1マルチプレクサ4131に再帰的に提供される。第2加算器4137は、第2コストUj,kを常数γに加算し、加算されたコストUj,k+γは、k番目レイヤのj番目前方プロセッサ4130/jに隣接した二つの前方プロセッサ4130/j−1及び4130/j+1に提供される。
図5は、図3に示すk番目レイヤ4100/kのj番目後方プロセッサ4150/jの詳細図である。j番目後方プロセッサ4150/jは、ORゲート4151、1ビット活性レジスタ(D3)4152、ディマルチプレクサ(demultiplexor)4153及びトライステートバッファ4154を含む。ORゲート4151は、五つの活性化信号を受信して五つの活性化信号に対するOR動作を行うが、五つの活性信号は、(k−1)番目及び(k+1)番目レイヤ4100/k−1及び4100/k+1の二つのj−1番目後方プロセッサ(図示せず)から提供された二つの活性化信号aj,k−1及びaj,k+1と、k番目レイヤ4100/kの(j+1)番目及び(j−1)番目後方プロセッサ4150/j+1及び4150/j−1から提供された活性化信号aj−1,k及びaj+1,kと、k番目レイヤ4100/kのj番目後方プロセッサ4150/jのディマルチプレクサ4153から提供された再帰された活性化信号aj,kである。1ビット活性化レジスタ4152は、ORゲート4151の出力値を記憶する。ディマルチプレクサ4153は、1ビット活性レジスタ4152の出力を二つの決定値V1,j及びV2,jに応じて変換し、変換された出力aj,kを生成する。ディマルチプレクサ4153の変換された出力(aj,k)は、k番目レイヤ4100/kの下部及び上部後方プロセッサ、即ち(j−1)番目及び(j+1)番目後方プロセッサ4150/j−1及び4150/j+1、並びに下部及び上部レイヤ、即ち(k−1)番目及び(k+1)番目レイヤの二つのj番目後方プロセッサに提供される。変換された出力aj,kは、さらにORゲート4151に再帰的に帰還される。トライステートレジスタ4154は、活性化レジスタ4152の出力値aj,kに基づいて決定値V1,k及びV2,kを出力する。トライステートレジスタ4154が入力値「1」を受信すれば、入力値をそのまま出力し、そうでなければトライステートレジスタ4154がハイインピーダンス状態になり、いずれも出力しないようになる。
本発明によるシストリックアレイを用いた多層実時間ステレオマッチングシステムによる実時間ステレオマッチング方法を、図1〜図5を参照しながら、詳細に説明する。
まず、左側カメラ1000及び右側カメラ2000から物体の映像が得られると、映像処理部3000が左右側アナログ映像をそれぞれ左右側デジタル映像に変換し、左右側デジタル映像を多層ステレオマッチングチップ4000に出力する。
まず、左側カメラ1000及び右側カメラ2000から物体の映像が得られると、映像処理部3000が左右側アナログ映像をそれぞれ左右側デジタル映像に変換し、左右側デジタル映像を多層ステレオマッチングチップ4000に出力する。
多層ステレオマッチングチップ4000は、左右側デジタル映像のうち一方のデジタル映像の1つのスキャンラインのピクセルデータ及び他方のデジタル映像の複数のスキャンラインのピクセルデータを順次に受信し、ディスパリティーを計算するための動作を実行してユーザーシステム5000にディスパリティーを出力する。ディスパリティーを出力するための過程を左右側デジタル映像の全てのスキャンラインに対して繰り返して行う。
以下、多層ステレオマッチングチップ4000が左右側デジタル映像の全てのスキャンラインを処理する過程について詳細に説明する。
映像レジスタ4110/n、4120/nは、映像処理部3000から左右側デジタル映像の全てのスキャンラインのピクセルデータを同時に受信し、前方プロセッサ4130/jにピクセルデータを提供する。
映像レジスタ4110/n、4120/nは、映像処理部3000から左右側デジタル映像の全てのスキャンラインのピクセルデータを同時に受信し、前方プロセッサ4130/jにピクセルデータを提供する。
前方プロセッサ4130/jは、二つの映像レジスタ4110/n、4120/nから左側及び右側デジタル映像を順次に受信する。
前方プロセッサ4130/j、スタック4140/j及び後方プロセッサ4150/jをプロセッシングエレメントと呼ぶ。
前方プロセッサ4130/j、スタック4140/j及び後方プロセッサ4150/jをプロセッシングエレメントと呼ぶ。
K番目アレイで、多数の同じプロセッシングエレメントが線形アレイ内に配列できるが、プロセッシングエレメントの数は予め定められた最大ディスパリティーによって決められる。各々のプロセッシングエレメントは、隣接する二つのプロセッシングエレメント、即ち下部及び上部プロセッシングエレメントと情報を交換することができる。プロセッシングエレメントが前述のように配置されると、プロセッシングエレメントの数によらず、プロセッシングエレメントが最大速度で動作できるようにする。
映像レジスタ4110/n,4120/n及びプロセッシングエレメントは、内部クロック(CLKE)(CLKO)によって除去される。内部クロック(CLKE)(CLKO)は、システムクロックを二等分して生成される。内部クロック(CLKE)は、偶数番目のシステムクロックサイクルによってトグルされ、内部に右側デジタル映像を記憶するための映像レジスタ4120/nに供給される。内部クロック(CLKO)は奇数番目のシステムクロックサイクルによってトグルされ、内部に左側映像を記憶するための映像レジスタ4110/nに供給される。
また、各々のプロセッシングエレメントも内部クロックによって同期される。
各システムクロックで、映像レジスタ4110/n,4120/nは、左側及び右側デジタル映像データをそれぞれ順次に記憶する。各システムクロックで、プロセッシングエレメントの前方プロセッサ4130/jが活性化されて左側及び右側デジタル映像から決定値を計算する。
各システムクロックで、映像レジスタ4110/n,4120/nは、左側及び右側デジタル映像データをそれぞれ順次に記憶する。各システムクロックで、プロセッシングエレメントの前方プロセッサ4130/jが活性化されて左側及び右側デジタル映像から決定値を計算する。
プロセッシングエレメントの後方プロセッサ4150/jは、スタック4140/jから提供された決定値に基づいてディスパリティーを決め、各々のディスパリティーに対応するレイヤ情報を計算し、ディスパリティー及びレイヤ情報がユーザーシステム5000に提供される。各々のディスパリティーに対応するレイヤ情報は、活性化されたプロセッシングエレメントを有するレイヤ4100/kを意味する。レイヤ情報及びディスパリティーを用いて、左側及び右側デジタル映像で互いに対応するピクセル対を探す。ディスパリティーは、「−1」、「0」、「+1」のように増加、変化なし、減少のうち1つで表現される。
0番目プロセッシングエレメントにおいて、前方プロセッサ4130/jの第1コストレジスタ4132が「0」に初期化される一方、後方プロセッサ4150/jの活性レジスタ4152は「1」に初期化される。
逆に、k番目プロセッシングエレメント(kは0ではない)において、前方プロセッサ4130/jのコストレジスタ4132は最大値に初期化される一方、後方プロセッサ4150/jの活性レジスタ4152は「0」に初期化される。
逆に、k番目プロセッシングエレメント(kは0ではない)において、前方プロセッサ4130/jのコストレジスタ4132は最大値に初期化される一方、後方プロセッサ4150/jの活性レジスタ4152は「0」に初期化される。
前方プロセッサ4130/jは、クロック(CLKE)(CLKO)に基づいて左/右デジタル映像の一対のスキャンライン、即ち二つのスキャンラインを処理し、決定値(V1j,V2j)を計算する。決定値(V1j,V2j)はスタック4140/jに記憶される。
後方プロセッサ4150/jは、スタック4140/jから提供された決定値に基づいてディスパリティーを計算し、そのディスパリティーをクロックに基づいて出力する。
前方プロセッサ4130/jの絶対値計算機4133は、右側映像レジスタ4120/nのピクセルrinと、左側映像レジスタ4110/nのピクセルlinとの差の絶対値からマッチングコストを計算する。第1マルチプレクサ4131は、図2に示すように、二つの隣接したレイヤ4100/k−1及び4100/k+1から各々提供されたデータUj,k−1及びUj,k+1、及び前方プロセッサ4130/jの第2コストレジスタ4136から帰還提供されたデータUj,k−1の中で最小コストを決定する。第1コストレジスタ4132は、最小コストを記憶する。第1加算器4134では、第1コストレジスタ4132内に記憶された最小コストが絶対値計算機4133のデータに加算される。第2マルチプレクサ4135は、同じレイヤ、即ちk番目レイヤ4100/k内の二つの隣接したプロセッシングエレメントから各々提供されたデータUj−1,k+γ及びUj+1,k+γ及び第1加算器4134から提供されたデータの中で最小コストを決定する。
前方プロセッサ4130/jの絶対値計算機4133は、右側映像レジスタ4120/nのピクセルrinと、左側映像レジスタ4110/nのピクセルlinとの差の絶対値からマッチングコストを計算する。第1マルチプレクサ4131は、図2に示すように、二つの隣接したレイヤ4100/k−1及び4100/k+1から各々提供されたデータUj,k−1及びUj,k+1、及び前方プロセッサ4130/jの第2コストレジスタ4136から帰還提供されたデータUj,k−1の中で最小コストを決定する。第1コストレジスタ4132は、最小コストを記憶する。第1加算器4134では、第1コストレジスタ4132内に記憶された最小コストが絶対値計算機4133のデータに加算される。第2マルチプレクサ4135は、同じレイヤ、即ちk番目レイヤ4100/k内の二つの隣接したプロセッシングエレメントから各々提供されたデータUj−1,k+γ及びUj+1,k+γ及び第1加算器4134から提供されたデータの中で最小コストを決定する。
また、後方プロセッサ4150/jは、スタック4140/jから提供された決定値V1j、V2jに基づいて最適のディスパリティーを計算する。
後方プロセッサ4150/jのORゲート4151は、五つの活性ビット経路に対する論理和演算、即ちOR演算を行う。五つの活性ビット経路は、k番目レイヤ内の二つの隣接したプロセッシングエレメントの二つの隣接した後方プロセッサ4150/j−1及び4150/j+1からそれぞれ入力される二つの活性ビット経路aj+1,k及びaj−1,kと、二つの隣接したレイヤから入力される二つの活性ビット経路aj,k+1及びaj,k−1と、フィードバックされた活性ビット経路aj−kである。
後方プロセッサ4150/jのORゲート4151は、五つの活性ビット経路に対する論理和演算、即ちOR演算を行う。五つの活性ビット経路は、k番目レイヤ内の二つの隣接したプロセッシングエレメントの二つの隣接した後方プロセッサ4150/j−1及び4150/j+1からそれぞれ入力される二つの活性ビット経路aj+1,k及びaj−1,kと、二つの隣接したレイヤから入力される二つの活性ビット経路aj,k+1及びaj,k−1と、フィードバックされた活性ビット経路aj−kである。
スタック4140/jから提供された決定値V1j、V2jに基づき、多数の信号がディマルチプレクサ4153の出力として選択される。また、選択された信号の値が活性ビットの値と同じである。
活性レジスタ4152の活性ビットがハイであれば、トライステートバッファ4154が決定値V1j及びV2jをそのまま出力する。逆に、活性レジスタ4152の活性ビットがロウであれば、トライステートバッファ4154の出力信号はハイインピーダンス状態にあり、二つの隣接したプロセッシングエレメントの二つの隣接した後方プロセッサ4150/j−1及び4150/j+1の出力を妨げないようになる。また、累算器を用いて決定値の代わりにディスパリティー値を出力することができる。
活性レジスタ4152の活性ビットがハイであれば、トライステートバッファ4154が決定値V1j及びV2jをそのまま出力する。逆に、活性レジスタ4152の活性ビットがロウであれば、トライステートバッファ4154の出力信号はハイインピーダンス状態にあり、二つの隣接したプロセッシングエレメントの二つの隣接した後方プロセッサ4150/j−1及び4150/j+1の出力を妨げないようになる。また、累算器を用いて決定値の代わりにディスパリティー値を出力することができる。
以下、各ピクセルのマッチング過程を説明する。左側デジタル映像のm番目スキャンラインを右側デジタル映像の複数のスキャンラインと比較し、複数のスキャンラインで対応点を捜し、ディスパリティーを計算する。
Uj,k(t):t番目クロックでk番目レイヤ4100/kのj番目プロセッシングエレメントのj番目前方プロセッサ4130/jのコストレジスタ値である。
Uj,k(t):t番目クロックでk番目レイヤ4100/kのj番目プロセッシングエレメントのj番目前方プロセッサ4130/jのコストレジスタ値である。
ln,k(t)及びrn,k(t):t番目クロックでk番目レイヤ4100/kの左側及び右側映像レジスタ4110/n,4120/n値である。
V1,j,k,t及びV2,j,k,t:t番目クロックでk番目レイヤ4100/kのj番目プロセッシングエレメントのj番目前方プロセッサ4130/jからスタック4140/jに記憶される決定値である。
V1,j,k,t及びV2,j,k,t:t番目クロックでk番目レイヤ4100/kのj番目プロセッシングエレメントのj番目前方プロセッサ4130/jからスタック4140/jに記憶される決定値である。
Gl n,m及びGr n,m:各々左右デジタル映像で同じ水平ライン、即ちm番目ラインのn番目ピクセル値を示す。
1.前方プロセッシングの初期化動作を説明すれば、次のようである。
1.前方プロセッシングの初期化動作を説明すれば、次のようである。
各ステップiに対して、各々のプロセッシングエレメントは、二つの隣接したプロセッシングエレメントの出力を用いて最も低いコストを有する経路を決め、その後、決定された経路の値をスタックに出力する。
LMAX:レイヤの総数を示す。
3.後方プロセッシングの初期化動作を説明すれば、次のようである。
後方プロセッシングにおいて、最適のディスパリティー値は活性化されたプロセッシングエレメントインデックスを意味する。
後方プロセッシングにおいて、最適のディスパリティー値は活性化されたプロセッシングエレメントインデックスを意味する。
一方、ピクセルのマッチング過程のためのアルゴリズムを説明すれば、次のようである。
Uj,k(i):I番目クロックでk番目レイヤのj番目プロセッシングエレメントの前方プロセッサに記憶されたコストメモリ値である。
V1,j,k,i及びV2,j,k,i:I番目クロックでk番目レイヤのj番目プロセッシングエレメントの前方プロセッサからスタックに記憶された決定値である。
Gl n,m、Gr n,m:それぞれ左右デジタル映像で同じ水平ライン、例えばm番目ラインのn番目ピクセルのピクセル値を示す。
Gl n,m、Gr n,m:それぞれ左右デジタル映像で同じ水平ライン、例えばm番目ラインのn番目ピクセルのピクセル値を示す。
1.前方プロセッシングの初期化動作を説明すれば、次のようである。
まず、初期化時には、0番目コストレジスタを除いた全てのコストレジスタが無限大に初期化される。
まず、初期化時には、0番目コストレジスタを除いた全てのコストレジスタが無限大に初期化される。
各ステップiに対して、二つの隣接したプロセッシングエレメントに基づいてそれぞれのプロセッシングエレメントで最も低いコストを有する経路を決め、その経路の決定値をスタックに出力する。
4100/k−1、4100/k、4100/k+1…レイヤ 4110/n、4110/n+1…左側映像レジスタ タ4120/n、4120/n+1…右側映像レジス 4130/j…前方プロセッサ 4150/j…後方プロセッサ 4131、4136…コストレジスタ 4152…1ビット活性レジスタ 4154…トライステートレジスタ
Claims (15)
- 空間領域に対して互いに異なる方向で左側及び右側の映像を取得する左側及び右側映像取得手段と、
前記左側及び右側映像を左側及び右側デジタル映像に変換する映像処理手段と、
前記左側及び右側デジタル映像のうち1つのデジタル映像にある1つのスキャンラインを前記左側及び右側デジタル映像のうち他のデジタル映像にある種々のスキャンラインと実時間で比較し、前記1つのスキャンラインにある各ピクセルを前記他のデジタル映像にある前記複数のスキャンラインにある更に異なるピクセルと整合させる多層映像整合手段とを含む多層実時間ステレオマッチングシステム。 - 前記多層イメージマッチング手段が前記1つのデジタル映像にある前記1つのスキャンラインのピクセルを順次に受信すると共に、前記他のデジタル映像にある前記複数のスキャンラインのピクセルを受信し、前記1つのスキャンラインにある1つのピクセルと前記複数のスキャンラインにある前記更に異なるピクセルの間の差異を計算する請求項1に記載の多層実時間ステレオマッチングシステム。
- 前記多層イメージマッチング手段が、
前記1つのデジタル映像にある前記1つのスキャンラインを受信し、前記異なるデジタル映像にある前記複数のスキャンラインを順次に受信し、二つの隣接したレイヤがコストとアクティブ信号を受け渡す多数のレイヤと、
前記レイヤから供給されたデータを累積して前記差異を出力する累算器とを含む請求項2に記載の実時間ステレオマッチングシステム。 - 前記各レイヤは、
前記左側デジタル映像のピクセルを記憶する第1記憶手段と、
前記右側デジタル映像のピクセルを記憶する第2記憶手段と、
クロック信号に基づいて前記左側及び右側デジタル映像から得られた決定値及び前記差異を生成する多数の前方プロセッサ、スタック、後方プロセッサを含む請求項3に記載の実時間ステレオマッチングシステム。 - 前記各々のレイヤの前記前方プロセッサはそれぞれ、
前記各々の前方プロセッサ内で再帰されるコストと、前記各々のレイヤの上部及び下部レイヤから供給された二つのコスト値の内、最小コストを決める第1マルチプレクサと、
前記最小コストを記憶する第1コストレジスタと、
前記第1映像記憶手段の前記ピクセルのうち1ピクセルと前記第2映像記憶手段の前記ピクセルのうち更に異なるピクセルとの間のマッチングコストとして計算する絶対値計算機と、
前記マッチングコストを前記最小コストに換算し、第1の加算されたコストを生成する第1加算器と、
前記第1の加算されたコストと前記それぞれのレイヤにある上部及び下部前方プロセッサから供給された二つのコストとのうち最小コストを決める第2マルチプレクサと、
前記第2マルチプレクサで出力される最小コストを記憶し、前記最小コストが前記第1コストマルチプレクサに前記再帰されるコストとして帰還され、前記上部及び下部レイヤに提供される第2コストレジスタと、
前記第2コストレジスタに記憶された前記最小コストをオクルージョンコストに加算し、前記上部及び前記下部前方プロセッサに第2の加算されたコストを出力する第2加算器とを含む請求項4に記載の実時間ステレオマッチングシステム。 - 前記各々のレイヤの前記後方プロセッサは、
前記各々のレイヤにある上部及び下部後方プロセッサから入力された二つの活性ビット経路と、前記各々のレイヤの上部及び下部レイヤから入力された二つの活性ビット経路と、前記各々の後方プロセッサ内で再帰される活性ビット経路を論理和して五つの活性ビット経路に対する論理和を生成するORゲートと、
前記五つの活性ビット経路に対する論理和を記憶する活性レジスタと、
前記スタックから供給された決定値に基づいて前記五つの活性ビット経路に対する論理和をディマルチプレクスするディマルチプレクサと、
前記活性レジスタ内で前記五つの活性ビット経路に対する論理和がハイであれば、前記決定値を出力するトライステートバッファとを含む請求項4に記載の実時間ステレオマッチングシステム。 - 前記レイヤはそれぞれ前記1つのデジタル映像の1つのスキャンラインのピクセルと前記異なるデジタル映像の複数のスキャンラインのピクセルが入力される請求項3に記載の実時間ステレオマッチングシステム。
- 前記それぞれのレイヤ内の前記前方プロセッサの0番目コストレジスタを除いた全てのコストレジスタがそれぞれ最大コストに初期化され、前記第2映像記憶手段が前記右側映像データに初期化する請求項5に記載の実時間ステレオマッチングシステム。
- 前記プロセッシングエレメント数と前方プロセッシングステップ数の和が偶数である場合は、前記各々の前方プロセッサが前記各々のレイヤ内にある前記上部及び下部前方プロセッサに供給された前記二つのコストにそれぞれ前記オクルージョンコストを足して生成された二つの加算されたコストと前記再帰されるコストのうちで最小コストを決め、前記最小コストを第1決定値としてスタックに出力し、前記和が奇数である場合は前記各々の前方プロセッサが前記第1決定値に前記左側及び右側デジタル映像のピクセル差の絶対値を加算したコストと前記上部及び下部レイヤの二つの前方プロセッサの二つのコスト値の中で更に異なる最小コストを決め、前記最小コストを第2決定値として前記スタックに提供する請求項5に記載の実時間ステレオマッチングシステム。
- 前記0番目後方プロセッサが最小コストを有する全てのレイヤの活性レジスタが活性化状態に初期化され、他の後方プロセッサの全ての活性レジスタは非活性化状態に初期化される請求項6に記載の実時間ステレオマッチングシステム。
- 前記後方プロセッサはステップ別に前記トライステートバッファに供給された前記決定値を累算して最適な差異値と最適なレイヤ数を生成する請求項6に記載の実時間ステレオマッチングシステム。
- 前記後方プロセッサが前記レイヤ数を用いて前記1つのデジタル映像の1つのスキャンラインと対応される前記他の映像の複数のスキャンラインのうち1つのスキャンラインを調査し。前記最適な差異を用いて後方プロセッシングステップ別に前記左側及び右側デジタル映像内で後方プロセッシングステップに基づいて互いに対応する一対のピクセルを調査する請求項11に記載の実時間ステレオマッチングシステム。
- 前記後方プロセッサはレイヤに基づいて初期差異値を0にし、後方プロセッシングの間にステップに基づいて前記レイヤ数に対応する前記レイヤに位置し、前記差異値と同じプロセッシングエレメント数を有する後方プロセッサから供給された前記決定値を差異にステップに基づいて累算する請求項11に記載の実時間ステレオマッチングシステム。
- 空間領域に対して左側及び右側デジタル映像を獲得する映像獲得段階と、
前記左側及び右側デジタル映像のうち1つのデジタル映像内にある1つのスキャンラインを残りのデジタル映像内にある複数のスキャンラインと実時間で比較して前記1つのスキャンライン内にある各ピクセルを前記複数のスキャンライン内にある1つのピクセルとマッチングさせる比較段階とを含む多層実時間ステレオマッチング方法。 - 前記比較段階が、
前記1つのスキャンラインのピクセルデータと前記複数のスキャンラインのピクセルデータに基づいて最小コストの経路を決定値として決める決定段階と、
前記決定値から差異を計算する計算段階と、
前記差異を用いて前記左側及び右側デジタル映像から一対のピクセルを見付け、前記差異から距離を計算するピクセル追跡段階とを含む請求項14に記載の多層実時間ステレオマッチング方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0006102A KR100503820B1 (ko) | 2003-01-30 | 2003-01-30 | 시스톨릭 어레이를 이용한 멀티레이어 실시간 입체 영상정합 시스템 및 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004234660A true JP2004234660A (ja) | 2004-08-19 |
Family
ID=32653319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004019493A Pending JP2004234660A (ja) | 2003-01-30 | 2004-01-28 | 多層実時間ステレオマッチング方法及びシステム |
Country Status (4)
Country | Link |
---|---|
US (1) | US7545974B2 (ja) |
EP (1) | EP1445964A2 (ja) |
JP (1) | JP2004234660A (ja) |
KR (1) | KR100503820B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140030635A (ko) * | 2012-09-03 | 2014-03-12 | 엘지이노텍 주식회사 | 스테레오 영상 정합 장치 및 이의 정합 방법 |
JP2020524258A (ja) * | 2017-02-28 | 2020-08-13 | エスアールアイ インターナショナルSRI International | 光測距システム用シストリックプロセッサシステム |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060023714A (ko) * | 2004-09-10 | 2006-03-15 | 학교법인 포항공과대학교 | 영상 정합 시스템 및 영상 정합 방법 |
EP1810220A4 (en) | 2004-11-03 | 2008-04-30 | Tyzx Inc | INTEGRATED IMAGE PROCESSOR |
US8644386B2 (en) * | 2005-09-22 | 2014-02-04 | Samsung Electronics Co., Ltd. | Method of estimating disparity vector, and method and apparatus for encoding and decoding multi-view moving picture using the disparity vector estimation method |
KR100772319B1 (ko) * | 2006-11-03 | 2007-10-31 | 포항공과대학교 산학협력단 | 메시지 전달 기반 스테레오 영상 정합 시스템 |
GB0708676D0 (en) * | 2007-05-04 | 2007-06-13 | Imec Inter Uni Micro Electr | A Method for real-time/on-line performing of multi view multimedia applications |
US8086060B1 (en) * | 2007-10-11 | 2011-12-27 | Adobe Systems Incorporated | Systems and methods for three-dimensional enhancement of two-dimensional images |
KR100926127B1 (ko) * | 2007-10-25 | 2009-11-11 | 포항공과대학교 산학협력단 | 복수 카메라를 이용한 실시간 입체 영상 정합 시스템 및 그방법 |
JP4856611B2 (ja) * | 2007-10-29 | 2012-01-18 | 富士重工業株式会社 | 物体検出装置 |
US8576228B2 (en) | 2008-01-18 | 2013-11-05 | Sony Corporation | Composite transition nodes for use in 3D data generation |
CN101635052B (zh) * | 2009-08-26 | 2012-09-05 | 中国人民解放军国防科学技术大学 | 一种直线立体匹配方法 |
CN102175169B (zh) * | 2011-03-07 | 2016-05-11 | 南京理工大学 | 一种工程结构三维变形无线光学测量***及其测量方法 |
KR101888969B1 (ko) | 2012-09-26 | 2018-09-20 | 엘지이노텍 주식회사 | 영상특성을 이용한 스테레오 매칭장치 |
US10157439B2 (en) * | 2015-07-20 | 2018-12-18 | Qualcomm Incorporated | Systems and methods for selecting an image transform |
CN105023276B (zh) * | 2015-08-22 | 2018-01-23 | 内蒙古科技大学 | 一种医用微波热疗天线sar图与肿瘤ct图像的匹配方法 |
TW201742001A (zh) * | 2016-05-30 | 2017-12-01 | 聯詠科技股份有限公司 | 影像雜訊估測方法及裝置與影像擷取裝置 |
US10462445B2 (en) | 2016-07-19 | 2019-10-29 | Fotonation Limited | Systems and methods for estimating and refining depth maps |
US10839535B2 (en) | 2016-07-19 | 2020-11-17 | Fotonation Limited | Systems and methods for providing depth map information |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5383013A (en) * | 1992-09-18 | 1995-01-17 | Nec Research Institute, Inc. | Stereoscopic computer vision system |
JP3242529B2 (ja) * | 1994-06-07 | 2001-12-25 | 松下通信工業株式会社 | ステレオ画像対応付け方法およびステレオ画像視差計測方法 |
JP3539788B2 (ja) * | 1995-04-21 | 2004-07-07 | パナソニック モバイルコミュニケーションズ株式会社 | 画像間対応付け方法 |
CA2184561C (en) * | 1995-09-12 | 2001-05-29 | Yasuyuki Michimoto | Object detecting apparatus in which the position of a planar object is estimated by using hough transform |
US6046763A (en) * | 1997-04-11 | 2000-04-04 | Nec Research Institute, Inc. | Maximum flow method for stereo correspondence |
US6215898B1 (en) * | 1997-04-15 | 2001-04-10 | Interval Research Corporation | Data processing system and method |
JP3284190B2 (ja) * | 1998-05-14 | 2002-05-20 | 富士重工業株式会社 | ステレオカメラの画像補正装置 |
US20020012459A1 (en) * | 2000-06-22 | 2002-01-31 | Chips Brain Co. Ltd. | Method and apparatus for detecting stereo disparity in sequential parallel processing mode |
KR100374784B1 (ko) * | 2000-07-19 | 2003-03-04 | 학교법인 포항공과대학교 | 실시간 입체 영상 정합 시스템 |
KR100424287B1 (ko) * | 2001-09-10 | 2004-03-24 | 주식회사 제이앤에이치테크놀러지 | 비평행 광축 실시간 입체 영상 처리 시스템 및 방법 |
-
2003
- 2003-01-30 KR KR10-2003-0006102A patent/KR100503820B1/ko not_active IP Right Cessation
-
2004
- 2004-01-22 US US10/761,193 patent/US7545974B2/en not_active Expired - Fee Related
- 2004-01-27 EP EP04001716A patent/EP1445964A2/en not_active Withdrawn
- 2004-01-28 JP JP2004019493A patent/JP2004234660A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140030635A (ko) * | 2012-09-03 | 2014-03-12 | 엘지이노텍 주식회사 | 스테레오 영상 정합 장치 및 이의 정합 방법 |
KR101926498B1 (ko) * | 2012-09-03 | 2019-03-12 | 엘지이노텍 주식회사 | 스테레오 영상 정합 장치 및 이의 정합 방법 |
JP2020524258A (ja) * | 2017-02-28 | 2020-08-13 | エスアールアイ インターナショナルSRI International | 光測距システム用シストリックプロセッサシステム |
JP7100049B2 (ja) | 2017-02-28 | 2022-07-12 | エスアールアイ インターナショナル | 光測距システム用シストリックプロセッサシステム |
Also Published As
Publication number | Publication date |
---|---|
KR20040069623A (ko) | 2004-08-06 |
KR100503820B1 (ko) | 2005-07-27 |
US20040151380A1 (en) | 2004-08-05 |
US7545974B2 (en) | 2009-06-09 |
EP1445964A2 (en) | 2004-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1175104B1 (en) | Stereoscopic image disparity measuring system | |
JP2004234660A (ja) | 多層実時間ステレオマッチング方法及びシステム | |
US6215898B1 (en) | Data processing system and method | |
CN103098077A (zh) | 实时视频帧预处理硬件 | |
JP6087947B2 (ja) | 非同期センサに依存するシーンの3d再構成の方法 | |
WO2019230813A1 (ja) | 三次元再構成方法および三次元再構成装置 | |
JP4991873B2 (ja) | メッセージ伝達基盤ステレオ映像整合システム | |
Miyajima et al. | A real-time stereo vision system with FPGA | |
JP2006079584A (ja) | 複数の映像ラインを利用した映像整合方法及びそのシステム | |
Ding et al. | Real-time stereo vision system using adaptive weight cost aggregation approach | |
CN214587004U (zh) | 一种立体匹配加速电路、图像处理器及三维成像电子设备 | |
KR100424287B1 (ko) | 비평행 광축 실시간 입체 영상 처리 시스템 및 방법 | |
Jawed et al. | Real time rectification for stereo correspondence | |
CN104160419A (zh) | 具有实现不同精度的软件及硬件算法的评价层的图像处理器 | |
Roszkowski et al. | FPGA design of the computation unit for the semi-global stereo matching algorithm | |
CN114885144B (zh) | 基于数据融合的高帧率3d视频生成方法及装置 | |
Kalomiros et al. | Comparative study of local SAD and dynamic programming for stereo processing using dedicated hardware | |
TW202321991A (zh) | 稀疏影像處理 | |
Morris et al. | Intelligent vision: A first step–real time stereovision | |
KR20140125039A (ko) | 고성능 스테레오 정합 연산을 위한 병렬 스테레오 정합 연산 장치 | |
US20220351399A1 (en) | Apparatus and method for generating depth map using monocular image | |
Luo et al. | Full resolution dense depth recovery by fusing RGB images and sparse depth | |
JP2009053080A (ja) | 3次元位置情報復元装置およびその方法 | |
Kshirsagar et al. | Depth Estimation Using Stereo Medical Imaging | |
Xicoténcatl-Pérez et al. | Real Time Stereo Vision with a modified Census transform in FPGA |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100309 |