JP2004228535A

JP2004228535A - 半導体素子収納用パッケージおよび半導体装置

Info

Publication number: JP2004228535A
Application number: JP2003018025A
Authority: JP
Inventors: Masaki Ikuji; 正樹生地
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2003-01-27
Filing date: 2003-01-27
Publication date: 2004-08-12

Abstract

【課題】リードピンを接合材を介して平板部の貫通穴に接合した入出力端子において、リードピンの周囲の平板部に発生するクラックを抑制すること。
【解決手段】半導体素子収納用パッケージは、半導体素子Ａが載置される載置部１ａを有する基体１と、載置部１ａを囲繞するように取着され、側部に複数の貫通孔２ａが形成された金属製の枠体２と、セラミックスからなる平板状の入出力端子３とを具備しており、入出力端子３は、貫通孔２ａよりも直径が小さい貫通穴７がその中心軸を貫通孔２ａの中心軸とそれぞれ一致させるようにして複数形成された平板部３ａと、貫通穴７の他主面側開口の周囲にそれぞれ設けられた環状の金属層３ａ−Ｂと、この金属層３ａ−Ｂに接合された金属製の環状部材５と、この環状部材５、貫通穴７および貫通孔２ａを挿通して環状部材５および貫通穴７のそれぞれの内面に接合されたリードピン４とからなる。
【選択図】図２

Description

【０００１】
【発明の属する技術分野】
本発明は、ＦＥＴ（ＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ：電界効果型トランジスタ）等の半導体素子を収納するための半導体素子収納用パッケージおよび半導体装置に関する。
【０００２】
【従来の技術】
従来、マイクロ波帯域やミリ波帯域の高周波信号により作動するＦＥＴ等の半導体素子を収納するための半導体素子収納用パッケージ（以下、パッケージともいう）には、大電力を入力したり、半導体素子と外部電気装置との高周波信号の入出力を行うためのリードピンを有する入出力端子が設けられている。このパッケージの平面図を図３に示し、パッケージに用いられる入出力端子の拡大断面図を図４に示す。同図において、１０１は基体、１０２は枠体、１０３は入出力端子、Ａは半導体素子を示す。これら基体１０１、枠体１０２、入出力端子１０３とで、半導体素子Ａを内部に収容するためのパッケージが基本的に構成されている。
【０００３】
基体１０１は、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金や銅（Ｃｕ）−タングステン（Ｗ）合金等の金属材料から成り、上側主面に半導体素子Ａを載置する載置部１０１ａを有している。載置部１０１ａには半導体素子Ａが金（Ａｕ）−シリコン（Ｓｉ）ロウ材等の接着剤により接着固定される。
【０００４】
枠体１０２は、基体１０１の上側主面に載置部１０１ａを囲繞するように銀（Ａｇ）ロウ等のロウ材で接合されており、Ｆｅ−Ｎｉ−Ｃｏ合金やＦｅ−Ｎｉ合金等の金属材料から成る。
【０００５】
枠体１０２は、図３に示すように、側部に複数の貫通孔１０２ａが形成されている。そして、貫通穴１０７がその中心軸を貫通孔１０２ａの中心軸とそれぞれ一致させるようにして複数形成されたセラミックスからなる平板状の入出力端子１０３が、枠体１０２の側部の外側面側にＡｇロウ等のロウ材で接合されている。
【０００６】
この入出力端子１０３は、アルミナ（Ａｌ_２Ｏ_３）質焼結体，窒化アルミニウム（ＡｌＮ）質焼結体，ムライト（３Ａｌ_２Ｏ_３・２ＳｉＯ_２）質焼結体等のセラミックスから成る平板部１０３ａと各貫通穴１０７に挿着されたリードピン１０４とから構成されている。また、入出力端子１０３の枠体１０２に接合される側の主面にはモリブデン（Ｍｏ）−マンガン（Ｍｎ），Ｗ等から成る金属ペーストを焼結したメタライズ層が形成されており、このメタライズ層が枠体１０２にＡｇロウ等のロウ材で接合されている。
【０００７】
また、図４に示すように、平板部１０３ａの貫通穴１０７は内面にメタライズ層が形成されており、この内面にリードピン１０４がそれぞれＡｇからなる接合材を介して接合されている。なお、図４（ａ）は従来のパッケージにおける入出力端子１０３部分の要部拡大図、（ｂ）は（ａ）の入出力端子１０３のＢ方向から見た側面図である。
【０００８】
リードピン１０４は、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属材料から成り、貫通孔１０２ａを挿通して枠体１０２の内外を電気的に導通するように貫通穴１０７に取着され、半導体素子Ａと外部電気装置とを電気的に接続する導電路として機能する。
【０００９】
このようなパッケージは、基体１０１の載置部１０１ａに半導体素子Ａが接着固定され、半導体素子Ａの電極がボンディングワイヤを介してリードピン１０４に接続された後、枠体１０２の上面に蓋体（図示せず）が取着され、基体１０１と枠体１０２と入出力端子１０３と蓋体とから成る容器内部に、半導体素子Ａが気密に収容された最終製品としての半導体装置となる。そして、この半導体装置は、リードピン１０４を外部電気装置に電気的に接続することにより、例えば半導体素子ＡがＦＥＴの場合、外部電気装置から供給される電力により半導体素子Ａを作動させて外部から入力される大容量の情報を高速で処理し外部に出力するものであり、通信分野等に多用されている。
【００１０】
【特許文献１】
特公平７−５８７４２号公報（第２頁、第２図）
【００１１】
【発明が解決しようとする課題】
しかしながら、上記従来のパッケージにおいては、リードピン１０４を貫通穴１０７に接合する際、リードピン１０４の中心軸と貫通穴１０７の中心軸とがずれて接合され易く、これにより接合材と平板部１０３ａとの熱膨張係数の差に起因する応力の大きさがリードピン１０４の周囲でばらつくことによって平板部１０３ａの貫通穴１０７の周囲に応力が発生し、その結果、パッケージの気密性が損なわれて湿気が内部に浸入し、半導体素子が正常に作動しなくなるといった不具合が発生していた。
【００１２】
そこで、対策として図５に示すように、鍔部Ｂを有するリードピン１０４を平板部１０３ａに接合することが提案されている。このリードピン１０４は、貫通穴１０７の内面にロウ付けされるとともに、鍔部Ｂが平板部１０３ａの貫通穴１０７の開口の周囲にロウ付けされる。これにより、平板部１０３ａの貫通穴１０７の周囲にクラックが生じるのを抑制することができる。即ち、従来は、リードピン１０４の周囲に引張り応力が作用し、小さな応力で平板部１０３ａの貫通穴１０７の周囲にクラックを発生させていたのに対して、鍔部Ｂを形成することによりリードピン１０４と平板部１０３ａとの接合面積が大きくなって応力を分散することができ、その結果、リードピン１０４を貫通穴１０７に接合する際に平板部１０３ａの貫通穴１０７の周囲に発生するクラックを効果的に抑制ことができる。
【００１３】
ところが、鍔部Ｂとリードピン１０４とは一体となっているために、リードピン１０４を外部電気装置に接続する際にリードピン１０４が多少変形すると、その応力が鍔部Ｂと平板部１０３ａとの接合部に極度に集中し易くなり、依然として平板部１０３ａにクラックを生じるという問題点を有していた。
【００１４】
従って、本発明は上記従来の問題点に鑑み完成されたものであり、その目的は、リードピンを枠体の側部にセラミックスからなる平板部を介して取着したときに、リードピンの周囲に発生する応力を抑制して平板部にクラックが生じるのを防止し、気密性に優れるとともに半導体素子を長期にわたり正常かつ安定に作動させ得る半導体素子収納用パッケージおよび半導体装置とすることにある。
【００１５】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上面に半導体素子が載置される載置部を有する四角平板状の基体と、該基体の上面に前記載置部を囲繞するように取着され、側部に複数の貫通孔が形成された長方形状の金属製の枠体と、該枠体の内外を電気的に導通するようにリードピンが接合された、一主面が前記側部の外側面側に接合されたセラミックスからなる平板状の入出力端子とを具備している半導体素子収納用パッケージにおいて、前記入出力端子は、内面にメタライズ層を有するとともに前記貫通孔よりも直径が小さい貫通穴がその中心軸を前記貫通孔の中心軸とそれぞれ一致させるようにして複数形成された平板部と、前記貫通穴の他主面側開口の周囲にそれぞれ設けられた環状の金属層と、該金属層に接合された金属製の環状部材と、該環状部材、前記貫通穴および前記貫通孔を挿通して前記環状部材および前記貫通穴のそれぞれの内面に接合されたリードピンとからなることを特徴とする。
【００１６】
本発明の半導体素子収納用パッケージは、入出力端子が、内面にメタライズ層を有するとともに貫通孔よりも直径が小さい貫通穴がその中心軸を貫通孔の中心軸とそれぞれ一致させるようにして複数形成された平板部と、貫通穴の他主面側開口の周囲にそれぞれ設けられた環状の金属層と、この金属層に接合された金属製の環状部材と、この環状部材、貫通穴および貫通孔を挿通して環状部材および貫通穴のそれぞれの内面に接合されたリードピンとからなることから、リードピンが貫通穴の内面だけでなく環状部材を介して平板部と接合することができるため、接合面積が大きくなって応力を接合面全面に分散することができ、貫通穴の周囲にクラックが生じるのを有効に抑制できる。
【００１７】
また、リードピンと環状部材、および環状部材と平板部とが接合材を介して接合されているため、リードピンを外部電気装置に接続した際にリードピンが変形したとしても、その応力をリードピンと環状部材と間の接合材および環状部材と平板部との間の接合材が吸収することができ、環状部材と平板部との接合部に応力が集中するのを効果的に抑制することもできる。
【００１８】
本発明の半導体素子収納用パッケージにおいて、好ましくは、前記環状部材は、外径が前記リードピンの直径の３乃至５倍であり、厚さが前記平板部の厚さの１／４乃至１／２倍であることを特徴とする。
【００１９】
本発明の半導体素子収納用パッケージは、環状部材の外径がリードピンの直径の３乃至５倍であり、厚さが平板部の厚さの１／４乃至１／２倍であることにより、環状部材と平板部との接合面積を適度に大きくしてこの接合部に加わる応力を分散することができる。また、環状部材が適度に薄いことにより環状部材が歪み難くなって環状部材の歪みによる応力が生じるのを抑制することができる。これらの結果、平板部にクラックが発生するのをより効果的に抑制できる。
【００２０】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記入出力端子に電気的に接続された半導体素子と、前記枠体の上面に取着された蓋体とを具備したことを特徴とする。
【００２１】
本発明の半導体装置は、上記の構成により、上記半導体素子収納用パッケージを用いた気密性に優れるものとなり、半導体素子を長期にわたり正常かつ安定に作動させ得るものとなる。
【００２２】
【発明の実施の形態】
本発明の半導体素子収納用パッケージについて以下に詳細に説明する。図１は本発明のパッケージについて実施の形態の例を示す平面図であり、図２（ａ）は図１のパッケージにおける入出力端子部分の要部拡大図であり、（ｂ）は（ａ）の入出力端子のＡ方向から見た側面図である。
【００２３】
本発明の基体１は、その上側主面にＦＥＴ等の半導体素子Ａが載置される載置部１ａを有し、四角平板状の形状である。この基体１は、Ｆｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗ等の金属材料、あるいはＡｌ_２Ｏ_３質焼結体，ＡｌＮ質焼結体，３Ａｌ_２Ｏ_３・２ＳｉＯ_２質焼結体等のセラミックスから成る。金属材料から成る場合、例えば、Ｆｅ−Ｎｉ−Ｃｏ合金のインゴット（塊）に圧延加工や打ち抜き加工等の従来周知の金属加工法を施すことによって所定の形状に製作される。一方、セラミックスから成る場合、その原料粉末に適当な有機バインダや溶剤等を添加混合しスラリー状と成し、このスラリーをドクターブレード法やカレンダーロール法によってセラミックグリーンシートとし、しかる後、セラミックグリーンシートに適当な打ち抜き加工を施し、これにＭｏ−Ｍｎ，Ｗ等からなる金属ペーストを周知のスクリーン印刷法により印刷してメタライズ層となる導体パターンを形成し、次いでこのように加工されたセラミックグリーンシートを複数枚積層して、個々の製品となるサイズに切断した後、焼成することによって作製される。
【００２４】
なお、基体１が金属材料から成る場合、その表面に耐蝕性に優れかつ接合材との濡れ性に優れる金属、具体的には厚さ０．５〜９μｍのＮｉ層と厚さ０．５〜５μｍのＡｕ層をめっき法により順次被着しておくのがよく、基体１が酸化腐蝕するのを有効に防止できるとともに、基体１の上側主面の載置部１ａに半導体素子Ａを強固に接着固定することができる。一方、基体１がセラミックスから成る場合、半導体素子Ａを載置する載置部１ａに予め形成されたメタライズ層上に耐蝕性に優れかつロウ材との濡れ性に優れる金属、具体的には厚さ０．５〜９μｍのＮｉ層と厚さ０．５〜５μｍのＡｕ層をめっき法により順次被着しておくのがよく、基体１の上側主面の載置部１ａに半導体素子Ａを強固に接着固定することができる。
【００２５】
枠体２は、基体１の上側主面に載置部１ａを囲繞するようにＡｇロウ等で接合することにより取着された、側部に複数の貫通孔２ａが形成された平面視形状が四角形状のものである。この枠体２は、Ｆｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗ等の金属から成り、Ｆｅ−Ｎｉ−Ｃｏ合金等のインゴットをプレス加工により所定の枠状となすことによって製作される。
【００２６】
本発明の入出力端子３は、内面にメタライズ層を有するとともに貫通孔２ａよりも直径が小さい貫通穴７がその中心軸を貫通孔２ａの中心軸とそれぞれ一致させるようにして複数形成された、一主面が枠体２の側部の外側面側に接合されたセラミックスからなる平板部３ａと、この平板部３ａの貫通穴７の外側開口３ａ−Ａの周囲にそれぞれ形成された環状の金属層３ａ−Ｂと、この金属層３ａ−Ｂに接合された金属製の環状部材５と、この環状部材５、貫通穴７および貫通孔２ａを挿通して環状部材５および貫通穴７のそれぞれの内面に接合されたリードピン４とを具備する。
【００２７】
入出力端子３の平板部３ａは、Ａｌ_２Ｏ_３質焼結体，ＡｌＮ質焼結体，３Ａｌ_２Ｏ_３・２ＳｉＯ_２質焼結体等のセラミックスから成り、剛性や寸法安定性をバランスよく有しているという観点から、Ａｌ_２Ｏ_３質焼結体から成るのがよい。
【００２８】
平板部３ａは、長さが、半導体素子Ａの仕様および寸法に応じて適宜設定されるが、具体的には１０〜３０ｍｍ程度のものであり、図２に示すようにリードピン４を挿入するための貫通穴７を有している。貫通穴７の内面にはリードピン４との接合を行なうためにＭｏ−Ｍｎ，Ｗ等から成る金属ペーストを焼結したメタライズ層が形成されている。また、枠体２に接合する側の主面（接合面）にもＭｏ−Ｍｎ，Ｗ等から成る金属ペーストを焼結したメタライズ層３ａ−Ｃがあらかじめ形成され、枠体２の外面にＡｇロウ（ＢＡｇ−８：ＪＩＳＺ３２６１）等の接合材で接合される。
【００２９】
平板部３ａは、枠体２に接合する際に熱膨張係数差により発生する応力をより小さくして効果的に平板部３ａの接合時におけるクラックや割れの発生を抑制するという観点から、枠体２と熱膨張係数が近いことが好ましい。例えば、平板部３ａがＡｌ_２Ｏ_３質焼結体（熱膨張係数が７×１０^−６〜８×１０^−６／℃）から成る場合、枠体２をＦｅ−Ｎｉ−Ｃｏ合金（熱膨張係数が１０×１０^−６〜１１×１０^−６／℃）とすることにより、これらの熱膨張係数が近似し、平板部３ａに発生するクラックや割れを有効に抑制することができる。
【００３０】
また、平板部３ａは、図２に示すように、平板部３ａの他主面側開口３ａ−Ａ（平板部３ａの枠体２との接合面に対向する面側の開口）の周囲に環状の金属層３ａ−Ｂが形成されている。金属層３ａ−Ｂは、平板部３ａの他主面上にＭｏ−Ｍｎ，Ｗ等から成る金属ペーストを印刷塗布して焼結したメタライズ層からなり、環状部材５を強固に接合するためのものである。
【００３１】
また、環状部材５は、Ｆｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗ等の金属からなり、金属層３ａ−ＢにＡｇ等の接合材により接合される。そして、この環状部材５、貫通穴７および貫通孔２ａを挿通して環状部材５および貫通穴７のそれぞれの内面にＦｅ−Ｎｉ−Ｃｏ合金等の金属からなるリードピン４が接合されることによって入出力端子３となる。
【００３２】
このような構成により、リードピン４が貫通穴７の内面だけでなく環状部材５を介して平板部３ａと接合することができるため、接合面積が大きくなって応力を接合面全面に分散することができ、貫通穴７の周囲にクラックが生じるのを有効に抑制でき、また、リードピン４と環状部材５、および環状部材５と平板部３ａとが接合材を介して接合されているため、リードピン４を外部電気装置に接続した際にリードピン４が変形したとしても、その応力をリードピン４と環状部材５と間の接合材および環状部材５と平板部３ａとの間の接合材が吸収することができ、環状部材５と平板部３ａとの接合部に応力が集中するのを効果的に抑制することもできる。
【００３３】
環状部材５と金属層３ａ−Ｂ、環状部材５とリードピン４および貫通穴７の内面とリードピン４とを接合する接合材６は、入出力端子３と枠体２とを接合する接合材の融点よりも高いものが用いられる。これにより、リードピン４を環状部材５とともに平板部３ａに位置合わせして接合材６により接合して入出力端子３を作製した後、この入出力端子３を接合材６よりも融点の低い接合材を用いて接合することにより、接合材６が溶融することはないのでリードピン４の位置を精度良く維持することができる。入出力端子３を接合する接合材がリーとピン４と貫通穴７との間の接合材６中に浸入することもないので接合材６の物性を変化させることもない。
【００３４】
このような接合材６としては、例えば、入出力端子３と枠体２とを接合する接合材がＡｇロウ（ＪＩＳＺ３２６１、融点６２０〜７８０℃）の場合、Ａｇからなる接合材（融点９６０℃）を用いるのがよい。また、Ａｇは適度な軟らかさを有しているので応力を吸収する効果においても非常に優れている。
【００３５】
環状部材５は、外形がリードピン４の直径の３乃至５倍とするのが好ましい。３倍未満の場合、環状部材５と平板部３ａとの接合面積が小さくなり、応力を分散する効果が小さくなる。また、５倍を超える場合、環状部材５が変形し易くなり、環状部材５の変形により環状部材５と平板部３ａとの接合部に応力が集中する部分が生じ、平板部３ａにクラックが発生し易くなる。
【００３６】
さらに、環状部材５の厚さは平板部３ａの厚さの１／４乃至１／２倍とするのが好ましい。１／４未満では、環状部材５が接合時の加熱によって容易に軟化するために、環状部材５が平板部３ａに対しておよぼす圧縮応力の大きさが小さくなって環状部材５と平板部３ａとの接合部に応力を分散することができ難くなり、その結果、貫通穴７の周囲におけるクラックの発生を抑える効果が小さくる。また、１／２倍を超えると、その剛性が高くなって変形し難くなり、環状部材５に接合時の加熱に起因する歪みが発生したときに、その歪みを問題のない大きさとなるまで緩和することができず、その歪みによって環状部材５と平板部３ａとの接合部に応力が集中する部分が生じ、平板部３ａにクラックが発生し易くなる。
【００３７】
また、環状部材５の内径をＡ、貫通穴７の径をＢとしたときに、Ａ≧Ｂであるのがよい。特に、リードピン４と環状部材５との間の接合材６の体積を大きくするという観点からは、Ａ＞Ｂがよい。これにより、リードピン４と環状部材５との間の接合材６の応力を吸収する効果が大きくなり、リードピン４と環状部材５との接合部に応力が発生するのをより効果的に抑制することができる。
【００３８】
このようなパッケージは、基体１の載置部１ａに半導体素子Ａが接着固定され、半導体素子Ａの電極がボンディングワイヤを介してリード端子４に接続され、しかる後、枠体２の上面に金属やセラミックス等からなる蓋体がシーム溶接等により取着されることにより、基体１と枠体２と入出力端子３と蓋体とから成る容器内部に半導体素子Ａを気密に収容する最終製品としての半導体装置となる。
【００３９】
そして、リード端子４の枠体２外側の部位を外部電気装置に電気的に接続することにより、半導体素子Ａと外部電気装置との間で高周波信号の授受が可能となる。
【００４０】
かくして、本発明の半導体装置は、外部電気装置から供給される電力により半導体素子Ａを作動させて外部から入力される大容量の情報を高速で処理し外部に出力するものとなり、通信分野等に使用可能なものとなる。
【００４１】
【実施例】
本発明の半導体素子収納用パッケージの実施例を以下に説明する。
【００４２】
（実施例１）
まず、従来構成の入出力端子３を評価するためのサンプルとして、外形寸法が縦２０ｍｍ×横２０ｍｍ×高さ１ｍｍの基体１を６０個作製し、この基体１の各上面に縦２０ｍｍ×横２０ｍｍ×高さ９ｍｍ、幅１ｍｍの枠体２をＡｇロウにより接合した。枠体２にはそれぞれの対向する二つの側部に直径が１ｍｍの貫通孔２ａを横一列にそれぞれ５個ずつ設けた。
【００４３】
また、アルミナセラミックスから成り縦３ｍｍ×横２０ｍｍ×厚さ１ｍｍで横一列に直径が０．７５ｍｍのリードピン４挿着用の貫通穴７を５個形成したものを作製し、貫通穴７の内面にＷからなるメタライズ層を１５μｍの厚さで被着するとともに、枠体２へ接合する主面にＷからなるメタライズ層３ａ−Ｃを１０μｍの厚さで形成し、さらに貫通穴７の外側開口３ａ−Ａの周囲に外径が３ｍｍの環状の金属層３ａ−Ｂを形成した平板部３ａを１２０個作製した。
【００４４】
また、直径が０．６ｍｍのＦｅ−Ｎｉ−Ｃｏ合金からなる長さが１０ｍｍのリードピン４を６００本作製した。
【００４５】
そして、内径が０．７５ｍｍで７種の外径（表１参照）を有する環状部材５を各４０個ずつ計２８０個作製し、銀からなる接合材６を介して９６０℃の還元雰囲気下でリードピン４を貫通穴７に接合すると同時にそれぞれの外径の環状部材５を同一の接合材６を介して貫通穴７の外側開口３ａ−Ａの周囲の金属層３ａ−Ｂ上に接合し、７種類の外径の環状部材５を有する計５６個の入出力端子３を得た。
【００４６】
このとき、従来発生していた平板部３ａのクラックをより顕著なものとするために、リードピン４の接合に際しては全ての貫通穴７において、リードピン４中心軸を貫通穴７の中心軸から０．１ｍｍ水平方向にずらして接合した。なお、環状部材５の中心軸は貫通穴７の中心軸と一致させた。
【００４７】
次いで、基体１の対向する二つの側部の貫通孔２ａにリードピン４を挿通して上記の入出力端子３をＡｇロウを介しておよそ８００℃の還元雰囲気下で接合し、環状部材５の７種の外径に対して４個（リードピン数は計４０本）ずつ計２８個の基体１を作製した（試料１〜７）。
【００４８】
また、比較例として、環状部材５を用いず、また、金属層３ａ−Ｂも形成していない従来の基体１についても本発明の接合条件を用いて４個（リードピン数は計４０本）作製した。
【００４９】
このようにして作製した試料について、クラックの発生状態を浸透探傷用浸透液（「スーパーチェック」マークテック株式会社製）に浸漬した。クラックが発生している場合、この液の浸透によってクラックの発生している部位が赤く着色するので、試料を観察することによってクラックの有無を判定した。
【００５０】
なお、本発明の各試料については平板部３ａの内部におけるクラックの発生状態を確認するため、平板部３ａをリードピン４や環状部材５とともに表面から研摩することによって平板部３ａの断面を出してから浸透探傷用浸透液でクラックの有無をチェックした。その結果を表１に示す。
【００５１】
【表１】

【００５２】
表１の結果より、環状部材５のない比較例ではクラック発生率が高いのに対し、本発明の環状部材５を有する試料Ｎｏ．１〜７は不良率がより低く、特に環状部材５の外径がリードピン４の直径の３乃至５倍（試料Ｎｏ．２〜６）では平板部３ａにクラックの発生が無く、優れていることが確認できた。
【００５３】
（実施例２）
次いで、実施例１で作製した平板部３ａの残りを用いて、環状部材５の厚さがクラックに及ぼす影響を評価した。
【００５４】
環状部材５の内径を０．７５ｍｍ、外径を２．５ｍｍ、として、７種の厚さの環状部材５（表２参照）を各厚さについて４０個ずつ作製し、実施例１と同様にして７種厚みに対して各４個ずつ、計２８個の基体１を作製した（試料８〜１４）。
【００５５】
そして、これらを実施例１と同様に評価した。その結果を表２に示す。
【００５６】
【表２】

【００５７】
表２より、特に環状部材５の厚さが平板部３ａの厚さの１／４〜１／２倍（試料Ｎｏ．９〜１３）であれば、クラックの発生を有効に抑えることができることが明らかになった。
【００５８】
なお、本発明は上記実施の形態および実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更は可能である。
【００５９】
また、本発明が光半導体素子収納用パッケージに用いられてもよいことは勿論であり、その場合には枠体２はその側部に光ファイバーが固定される貫通孔が形成された形状となる。
【００６０】
【発明の効果】
本発明の半導体素子収納用パッケージは、上面に半導体素子が載置される載置部を有する四角平板状の基体と、この基体の上面に載置部を囲繞するように取着され、側部に複数の貫通孔が形成された長方形状の金属製の枠体と、この枠体の内外を電気的に導通するようにリードピンが接合された、一主面が側部の外側面側に接合されたセラミックスからなる平板状の入出力端子とを具備している半導体素子収納用パッケージにおいて、入出力端子は、内面にメタライズ層を有するとともに貫通孔よりも直径が小さい貫通穴がその中心軸を貫通孔の中心軸とそれぞれ一致させるようにして複数形成された平板部と、貫通穴の他主面側開口の周囲にそれぞれ設けられた環状の金属層と、この金属層に接合された金属製の環状部材と、この環状部材、貫通穴および貫通孔を挿通して環状部材および貫通穴のそれぞれの内面に接合されたリードピンとからなることから、リードピンが貫通穴の内面だけでなく環状部材を介して平板部と接合することができるため、接合面積が大きくなって応力を接合面全面に分散することができ、貫通穴の周囲にクラックが生じるのを有効に抑制できる。
【００６１】
また、リードピンと環状部材、および環状部材と平板部とが接合材を介して接合されているため、リードピンを外部電気装置に接続した際にリードピンが変形したとしても、その応力をリードピンと環状部材と間の接合材および環状部材と平板部との間の接合材が吸収することができ、環状部材と平板部との接合部に応力が集中するのを効果的に抑制することもできる。
【００６２】
本発明の半導体素子収納用パッケージは、環状部材の外径がリードピンの直径の３乃至５倍であり、厚さが平板部の厚さの１／４乃至１／２倍であることにより、環状部材と平板部との接合面積を適度に大きくしてこの接合部に加わる応力を分散することができる。また、環状部材が適度に薄いことにより環状部材が歪み難くなって環状部材の歪みによる応力が生じるのを抑制することができる。これらの結果、平板部にクラックが発生するのをより効果的に抑制できる。
【００６３】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、載置部に載置固定されるとともに入出力端子に電気的に接続された半導体素子と、枠体の上面に取着された蓋体とを具備したことにより、上記半導体素子収納用パッケージを用いた気密性に優れるものとなり、半導体素子を長期にわたり正常かつ安定に作動させ得るものとなる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージについて実施の形態の例を示す平面図である。
【図２】（ａ）は図１の半導体素子収納用パッケージにおける入出力端子の要部拡大図であり、（ｂ）は（ａ）のＡ方向から見た側面図である。
【図３】従来の半導体素子収納用パッケージの平面図である。
【図４】（ａ）は図３の半導体素子収納用パッケージにおける入出力端子の要部拡大図であり、（ｂ）は（ａ）のＢ方向から見た側面図である。
【図５】従来の半導体素子収納用パッケージにおける入出力端子の他の例を示す断面図である。
【符号の説明】
１：基体
１ａ：載置部
２：枠体
２ａ：貫通孔
３：入出力端子
３ａ：平板部
３ａ−Ａ：外側開口
３ａ−Ｂ：金属層
３ａ−Ｃ：メタライズ層
４：リードピン
５：環状部材
６：接合材
７：貫通穴
Ａ：半導体素子

Claims

上面に半導体素子が載置される載置部を有する四角平板状の基体と、該基体の上面に前記載置部を囲繞するように取着され、側部に複数の貫通孔が形成された長方形状の金属製の枠体と、該枠体の内外を電気的に導通するようにリードピンが接合された、一主面が前記側部の外側面側に接合されたセラミックスからなる平板状の入出力端子とを具備している半導体素子収納用パッケージにおいて、前記入出力端子は、内面にメタライズ層を有するとともに前記貫通孔よりも直径が小さい貫通穴がその中心軸を前記貫通孔の中心軸とそれぞれ一致させるようにして複数形成された平板部と、前記貫通穴の他主面側開口の周囲にそれぞれ設けられた環状の金属層と、該金属層に接合された金属製の環状部材と、該環状部材、前記貫通穴および前記貫通孔を挿通して前記環状部材および前記貫通穴のそれぞれの内面に接合されたリードピンとからなることを特徴とする半導体素子収納用パッケージ。
前記環状部材は、外径が前記リードピンの直径の３乃至５倍であり、厚さが前記平板部の厚さの１／４乃至１／２倍であることを特徴とする請求項１記載の半導体素子収納用パッケージ。
請求項１または請求項２記載の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記リードピンに電気的に接続された半導体素子と、前記枠体の上面に取着された蓋体とを具備したことを特徴とする半導体装置。