JP2001332651A - 電子部品搭載用基板 - Google Patents
電子部品搭載用基板Info
- Publication number
- JP2001332651A JP2001332651A JP2000153541A JP2000153541A JP2001332651A JP 2001332651 A JP2001332651 A JP 2001332651A JP 2000153541 A JP2000153541 A JP 2000153541A JP 2000153541 A JP2000153541 A JP 2000153541A JP 2001332651 A JP2001332651 A JP 2001332651A
- Authority
- JP
- Japan
- Prior art keywords
- metallized layer
- electronic component
- semiconductor element
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3205—Shape
- H01L2224/32057—Shape in side view
- H01L2224/32059—Shape in side view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】電子部品を電子部品搭載用基板のメタライズ層
に強固に接合できるようにすること。 【解決手段】基体１の上面略中央部に凹部が形成され、
その凹部の底面に周縁部が中央部よりも高く形成されか
つ周縁部と中央部との高低差が３μｍ以下であるととも
に表面の算術平均粗さが１μｍ以下とされたメタライズ
層が被着されている。
に強固に接合できるようにすること。 【解決手段】基体１の上面略中央部に凹部が形成され、
その凹部の底面に周縁部が中央部よりも高く形成されか
つ周縁部と中央部との高低差が３μｍ以下であるととも
に表面の算術平均粗さが１μｍ以下とされたメタライズ
層が被着されている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子等の電
子部品を搭載するための電子部品搭載用基板に関し、特
に電子部品を電子部品搭載用基板上に接合するためのメ
タライズ層に関するものである。
子部品を搭載するための電子部品搭載用基板に関し、特
に電子部品を電子部品搭載用基板上に接合するためのメ
タライズ層に関するものである。
【０００２】
【従来の技術】従来、ＩＣ，ＬＳＩ等の半導体素子や表
面弾性波素子等の電子部品を搭載するための電子部品搭
載用基板として、セラミック材料から成る基体に電子部
品を搭載するためのメタライズ層を被着させて成る電子
部品搭載用基板が知られている。このような電子部品搭
載用基板が用いられる例として、例えばリードレスの半
導体素子収納用パッケージ（チップキャリア）の基本構
成を図３に示す。同図において、１１はセラミックスか
ら成る絶縁基体（以下、基体という）、１２は基体１１
の上面略中央部の凹部の底面に半導体素子１５をロウ材
を介して載置固定するためのメタライズ層、１３は電子
部品１５を外部電気回路（図示せず）に接続するための
メタライズ層、１４は蓋体、１５は半導体素子、１６は
半導体素子１５の電極とメタライズ層１３とを接続する
ためのボンディングワイヤを示す。これら基体１１、メ
タライズ層１２、メタライズ層１３で電子部品搭載用基
板が構成され、この電子部品搭載用基板と蓋体１４とで
半導体素子収納用パッケージ（以下、半導体パッケージ
という）を構成される。そして、パッケージの内部に半
導体素子１５を収容する。
面弾性波素子等の電子部品を搭載するための電子部品搭
載用基板として、セラミック材料から成る基体に電子部
品を搭載するためのメタライズ層を被着させて成る電子
部品搭載用基板が知られている。このような電子部品搭
載用基板が用いられる例として、例えばリードレスの半
導体素子収納用パッケージ（チップキャリア）の基本構
成を図３に示す。同図において、１１はセラミックスか
ら成る絶縁基体（以下、基体という）、１２は基体１１
の上面略中央部の凹部の底面に半導体素子１５をロウ材
を介して載置固定するためのメタライズ層、１３は電子
部品１５を外部電気回路（図示せず）に接続するための
メタライズ層、１４は蓋体、１５は半導体素子、１６は
半導体素子１５の電極とメタライズ層１３とを接続する
ためのボンディングワイヤを示す。これら基体１１、メ
タライズ層１２、メタライズ層１３で電子部品搭載用基
板が構成され、この電子部品搭載用基板と蓋体１４とで
半導体素子収納用パッケージ（以下、半導体パッケージ
という）を構成される。そして、パッケージの内部に半
導体素子１５を収容する。
【０００３】基体１１は、アルミナ（Ａｌ2Ｏ3）セラミ
ックスや窒化アルミニウム（ＡｌＮ）セラミックス等の
各種セラミックスから成り、電気的に絶縁する機能を有
し、また半導体素子１５の特性に応じてその種類が適宜
選定される。
ックスや窒化アルミニウム（ＡｌＮ）セラミックス等の
各種セラミックスから成り、電気的に絶縁する機能を有
し、また半導体素子１５の特性に応じてその種類が適宜
選定される。
【０００４】メタライズ層１２は、基体１１の上面略中
央部の凹部の底面に被着形成され、半導体素子１５の底
面にクラッドしている金（Ａｕ）−シリコン（Ｓｉ）や
金−ゲルマニウム（Ｇｅ）等のロウ材を介して半導体素
子１５を強固に接合するための所謂下地金属層として機
能し、タングステン（Ｗ）やモリブデン（Ｍｏ）−マン
ガン（Ｍｎ）等から成る金属ペーストを焼結して成る。
央部の凹部の底面に被着形成され、半導体素子１５の底
面にクラッドしている金（Ａｕ）−シリコン（Ｓｉ）や
金−ゲルマニウム（Ｇｅ）等のロウ材を介して半導体素
子１５を強固に接合するための所謂下地金属層として機
能し、タングステン（Ｗ）やモリブデン（Ｍｏ）−マン
ガン（Ｍｎ）等から成る金属ペーストを焼結して成る。
【０００５】メタライズ層１３は、半導体素子１５を外
部電気回路（図示せず）に接続するための導電路として
機能し、メタライズ層１２と同様、タングステン（Ｗ）
やモリブデン（Ｍｏ）−マンガン（Ｍｎ）等から成る金
属ペーストを焼結して成る。
部電気回路（図示せず）に接続するための導電路として
機能し、メタライズ層１２と同様、タングステン（Ｗ）
やモリブデン（Ｍｏ）−マンガン（Ｍｎ）等から成る金
属ペーストを焼結して成る。
【０００６】なお、このような基体１１，メタライズ層
１２，メタライズ層１３から成る電子部品搭載用基板
は、表面に金属ペーストをスクリーン印刷により印刷塗
布した未焼成セラミックシート（グリーンシート）を複
数枚積層するとともに高温で焼成することによって形成
される。また、メタライズ層１２，メタライズ層１３の
表面には酸化腐食を有効に防止するためのニッケル（Ｎ
ｉ）メッキや金メッキ等のメッキが施されている。
１２，メタライズ層１３から成る電子部品搭載用基板
は、表面に金属ペーストをスクリーン印刷により印刷塗
布した未焼成セラミックシート（グリーンシート）を複
数枚積層するとともに高温で焼成することによって形成
される。また、メタライズ層１２，メタライズ層１３の
表面には酸化腐食を有効に防止するためのニッケル（Ｎ
ｉ）メッキや金メッキ等のメッキが施されている。
【０００７】これらメタライズ層１２，メタライズ層１
３が被着形成された基体１１の上面に、鉄（Ｆｅ）−ニ
ッケル（Ｎｉ）−コバルト（Ｃｏ）合金等の金属材料ま
たはアルミナセラミックス等のセラミックスから成る蓋
体１４を、金−錫（Ｓｎ）ロウ材等の低融点ロウ材で接
合することによって、半導体パッケージ内部に半導体素
子１５を気密に収納しその作動性を良好なものとする。
３が被着形成された基体１１の上面に、鉄（Ｆｅ）−ニ
ッケル（Ｎｉ）−コバルト（Ｃｏ）合金等の金属材料ま
たはアルミナセラミックス等のセラミックスから成る蓋
体１４を、金−錫（Ｓｎ）ロウ材等の低融点ロウ材で接
合することによって、半導体パッケージ内部に半導体素
子１５を気密に収納しその作動性を良好なものとする。
【０００８】このように、基体１１、メタライズ層１
２、メタライズ層１３から成る電子部品搭載用基板と蓋
体１４とで構成される半導体パッケージの内部に半導体
素子１５を収容するとともに、ボンディングワイヤ１６
で半導体素子１５と半導体パッケージを電気的に接続
し、蓋体１４を接合することによって最終製品としての
半導体装置が完成する。
２、メタライズ層１３から成る電子部品搭載用基板と蓋
体１４とで構成される半導体パッケージの内部に半導体
素子１５を収容するとともに、ボンディングワイヤ１６
で半導体素子１５と半導体パッケージを電気的に接続
し、蓋体１４を接合することによって最終製品としての
半導体装置が完成する。
【０００９】
【発明が解決しようとする課題】しかしながら、この従
来の電子部品搭載用基板によれば、半導体素子１５をそ
の底面にクラッドしてあるロウ材を介してメタライズ層
１２表面に接合した際、メタライズ層１２表面の凹凸に
起因して、半導体素子１５の位置決めを正確に行うこと
が困難となったり、半導体素子１５とメタライズ層１２
との間が接合されない部位、即ちボイド等が発生し、半
導体素子１５とメタライズ層１２との接合強度が損なわ
れるという問題点を有していた。
来の電子部品搭載用基板によれば、半導体素子１５をそ
の底面にクラッドしてあるロウ材を介してメタライズ層
１２表面に接合した際、メタライズ層１２表面の凹凸に
起因して、半導体素子１５の位置決めを正確に行うこと
が困難となったり、半導体素子１５とメタライズ層１２
との間が接合されない部位、即ちボイド等が発生し、半
導体素子１５とメタライズ層１２との接合強度が損なわ
れるという問題点を有していた。
【００１０】このメタライズ層１２表面の凹凸は、主と
してスクリーン印刷における印刷版の網目の痕に起因し
ている。
してスクリーン印刷における印刷版の網目の痕に起因し
ている。
【００１１】基体１１表面の凹凸を小さくするために
は、その表面を研磨等により平坦にする方法があるが、
コストや作業性の観点から、実質上実施するのは困難で
ある。一方、金属ペーストの粘度を小さなものとしてお
けば、メタライズ層１２表面の凹凸を小さくできるが、
この場合、メタライズ層１２にピンホールやにじみが発
生してしまう。
は、その表面を研磨等により平坦にする方法があるが、
コストや作業性の観点から、実質上実施するのは困難で
ある。一方、金属ペーストの粘度を小さなものとしてお
けば、メタライズ層１２表面の凹凸を小さくできるが、
この場合、メタライズ層１２にピンホールやにじみが発
生してしまう。
【００１２】従って、本発明は上記問題点に鑑み完成さ
れたもので、その目的は、電子部品の位置決めを正確に
行うことが容易であるとともに、電子部品とメタライズ
層との接合を強固なものとすることによって、電子部品
を長期間にわたり正常かつ安定に作動させ得る電子部品
搭載用基板を提供することにある。
れたもので、その目的は、電子部品の位置決めを正確に
行うことが容易であるとともに、電子部品とメタライズ
層との接合を強固なものとすることによって、電子部品
を長期間にわたり正常かつ安定に作動させ得る電子部品
搭載用基板を提供することにある。
【００１３】
【課題を解決するための手段】本発明の電子部品搭載用
基板は、絶縁基体の上面に、電子部品を搭載し接合する
ための、周縁部が中央部よりも高く形成されかつ周縁部
と中央部との高低差が３μｍ以下であるとともに表面の
算術平均粗さが１μｍ以下とされた、メタライズ層が被
着されていることを特徴とする。
基板は、絶縁基体の上面に、電子部品を搭載し接合する
ための、周縁部が中央部よりも高く形成されかつ周縁部
と中央部との高低差が３μｍ以下であるとともに表面の
算術平均粗さが１μｍ以下とされた、メタライズ層が被
着されていることを特徴とする。
【００１４】本発明は、このような構成により、周縁部
が中央部よりも高く形成されたメタライズ層に電子部品
が搭載されるため、電子部品がぐらつかず正確に位置決
めすることが容易であるとともに、電子部品が、その底
面にクラッドしてあるロウ材を介して、周縁部と中央部
との高低差を３μｍ以下で算術平均粗さが１μｍ以下と
平滑性に優れたメタライズ層の表面に接合されるため、
電子部品とメタライズ層とが接合されない部位であるボ
イド等の発生が抑止され、電子部品とメタライズ層との
接合を非常に強固なものとできる。
が中央部よりも高く形成されたメタライズ層に電子部品
が搭載されるため、電子部品がぐらつかず正確に位置決
めすることが容易であるとともに、電子部品が、その底
面にクラッドしてあるロウ材を介して、周縁部と中央部
との高低差を３μｍ以下で算術平均粗さが１μｍ以下と
平滑性に優れたメタライズ層の表面に接合されるため、
電子部品とメタライズ層とが接合されない部位であるボ
イド等の発生が抑止され、電子部品とメタライズ層との
接合を非常に強固なものとできる。
【００１５】
【発明の実施の形態】本発明の電子部品搭載用基板につ
いて、半導体素子を搭載するためのリードレスの半導体
パッケージ（チップキャリア）を例に採って以下に詳細
に説明する。図１は本発明の電子部品搭載用基板を用い
たチップキャリアの実施の形態の一例を示す断面図、図
２は本発明の要部であるメタライズ層の拡大断面図であ
る。
いて、半導体素子を搭載するためのリードレスの半導体
パッケージ（チップキャリア）を例に採って以下に詳細
に説明する。図１は本発明の電子部品搭載用基板を用い
たチップキャリアの実施の形態の一例を示す断面図、図
２は本発明の要部であるメタライズ層の拡大断面図であ
る。
【００１６】同図において、１はアルミナセラミックス
や窒化アルミニウムセラミックス等の電気絶縁材料から
成る基体、２，３はメタライズ層、４は蓋体である。こ
の基体１、メタライズ層２，３で電子部品搭載用基板が
構成され、この電子部品搭載用基板と蓋体４とで電子部
品としての半導体素子５を収容するための容器を構成す
る。
や窒化アルミニウムセラミックス等の電気絶縁材料から
成る基体、２，３はメタライズ層、４は蓋体である。こ
の基体１、メタライズ層２，３で電子部品搭載用基板が
構成され、この電子部品搭載用基板と蓋体４とで電子部
品としての半導体素子５を収容するための容器を構成す
る。
【００１７】基体１はその上面略中央部に半導体素子５
を収容するための空所を形成する段状の凹部を有してお
り、この凹部底面にはメタライズ層２が被着形成されて
いる。
を収容するための空所を形成する段状の凹部を有してお
り、この凹部底面にはメタライズ層２が被着形成されて
いる。
【００１８】また、メタライズ層２はタングステン
（Ｗ）やモリブデン（Ｍｏ）−マンガン（Ｍｎ）等から
成る金属ペーストを焼結して成り、その上面に半導体素
子５を金−シリコンや金−ゲルマニウム等のロウ材を介
して接合するための下地金属層として機能する。
（Ｗ）やモリブデン（Ｍｏ）−マンガン（Ｍｎ）等から
成る金属ペーストを焼結して成り、その上面に半導体素
子５を金−シリコンや金−ゲルマニウム等のロウ材を介
して接合するための下地金属層として機能する。
【００１９】また、このメタライズ層２が被着形成され
ている基体１は、その上面から側面を介し底面にかけて
導出しているメタライズ層３が形成されており、基体１
上面のメタライズ層３には半導体素子５の電極がボンデ
ィングワイヤ６を介して電気的に接続され、また基体１
底面のメタライズ層３は外部電気回路の配線導体に半田
等のロウ材を介しロウ付けされる。
ている基体１は、その上面から側面を介し底面にかけて
導出しているメタライズ層３が形成されており、基体１
上面のメタライズ層３には半導体素子５の電極がボンデ
ィングワイヤ６を介して電気的に接続され、また基体１
底面のメタライズ層３は外部電気回路の配線導体に半田
等のロウ材を介しロウ付けされる。
【００２０】これら基体１，メタライズ層２，メタライ
ズ層３は、表面に金属ペーストを印刷塗布した未焼成セ
ラミックシート（グリーンシート）を複数枚積層すると
ともに還元性雰囲気（Ｈ2−Ｎ2ガス）中、約１４００〜
１６００℃の高温で焼成することによって形成される。
ズ層３は、表面に金属ペーストを印刷塗布した未焼成セ
ラミックシート（グリーンシート）を複数枚積層すると
ともに還元性雰囲気（Ｈ2−Ｎ2ガス）中、約１４００〜
１６００℃の高温で焼成することによって形成される。
【００２１】なお、この未焼成セラミックシートは、そ
の原料粉末に適当な有機バインダや溶剤等を添加混合し
ペースト状と成すとともに、このペーストをドクターブ
レード法やカレンダーロール法によってシート状と成す
ことによって形成される。
の原料粉末に適当な有機バインダや溶剤等を添加混合し
ペースト状と成すとともに、このペーストをドクターブ
レード法やカレンダーロール法によってシート状と成す
ことによって形成される。
【００２２】また、金属ペーストは、タングステン、モ
リブデン−マンガン等の高融点金属粉末に適当な溶剤、
溶媒を添加混合することによって作製され、未焼成セラ
ミックシートの表面にはスクリーン印刷等の膜厚法を採
用することによって印刷塗布される。
リブデン−マンガン等の高融点金属粉末に適当な溶剤、
溶媒を添加混合することによって作製され、未焼成セラ
ミックシートの表面にはスクリーン印刷等の膜厚法を採
用することによって印刷塗布される。
【００２３】また、メタライズ層２は、その上面に耐食
性に優れかつロウ材との濡れ性に優れる金属、具体的に
は厚さ０．５〜９μｍのＮｉ層や０．５〜５μｍのＡｕ
層等の金属層をメッキ法により被着させておくと良い。
性に優れかつロウ材との濡れ性に優れる金属、具体的に
は厚さ０．５〜９μｍのＮｉ層や０．５〜５μｍのＡｕ
層等の金属層をメッキ法により被着させておくと良い。
【００２４】また、メタライズ層２の厚さは１５μｍ以
下がよく、この場合厚さが薄いことから、未焼成セラミ
ックシートに金属ペーストを印刷塗布し、しかる後、同
時焼成してメタライズ層２を有する基体１を得る場合、
セラミックスから成る基体１とモリブデン−マンガン，
タングステン等から成るメタライズ層２との熱膨張差に
よる歪みは極めて小さくなる。その結果、メタライズ層
２にクラックや割れが発生したり、基体１とメタライズ
層２との間で剥がれが発生することはない。
下がよく、この場合厚さが薄いことから、未焼成セラミ
ックシートに金属ペーストを印刷塗布し、しかる後、同
時焼成してメタライズ層２を有する基体１を得る場合、
セラミックスから成る基体１とモリブデン−マンガン，
タングステン等から成るメタライズ層２との熱膨張差に
よる歪みは極めて小さくなる。その結果、メタライズ層
２にクラックや割れが発生したり、基体１とメタライズ
層２との間で剥がれが発生することはない。
【００２５】なお、基体１の凹部底面に被着形成するメ
タライズ層２の厚さを１５μｍ以下とするには、未焼成
セラミックシートに金属ペーストをスクリーン印刷法に
より印刷塗布する際、印刷版のレジスト厚みを薄くする
ことによって、実行できる。
タライズ層２の厚さを１５μｍ以下とするには、未焼成
セラミックシートに金属ペーストをスクリーン印刷法に
より印刷塗布する際、印刷版のレジスト厚みを薄くする
ことによって、実行できる。
【００２６】一方、メタライズ層２の厚さは５μｍ以上
がよく、５μｍ未満では金属ペーストの印刷時にかすれ
てメタライズ層２を所定のパターンに形成することが困
難となる点で不適である。
がよく、５μｍ未満では金属ペーストの印刷時にかすれ
てメタライズ層２を所定のパターンに形成することが困
難となる点で不適である。
【００２７】また、メタライズ層２は、その周縁部が中
央部よりも高く形成された形状（凹形状）である。この
ように、メタライズ層２の周縁部が中央部よりも高く形
成された凹形状であることから、この上に半導体素子５
を搭載すると、半導体素子５がぐらつくことがないので
極めて正確に位置決めされる。このようなメタライズ層
２の形状は、金属ペーストの粘度およびチキソトロピ
ー、印刷厚みを適度に調整することによって、印刷され
た金属ペーストの外周縁に表面張力の影響による盛り上
りを形成することにより、周縁部が中央部よのも高く形
成され凹形状とすることができる。
央部よりも高く形成された形状（凹形状）である。この
ように、メタライズ層２の周縁部が中央部よりも高く形
成された凹形状であることから、この上に半導体素子５
を搭載すると、半導体素子５がぐらつくことがないので
極めて正確に位置決めされる。このようなメタライズ層
２の形状は、金属ペーストの粘度およびチキソトロピ
ー、印刷厚みを適度に調整することによって、印刷され
た金属ペーストの外周縁に表面張力の影響による盛り上
りを形成することにより、周縁部が中央部よのも高く形
成され凹形状とすることができる。
【００２８】このメタライズ層２の周縁部の最高部（頂
部）は、半導体素子５下面の周縁部にほぼ相当するよう
に形成されるか、または、半導体素子５下面の周縁部を
囲むように形成されることが好ましい。この場合、半導
体素子５の下面がメタライズ層２に良好に接合されるこ
ととなる。
部）は、半導体素子５下面の周縁部にほぼ相当するよう
に形成されるか、または、半導体素子５下面の周縁部を
囲むように形成されることが好ましい。この場合、半導
体素子５の下面がメタライズ層２に良好に接合されるこ
ととなる。
【００２９】より好ましくは、メタライズ層２の周縁部
の最高部が半導体素子５下面の周縁部を囲むとともに、
その最高部と半導体素子５下面の縁部（輪郭）との距離
が、０．０１〜０．１ｍｍであることがよい。０．０１
ｍｍ未満では、半導体素子５をメタライズ層２上に接合
させる前に半導体素子５下面をメタライズ層２に対しス
クラブ（擦りつける）することにより、ロウ材を溶け易
くしかつメタライズ層２の気泡を追い出すスクラブ工程
を行う際に、そのスクラブが困難になり、ロウ材を溶け
易くしかつメタライズ層２の気泡を追い出すという効果
が得られなくなる。０．１ｍｍを超えると、メタライズ
層２の面積が大きくなり、半導体パッケージが大型化し
て実用性が低下する。
の最高部が半導体素子５下面の周縁部を囲むとともに、
その最高部と半導体素子５下面の縁部（輪郭）との距離
が、０．０１〜０．１ｍｍであることがよい。０．０１
ｍｍ未満では、半導体素子５をメタライズ層２上に接合
させる前に半導体素子５下面をメタライズ層２に対しス
クラブ（擦りつける）することにより、ロウ材を溶け易
くしかつメタライズ層２の気泡を追い出すスクラブ工程
を行う際に、そのスクラブが困難になり、ロウ材を溶け
易くしかつメタライズ層２の気泡を追い出すという効果
が得られなくなる。０．１ｍｍを超えると、メタライズ
層２の面積が大きくなり、半導体パッケージが大型化し
て実用性が低下する。
【００３０】さらに、メタライズ層２は、その周縁部と
中央部との高低差が３μｍ以下であるとともに表面の算
術平均粗さが１μｍ以下とされている。このように、メ
タライズ層２の周縁部と中央部との高低差が３μｍ以下
であるとともに表面の算術平均粗さが１μｍ以下の平滑
な面であることから、メタライズ層２に半導体素子５を
介して接合する際にメタライズ層２と半導体素子５との
間にメタライズ層２の凹凸に起因するボイドの形成が抑
止され、半導体素子５とメタライズ層２との接合を強固
なものとできる。このメタライズ層２の外周縁と中央部
との高低差が３μｍを超える場合や表面の算術平均粗さ
が１μmを越える場合、半導体素子５とメタライズ層２
との間で接合されない部位、即ちボイド等が発生し、半
導体素子５とメタライズ層２との接合強度が損なわれ
る。
中央部との高低差が３μｍ以下であるとともに表面の算
術平均粗さが１μｍ以下とされている。このように、メ
タライズ層２の周縁部と中央部との高低差が３μｍ以下
であるとともに表面の算術平均粗さが１μｍ以下の平滑
な面であることから、メタライズ層２に半導体素子５を
介して接合する際にメタライズ層２と半導体素子５との
間にメタライズ層２の凹凸に起因するボイドの形成が抑
止され、半導体素子５とメタライズ層２との接合を強固
なものとできる。このメタライズ層２の外周縁と中央部
との高低差が３μｍを超える場合や表面の算術平均粗さ
が１μmを越える場合、半導体素子５とメタライズ層２
との間で接合されない部位、即ちボイド等が発生し、半
導体素子５とメタライズ層２との接合強度が損なわれ
る。
【００３１】メタライズ層２の周縁部と中央部との高低
差を３μｍ以下とするとともに表面の算術平均粗さを１
μｍ以下の平滑なものとするには、金属ペーストを印刷
塗布してこれを乾燥させた後、金属ペーストの平滑性を
促進するために、金属ペースト上に樹脂製フィルムを載
せ、これを油圧プレス装置等の加圧装置により上方より
プレスし、適度に圧力を加えることによって成される。
差を３μｍ以下とするとともに表面の算術平均粗さを１
μｍ以下の平滑なものとするには、金属ペーストを印刷
塗布してこれを乾燥させた後、金属ペーストの平滑性を
促進するために、金属ペースト上に樹脂製フィルムを載
せ、これを油圧プレス装置等の加圧装置により上方より
プレスし、適度に圧力を加えることによって成される。
【００３２】なお、メタライズ層２の周縁部と中央部と
の高低差が１μｍ未満であると、半導体素子５とメタラ
イズ層２との間に大きなロウ材の溜まりが形成されず、
半導体素子５とメタライズ層２との接合強度が小さいも
のとなりやすいので、メタライズ層２の周縁部と中央部
との高低差は１μｍ以上であることが好ましい。また、
メタライズ層２表面の算術平均粗さが０．２μｍ未満で
あると、メタライズ層２の表面粗さに起因する係止力が
弱くなりメタライズ層２と半導体素子５との接合強度が
小さいものとなりやすいので、メタライズ層２の表面の
算術平均粗さは０．２μｍ以上であることが好ましい。
の高低差が１μｍ未満であると、半導体素子５とメタラ
イズ層２との間に大きなロウ材の溜まりが形成されず、
半導体素子５とメタライズ層２との接合強度が小さいも
のとなりやすいので、メタライズ層２の周縁部と中央部
との高低差は１μｍ以上であることが好ましい。また、
メタライズ層２表面の算術平均粗さが０．２μｍ未満で
あると、メタライズ層２の表面粗さに起因する係止力が
弱くなりメタライズ層２と半導体素子５との接合強度が
小さいものとなりやすいので、メタライズ層２の表面の
算術平均粗さは０．２μｍ以上であることが好ましい。
【００３３】また、蓋体４は、Ｆｅ−Ｎｉ−Ｃｏ合金等
から成る金属板または基体１と同じ種類のセラミック板
から成り、例えば金属板から成る場合、蓋体４は、これ
が接合される基体１の部位に被着形成されたメタル層に
シーム溶接等によって接合され、半導体素子５を半導体
パッケージ内部に気密に収容することとなり、最終製品
としての半導体装置となる。
から成る金属板または基体１と同じ種類のセラミック板
から成り、例えば金属板から成る場合、蓋体４は、これ
が接合される基体１の部位に被着形成されたメタル層に
シーム溶接等によって接合され、半導体素子５を半導体
パッケージ内部に気密に収容することとなり、最終製品
としての半導体装置となる。
【００３４】このように、上述の電子部品搭載用基板
は、凹部を有する基体１の凹部底面にメタライズ層２
が、また、基体１の上面から側面を介し底面にかけてメ
タライズ層３が被着形成されたものであり、凹部底面の
メタライズ層２の上面に半導体素子５を接合するととも
に、上面部と半導体素子５の電極とをボンディングワイ
ヤ６で電気的に接合した後、蓋体４をシーム溶接等によ
って基体１上面に接合し半導体素子５を気密に収容する
ことにより半導体装置となる。しかる後、基体１底面部
のメタライズ層３は外部電気回路の配線導体に半田等の
ロウ材を介しロウ付けされ、半導体素子５と外部電気回
路との信号の入出力が可能となる。
は、凹部を有する基体１の凹部底面にメタライズ層２
が、また、基体１の上面から側面を介し底面にかけてメ
タライズ層３が被着形成されたものであり、凹部底面の
メタライズ層２の上面に半導体素子５を接合するととも
に、上面部と半導体素子５の電極とをボンディングワイ
ヤ６で電気的に接合した後、蓋体４をシーム溶接等によ
って基体１上面に接合し半導体素子５を気密に収容する
ことにより半導体装置となる。しかる後、基体１底面部
のメタライズ層３は外部電気回路の配線導体に半田等の
ロウ材を介しロウ付けされ、半導体素子５と外部電気回
路との信号の入出力が可能となる。
【００３５】かくして、本発明は、基体１表面に、周縁
部が中央部よりも高く形成されかつ周縁部と中央部との
高低差が３μｍ以下であるとともに表面の算術平均粗さ
が１μｍ以下とされたメタライズ層２を被着形成したこ
とにより、半導体素子５をメタライズ層２に接合する際
の位置決めが非常に容易となるとともに半導体素子５の
底面にクラッドしてあるロウ材を介してメタライズ層２
に接合する際、それらの間にボイド等を発生させること
なく、強固に接合できる。
部が中央部よりも高く形成されかつ周縁部と中央部との
高低差が３μｍ以下であるとともに表面の算術平均粗さ
が１μｍ以下とされたメタライズ層２を被着形成したこ
とにより、半導体素子５をメタライズ層２に接合する際
の位置決めが非常に容易となるとともに半導体素子５の
底面にクラッドしてあるロウ材を介してメタライズ層２
に接合する際、それらの間にボイド等を発生させること
なく、強固に接合できる。
【００３６】なお、本発明は、上記実施の形態に限定さ
れず、本発明の要旨を逸脱しない範囲内において種々の
変更を行うことは何等支障ない。
れず、本発明の要旨を逸脱しない範囲内において種々の
変更を行うことは何等支障ない。
【００３７】例えば、メタライズ層２，メタライズ層３
は、電気抵抗の非常に低い銅（Ｃｕ）から成っていても
良く、この場合、外部電気回路と半導体素子５との高周
波信号の入出力を非常に速くできる。また、基体１は、
半導体素子５の特性に応じて、ムライト（３Ａｌ2Ｏ3・
２ＳｉＯ2）セラミックスやガラスセラミックス等の比
較的、比誘電率の低いものを採用することにより、高周
波信号の入出力を非常に速くできる。
は、電気抵抗の非常に低い銅（Ｃｕ）から成っていても
良く、この場合、外部電気回路と半導体素子５との高周
波信号の入出力を非常に速くできる。また、基体１は、
半導体素子５の特性に応じて、ムライト（３Ａｌ2Ｏ3・
２ＳｉＯ2）セラミックスやガラスセラミックス等の比
較的、比誘電率の低いものを採用することにより、高周
波信号の入出力を非常に速くできる。
【００３８】また、上述の実施形態例では、本発明が半
導体素子を搭載するためのチップキャリアに用いられる
場合を例にとって説明したが、本発明は、表面弾性波素
子等の他の種類の電子部品を搭載するための電子部品搭
載用基板にも適用可能である。
導体素子を搭載するためのチップキャリアに用いられる
場合を例にとって説明したが、本発明は、表面弾性波素
子等の他の種類の電子部品を搭載するための電子部品搭
載用基板にも適用可能である。
【００３９】
【発明の効果】本発明は、絶縁基体の上面に、電子部品
を搭載し接合するための、周縁部が中央部よりも高く形
成されかつ周縁部と中央部との高低差が３μｍ以下であ
るとともに表面の算術平均粗さが１μｍ以下とされた、
メタライズ層が被着されていることにより、電子部品を
メタライズ層に接合する際の位置決めが非常に容易とな
るとともに電子部品の底面にクラッドしてあるロウ材を
介してメタライズ層に接合する際、それらの間にボイド
等を発生させることなく、強固に接合できる。
を搭載し接合するための、周縁部が中央部よりも高く形
成されかつ周縁部と中央部との高低差が３μｍ以下であ
るとともに表面の算術平均粗さが１μｍ以下とされた、
メタライズ層が被着されていることにより、電子部品を
メタライズ層に接合する際の位置決めが非常に容易とな
るとともに電子部品の底面にクラッドしてあるロウ材を
介してメタライズ層に接合する際、それらの間にボイド
等を発生させることなく、強固に接合できる。
【図１】本発明の電子部品搭載用基板をチップキャリア
に適用した一実施形態を示す断面図である。
に適用した一実施形態を示す断面図である。
【図２】図１の電子部品搭載用基板のメタライズ層の拡
大断面図である。
大断面図である。
【図３】従来の電子部品搭載用基板の断面図である。
２：メタライズ層 ５：半導体素子
Claims (1)
- 【請求項１】絶縁基体の上面に、電子部品を搭載し接合
するための、周縁部が中央部よりも高く形成されかつ周
縁部と中央部との高低差が３μｍ以下であるとともに表
面の算術平均粗さが１μｍ以下とされた、メタライズ層
が被着されていることを特徴とする電子部品搭載用基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000153541A JP2001332651A (ja) | 2000-05-24 | 2000-05-24 | 電子部品搭載用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000153541A JP2001332651A (ja) | 2000-05-24 | 2000-05-24 | 電子部品搭載用基板 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006032979A Division JP4199774B2 (ja) | 2006-02-09 | 2006-02-09 | 電子部品搭載構造体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001332651A true JP2001332651A (ja) | 2001-11-30 |
Family
ID=18658779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000153541A Pending JP2001332651A (ja) | 2000-05-24 | 2000-05-24 | 電子部品搭載用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001332651A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1482544A1 (en) * | 2002-03-06 | 2004-12-01 | Sumitomo Electric Industries, Ltd. | Submount and semiconductor device |
| WO2004107438A1 (ja) * | 2003-05-29 | 2004-12-09 | Sumitomo Electric Industries, Ltd. | サブマウントおよびそれを用いた半導体装置 |
| JP2007165810A (ja) * | 2005-12-16 | 2007-06-28 | Ibiden Co Ltd | 多層プリント配線板およびその製造方法 |
| JPWO2014054609A1 (ja) * | 2012-10-04 | 2016-08-25 | 株式会社東芝 | 半導体回路基板およびそれを用いた半導体装置並びに半導体回路基板の製造方法 |
-
2000
- 2000-05-24 JP JP2000153541A patent/JP2001332651A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1482544A1 (en) * | 2002-03-06 | 2004-12-01 | Sumitomo Electric Industries, Ltd. | Submount and semiconductor device |
| EP1482544A4 (en) * | 2002-03-06 | 2006-09-27 | Sumitomo Electric Industries | EMBASE AND SEMICONDUCTOR DEVICE |
| US7298049B2 (en) | 2002-03-06 | 2007-11-20 | Sumitomo Electric Industries, Ltd. | Submount for mounting semiconductor device |
| KR100957669B1 (ko) * | 2002-03-06 | 2010-05-12 | 스미토모덴키고교가부시키가이샤 | 서브 마운트 및 반도체 장치 |
| WO2004107438A1 (ja) * | 2003-05-29 | 2004-12-09 | Sumitomo Electric Industries, Ltd. | サブマウントおよびそれを用いた半導体装置 |
| JP2007165810A (ja) * | 2005-12-16 | 2007-06-28 | Ibiden Co Ltd | 多層プリント配線板およびその製造方法 |
| JP4673207B2 (ja) * | 2005-12-16 | 2011-04-20 | イビデン株式会社 | 多層プリント配線板およびその製造方法 |
| JPWO2014054609A1 (ja) * | 2012-10-04 | 2016-08-25 | 株式会社東芝 | 半導体回路基板およびそれを用いた半導体装置並びに半導体回路基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4199774B2 (ja) | 電子部品搭載構造体 | |
| JP2001332651A (ja) | 電子部品搭載用基板 | |
| JP3981645B2 (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
| JP3556567B2 (ja) | 電子部品収納用パッケージ | |
| JP2005243739A (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JP2000183253A (ja) | 半導体素子収納用パッケージ | |
| JP4328197B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JP3911473B2 (ja) | 半導体装置搭載基板 | |
| JP2000340716A (ja) | 配線基板 | |
| JP3838940B2 (ja) | 配線基板 | |
| JP2005252121A (ja) | 半導体素子収納用パッケージ及びその製造方法 | |
| JPH0794624A (ja) | 回路基板 | |
| JP2710893B2 (ja) | リード付き電子部品 | |
| JP2002043701A (ja) | 多数個取りセラミック配線基板およびセラミック配線基板 | |
| JP5865783B2 (ja) | 電子部品収納用容器および電子装置 | |
| JP2003068900A (ja) | 電子部品収納用パッケージ | |
| JP2001237332A (ja) | 電子部品収納用パッケージ | |
| JP3372812B2 (ja) | 電子部品収納用パッケージ | |
| JP3441199B2 (ja) | 半導体素子収納用パッケージ | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JP3420362B2 (ja) | 半導体装置の実装構造 | |
| JP3145602B2 (ja) | 半導体素子収納用パッケージ | |
| JP2004228532A (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
| JP2000183236A (ja) | 半導体素子収納用パッケージ | |
| JP5559588B2 (ja) | 電子部品素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050907 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050913 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060209 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060718 |