JP2004226916A - 表示装置およびその駆動方法 - Google Patents
表示装置およびその駆動方法 Download PDFInfo
- Publication number
- JP2004226916A JP2004226916A JP2003017688A JP2003017688A JP2004226916A JP 2004226916 A JP2004226916 A JP 2004226916A JP 2003017688 A JP2003017688 A JP 2003017688A JP 2003017688 A JP2003017688 A JP 2003017688A JP 2004226916 A JP2004226916 A JP 2004226916A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- voltage
- sustain
- address
- discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
【課題】放電の安定化が図られた表示装置およびその駆動方法を提供することである。
【解決手段】各フィールドがアドレス期間および維持期間をそれぞれ含む複数のサブフィールドに分割される。アドレス期間にアドレス電極とスキャン電極との間に書き込みパルスＶｗ，Ｖｓがアドレスドライバおよびスキャンドライバにより印加されることによりアドレス放電が起こる。維持期間にスキャン電極とサスティン電極との間に交互に維持パルスＶｉ，Ｖｊがスキャンドライバおよびサスティンドライバにより印加されることにより維持放電が起こる。維持期間においてアドレス電極にその維持期間の長さに応じた調整電圧ＣＶが印加される。
【選択図】 図３
【解決手段】各フィールドがアドレス期間および維持期間をそれぞれ含む複数のサブフィールドに分割される。アドレス期間にアドレス電極とスキャン電極との間に書き込みパルスＶｗ，Ｖｓがアドレスドライバおよびスキャンドライバにより印加されることによりアドレス放電が起こる。維持期間にスキャン電極とサスティン電極との間に交互に維持パルスＶｉ，Ｖｊがスキャンドライバおよびサスティンドライバにより印加されることにより維持放電が起こる。維持期間においてアドレス電極にその維持期間の長さに応じた調整電圧ＣＶが印加される。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、放電を制御することにより画像を表示する表示装置およびその駆動方法に関する。
【０００２】
【従来の技術】
ＰＤＰ（プラズマディスプレイパネル）を用いたプラズマディスプレイ装置は、薄型化および大画面化が可能であるという利点を有する。このプラズマディスプレイ装置では、ガス放電の際の発光を利用することにより画像を表示している。
【０００３】
図１３はＡＣ型ＰＤＰにおける放電セルの駆動方法を説明するための図である。図１３に示すように、ＡＣ型ＰＤＰの放電セルにおいては、対向する電極３０１，３０２の表面がそれぞれ誘電体層３０３，３０４で覆われている。
【０００４】
図１３（ａ）に示すように、電極３０１，３０２間に放電開始電圧よりも低い電圧を印加した場合には、放電が起こらない。図１３（ｂ）に示すように、電極３０１，３０２間に放電開始電圧よりも高いパルス状の電圧（書き込みパルス）を印加すると、放電が発生する。放電が発生すると、負電荷は電極３０１の方向に進んで誘電体層３０３の壁面に蓄積され、正電荷は電極３０２の方向に進んで誘電体層３０４の壁面に蓄積される。誘電体層３０３，３０４の壁面に蓄積された電荷を壁電荷と呼ぶ。また、この壁電荷により誘起された電圧を壁電圧と呼ぶ。
【０００５】
図１３（ｃ）に示すように、誘電体層３０３の壁面には負の壁電荷が蓄積され、誘電体層３０４の壁面には正の壁電荷が蓄積される。この場合、壁電圧の極性は、外部印加電圧の極性と逆向きであるため、放電の進行に従って放電空間内における実効電圧が低下し、放電は自動的に停止する。
【０００６】
図１３（ｄ）に示すように、外部印加電圧の極性を反転させると、壁電圧の極性が外部印加電圧の極性と同じ向きになるため、放電空間内における実効電圧が高くなる。実効電圧が放電開始電圧を超えると、逆極性の放電が発生する。それにより、正電荷が電極３０１の方向に進み、すでに誘電体層３０３に蓄積されている負の壁電荷を中和し、負電荷が電極３０２の方向に進み、すでに誘電体層３０４に蓄積されている正の壁電荷を中和する。
【０００７】
そして、図１３（ｅ）に示すように、誘電体層３０３，３０４の壁面にそれぞれ正および負の壁電荷が蓄積される。この場合、壁電圧の極性が外部印加電圧の極性と逆向きであるため、放電の進行に従って放電空間内における実効電圧が低下し、放電が停止する。
【０００８】
さらに、図１３（ｆ）に示すように、外部印加電圧の極性を反転させると、逆極性の放電が発生し、負電荷は電極３０１の方向に進み、正電荷は電極３０２の方向に進み、図１３（ｃ）の状態に戻る。
【０００９】
図１３（ｇ）に示すように、電極３０１，３０２間に壁電圧と逆極性の消去波形を印加することにより誘電体層３０３，３０４の壁面に蓄積された壁電荷を消滅させて放電を終了させることができる。この消去波形のパルス幅は、残留壁電荷を打ち消すことができかつ新たに逆極性の壁電荷を蓄積することができないように狭く設定される。一旦壁電荷が消滅すると、図１３（ｈ）に示すように、次の維持パルスを印加しても放電は発生しない。
【００１０】
このように、放電開始電圧よりも高い書き込みパルスを印加することにより一旦放電が開始された後は、壁電荷の働きにより放電開始電圧よりも低い外部印加電圧（維持パルス）の極性を反転させることにより放電を持続させることができる。書き込みパルスを印加することにより放電を開始させることをアドレス放電と呼び、アドレス放電を行う期間をアドレス期間と呼び、交互に反転する維持パルスを印加することにより放電を持続させることを維持放電と呼び、維持放電を行う期間を維持期間と呼び、消去波形を印加する期間を消去期間と呼ぶ。
【００１１】
図１４は従来のプラズマディスプレイ装置の主としてＰＤＰ（プラズマディスプレイパネル）の構成を示す模式図である。
【００１２】
図１４に示すように、ＰＤＰ１は、複数のアドレス電極１１、複数のスキャン電極（走査電極）１２および複数のサスティン電極（維持電極）１３を含む。複数のアドレス電極１１は画面の垂直方向に配列され、複数のスキャン電極１２および複数のサスティン電極１３は画面の水平方向に配列されている。複数のサスティン電極１３は共通に接続されている。
【００１３】
アドレス電極１１、スキャン電極１２およびサスティン電極１３の各交点に放電セルが形成されている。各放電セルが画面上の画素を構成する。
【００１４】
アドレスドライバ２は、画像データに応じて複数のアドレス電極１１を駆動する。スキャンドライバ３は、複数のスキャン電極１２を順に駆動する。サスティンドライバ４は、複数のサスティン電極１３を共通に駆動する。
【００１５】
図１５はＡＣ型ＰＤＰにおける３電極面放電セルの模式的断面図である。
図１５に示す放電セル２００においては、表面ガラス基板２０１上に対になるスキャン電極１２およびサスティン電極１３が画面の水平方向に形成され、それらのスキャン電極１２およびサスティン電極１３は透明誘電体層２０２および保護層２０３で覆われている。一方、表面ガラス基板２０１に対向する裏面ガラス基板２０４上にはアドレス電極１１が画面の垂直方向に形成され、アドレス電極１１上には透明誘電体層２０５が形成されている。透明誘電体層２０５上には蛍光体２０６が塗布されている。
【００１６】
この放電セル２００では、アドレス電極１１とスキャン電極１２との間に書き込みパルスを印加することによりアドレス電極１１とスキャン電極１２との間でアドレス放電が発生した後、スキャン電極１２とサスティン電極１３との間に交互に反転する周期的な維持パルスを印加することによりスキャン電極１２とサスティン電極１３との間で維持放電が行われる。
【００１７】
ＡＣ型ＰＤＰにおける階調表示駆動方式としては、アドレス放電を行うアドレス期間と維持放電を行う維持期間とを分離して放電セルを放電させるＡＤＳ（Ａｄｄｒｅｓｓ ａｎｄ Ｄｉｓｐｌａｙ−ｐｅｒｉｏｄ Ｓｅｐａｒａｔｅｄ；アドレス・表示期間分離）方式が用いられている。
【００１８】
図１６はＡＤＳ方式を説明するための図である。図１６の縦軸は第１ラインから第ｍラインまでのスキャン電極の走査方向（垂直走査方向）を示し、横軸は時間を示す。
【００１９】
ＡＤＳ方式では、１フィールド（１／６０秒＝１６．６７ｍｓ）を複数のサブフィールドに時間的に分割する。例えば、８ビットで２５６階調表示を行う場合には、１フィールドを８つのサブフィールドに分割する。また、各サブフィールドは、点灯セル選択のためのアドレス放電が行われるアドレス期間と、表示のための維持放電が行われる維持期間（発光期間）とに分割される。
【００２０】
図１６の例では、１フィールドが４つのサブフィールドＳＦ１，ＳＦ２，ＳＦ３およびＳＦ４に時間的に分割されている。サブフィールドＳＦ１はアドレス期間ＡＤ１と維持期間ＳＵＳ１とに分離され、サブフィールドＳＦ２はアドレス期間ＡＤ２と維持期間ＳＵＳ２とに分離され、サブフィールドＳＦ３はアドレス期間ＡＤ３と維持期間ＳＵＳ３とに分離され、サブフィールドＳＦ４はアドレス期間ＡＤ４と維持期間ＳＵＳ４とに分離されている。
【００２１】
ＡＤＳ方式では、各サブフィールドで第１ラインから第ｍラインまでＰＤＰの全面にアドレス放電による走査が行われ、ＰＤＰの全面のアドレス放電の終了時に維持放電が行われる。
【００２２】
また、ＡＤＳ方式では、ＰＤＰの放電セルの輝度を最も低くしたい場合、最も維持期間の短いサブフィールドＳＦ４のみにおいてアドレス放電を行った後に維持パルスを放電セルに印加して発光を維持させ、ＰＤＰの放電セルの輝度を最も高くしたい場合、サブフィールドＳＦ１〜サブフィールドＳＦ４の全てにおいてアドレス放電を行った後に維持パルスを放電セルに印加して発光を維持させる。このように、ＡＤＳ方式では、ＰＤＰの放電セルを点灯させる維持期間を選択することにより階調表示を行うことができる。上記のようなＡＤＳ方式のプラズマディスプレイ装置において、全放電セルの壁電荷を均一に調整するために１フィールドごとに全放電セルに対する初期化を行うことが提案されている（特許文献１，２参照。）。
【００２３】
【特許文献１】
特開２０００−２１４８２３号公報
【特許文献２】
特開２０００−２４２２２４号公報
【００２４】
【発明が解決しようとする課題】
しかしながら、１フィールドごとに初期化を行った場合でも、ＰＤＰを構成する放電セルの一部に書き込みパルスを印加したときに、その放電セルがアドレス放電しないことがある。
【００２５】
これは、維持放電により放電空間の電荷が励起され、電荷が移動しやすい状態になっており、これによって次のサブフィールドの書き込みのために蓄積した壁電荷が減少してしまうことに起因すると考えられる。
【００２６】
本発明の目的は、放電の安定化が図られた表示装置およびその駆動方法を提供することである。
【００２７】
【課題を解決するための手段】
（第１の発明）
第１の発明に係る表示装置は、第１の方向に配列された複数の第１の電極と、第１の方向と交差する第２の方向に沿って配列された複数の第２の電極と、第２の方向に沿って配列された複数の第３の電極と、複数の第１の電極、複数の第２の電極および複数の第３の電極の交点に設けられた複数の放電セルと、各フィールドをアドレス期間および維持期間をそれぞれ含む複数のサブフィールドに時間的に分割するサブフィールド分割手段と、各サブフィールドのアドレス期間において選択された第１の電極と第２の電極との間に第１の放電を起こさせるための第１のパルス電圧を印加する第１の電圧印加手段と、維持期間に第２の電極と第３の電極との間に第２の放電を起こさせるための交互に反転する第２のパルス電圧を周期的に印加する第２の電圧印加手段と、各維持期間において第１の電極と第２の電極との間の電圧および第１の電極と第３の電極との間の電圧をその維持期間の第２のパルス電圧のパルス数に基づいて調整する電圧調整手段とを備えたものである。
【００２８】
第１の発明に係る表示装置においては、複数の第１の電極が第１の方向に配列され、複数の第２の電極が第１の方向と交差する第２の方向に沿って配列され、複数の第３の電極が第２の方向に沿って配列され、複数の第１の電極、複数の第２の電極および複数の第３の電極の交点に複数の放電セルが設けられる。
【００２９】
サブフィールド分割手段により各フィールドがアドレス期間および維持期間をそれぞれ含む複数のサブフィールドに時間的に分割される。各サブフィールドのアドレス期間において選択された第１の電極と第２の電極との間に第１のパルス電圧が第１の電圧印加手段により印加されることにより第１の放電が起こる。維持期間に第２の電極と第３の電極との間に交互に反転する第２のパルス電圧が第２の電圧印加手段により周期的に印加されることにより第２の放電が起こる。
【００３０】
この場合、維持期間において第１の電極と第２の電極との間の電圧および第１の電極と第３の電極との間の電圧がその維持期間の第２のパルス電圧のパルス数に基づいて調整されることにより、第１、第２および第３の電極に蓄積される壁電荷の量が調整される。それにより、第１の放電が行われない放電セルの維持期間中にプライミング効果により壁電荷の量が減少しても、その壁電荷の量が十分に補われる。その結果、各サブフィールドで第１の放電が行われなかった放電セルにおいても次のサブフィールドで第１の放電を行うために必要な所定量の壁電荷を第１の電極、第２の電極および第３の電極に保持することができ、放電の安定化を図ることができる。
【００３１】
（第２の発明）
第２の発明に係る表示装置は、第１の発明に係る表示装置の構成において、電圧調整手段は、各維持期間において第１の電極の電位をその維持期間の第２のパルス電圧のパルス数に基づいて調整するものである。
【００３２】
この場合、各維持期間の第２のパルス電圧のパルス数に応じて第１の電極の電位を調整することにより
第１の電極と第２の電極との間の電圧および第１の電極と第３の電極との間の電圧を調整することができる。その結果、各サブフィールドで第１の放電が行われなかった放電セルにおいても次のサブフィールドで第１の放電を行うために必要な所定量の壁電荷を第１の電極、第２の電極および第３の電極に保持することができる。
【００３３】
（第３の発明）
第３の発明に係る表示装置は、第１の発明に係る表示装置の構成において、電圧調整手段は、各維持期間において第２の電極および第３の電極の電位をその維持期間の第２のパルス電圧のパルス数に基づいて調整するものである。
【００３４】
この場合、各維持期間の第２のパルス電圧のパルス数に応じて第２の電極および第３の電極の電位を調整することにより第１の電極と第２の電極との間の電圧および第１の電極と第３の電極との間の電圧を調整することができる。その結果、各サブフィールドで第１の放電が行われなかった放電セルにおいても次のサブフィールドで第１の放電を行うために必要な所定量の壁電荷を第１の電極、第２の電極および第３の電極に保持することができる。
【００３５】
（第４の発明）
第４の発明に係る表示装置は、第１〜第３のいずれかの発明に係る表示装置の構成において、電圧調整手段は、維持期間の第２のパルス電圧のパルス数が多いほど第１の電極と第２の電極との間の電圧および第１の電極と第３の電極との間の電圧が大きくなるように第１の電極と第２の電極との間の電圧および第１の電極と第３の電極との間の電圧を調整するものである。
【００３６】
この場合、第１の放電が行われなかった放電セルにおいて維持期間の第２のパルス電圧のパルス数が多いほどプライミング効果による壁電荷の減少量が大きくなる。したがって、維持期間の第２のパルス電圧のパルス数が多いほど第１の電極と第２の電極との間の電圧および第１の電極と第３の電極との間の電圧が大きくなるように第１の電極と第２の電極との間の電圧および第１の電極と第３の電極との間の電圧を調整することにより、サブフィールドの維持期間の第２のパルス電圧のパルス数に応じて、次のサブフィールドで第１の放電を行うために必要な十分の壁電荷を第１の電極、第２の電極および第３の電極に保持することができる。
【００３７】
（第５の発明）
第５の発明に係る表示装置は、第１〜第４のいずれかの発明に係る表示装置の構成において、サブフィールド分割手段は、各サブフィールドにおける第２のパルス電圧のパルス数を示す情報を出力し、電圧調整手段は、サブフィールド分割手段から出力される情報に基づいて各維持期間において第１の電極と第２の電極との間の電圧および第１の電極と第３の電極との間の電圧を調整するものである。
【００３８】
この場合、第２のパルス電圧のパルス数に基づいて各維持期間において第１の電極と第２の電極との間の電圧および第１の電極と第３の電極との間の電圧が調整される。それにより、第２のパルス電圧のパルス数を制御される場合でも、制御された維持パルス数に応じて第１の電極と第２の電極との間の電圧および第１の電極と第３の電極との間の電圧が調整される。また、第２のパルス電圧のパルス数に応じて減少する壁電荷の量を予め補充して保持することができる。
【００３９】
（第６の発明）
第６の発明に係る表示装置の駆動方法は、第１の方向に配列された複数の第１の電極と、第１の方向と交差する第２の方向に沿って配列された複数の第２の電極と、第２の方向に沿って配列された複数の第３の電極と、複数の第１の電極、複数の第２の電極および複数の第３の電極の交点に設けられた複数の放電セルとを備えた表示装置の駆動方法であって、各フィールドをアドレス期間および維持期間をそれぞれ含む複数のサブフィールドに時間的に分割するステップと、各サブフィールドのアドレス期間において選択された第１の電極と第２の電極との間に第１の放電を起こさせるための第１のパルス電圧を印加するステップと、維持期間に第２の電極と第３の電極との間に第２の放電を起こさせるための交互に反転する第２のパルス電圧を周期的に印加するステップと、各維持期間において第１の電極と第２の電極との間の電圧および第１の電極と第３の電極との間の電圧をその維持期間の第２のパルス電圧のパルス数に基づいて調整するステップとを備えたものである。
【００４０】
第６の発明に係る表示装置の駆動方法においては、各フィールドがアドレス期間および維持期間をそれぞれ含む複数のサブフィールドに時間的に分割され、各サブフィールドのアドレス期間において選択された第１の電極と第２の電極との間に第１の放電を起こさせるための第１のパルス電圧が印加され、維持期間に第２の電極と第３の電極との間に第２の放電を起こさせるための交互に反転する第２のパルス電圧が周期的に印加され、各維持期間において第１の電極と第２の電極との間の電圧および第１の電極と第３の電極との間の電圧がその維持期間の第２のパルス電圧のパルス数に基づいて調整される。
【００４１】
この場合、維持期間において第１の電極と第２の電極との間の電圧および第１の電極と第３の電極との間の電圧がその維持期間の第２のパルス電圧のパルス数に基づいて調整されることにより、第１、第２および第３の電極に蓄積される壁電荷の量が調整される。それにより、第１の放電が行われない放電セルの維持期間中にプライミング効果により壁電荷の量が減少しても、その壁電荷の量が十分に補われる。その結果、各サブフィールドで第１の放電が行われなかった放電セルにおいても次のサブフィールドで第１の放電を行うために必要な所定量の壁電荷を第１の電極、第２の電極および第３の電極に保持することができ、放電の安定化を図ることができる。
【００４２】
【発明の実施の形態】
以下、本発明に係る表示装置の一例としてプラズマディスプレイ装置について説明する。
【００４３】
（第１の実施の形態）
図１は本発明の第１の実施の形態によるプラズマディスプレイ装置の構成を示すブロック図である。
【００４４】
図１のプラズマディスプレイ装置は、ＰＤＰ（プラズマディスプレイパネル）１、アドレスドライバ２、スキャンドライバ３、サスティンドライバ４、適応型アドレス電荷調整回路５、Ａ／Ｄコンバータ（アナログ／デジタル変換器）６、走査数変換部７、サブフィールド変換部８、維持パルス発生回路９ａ、維持パルス／消去波形発生回路９ｂおよび初期化波形発生回路１０を含む。
【００４５】
Ａ／Ｄコンバータ６には、映像信号ＶＤが入力される。また、Ａ／Ｄコンバータ６、走査数変換部７、サブフィールド変換部８、維持パルス発生回路９ａ、維持パルス／消去波形発生回路９ｂおよび初期化波形発生回路１０には水平同期信号Ｈおよび垂直同期信号Ｖが与えられる。
【００４６】
Ａ／Ｄコンバータ６は、入力されたアナログの映像信号ＶＤを水平同期信号Ｈおよび垂直同期信号Ｖに基づいてデジタルの画像データに変換し、その画像データを走査数変換部７に与える。走査数変換部７は、Ａ／Ｄコンバータ６より与えられた画像データをＰＤＰ１の画素数に応じたライン数の画像データに変換し、各ラインごとの画像データをサブフィールド変換部８に与える。各ラインごとの画像データは、ＰＤＰ１を構成する各ラインが有する複数の画素にそれぞれ対応する複数の画素データからなる。
【００４７】
サブフィールド変換部８は、各ラインごとの画像データの各画素データを複数のサブフィールドに対応する複数のビットに分割し、各サブフィールドごとに各画素データの各ビットをアドレスドライバ２にシリアルに出力する。
【００４８】
また、サブフィールド変換部８は、各サブフィールドの維持パルス数を含む維持期間情報を適応型アドレス電荷調整回路５、維持パルス発生回路９ａおよび維持パルス／消去波形発生回路９ｂに与える。適応型アドレス電荷調整回路５は、サブフィールド変換部８より与えられる維持期間情報に応じて調整電圧ＣＶを生成し、その調整電圧ＣＶをアドレスドライバ２に与える。なお、適応型アドレス電荷調整回路５の詳細については後述する。
【００４９】
維持パルス発生回路９ａは、維持期間情報に基づいて維持パルスを生成し、初期化波形発生回路１０に与える。初期化波形発生回路１０は、水平同期信号Ｈおよび垂直同期信号Ｖに基づいて初期化波形を生成し、維持パルス発生回路９ａより与えられる維持パルスとともにスキャンドライバ３に出力する。
【００５０】
一方、維持パルス／消去波形発生回路９ｂは、水平同期信号Ｈ、垂直同期信号Ｖおよび維持期間情報に基づいて維持パルスおよび消去波形を生成し、サスティンドライバ４に出力する。
【００５１】
図１のＰＤＰ１は、複数のアドレス電極（データ電極）１１、複数のスキャン電極（走査電極）１２および複数のサスティン電極（維持電極）１３を含む。複数のアドレス電極１１は画面の垂直方向に配列され、複数のスキャン電極１２および複数のサスティン電極１３は画面の水平方向に配列されている。複数のサスティン電極１３は共通に接続されている。
【００５２】
アドレス電極１１、スキャン電極１２およびサスティン電極１３の各交点に放電セルが形成され、各放電セルが画面上の画素を構成する。
【００５３】
アドレスドライバ２は、サブフィールド変換部８から各サブフィールドごとにシリアルに与えられるデータをパラレルデータに変換し、そのパラレルデータに基づいて書き込みパルスを複数のアドレス電極１１に選択的に与える。また、アドレスドライバ２は、適応型アドレス電荷調整回路５から与えられる調整電圧ＣＶに応じて後述するように維持期間中のアドレス電極１１の電位を調整する。
【００５４】
スキャンドライバ３は、初期化波形発生回路１０から与えられる初期化波形、書き込みパルスおよび維持パルスを各スキャン電極１２に順に与える。
【００５５】
サスティンドライバ４は、維持パルス／消去波形発生回路９ｂから与えられる維持パルスおよび消去波形を複数のサスティン電極１３に与える。
【００５６】
図２は適応型アドレス電荷調整回路５の構成の一例を示す構成図である。
適応型アドレス電荷調整回路５は、電圧制御回路３０、複数の電源回路５１，５２，５３，…，５ｎ、複数のダイオード６１，６２，６３，…，６ｎおよび複数の電界効果トランジスタ７１，７２，７３，…，７ｎより構成される。ここで、ｎは２以上の整数である。
【００５７】
なお、電源回路５１，５２，５３，…，５ｎは、各々異なる電圧を出力する。例えば、電源回路５１は−７０Ｖの電圧を出力し、電源回路５２は−５０Ｖの電圧を出力する。
【００５８】
図２に示すように、電源回路５１〜５ｎは、それぞれダイオード６１〜６ｎおよび電界効果トランジスタ７１〜７ｎを介して出力ノードＮ１に接続されている。また、電圧制御回路３０の出力配線ＳＤ１，ＳＤ２，ＳＤ３，・・・，ＳＤｎは、電界効果トランジスタ７１〜７ｎのゲートにそれぞれ接続されている。
【００５９】
図２の電圧制御回路３０には、サブフィールド変換部８より維持期間情報が与えられる。電圧制御回路３０は、与えられる維持期間情報に含まれる維持パルス数に応じて複数の出力配線ＳＤ１，ＳＤ２，ＳＤ３，…，ＳＤｎのうちの１本を選択し、その選択された出力配線に選択信号を出力する。それにより、電界効果トランジスタ７１〜７ｎのうち１つがオンし、電源回路５１〜５ｎのうち１つから電圧が調整電圧ＣＶとしてアドレスドライバ２に供給される。
【００６０】
例えば、電圧制御回路３０が維持パルス数に応じて出力配線ＳＤ１に選択信号を出力した場合、電界効果トランジスタ７１がオンし電源回路５１から−７０Ｖの電圧が調整電圧ＣＶとしてアドレスドライバ２に供給される。また、電圧制御回路３０が維持パルス数に応じて出力配線ＳＤ２に選択信号を出力した場合、電界効果トランジスタ７２がオンし電源回路５２から−５０Ｖの電圧が調整電圧ＣＶとしてアドレスドライバ２に供給される。
【００６１】
次いで、本発明の第１の実施の形態に係るプラズマディスプレイ装置の駆動方法について説明する。
【００６２】
図３は図１のＰＤＰ１の各電極に印加される駆動電圧の一例を示すタイミングチャートである。また、図４は書き込みパルスが印加された放電セルの壁電荷の状態を示す模式図であり、図５は書き込みパルスが印加されない放電セルの壁電荷の状態を示す模式図である。
【００６３】
図３のタイミングチャートは、ＰＤＰ１の垂直方向に配列された１本のアドレス電極１１の駆動電圧、そのアドレス電極１１と交差する１本のスキャン電極１２の駆動電圧および１本のサスティン電極１３の駆動電圧を示している。
【００６４】
各フィールドは、複数のサブフィールドに分割される。図３の例では、１フィールドが第１〜第８のサブフィールドに分割されている。各サブフィールドは、スキャン電極１２に初期化波形を印加して全ての放電セルの壁電荷を均一に調整するための初期化動作（セットアップ動作）を行う初期化期間、アドレス電極１１およびスキャン電極１２に書き込みパルスを印加してアドレス放電を行うアドレス期間、スキャン電極１２およびサスティン電極１３に交互に維持パルスを印加して放電を維持させる維持期間およびスキャン電極１２とサスティン電極１３とに消去波形を印加して放電を停止させる消去期間により構成される。
【００６５】
また、図４（ａ）および図５（ａ）は初期化期間後の放電セルの状態を示し、図４（ｂ）および図５（ｂ）はアドレス期間中の放電セルの状態を示し、図４（ｃ）および図５（ｃ）は維持期間中の放電セルの状態を示し、図４（ｄ）および図５（ｄ）は消去期間中の放電セルの状態を示し、図４（ｅ）および図５（ｅ）は次のサブフィールドの初期化期間後の放電セルの状態を示す。
【００６６】
また、図３に示す第１〜第８のサブフィールドの維持期間の維持パルス数はそれぞれ異なる。第１〜第８のサブフィールドのうち維持期間で放電セルを点灯させるべきサブフィールドを選択し組み合わせることにより２５６階調の階調表示を行うことができる。
【００６７】
例えば、放電セルの輝度を最も低くしたい場合、最も維持期間の短いサブフィールドにおいてアドレス放電を行った後に維持パルスを放電セルに印加して発光を維持させ、放電セルの輝度を最も高くしたい場合、第１〜第８のサブフィールドの全てにおいてアドレス放電を行った後に放電セルに維持パルスを印加して発光を維持させる。それにより、１フィールドにおける放電セルの発光回数又は発光時間を調整し、階調表示を行うことができる。
【００６８】
なお、後述するように、第２〜第８のサブフィールドの初期化期間では、第１のサブフィールドでの初期化期間の初期化波形の電圧波形の一部を用いた疑似初期化放電を行うものとする。
【００６９】
本実施の形態に係るプラズマディスプレイ装置では、各サブフィールドの維持期間にアドレス電極１１に調整電圧ＣＶが印加されるが、ここでは、アドレス電極１１に調整電圧ＣＶが印加されない場合の動作を説明する。
【００７０】
まず、図３に示すように、第１のサブフィールドの初期化期間において、アドレスドライバ２によりアドレス電極１１が０Ｖに保持され、スキャンドライバ３によりスキャン電極１２の電圧が放電開始電圧に達しないＶｍまで上昇される。このとき、サスティンドライバ４によりサスティン電極１３は０Ｖに保持される。
【００７１】
次に、スキャンドライバ３によりスキャン電極１２の電圧がＶｍから放電開始電圧を超えるＶｓｅｔまで上昇される。例えば、Ｖｍは１７５Ｖであり、Ｖｓｅｔは３９５Ｖである。
【００７２】
スキャン電極１２の電圧がＶｍからＶｓｅｔまで上昇する間に、スキャン電極１２とアドレス電極１１との間およびスキャン電極１２とサスティン電極１３との間でそれぞれ１回目の微弱な初期化放電が起こり、スキャン電極１２に負の壁電荷が蓄積されるとともに、アドレス電極１１およびサスティン電極１３に正の壁電荷が蓄積される。
【００７３】
次に、スキャンドライバ３によりスキャン電極１２の電圧がＶｍまで降下される。一方、このタイミングで、サスティンドライバ４によりサスティン電極１３の電圧がＶｓｅｕに上昇される。例えば、電圧Ｖｓｅｕは１４０Ｖである。
【００７４】
次いで、スキャンドライバ３によりスキャン電極１２の電圧がＶｍからＶｓｅｃに降下される。スキャン電極１２の電圧がＶｍからＶｓｅｃまで降下する間に、再びサスティン電極１３とスキャン電極１２との間で２回目の微弱な初期化放電が起こり、スキャン電極１２の負の壁電荷およびサスティン電極１３の正の壁電荷が減少する。
【００７５】
この場合、スキャン電極１２とアドレス電極１１との間にも同時に放電が起こり、スキャン電極１２の負の壁電荷およびアドレス電極１１の正の壁電荷が減少する。
【００７６】
その結果、図４（ａ）および図５（ａ）に示すように、初期化期間後の放電セルにおいては、アドレス電極１１に所定量の正の壁電荷が蓄積され、スキャン電極１２に所定量の負の壁電荷が蓄積され、サスティン電極１３に所定量の正の壁電荷が蓄積される。以上により、全ての放電セルの壁電荷の量が均一に調整され、初期化期間が終了する。
【００７７】
次に、図３に示す第１のサブフィールドのアドレス期間において、映像信号ＶＤに応じて正極性の書き込みパルスＶｗがアドレスドライバ２により点灯させるべき放電セルに対応するアドレス電極１１に印加される。なお、点灯させない放電セルに対応するアドレス電極１１には書き込みパルスＶｗは印加されない。
【００７８】
スキャンドライバ３によりスキャン電極１２に書き込みパルスＶｗに同期して電圧Ｖａｇから電圧Ｖａに変化する負極性の書き込みパルスＶｓが印加される。この場合、点灯させるべき放電セルに対応するアドレス電極１１とスキャン電極１２との間の実効電圧は、書き込みパルスＶｗと書き込みパルスＶｓとの間の電位差に、初期化期間にスキャン電極１２およびアドレス電極１１の各々に蓄積された壁電荷による壁電圧を加算した値となる。それにより、アドレス電極１１とスキャン電極１２との間の実効電圧が放電開始電圧を超えるため、アドレス電極１１とスキャン電極１２との間でアドレス放電が発生し、スキャン電極１２とサスティン電極１３との間で放電が発生する。その結果、図４（ｂ）に示すように、スキャン電極１２に正の壁電荷が蓄積され、アドレス電極１１に負の壁電荷が蓄積される。また、サスティン電極１３に負の壁電荷が蓄積される。
【００７９】
一方、アドレス期間でアドレス電極１１に書き込みパルスＶｗが印加されない場合には、アドレス電極１１とスキャン電極１２との間の実効電圧が放電開始電圧を超えないため、図５（ｂ）に示すように、アドレス電極１１とスキャン電極１２との交点の放電セルではアドレス放電が発生しない。したがって、放電セルの壁電荷は図５（ａ）の初期化期間後の状態を維持する。
【００８０】
図３に示すように、続く第１のサブフィールドの維持期間においては、スキャン電極１２に一定周期で維持パルスＶｉが印加され、サスティン電極１３に一定周期で維持パルスＶｊが印加される。スキャン電極１２に印加される維持パルスＶｉの位相は、サスティン電極１３に印加される維持パルスＶｊの位相に対して１８０度ずれている。例えば、スキャンドライバ３により電圧Ｖｍの維持パルスＶｉがスキャン電極１２に印加されたときに、サスティンドライバ４によりサスティン電極１３の電圧は接地電位０Ｖにされる。サスティンドライバ４により電圧Ｖｍの維持パルスＶｊがサスティン電極１３に印加されたときに、スキャンドライバ３によりスキャン電極１２の電圧は接地電位０Ｖにされる。
【００８１】
なお、上記のように、本実施の形態に係るプラズマディスプレイ装置では、各サブフィールドの維持期間において、図２の電圧制御回路３０が維持期間情報に含まれる維持パルス数に応じて調整電圧ＣＶをアドレスドライバ２に印加するが、ここでは、調整電圧ＣＶが印加されない場合の動作を説明する。
【００８２】
この場合、点灯させるべき放電セルに対応するスキャン電極１２とサスティン電極１３との間の実効電圧は、維持パルスＶｉと維持パルスＶｊとの間の電位差に、アドレス期間にスキャン電極１２およびサスティン電極１３の各々に蓄積された壁電荷による壁電圧を加算した値となる。まず、図４（ｂ）の状態からスキャン電極１２に維持パルスＶｉが印加され、サスティン電極１３が接地電位０Ｖにされる。それにより、スキャン電極１２とサスティン電極１３との間の実効電圧が放電開始電圧を超えるため、図４（ｃ）に示すように、スキャン電極１２とサスティン電極１３との間で維持放電が発生する。その結果、スキャン電極１２に負の壁電荷が蓄積され、サスティン電極１３に正の壁電荷が蓄積される。
【００８３】
次に、スキャン電極１２が０Ｖにされ、サスティン電極１３に維持パルスＶｊが印加される。それにより、スキャン電極１２およびサスティン電極１３との間で、維持放電が発生する。その結果、スキャン電極１２に正の壁電荷が蓄積され、サスティン電極１３に負の壁電荷が蓄積される。第１のサブフィールドの終了時には、スキャン電極１２に正の壁電荷が蓄積され、サスティン電極１３に負の壁電荷が蓄積されている。
【００８４】
一方、書き込みパルスＶｗが印加されないためにアドレス放電を起こさなかった放電セルにおけるスキャン電極１２とサスティン電極１３との間の実効電圧は、放電開始電圧を超えない。そのため、図５（ｃ）に示すように、スキャン電極１２とサスティン電極１３との間で維持放電が発生しない。しかしながら、放電セル内の空間に存在する荷電粒子によるプライミング効果により放電セル内で電荷が移動しやすい状態となっている。ここで、プライミング効果とは、放電セル内に荷電粒子が存在すると、より低い電圧で放電を開始させることが可能となる現象をいう。その結果、プライミング効果により、アドレス電極１１、スキャン電極１２およびサスティン電極１３の壁電荷の量が減少する。
【００８５】
次いで、図３に示す第１のサブフィールドの消去期間において、スキャンドライバ３によりスキャン電極１２の電圧が０ＶからＶｍに上昇された後、短期間でＶｂｋに降下される。そして、ほぼ同時にサスティンドライバ４によりサスティン電極１３の電圧が接地電位０ＶからＶｓｅｕに上昇される。その結果、スキャン電極１２とサスティン電極１３との間に微弱な消去放電が起こる。それにより、スキャン電極１２の壁電荷およびサスティン電極１３の壁電荷は、維持放電後より減少し、図４（ｄ）に示すように、スキャン電極１２にわずかな負の壁電荷およびサスティン電極１３にわずかな正の壁電荷が残存して維持放電が停止する。また、このときアドレス電極１１には、スキャン電極１２およびサステイン電極１３の印加電圧ＶｂｋおよびＶｓｅｕに近い電圧値となるような正の壁電荷が蓄積される。
【００８６】
一方、維持放電を起こさなかった放電セルにおいては、電荷量が変化することなく次のサブフィールドの書き込み状態に移行する。
【００８７】
次いで、図３に示すように、第２のサブフィールドの初期化期間において、アドレスドライバ２によりアドレス電極１１の電圧が０Ｖに保持され、スキャンドライバ３によりスキャン電極１２の電圧がＶｂｋからＶｓｅｃまで降下される。この場合、サスティンドライバ４によりサスティン電極１３の電圧はＶｓｅｕに保持される。例えば、電圧Ｖｓｅｕは１４０Ｖである。
【００８８】
このとき、第２のサブフィールドにおいては、第１のサブフィールドにおける初期化波形とは異なる擬似初期化波形の駆動波形がスキャン電極１２に印加される。
【００８９】
その結果、図４（ｅ）、図５（ｅ）に示すように、放電セルにおいては、図４（ａ）、図５（ａ）に示す初期化期間後の放電セルと同様に、アドレス電極１１に所定量の正の壁電荷が蓄積され、スキャン電極１２に所定量の負の壁電荷が蓄積され、サスティン電極１３に所定量の正の壁電荷が蓄積された状態となる。その後、第２のサブフィールドのアドレス期間において、アドレス電極１１に書き込みパルスＶｗが印加され、スキャン電極１２に書き込みパルスＶｓが印加されると、アドレス放電が発生する。
【００９０】
しかしながら、維持パルス数の多いサブフィールドの後、プライミング効果により所定の壁電荷が蓄積されずにアドレス電極１１に蓄積される正の壁電荷が減少し、スキャン電極１２に蓄積される負の壁電荷が減少し、サスティン電極１３に蓄積される正の壁電荷が減少する。そのため、第２のサブフィールドのアドレス期間において、アドレス電極１１に書き込みパルスＶｗが印加され、スキャン電極１２に書き込みパルスＶｓが印加されても、アドレス放電が生じない。
【００９１】
そこで、本実施の形態に係るプラズマディスプレイ装置では、前のサブフィールドにおいてアドレス放電が行われなかった放電セルにおいても、次のサブフィールドにおいてアドレス放電が安定して行われるように、各サブフィールドの維持期間にアドレス電極１１に以下に示すような調整電圧ＣＶを印加している。
【００９２】
次に、図６はアドレス電極１１に印加される調整電圧ＣＶの働きを示す模式図である。
【００９３】
図６（ａ１），（ａ２）はアドレス電極１１に印加される調整電圧ＣＶが０Ｖの場合を示し、図６（ｂ１），（ｂ２）はアドレス電極１１に印加される調整電圧ＣＶが−５０Ｖの場合を示し、図６（ｃ１），（ｃ２）はアドレス電極１１に印加される調整電圧ＣＶが−７０Ｖの場合を示す。図６（ａ１），（ｂ１），（ｃ１）はそれぞれ維持期間中の放電を起している放電セルの各電極の状態を示し、図６（ａ２），（ｂ２），（ｃ２）はそれぞれ維持期間終了後の消去放電後の放電セルの各電極の状態を示す。
【００９４】
図６（ａ１）に示すように、アドレス電極１１に印加される調整電圧ＣＶが０Ｖの場合にスキャン電極１２とサスティン電極１３との間に１８０Ｖの維持パルスＶｉが印加されると、スキャン電極１２には−９０Ｖの壁電荷が蓄えられ、サスティン電極１３には９０Ｖの壁電荷が蓄えられる。また、アドレス電極１１には９０Ｖの壁電荷が蓄えられている。さらに、スキャン電極１２とサスティン電極１３との間に−１８０Ｖの維持パルスＶｊが印加されると、スキャン電極１２には９０Ｖの壁電荷が蓄えられ、サスティン電極１３には−９０Ｖの壁電荷が蓄えられる。このとき、アドレス電極１１には９０Ｖの壁電荷が蓄えられている。
【００９５】
この場合、図６（ａ２）に示すように、維持パルス数の多い維持期間が経過した後の放電セルでは、プライミング効果によりアドレス電極１１に蓄積された正の壁電荷が減少する。例えば、アドレス電極１１に蓄積される９０Ｖの壁電荷の量が７０Ｖまで減少してしまう。また、スキャン電極１２においても負の壁電荷の量が減少し、サスティン電極１３においても正の壁電荷の量が減少する。
【００９６】
この場合、次のサブフィールドのアドレス期間において書き込みパルスＶｗが印加されてもアドレス電極１１とスキャン電極１２との間の実効電圧が放電開始電圧を超えずアドレス放電できない状態となる。
【００９７】
また、書き込みパルスＶｗが印加されずに長い維持期間が経過した後の放電セルでは、前のサブフィールドの初期化後の壁電荷の量を保持できず、次のサブフィールドにおいて書き込みパルスＶｗを印加してもアドレス放電が発生しない。
【００９８】
一方、図６（ｂ１）に示すように、アドレス電極１１に印加される調整電圧ＣＶが−５０Ｖの場合、アドレス電極１１に蓄積される正の電荷の量が５０Ｖ分増加するので、スキャン電極１２とサスティン電極１３との間に１８０Ｖの維持パルスＶｉが印加されると、スキャン電極１２には−９０Ｖの壁電荷が蓄えられ、サスティン電極１３には９０Ｖの壁電荷が蓄えられる。また、アドレス電極１１には、１４０Ｖの壁電荷が蓄えられる。さらに、スキャン電極１２とサスティン電極１３との間に−１８０Ｖの維持パルスＶｊが印加されると、スキャン電極１２には９０Ｖの壁電荷が蓄えられ、サスティン電極１３には−９０Ｖの壁電荷が蓄えられる。このとき、アドレス電極１１には、１４０Ｖの壁電荷が蓄えられている。
【００９９】
この場合、図６（ｂ２）に示すように、維持パルス数の多い維持期間が経過した後の放電セルでは、プライミング効果によりアドレス電極１１に蓄積された正の壁電荷が減少する。例えば、アドレス電極１１に蓄積される１４０Ｖの壁電荷の量が１２０Ｖまで減少してしまう。また、スキャン電極１２においても負の壁電荷の量が減少し、サスティン電極１３においても正の壁電荷の量が減少する。
【０１００】
しかしながら、次のサブフィールドのアドレス期間において書き込みパルスＶｗが印加されると、アドレス電極１１とスキャン電極１２との間の実効電圧が放電開始電圧を超えるのでアドレス放電が行われる。
【０１０１】
また、図６（ｃ１）に示すように、アドレス電極１１に印加される調整電圧ＣＶが−７０Ｖの場合、アドレス電極１１に蓄積される正の電荷の量が７０Ｖ分増加するので、スキャン電極１２とサスティン電極１３との間に１８０Ｖの維持パルスＶｉが印加されると、スキャン電極１２には−９０Ｖの壁電荷が蓄えられ、サスティン電極１３には９０Ｖの壁電荷が蓄えられる。また、アドレス電極１１には、１６０Ｖの壁電荷が蓄えられている。さらに、スキャン電極１２とサスティン電極１３との間に−１８０Ｖの維持パルスＶｊが印加されると、スキャン電極１２には９０Ｖの壁電荷が蓄えられ、サスティン電極１３には−９０Ｖの壁電荷が蓄えられる。このとき、アドレス電極１１には、１６０Ｖの壁電荷が蓄えられている。
【０１０２】
この場合、図６（ｃ２）に示すように、維持パルス数の多い維持期間が経過した後の放電セルでは、プライミング効果によりアドレス電極１１に蓄積された正の壁電荷が減少する。例えば、アドレス電極１１に蓄積される１６０Ｖの壁電荷の量が１４０Ｖまで減少してしまう。また、スキャン電極１２においても負の壁電荷の量が減少し、サスティン電極１３においても正の壁電荷の量が減少する。
【０１０３】
この場合も、次のサブフィールドのアドレス期間において書き込みパルスＶｗが印加されると、アドレス電極１１とスキャン電極１２との間の実効電圧が放電開始電圧を十分に超えるので容易にアドレス放電が行われる。したがって、より長い維持期間が経過した後の放電セルでもアドレス放電を行うことが可能となる。
【０１０４】
以上のように、各サブフィールドの維持期間においてアドレス電極１１に調整電圧ＣＶを印加することにより維持パルス数の多い維持期間を経過した後の放電セルや書き込みパルスＶｗが印加されずアドレス放電しなかった放電セルにおいても、次のサブフィールドのアドレス放電に必要な所定量の壁電荷を各電極に蓄積することができる。
【０１０５】
次に、図７は調整電圧ＣＶの具体例を示す模式図である。図７（ａ）は各サブフィールドを示し、図７（ｂ）はアドレス電極に印加される調整電圧ＣＶを示す。
【０１０６】
図７（ａ）に示すように、各サブフィールドＳＦ１〜ＳＦ５は、初期化期間Ｒ１〜Ｒ５、アドレス期間ＡＤ１〜ＡＤ５、維持期間ＳＵＳ１〜ＳＵＳ５および消去期間ＲＳ１〜ＲＳ５に分離され、サブフィールドＳＦ１の維持期間ＳＵＳ１が２０の重みを有し、サブフィールドＳＦ２の維持期間ＳＵＳ２が２１の重みを有し、サブフィールドＳＦ３の維持期間ＳＵＳ３が２２の重みを有し、サブフィールドＳＦ４の維持期間ＳＵＳ４が２３の重みを有し、サブフィールドＳＦ５の維持期間ＳＵＳ５が２４の重みを有するものとする。この場合、サブフィールドＳＦＳ１〜ＳＦＳ５において維持期間ＳＵＳ１〜ＳＵＳ５の長さが順に長くなる。
【０１０７】
図７（ｂ）に示すように、図２の電圧制御回路３０は、サブフィールド変換部８より与えられる維持期間情報の維持パルス数が多く、維持期間が長い程アドレス電極１１に印加される負の調整電圧ＣＶの絶対値を大きくする。
【０１０８】
すなわち、電圧制御回路３０は、維持期間ＳＵＳ１〜ＳＵＳ５において調整電圧ＣＶの値をそれぞれＣＶ１〜ＣＶ５に設定する。
【０１０９】
図８は維持パルス数と最適な調整電圧ＣＶとの関係の測定結果を示す図である。図８の縦軸は調整電圧ＣＶの絶対値を示し、横軸は維持パルス数を示す。この測定においては、維持パルス数を変えて書き込みパラメータが一定となる調整電圧ＣＶを最適な調整電圧ＣＶとして求めた。ここで、書き込みパラメータとは、プラズマディスプレイ装置の書き込みの形成遅れパラメータおよび統計遅れパラメータを含む（ＩＴＥ Ｔｅｃｈｎｉｃａｌ Ｒｅｐｏｒｔ Ｖｏｌ．１９，Ｎｏ．６６，ＰＰ．５５〜６０，ＩＰＵ’９５−７２，ＩＤＹ’９５−１７７（Ｎｏｖ．１９９５）テレビジョン学会技術報告参照）。
【０１１０】
図８に示すように、書き込みパラメータを一定に維持するためには、維持パルス数が多くなるにつれて、調整電圧ＣＶの絶対値を増加すればよいことがわかる。
【０１１１】
以上のように、本実施の形態のプラズマディスプレイ装置では、各サブフィールドの維持パルス数に応じてアドレス電極１１に印加される調整電圧ＣＶが設定されるので、前のサブフィールドでアドレス放電が行われなかった場合でも次のサブフィールドでアドレス放電を行うために必要な所定量の壁電荷をアドレス電極１１およびスキャン電極１２に保持することができる。
【０１１２】
なお、本実施の形態においては、予め定められた各維持期間の維持パルス数に応じて電圧制御回路３０がアドレス電極１１に印加する調整電圧ＣＶを設定しているが、これに限定されず、本発明は、放電セルの点灯率（点灯する放電セルの数／ＰＤＰ１の全放電セルの数）に応じて各維持期間の維持パルス数を制御するプラズマディスプレイ装置にも適用可能である。この場合、電圧制御回路３０は点灯率に応じて各維持期間の維持パルス数が調整された場合、その調整された維持期間の長さに応じて調整電圧ＣＶの絶対値を設定する。
【０１１３】
また、本実施の形態においては、２５６階調を表示するため１フィールドを８個のサブフィールドに分割し、それぞれのサブフィールドの維持期間の維持パルス数が異なることとしたが、これに限定されず、１フィールドを任意の数のサブフィールドに分割することにより任意の数の階調を表示することができる。この場合、一部のサブフィールドの維持期間の維持パルス数をほぼ同じ数にしてもよい。
【０１１４】
本実施の形態においては、アドレス電極１１が第１の電極に相当し、スキャン電極１２が第２の電極に相当し、サスティン電極１３が第３の電極に相当し、サブフィールド変換部８がサブフィールド分割手段に相当し、アドレス放電が第１の放電に相当し、書き込みパルスＶｗ，Ｖｓが第１のパルス電圧に相当し、アドレスドライバ２およびスキャンドライバ３が第１の電圧印加手段に相当し、維持パルスＶｉ，Ｖｊが第２のパルス電圧に相当し、維持パルス数が第２のパルス電圧のパルス数に相当し、維持期間情報が第２のパルス電圧のパルス数を示す情報に相当し、維持放電が第２の放電に相当し、スキャンドライバ３およびサスティンドライバ４が第２の電圧印加手段に相当し、適応型アドレス電荷調整回路５が電圧調整手段に相当する。
【０１１５】
（第２の実施の形態）
次いで、本発明の第２の実施の形態について説明する。本発明の第２の実施の形態が本発明の第１の実施の形態と異なるのは以下の点である。
【０１１６】
図９は本発明の第２の実施の形態によるプラズマディスプレイ装置の構成を示すブロック図である。
【０１１７】
図９のプラズマディスプレイ装置は、図１に示すプラズマディスプレイ装置の適応型アドレス電荷調整回路５の代わりに適応型スキャン・サスティン電荷調整回路１５を含む。
【０１１８】
サブフィールド変換部８は、各ラインごとの画像データの各画素データを複数のサブフィールドに対応する複数のビットに分割し、各サブフィールドごとに各画素データの各ビットをアドレスドライバ２にシリアルに出力する。
【０１１９】
また、サブフィールド変換部８は、各サブフィールドの維持パルス数を含む維持期間情報を適応型スキャン・サスティン電荷調整回路１５、維持パルス発生回路９ａおよび維持パルス／消去波形発生回路９ｂに与える。適応型スキャン・サスティン電荷調整回路１５は、サブフィールド変換部８より与えられる維持期間情報に応じて調整電圧ＣＶＳを生成し、その調整電圧ＣＶＳをスキャンドライバ３およびサスティンドライバ４に与える。なお、適応型スキャン・サスティン電荷調整回路１５の詳細については後述する。
【０１２０】
アドレスドライバ２は、サブフィールド変換部８から各サブフィールドごとにシリアルに与えられるデータをパラレルデータに変換し、そのパラレルデータに基づいて書き込みパルスを複数のアドレス電極１１に選択的に与える。
【０１２１】
スキャンドライバ３は、初期化波形発生回路１０から与えられる初期化波形、書き込みパルスおよび維持パルスを各スキャン電極１２に順に与える。また、スキャンドライバ３は、適応型スキャン・サスティン電荷調整回路１５から与えられる調整電圧ＣＶＳに応じて後述するように維持期間中のスキャン電極１２の電位を調整する。
【０１２２】
サスティンドライバ４は、維持パルス／消去波形発生回路９ｂから与えられる維持パルスおよび消去波形を複数のサスティン電極１３に与える。また、サスティンドライバ４は、適応型スキャン・サスティン電荷調整回路１５から与えられる調整電圧ＣＶＳに応じて後述するように維持期間中のサスティン電極１３の電位を調整する。
【０１２３】
図１０は適応型スキャン・サスティン電荷調整回路１５の構成の一例を示す構成図である。
【０１２４】
適応型スキャン・サスティン電荷調整回路１５は、電圧制御回路３０、複数の電源回路８１，８２，８３，…，８ｎ、複数のダイオード９１，９２，９３，…，９ｎおよび複数の電界効果トランジスタ１０１，１０２，１０３，…，１０ｎより構成される。ここで、ｎは２以上の整数である。
【０１２５】
なお、電源回路８１，８２，８３，…，８ｎは、各々異なる電圧を出力する。例えば、電源回路８１は７０Ｖの電圧を出力し、電源回路８２は５０Ｖの電圧を出力する。
【０１２６】
図１０に示すように、電源回路８１〜８ｎは、それぞれダイオード９１〜９ｎおよび電界効果トランジスタ１０１〜１０ｎを介して出力ノードＮ１に接続されている。また、電圧制御回路３０の出力配線ＳＤ１，ＳＤ２，ＳＤ３，・・・，ＳＤｎは、電界効果トランジスタ１０１〜１０ｎのゲートにそれぞれ接続されている。
【０１２７】
図１０の電圧制御回路３０には、サブフィールド変換部８より維持期間情報が与えられる。電圧制御回路３０は、与えられる維持期間情報に含まれる維持パルス数に応じて複数の出力配線ＳＤ１，ＳＤ２，ＳＤ３，…，ＳＤｎのうちの１本を選択し、その選択された出力配線に選択信号を出力する。それにより、電界効果トランジスタ１０１〜１０ｎのうち１つがオンし、電源回路８１〜８ｎのうち１つから電圧が調整電圧ＣＶＳとしてスキャンドライバ３およびサスティンドライバ４に供給される。
【０１２８】
例えば、電圧制御回路３０が維持パルス数に応じて出力配線ＳＤ１に選択信号を出力した場合、電界効果トランジスタ１０１がオンし電源回路８１から７０Ｖの電圧が調整電圧ＣＶＳとしてスキャンドライバ３およびサスティンドライバ４に供給される。また、電圧制御回路３０が維持パルス数に応じて出力配線ＳＤ２に選択信号を出力した場合、電界効果トランジスタ１０２がオンし電源回路８２から５０Ｖの電圧が調整電圧ＣＶＳとしてスキャンドライバ３およびサスティンドライバ４に供給される。
【０１２９】
次いで、本発明の第２の実施の形態に係るプラズマディスプレイ装置の駆動方法について説明する。
【０１３０】
図１１は図９のＰＤＰ１の各電極に印加される駆動電圧の一例を示すタイミングチャートである。
【０１３１】
図１１のタイミングチャートは、ＰＤＰ１の垂直方向に配列された１本のアドレス電極１１の駆動電圧、そのアドレス電極１１と交差する１本のスキャン電極１２の駆動電圧および１本のサスティン電極１３の駆動電圧を示している。
【０１３２】
各フィールドは、複数のサブフィールドに分割される。図１１の例では、１フィールドが第１〜第８のサブフィールドに分割されている。各サブフィールドは、スキャン電極１２に初期化波形を印加して全ての放電セルの壁電荷を均一に調整するための初期化動作（セットアップ動作）を行う初期化期間、アドレス電極１１およびスキャン電極１２に書き込みパルスを印加してアドレス放電を行うアドレス期間、スキャン電極１２およびサスティン電極１３に交互に維持パルスを印加して放電を維持させる維持期間およびスキャン電極１２とサスティン電極１３とに消去波形を印加して放電を停止させる消去期間により構成される。
【０１３３】
また、図１１に示す第１〜第８のサブフィールドの維持期間の維持パルス数はそれぞれ異なる。第１〜第８のサブフィールドのうち維持期間で放電セルを点灯させるべきサブフィールドを選択し組み合わせることにより２５６階調の階調表示を行うことができる。
【０１３４】
例えば、放電セルの輝度を最も低くしたい場合、最も維持期間の短いサブフィールドにおいてアドレス放電を行った後に維持パルスを放電セルに印加して発光を維持させ、放電セルの輝度を最も高くしたい場合、第１〜第８のサブフィールドの全てにおいてアドレス放電を行った後に放電セルに維持パルスを印加して発光を維持させる。それにより、１フィールドにおける放電セルの発光回数又は発光時間を調整し、階調表示を行うことができる。
【０１３５】
なお、図３に示す駆動電圧と同様に、第２〜第８のサブフィールドの初期化期間では、第１のサブフィールドでの初期化期間の初期化波形の電圧波形の一部を用いた疑似初期化放電を行うものとする。
【０１３６】
図１１に示す第１のサブフィールドの初期化期間およびアドレス期間におけるアドレス電極１１、スキャン電極１２およびサスティン電極１３の各電極の駆動電圧は、図３に示す第１のサブフィールドの初期化期間およびアドレス期間における各電極の駆動電圧と同様である。
【０１３７】
図１１に示すように、第１のサブフィールドの維持期間においては、スキャン電極１２およびサスティン電極１３に維持期間の長さに応じた調整電圧ＣＶＳが印加される。さらに、スキャン電極１２には調整電圧ＣＶＳに加えて一定周期の維持パルスＶｉが印加され、サスティン電極１３にも調整電圧ＣＶＳに加えて一定周期の維持パルスＶｊが印加される。以下、維持パルスＶｉを調整電圧ＣＶＳの電圧分オフセットした駆動電圧波形を維持パルスＶＩと呼び、維持パルスＶｊを調整電圧ＣＶＳの電圧分オフセットした駆動電圧波形を維持パルスＶＪと呼ぶ。スキャン電極１２に印加される維持パルスＶＩの位相は、サスティン電極１３に印加される維持パルスＶＪの位相に対して１８０度ずれている。
【０１３８】
次に、図１２はスキャン電極１２およびサスティン電極１３に印加される調整電圧ＣＶＳの働きを示す模式図である。
【０１３９】
図１２（ａ１），（ａ２）はスキャン電極１２およびサスティン電極１３に印加される調整電圧ＣＶＳが０Ｖの場合を示し、図１２（ｂ１），（ｂ２）はスキャン電極１２およびサスティン電極１３に印加される調整電圧ＣＶＳが５０Ｖの場合を示し、図１２（ｃ１），（ｃ２）はスキャン電極１２およびサスティン電極１３に印加される調整電圧ＣＶＳが７０Ｖの場合を示す。図１２（ａ１），（ｂ１），（ｃ１）はそれぞれ維持期間中の放電を起している放電セルの各電極の状態を示し、図１２（ａ２），（ｂ２），（ｃ２）はそれぞれ維持期間終了後の消去放電後の放電セルの各電極の状態を示す。
【０１４０】
図１２（ａ１）に示すように、スキャン電極１２およびサスティン電極１３に印加される調整電圧ＣＶＳが０Ｖの場合にスキャン電極１２とサスティン電極１３との間に１８０Ｖの維持パルスＶｉが印加されると、スキャン電極１２には−９０Ｖの壁電荷が蓄えられ、サスティン電極１３には９０Ｖの壁電荷が蓄えられる。また、アドレス電極１１に９０Ｖの壁電荷が蓄えられる。さらに、スキャン電極１２とサスティン電極１３との間に−１８０Ｖの維持パルスＶｊが印加されると、スキャン電極１２には９０Ｖの壁電荷が蓄えられ、サスティン電極１３には−９０Ｖの壁電荷が蓄えられる。このとき、アドレス電極１１に９０Ｖの壁電荷が蓄えられている。
【０１４１】
この場合、図１２（ａ２）に示すように、維持パルス数の多い維持期間が経過した後の放電セルでは、プライミング効果によりアドレス電極１１に蓄積された正の壁電荷が減少する。例えば、アドレス電極１１に蓄積される９０Ｖの壁電荷の量が７０Ｖまで減少してしまう。また、スキャン電極１２においても負の壁電荷の量が減少し、サスティン電極１３においても正の壁電荷の量が減少する。
【０１４２】
この場合、次のサブフィールドのアドレス期間において書き込みパルスＶｗが印加されてもアドレス電極１１とスキャン電極１２との間の実効電圧が放電開始電圧を超えずアドレス放電できない状態となる。
【０１４３】
また、書き込みパルスＶｗが印加されずに長い維持期間が経過した後の放電セルでは、前のサブフィールドの初期化後の壁電荷の量を保持できず、次のサブフィールドにおいて書き込みパルスＶｗを印加してもアドレス放電が発生しない。
【０１４４】
一方、図１２（ｂ１）に示すように、スキャン電極１２およびサスティン電極１３に印加される調整電圧ＣＶＳが５０Ｖの場合、スキャン電極１２とサスティン電極１３との間に１８０Ｖの維持パルスＶｉが印加されると、アドレス電極１１に蓄積される正の電荷の量が５０Ｖ分増加し、スキャン電極１２には−９０Ｖの壁電荷が蓄えられ、サスティン電極１３には９０Ｖの壁電荷が蓄えられている。また、アドレス電極１１には、１４０Ｖの壁電荷が蓄えられる。さらに、スキャン電極１２とサスティン電極１３との間に−１８０Ｖの維持パルスＶｊが印加されると、スキャン電極１２には９０Ｖの壁電荷が蓄えられ、サスティン電極１３には−９０Ｖの壁電荷が蓄えられている。このとき、アドレス電極１１には、１４０Ｖの壁電荷が蓄えられている。
【０１４５】
この場合、図１２（ｂ２）に示すように、維持パルス数の多い維持期間が経過した後の放電セルでは、プライミング効果によりアドレス電極１１に蓄積された正の壁電荷が減少する。例えば、アドレス電極１１に蓄積される１４０Ｖの壁電荷の量が１２０Ｖまで減少してしまう。また、スキャン電極１２においても負の壁電荷の量が減少し、サスティン電極１３においても正の壁電荷の量が減少する。
【０１４６】
しかしながら、次のサブフィールドのアドレス期間において書き込みパルスＶｗが印加されると、アドレス電極１１とスキャン電極１２との間の実効電圧が放電開始電圧を超えるのでアドレス放電が行われる。
【０１４７】
また、図１２（ｃ１）に示すように、スキャン電極１２およびサスティン電極１３に印加される調整電圧ＣＶＳが７０Ｖの場合、スキャン電極１２とサスティン電極１３との間に１８０Ｖの維持パルスＶｉが印加されると、アドレス電極１１に蓄積される正の電荷の量が７０Ｖ分増加し、スキャン電極１２には−９０Ｖの壁電荷が蓄えられ、サスティン電極１３には９０Ｖの壁電荷が蓄えられる。また、アドレス電極１１には、１６０Ｖの壁電荷が蓄えられる。さらに、スキャン電極１２とサスティン電極１３との間に−１８０Ｖの維持パルスＶｊが印加されると、スキャン電極１２には９０Ｖの壁電荷が蓄えられ、サスティン電極１３には−９０Ｖの壁電荷が蓄えられる。このとき、アドレス電極１１には、１６０Ｖの壁電荷が蓄えられている。
【０１４８】
この場合、図１２（ｃ２）に示すように、維持パルス数の多い維持期間が経過した後の放電セルでは、プライミング効果によりアドレス電極１１に蓄積された正の壁電荷が減少する。例えば、アドレス電極１１に蓄積される１６０Ｖの壁電荷の量が１４０Ｖまで減少してしまう。また、スキャン電極１２においても負の壁電荷の量が減少し、サスティン電極１３においても正の壁電荷の量が減少する。
【０１４９】
この場合も、次のサブフィールドのアドレス期間において書き込みパルスＶｗが印加されると、アドレス電極１１とスキャン電極１２との間の実効電圧が放電開始電圧を十分に超えるので容易にアドレス放電が行われる。この場合、より長い維持期間が経過した後の放電セルでもアドレス放電を行うことが可能となる。
【０１５０】
以上のように、スキャン電極１２およびサスティン電極１３に調整電圧ＣＶＳを印加することにより維持パルス数の多い維持期間を経過した後の放電セルや書き込みパルスＶｗが印加されずアドレス放電しなかった放電セルにおいても、次のサブフィールドのアドレス放電に必要な所定量の壁電荷を各電極に蓄積することができる。
【０１５１】
なお、図７に示す調整電圧ＣＶと同様に、サブフィールド変換部８より与えられる維持期間情報の維持パルス数が多い程、スキャン電極１２およびサスティン電極１３に印加される正の調整電圧ＣＶＳの絶対値が大きく設定される。
【０１５２】
本実施の形態においては、アドレス電極１１が第１の電極に相当し、スキャン電極１２が第２の電極に相当し、サスティン電極１３が第３の電極に相当し、サブフィールド変換部８がサブフィールド分割手段に相当し、アドレス放電が第１の放電に相当し、書き込みパルスＶｗ，Ｖｓが第１のパルス電圧に相当し、アドレスドライバ２およびスキャンドライバ３が第１の電圧印加手段に相当し、維持パルスＶｉ，Ｖｊが第２のパルス電圧に相当し、維持パルス数が第２のパルス電圧のパルス数に相当し、維持期間情報が第２のパルス電圧のパルス数を示す情報に相当し、維持放電が第２の放電に相当し、スキャンドライバ３およびサスティンドライバ４が第２の電圧印加手段に相当し、適応型スキャン・サスティン電荷調整回路１５が電圧調整手段に相当する。
【０１５３】
【発明の効果】
本発明によれば、維持期間において第１の電極と第２の電極との間の電圧および第１の電極と第３の電極との間の電圧がその維持期間の第２のパルス電圧のパルス数に基づいて調整されることにより、第１、第２および第３の電極に蓄積される壁電荷の量が調整される。それにより、第１の放電が行われない放電セルの維持期間中にプライミング効果により壁電荷の量が減少しても、その壁電荷の量が十分に補われる。その結果、各サブフィールドで第１の放電が行われなかった放電セルにおいても次のサブフィールドで第１の放電を行うために必要な所定量の壁電荷を第１の電極、第２の電極および第３の電極に保持することができ、放電の安定化を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態によるプラズマディスプレイ装置の構成を示すブロック図
【図２】適応型アドレス電荷調整回路の構成の一例を示す構成図
【図３】図１のＰＤＰの各電極に印加される駆動電圧の一例を示すタイミングチャート
【図４】書き込みパルスが印加された放電セルの壁電荷の状態を示す模式図
【図５】書き込みパルスが印加されない放電セルの壁電荷の状態を示す模式図
【図６】アドレス電極に印加される調整電圧ＣＶの働きを示す模式図
【図７】調整電圧ＣＶの具体例を示す模式図
【図８】維持パルス数と最適な調整電圧との関係の測定結果を示す図
【図９】本発明の第２の実施の形態によるプラズマディスプレイ装置の構成を示すブロック図
【図１０】適応型スキャン・サスティン電荷調整回路の構成の一例を示す構成図
【図１１】図９のＰＤＰの各電極に印加される駆動電圧の一例を示すタイミングチャート
【図１２】スキャン電極およびサスティン電極に印加される調整電圧ＣＶＳの働きを示す模式図
【図１３】ＡＣ型ＰＤＰにおける放電セルの駆動方法を説明するための図
【図１４】従来のプラズマディスプレイ装置の主としてＰＤＰ（プラズマディスプレイパネル）の構成を示す模式図
【図１５】ＡＣ型ＰＤＰにおける３電極面放電セルの模式的断面図
【図１６】ＡＤＳ方式を説明するための図
【符号の説明】
１ ＰＤＰ（プラズマディスプレイ）
２ アドレスドライバ
３ スキャンドライバ
４ サスティンドライバ
５ 適応型アドレス電荷調整回路
６ Ａ／Ｄコンバータ
７ 走査数変換部
８ サブフィールド変換部
９ａ 維持パルス発生回路
９ｂ 維持パルス／消去波形発生回路
１０ 初期化波形発生回路
１１ アドレス電極
１２ スキャン電極
１３ サスティン電極
１５ 適応型スキャン・サスティン電荷調整回路
【発明の属する技術分野】
本発明は、放電を制御することにより画像を表示する表示装置およびその駆動方法に関する。
【０００２】
【従来の技術】
ＰＤＰ（プラズマディスプレイパネル）を用いたプラズマディスプレイ装置は、薄型化および大画面化が可能であるという利点を有する。このプラズマディスプレイ装置では、ガス放電の際の発光を利用することにより画像を表示している。
【０００３】
図１３はＡＣ型ＰＤＰにおける放電セルの駆動方法を説明するための図である。図１３に示すように、ＡＣ型ＰＤＰの放電セルにおいては、対向する電極３０１，３０２の表面がそれぞれ誘電体層３０３，３０４で覆われている。
【０００４】
図１３（ａ）に示すように、電極３０１，３０２間に放電開始電圧よりも低い電圧を印加した場合には、放電が起こらない。図１３（ｂ）に示すように、電極３０１，３０２間に放電開始電圧よりも高いパルス状の電圧（書き込みパルス）を印加すると、放電が発生する。放電が発生すると、負電荷は電極３０１の方向に進んで誘電体層３０３の壁面に蓄積され、正電荷は電極３０２の方向に進んで誘電体層３０４の壁面に蓄積される。誘電体層３０３，３０４の壁面に蓄積された電荷を壁電荷と呼ぶ。また、この壁電荷により誘起された電圧を壁電圧と呼ぶ。
【０００５】
図１３（ｃ）に示すように、誘電体層３０３の壁面には負の壁電荷が蓄積され、誘電体層３０４の壁面には正の壁電荷が蓄積される。この場合、壁電圧の極性は、外部印加電圧の極性と逆向きであるため、放電の進行に従って放電空間内における実効電圧が低下し、放電は自動的に停止する。
【０００６】
図１３（ｄ）に示すように、外部印加電圧の極性を反転させると、壁電圧の極性が外部印加電圧の極性と同じ向きになるため、放電空間内における実効電圧が高くなる。実効電圧が放電開始電圧を超えると、逆極性の放電が発生する。それにより、正電荷が電極３０１の方向に進み、すでに誘電体層３０３に蓄積されている負の壁電荷を中和し、負電荷が電極３０２の方向に進み、すでに誘電体層３０４に蓄積されている正の壁電荷を中和する。
【０００７】
そして、図１３（ｅ）に示すように、誘電体層３０３，３０４の壁面にそれぞれ正および負の壁電荷が蓄積される。この場合、壁電圧の極性が外部印加電圧の極性と逆向きであるため、放電の進行に従って放電空間内における実効電圧が低下し、放電が停止する。
【０００８】
さらに、図１３（ｆ）に示すように、外部印加電圧の極性を反転させると、逆極性の放電が発生し、負電荷は電極３０１の方向に進み、正電荷は電極３０２の方向に進み、図１３（ｃ）の状態に戻る。
【０００９】
図１３（ｇ）に示すように、電極３０１，３０２間に壁電圧と逆極性の消去波形を印加することにより誘電体層３０３，３０４の壁面に蓄積された壁電荷を消滅させて放電を終了させることができる。この消去波形のパルス幅は、残留壁電荷を打ち消すことができかつ新たに逆極性の壁電荷を蓄積することができないように狭く設定される。一旦壁電荷が消滅すると、図１３（ｈ）に示すように、次の維持パルスを印加しても放電は発生しない。
【００１０】
このように、放電開始電圧よりも高い書き込みパルスを印加することにより一旦放電が開始された後は、壁電荷の働きにより放電開始電圧よりも低い外部印加電圧（維持パルス）の極性を反転させることにより放電を持続させることができる。書き込みパルスを印加することにより放電を開始させることをアドレス放電と呼び、アドレス放電を行う期間をアドレス期間と呼び、交互に反転する維持パルスを印加することにより放電を持続させることを維持放電と呼び、維持放電を行う期間を維持期間と呼び、消去波形を印加する期間を消去期間と呼ぶ。
【００１１】
図１４は従来のプラズマディスプレイ装置の主としてＰＤＰ（プラズマディスプレイパネル）の構成を示す模式図である。
【００１２】
図１４に示すように、ＰＤＰ１は、複数のアドレス電極１１、複数のスキャン電極（走査電極）１２および複数のサスティン電極（維持電極）１３を含む。複数のアドレス電極１１は画面の垂直方向に配列され、複数のスキャン電極１２および複数のサスティン電極１３は画面の水平方向に配列されている。複数のサスティン電極１３は共通に接続されている。
【００１３】
アドレス電極１１、スキャン電極１２およびサスティン電極１３の各交点に放電セルが形成されている。各放電セルが画面上の画素を構成する。
【００１４】
アドレスドライバ２は、画像データに応じて複数のアドレス電極１１を駆動する。スキャンドライバ３は、複数のスキャン電極１２を順に駆動する。サスティンドライバ４は、複数のサスティン電極１３を共通に駆動する。
【００１５】
図１５はＡＣ型ＰＤＰにおける３電極面放電セルの模式的断面図である。
図１５に示す放電セル２００においては、表面ガラス基板２０１上に対になるスキャン電極１２およびサスティン電極１３が画面の水平方向に形成され、それらのスキャン電極１２およびサスティン電極１３は透明誘電体層２０２および保護層２０３で覆われている。一方、表面ガラス基板２０１に対向する裏面ガラス基板２０４上にはアドレス電極１１が画面の垂直方向に形成され、アドレス電極１１上には透明誘電体層２０５が形成されている。透明誘電体層２０５上には蛍光体２０６が塗布されている。
【００１６】
この放電セル２００では、アドレス電極１１とスキャン電極１２との間に書き込みパルスを印加することによりアドレス電極１１とスキャン電極１２との間でアドレス放電が発生した後、スキャン電極１２とサスティン電極１３との間に交互に反転する周期的な維持パルスを印加することによりスキャン電極１２とサスティン電極１３との間で維持放電が行われる。
【００１７】
ＡＣ型ＰＤＰにおける階調表示駆動方式としては、アドレス放電を行うアドレス期間と維持放電を行う維持期間とを分離して放電セルを放電させるＡＤＳ（Ａｄｄｒｅｓｓ ａｎｄ Ｄｉｓｐｌａｙ−ｐｅｒｉｏｄ Ｓｅｐａｒａｔｅｄ；アドレス・表示期間分離）方式が用いられている。
【００１８】
図１６はＡＤＳ方式を説明するための図である。図１６の縦軸は第１ラインから第ｍラインまでのスキャン電極の走査方向（垂直走査方向）を示し、横軸は時間を示す。
【００１９】
ＡＤＳ方式では、１フィールド（１／６０秒＝１６．６７ｍｓ）を複数のサブフィールドに時間的に分割する。例えば、８ビットで２５６階調表示を行う場合には、１フィールドを８つのサブフィールドに分割する。また、各サブフィールドは、点灯セル選択のためのアドレス放電が行われるアドレス期間と、表示のための維持放電が行われる維持期間（発光期間）とに分割される。
【００２０】
図１６の例では、１フィールドが４つのサブフィールドＳＦ１，ＳＦ２，ＳＦ３およびＳＦ４に時間的に分割されている。サブフィールドＳＦ１はアドレス期間ＡＤ１と維持期間ＳＵＳ１とに分離され、サブフィールドＳＦ２はアドレス期間ＡＤ２と維持期間ＳＵＳ２とに分離され、サブフィールドＳＦ３はアドレス期間ＡＤ３と維持期間ＳＵＳ３とに分離され、サブフィールドＳＦ４はアドレス期間ＡＤ４と維持期間ＳＵＳ４とに分離されている。
【００２１】
ＡＤＳ方式では、各サブフィールドで第１ラインから第ｍラインまでＰＤＰの全面にアドレス放電による走査が行われ、ＰＤＰの全面のアドレス放電の終了時に維持放電が行われる。
【００２２】
また、ＡＤＳ方式では、ＰＤＰの放電セルの輝度を最も低くしたい場合、最も維持期間の短いサブフィールドＳＦ４のみにおいてアドレス放電を行った後に維持パルスを放電セルに印加して発光を維持させ、ＰＤＰの放電セルの輝度を最も高くしたい場合、サブフィールドＳＦ１〜サブフィールドＳＦ４の全てにおいてアドレス放電を行った後に維持パルスを放電セルに印加して発光を維持させる。このように、ＡＤＳ方式では、ＰＤＰの放電セルを点灯させる維持期間を選択することにより階調表示を行うことができる。上記のようなＡＤＳ方式のプラズマディスプレイ装置において、全放電セルの壁電荷を均一に調整するために１フィールドごとに全放電セルに対する初期化を行うことが提案されている（特許文献１，２参照。）。
【００２３】
【特許文献１】
特開２０００−２１４８２３号公報
【特許文献２】
特開２０００−２４２２２４号公報
【００２４】
【発明が解決しようとする課題】
しかしながら、１フィールドごとに初期化を行った場合でも、ＰＤＰを構成する放電セルの一部に書き込みパルスを印加したときに、その放電セルがアドレス放電しないことがある。
【００２５】
これは、維持放電により放電空間の電荷が励起され、電荷が移動しやすい状態になっており、これによって次のサブフィールドの書き込みのために蓄積した壁電荷が減少してしまうことに起因すると考えられる。
【００２６】
本発明の目的は、放電の安定化が図られた表示装置およびその駆動方法を提供することである。
【００２７】
【課題を解決するための手段】
（第１の発明）
第１の発明に係る表示装置は、第１の方向に配列された複数の第１の電極と、第１の方向と交差する第２の方向に沿って配列された複数の第２の電極と、第２の方向に沿って配列された複数の第３の電極と、複数の第１の電極、複数の第２の電極および複数の第３の電極の交点に設けられた複数の放電セルと、各フィールドをアドレス期間および維持期間をそれぞれ含む複数のサブフィールドに時間的に分割するサブフィールド分割手段と、各サブフィールドのアドレス期間において選択された第１の電極と第２の電極との間に第１の放電を起こさせるための第１のパルス電圧を印加する第１の電圧印加手段と、維持期間に第２の電極と第３の電極との間に第２の放電を起こさせるための交互に反転する第２のパルス電圧を周期的に印加する第２の電圧印加手段と、各維持期間において第１の電極と第２の電極との間の電圧および第１の電極と第３の電極との間の電圧をその維持期間の第２のパルス電圧のパルス数に基づいて調整する電圧調整手段とを備えたものである。
【００２８】
第１の発明に係る表示装置においては、複数の第１の電極が第１の方向に配列され、複数の第２の電極が第１の方向と交差する第２の方向に沿って配列され、複数の第３の電極が第２の方向に沿って配列され、複数の第１の電極、複数の第２の電極および複数の第３の電極の交点に複数の放電セルが設けられる。
【００２９】
サブフィールド分割手段により各フィールドがアドレス期間および維持期間をそれぞれ含む複数のサブフィールドに時間的に分割される。各サブフィールドのアドレス期間において選択された第１の電極と第２の電極との間に第１のパルス電圧が第１の電圧印加手段により印加されることにより第１の放電が起こる。維持期間に第２の電極と第３の電極との間に交互に反転する第２のパルス電圧が第２の電圧印加手段により周期的に印加されることにより第２の放電が起こる。
【００３０】
この場合、維持期間において第１の電極と第２の電極との間の電圧および第１の電極と第３の電極との間の電圧がその維持期間の第２のパルス電圧のパルス数に基づいて調整されることにより、第１、第２および第３の電極に蓄積される壁電荷の量が調整される。それにより、第１の放電が行われない放電セルの維持期間中にプライミング効果により壁電荷の量が減少しても、その壁電荷の量が十分に補われる。その結果、各サブフィールドで第１の放電が行われなかった放電セルにおいても次のサブフィールドで第１の放電を行うために必要な所定量の壁電荷を第１の電極、第２の電極および第３の電極に保持することができ、放電の安定化を図ることができる。
【００３１】
（第２の発明）
第２の発明に係る表示装置は、第１の発明に係る表示装置の構成において、電圧調整手段は、各維持期間において第１の電極の電位をその維持期間の第２のパルス電圧のパルス数に基づいて調整するものである。
【００３２】
この場合、各維持期間の第２のパルス電圧のパルス数に応じて第１の電極の電位を調整することにより
第１の電極と第２の電極との間の電圧および第１の電極と第３の電極との間の電圧を調整することができる。その結果、各サブフィールドで第１の放電が行われなかった放電セルにおいても次のサブフィールドで第１の放電を行うために必要な所定量の壁電荷を第１の電極、第２の電極および第３の電極に保持することができる。
【００３３】
（第３の発明）
第３の発明に係る表示装置は、第１の発明に係る表示装置の構成において、電圧調整手段は、各維持期間において第２の電極および第３の電極の電位をその維持期間の第２のパルス電圧のパルス数に基づいて調整するものである。
【００３４】
この場合、各維持期間の第２のパルス電圧のパルス数に応じて第２の電極および第３の電極の電位を調整することにより第１の電極と第２の電極との間の電圧および第１の電極と第３の電極との間の電圧を調整することができる。その結果、各サブフィールドで第１の放電が行われなかった放電セルにおいても次のサブフィールドで第１の放電を行うために必要な所定量の壁電荷を第１の電極、第２の電極および第３の電極に保持することができる。
【００３５】
（第４の発明）
第４の発明に係る表示装置は、第１〜第３のいずれかの発明に係る表示装置の構成において、電圧調整手段は、維持期間の第２のパルス電圧のパルス数が多いほど第１の電極と第２の電極との間の電圧および第１の電極と第３の電極との間の電圧が大きくなるように第１の電極と第２の電極との間の電圧および第１の電極と第３の電極との間の電圧を調整するものである。
【００３６】
この場合、第１の放電が行われなかった放電セルにおいて維持期間の第２のパルス電圧のパルス数が多いほどプライミング効果による壁電荷の減少量が大きくなる。したがって、維持期間の第２のパルス電圧のパルス数が多いほど第１の電極と第２の電極との間の電圧および第１の電極と第３の電極との間の電圧が大きくなるように第１の電極と第２の電極との間の電圧および第１の電極と第３の電極との間の電圧を調整することにより、サブフィールドの維持期間の第２のパルス電圧のパルス数に応じて、次のサブフィールドで第１の放電を行うために必要な十分の壁電荷を第１の電極、第２の電極および第３の電極に保持することができる。
【００３７】
（第５の発明）
第５の発明に係る表示装置は、第１〜第４のいずれかの発明に係る表示装置の構成において、サブフィールド分割手段は、各サブフィールドにおける第２のパルス電圧のパルス数を示す情報を出力し、電圧調整手段は、サブフィールド分割手段から出力される情報に基づいて各維持期間において第１の電極と第２の電極との間の電圧および第１の電極と第３の電極との間の電圧を調整するものである。
【００３８】
この場合、第２のパルス電圧のパルス数に基づいて各維持期間において第１の電極と第２の電極との間の電圧および第１の電極と第３の電極との間の電圧が調整される。それにより、第２のパルス電圧のパルス数を制御される場合でも、制御された維持パルス数に応じて第１の電極と第２の電極との間の電圧および第１の電極と第３の電極との間の電圧が調整される。また、第２のパルス電圧のパルス数に応じて減少する壁電荷の量を予め補充して保持することができる。
【００３９】
（第６の発明）
第６の発明に係る表示装置の駆動方法は、第１の方向に配列された複数の第１の電極と、第１の方向と交差する第２の方向に沿って配列された複数の第２の電極と、第２の方向に沿って配列された複数の第３の電極と、複数の第１の電極、複数の第２の電極および複数の第３の電極の交点に設けられた複数の放電セルとを備えた表示装置の駆動方法であって、各フィールドをアドレス期間および維持期間をそれぞれ含む複数のサブフィールドに時間的に分割するステップと、各サブフィールドのアドレス期間において選択された第１の電極と第２の電極との間に第１の放電を起こさせるための第１のパルス電圧を印加するステップと、維持期間に第２の電極と第３の電極との間に第２の放電を起こさせるための交互に反転する第２のパルス電圧を周期的に印加するステップと、各維持期間において第１の電極と第２の電極との間の電圧および第１の電極と第３の電極との間の電圧をその維持期間の第２のパルス電圧のパルス数に基づいて調整するステップとを備えたものである。
【００４０】
第６の発明に係る表示装置の駆動方法においては、各フィールドがアドレス期間および維持期間をそれぞれ含む複数のサブフィールドに時間的に分割され、各サブフィールドのアドレス期間において選択された第１の電極と第２の電極との間に第１の放電を起こさせるための第１のパルス電圧が印加され、維持期間に第２の電極と第３の電極との間に第２の放電を起こさせるための交互に反転する第２のパルス電圧が周期的に印加され、各維持期間において第１の電極と第２の電極との間の電圧および第１の電極と第３の電極との間の電圧がその維持期間の第２のパルス電圧のパルス数に基づいて調整される。
【００４１】
この場合、維持期間において第１の電極と第２の電極との間の電圧および第１の電極と第３の電極との間の電圧がその維持期間の第２のパルス電圧のパルス数に基づいて調整されることにより、第１、第２および第３の電極に蓄積される壁電荷の量が調整される。それにより、第１の放電が行われない放電セルの維持期間中にプライミング効果により壁電荷の量が減少しても、その壁電荷の量が十分に補われる。その結果、各サブフィールドで第１の放電が行われなかった放電セルにおいても次のサブフィールドで第１の放電を行うために必要な所定量の壁電荷を第１の電極、第２の電極および第３の電極に保持することができ、放電の安定化を図ることができる。
【００４２】
【発明の実施の形態】
以下、本発明に係る表示装置の一例としてプラズマディスプレイ装置について説明する。
【００４３】
（第１の実施の形態）
図１は本発明の第１の実施の形態によるプラズマディスプレイ装置の構成を示すブロック図である。
【００４４】
図１のプラズマディスプレイ装置は、ＰＤＰ（プラズマディスプレイパネル）１、アドレスドライバ２、スキャンドライバ３、サスティンドライバ４、適応型アドレス電荷調整回路５、Ａ／Ｄコンバータ（アナログ／デジタル変換器）６、走査数変換部７、サブフィールド変換部８、維持パルス発生回路９ａ、維持パルス／消去波形発生回路９ｂおよび初期化波形発生回路１０を含む。
【００４５】
Ａ／Ｄコンバータ６には、映像信号ＶＤが入力される。また、Ａ／Ｄコンバータ６、走査数変換部７、サブフィールド変換部８、維持パルス発生回路９ａ、維持パルス／消去波形発生回路９ｂおよび初期化波形発生回路１０には水平同期信号Ｈおよび垂直同期信号Ｖが与えられる。
【００４６】
Ａ／Ｄコンバータ６は、入力されたアナログの映像信号ＶＤを水平同期信号Ｈおよび垂直同期信号Ｖに基づいてデジタルの画像データに変換し、その画像データを走査数変換部７に与える。走査数変換部７は、Ａ／Ｄコンバータ６より与えられた画像データをＰＤＰ１の画素数に応じたライン数の画像データに変換し、各ラインごとの画像データをサブフィールド変換部８に与える。各ラインごとの画像データは、ＰＤＰ１を構成する各ラインが有する複数の画素にそれぞれ対応する複数の画素データからなる。
【００４７】
サブフィールド変換部８は、各ラインごとの画像データの各画素データを複数のサブフィールドに対応する複数のビットに分割し、各サブフィールドごとに各画素データの各ビットをアドレスドライバ２にシリアルに出力する。
【００４８】
また、サブフィールド変換部８は、各サブフィールドの維持パルス数を含む維持期間情報を適応型アドレス電荷調整回路５、維持パルス発生回路９ａおよび維持パルス／消去波形発生回路９ｂに与える。適応型アドレス電荷調整回路５は、サブフィールド変換部８より与えられる維持期間情報に応じて調整電圧ＣＶを生成し、その調整電圧ＣＶをアドレスドライバ２に与える。なお、適応型アドレス電荷調整回路５の詳細については後述する。
【００４９】
維持パルス発生回路９ａは、維持期間情報に基づいて維持パルスを生成し、初期化波形発生回路１０に与える。初期化波形発生回路１０は、水平同期信号Ｈおよび垂直同期信号Ｖに基づいて初期化波形を生成し、維持パルス発生回路９ａより与えられる維持パルスとともにスキャンドライバ３に出力する。
【００５０】
一方、維持パルス／消去波形発生回路９ｂは、水平同期信号Ｈ、垂直同期信号Ｖおよび維持期間情報に基づいて維持パルスおよび消去波形を生成し、サスティンドライバ４に出力する。
【００５１】
図１のＰＤＰ１は、複数のアドレス電極（データ電極）１１、複数のスキャン電極（走査電極）１２および複数のサスティン電極（維持電極）１３を含む。複数のアドレス電極１１は画面の垂直方向に配列され、複数のスキャン電極１２および複数のサスティン電極１３は画面の水平方向に配列されている。複数のサスティン電極１３は共通に接続されている。
【００５２】
アドレス電極１１、スキャン電極１２およびサスティン電極１３の各交点に放電セルが形成され、各放電セルが画面上の画素を構成する。
【００５３】
アドレスドライバ２は、サブフィールド変換部８から各サブフィールドごとにシリアルに与えられるデータをパラレルデータに変換し、そのパラレルデータに基づいて書き込みパルスを複数のアドレス電極１１に選択的に与える。また、アドレスドライバ２は、適応型アドレス電荷調整回路５から与えられる調整電圧ＣＶに応じて後述するように維持期間中のアドレス電極１１の電位を調整する。
【００５４】
スキャンドライバ３は、初期化波形発生回路１０から与えられる初期化波形、書き込みパルスおよび維持パルスを各スキャン電極１２に順に与える。
【００５５】
サスティンドライバ４は、維持パルス／消去波形発生回路９ｂから与えられる維持パルスおよび消去波形を複数のサスティン電極１３に与える。
【００５６】
図２は適応型アドレス電荷調整回路５の構成の一例を示す構成図である。
適応型アドレス電荷調整回路５は、電圧制御回路３０、複数の電源回路５１，５２，５３，…，５ｎ、複数のダイオード６１，６２，６３，…，６ｎおよび複数の電界効果トランジスタ７１，７２，７３，…，７ｎより構成される。ここで、ｎは２以上の整数である。
【００５７】
なお、電源回路５１，５２，５３，…，５ｎは、各々異なる電圧を出力する。例えば、電源回路５１は−７０Ｖの電圧を出力し、電源回路５２は−５０Ｖの電圧を出力する。
【００５８】
図２に示すように、電源回路５１〜５ｎは、それぞれダイオード６１〜６ｎおよび電界効果トランジスタ７１〜７ｎを介して出力ノードＮ１に接続されている。また、電圧制御回路３０の出力配線ＳＤ１，ＳＤ２，ＳＤ３，・・・，ＳＤｎは、電界効果トランジスタ７１〜７ｎのゲートにそれぞれ接続されている。
【００５９】
図２の電圧制御回路３０には、サブフィールド変換部８より維持期間情報が与えられる。電圧制御回路３０は、与えられる維持期間情報に含まれる維持パルス数に応じて複数の出力配線ＳＤ１，ＳＤ２，ＳＤ３，…，ＳＤｎのうちの１本を選択し、その選択された出力配線に選択信号を出力する。それにより、電界効果トランジスタ７１〜７ｎのうち１つがオンし、電源回路５１〜５ｎのうち１つから電圧が調整電圧ＣＶとしてアドレスドライバ２に供給される。
【００６０】
例えば、電圧制御回路３０が維持パルス数に応じて出力配線ＳＤ１に選択信号を出力した場合、電界効果トランジスタ７１がオンし電源回路５１から−７０Ｖの電圧が調整電圧ＣＶとしてアドレスドライバ２に供給される。また、電圧制御回路３０が維持パルス数に応じて出力配線ＳＤ２に選択信号を出力した場合、電界効果トランジスタ７２がオンし電源回路５２から−５０Ｖの電圧が調整電圧ＣＶとしてアドレスドライバ２に供給される。
【００６１】
次いで、本発明の第１の実施の形態に係るプラズマディスプレイ装置の駆動方法について説明する。
【００６２】
図３は図１のＰＤＰ１の各電極に印加される駆動電圧の一例を示すタイミングチャートである。また、図４は書き込みパルスが印加された放電セルの壁電荷の状態を示す模式図であり、図５は書き込みパルスが印加されない放電セルの壁電荷の状態を示す模式図である。
【００６３】
図３のタイミングチャートは、ＰＤＰ１の垂直方向に配列された１本のアドレス電極１１の駆動電圧、そのアドレス電極１１と交差する１本のスキャン電極１２の駆動電圧および１本のサスティン電極１３の駆動電圧を示している。
【００６４】
各フィールドは、複数のサブフィールドに分割される。図３の例では、１フィールドが第１〜第８のサブフィールドに分割されている。各サブフィールドは、スキャン電極１２に初期化波形を印加して全ての放電セルの壁電荷を均一に調整するための初期化動作（セットアップ動作）を行う初期化期間、アドレス電極１１およびスキャン電極１２に書き込みパルスを印加してアドレス放電を行うアドレス期間、スキャン電極１２およびサスティン電極１３に交互に維持パルスを印加して放電を維持させる維持期間およびスキャン電極１２とサスティン電極１３とに消去波形を印加して放電を停止させる消去期間により構成される。
【００６５】
また、図４（ａ）および図５（ａ）は初期化期間後の放電セルの状態を示し、図４（ｂ）および図５（ｂ）はアドレス期間中の放電セルの状態を示し、図４（ｃ）および図５（ｃ）は維持期間中の放電セルの状態を示し、図４（ｄ）および図５（ｄ）は消去期間中の放電セルの状態を示し、図４（ｅ）および図５（ｅ）は次のサブフィールドの初期化期間後の放電セルの状態を示す。
【００６６】
また、図３に示す第１〜第８のサブフィールドの維持期間の維持パルス数はそれぞれ異なる。第１〜第８のサブフィールドのうち維持期間で放電セルを点灯させるべきサブフィールドを選択し組み合わせることにより２５６階調の階調表示を行うことができる。
【００６７】
例えば、放電セルの輝度を最も低くしたい場合、最も維持期間の短いサブフィールドにおいてアドレス放電を行った後に維持パルスを放電セルに印加して発光を維持させ、放電セルの輝度を最も高くしたい場合、第１〜第８のサブフィールドの全てにおいてアドレス放電を行った後に放電セルに維持パルスを印加して発光を維持させる。それにより、１フィールドにおける放電セルの発光回数又は発光時間を調整し、階調表示を行うことができる。
【００６８】
なお、後述するように、第２〜第８のサブフィールドの初期化期間では、第１のサブフィールドでの初期化期間の初期化波形の電圧波形の一部を用いた疑似初期化放電を行うものとする。
【００６９】
本実施の形態に係るプラズマディスプレイ装置では、各サブフィールドの維持期間にアドレス電極１１に調整電圧ＣＶが印加されるが、ここでは、アドレス電極１１に調整電圧ＣＶが印加されない場合の動作を説明する。
【００７０】
まず、図３に示すように、第１のサブフィールドの初期化期間において、アドレスドライバ２によりアドレス電極１１が０Ｖに保持され、スキャンドライバ３によりスキャン電極１２の電圧が放電開始電圧に達しないＶｍまで上昇される。このとき、サスティンドライバ４によりサスティン電極１３は０Ｖに保持される。
【００７１】
次に、スキャンドライバ３によりスキャン電極１２の電圧がＶｍから放電開始電圧を超えるＶｓｅｔまで上昇される。例えば、Ｖｍは１７５Ｖであり、Ｖｓｅｔは３９５Ｖである。
【００７２】
スキャン電極１２の電圧がＶｍからＶｓｅｔまで上昇する間に、スキャン電極１２とアドレス電極１１との間およびスキャン電極１２とサスティン電極１３との間でそれぞれ１回目の微弱な初期化放電が起こり、スキャン電極１２に負の壁電荷が蓄積されるとともに、アドレス電極１１およびサスティン電極１３に正の壁電荷が蓄積される。
【００７３】
次に、スキャンドライバ３によりスキャン電極１２の電圧がＶｍまで降下される。一方、このタイミングで、サスティンドライバ４によりサスティン電極１３の電圧がＶｓｅｕに上昇される。例えば、電圧Ｖｓｅｕは１４０Ｖである。
【００７４】
次いで、スキャンドライバ３によりスキャン電極１２の電圧がＶｍからＶｓｅｃに降下される。スキャン電極１２の電圧がＶｍからＶｓｅｃまで降下する間に、再びサスティン電極１３とスキャン電極１２との間で２回目の微弱な初期化放電が起こり、スキャン電極１２の負の壁電荷およびサスティン電極１３の正の壁電荷が減少する。
【００７５】
この場合、スキャン電極１２とアドレス電極１１との間にも同時に放電が起こり、スキャン電極１２の負の壁電荷およびアドレス電極１１の正の壁電荷が減少する。
【００７６】
その結果、図４（ａ）および図５（ａ）に示すように、初期化期間後の放電セルにおいては、アドレス電極１１に所定量の正の壁電荷が蓄積され、スキャン電極１２に所定量の負の壁電荷が蓄積され、サスティン電極１３に所定量の正の壁電荷が蓄積される。以上により、全ての放電セルの壁電荷の量が均一に調整され、初期化期間が終了する。
【００７７】
次に、図３に示す第１のサブフィールドのアドレス期間において、映像信号ＶＤに応じて正極性の書き込みパルスＶｗがアドレスドライバ２により点灯させるべき放電セルに対応するアドレス電極１１に印加される。なお、点灯させない放電セルに対応するアドレス電極１１には書き込みパルスＶｗは印加されない。
【００７８】
スキャンドライバ３によりスキャン電極１２に書き込みパルスＶｗに同期して電圧Ｖａｇから電圧Ｖａに変化する負極性の書き込みパルスＶｓが印加される。この場合、点灯させるべき放電セルに対応するアドレス電極１１とスキャン電極１２との間の実効電圧は、書き込みパルスＶｗと書き込みパルスＶｓとの間の電位差に、初期化期間にスキャン電極１２およびアドレス電極１１の各々に蓄積された壁電荷による壁電圧を加算した値となる。それにより、アドレス電極１１とスキャン電極１２との間の実効電圧が放電開始電圧を超えるため、アドレス電極１１とスキャン電極１２との間でアドレス放電が発生し、スキャン電極１２とサスティン電極１３との間で放電が発生する。その結果、図４（ｂ）に示すように、スキャン電極１２に正の壁電荷が蓄積され、アドレス電極１１に負の壁電荷が蓄積される。また、サスティン電極１３に負の壁電荷が蓄積される。
【００７９】
一方、アドレス期間でアドレス電極１１に書き込みパルスＶｗが印加されない場合には、アドレス電極１１とスキャン電極１２との間の実効電圧が放電開始電圧を超えないため、図５（ｂ）に示すように、アドレス電極１１とスキャン電極１２との交点の放電セルではアドレス放電が発生しない。したがって、放電セルの壁電荷は図５（ａ）の初期化期間後の状態を維持する。
【００８０】
図３に示すように、続く第１のサブフィールドの維持期間においては、スキャン電極１２に一定周期で維持パルスＶｉが印加され、サスティン電極１３に一定周期で維持パルスＶｊが印加される。スキャン電極１２に印加される維持パルスＶｉの位相は、サスティン電極１３に印加される維持パルスＶｊの位相に対して１８０度ずれている。例えば、スキャンドライバ３により電圧Ｖｍの維持パルスＶｉがスキャン電極１２に印加されたときに、サスティンドライバ４によりサスティン電極１３の電圧は接地電位０Ｖにされる。サスティンドライバ４により電圧Ｖｍの維持パルスＶｊがサスティン電極１３に印加されたときに、スキャンドライバ３によりスキャン電極１２の電圧は接地電位０Ｖにされる。
【００８１】
なお、上記のように、本実施の形態に係るプラズマディスプレイ装置では、各サブフィールドの維持期間において、図２の電圧制御回路３０が維持期間情報に含まれる維持パルス数に応じて調整電圧ＣＶをアドレスドライバ２に印加するが、ここでは、調整電圧ＣＶが印加されない場合の動作を説明する。
【００８２】
この場合、点灯させるべき放電セルに対応するスキャン電極１２とサスティン電極１３との間の実効電圧は、維持パルスＶｉと維持パルスＶｊとの間の電位差に、アドレス期間にスキャン電極１２およびサスティン電極１３の各々に蓄積された壁電荷による壁電圧を加算した値となる。まず、図４（ｂ）の状態からスキャン電極１２に維持パルスＶｉが印加され、サスティン電極１３が接地電位０Ｖにされる。それにより、スキャン電極１２とサスティン電極１３との間の実効電圧が放電開始電圧を超えるため、図４（ｃ）に示すように、スキャン電極１２とサスティン電極１３との間で維持放電が発生する。その結果、スキャン電極１２に負の壁電荷が蓄積され、サスティン電極１３に正の壁電荷が蓄積される。
【００８３】
次に、スキャン電極１２が０Ｖにされ、サスティン電極１３に維持パルスＶｊが印加される。それにより、スキャン電極１２およびサスティン電極１３との間で、維持放電が発生する。その結果、スキャン電極１２に正の壁電荷が蓄積され、サスティン電極１３に負の壁電荷が蓄積される。第１のサブフィールドの終了時には、スキャン電極１２に正の壁電荷が蓄積され、サスティン電極１３に負の壁電荷が蓄積されている。
【００８４】
一方、書き込みパルスＶｗが印加されないためにアドレス放電を起こさなかった放電セルにおけるスキャン電極１２とサスティン電極１３との間の実効電圧は、放電開始電圧を超えない。そのため、図５（ｃ）に示すように、スキャン電極１２とサスティン電極１３との間で維持放電が発生しない。しかしながら、放電セル内の空間に存在する荷電粒子によるプライミング効果により放電セル内で電荷が移動しやすい状態となっている。ここで、プライミング効果とは、放電セル内に荷電粒子が存在すると、より低い電圧で放電を開始させることが可能となる現象をいう。その結果、プライミング効果により、アドレス電極１１、スキャン電極１２およびサスティン電極１３の壁電荷の量が減少する。
【００８５】
次いで、図３に示す第１のサブフィールドの消去期間において、スキャンドライバ３によりスキャン電極１２の電圧が０ＶからＶｍに上昇された後、短期間でＶｂｋに降下される。そして、ほぼ同時にサスティンドライバ４によりサスティン電極１３の電圧が接地電位０ＶからＶｓｅｕに上昇される。その結果、スキャン電極１２とサスティン電極１３との間に微弱な消去放電が起こる。それにより、スキャン電極１２の壁電荷およびサスティン電極１３の壁電荷は、維持放電後より減少し、図４（ｄ）に示すように、スキャン電極１２にわずかな負の壁電荷およびサスティン電極１３にわずかな正の壁電荷が残存して維持放電が停止する。また、このときアドレス電極１１には、スキャン電極１２およびサステイン電極１３の印加電圧ＶｂｋおよびＶｓｅｕに近い電圧値となるような正の壁電荷が蓄積される。
【００８６】
一方、維持放電を起こさなかった放電セルにおいては、電荷量が変化することなく次のサブフィールドの書き込み状態に移行する。
【００８７】
次いで、図３に示すように、第２のサブフィールドの初期化期間において、アドレスドライバ２によりアドレス電極１１の電圧が０Ｖに保持され、スキャンドライバ３によりスキャン電極１２の電圧がＶｂｋからＶｓｅｃまで降下される。この場合、サスティンドライバ４によりサスティン電極１３の電圧はＶｓｅｕに保持される。例えば、電圧Ｖｓｅｕは１４０Ｖである。
【００８８】
このとき、第２のサブフィールドにおいては、第１のサブフィールドにおける初期化波形とは異なる擬似初期化波形の駆動波形がスキャン電極１２に印加される。
【００８９】
その結果、図４（ｅ）、図５（ｅ）に示すように、放電セルにおいては、図４（ａ）、図５（ａ）に示す初期化期間後の放電セルと同様に、アドレス電極１１に所定量の正の壁電荷が蓄積され、スキャン電極１２に所定量の負の壁電荷が蓄積され、サスティン電極１３に所定量の正の壁電荷が蓄積された状態となる。その後、第２のサブフィールドのアドレス期間において、アドレス電極１１に書き込みパルスＶｗが印加され、スキャン電極１２に書き込みパルスＶｓが印加されると、アドレス放電が発生する。
【００９０】
しかしながら、維持パルス数の多いサブフィールドの後、プライミング効果により所定の壁電荷が蓄積されずにアドレス電極１１に蓄積される正の壁電荷が減少し、スキャン電極１２に蓄積される負の壁電荷が減少し、サスティン電極１３に蓄積される正の壁電荷が減少する。そのため、第２のサブフィールドのアドレス期間において、アドレス電極１１に書き込みパルスＶｗが印加され、スキャン電極１２に書き込みパルスＶｓが印加されても、アドレス放電が生じない。
【００９１】
そこで、本実施の形態に係るプラズマディスプレイ装置では、前のサブフィールドにおいてアドレス放電が行われなかった放電セルにおいても、次のサブフィールドにおいてアドレス放電が安定して行われるように、各サブフィールドの維持期間にアドレス電極１１に以下に示すような調整電圧ＣＶを印加している。
【００９２】
次に、図６はアドレス電極１１に印加される調整電圧ＣＶの働きを示す模式図である。
【００９３】
図６（ａ１），（ａ２）はアドレス電極１１に印加される調整電圧ＣＶが０Ｖの場合を示し、図６（ｂ１），（ｂ２）はアドレス電極１１に印加される調整電圧ＣＶが−５０Ｖの場合を示し、図６（ｃ１），（ｃ２）はアドレス電極１１に印加される調整電圧ＣＶが−７０Ｖの場合を示す。図６（ａ１），（ｂ１），（ｃ１）はそれぞれ維持期間中の放電を起している放電セルの各電極の状態を示し、図６（ａ２），（ｂ２），（ｃ２）はそれぞれ維持期間終了後の消去放電後の放電セルの各電極の状態を示す。
【００９４】
図６（ａ１）に示すように、アドレス電極１１に印加される調整電圧ＣＶが０Ｖの場合にスキャン電極１２とサスティン電極１３との間に１８０Ｖの維持パルスＶｉが印加されると、スキャン電極１２には−９０Ｖの壁電荷が蓄えられ、サスティン電極１３には９０Ｖの壁電荷が蓄えられる。また、アドレス電極１１には９０Ｖの壁電荷が蓄えられている。さらに、スキャン電極１２とサスティン電極１３との間に−１８０Ｖの維持パルスＶｊが印加されると、スキャン電極１２には９０Ｖの壁電荷が蓄えられ、サスティン電極１３には−９０Ｖの壁電荷が蓄えられる。このとき、アドレス電極１１には９０Ｖの壁電荷が蓄えられている。
【００９５】
この場合、図６（ａ２）に示すように、維持パルス数の多い維持期間が経過した後の放電セルでは、プライミング効果によりアドレス電極１１に蓄積された正の壁電荷が減少する。例えば、アドレス電極１１に蓄積される９０Ｖの壁電荷の量が７０Ｖまで減少してしまう。また、スキャン電極１２においても負の壁電荷の量が減少し、サスティン電極１３においても正の壁電荷の量が減少する。
【００９６】
この場合、次のサブフィールドのアドレス期間において書き込みパルスＶｗが印加されてもアドレス電極１１とスキャン電極１２との間の実効電圧が放電開始電圧を超えずアドレス放電できない状態となる。
【００９７】
また、書き込みパルスＶｗが印加されずに長い維持期間が経過した後の放電セルでは、前のサブフィールドの初期化後の壁電荷の量を保持できず、次のサブフィールドにおいて書き込みパルスＶｗを印加してもアドレス放電が発生しない。
【００９８】
一方、図６（ｂ１）に示すように、アドレス電極１１に印加される調整電圧ＣＶが−５０Ｖの場合、アドレス電極１１に蓄積される正の電荷の量が５０Ｖ分増加するので、スキャン電極１２とサスティン電極１３との間に１８０Ｖの維持パルスＶｉが印加されると、スキャン電極１２には−９０Ｖの壁電荷が蓄えられ、サスティン電極１３には９０Ｖの壁電荷が蓄えられる。また、アドレス電極１１には、１４０Ｖの壁電荷が蓄えられる。さらに、スキャン電極１２とサスティン電極１３との間に−１８０Ｖの維持パルスＶｊが印加されると、スキャン電極１２には９０Ｖの壁電荷が蓄えられ、サスティン電極１３には−９０Ｖの壁電荷が蓄えられる。このとき、アドレス電極１１には、１４０Ｖの壁電荷が蓄えられている。
【００９９】
この場合、図６（ｂ２）に示すように、維持パルス数の多い維持期間が経過した後の放電セルでは、プライミング効果によりアドレス電極１１に蓄積された正の壁電荷が減少する。例えば、アドレス電極１１に蓄積される１４０Ｖの壁電荷の量が１２０Ｖまで減少してしまう。また、スキャン電極１２においても負の壁電荷の量が減少し、サスティン電極１３においても正の壁電荷の量が減少する。
【０１００】
しかしながら、次のサブフィールドのアドレス期間において書き込みパルスＶｗが印加されると、アドレス電極１１とスキャン電極１２との間の実効電圧が放電開始電圧を超えるのでアドレス放電が行われる。
【０１０１】
また、図６（ｃ１）に示すように、アドレス電極１１に印加される調整電圧ＣＶが−７０Ｖの場合、アドレス電極１１に蓄積される正の電荷の量が７０Ｖ分増加するので、スキャン電極１２とサスティン電極１３との間に１８０Ｖの維持パルスＶｉが印加されると、スキャン電極１２には−９０Ｖの壁電荷が蓄えられ、サスティン電極１３には９０Ｖの壁電荷が蓄えられる。また、アドレス電極１１には、１６０Ｖの壁電荷が蓄えられている。さらに、スキャン電極１２とサスティン電極１３との間に−１８０Ｖの維持パルスＶｊが印加されると、スキャン電極１２には９０Ｖの壁電荷が蓄えられ、サスティン電極１３には−９０Ｖの壁電荷が蓄えられる。このとき、アドレス電極１１には、１６０Ｖの壁電荷が蓄えられている。
【０１０２】
この場合、図６（ｃ２）に示すように、維持パルス数の多い維持期間が経過した後の放電セルでは、プライミング効果によりアドレス電極１１に蓄積された正の壁電荷が減少する。例えば、アドレス電極１１に蓄積される１６０Ｖの壁電荷の量が１４０Ｖまで減少してしまう。また、スキャン電極１２においても負の壁電荷の量が減少し、サスティン電極１３においても正の壁電荷の量が減少する。
【０１０３】
この場合も、次のサブフィールドのアドレス期間において書き込みパルスＶｗが印加されると、アドレス電極１１とスキャン電極１２との間の実効電圧が放電開始電圧を十分に超えるので容易にアドレス放電が行われる。したがって、より長い維持期間が経過した後の放電セルでもアドレス放電を行うことが可能となる。
【０１０４】
以上のように、各サブフィールドの維持期間においてアドレス電極１１に調整電圧ＣＶを印加することにより維持パルス数の多い維持期間を経過した後の放電セルや書き込みパルスＶｗが印加されずアドレス放電しなかった放電セルにおいても、次のサブフィールドのアドレス放電に必要な所定量の壁電荷を各電極に蓄積することができる。
【０１０５】
次に、図７は調整電圧ＣＶの具体例を示す模式図である。図７（ａ）は各サブフィールドを示し、図７（ｂ）はアドレス電極に印加される調整電圧ＣＶを示す。
【０１０６】
図７（ａ）に示すように、各サブフィールドＳＦ１〜ＳＦ５は、初期化期間Ｒ１〜Ｒ５、アドレス期間ＡＤ１〜ＡＤ５、維持期間ＳＵＳ１〜ＳＵＳ５および消去期間ＲＳ１〜ＲＳ５に分離され、サブフィールドＳＦ１の維持期間ＳＵＳ１が２０の重みを有し、サブフィールドＳＦ２の維持期間ＳＵＳ２が２１の重みを有し、サブフィールドＳＦ３の維持期間ＳＵＳ３が２２の重みを有し、サブフィールドＳＦ４の維持期間ＳＵＳ４が２３の重みを有し、サブフィールドＳＦ５の維持期間ＳＵＳ５が２４の重みを有するものとする。この場合、サブフィールドＳＦＳ１〜ＳＦＳ５において維持期間ＳＵＳ１〜ＳＵＳ５の長さが順に長くなる。
【０１０７】
図７（ｂ）に示すように、図２の電圧制御回路３０は、サブフィールド変換部８より与えられる維持期間情報の維持パルス数が多く、維持期間が長い程アドレス電極１１に印加される負の調整電圧ＣＶの絶対値を大きくする。
【０１０８】
すなわち、電圧制御回路３０は、維持期間ＳＵＳ１〜ＳＵＳ５において調整電圧ＣＶの値をそれぞれＣＶ１〜ＣＶ５に設定する。
【０１０９】
図８は維持パルス数と最適な調整電圧ＣＶとの関係の測定結果を示す図である。図８の縦軸は調整電圧ＣＶの絶対値を示し、横軸は維持パルス数を示す。この測定においては、維持パルス数を変えて書き込みパラメータが一定となる調整電圧ＣＶを最適な調整電圧ＣＶとして求めた。ここで、書き込みパラメータとは、プラズマディスプレイ装置の書き込みの形成遅れパラメータおよび統計遅れパラメータを含む（ＩＴＥ Ｔｅｃｈｎｉｃａｌ Ｒｅｐｏｒｔ Ｖｏｌ．１９，Ｎｏ．６６，ＰＰ．５５〜６０，ＩＰＵ’９５−７２，ＩＤＹ’９５−１７７（Ｎｏｖ．１９９５）テレビジョン学会技術報告参照）。
【０１１０】
図８に示すように、書き込みパラメータを一定に維持するためには、維持パルス数が多くなるにつれて、調整電圧ＣＶの絶対値を増加すればよいことがわかる。
【０１１１】
以上のように、本実施の形態のプラズマディスプレイ装置では、各サブフィールドの維持パルス数に応じてアドレス電極１１に印加される調整電圧ＣＶが設定されるので、前のサブフィールドでアドレス放電が行われなかった場合でも次のサブフィールドでアドレス放電を行うために必要な所定量の壁電荷をアドレス電極１１およびスキャン電極１２に保持することができる。
【０１１２】
なお、本実施の形態においては、予め定められた各維持期間の維持パルス数に応じて電圧制御回路３０がアドレス電極１１に印加する調整電圧ＣＶを設定しているが、これに限定されず、本発明は、放電セルの点灯率（点灯する放電セルの数／ＰＤＰ１の全放電セルの数）に応じて各維持期間の維持パルス数を制御するプラズマディスプレイ装置にも適用可能である。この場合、電圧制御回路３０は点灯率に応じて各維持期間の維持パルス数が調整された場合、その調整された維持期間の長さに応じて調整電圧ＣＶの絶対値を設定する。
【０１１３】
また、本実施の形態においては、２５６階調を表示するため１フィールドを８個のサブフィールドに分割し、それぞれのサブフィールドの維持期間の維持パルス数が異なることとしたが、これに限定されず、１フィールドを任意の数のサブフィールドに分割することにより任意の数の階調を表示することができる。この場合、一部のサブフィールドの維持期間の維持パルス数をほぼ同じ数にしてもよい。
【０１１４】
本実施の形態においては、アドレス電極１１が第１の電極に相当し、スキャン電極１２が第２の電極に相当し、サスティン電極１３が第３の電極に相当し、サブフィールド変換部８がサブフィールド分割手段に相当し、アドレス放電が第１の放電に相当し、書き込みパルスＶｗ，Ｖｓが第１のパルス電圧に相当し、アドレスドライバ２およびスキャンドライバ３が第１の電圧印加手段に相当し、維持パルスＶｉ，Ｖｊが第２のパルス電圧に相当し、維持パルス数が第２のパルス電圧のパルス数に相当し、維持期間情報が第２のパルス電圧のパルス数を示す情報に相当し、維持放電が第２の放電に相当し、スキャンドライバ３およびサスティンドライバ４が第２の電圧印加手段に相当し、適応型アドレス電荷調整回路５が電圧調整手段に相当する。
【０１１５】
（第２の実施の形態）
次いで、本発明の第２の実施の形態について説明する。本発明の第２の実施の形態が本発明の第１の実施の形態と異なるのは以下の点である。
【０１１６】
図９は本発明の第２の実施の形態によるプラズマディスプレイ装置の構成を示すブロック図である。
【０１１７】
図９のプラズマディスプレイ装置は、図１に示すプラズマディスプレイ装置の適応型アドレス電荷調整回路５の代わりに適応型スキャン・サスティン電荷調整回路１５を含む。
【０１１８】
サブフィールド変換部８は、各ラインごとの画像データの各画素データを複数のサブフィールドに対応する複数のビットに分割し、各サブフィールドごとに各画素データの各ビットをアドレスドライバ２にシリアルに出力する。
【０１１９】
また、サブフィールド変換部８は、各サブフィールドの維持パルス数を含む維持期間情報を適応型スキャン・サスティン電荷調整回路１５、維持パルス発生回路９ａおよび維持パルス／消去波形発生回路９ｂに与える。適応型スキャン・サスティン電荷調整回路１５は、サブフィールド変換部８より与えられる維持期間情報に応じて調整電圧ＣＶＳを生成し、その調整電圧ＣＶＳをスキャンドライバ３およびサスティンドライバ４に与える。なお、適応型スキャン・サスティン電荷調整回路１５の詳細については後述する。
【０１２０】
アドレスドライバ２は、サブフィールド変換部８から各サブフィールドごとにシリアルに与えられるデータをパラレルデータに変換し、そのパラレルデータに基づいて書き込みパルスを複数のアドレス電極１１に選択的に与える。
【０１２１】
スキャンドライバ３は、初期化波形発生回路１０から与えられる初期化波形、書き込みパルスおよび維持パルスを各スキャン電極１２に順に与える。また、スキャンドライバ３は、適応型スキャン・サスティン電荷調整回路１５から与えられる調整電圧ＣＶＳに応じて後述するように維持期間中のスキャン電極１２の電位を調整する。
【０１２２】
サスティンドライバ４は、維持パルス／消去波形発生回路９ｂから与えられる維持パルスおよび消去波形を複数のサスティン電極１３に与える。また、サスティンドライバ４は、適応型スキャン・サスティン電荷調整回路１５から与えられる調整電圧ＣＶＳに応じて後述するように維持期間中のサスティン電極１３の電位を調整する。
【０１２３】
図１０は適応型スキャン・サスティン電荷調整回路１５の構成の一例を示す構成図である。
【０１２４】
適応型スキャン・サスティン電荷調整回路１５は、電圧制御回路３０、複数の電源回路８１，８２，８３，…，８ｎ、複数のダイオード９１，９２，９３，…，９ｎおよび複数の電界効果トランジスタ１０１，１０２，１０３，…，１０ｎより構成される。ここで、ｎは２以上の整数である。
【０１２５】
なお、電源回路８１，８２，８３，…，８ｎは、各々異なる電圧を出力する。例えば、電源回路８１は７０Ｖの電圧を出力し、電源回路８２は５０Ｖの電圧を出力する。
【０１２６】
図１０に示すように、電源回路８１〜８ｎは、それぞれダイオード９１〜９ｎおよび電界効果トランジスタ１０１〜１０ｎを介して出力ノードＮ１に接続されている。また、電圧制御回路３０の出力配線ＳＤ１，ＳＤ２，ＳＤ３，・・・，ＳＤｎは、電界効果トランジスタ１０１〜１０ｎのゲートにそれぞれ接続されている。
【０１２７】
図１０の電圧制御回路３０には、サブフィールド変換部８より維持期間情報が与えられる。電圧制御回路３０は、与えられる維持期間情報に含まれる維持パルス数に応じて複数の出力配線ＳＤ１，ＳＤ２，ＳＤ３，…，ＳＤｎのうちの１本を選択し、その選択された出力配線に選択信号を出力する。それにより、電界効果トランジスタ１０１〜１０ｎのうち１つがオンし、電源回路８１〜８ｎのうち１つから電圧が調整電圧ＣＶＳとしてスキャンドライバ３およびサスティンドライバ４に供給される。
【０１２８】
例えば、電圧制御回路３０が維持パルス数に応じて出力配線ＳＤ１に選択信号を出力した場合、電界効果トランジスタ１０１がオンし電源回路８１から７０Ｖの電圧が調整電圧ＣＶＳとしてスキャンドライバ３およびサスティンドライバ４に供給される。また、電圧制御回路３０が維持パルス数に応じて出力配線ＳＤ２に選択信号を出力した場合、電界効果トランジスタ１０２がオンし電源回路８２から５０Ｖの電圧が調整電圧ＣＶＳとしてスキャンドライバ３およびサスティンドライバ４に供給される。
【０１２９】
次いで、本発明の第２の実施の形態に係るプラズマディスプレイ装置の駆動方法について説明する。
【０１３０】
図１１は図９のＰＤＰ１の各電極に印加される駆動電圧の一例を示すタイミングチャートである。
【０１３１】
図１１のタイミングチャートは、ＰＤＰ１の垂直方向に配列された１本のアドレス電極１１の駆動電圧、そのアドレス電極１１と交差する１本のスキャン電極１２の駆動電圧および１本のサスティン電極１３の駆動電圧を示している。
【０１３２】
各フィールドは、複数のサブフィールドに分割される。図１１の例では、１フィールドが第１〜第８のサブフィールドに分割されている。各サブフィールドは、スキャン電極１２に初期化波形を印加して全ての放電セルの壁電荷を均一に調整するための初期化動作（セットアップ動作）を行う初期化期間、アドレス電極１１およびスキャン電極１２に書き込みパルスを印加してアドレス放電を行うアドレス期間、スキャン電極１２およびサスティン電極１３に交互に維持パルスを印加して放電を維持させる維持期間およびスキャン電極１２とサスティン電極１３とに消去波形を印加して放電を停止させる消去期間により構成される。
【０１３３】
また、図１１に示す第１〜第８のサブフィールドの維持期間の維持パルス数はそれぞれ異なる。第１〜第８のサブフィールドのうち維持期間で放電セルを点灯させるべきサブフィールドを選択し組み合わせることにより２５６階調の階調表示を行うことができる。
【０１３４】
例えば、放電セルの輝度を最も低くしたい場合、最も維持期間の短いサブフィールドにおいてアドレス放電を行った後に維持パルスを放電セルに印加して発光を維持させ、放電セルの輝度を最も高くしたい場合、第１〜第８のサブフィールドの全てにおいてアドレス放電を行った後に放電セルに維持パルスを印加して発光を維持させる。それにより、１フィールドにおける放電セルの発光回数又は発光時間を調整し、階調表示を行うことができる。
【０１３５】
なお、図３に示す駆動電圧と同様に、第２〜第８のサブフィールドの初期化期間では、第１のサブフィールドでの初期化期間の初期化波形の電圧波形の一部を用いた疑似初期化放電を行うものとする。
【０１３６】
図１１に示す第１のサブフィールドの初期化期間およびアドレス期間におけるアドレス電極１１、スキャン電極１２およびサスティン電極１３の各電極の駆動電圧は、図３に示す第１のサブフィールドの初期化期間およびアドレス期間における各電極の駆動電圧と同様である。
【０１３７】
図１１に示すように、第１のサブフィールドの維持期間においては、スキャン電極１２およびサスティン電極１３に維持期間の長さに応じた調整電圧ＣＶＳが印加される。さらに、スキャン電極１２には調整電圧ＣＶＳに加えて一定周期の維持パルスＶｉが印加され、サスティン電極１３にも調整電圧ＣＶＳに加えて一定周期の維持パルスＶｊが印加される。以下、維持パルスＶｉを調整電圧ＣＶＳの電圧分オフセットした駆動電圧波形を維持パルスＶＩと呼び、維持パルスＶｊを調整電圧ＣＶＳの電圧分オフセットした駆動電圧波形を維持パルスＶＪと呼ぶ。スキャン電極１２に印加される維持パルスＶＩの位相は、サスティン電極１３に印加される維持パルスＶＪの位相に対して１８０度ずれている。
【０１３８】
次に、図１２はスキャン電極１２およびサスティン電極１３に印加される調整電圧ＣＶＳの働きを示す模式図である。
【０１３９】
図１２（ａ１），（ａ２）はスキャン電極１２およびサスティン電極１３に印加される調整電圧ＣＶＳが０Ｖの場合を示し、図１２（ｂ１），（ｂ２）はスキャン電極１２およびサスティン電極１３に印加される調整電圧ＣＶＳが５０Ｖの場合を示し、図１２（ｃ１），（ｃ２）はスキャン電極１２およびサスティン電極１３に印加される調整電圧ＣＶＳが７０Ｖの場合を示す。図１２（ａ１），（ｂ１），（ｃ１）はそれぞれ維持期間中の放電を起している放電セルの各電極の状態を示し、図１２（ａ２），（ｂ２），（ｃ２）はそれぞれ維持期間終了後の消去放電後の放電セルの各電極の状態を示す。
【０１４０】
図１２（ａ１）に示すように、スキャン電極１２およびサスティン電極１３に印加される調整電圧ＣＶＳが０Ｖの場合にスキャン電極１２とサスティン電極１３との間に１８０Ｖの維持パルスＶｉが印加されると、スキャン電極１２には−９０Ｖの壁電荷が蓄えられ、サスティン電極１３には９０Ｖの壁電荷が蓄えられる。また、アドレス電極１１に９０Ｖの壁電荷が蓄えられる。さらに、スキャン電極１２とサスティン電極１３との間に−１８０Ｖの維持パルスＶｊが印加されると、スキャン電極１２には９０Ｖの壁電荷が蓄えられ、サスティン電極１３には−９０Ｖの壁電荷が蓄えられる。このとき、アドレス電極１１に９０Ｖの壁電荷が蓄えられている。
【０１４１】
この場合、図１２（ａ２）に示すように、維持パルス数の多い維持期間が経過した後の放電セルでは、プライミング効果によりアドレス電極１１に蓄積された正の壁電荷が減少する。例えば、アドレス電極１１に蓄積される９０Ｖの壁電荷の量が７０Ｖまで減少してしまう。また、スキャン電極１２においても負の壁電荷の量が減少し、サスティン電極１３においても正の壁電荷の量が減少する。
【０１４２】
この場合、次のサブフィールドのアドレス期間において書き込みパルスＶｗが印加されてもアドレス電極１１とスキャン電極１２との間の実効電圧が放電開始電圧を超えずアドレス放電できない状態となる。
【０１４３】
また、書き込みパルスＶｗが印加されずに長い維持期間が経過した後の放電セルでは、前のサブフィールドの初期化後の壁電荷の量を保持できず、次のサブフィールドにおいて書き込みパルスＶｗを印加してもアドレス放電が発生しない。
【０１４４】
一方、図１２（ｂ１）に示すように、スキャン電極１２およびサスティン電極１３に印加される調整電圧ＣＶＳが５０Ｖの場合、スキャン電極１２とサスティン電極１３との間に１８０Ｖの維持パルスＶｉが印加されると、アドレス電極１１に蓄積される正の電荷の量が５０Ｖ分増加し、スキャン電極１２には−９０Ｖの壁電荷が蓄えられ、サスティン電極１３には９０Ｖの壁電荷が蓄えられている。また、アドレス電極１１には、１４０Ｖの壁電荷が蓄えられる。さらに、スキャン電極１２とサスティン電極１３との間に−１８０Ｖの維持パルスＶｊが印加されると、スキャン電極１２には９０Ｖの壁電荷が蓄えられ、サスティン電極１３には−９０Ｖの壁電荷が蓄えられている。このとき、アドレス電極１１には、１４０Ｖの壁電荷が蓄えられている。
【０１４５】
この場合、図１２（ｂ２）に示すように、維持パルス数の多い維持期間が経過した後の放電セルでは、プライミング効果によりアドレス電極１１に蓄積された正の壁電荷が減少する。例えば、アドレス電極１１に蓄積される１４０Ｖの壁電荷の量が１２０Ｖまで減少してしまう。また、スキャン電極１２においても負の壁電荷の量が減少し、サスティン電極１３においても正の壁電荷の量が減少する。
【０１４６】
しかしながら、次のサブフィールドのアドレス期間において書き込みパルスＶｗが印加されると、アドレス電極１１とスキャン電極１２との間の実効電圧が放電開始電圧を超えるのでアドレス放電が行われる。
【０１４７】
また、図１２（ｃ１）に示すように、スキャン電極１２およびサスティン電極１３に印加される調整電圧ＣＶＳが７０Ｖの場合、スキャン電極１２とサスティン電極１３との間に１８０Ｖの維持パルスＶｉが印加されると、アドレス電極１１に蓄積される正の電荷の量が７０Ｖ分増加し、スキャン電極１２には−９０Ｖの壁電荷が蓄えられ、サスティン電極１３には９０Ｖの壁電荷が蓄えられる。また、アドレス電極１１には、１６０Ｖの壁電荷が蓄えられる。さらに、スキャン電極１２とサスティン電極１３との間に−１８０Ｖの維持パルスＶｊが印加されると、スキャン電極１２には９０Ｖの壁電荷が蓄えられ、サスティン電極１３には−９０Ｖの壁電荷が蓄えられる。このとき、アドレス電極１１には、１６０Ｖの壁電荷が蓄えられている。
【０１４８】
この場合、図１２（ｃ２）に示すように、維持パルス数の多い維持期間が経過した後の放電セルでは、プライミング効果によりアドレス電極１１に蓄積された正の壁電荷が減少する。例えば、アドレス電極１１に蓄積される１６０Ｖの壁電荷の量が１４０Ｖまで減少してしまう。また、スキャン電極１２においても負の壁電荷の量が減少し、サスティン電極１３においても正の壁電荷の量が減少する。
【０１４９】
この場合も、次のサブフィールドのアドレス期間において書き込みパルスＶｗが印加されると、アドレス電極１１とスキャン電極１２との間の実効電圧が放電開始電圧を十分に超えるので容易にアドレス放電が行われる。この場合、より長い維持期間が経過した後の放電セルでもアドレス放電を行うことが可能となる。
【０１５０】
以上のように、スキャン電極１２およびサスティン電極１３に調整電圧ＣＶＳを印加することにより維持パルス数の多い維持期間を経過した後の放電セルや書き込みパルスＶｗが印加されずアドレス放電しなかった放電セルにおいても、次のサブフィールドのアドレス放電に必要な所定量の壁電荷を各電極に蓄積することができる。
【０１５１】
なお、図７に示す調整電圧ＣＶと同様に、サブフィールド変換部８より与えられる維持期間情報の維持パルス数が多い程、スキャン電極１２およびサスティン電極１３に印加される正の調整電圧ＣＶＳの絶対値が大きく設定される。
【０１５２】
本実施の形態においては、アドレス電極１１が第１の電極に相当し、スキャン電極１２が第２の電極に相当し、サスティン電極１３が第３の電極に相当し、サブフィールド変換部８がサブフィールド分割手段に相当し、アドレス放電が第１の放電に相当し、書き込みパルスＶｗ，Ｖｓが第１のパルス電圧に相当し、アドレスドライバ２およびスキャンドライバ３が第１の電圧印加手段に相当し、維持パルスＶｉ，Ｖｊが第２のパルス電圧に相当し、維持パルス数が第２のパルス電圧のパルス数に相当し、維持期間情報が第２のパルス電圧のパルス数を示す情報に相当し、維持放電が第２の放電に相当し、スキャンドライバ３およびサスティンドライバ４が第２の電圧印加手段に相当し、適応型スキャン・サスティン電荷調整回路１５が電圧調整手段に相当する。
【０１５３】
【発明の効果】
本発明によれば、維持期間において第１の電極と第２の電極との間の電圧および第１の電極と第３の電極との間の電圧がその維持期間の第２のパルス電圧のパルス数に基づいて調整されることにより、第１、第２および第３の電極に蓄積される壁電荷の量が調整される。それにより、第１の放電が行われない放電セルの維持期間中にプライミング効果により壁電荷の量が減少しても、その壁電荷の量が十分に補われる。その結果、各サブフィールドで第１の放電が行われなかった放電セルにおいても次のサブフィールドで第１の放電を行うために必要な所定量の壁電荷を第１の電極、第２の電極および第３の電極に保持することができ、放電の安定化を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態によるプラズマディスプレイ装置の構成を示すブロック図
【図２】適応型アドレス電荷調整回路の構成の一例を示す構成図
【図３】図１のＰＤＰの各電極に印加される駆動電圧の一例を示すタイミングチャート
【図４】書き込みパルスが印加された放電セルの壁電荷の状態を示す模式図
【図５】書き込みパルスが印加されない放電セルの壁電荷の状態を示す模式図
【図６】アドレス電極に印加される調整電圧ＣＶの働きを示す模式図
【図７】調整電圧ＣＶの具体例を示す模式図
【図８】維持パルス数と最適な調整電圧との関係の測定結果を示す図
【図９】本発明の第２の実施の形態によるプラズマディスプレイ装置の構成を示すブロック図
【図１０】適応型スキャン・サスティン電荷調整回路の構成の一例を示す構成図
【図１１】図９のＰＤＰの各電極に印加される駆動電圧の一例を示すタイミングチャート
【図１２】スキャン電極およびサスティン電極に印加される調整電圧ＣＶＳの働きを示す模式図
【図１３】ＡＣ型ＰＤＰにおける放電セルの駆動方法を説明するための図
【図１４】従来のプラズマディスプレイ装置の主としてＰＤＰ（プラズマディスプレイパネル）の構成を示す模式図
【図１５】ＡＣ型ＰＤＰにおける３電極面放電セルの模式的断面図
【図１６】ＡＤＳ方式を説明するための図
【符号の説明】
１ ＰＤＰ（プラズマディスプレイ）
２ アドレスドライバ
３ スキャンドライバ
４ サスティンドライバ
５ 適応型アドレス電荷調整回路
６ Ａ／Ｄコンバータ
７ 走査数変換部
８ サブフィールド変換部
９ａ 維持パルス発生回路
９ｂ 維持パルス／消去波形発生回路
１０ 初期化波形発生回路
１１ アドレス電極
１２ スキャン電極
１３ サスティン電極
１５ 適応型スキャン・サスティン電荷調整回路
Claims (6)
- 第１の方向に配列された複数の第１の電極と、
前記第１の方向と交差する第２の方向に沿って配列された複数の第２の電極と、
前記第２の方向に沿って配列された複数の第３の電極と、
前記複数の第１の電極、前記複数の第２の電極および前記複数の第３の電極の交点に設けられた複数の放電セルと、
各フィールドをアドレス期間および維持期間をそれぞれ含む複数のサブフィールドに時間的に分割するサブフィールド分割手段と、
各サブフィールドのアドレス期間において選択された第１の電極と第２の電極との間に第１の放電を起こさせるための第１のパルス電圧を印加する第１の電圧印加手段と、
前記維持期間に第２の電極と第３の電極との間に第２の放電を起こさせるための交互に反転する第２のパルス電圧を周期的に印加する第２の電圧印加手段と、
各維持期間において前記第１の電極と前記第２の電極との間の電圧および前記第１の電極と前記第３の電極との間の電圧をその維持期間の第２のパルス電圧のパルス数に基づいて調整する電圧調整手段とを備えたことを特徴とする表示装置。 - 前記電圧調整手段は、各維持期間において前記第１の電極の電位をその維持期間の第２のパルス電圧のパルス数に基づいて調整することを特徴とする請求項１記載の表示装置。
- 前記電圧調整手段は、各維持期間において前記第２の電極および前記第３の電極の電位をその維持期間の第２のパルス電圧のパルス数に基づいて調整することを特徴とする請求項１記載の表示装置。
- 前記電圧調整手段は、維持期間の第２のパルス電圧のパルス数が多いほど前記第１の電極と前記第２の電極との間の電圧および前記第１の電極と前記第３の電極との間の電圧が大きくなるように前記第１の電極と前記第２の電極との間の電圧および前記第１の電極と前記第３の電極との間の電圧を調整することを特徴とする請求項１〜３のいずれかに記載の表示装置。
- 前記サブフィールド分割手段は、各サブフィールドにおける第２のパルス電圧のパルス数を示す情報を出力し、
前記電圧調整手段は、前記サブフィールド分割手段から出力される情報に基づいて各維持期間において前記第１の電極と前記第２の電極との間の電圧および前記第１の電極と前記第３の電極との間の電圧を調整することを特徴とする請求項１〜４のいずれかに記載の表示装置。 - 第１の方向に配列された複数の第１の電極と、前記第１の方向と交差する第２の方向に沿って配列された複数の第２の電極と、前記第２の方向に沿って配列された複数の第３の電極と、前記複数の第１の電極、前記複数の第２の電極および前記複数の第３の電極の交点に設けられた複数の放電セルとを備えた表示装置の駆動方法であって、
各フィールドをアドレス期間および維持期間をそれぞれ含む複数のサブフィールドに時間的に分割するステップと、
各サブフィールドのアドレス期間において選択された第１の電極と第２の電極との間に第１の放電を起こさせるための第１のパルス電圧を印加するステップと、
前記維持期間に第２の電極と第３の電極との間に第２の放電を起こさせるための交互に反転する第２のパルス電圧を周期的に印加するステップと、
各維持期間において前記第１の電極と前記第２の電極との間の電圧および前記第１の電極と前記第３の電極との間の電圧をその維持期間の第２のパルス電圧のパルス数に基づいて調整するステップとを備えたことを特徴とする表示装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003017688A JP2004226916A (ja) | 2003-01-27 | 2003-01-27 | 表示装置およびその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003017688A JP2004226916A (ja) | 2003-01-27 | 2003-01-27 | 表示装置およびその駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004226916A true JP2004226916A (ja) | 2004-08-12 |
Family
ID=32904782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003017688A Withdrawn JP2004226916A (ja) | 2003-01-27 | 2003-01-27 | 表示装置およびその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004226916A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006284640A (ja) * | 2005-03-31 | 2006-10-19 | Pioneer Electronic Corp | プラズマディスプレイパネルの駆動方法 |
| KR100645792B1 (ko) | 2004-12-27 | 2006-11-23 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동 장치 |
-
2003
- 2003-01-27 JP JP2003017688A patent/JP2004226916A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100645792B1 (ko) | 2004-12-27 | 2006-11-23 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동 장치 |
| JP2006284640A (ja) * | 2005-03-31 | 2006-10-19 | Pioneer Electronic Corp | プラズマディスプレイパネルの駆動方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100574124B1 (ko) | 플라즈마 디스플레이 패널의 구동 방법 | |
| JP2006350330A (ja) | プラズマディスプレイ装置及びその駆動方法 | |
| JP2005321803A (ja) | プラズマディスプレイ装置及びその駆動方法 | |
| KR100607252B1 (ko) | 플라즈마 디스플레이 패널, 장치, 패널의 구동 장치 및 구동 방법 | |
| WO2006112346A1 (ja) | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 | |
| WO2005109388A1 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2006293318A (ja) | プラズマディスプレイ装置、プラズマディスプレイパネルの駆動装置、プラズマディスプレイパネル及びプラズマディスプレイパネルの駆動方法 | |
| JP2006293113A (ja) | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 | |
| JP2006293303A (ja) | プラズマディスプレイパネル、プラズマディスプレイ装置、プラズマディスプレイパネルの駆動装置及びプラズマディスプレイパネルの駆動方法 | |
| JP4100337B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| KR100738223B1 (ko) | 플라즈마 디스플레이 장치 및 그의 구동 방법 | |
| JP4956911B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| KR100421672B1 (ko) | 플라즈마 디스플레이 패널의 스캔 구동방법 | |
| JP2005141233A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2007183647A (ja) | プラズマディスプレイ装置 | |
| WO2010119637A1 (ja) | プラズマディスプレイパネルの駆動方法 | |
| KR20070087703A (ko) | 플라즈마 디스플레이 패널, 장치, 패널의 구동 장치 및구동 방법 | |
| JP4198125B2 (ja) | プラズマディスプレイ装置 | |
| JP2004226916A (ja) | 表示装置およびその駆動方法 | |
| JP2008139881A (ja) | プラズマディスプレイ装置及びその駆動方法 | |
| KR100761166B1 (ko) | 플라즈마 디스플레이 장치 및 그의 구동 방법 | |
| JP2008083137A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP4120594B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| KR100761168B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
| KR100793292B1 (ko) | 플라즈마 디스플레이 장치 및 그의 구동 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051018 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080801 |