JP2004222394A - Step-up circuit - Google Patents
Step-up circuit Download PDFInfo
- Publication number
- JP2004222394A JP2004222394A JP2003005782A JP2003005782A JP2004222394A JP 2004222394 A JP2004222394 A JP 2004222394A JP 2003005782 A JP2003005782 A JP 2003005782A JP 2003005782 A JP2003005782 A JP 2003005782A JP 2004222394 A JP2004222394 A JP 2004222394A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- voltage
- transistor
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、チャージポンプ方式の昇圧回路に関する。
【0002】
【従来の技術】
チャージポンプ回路は、非特許文献1に示されているように、ダイオードを介して複数段に設けられたコンデンサの接続状態を、例えば100kHz程度の周波数でスイッチングすることにより、コンデンサへの電荷の充電と次段のコンデンサへの電荷の移送とを順次行って昇圧するようになっている。この昇圧動作時にコンデンサに流れる急峻な充放電電流は、チャージポンプ回路の電圧入力端子を通してノイズとなって外部に放出される。
【0003】
【非特許文献1】
J.F.ディクソン(J.F.Dickson )、「改良された昇圧技術を用いたNMOS集積回路におけるチップ上での高圧の発生(On−Chip High−Voltage Generation in NMOS Integrated Circuits Using an Improved Voltage MultiplierTechnique)」、IEEEジャーナル・オブ・ソリッドステート・サーキット(IEEE JOURNAL OF SOLID−STATE CIRCUITS)、1976年6月、SC−11巻、第3号、p.374−378
【0004】
【発明が解決しようとする課題】
図9は、上記非特許文献1に開示された昇圧回路を具体化したチャージポンプ回路の電気的構成を示している。このチャージポンプ回路1は、例えば車載電子制御装置に用いられている。入力端子2、3間に入力電圧Vinとしてバッテリ電圧VBが印加された後、駆動回路4のトランジスタT1、T4がオフ、T2、T3がオンすると、コンデンサC1にはダイオードD1のインピーダンスをRD1として、ほぼVin/RD1で定まる大きな充電電流が流れる。続いて、駆動回路4のトランジスタT1、T4がオン、T2、T3がオフすると、コンデンサC1からC2に大きな充放電電流が流れる。この充放電電流によるノイズは、AM帯のラジオノイズとなるため深刻な問題となる。
【0005】
そこで、従来は、チャージポンプ回路の入力電源ラインにリアクトルやコンデンサからなるフィルタを挿入することにより、ノイズの放出を抑制していた。しかし、ノイズを有効に遮断するためには大きなインダクタンスや静電容量が必要となるため、フィルタを構成する電子部品のサイズが大きくなり、実装上の問題が生じていた。
【0006】
本発明は上記事情に鑑みてなされたもので、その目的は、ノイズフィルタを付加することなく発生ノイズを低減できる昇圧回路を提供することにある。
【0007】
【課題を解決するための手段】
請求項1に記載した手段によれば、ダイオード同士の共通接続点に接続されたコンデンサの他端子にそれぞれ第1の電圧と第2の電圧とが交互に印加されることにより、各コンデンサへの電荷の充電と次段のコンデンサへの電荷の移送とが順次行われ、チャージポンプ方式による昇圧が行われる。この電圧の交互印加時(ポンピング時)にコンデンサに流れる充放電電流は、電流規制回路により規制されるため、その規制電流を超える電流は流れず、当該昇圧回路からのノイズ発生量を低減することができる。本手段は、発生したノイズを除去するのではなく、ノイズの発生自体を抑えるものであり、従来用いていたようなフィルタを付加する必要がない。
【0008】
請求項2に記載した手段によれば、電流規制回路は電圧入力端子からダイオードへの電流経路に設けられているので、ダイオードを介したコンデンサへの充電電流を規制し、以てノイズの発生を低減することができる。
【0009】
請求項3に記載した手段によれば、電流規制回路は電圧入力端子から駆動回路への電流供給経路に設けられているので、駆動回路を介したコンデンサへの充電電流が規制され、以てノイズの発生を低減することができる。
【0010】
請求項4に記載した手段によれば、電流規制回路は直列接続されたダイオードのそれぞれに対し直列に設けられているので、前段のコンデンサからダイオードを介して次段のコンデンサに流れる充放電電流が規制され、以てノイズの発生を低減することができる。
【0011】
請求項5に記載した手段によれば、電流規制回路は定電流電源回路の構成を備えているため、その定電流値(規制電流値に相当)を超える電流が流れない。
【0012】
請求項6に記載した手段によれば、電流規制回路は電流制限回路の構成を備えているため、その制限値(規制電流値に相当)を超える電流が流れない。
【0013】
請求項7に記載した手段によれば、規制電流値Imは、(コンデンサの容量値C)×(コンデンサの充電電圧V)×(ポンピング周波数f)以上の値となるように設定されているので、当該ポンピング周波数fにおいて昇圧能力が不足することがない。
【0014】
【発明の実施の形態】
(第1の実施形態)
以下、本発明の第1の実施形態について図1ないし図3を参照しながら説明する。
図1は、チャージポンプ回路の電気的構成図で、図9と同一構成部分には同一符号を付して示している。このチャージポンプ回路11(昇圧回路に相当)は、例えば車両に搭載された電子制御装置において、ハイサイドスイッチとして機能するNチャネル型MOSトランジスタ(図示せず)のゲート電圧を生成するために用いられるものである。本実施形態では、チャージポンプ回路11のうち後述するコンデンサC1〜C4を除く回路部分は制御用IC(図示せず)の一部として構成されているが、コンデンサC1〜C4を制御用ICに内蔵した構成としても良い。
【0015】
チャージポンプ回路11の入力端子2(電圧入力端子に相当)、入力端子3には、図示しないバッテリの正極端子、負極端子からイグニッションスイッチなどを介してバッテリ電圧VB(例えば12V)が印加されるようになっている。チャージポンプ回路11は、入力電圧Vin+8Vの昇圧電圧を生成する昇圧能力を有しており、それを出力端子5(電圧出力端子に相当)から出力電圧Voとして出力するようになっている。
【0016】
入力端子2と出力端子5との間には、入力端子2側をアノードとしてダイオードD1、D2、D3、D4が直列に接続されている。そして、ダイオードD1とD2との共通接続点、ダイオードD2とD3との共通接続点、ダイオードD3とD4との共通接続点をそれぞれノードNa、Nb、Ncとすれば、これらノードNa、Nb、NcにはそれぞれコンデンサC1、C2、C3の各一端子が接続されており、これらコンデンサC1、C2、C3の各他端子には駆動回路4により相異なる2つの電圧Vinと0Vが交互に与えられるようになっている。なお、出力端子5、6間には平滑用のコンデンサC4が接続されている。
【0017】
駆動回路4は以下のように構成されている。すなわち、入力端子2に繋がる電源線7と入力端子3に繋がる電源線8(グランド線)との間には、Pチャネル型MOSトランジスタT1とNチャネル型MOSトランジスタT2およびPチャネル型MOSトランジスタT3とNチャネル型MOSトランジスタT4がそれぞれ直列に接続されている。トランジスタT1のドレインとトランジスタT2のドレインとの共通接続点であるノードNdは、上記コンデンサC1、C3の各他端子に接続されており、トランジスタT3のドレインとトランジスタT4のドレインとの共通接続点であるノードNeは、上記コンデンサC2の他端子に接続されている。
【0018】
トランジスタT1とT2の各ゲートは共通に接続されており、当該ゲートと電源線7、8との間には、それぞれ抵抗R1、NPN形トランジスタT5が接続されている。同様に、トランジスタT3とT4の各ゲートは共通に接続されており、当該ゲートと電源線7、8との間には、それぞれ抵抗R2、NPN形トランジスタT6が接続されている。
【0019】
トランジスタT5のベースには、図示しない発振回路から方形波状のベース信号b1が与えられるようになっており、トランジスタT6のベースには、ベース信号b1をインバータ9により反転したベース信号b2が与えられるようになっている。駆動回路4で用いられるトランジスタT1〜T4(スイッチング素子)は、高耐圧を有するパワーMOSFETである。
【0020】
入力端子7からダイオードD1に至る電源線7には、ダイオードD1に対して直列に定電流回路12(電流規制回路に相当)が設けられている。すなわち、電源線7において、当該電源線7から駆動回路4への電流供給ノードとダイオードD1のアノードとの間にはPNP形トランジスタT7(第1のトランジスタに相当)のエミッタ・コレクタ間が接続されており、このトランジスタT7とカレントミラー回路を構成するPNP形トランジスタT8(第2のトランジスタに相当)のコレクタと電源線8との間には定電流回路13が接続されている。
【0021】
このチャージポンプ回路11は出力電圧Voについてオープンループ制御であるため、入力電圧Vinによっては出力電圧Voが過大になる虞がある。そこで、電源線7と出力端子5との間には、8VのツェナーダイオードD5とダイオードD6と抵抗R3との直列回路からなるクランプ回路14が接続されている。
【0022】
次に、本実施形態の作用について図2、図3も参照しながら説明する。
まず、チャージポンプ回路11の動作について説明する。車両のイグニッションスイッチ(図示せず)がオンされるなどして入力端子2、3間にバッテリ電圧VBが印加されると定電流回路13、12が機能する。このとき、入力端子2から定電流回路12を介してダイオードD1に流れる充電電流は一定(5mA)となり、突入電流は発生しない。
【0023】
駆動回路4において、ベース信号b1に基づいて駆動されるトランジスタT1、T2、T5とベース信号b2に基づいて駆動されるトランジスタT3、T4、T6とは相補的に動作する。また、トランジスタT5がオンするとトランジスタT1がオン、トランジスタT2がオフとなり、トランジスタT5がオフするとトランジスタT1がオフ、トランジスタT2がオンとなる。トランジスタT3、T4、T6の動作についても同様となる。つまり、トランジスタT1とT2およびトランジスタT3とT4はそれぞれ相補的に動作する。
【0024】
ベース信号b1が印加された後の動作は以下のようになる。なお、入力電圧Vin(バッテリ電圧VB)が本発明でいう第1の電圧に相当し、グランド電圧が本発明でいう第2の電圧に相当する。また、下記▲1▼と▲3▼の動作および下記▲2▼と▲4▼の動作はそれぞれ同時に進行する。
【0025】
▲1▼ トランジスタT2,T3:オン、トランジスタT1,T4:オフ
入力端子2から電源線7、定電流回路12、ダイオードD1、コンデンサC1、トランジスタT2、電源線8、入力端子3を介して充電電流が流れ、コンデンサC1が充電される。
【0026】
▲2▼ トランジスタT2,T3:オフ、トランジスタT1,T4:オン
入力端子2から電源線7、トランジスタT1、コンデンサC1、ダイオードD2、コンデンサC2、トランジスタT4、電源線8、入力端子3を介して充電電流が流れ、コンデンサC1の充電電荷がダイオードD2を通して次段のコンデンサC2に移される。この過程で昇圧が行われる。
【0027】
▲3▼ トランジスタT2,T3:オン、トランジスタT1,T4:オフ
入力端子2から電源線7、トランジスタT3、コンデンサC2、ダイオードD3、コンデンサC3、トランジスタT2、電源線8、入力端子3を介して充電電流が流れ、コンデンサC2の充電電荷がダイオードD3を通して次段のコンデンサC3に移される。この過程でも昇圧が行われる。
【0028】
▲4▼ トランジスタT2,T3:オフ、トランジスタT1,T4:オン
入力端子2から電源線7、トランジスタT1、コンデンサC3、ダイオードD4、コンデンサC4、電源線8、入力端子3を介して充電電流が流れ、コンデンサC3の充電電荷がダイオードD4を通して次段のコンデンサC4に移される。この過程でも昇圧が行われる。
【0029】
チャージポンプ回路1の出力電圧Voは、出力電流をIo、ベース信号b1、b2の周波数(ポンピング周波数)をf、コンデンサC1〜C4の容量をC、ダイオードの順方向電圧をVfとすれば、次の(1)式で示すようになる。
Vo=2・(Vin−Vf)−2・Vf−((2・Io)/(C・f))+Vin …(1)
【0030】
ここで、第1項と第4項は上述の▲2▼、▲3▼、▲4▼の昇圧動作によるもので、第2項はダイオードD1とD4の順方向電圧のロスで、第3項は出力電流Ioによる電圧低下分を表している。この(1)式をさらに一般化すると、昇圧段数をN、一段あたりのスイング電圧をVφとして次の(2)式のようになる。
Vo=N・(Vφ−Vf)−2・Vf−((N・Io)/(C・f))+Vin …(2)
【0031】
この場合、定電流回路12の定電流値I1(規制電流値Imに相当)は、定常状態におけるコンデンサC1の充電電圧をV1(=VB−Vf)とすれば、次の(3)式を満たすように設定されている。
I1≧C・V1・f …(3)
このように定電流値I1を定めることにより、チャージポンプ回路11は、たとえ昇圧開始時であっても十分な昇圧能力を持つことができる。
【0032】
図2、図3は、昇圧開始時における出力電圧Voと入力電流Iinのシミュレーション波形を示している。図2は、本実施形態のチャージポンプ回路11に関するもので、図3は従来構成のチャージポンプ回路1(図9参照)に関するものである。これら図2、図3において、(a)は出力電圧Vo、(b)は入力電流Iin、(c)は(b)に示す波形の時間軸を拡大した図である。シミュレーション条件は以下の通りである。
【0033】
ポンピング周波数f=120kHz
コンデンサC1〜C4の容量C=0.1μF
入力電圧Vin(バッテリ電圧VB)=6V
出力電流Io=0A
【0034】
図2と図3とを比較すると、従来構成のチャージポンプ回路1の場合には、最大で105mAの急峻な入力電流Iinが流れており、それがバッテリからの電圧供給線を通して流れることにより大きなノイズを発生させていることが分かる。一般に、チャージポンプ回路では昇圧用のコンデンサC1〜C3の両端子ともに電位が大きく変化するため、コンデンサの一端子がグランド電位に固定されている他の回路とは異なり大きなノイズが発生し易く、ノイズが深刻な問題となる。そして、ポンピング周波数fを120kHz程度に設定すると、主要な高調波成分がラジオのAM帯(530kHz〜1620kHz)と重なるため、ラジオノイズが増大してしまう。
【0035】
これに対し、本実施形態のチャージポンプ回路11の場合には、入力電流Iinは常に5mAに制限されているので、ノイズの発生量を大きく低減することができる。なお、図2(a)と図3(a)とを比較すると、定電流回路12を用いたチャージポンプ回路11の方が出力電圧Voの立ち上がりが若干遅くなる傾向が見られるが、実使用上の問題は生じないと考えられる。
【0036】
以上説明したように、本実施形態のチャージポンプ回路11は、昇圧用のコンデンサC1への充電電流経路である電源線7にダイオードD1と直列に定電流回路12を設けたので、駆動回路4を構成するトランジスタT1、T2、T4、T5のスイッチングに伴って入力端子2からコンデンサC1に流れ込む充電電流の大きさを定電流値I1に規制することができる。また、電源投入時においてダイオードD1〜D4を通してコンデンサC1〜C4に流れる突入電流も規制できる。その結果、バッテリから入力端子2に繋がる電源供給線に流れる電流も規制され、当該チャージポンプ回路11から外部に放出されるノイズ量を低減することができる。車載電子制御装置に用いた本実施形態では、ラジオノイズについて大きな改善効果を期待できる。
【0037】
このチャージポンプ回路11は、発生したノイズを除去するのではなく、ノイズの発生自体を抑えるものである。このため、従来用いていたようなリアクトルやコンデンサからなるフィルタを付加する必要がなくなり、小型化、低コスト化が図られる。また、フィルタ構成部品を削除することにより、チャージポンプ回路11での電力損失を低減でき、従来よりも効率を高める効果も得られる。
【0038】
さらに、定電流回路12の定電流値I1は、上述の(3)式を満たすように設定されているので、昇圧開始時や負荷が増大した場合であっても、チャージポンプ回路11は十分な昇圧能力を持つことができる。
【0039】
(第2の実施形態)
次に、本発明の第2の実施形態について図4ないし図6を参照しながら説明する。
図4は、チャージポンプ回路の電気的構成図で、図1と同一構成部分には同一符号を付して示している。この図4に示すチャージポンプ回路15は、図1に示すチャージポンプ回路11に対し電流規制回路の構成を異にしている。すなわち、入力端子7からダイオードD1に至る電源線7には、ダイオードD1に対して直列に電流制限回路16(電流規制回路に相当)が設けられている。この電流制限回路16は、ちょうど図1に示すトランジスタT7の接続位置に接続されたPNP形トランジスタT9と、トランジスタT9のベースと電源線8との間に接続された抵抗R4とから構成されている。
【0040】
電流制限回路16による制限電流ILMT は、トランジスタT9の直流電流増幅率をhFE(T9)とすれば、次の(4)式に示すようになる。この場合の制限電流ILMT も(3)式と同様の関係式を満たすように設定されている。
ILMT =hFE(T9)・(Vin−Vf)/R4 …(4)
【0041】
図5、図6は、昇圧開始時における出力電圧Voと入力電流Iinのシミュレーション波形を示している。図5は、トランジスタT9を単一のトランジスタセルで構成した場合であり、図6は、トランジスタT9を並列接続された2つのトランジスタセルで構成した場合である。(a)、(b)、(c)の各波形およびシミュレーション条件は、第1の実施形態で示した図2、図3の場合と同様である。これら図5、図6から明らかとなるように、それぞれ入力電流Iinが10mA以下、15mA以下に制限されているので、従来のチャージポンプ回路1(図9参照)に比べノイズの発生量を大きく低減することができる。なお、制限電流ILMT の値は、トランジスタT9を2つのトランジスタセルで構成した場合の方が大きくなるため、出力電圧Voの立ち上がり時間が若干短くなっている。
【0042】
以上説明したように、本実施形態のチャージポンプ回路15は、昇圧用のコンデンサC1への充電電流経路である電源線7にダイオードD1と直列に電流制限回路16を設けたので、第1の実施形態と同様に入力端子2からコンデンサC1に流れ込む充電電流の大きさを制限電流ILMT に規制することができ、第1の実施形態と同様の効果を得ることができる。また、電流制限回路16は、トランジスタT9と抵抗R4とから構成できるので、回路構成を簡単化できるという利点もある。
【0043】
(第3の実施形態)
次に、本発明の第3の実施形態について、チャージポンプ回路の電気的構成を示す図7を参照しながら説明する。図7において図1と同一構成部分には同一符号を付して示している。
【0044】
図7に示すチャージポンプ回路17は、ダイオードD1、D2、D3、D4に対しそれぞれ定電流回路12、18、19、20(電流規制回路に相当)が直列に接続されている点に特徴を有している。定電流回路18、19、20は定電流回路12と同様の構成を備えているが、それぞれの定電流値I2、I3、I4は互いに同じでも異なっていても良い。これら定電流値I1、I2、I3、I4は、各段において十分な昇圧能力を持つ範囲内においてなるべく小さい値に設定することが好ましい。
【0045】
このように各段ごとに定電流回路を設けた構成とすると、第1の実施形態で説明した動作のうち▲1▼の場合には定電流回路12によりコンデンサC1の充電電流が規制され、▲2▼の場合には定電流回路18によりコンデンサC1、C2の充放電電流が規制され、▲3▼の場合には定電流回路19によりコンデンサC2、C3の充放電電流が規制され、▲4▼の場合には定電流回路20によりコンデンサC3、C4の充放電電流が規制される。
【0046】
本実施形態のチャージポンプ回路17によれば、コンデンサC1〜C4に流れる各電流を個別的に規制できるため、制御用ICに対し外付けとされているコンデンサC1〜C4のリード部などから放射される電磁波ノイズも抑制することができる。
【0047】
(第4の実施形態)
次に、本発明の第4の実施形態について、チャージポンプ回路の電気的構成を示す図8を参照しながら説明する。図8において図1と同一構成部分には同一符号を付して示している。
【0048】
図8に示すチャージポンプ回路21は、図1に示すチャージポンプ回路11に対し定電流回路12の接続位置が異なっている。すなわち、定電流回路12は、電源線7において、入力端子2から駆動回路4およびダイオードD1への電流経路となる部分に設けられている。この場合の定電流値I1は、ダイオードD1を介してコンデンサC1に流れる充電電流のみならず、駆動回路4を介してコンデンサC1〜C4に流れる充電電流も考慮して、チャージポンプ回路21が十分な昇圧能力を持つように設定されている。この構成によれば、第1の実施形態で説明した動作のうち▲1▼〜▲4▼の全ての場合について、入力端子2からコンデンサC1〜C4への充電電流を定電流回路12によって規制でき、より確実にノイズを低減できるようになる。
【0049】
(その他の実施形態)
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
第2の実施形態で説明した電流制限回路16をダイオードD1、D2、D3、D4のそれぞれに対し直列に接続しても良い。この場合、それぞれの制限電流ILMT は互いに同じでも異なっていても良い。また、電流制限回路16を、入力端子2から駆動回路4およびダイオードD1への電流経路となる部分に設けても良い。
【0050】
定電流回路12または電流制限回路16を、ダイオードD1、D2、D3、D4の少なくとも一つに対し直列に設ける構成としても良い。例えば、第3の実施形態(図7参照)において、定電流回路18のみ、定電流回路19のみ、定電流回路20のみ、定電流回路12と18のみ、定電流回路12と19のみ、定電流回路12と20のみ、定電流回路18と19のみ、定電流回路18と20のみ、定電流回路19と20のみ、または定電流回路12と18と19のみ、定電流回路18と19と20のみを設けた構成としても良い。
【0051】
チャージポンプ回路11、15、17、21は、車載電子制御装置に限られず、昇圧電圧を必要とする他の装置にも適用可能である。
各コンデンサの他端子に与える第1の電圧と第2の電圧は、入力電圧Vin(バッテリ電圧VB)とグランド電圧に限られない。
スイッチング素子は、FET、バイポーラトランジスタ、IGBTの何れであっても良い。
【図面の簡単な説明】
【図1】本発明の第1の実施形態を示すチャージポンプ回路の電気的構成図
【図2】昇圧開始時における出力電圧Voと入力電流Iinのシミュレーション波形を示す図
【図3】図2と比較するために計算した従来構成についてのシミュレーション波形を示す図
【図4】本発明の第2の実施形態を示す図1相当図
【図5】図2相当図
【図6】図3相当図
【図7】本発明の第3の実施形態を示す図1相当図
【図8】本発明の第4の実施形態を示す図1相当図
【図9】従来構成を示す図1相当図
【符号の説明】
2は入力端子(電圧入力端子)、4は駆動回路、5は出力端子(電圧出力端子)、11、15、17、21はチャージポンプ回路(昇圧回路)、12、18、19、20は定電流回路(電流規制回路)、13は定電流回路、16は電流制限回路(電流規制回路)、T7はトランジスタ(第1のトランジスタ)、T8はトランジスタ(第2のトランジスタ)、D1〜D4はダイオード、C1〜C4はコンデンサである。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a charge pump type booster circuit.
[0002]
[Prior art]
As described in
[0003]
[Non-patent document 1]
J. F. Dickson, J. F. Dickson, "On-Chip High-Voltage Generation in NMOS Integrated Circuits Using an Improved Voltage Technology," On-Chip High-Voltage Generation in NMOS Integrated Circuits Journal of Solid State Circuit (IEEE JOURNAL OF SOLID-STATE CIRCUITS), June 1976, SC-11, No. 3, p. 374-378
[0004]
[Problems to be solved by the invention]
FIG. 9 shows an electrical configuration of a charge pump circuit that embodies the booster circuit disclosed in
[0005]
Therefore, conventionally, noise emission has been suppressed by inserting a filter including a reactor and a capacitor into the input power supply line of the charge pump circuit. However, in order to effectively block noise, a large inductance and a large capacitance are required, so that the size of electronic components constituting the filter is increased, which causes a mounting problem.
[0006]
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a booster circuit capable of reducing generated noise without adding a noise filter.
[0007]
[Means for Solving the Problems]
According to the first aspect of the present invention, the first voltage and the second voltage are alternately applied to the other terminals of the capacitors connected to the common connection point of the diodes, respectively. The charging of the charge and the transfer of the charge to the next-stage capacitor are sequentially performed, and the boosting is performed by the charge pump method. The charge / discharge current flowing through the capacitor when this voltage is alternately applied (during pumping) is regulated by the current regulating circuit, so that no current exceeding the regulated current flows and the amount of noise generated from the booster circuit is reduced. Can be. This means does not remove the generated noise but suppresses the generation of the noise itself, and does not require the addition of a filter as conventionally used.
[0008]
According to the means described in
[0009]
According to the means described in
[0010]
According to the means described in
[0011]
According to the means described in
[0012]
According to the means described in claim 6, since the current regulating circuit has the configuration of the current limiting circuit, no current exceeding the limit value (corresponding to the regulated current value) flows.
[0013]
According to the means described in
[0014]
BEST MODE FOR CARRYING OUT THE INVENTION
(1st Embodiment)
Hereinafter, a first embodiment of the present invention will be described with reference to FIGS.
FIG. 1 is an electrical configuration diagram of a charge pump circuit, and the same components as those in FIG. 9 are denoted by the same reference numerals. The charge pump circuit 11 (corresponding to a booster circuit) is used for generating a gate voltage of an N-channel MOS transistor (not shown) functioning as a high-side switch in, for example, an electronic control device mounted on a vehicle. Things. In the present embodiment, the circuit portion of the charge pump circuit 11 excluding capacitors C1 to C4 described later is configured as a part of a control IC (not shown), but the capacitors C1 to C4 are built in the control IC. It is good also as composition which did.
[0015]
A battery voltage VB (for example, 12 V) is applied to an input terminal 2 (corresponding to a voltage input terminal) and an
[0016]
Diodes D1, D2, D3, and D4 are connected in series between the
[0017]
The
[0018]
The gates of the transistors T1 and T2 are commonly connected, and a resistor R1 and an NPN transistor T5 are connected between the gates and the
[0019]
The base of the transistor T5 is supplied with a square wave base signal b1 from an oscillation circuit (not shown), and the base of the transistor T6 is supplied with a base signal b2 obtained by inverting the base signal b1 by the inverter 9. It has become. The transistors T1 to T4 (switching elements) used in the
[0020]
The
[0021]
Since the charge pump circuit 11 performs open loop control on the output voltage Vo, the output voltage Vo may be excessive depending on the input voltage Vin. Therefore, between the
[0022]
Next, the operation of the present embodiment will be described with reference to FIGS.
First, the operation of the charge pump circuit 11 will be described. When a battery voltage VB is applied between the
[0023]
In the
[0024]
The operation after the application of the base signal b1 is as follows. The input voltage Vin (battery voltage VB) corresponds to the first voltage according to the present invention, and the ground voltage corresponds to the second voltage according to the present invention. In addition, the following operations (1) and (3) and the following operations (2) and (4) simultaneously proceed.
[0025]
(1) Transistors T2 and T3: ON, Transistors T1 and T4: OFF Charging current from
[0026]
{Circle around (2)} Transistors T2, T3: OFF, Transistors T1, T4: ON Charge from
[0027]
{Circle around (3)} Transistors T2, T3: ON, Transistors T1, T4: OFF Charge from
[0028]
(4) Transistors T2, T3: OFF, Transistors T1, T4: ON A charging current flows from
[0029]
The output voltage Vo of the
Vo = 2 · (Vin−Vf) −2 · Vf − ((2 · Io) / (C · f)) + Vin (1)
[0030]
Here, the first and fourth terms are due to the boosting operations of (2), (3) and (4) described above, and the second term is the loss of the forward voltage of the diodes D1 and D4. Represents a voltage drop due to the output current Io. When the equation (1) is further generalized, the following equation (2) is obtained, where N is the number of boosting stages and V is the swing voltage per stage.
Vo = N · (Vφ−Vf) −2 · Vf − ((N · Io) / (C · f)) + Vin (2)
[0031]
In this case, the constant current value I1 of the constant current circuit 12 (corresponding to the regulation current value Im) satisfies the following equation (3) if the charging voltage of the capacitor C1 in the steady state is V1 (= VB-Vf). It is set as follows.
I1 ≧ C · V1 · f (3)
By determining the constant current value I1 in this manner, the charge pump circuit 11 can have a sufficient boosting capability even at the start of boosting.
[0032]
2 and 3 show simulation waveforms of the output voltage Vo and the input current Iin at the start of boosting. FIG. 2 relates to the charge pump circuit 11 of the present embodiment, and FIG. 3 relates to the
[0033]
Pumping frequency f = 120kHz
Capacitance C of capacitors C1 to C4 = 0.1 μF
Input voltage Vin (battery voltage VB) = 6V
Output current Io = 0A
[0034]
Comparing FIG. 2 with FIG. 3, in the case of the
[0035]
On the other hand, in the case of the charge pump circuit 11 of the present embodiment, the input current Iin is always limited to 5 mA, so that the amount of noise generated can be greatly reduced. When comparing FIG. 2A with FIG. 3A, the charge pump circuit 11 using the constant
[0036]
As described above, in the charge pump circuit 11 of the present embodiment, the constant
[0037]
The charge pump circuit 11 does not remove the generated noise, but suppresses the generation of the noise itself. For this reason, it is not necessary to add a filter composed of a reactor or a capacitor as conventionally used, and the size and cost can be reduced. Further, by eliminating the filter components, the power loss in the charge pump circuit 11 can be reduced, and the effect of increasing the efficiency as compared with the related art can be obtained.
[0038]
Further, since the constant current value I1 of the constant
[0039]
(Second embodiment)
Next, a second embodiment of the present invention will be described with reference to FIGS.
FIG. 4 is an electrical configuration diagram of the charge pump circuit, and the same components as those in FIG. 1 are denoted by the same reference numerals. The
[0040]
The limiting current ILMT by the current limiting
ILMT = hFE (T9) · (Vin−Vf) / R4 (4)
[0041]
5 and 6 show simulation waveforms of the output voltage Vo and the input current Iin at the start of boosting. FIG. 5 shows a case where the transistor T9 is constituted by a single transistor cell, and FIG. 6 shows a case where the transistor T9 is constituted by two transistor cells connected in parallel. The waveforms (a), (b), and (c) and the simulation conditions are the same as those in FIGS. 2 and 3 shown in the first embodiment. As apparent from FIGS. 5 and 6, since the input current Iin is limited to 10 mA or less and 15 mA or less, the amount of noise generation is significantly reduced as compared with the conventional charge pump circuit 1 (see FIG. 9). can do. Since the value of the limiting current ILMT is larger when the transistor T9 is configured by two transistor cells, the rise time of the output voltage Vo is slightly shorter.
[0042]
As described above, in the
[0043]
(Third embodiment)
Next, a third embodiment of the present invention will be described with reference to FIG. 7 showing an electric configuration of a charge pump circuit. 7, the same components as those in FIG. 1 are denoted by the same reference numerals.
[0044]
The
[0045]
If the constant current circuit is provided for each stage as described above, the charging current of the capacitor C1 is regulated by the constant
[0046]
According to the
[0047]
(Fourth embodiment)
Next, a fourth embodiment of the present invention will be described with reference to FIG. 8 showing an electric configuration of a charge pump circuit. 8, the same components as those in FIG. 1 are denoted by the same reference numerals.
[0048]
The
[0049]
(Other embodiments)
The present invention is not limited to the embodiments described above and shown in the drawings. For example, the present invention can be modified or expanded as follows.
The current limiting
[0050]
The constant
[0051]
The
The first voltage and the second voltage applied to the other terminals of each capacitor are not limited to the input voltage Vin (battery voltage VB) and the ground voltage.
The switching element may be any of an FET, a bipolar transistor, and an IGBT.
[Brief description of the drawings]
FIG. 1 is an electrical configuration diagram of a charge pump circuit according to a first embodiment of the present invention; FIG. 2 is a diagram showing simulation waveforms of an output voltage Vo and an input current Iin at the start of boosting; FIG. FIG. 4 is a diagram showing simulation waveforms of a conventional configuration calculated for comparison; FIG. 4 is a diagram corresponding to FIG. 1 showing a second embodiment of the present invention; FIG. 5 is a diagram corresponding to FIG. 2; FIG. 7 is a diagram corresponding to FIG. 1 showing a third embodiment of the present invention. FIG. 8 is a diagram corresponding to FIG. 1 showing a fourth embodiment of the present invention. FIG. 9 is a diagram corresponding to FIG. Description】
2 is an input terminal (voltage input terminal), 4 is a drive circuit, 5 is an output terminal (voltage output terminal), 11, 15, 17, and 21 are charge pump circuits (boost circuits), and 12, 18, 19, and 20 are constant. Current circuit (current regulating circuit), 13 is a constant current circuit, 16 is a current limiting circuit (current regulating circuit), T7 is a transistor (first transistor), T8 is a transistor (second transistor), and D1 to D4 are diodes. , C1 to C4 are capacitors.
Claims (7)
前記ダイオード同士が接続された各接続点に対し各一端子が接続された複数のコンデンサと、
これらコンデンサの他端子にそれぞれ第1の電圧と第2の電圧とを交互に印加する駆動回路と、
前記コンデンサの充放電電流が流れる経路に介在する電流規制回路とを備えていることを特徴とする昇圧回路。A plurality of diodes connected in series with the same polarity between the voltage input terminal and the voltage output terminal,
A plurality of capacitors each one terminal of which is connected to each connection point where the diodes are connected,
A drive circuit for alternately applying a first voltage and a second voltage to the other terminals of these capacitors, respectively;
And a current regulating circuit interposed in a path through which the charge / discharge current of the capacitor flows.
前記電流規制回路は、前記電圧入力端子から前記駆動回路への電流供給経路に設けられていることを特徴とする請求項1または2記載の昇圧回路。The drive circuit is configured to receive supply of current through the voltage input terminal,
3. The booster circuit according to claim 1, wherein the current regulating circuit is provided in a current supply path from the voltage input terminal to the drive circuit.
前記コンデンサの充放電電流が流れる経路に介在する第1のトランジスタと、
この第1のトランジスタとともにカレントミラー回路を構成する第2のトランジスタと、
この第2のトランジスタに定電流を供給する定電流回路とから構成されていることを特徴とする請求項1ないし4の何れかに記載の昇圧回路。The current regulating circuit,
A first transistor interposed in a path through which a charge / discharge current of the capacitor flows;
A second transistor forming a current mirror circuit together with the first transistor;
5. The booster circuit according to claim 1, further comprising a constant current circuit for supplying a constant current to the second transistor.
前記コンデンサの充放電電流が流れる経路に介在するトランジスタと、
このトランジスタのベースと基準電位線との間に介在する抵抗とから構成されていることを特徴とする請求項1ないし4の何れかに記載の昇圧回路。The current regulating circuit,
A transistor interposed in a path through which the charge / discharge current of the capacitor flows;
5. The booster circuit according to claim 1, comprising a resistor interposed between a base of the transistor and a reference potential line.
Im≧C・V・f
なる条件式を満たすように決められていることを特徴とする請求項1ないし6の何れかに記載の昇圧回路。The regulated current value Im by the current regulating circuit is as follows: V is the charging voltage of the capacitor, f is the pumping frequency at which the drive circuit switches between the first voltage and the second voltage, and C is the capacitance of the capacitor.
Im ≧ C ・ V ・ f
7. The booster circuit according to claim 1, wherein the booster circuit is determined so as to satisfy the following conditional expression.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003005782A JP2004222394A (en) | 2003-01-14 | 2003-01-14 | Step-up circuit |
US10/716,560 US6972973B2 (en) | 2003-01-09 | 2003-11-20 | Voltage booster having noise reducing structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003005782A JP2004222394A (en) | 2003-01-14 | 2003-01-14 | Step-up circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004222394A true JP2004222394A (en) | 2004-08-05 |
Family
ID=32896354
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003005782A Pending JP2004222394A (en) | 2003-01-09 | 2003-01-14 | Step-up circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004222394A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007037370A (en) * | 2005-07-29 | 2007-02-08 | Matsushita Electric Ind Co Ltd | Semiconductor integrated circuit |
JP2010130718A (en) * | 2008-11-25 | 2010-06-10 | Denso Corp | Charge pump type boosting circuit |
US10879886B1 (en) | 2019-09-02 | 2020-12-29 | Kabushiki Kaisha Toshiba | Switch circuit suppressing damage to the switch circuit |
CN112421594A (en) * | 2020-11-23 | 2021-02-26 | 深圳佑驾创新科技有限公司 | Input protection circuit and vehicle-mounted generator |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10225101A (en) * | 1997-02-03 | 1998-08-21 | Denso Corp | Charge-up circuit |
JPH1118417A (en) * | 1997-06-24 | 1999-01-22 | Toshiba Corp | Semiconductor integrated circuit device |
JPH11330376A (en) * | 1998-05-19 | 1999-11-30 | Toshiba Microelectronics Corp | Charge pump type driving circuit |
JP2002084800A (en) * | 2000-09-07 | 2002-03-22 | Denso Corp | Power generator controller for vehicle |
JP2002119098A (en) * | 2000-10-04 | 2002-04-19 | Denso Corp | Power generator controller for vehicle |
JP2002237745A (en) * | 2001-02-08 | 2002-08-23 | Glory Ltd | Load driving circuit |
-
2003
- 2003-01-14 JP JP2003005782A patent/JP2004222394A/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10225101A (en) * | 1997-02-03 | 1998-08-21 | Denso Corp | Charge-up circuit |
JPH1118417A (en) * | 1997-06-24 | 1999-01-22 | Toshiba Corp | Semiconductor integrated circuit device |
JPH11330376A (en) * | 1998-05-19 | 1999-11-30 | Toshiba Microelectronics Corp | Charge pump type driving circuit |
JP2002084800A (en) * | 2000-09-07 | 2002-03-22 | Denso Corp | Power generator controller for vehicle |
JP2002119098A (en) * | 2000-10-04 | 2002-04-19 | Denso Corp | Power generator controller for vehicle |
JP2002237745A (en) * | 2001-02-08 | 2002-08-23 | Glory Ltd | Load driving circuit |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007037370A (en) * | 2005-07-29 | 2007-02-08 | Matsushita Electric Ind Co Ltd | Semiconductor integrated circuit |
JP4689394B2 (en) * | 2005-07-29 | 2011-05-25 | パナソニック株式会社 | Semiconductor integrated circuit |
JP2010130718A (en) * | 2008-11-25 | 2010-06-10 | Denso Corp | Charge pump type boosting circuit |
US10879886B1 (en) | 2019-09-02 | 2020-12-29 | Kabushiki Kaisha Toshiba | Switch circuit suppressing damage to the switch circuit |
CN112421594A (en) * | 2020-11-23 | 2021-02-26 | 深圳佑驾创新科技有限公司 | Input protection circuit and vehicle-mounted generator |
CN112421594B (en) * | 2020-11-23 | 2023-02-28 | 深圳佑驾创新科技有限公司 | Input protection circuit and vehicle-mounted generator |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6756772B2 (en) | Dual-output direct current voltage converter | |
US7126388B2 (en) | Power MOSFET driver and method therefor | |
US20020130704A1 (en) | Charge pump circuit | |
US6972973B2 (en) | Voltage booster having noise reducing structure | |
US11356017B2 (en) | Li-ion-compatible fully-integrated hybrid converter | |
EP3334024B1 (en) | Voltage regulator having boost and charge pump functionality | |
JP3591496B2 (en) | Power supply | |
KR100463619B1 (en) | Method of controlling charge-pump circuit | |
US20040257056A1 (en) | Switching regulator with improved load transient efficiency and method thereof | |
CN111969844B (en) | Bootstrap charge pump high-voltage power supply generation circuit | |
US5412257A (en) | High efficiency N-channel charge pump having a primary pump and a non-cascaded secondary pump | |
US11652407B2 (en) | Switching capacitor converter and driving circuit | |
US6307359B1 (en) | DC-DC converter powered by doubled output voltage | |
US10860042B2 (en) | Method of forming a semiconductor device | |
US9960619B2 (en) | Battery device and battery control device | |
US6605985B2 (en) | High-efficiency power charge pump supplying high DC output currents | |
US11870343B1 (en) | Switched capacitor recirculating converter circuits | |
US20090309650A1 (en) | Booster circuit | |
JP3006320B2 (en) | Voltage conversion circuit having high efficiency driver | |
JP2004222394A (en) | Step-up circuit | |
US12003180B2 (en) | Power supply for driving synchronous rectification elements of SEPIC converter | |
JP3579677B2 (en) | Synchronous rectification type DC-DC converter | |
US6104173A (en) | DC-DC converter and power-supply switching circuit | |
JP4122978B2 (en) | Booster circuit | |
US7218538B2 (en) | Power source device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050627 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071023 |