JP2004215184A - クランプ回路 - Google Patents
クランプ回路 Download PDFInfo
- Publication number
- JP2004215184A JP2004215184A JP2003002493A JP2003002493A JP2004215184A JP 2004215184 A JP2004215184 A JP 2004215184A JP 2003002493 A JP2003002493 A JP 2003002493A JP 2003002493 A JP2003002493 A JP 2003002493A JP 2004215184 A JP2004215184 A JP 2004215184A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- clamp
- level
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
Abstract
【課題】少ない回路規模でペデスタルレベルをクランプして輝度信号のＤＣレベルを補正し、横引きノイズやフリッカの発生を抑制するクランプ回路を得ること。
【解決手段】クランプ制御回路３０は、ディジタル映像信号を検出すると所定時間遅延させてクランプ制御信号を出力する。クランプ処理回路５０は、補正輝度信号からバックポーチに挿入されているペデスタルレベルを抽出してペデスタルレベルの平均値を算出する。算出したペデスタルレベルの平均値とディジタル信号処理基準レベルとの差分を算出し、その差分を輝度信号に加算してＤＣレベルを補正した補正輝度信号を生成してペデスタルレベルをディジタル信号処理基準レベルに収束させる。クランプ制御信号が入力されるとクランプ処理回路５０は、そのときの差分を保持し、その後保持した差分を用いて輝度信号のＤＣレベルを補正する。
【選択図】 図１
【解決手段】クランプ制御回路３０は、ディジタル映像信号を検出すると所定時間遅延させてクランプ制御信号を出力する。クランプ処理回路５０は、補正輝度信号からバックポーチに挿入されているペデスタルレベルを抽出してペデスタルレベルの平均値を算出する。算出したペデスタルレベルの平均値とディジタル信号処理基準レベルとの差分を算出し、その差分を輝度信号に加算してＤＣレベルを補正した補正輝度信号を生成してペデスタルレベルをディジタル信号処理基準レベルに収束させる。クランプ制御信号が入力されるとクランプ処理回路５０は、そのときの差分を保持し、その後保持した差分を用いて輝度信号のＤＣレベルを補正する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、映像信号のクランプ回路に関するものであり、特に、映像信号をディジタル信号に変換してディジタル信号処理を行う場合のクランプ回路に関するものである。
【０００２】
【従来の技術】
近年、テレビ受像機の高画質化、大画面化にともない、アナログ信号である映像信号をディジタルに変換して処理を行う傾向がある。アナログ信号である映像信号をディジタルに変換して処理する場合、Ａ／Ｄ（Ａｎａｌｏｇ／ｄｉｇｉｔａｌ）コンバータのダイナミックレンジの範囲を超えないように映像信号をクランプする。しかしながら、映像信号がディジタル信号処理回路に到達するまでの過程でオフセットやバラツキなどＤＣレベルが変動する要因が多く、映像信号をクランプするだけではディジタル信号処理の基準となるレベルに映像信号をクランプすることは難しい。すなわち、映像信号をクランプするだけでは、ペデスタルレベルを合わせ込むことは難しい。映像信号処理では、水平帰線消去期間のバックポーチに挿入されているペデスタルレベルが輝度信号処理の基準となる。ペデスタルレベルが変動すると、変動時に横引きノイズやフリッカが発生し映像が乱れてしまう。横引きノイズやフリッカが発生している映像は見にくいだけでなく目にも悪影響を及ぼす。そのため、ディジタル信号に変換された映像信号のペデスタルレベルをクランプする必要がある。
【０００３】
たとえば、従来技術では、量子化された映像信号からフィールド毎にペデスタルレベルを検出し、検出したデータを平均化する。平均化したペデスタルレベルの変動が所定の誤差範囲を超えている場合には、検出したペデスタルレベルを新たなペデスタルレベルとし、検出したペデスタルレベルの変動が所定の誤差範囲内である場合には、それ以前に検出したペデスタルレベルをそのままペデスタルレベルとするようにしている。すなわち、フィールド毎に検出したペデスタルレベルの変動が所定の誤差範囲内の場合には、ペデスタルレベルを固定するようにしている。このようにして決定したペデスタルレベルと目標値のペデスタルレベルとの差分値を用いて、映像信号を補正してアナログの映像信号をディジタルに変換した映像信号、すなわち、量子化された映像信号における量子化誤差によるフリッカを抑制するようにしている（たとえば、特許文献１参照）。
【０００４】
【特許文献１】
特開平１１−８８７２３号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、従来技術では、ペデスタルレベルの誤差範囲を小さくすると、頻繁にペデスタルレベルとが変動してしまう。そのため、横引きノイズやフリッカの発生を完全に抑えることはできないという問題があった。
【０００６】
また、フィールド内のペデスタルレベルの量子化の回数が少ない場合や量子化のビット数が少ない場合も演算誤差が大きくなり、ペデスタルレベルが頻繁に変動してしまう。そのため、サンプリング回数を多くして量子化のビット数を増やさなければならないという問題があった。すなわち、高性能のＡ／Ｄコンバータを用いて量子化の回数とビット数を増やして平均値を算出しなければならず、回路規模が大きくなるという問題があった。
【０００７】
この発明は上記に鑑みてなされたもので、少ない回路規模でペデスタルレベルをクランプして輝度信号のＤＣレベルを補正し、横引きノイズやフリッカの発生を抑制するクランプ回路を得ることを目的としている。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、この発明にかかるクランプ回路は、アナログ映像信号をディジタル映像信号に変換してディジタル信号処理を行う際に前記ディジタル映像信号の色信号と輝度信号とを分離して該輝度信号のＤＣレベルを補正するクランプ回路において、前記ディジタル映像信号を監視してディジタル信号処理が開始されてから所定の時間が経過するとクランプ制御信号を出力するクランプ制御回路と、前記クランプ制御信号が入力されるまでは、補正輝度信号から前記アナログ映像信号の水平帰線消去期間内のバックポーチに挿入されているペデスタルレベルを抽出し、抽出したペデスタルレベルを外部から入力されるディジタル信号処理の基準となるディジタル信号処理基準レベルに収束させる演算処理を行い、その演算処理結果に基づいて前記輝度信号を補正した補正輝度信号を出力し、前記クランプ制御信号が入力された後は、該クランプ制御信号が入力された時の演算処理結果を保持し、保持した演算結果に基づいて前記輝度信号を補正した補正輝度信号を出力するクランプ処理回路とを備えることを特徴とする。
【０００９】
この発明によれば、アナログ映像信号が入力されると、ディジタル信号に変換してバックポーチに挿入されているペデスタルレベルの平均値とディジタル信号処理基準レベルとの差分を算出して輝度信号を補正する動作を繰り返しながら、ペデスタルレベルをディジタル信号処理基準レベルに収束させる。そして、クランプ回路にアナログ映像信号が入力されてペデスタルレベルがディジタル信号処理基準レベルに収束する十分な時間が経過した後に動作をロックして輝度信号を補正する差分を固定するようにしている。
【００１０】
【発明の実施の形態】
以下に添付図面を参照して、この発明にかかるクランプ回路の好適な実施の形態を詳細に説明する。
【００１１】
図１および図２を用いて本発明の実施の形態を説明する。図１は、この発明における本実施の形態のクランプ回路の構成を示すブロック図である。本実施の形態のクランプ回路は、入力クランプ回路１０と、Ａ／Ｄ変換回路２０と、クランプ制御回路３０と、Ｙ／Ｃ分離回路４０と、クランプ処理回路５０とを備えている。
【００１２】
入力クランプ回路１０は、アナログ映像信号をＡ／Ｄ変換回路２０のダイナミックレンジの範囲を超えないようなＤＣレベルにクランプし、クランプしたアナログ映像信号をＡ／Ｄ変換回路２０に出力する。
【００１３】
Ａ／Ｄ変換回路２０は、入力クランプ回路１０でクランプされたアナログ映像信号をディジタル映像信号に変換し、変換したディジタル映像信号をＹ／Ｃ分離回路４０とクランプ制御回路３０とに出力する。Ａ／Ｄ変換回路２０がアナログ映像信号をディジタル映像信号に変換する変換時間は映像信号を復調するために十分なデータを得ることができ、少なくとも、バックポーチに挿入されているペデスタルレベルを複数サンプリングできるものとする。
【００１４】
クランプ処理回路５０は、クランプ処理回路５０を制御するためのクランプ制御信号を出力する機能を有する。クランプ処理回路５０は、信号検出回路３１と遅延回路３２とを備えている。
【００１５】
信号検出回路３１は、Ａ／Ｄ変換回路２０から入力されるディジタル映像信号の変化を観測してディジタル映像信号の有無を検出する。すなわち、Ａ／Ｄ変換回路２０の出力が変化によりディジタル映像信号が入力されてディジタル信号処理の開始を検知する。ディジタル映像信号を検出した場合には、信号検出信号を遅延回路３２に出力する。
【００１６】
遅延回路３２は、信号検出信号を所定の時間だけ遅延させたクランプ制御信号をクランプ処理回路５０に出力する。遅延回路３２が信号検出信号を遅延する時間は、クランプ処理回路５０においてペデスタルレベルが収束するのに必要な時間に対して十分な時間をシミュレーションなどで検討して決定する。
【００１７】
Ｙ／Ｃ分離回路４０は、ディジタル映像信号から輝度信号Ｙと色信号Ｃとを分離する。ディジタル映像信号には、明るさの情報を有する輝度信号Ｙと、色度の情報を有する色信号Ｃとが含まれている。Ｙ／Ｃ分離回路４０は、これら２つの信号を分離して、輝度信号Ｙをクランプ処理回路５０に、色信号Ｃをカラーバースト信号に基づいて色復調を行う色信号処理部（図示せず）にそれぞれ出力する。
【００１８】
クランプ処理回路５０は、映像信号の水平期間消去期間内のバックポーチ期間に発生するクランプパルスがアサートの時の輝度信号Ｙ、すなわち、ペデスタルレベルのデータと映像信号とディジタル信号処理するために設定されているディジタル信号処理基準レベルとクランプ制御回路３０から出力されるクランプ制御信号に基づいてペデスタルレベルをクランプする機能を有する。クランプ処理回路５０は、サンプリング回路５１と、データ平均化回路５２と、比較回路５３と、データ保持回路５４と、レベル補正回路５５とを備えている。
【００１９】
レベル補正回路５５は、Ｙ／Ｃ分離回路４０で分離された輝度信号Ｙとデータ保持回路５４の出力とを加算して輝度信号を補正して補正輝度信号をサンプリング回路５１に出力する。また、補正輝度信号を明るさの調整などを行う輝度信号処理部（図示せず）に出力する。
【００２０】
サンプリング回路５１は、水平帰線消去期間内のバックポーチの期間に発生するクランプパルスがアサートの時にレベル補正回路５５から入力された補正輝度信号をデータ平均化回路５２に出力する。すなわち、補正輝度信号の中からバックポーチに挿入されているペデスタルレベルの補正輝度信号をデータ平均化回路５２に出力する。
【００２１】
データ平均化回路５２は、ペデスタルレベルのデータを平均し、バックポーチに挿入されているペデスタルレベルの平均値を比較回路５３に出力する。バックポーチに挿入されたペデスタルレベルは、Ａ／Ｄ変換回路２０においてサンプリングされている。そのため、ペデスタルレベルは複数のディジタルデータに変換されている。データ平均化回路５２は、これら複数のデータの平均値を算出してフィールドのペデスタルレベルの値を決定する。
【００２２】
比較回路５３は、ディジタルレベル信号処理基準レベルとペデスタルレベルの平均値とを比較して、その差分をデータ保持回路５４に出力する。
【００２３】
データ保持回路５４は、クランプ制御回路３０から入力される信号検出信号に基づいて、比較回路５３から出力されたディジタルレベル信号処理基準レベルとペデスタルレベルの平均値の差分を保持するとともに、保持している差分をレベル補正回路５５に出力する。
【００２４】
つぎに、本実施の形態のクランプ回路の動作について説明する。入力クランプ回路１０は、アナログ映像信号をＡ／Ｄ変換回路２０のダイナミックレンジの範囲を越えないようなＤＣレベルにクランプする。そして、クランプしたアナログ映像信号をＡ／Ｄ変換回路２０に出力する。
【００２５】
Ａ／Ｄ変換回路２０は、クランプされたアナログ映像信号をディジタル映像信号に変換し、変換したディジタル映像信号をＹ／Ｃ分離回路４０と信号検出回路３１とに出力する。
【００２６】
信号検出回路３１は、ディジタル映像信号の有無を検出する。具体的には、Ａ／Ｄ変換回路２０から入力されるディジタル映像信号がサンプリング周期で変化しているかを判定して、クランプ回路にアナログ映像信号が入力されたか否かを検出する。そして、ディジタル映像信号を検出すると、信号検出信号を遅延回路３２に出力する。
【００２７】
遅延回路３２は、信号検出信号を所定の時間遅延させたクランプ制御信号をデータ保持回路５４に出力する。
【００２８】
一方、Ｙ／Ｃ分離回路４０は、ディジタル映像信号から輝度信号Ｙと色信号Ｃとを分離し、輝度信号Ｙをレベル補正回路５５に、色信号Ｃを色復調処理部（図示せず）にそれぞれ出力する。
【００２９】
レベル補正回路５５は、輝度信号にデータ保持回路５４の出力を加算した補正輝度信号をサンプリング回路５１に出力するとともに、明るさの調整などを行う輝度信号処理部（図示せず）にも出力する。
【００３０】
サンプリング回路５１は、水平帰線消去期間内のバックポーチの期間に発生するクランプパルスがアサートの時に、補正輝度信号をデータ平均化回路５２に出力する。すなわち、バックポーチに挿入されているペデスタルレベルの補正輝度信号をデータ平均化回路５２に出力する。
【００３１】
データ平均化回路５２は、ペデスタルレベルの補正輝度信号の平均値を算出して比較回路５３に出力する。すなわち、このフィールドにおけるペデスタルレベルを比較回路５３に出力する。
【００３２】
比較回路５３は、ディジタル信号処理基準レベルとペデスタルレベルの平均値とを比較して、これら２つの信号の差分を算出する。そして、その差分をデータ保持回路５４に出力する。
【００３３】
データ保持回路５４は、クランプ制御信号が入力されていない場合、すなわち、ペデスタルレベルが収束していない場合は、比較回路５３から入力されるディジタル信号処理基準レベルとペデスタルレベルの平均値との差分を取り込みレベル補正回路５５に出力する。
【００３４】
このように、クランプ制御信号が入力されていない場合には、サンプリング回路５１と、データ平均化回路５２と、比較回路５３と、データ保持回路５４と、レベル補正回路５５とでフィードバックループを構成し、バックポーチに挿入されているペデスタルレベルとディジタル信号処理基準レベルとの差分を算出して輝度信号Ｙのレベルを補正して補正輝度信号を出力する動作を繰り返す。すなわち、ペデスタルレベルをディジタル信号処理基準レベルに収束させるように動作する。
【００３５】
クランプ制御信号が入力されると、データ保持回路５４は、比較回路５３から入力されているディジタル信号処理基準レベルとペデスタルレベルの平均値との差分を保持し、その後、比較回路５３からの差分を取り込まないようにする。すなわち、フィードバックループをロックしてレベル補正回路５５に出力する差分を固定する。
【００３６】
以上説明したようにこの実施の形態では、クランプ回路にアナログ映像信号が入力されると、ディジタル信号に変換してバックポーチに挿入されているペデスタルレベルの平均値とディジタル信号処理基準レベルとの差分を算出して輝度信号を補正する動作を繰り返しながら、ペデスタルレベルをディジタル信号処理基準レベルに収束させる。そして、クランプ回路にアナログ映像信号が入力されてペデスタルレベルがディジタル信号処理基準レベルに収束する十分な時間が経過した後に動作をロックして輝度信号を補正する差分を固定する。これにより、ペデスタルレベルをディジタル信号処理基準レベルに収束させる動作を停止して輝度信号を補正する差分を固定するための制御が簡素化され、少ない回路規模でペデスタルレベルの平均化の演算誤差などによる収束レベルの時間変動を抑えることができ、横引きノイズやフリッカのない映像を得ることができる。
【００３７】
なお、図２に示すように、信号検出回路３１の代りに、同期検出回路３３を用いてクランプ制御信号を生成するようにしてもよい。図１と同じ機能を持つ構成部分には同一符号を付し、重複する説明は省略する。
【００３８】
同期検出回路３３は、ディジタル映像信号から水平同期信号を検出すると遅延回路３２に同期検出信号を出力する。すなわち、水平同期信号によりディジタル信号処理の開始を検知する。遅延回路３２は同期検出信号を所定の時間遅延してデータ保持回路５４を制御するためのクランプ制御信号を出力する。すなわち、最初に検出した水平同期信号から一定時間後に、クランプ制御信号を出力して、クランプ処理回路５０のフィードバックループをロックする。
【００３９】
このように、水平同期信号を検出してから一定時間後にクランプ制御信号を出力してデータ保持回路５４を制御しても、フィードバックループを固定するための制御が簡素化され、少ない回路規模でペデスタルレベルの平均化の演算誤差などによる収束レベルの時間変動を抑えることができ、横引きノイズやフリッカのない映像を得ることができる。
【００４０】
なお、同期検出回路３３において垂直同期信号を検出して同期検出信号を出力するようにしても、水平同期信号を検出した場合と同様の効果が得られる。
【００４１】
また、通常、この発明におけるクランプ回路を用いる映像信号処理装置には、同期検出回路が内蔵されている場合が多い。したがって、同期検出回路を新たに設けることなく、映像信号処理装置内の同期検出回路を兼用することが可能となり、さらに回路規模を抑えることができる。この場合、垂直同期信号または水平同期信号をアナログ映像信号から検出してもかまわない。
【００４２】
【発明の効果】
以上説明したように、この発明にかかるクランプ回路によれば、アナログ映像信号が入力されると、ディジタル信号に変換してバックポーチに挿入されているペデスタルレベルの平均値とディジタル信号処理基準レベルとの差分を算出して輝度信号を補正する動作を繰り返しながら、ペデスタルレベルをディジタル信号処理基準レベルに収束させる。そして、クランプ回路にアナログ映像信号が入力されてペデスタルレベルがディジタル信号処理基準レベルに収束する十分な時間が経過した後に動作をロックして輝度信号を補正する差分を固定するようにしているため、ペデスタルレベルをディジタル信号処理基準レベルに収束させる動作を停止して輝度信号を補正する差分を固定するための制御が簡素化され、少ない回路規模でペデスタルレベルの平均化の演算誤差などによる収束レベルの時間変動を抑えることができ、横引きノイズやフリッカのない映像を得ることができる。
【図面の簡単な説明】
【図１】この発明におけるクランプ回路の構成を示すブロック図である。
【図２】この発明におけるクランプ回路の構成を示すブロック図である。
【符号の説明】
１０ 入力クランプ回路、２０ Ａ／Ｄ変換回路、３０ クランプ制御回路、３１ 信号検出回路、３２ 遅延回路、３３ 同期検出回路、４０ Ｙ／Ｃ分離回路、５０ クランプ処理回路、５１ サンプリング回路、５２ データ平均化回路、５３ 比較回路、５４ データ保持回路、５５ レベル補正回路。
【発明の属する技術分野】
本発明は、映像信号のクランプ回路に関するものであり、特に、映像信号をディジタル信号に変換してディジタル信号処理を行う場合のクランプ回路に関するものである。
【０００２】
【従来の技術】
近年、テレビ受像機の高画質化、大画面化にともない、アナログ信号である映像信号をディジタルに変換して処理を行う傾向がある。アナログ信号である映像信号をディジタルに変換して処理する場合、Ａ／Ｄ（Ａｎａｌｏｇ／ｄｉｇｉｔａｌ）コンバータのダイナミックレンジの範囲を超えないように映像信号をクランプする。しかしながら、映像信号がディジタル信号処理回路に到達するまでの過程でオフセットやバラツキなどＤＣレベルが変動する要因が多く、映像信号をクランプするだけではディジタル信号処理の基準となるレベルに映像信号をクランプすることは難しい。すなわち、映像信号をクランプするだけでは、ペデスタルレベルを合わせ込むことは難しい。映像信号処理では、水平帰線消去期間のバックポーチに挿入されているペデスタルレベルが輝度信号処理の基準となる。ペデスタルレベルが変動すると、変動時に横引きノイズやフリッカが発生し映像が乱れてしまう。横引きノイズやフリッカが発生している映像は見にくいだけでなく目にも悪影響を及ぼす。そのため、ディジタル信号に変換された映像信号のペデスタルレベルをクランプする必要がある。
【０００３】
たとえば、従来技術では、量子化された映像信号からフィールド毎にペデスタルレベルを検出し、検出したデータを平均化する。平均化したペデスタルレベルの変動が所定の誤差範囲を超えている場合には、検出したペデスタルレベルを新たなペデスタルレベルとし、検出したペデスタルレベルの変動が所定の誤差範囲内である場合には、それ以前に検出したペデスタルレベルをそのままペデスタルレベルとするようにしている。すなわち、フィールド毎に検出したペデスタルレベルの変動が所定の誤差範囲内の場合には、ペデスタルレベルを固定するようにしている。このようにして決定したペデスタルレベルと目標値のペデスタルレベルとの差分値を用いて、映像信号を補正してアナログの映像信号をディジタルに変換した映像信号、すなわち、量子化された映像信号における量子化誤差によるフリッカを抑制するようにしている（たとえば、特許文献１参照）。
【０００４】
【特許文献１】
特開平１１−８８７２３号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、従来技術では、ペデスタルレベルの誤差範囲を小さくすると、頻繁にペデスタルレベルとが変動してしまう。そのため、横引きノイズやフリッカの発生を完全に抑えることはできないという問題があった。
【０００６】
また、フィールド内のペデスタルレベルの量子化の回数が少ない場合や量子化のビット数が少ない場合も演算誤差が大きくなり、ペデスタルレベルが頻繁に変動してしまう。そのため、サンプリング回数を多くして量子化のビット数を増やさなければならないという問題があった。すなわち、高性能のＡ／Ｄコンバータを用いて量子化の回数とビット数を増やして平均値を算出しなければならず、回路規模が大きくなるという問題があった。
【０００７】
この発明は上記に鑑みてなされたもので、少ない回路規模でペデスタルレベルをクランプして輝度信号のＤＣレベルを補正し、横引きノイズやフリッカの発生を抑制するクランプ回路を得ることを目的としている。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、この発明にかかるクランプ回路は、アナログ映像信号をディジタル映像信号に変換してディジタル信号処理を行う際に前記ディジタル映像信号の色信号と輝度信号とを分離して該輝度信号のＤＣレベルを補正するクランプ回路において、前記ディジタル映像信号を監視してディジタル信号処理が開始されてから所定の時間が経過するとクランプ制御信号を出力するクランプ制御回路と、前記クランプ制御信号が入力されるまでは、補正輝度信号から前記アナログ映像信号の水平帰線消去期間内のバックポーチに挿入されているペデスタルレベルを抽出し、抽出したペデスタルレベルを外部から入力されるディジタル信号処理の基準となるディジタル信号処理基準レベルに収束させる演算処理を行い、その演算処理結果に基づいて前記輝度信号を補正した補正輝度信号を出力し、前記クランプ制御信号が入力された後は、該クランプ制御信号が入力された時の演算処理結果を保持し、保持した演算結果に基づいて前記輝度信号を補正した補正輝度信号を出力するクランプ処理回路とを備えることを特徴とする。
【０００９】
この発明によれば、アナログ映像信号が入力されると、ディジタル信号に変換してバックポーチに挿入されているペデスタルレベルの平均値とディジタル信号処理基準レベルとの差分を算出して輝度信号を補正する動作を繰り返しながら、ペデスタルレベルをディジタル信号処理基準レベルに収束させる。そして、クランプ回路にアナログ映像信号が入力されてペデスタルレベルがディジタル信号処理基準レベルに収束する十分な時間が経過した後に動作をロックして輝度信号を補正する差分を固定するようにしている。
【００１０】
【発明の実施の形態】
以下に添付図面を参照して、この発明にかかるクランプ回路の好適な実施の形態を詳細に説明する。
【００１１】
図１および図２を用いて本発明の実施の形態を説明する。図１は、この発明における本実施の形態のクランプ回路の構成を示すブロック図である。本実施の形態のクランプ回路は、入力クランプ回路１０と、Ａ／Ｄ変換回路２０と、クランプ制御回路３０と、Ｙ／Ｃ分離回路４０と、クランプ処理回路５０とを備えている。
【００１２】
入力クランプ回路１０は、アナログ映像信号をＡ／Ｄ変換回路２０のダイナミックレンジの範囲を超えないようなＤＣレベルにクランプし、クランプしたアナログ映像信号をＡ／Ｄ変換回路２０に出力する。
【００１３】
Ａ／Ｄ変換回路２０は、入力クランプ回路１０でクランプされたアナログ映像信号をディジタル映像信号に変換し、変換したディジタル映像信号をＹ／Ｃ分離回路４０とクランプ制御回路３０とに出力する。Ａ／Ｄ変換回路２０がアナログ映像信号をディジタル映像信号に変換する変換時間は映像信号を復調するために十分なデータを得ることができ、少なくとも、バックポーチに挿入されているペデスタルレベルを複数サンプリングできるものとする。
【００１４】
クランプ処理回路５０は、クランプ処理回路５０を制御するためのクランプ制御信号を出力する機能を有する。クランプ処理回路５０は、信号検出回路３１と遅延回路３２とを備えている。
【００１５】
信号検出回路３１は、Ａ／Ｄ変換回路２０から入力されるディジタル映像信号の変化を観測してディジタル映像信号の有無を検出する。すなわち、Ａ／Ｄ変換回路２０の出力が変化によりディジタル映像信号が入力されてディジタル信号処理の開始を検知する。ディジタル映像信号を検出した場合には、信号検出信号を遅延回路３２に出力する。
【００１６】
遅延回路３２は、信号検出信号を所定の時間だけ遅延させたクランプ制御信号をクランプ処理回路５０に出力する。遅延回路３２が信号検出信号を遅延する時間は、クランプ処理回路５０においてペデスタルレベルが収束するのに必要な時間に対して十分な時間をシミュレーションなどで検討して決定する。
【００１７】
Ｙ／Ｃ分離回路４０は、ディジタル映像信号から輝度信号Ｙと色信号Ｃとを分離する。ディジタル映像信号には、明るさの情報を有する輝度信号Ｙと、色度の情報を有する色信号Ｃとが含まれている。Ｙ／Ｃ分離回路４０は、これら２つの信号を分離して、輝度信号Ｙをクランプ処理回路５０に、色信号Ｃをカラーバースト信号に基づいて色復調を行う色信号処理部（図示せず）にそれぞれ出力する。
【００１８】
クランプ処理回路５０は、映像信号の水平期間消去期間内のバックポーチ期間に発生するクランプパルスがアサートの時の輝度信号Ｙ、すなわち、ペデスタルレベルのデータと映像信号とディジタル信号処理するために設定されているディジタル信号処理基準レベルとクランプ制御回路３０から出力されるクランプ制御信号に基づいてペデスタルレベルをクランプする機能を有する。クランプ処理回路５０は、サンプリング回路５１と、データ平均化回路５２と、比較回路５３と、データ保持回路５４と、レベル補正回路５５とを備えている。
【００１９】
レベル補正回路５５は、Ｙ／Ｃ分離回路４０で分離された輝度信号Ｙとデータ保持回路５４の出力とを加算して輝度信号を補正して補正輝度信号をサンプリング回路５１に出力する。また、補正輝度信号を明るさの調整などを行う輝度信号処理部（図示せず）に出力する。
【００２０】
サンプリング回路５１は、水平帰線消去期間内のバックポーチの期間に発生するクランプパルスがアサートの時にレベル補正回路５５から入力された補正輝度信号をデータ平均化回路５２に出力する。すなわち、補正輝度信号の中からバックポーチに挿入されているペデスタルレベルの補正輝度信号をデータ平均化回路５２に出力する。
【００２１】
データ平均化回路５２は、ペデスタルレベルのデータを平均し、バックポーチに挿入されているペデスタルレベルの平均値を比較回路５３に出力する。バックポーチに挿入されたペデスタルレベルは、Ａ／Ｄ変換回路２０においてサンプリングされている。そのため、ペデスタルレベルは複数のディジタルデータに変換されている。データ平均化回路５２は、これら複数のデータの平均値を算出してフィールドのペデスタルレベルの値を決定する。
【００２２】
比較回路５３は、ディジタルレベル信号処理基準レベルとペデスタルレベルの平均値とを比較して、その差分をデータ保持回路５４に出力する。
【００２３】
データ保持回路５４は、クランプ制御回路３０から入力される信号検出信号に基づいて、比較回路５３から出力されたディジタルレベル信号処理基準レベルとペデスタルレベルの平均値の差分を保持するとともに、保持している差分をレベル補正回路５５に出力する。
【００２４】
つぎに、本実施の形態のクランプ回路の動作について説明する。入力クランプ回路１０は、アナログ映像信号をＡ／Ｄ変換回路２０のダイナミックレンジの範囲を越えないようなＤＣレベルにクランプする。そして、クランプしたアナログ映像信号をＡ／Ｄ変換回路２０に出力する。
【００２５】
Ａ／Ｄ変換回路２０は、クランプされたアナログ映像信号をディジタル映像信号に変換し、変換したディジタル映像信号をＹ／Ｃ分離回路４０と信号検出回路３１とに出力する。
【００２６】
信号検出回路３１は、ディジタル映像信号の有無を検出する。具体的には、Ａ／Ｄ変換回路２０から入力されるディジタル映像信号がサンプリング周期で変化しているかを判定して、クランプ回路にアナログ映像信号が入力されたか否かを検出する。そして、ディジタル映像信号を検出すると、信号検出信号を遅延回路３２に出力する。
【００２７】
遅延回路３２は、信号検出信号を所定の時間遅延させたクランプ制御信号をデータ保持回路５４に出力する。
【００２８】
一方、Ｙ／Ｃ分離回路４０は、ディジタル映像信号から輝度信号Ｙと色信号Ｃとを分離し、輝度信号Ｙをレベル補正回路５５に、色信号Ｃを色復調処理部（図示せず）にそれぞれ出力する。
【００２９】
レベル補正回路５５は、輝度信号にデータ保持回路５４の出力を加算した補正輝度信号をサンプリング回路５１に出力するとともに、明るさの調整などを行う輝度信号処理部（図示せず）にも出力する。
【００３０】
サンプリング回路５１は、水平帰線消去期間内のバックポーチの期間に発生するクランプパルスがアサートの時に、補正輝度信号をデータ平均化回路５２に出力する。すなわち、バックポーチに挿入されているペデスタルレベルの補正輝度信号をデータ平均化回路５２に出力する。
【００３１】
データ平均化回路５２は、ペデスタルレベルの補正輝度信号の平均値を算出して比較回路５３に出力する。すなわち、このフィールドにおけるペデスタルレベルを比較回路５３に出力する。
【００３２】
比較回路５３は、ディジタル信号処理基準レベルとペデスタルレベルの平均値とを比較して、これら２つの信号の差分を算出する。そして、その差分をデータ保持回路５４に出力する。
【００３３】
データ保持回路５４は、クランプ制御信号が入力されていない場合、すなわち、ペデスタルレベルが収束していない場合は、比較回路５３から入力されるディジタル信号処理基準レベルとペデスタルレベルの平均値との差分を取り込みレベル補正回路５５に出力する。
【００３４】
このように、クランプ制御信号が入力されていない場合には、サンプリング回路５１と、データ平均化回路５２と、比較回路５３と、データ保持回路５４と、レベル補正回路５５とでフィードバックループを構成し、バックポーチに挿入されているペデスタルレベルとディジタル信号処理基準レベルとの差分を算出して輝度信号Ｙのレベルを補正して補正輝度信号を出力する動作を繰り返す。すなわち、ペデスタルレベルをディジタル信号処理基準レベルに収束させるように動作する。
【００３５】
クランプ制御信号が入力されると、データ保持回路５４は、比較回路５３から入力されているディジタル信号処理基準レベルとペデスタルレベルの平均値との差分を保持し、その後、比較回路５３からの差分を取り込まないようにする。すなわち、フィードバックループをロックしてレベル補正回路５５に出力する差分を固定する。
【００３６】
以上説明したようにこの実施の形態では、クランプ回路にアナログ映像信号が入力されると、ディジタル信号に変換してバックポーチに挿入されているペデスタルレベルの平均値とディジタル信号処理基準レベルとの差分を算出して輝度信号を補正する動作を繰り返しながら、ペデスタルレベルをディジタル信号処理基準レベルに収束させる。そして、クランプ回路にアナログ映像信号が入力されてペデスタルレベルがディジタル信号処理基準レベルに収束する十分な時間が経過した後に動作をロックして輝度信号を補正する差分を固定する。これにより、ペデスタルレベルをディジタル信号処理基準レベルに収束させる動作を停止して輝度信号を補正する差分を固定するための制御が簡素化され、少ない回路規模でペデスタルレベルの平均化の演算誤差などによる収束レベルの時間変動を抑えることができ、横引きノイズやフリッカのない映像を得ることができる。
【００３７】
なお、図２に示すように、信号検出回路３１の代りに、同期検出回路３３を用いてクランプ制御信号を生成するようにしてもよい。図１と同じ機能を持つ構成部分には同一符号を付し、重複する説明は省略する。
【００３８】
同期検出回路３３は、ディジタル映像信号から水平同期信号を検出すると遅延回路３２に同期検出信号を出力する。すなわち、水平同期信号によりディジタル信号処理の開始を検知する。遅延回路３２は同期検出信号を所定の時間遅延してデータ保持回路５４を制御するためのクランプ制御信号を出力する。すなわち、最初に検出した水平同期信号から一定時間後に、クランプ制御信号を出力して、クランプ処理回路５０のフィードバックループをロックする。
【００３９】
このように、水平同期信号を検出してから一定時間後にクランプ制御信号を出力してデータ保持回路５４を制御しても、フィードバックループを固定するための制御が簡素化され、少ない回路規模でペデスタルレベルの平均化の演算誤差などによる収束レベルの時間変動を抑えることができ、横引きノイズやフリッカのない映像を得ることができる。
【００４０】
なお、同期検出回路３３において垂直同期信号を検出して同期検出信号を出力するようにしても、水平同期信号を検出した場合と同様の効果が得られる。
【００４１】
また、通常、この発明におけるクランプ回路を用いる映像信号処理装置には、同期検出回路が内蔵されている場合が多い。したがって、同期検出回路を新たに設けることなく、映像信号処理装置内の同期検出回路を兼用することが可能となり、さらに回路規模を抑えることができる。この場合、垂直同期信号または水平同期信号をアナログ映像信号から検出してもかまわない。
【００４２】
【発明の効果】
以上説明したように、この発明にかかるクランプ回路によれば、アナログ映像信号が入力されると、ディジタル信号に変換してバックポーチに挿入されているペデスタルレベルの平均値とディジタル信号処理基準レベルとの差分を算出して輝度信号を補正する動作を繰り返しながら、ペデスタルレベルをディジタル信号処理基準レベルに収束させる。そして、クランプ回路にアナログ映像信号が入力されてペデスタルレベルがディジタル信号処理基準レベルに収束する十分な時間が経過した後に動作をロックして輝度信号を補正する差分を固定するようにしているため、ペデスタルレベルをディジタル信号処理基準レベルに収束させる動作を停止して輝度信号を補正する差分を固定するための制御が簡素化され、少ない回路規模でペデスタルレベルの平均化の演算誤差などによる収束レベルの時間変動を抑えることができ、横引きノイズやフリッカのない映像を得ることができる。
【図面の簡単な説明】
【図１】この発明におけるクランプ回路の構成を示すブロック図である。
【図２】この発明におけるクランプ回路の構成を示すブロック図である。
【符号の説明】
１０ 入力クランプ回路、２０ Ａ／Ｄ変換回路、３０ クランプ制御回路、３１ 信号検出回路、３２ 遅延回路、３３ 同期検出回路、４０ Ｙ／Ｃ分離回路、５０ クランプ処理回路、５１ サンプリング回路、５２ データ平均化回路、５３ 比較回路、５４ データ保持回路、５５ レベル補正回路。
Claims (5)
- アナログ映像信号をディジタル映像信号に変換してディジタル信号処理を行う際に前記ディジタル映像信号の色信号と輝度信号とを分離して該輝度信号のＤＣレベルを補正するクランプ回路において、
前記ディジタル映像信号を監視してディジタル信号処理が開始されてから所定の時間が経過するとクランプ制御信号を出力するクランプ制御回路と、
前記クランプ制御信号が入力されるまでは、補正輝度信号から前記アナログ映像信号の水平帰線消去期間内のバックポーチに挿入されているペデスタルレベルを抽出し、抽出したペデスタルレベルを外部から入力されるディジタル信号処理の基準となるディジタル信号処理基準レベルに収束させる演算処理を行い、その演算処理結果に基づいて前記輝度信号を補正した補正輝度信号を出力し、前記クランプ制御信号が入力された後は、該クランプ制御信号が入力された時の演算処理結果を保持し、保持した演算結果に基づいて前記輝度信号を補正した補正輝度信号を出力するクランプ処理回路と、
を備えることを特徴とするクランプ回路。 - 前記クランプ制御回路は、
前記ディジタル映像信号の変化を監視し、該ディジタル映像信号が変化したことを検出すると信号検出信号を出力する信号検出回路と、
前記信号検出信号を所定の時間遅延させてクランプ制御信号を出力する遅延回路と、
を備えたことを特徴とする請求項１に記載のクランプ回路。 - 前記クランプ制御回路は、
前記ディジタル映像信号の垂直同期信号または水平同期信号を検出すると同期検出信号を出力する同期検出回路と、
前記同期検出信号を所定の時間遅延させてクランプ制御信号を出力する遅延回路と、
を備えたことを特徴とする請求項１に記載のクランプ回路。 - 前記クランプ制御回路は、
前記アナログ映像信号の垂直同期信号または水平同期信号を検出すると同期検出信号を出力する同期検出回路と、
前記同期検出信号を所定の時間遅延させてクランプ制御信号を出力する遅延回路と、
を備えたことを特徴とする請求項１に記載のクランプ回路。 - 前記クランプ処理回路は、
前記アナログ映像信号の水平帰線消去期間内のバックポーチのタイミングで外部より入力されるクランプパルスに基づいて前記補正輝度信号からペデスタルレベルのサンプリングデータを抽出するサンプリング回路と、
前記ペデスタルレベルのサンプリングデータの平均値を算出するデータ平均化回路と、
前記ディジタル信号処理基準レベルと前記データ平均化回路で算出した平均値とを比較して、前記ディジタル信号処理基準レベルと前記データ平均化回路で算出した平均値との差分を出力する比較回路と、
前記クランプ制御信号が入力されていない場合には、前記比較回路から入力される差分を取り込み、前記クランプ制御信号が入力された場合には、その時取り込んだ差分を保持するデータ保持回路と、
前記データ保持回路の差分を前記輝度信号に加算してレベル補正した補正輝度信号を出力するレベル補正回路と、
を備えることを特徴とする請求項１〜４の何れか一つに記載のクランプ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003002493A JP2004215184A (ja) | 2003-01-08 | 2003-01-08 | クランプ回路 |
| US10/697,332 US7095452B2 (en) | 2003-01-08 | 2003-10-31 | Clamp circuit for clamping a digital video signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003002493A JP2004215184A (ja) | 2003-01-08 | 2003-01-08 | クランプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004215184A true JP2004215184A (ja) | 2004-07-29 |
Family
ID=32677503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003002493A Pending JP2004215184A (ja) | 2003-01-08 | 2003-01-08 | クランプ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7095452B2 (ja) |
| JP (1) | JP2004215184A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006304227A (ja) * | 2005-04-25 | 2006-11-02 | Kowa Co | 受信器、及び該受信器を備えた映像信号伝送装置 |
| KR101086436B1 (ko) | 2007-04-03 | 2011-11-23 | 삼성전자주식회사 | 백 포치 레벨 제어를 통한 신호 처리 장치 및 방법 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4500590B2 (ja) * | 2004-06-10 | 2010-07-14 | キヤノン株式会社 | 信号処理装置 |
| JP4791122B2 (ja) * | 2004-11-12 | 2011-10-12 | オリンパス株式会社 | クランプ回路、及びこのクランプ回路を有するデジタルカメラシステム |
| US7468760B2 (en) * | 2005-03-31 | 2008-12-23 | Mstar Semiconductor, Inc. | Apparatus and related method for level clamping control |
| US7342379B2 (en) * | 2005-06-24 | 2008-03-11 | Emerson Electric Co. | Sensorless control systems and methods for permanent magnet rotating machines |
| US7208895B2 (en) * | 2005-06-24 | 2007-04-24 | Emerson Electric Co. | Control systems and methods for permanent magnet rotating machines |
| US8159609B2 (en) * | 2006-03-13 | 2012-04-17 | Realtek Semiconductor Corp. | Image processing chip and related method for processing video |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3047927B2 (ja) * | 1991-04-09 | 2000-06-05 | 三菱電機株式会社 | 映像信号クランプ回路 |
| JPH06133184A (ja) | 1992-10-16 | 1994-05-13 | Victor Co Of Japan Ltd | ディジタルクランプ回路 |
| JPH07131677A (ja) * | 1993-11-02 | 1995-05-19 | Nec Corp | ビデオ信号のサグ補正回路 |
| JP3341546B2 (ja) * | 1995-10-05 | 2002-11-05 | ソニー株式会社 | デジタル画像信号の記録再生方法及び記録再生装置 |
| JPH1188723A (ja) | 1997-09-03 | 1999-03-30 | Matsushita Electric Ind Co Ltd | ディジタルクランプ装置 |
| US6580465B1 (en) * | 1998-01-09 | 2003-06-17 | Pentax Corporation | Clamp voltage generating circuit and clamp level adjusting method |
| JP2000197016A (ja) * | 1998-12-24 | 2000-07-14 | Toshiba Ave Co Ltd | データ抽出回路 |
| JP4454750B2 (ja) * | 1999-12-28 | 2010-04-21 | 日本バーブラウン株式会社 | イメージセンサ用のフロントエンド信号処理の方法および装置 |
| JP3603005B2 (ja) * | 2000-05-01 | 2004-12-15 | 松下電器産業株式会社 | 文字放送データ抜き取り方法 |
| JP2003018429A (ja) * | 2001-07-02 | 2003-01-17 | Matsushita Electric Ind Co Ltd | ペデスタルレベル制御回路、およびペデスタルレベル制御方法 |
-
2003
- 2003-01-08 JP JP2003002493A patent/JP2004215184A/ja active Pending
- 2003-10-31 US US10/697,332 patent/US7095452B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006304227A (ja) * | 2005-04-25 | 2006-11-02 | Kowa Co | 受信器、及び該受信器を備えた映像信号伝送装置 |
| JP4744185B2 (ja) * | 2005-04-25 | 2011-08-10 | 興和株式会社 | 受信器、及び該受信器を備えた映像信号伝送装置 |
| KR101086436B1 (ko) | 2007-04-03 | 2011-11-23 | 삼성전자주식회사 | 백 포치 레벨 제어를 통한 신호 처리 장치 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040130375A1 (en) | 2004-07-08 |
| US7095452B2 (en) | 2006-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8462269B2 (en) | Devices and methods for extracting a synchronization signal from a video signal | |
| JPH0851646A (ja) | 多規格適合形ビデオ信号復号器及びビデオ信号復号化方法 | |
| JP2004215184A (ja) | クランプ回路 | |
| TWI463865B (zh) | 多切割之水平同步訊號之產生裝置及方法 | |
| US7456903B2 (en) | Video signal processing circuit | |
| US20120320264A1 (en) | Digital Video Formatting Scheme For Analog Format Video Signals Using Adaptive Filtering | |
| JPH11317888A (ja) | アナログビデオデコーダ回路 | |
| TWI380259B (en) | Digital phase calibration method and system | |
| JP3729157B2 (ja) | 映像信号処理装置及び方法 | |
| CN100570679C (zh) | 数字相位校正方法及*** | |
| US6441871B1 (en) | Method for correcting amplitude of synchronizing signal of composite video signal and device therefor | |
| JP2009094923A (ja) | 映像信号処理装置におけるオートゲインコントロール回路 | |
| KR101347636B1 (ko) | 영상신호처리장치 및 그의 영상신호처리방법 | |
| KR100770706B1 (ko) | 디스플레이 장치에서 입력 영상 신호의 새츄레이션 방지를위한 이득 조정 회로 및 이득 조정 방법 | |
| JP3920692B2 (ja) | 自動利得制御回路 | |
| JP2719470B2 (ja) | 色輪郭補正回路 | |
| JP2631987B2 (ja) | 輝度信号処理装置 | |
| KR100291345B1 (ko) | 고화질텔레비전의호환클램프신호발생회로 | |
| KR100709374B1 (ko) | 동기보상이 가능한 영상처리장치 및 그의 동기보상방법 | |
| KR100209378B1 (ko) | 휘도신호의 흑레벨 보정장치 | |
| KR100866571B1 (ko) | 동기신호 보정 장치 및 방법 | |
| JP2007266709A (ja) | 撮像装置 | |
| KR19990056559A (ko) | 노이즈 감소방법 및 그 장치 | |
| JPH10164458A (ja) | ビデオ信号処理装置 | |
| JPS62281575A (ja) | コントラスト・ブライトネス調整回路 |