JP2004201066A - 受信装置 - Google Patents
受信装置 Download PDFInfo
- Publication number
- JP2004201066A JP2004201066A JP2002367809A JP2002367809A JP2004201066A JP 2004201066 A JP2004201066 A JP 2004201066A JP 2002367809 A JP2002367809 A JP 2002367809A JP 2002367809 A JP2002367809 A JP 2002367809A JP 2004201066 A JP2004201066 A JP 2004201066A
- Authority
- JP
- Japan
- Prior art keywords
- received signal
- output
- agc circuit
- error rate
- agc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
【課題】受信信号が範囲外の早い変動をしたり、受信信号に振幅成分の変調が含まれている場合でも正確な受信信号データを得られる受信装置を提供する。
【解決手段】本発明は、受信信号処理のための各系統は、増幅器１１，１２と、応答速度の異なる自動利得制御を行うＡＧＣ回路１２，２２と、ＡＤコンバータ１３，２３とをそれぞれ保持し、それらの系統を経た信号を受け取ったデジタル信号処理装置３０は、これらの系統の中から最も誤り率の低いデジタルデータを選択する。このことにより、誤り率の最も低い受信信号データを得ることができる。たとえば、受信信号がフェージングなどのレベル変動の早い妨害を受けているときには、応答速度の速いＡＧＣ回路を具備する系統の出力を選択し、受信信号が振幅成分のある変調方式を取っているときには、応答速度の遅いＡＧＣ回路を具備する系統の出力を選択すればよい。
【選択図】 図１
【解決手段】本発明は、受信信号処理のための各系統は、増幅器１１，１２と、応答速度の異なる自動利得制御を行うＡＧＣ回路１２，２２と、ＡＤコンバータ１３，２３とをそれぞれ保持し、それらの系統を経た信号を受け取ったデジタル信号処理装置３０は、これらの系統の中から最も誤り率の低いデジタルデータを選択する。このことにより、誤り率の最も低い受信信号データを得ることができる。たとえば、受信信号がフェージングなどのレベル変動の早い妨害を受けているときには、応答速度の速いＡＧＣ回路を具備する系統の出力を選択し、受信信号が振幅成分のある変調方式を取っているときには、応答速度の遅いＡＧＣ回路を具備する系統の出力を選択すればよい。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は受信装置に関し、特に、フェージング等にできるだけ影響を受けないようにＡＧＣ回路を用いる受信装置に関する。
【０００２】
【従来の技術】
従来の受信装置においては、アナログ入力回路の部分にＡＧＣ回路を配置しているが、そのＡＧＣ回路の特性（応答速度）は固定的であって、状況に合わせてＡＧＣ特性の働きを切り替えることをしていない。したがって、入力信号の状態が設計上で予想されている正常な範囲では正確な受信動作を行うことができるが、設定された範囲を超えた場合には、正確な受信動作を行うことができない。すなわち、ＡＧＣ回路の応答速度が遅く設定されている場合、フェージングのように早いレベル変動を含む受信信号に対しては、その変動速度に追従できずに受信信号データに多くの誤りを発生させる。また、逆にＡＧＣ回路の応答速度が早く設定されている場合、受信信号に振幅成分の変調が含まれているような変調方式の受信信号を受ける場合、ＡＧＣ回路が信号レベルを一定にしようと動作するために振幅成分に誤りを発生させ受信信号が正常なレベルで受信されていても、受信信号データに多くの誤りを発生させる（例えば、ユニークワード領域のレベルと、データ領域のレベルが異なる場合）。
【０００３】
【発明が解決しようとする課題】
上述の従来の受信装置においては、ＡＧＣ回路の特性が固定的に設定されているので、受信信号が範囲外の早い変動をしたり、受信信号に振幅成分の変調が含まれている場合に、いずれか一方において、正確な受信信号データが得られないという問題がある。
【０００４】
本発明は、上記の問題を解決するためになされたものであって、受信信号が範囲外の早い変動をしたり、受信信号に振幅成分の変調が含まれているような場合でも正確な受信信号データを得ることができる受信装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
前述した課題を解決するために、本発明は、受信信号をそれぞれ増幅する複数の増幅回路と、各増幅回路の出力に応答速度の異なる自動利得制御を行う複数のＡＧＣ回路と、各ＡＧＣ回路の出力をそれぞれＡ／Ｄ変換する複数のＡＤコンバータと、各ＡＤコンバータの出力における受信信号データの誤り率を計算し、最も誤り率の低いＡＤコンバータの出力を選択出力するデジタル信号処理装置とを有する。
【０００６】
このような構成によれば、信号処理のための各系統は、応答速度の異なる自動利得制御を行うＡＧＣ回路を保持することになり、デジタル信号処理装置は、これらの系統の中から最も誤り率の低いデジタルデータを選択することができ、ひいては、誤り率の最も低い受信信号データを得ることができる。たとえば、受信信号がフェージングなどのレベル変動の早い妨害を受けているときには、応答速度の速いＡＧＣ回路を具備する系統の出力を選択し、受信信号が振幅成分のある変調方式を取っているときには、応答速度の遅いＡＧＣ回路を具備する系統の出力を選択すればよい。
【０００７】
【発明の実施の形態】
以下、本発明の実施の形態について添付図面に基づいて説明する。図１は、本発明の受信装置の実施の形態を示すブロック図である。アンテナ（不図示）等からのアナログ形態の受信信号Ｓ０は、２系統に分かれて処理される。第１の系統において、受信信号Ｓ０は、増幅器１１によって増幅され、信号Ｓ１１としてＡＧＣ回路１２に引き渡され、自動利得制御を受ける。自動利得制御を受けたＡＧＣ回路１２から出力される信号Ｓ１２は、ＡＤコンバータ１３に引き渡される。第２の系統において、受信信号Ｓ０は、増幅器２１によって増幅され、信号Ｓ２１としてＡＧＣ回路２２に引き渡され、自動利得制御を受ける。自動利得制御を受けたＡＧＣ回路２２から出力される信号Ｓ２２は、ＡＤコンバータ２３に引き渡される。この場合、ＡＧＣ回路１２は、応答速度が速く設定されており、ＡＧＣ回路１２は、応答速度が遅く設定されており、信号Ｓ１，Ｓ２にそれぞれのＡＧＣ特性に従って自動利得制御を行う。
【０００８】
ＡＤコンバータ１３，２３は、ＡＧＣ回路１２，２２によって自動利得制御を加えられた信号Ｓ１２，Ｓ２２を受け取り、受け取った信号をＡＤ変換し、デジタルデータＳ１３，Ｓ２３として出力する。デジタル信号処理装置（ＤＳＰ）３０は、ＡＤコンバータ１３，２３からのデジタルデータＳ１３，Ｓ２３に基づき、それぞれのデジタルデータＳ１３，Ｓ２３の誤り率を計算し、第１，第２の系統のうち、誤り率の低い方のデジタルデータを選択受信信号デジタルデータＳ３０として後続段に出力する。なお、図１の波形の表示においては、等化機能つきの変調方式におけるユニークワード部分と、データ部分とでレベルが異なるように設定されている場合の受信信号の変化を示している。
【０００９】
したがって、受信信号Ｓ０がフェージングなどのレベル変動の早い妨害を受けているときには、第１の系統の増幅器１１，ＡＧＣ回路１２，ＡＤコンバータ１３を経てきた信号が選択受信信号デジタルデータＳ３０として後続段に出力され、受信信号Ｓ０が振幅成分のある変調方式を取っているときには、第２の系統の増幅器２１，ＡＧＣ回路２２，ＡＤコンバータ２３を経てきた信号が選択受信信号デジタルデータＳ３０として後続段に出力されるので、現状に適合するＡＧＣ特性を選択でき、ひいては正確な受信信号データを選択受信信号デジタルデータＳ３０として後続段に出力することができる。上述の例では、信号処理を行うのは２系統としたが、３系統あるいはそれ以上であってもよく、これら複数の系統のうちの誤り率が最も低い系統のデジタルデータを選択受信信号デジタルデータＳ３０として後続段に出力するようにすればよい。
【００１０】
【発明の効果】
本発明の受信装置は、以上において説明したように構成されているので、
増幅回路と、ＡＧＣ回路と、ＡＤコンバータとからなる信号処理のための各系統において、それぞれのＡＧＣ回路は、応答速度の異なる自動利得制御を行う。したがって、デジタル信号処理装置は、これらの系統の中から最も誤り率の低いデジタルデータを選択することによって、誤り率の最も低い受信信号データを得ることができる。たとえば、受信信号がフェージングなどのレベル変動の早い妨害を受けているときには、応答速度の速いＡＧＣ回路を具備する系統の出力を選択し、受信信号が振幅成分のある変調方式を取っているときには、応答速度の遅いＡＧＣ回路を具備する系統の出力を選択する。
【図面の簡単な説明】
【図１】本発明の受信装置の実施の形態を示すブロック図である。
【符号の説明】
１１，２１ 増幅器
１２，２２ ＡＧＣ回路
１３，２３ ＡＤコンバータ
３０ デジタル信号処理装置（ＤＳＰ）
【発明の属する技術分野】
本発明は受信装置に関し、特に、フェージング等にできるだけ影響を受けないようにＡＧＣ回路を用いる受信装置に関する。
【０００２】
【従来の技術】
従来の受信装置においては、アナログ入力回路の部分にＡＧＣ回路を配置しているが、そのＡＧＣ回路の特性（応答速度）は固定的であって、状況に合わせてＡＧＣ特性の働きを切り替えることをしていない。したがって、入力信号の状態が設計上で予想されている正常な範囲では正確な受信動作を行うことができるが、設定された範囲を超えた場合には、正確な受信動作を行うことができない。すなわち、ＡＧＣ回路の応答速度が遅く設定されている場合、フェージングのように早いレベル変動を含む受信信号に対しては、その変動速度に追従できずに受信信号データに多くの誤りを発生させる。また、逆にＡＧＣ回路の応答速度が早く設定されている場合、受信信号に振幅成分の変調が含まれているような変調方式の受信信号を受ける場合、ＡＧＣ回路が信号レベルを一定にしようと動作するために振幅成分に誤りを発生させ受信信号が正常なレベルで受信されていても、受信信号データに多くの誤りを発生させる（例えば、ユニークワード領域のレベルと、データ領域のレベルが異なる場合）。
【０００３】
【発明が解決しようとする課題】
上述の従来の受信装置においては、ＡＧＣ回路の特性が固定的に設定されているので、受信信号が範囲外の早い変動をしたり、受信信号に振幅成分の変調が含まれている場合に、いずれか一方において、正確な受信信号データが得られないという問題がある。
【０００４】
本発明は、上記の問題を解決するためになされたものであって、受信信号が範囲外の早い変動をしたり、受信信号に振幅成分の変調が含まれているような場合でも正確な受信信号データを得ることができる受信装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
前述した課題を解決するために、本発明は、受信信号をそれぞれ増幅する複数の増幅回路と、各増幅回路の出力に応答速度の異なる自動利得制御を行う複数のＡＧＣ回路と、各ＡＧＣ回路の出力をそれぞれＡ／Ｄ変換する複数のＡＤコンバータと、各ＡＤコンバータの出力における受信信号データの誤り率を計算し、最も誤り率の低いＡＤコンバータの出力を選択出力するデジタル信号処理装置とを有する。
【０００６】
このような構成によれば、信号処理のための各系統は、応答速度の異なる自動利得制御を行うＡＧＣ回路を保持することになり、デジタル信号処理装置は、これらの系統の中から最も誤り率の低いデジタルデータを選択することができ、ひいては、誤り率の最も低い受信信号データを得ることができる。たとえば、受信信号がフェージングなどのレベル変動の早い妨害を受けているときには、応答速度の速いＡＧＣ回路を具備する系統の出力を選択し、受信信号が振幅成分のある変調方式を取っているときには、応答速度の遅いＡＧＣ回路を具備する系統の出力を選択すればよい。
【０００７】
【発明の実施の形態】
以下、本発明の実施の形態について添付図面に基づいて説明する。図１は、本発明の受信装置の実施の形態を示すブロック図である。アンテナ（不図示）等からのアナログ形態の受信信号Ｓ０は、２系統に分かれて処理される。第１の系統において、受信信号Ｓ０は、増幅器１１によって増幅され、信号Ｓ１１としてＡＧＣ回路１２に引き渡され、自動利得制御を受ける。自動利得制御を受けたＡＧＣ回路１２から出力される信号Ｓ１２は、ＡＤコンバータ１３に引き渡される。第２の系統において、受信信号Ｓ０は、増幅器２１によって増幅され、信号Ｓ２１としてＡＧＣ回路２２に引き渡され、自動利得制御を受ける。自動利得制御を受けたＡＧＣ回路２２から出力される信号Ｓ２２は、ＡＤコンバータ２３に引き渡される。この場合、ＡＧＣ回路１２は、応答速度が速く設定されており、ＡＧＣ回路１２は、応答速度が遅く設定されており、信号Ｓ１，Ｓ２にそれぞれのＡＧＣ特性に従って自動利得制御を行う。
【０００８】
ＡＤコンバータ１３，２３は、ＡＧＣ回路１２，２２によって自動利得制御を加えられた信号Ｓ１２，Ｓ２２を受け取り、受け取った信号をＡＤ変換し、デジタルデータＳ１３，Ｓ２３として出力する。デジタル信号処理装置（ＤＳＰ）３０は、ＡＤコンバータ１３，２３からのデジタルデータＳ１３，Ｓ２３に基づき、それぞれのデジタルデータＳ１３，Ｓ２３の誤り率を計算し、第１，第２の系統のうち、誤り率の低い方のデジタルデータを選択受信信号デジタルデータＳ３０として後続段に出力する。なお、図１の波形の表示においては、等化機能つきの変調方式におけるユニークワード部分と、データ部分とでレベルが異なるように設定されている場合の受信信号の変化を示している。
【０００９】
したがって、受信信号Ｓ０がフェージングなどのレベル変動の早い妨害を受けているときには、第１の系統の増幅器１１，ＡＧＣ回路１２，ＡＤコンバータ１３を経てきた信号が選択受信信号デジタルデータＳ３０として後続段に出力され、受信信号Ｓ０が振幅成分のある変調方式を取っているときには、第２の系統の増幅器２１，ＡＧＣ回路２２，ＡＤコンバータ２３を経てきた信号が選択受信信号デジタルデータＳ３０として後続段に出力されるので、現状に適合するＡＧＣ特性を選択でき、ひいては正確な受信信号データを選択受信信号デジタルデータＳ３０として後続段に出力することができる。上述の例では、信号処理を行うのは２系統としたが、３系統あるいはそれ以上であってもよく、これら複数の系統のうちの誤り率が最も低い系統のデジタルデータを選択受信信号デジタルデータＳ３０として後続段に出力するようにすればよい。
【００１０】
【発明の効果】
本発明の受信装置は、以上において説明したように構成されているので、
増幅回路と、ＡＧＣ回路と、ＡＤコンバータとからなる信号処理のための各系統において、それぞれのＡＧＣ回路は、応答速度の異なる自動利得制御を行う。したがって、デジタル信号処理装置は、これらの系統の中から最も誤り率の低いデジタルデータを選択することによって、誤り率の最も低い受信信号データを得ることができる。たとえば、受信信号がフェージングなどのレベル変動の早い妨害を受けているときには、応答速度の速いＡＧＣ回路を具備する系統の出力を選択し、受信信号が振幅成分のある変調方式を取っているときには、応答速度の遅いＡＧＣ回路を具備する系統の出力を選択する。
【図面の簡単な説明】
【図１】本発明の受信装置の実施の形態を示すブロック図である。
【符号の説明】
１１，２１ 増幅器
１２，２２ ＡＧＣ回路
１３，２３ ＡＤコンバータ
３０ デジタル信号処理装置（ＤＳＰ）
Claims (1)
- 受信信号をそれぞれ増幅する複数の増幅回路と、
各増幅回路の出力に応答速度の異なる自動利得制御を行う複数のＡＧＣ回路と、
各ＡＧＣ回路の出力をそれぞれＡ／Ｄ変換する複数のＡＤコンバータと、
各ＡＤコンバータの出力における受信信号データの誤り率を計算し、最も誤り率の低いＡＤコンバータの出力を選択出力するデジタル信号処理装置とを有する受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002367809A JP2004201066A (ja) | 2002-12-19 | 2002-12-19 | 受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002367809A JP2004201066A (ja) | 2002-12-19 | 2002-12-19 | 受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004201066A true JP2004201066A (ja) | 2004-07-15 |
Family
ID=32764579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002367809A Withdrawn JP2004201066A (ja) | 2002-12-19 | 2002-12-19 | 受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004201066A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9461681B1 (en) | 2013-12-10 | 2016-10-04 | Hitachi Kokusai Electric Inc. | Receiver |
-
2002
- 2002-12-19 JP JP2002367809A patent/JP2004201066A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9461681B1 (en) | 2013-12-10 | 2016-10-04 | Hitachi Kokusai Electric Inc. | Receiver |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9071267B1 (en) | Multi-path analog front end and analog-to-digital converter for a signal processing system | |
| US7408489B2 (en) | Method and system for mixed analog-digital automatic gain control | |
| US7292169B2 (en) | Receiving device and automatic gain control method | |
| JPH06188838A (ja) | サンプリングレートコンバータ | |
| US10545561B2 (en) | Multi-path digitation based on input signal fidelity and output requirements | |
| US20180048325A1 (en) | Multi-path analog front end with adaptive path | |
| JP2010080665A (ja) | 光受信装置および光受信方法 | |
| JP2009182589A (ja) | Ｒｆ受信装置 | |
| JP2004201066A (ja) | 受信装置 | |
| US7733252B2 (en) | Method and apparatus for delay and combining circuitry | |
| KR101924906B1 (ko) | 이득 제어 장치 및 방법 | |
| JP2008278117A (ja) | デジタル／アナログ変換器のオフセットキャンセル回路 | |
| JPH11281732A (ja) | 飽和防止回路 | |
| JP4572103B2 (ja) | 電力増幅器および電力増幅方法 | |
| US11699423B1 (en) | Apparatus for noise reduction in audio signal processing | |
| US20030159104A1 (en) | Apparatus and method for forward error correction | |
| JPH06338796A (ja) | 受信機 | |
| JPH11215039A (ja) | アンテナダイバーシティ受信機 | |
| JP2001185969A (ja) | 自動利得調整装置、自動利得調整方法及び記録媒体 | |
| JP2001211125A (ja) | 検波回路 | |
| JP2011193287A (ja) | Ａｇｃシステム | |
| JP2006135458A (ja) | 自動利得調整回路及び自動利得調整方式 | |
| JPH10276054A (ja) | 共通自動利得制御回路およびその制御方法 | |
| JPH03126328A (ja) | 無線基地局の出力選択方式 | |
| JPH0750866B2 (ja) | ダイバーシチ受信回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060307 |