JP2004199775A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2004199775A JP2004199775A JP2002366651A JP2002366651A JP2004199775A JP 2004199775 A JP2004199775 A JP 2004199775A JP 2002366651 A JP2002366651 A JP 2002366651A JP 2002366651 A JP2002366651 A JP 2002366651A JP 2004199775 A JP2004199775 A JP 2004199775A
- Authority
- JP
- Japan
- Prior art keywords
- word line
- sense amplifier
- semiconductor memory
- memory device
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/14—Dummy cell management; Sense reference voltage generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/06—Sense amplifier related aspects
- G11C2207/065—Sense amplifier drivers
Landscapes
- Static Random-Access Memory (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】各ワード線ドライバ4の出力側のワード線20にn-chトランジスタ21のゲートが接続され、ダミービット線25に接続のレプリカトランジスタ23のゲートにn-chトランジスタ21のソースが選択用スイッチング素子22を介して接続されている。レプリカトランジスタ23のゲートはディスチャージトランジスタ24に接続されている。ダミービット線25は論理ゲート26を介してセンスアンプ6に接続されている。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、メモリセルがマトリックス状に配列されたメモリセルアレイと、前記メモリセルアレイにおける行方向複数のメモリセルにワード線を介して共通に接続され、アドレス信号のデコード結果によって前記ワード線を活性化するワード線ドライバと、前記メモリセルの活性化状態を検出するセンスアンプとを備え、ランダムに書き込み、読み出し動作が行える半導体記憶装置に関するものである。
【0002】
【従来の技術】
従来、メモリセルアレイをシリコン基板上に形成する場合の製造ばらつきや、使用環境の温度条件、電圧条件の変動が与える影響を補正するための回路を搭載した半導体記憶装置が知られている(例えば、特許文献1参照)。
【0003】
図5は、上記文献に記載された従来の半導体記憶装置の概略回路図を示す。この半導体記憶装置は、複数のメモリセル1がマトリックス状に配列されたメモリセルアレイ2と、プリデコーダ3によるアドレスデコード結果によって選択されたワード線を活性化させるワード線ドライバ4を備えている。また、列方向に配置された複数のメモリセル1は、一対のビット線5,5を介して、その列に対応したセンスアンプ6に接続されている。さらに、メモリセルアレイ2の横にメモリセル1のレプリカ列7が配置され、それぞれのレプリカメモリセル8のパストランジスタのゲートがダミーワード線10を介してアドレス論理回路9に接続されている。さらに、所定数のレプリカメモリセル8が接続されたダミービット線11は、イネーブル信号の信号ラインとしてセンスアンプ6に接続されている。
【0004】
この構成によれば、入力されたアドレスがアドレス論理回路9とワード線ドライバ4によってデコードされ、特定のメモリセル1を選択し、選択されたメモリセル1は、一対のビット線5,5に電位差を発生させる。また、アドレス論理回路9からダミーワード線10を介して所定数のレプリカメモリセル8のパストランジスタのゲートが活性化され、さらに列I/O論理回路12を介してダミービット線11にセンスアンプ6に対するイネーブル信号を発生させる。イネーブル信号を受けたセンスアンプ6は、一対のビット線5,5に発生した電位差を検出する。
【0005】
【特許文献1】
特開2001−351385号公報(第6頁、第1図)
【0006】
【発明が解決しようとする課題】
しかしながら、上記のような従来の半導体記憶装置においては、メモリセルを活性化するための信号経路とセンスアンプを活性化するための信号経路とが互いに別経路となっている。すなわち、プリデコーダ3からワード線ドライバ4を介して選択されるワード線のラインと、アドレス論理回路9からレプリカメモリセル8および列I/O論理回路12を介してのダミービット線11のラインとである。これら2つの信号ラインが互いに別経路となっているため、実際に動作するワード線の活性化タイミングの精度が劣化する。そこで、誤動作を避けるために、センスアンプに対するイネーブル信号のタイミングには必要以上のマージンが必要になる。また、レプリカ列にメモリセルと同等の構成のレプリカメモリセルを用いているが、付随する列I/O論理回路12も含め冗長な回路構成となっており、面積のオーバーヘッドが生じるという問題も生じている。
【0007】
本発明は上記従来の問題点を解決するもので、センスアンプに対するイネーブル信号の伝達経路を工夫することにより、より精度の高いセンスタイミングによる高速化と小面積を実現できる半導体記憶装置を提供することを目的としている。
【0008】
【課題を解決するための手段】
上記の課題を解決するために、本発明は次のような手段を講じる。
【0009】
第1の解決手段として、本発明による半導体記憶装置は、メモリセルがマトリックス状に配列されたメモリセルアレイと、前記メモリセルアレイにおける行方向複数のメモリセルにワード線を介して共通に接続され、アドレス信号のデコード結果によって前記ワード線を活性化するワード線ドライバと、前記メモリセルの活性化状態を検出するセンスアンプとを備え、さらに、前記ワード線に接続され、前記ワード線の活性化に伴って前記センスアンプを活性化するワード線応動式センスアンプ制御回路を備えている。
【0010】
上記のワード線応動式センスアンプ制御回路は、選択されたワード線の活性化信号を用いてセンスアンプのイネーブル信号を発生し、センスアンプを活性化する。つまり、別経路ではなく、実際の動作に使用するワード線という同一経路からセンスアンプのイネーブル信号を発生する。したがって、シリコン基板上に形成する上での製造ばらつきや温度条件・電圧条件の変動にかかわらず、センスアンプの活性化のタイミング制御を正確に行うことができる。
【0011】
上記において、前記ワード線応動式センスアンプ制御回路をより具体的レベルで記述すると、次のものが好ましい。すなわち、ダミービット線と接地電位との間に介挿されたディスチャージ用スイッチング素子と、前記ワード線に接続されて、前記ワード線の活性化信号を前記ディスチャージ用スイッチング素子に伝達するワード線応動式スイッチング素子と、前記ダミービット線のディスチャージに応動して前記センスアンプに対するイネーブル信号を出力する論理ゲートとを備えた構成である。この構成によれば、ワード線が活性化されると、その活性化信号を入力したワード線応動式スイッチング素子は、ディスチャージ用スイッチング素子を導通状態に切り換え、ダミービット線を接地電位に接続してダミービット線のディスチャージを行う。ディスチャージによってダミービット線の電位が所定の時定数で降下し、所定時間経過後に論理ゲートを導通させてリードイネーブル信号をセンスアンプに対するイネーブル信号として出力する。
【0012】
また、上記において、前記ワード線応動式センスアンプ制御回路を別の態様で、より具体的レベルで記述すると、次のものが好ましい。すなわち、前記ダミービット線に並列に接続された複数の前記ディスチャージ用スイッチング素子と、前記ワード線の活性化信号によって閉成して制御信号を活性化し、その活性化した制御信号を前記複数のディスチャージ用スイッチング素子の制御端子に供給するワード線応動式スイッチング素子とを備えた構成である。この構成によれば、ワード線に対するのと同一経路でのダミービット線のディスチャージを、複数のディスチャージ用スイッチング素子を用いて行うので、ワード線活性化に応動してのダミービット線のディスチャージを、ひいてはセンスアンプに対するイネーブル信号の発生を高速に行うことができる。
【0013】
上記において、さらに好ましい態様は、前記ワード線応動式スイッチング素子と複数の前記ディスチャージ用スイッチング素子の各々との間に選択用スイッチング素子が介挿されていることである。この構成によれば、選択用スイッチング素子のオン/オフにより、ダミービット線に実際に接続されてディスチャージを行う有効なディスチャージ用スイッチング素子の数を調整することが可能となり、ダミービット線のディスチャージ速度を調整して、センスアンプに対するイネーブル信号のタイミングを適正化しやすくなる。
【0014】
また、上記において好ましい態様は、前記ディスチャージ用スイッチング素子が、前記メモリセルのレプリカnチャンネル電界効果トランジスタとされていることである。レプリカnチャンネル電界効果トランジスタは、レプリカメモリセルの1構成要素であり、レプリカメモリセルに比べて占有面積が小さく、また、冗長な列I/O論理回路は不要であり、全体として、回路面積を削減できる。
【0015】
上述した本発明の半導体記憶装置を別の観点から記述すると、次のようにいうことができる。すなわち、メモリセルがマトリックス状に配列されたメモリセルアレイと、前記メモリセルアレイにおける行方向複数のメモリセルにワード線を介して共通に接続され、アドレス信号のデコード結果によって前記ワード線を活性化するワード線ドライバと、列方向複数のメモリセルに接続された一対のビット線に接続されて、前記メモリセルの読み出し動作によって前記ビット線に発生する電位差の検出を行うセンスアンプとを備えた半導体記憶装置を前提とする。このような半導体記憶装置において、さらに、次のような構成要素、すなわち、nチャンネル電界効果トランジスタ、レプリカnチャンネル電界効果トランジスタおよび論理ゲートを備えている。前記のnチャンネル電界効果トランジスタは、ゲートが前記ワード線に接続され、ドレインが高電位側電源に接続されている。前記の複数のレプリカnチャンネル電界効果トランジスタは、ダミービット線と接地電位との間に並列に介挿され、それぞれのゲートが前記nチャンネル電界効果トランジスタのソースに接続されている。前記の論理ゲートは、前記レプリカnチャンネル電界効果トランジスタの導通に基づく前記ダミービット線のディスチャージによってリードイネーブル信号を前記センスアンプに対するイネーブル信号として出力するものである。
【0016】
この構成による作用は次のとおりである。ワード線が活性化されると、これに伴ってnチャンネル電界効果トランジスタが導通し、さらに複数のレプリカnチャンネル電界効果トランジスタが導通する結果、ダミービット線が接地され、ダミービット線がディスチャージされる。ディスチャージによりダミービット線の電位が降下すると、論理ゲートが反転し、論理ゲートに入力されているリードイネーブル信号がセンスアンプに対するイネーブル信号として出力される。この場合、選択されたワード線の活性化信号を用いてセンスアンプのイネーブル信号を発生しており、別経路ではなく、実際の動作に使用するワード線という同一経路からセンスアンプのイネーブル信号を発生するため、製造ばらつきや温度条件・電圧条件の変動にかかわらず、センスアンプの活性化のタイミング制御を正確に行うことができる。また、ダミービット線のディスチャージを、複数のディスチャージ用スイッチング素子を用いて行うので、ワード線活性化に応動してのダミービット線のディスチャージを、ひいてはセンスアンプに対するイネーブル信号の発生を高速に行うことができる。そして、レプリカnチャンネル電界効果トランジスタは、レプリカメモリセルの1構成要素であり、レプリカメモリセルに比べて占有面積が小さく、また、冗長な列I/O論理回路は不要であり、全体として、回路面積を削減できる。
【0017】
上記において好ましい態様として、前記nチャンネル電界効果トランジスタと複数の前記レプリカnチャンネル電界効果トランジスタの各々との間に選択用スイッチング素子が介挿されていることを挙げることができる。この構成によれば、選択用スイッチング素子のオン/オフにより、ダミービット線に実際に接続されてディスチャージを行う有効なレプリカnチャンネル電界効果トランジスタの数を調整することが可能となり、ダミービット線のディスチャージ速度を調整して、センスアンプに対するイネーブル信号のタイミングを適正化しやすくなる。
【0018】
また、上記において別の好ましい態様は、さらに、前記ダミービット線に隣接して平行に配設され、一端が接地されたメタル配線と、前記メタル配線の所定間隔おきに介挿された選択用スイッチング素子とを備えた構成を挙げることができる。この場合、ダミービット線とメタル配線との間に寄生容量が形成される。そして、選択用スイッチング素子をオン/オフすることにより、実効的な寄生容量を調整することが可能となり、ダミービット線のディスチャージ速度を調整して、センスアンプに対するイネーブル信号のタイミングを適正化しやすくなる。
【0019】
また、上記において、前記nチャンネル電界効果トランジスタに代えて、前記ワード線ドライバの出力を論理反転するインバータと、ゲートが前記インバータに接続され、ドレインが高電位側電源に接続されたpチャンネル電界効果トランジスタの構成としてもよい。これによると、レプリカnチャンネル電界効果トランジスタのゲート電圧を電源電圧まで引き上げ、ダミービット線のディスチャージが高速化される。また、電源電圧が低下した場合の動作マージンも確保でき、回路の動作が安定化する。
【0020】
上記において、別の観点から本発明を次のように展開することも好ましい。それは、前記センスアンプのイネーブル信号を受けて選択動作中の前記ワード線ドライバの非選択動作を行う行デコード回路を付加することである。これによれば、選択されたワード線をセンスアンプに対するイネーブル信号で不活性状態にするので、ワード線の活性化時間が必要最小限のものとなり、低消費電力化が可能になる。
【0021】
また、次のように展開することも好ましい。それは、次のような機能を有するセンスアンプタイミング制御回路を付加することである。このセンスアンプタイミング制御回路は、特定アドレスと所定の書き込みデータを出力し、前記センスアンプの検出出力を入力して書き込み判定して、書き込み成功時には前記複数の選択用スイッチング素子の導通数を順次に増加させる制御信号を送出するという動作を書き込み不成功まで繰り返すという機能を有するものである。選択用スイッチング素子の導通数が多くなるほどダミービット線のディスチャージ速度が大きくなる。しかし、大きすぎると、書き込み不成功となる。そこで、ディスチャージ速度が最適な選択用スイッチング素子の導通数を求める。これにより、センスアンプに対するイネーブル信号の最適タイミングを自動的に設定することができる。
【0022】
また、前記ディスチャージ用スイッチング素子やレプリカnチャンネル電界効果トランジスタを、前記メモリセルの周辺の光学補正用ダミーセルのトランジスタで構成することも好ましい。光学補正用ダミーセルは、製造ばらつきを抑制する目的でアレイ周辺に配置されるものであるが、これを流用することにより、回路面積のさらなる削減が可能となる。
【0023】
以上のように、本発明によれば、実際の動作に使用するワード線からイネーブル信号を発生するので、センスアンプの正確な活性化のタイミング制御を実現できる。また、必要最小限のレプリカトランジスタを用いることにより、回路面積の削減を実現できる。
【0024】
【発明の実施の形態】
以下、本発明にかかわる半導体記憶装置の実施の形態を図面に基づいて詳細に説明する。
【0025】
(実施の形態1)
図1は、本発明の半導体記憶装置の実施の形態1におけるスタティックランダムアクセスメモリ(以下SRAMと記載する)の概略回路図を示す。図中、従来例の図5と同じ構成については同じ符号を用い、説明を省略する。図1において、各ワード線ドライバ4と各メモリセル1とを接続している各ワード線20は分岐され、ワード線応動式スイッチング素子としてのnチャンネル電界効果トランジスタ(以下、n-chトランジスタ)21のゲートに接続されている。n-chトランジスタ21のドレインは高電位側電源に接続され、ソースは選択用スイッチング素子22を介してレプリカnチャンネル電界効果トランジスタ(以下、レプリカトランジスタ)23のゲートに接続されている。レプリカトランジスタ23は、メモリセル1のパストランジスタ(図示せず)と同等構成のnチャンネル電界効果トランジスタである。レプリカトランジスタ23はダミービット線25に所定間隔で並列に接続されている。1つのn-chトランジスタ21のソースは、所定数のレプリカトランジスタ23のゲートに対してそれぞれ選択用スイッチング素子22を介して接続されている。また、前記の所定数のレプリカトランジスタ23のゲートに対して、位置対応する同一数のワード線20のn-chトランジスタ21のソースがそれぞれ選択用スイッチング素子22を介して接続されている。前記の所定数は、通常、電源タップセル間のセル数と同数である。互いに接続された所定数のレプリカトランジスタ23のゲートにディスチャージトランジスタ24が接続されている。複数のレプリカトランジスタ23を並列接続しているダミービット線25は論理ゲート26の1入力端子に接続されている。論理ゲート26の他の1入力端子にはリードイネーブル信号(RE)が論理反転して入力されている。論理ゲート26は論理和回路で構成され、その出力が論理反転されてセンスアンプ6に接続されている。レプリカトランジスタ23はワード線20の活性化信号によって導通され、ダミービット線25のディスチャージが行われて論理ゲート26の反転を行うが、選択用スイッチング素子22のオン/オフの数の調整により、ダミービット線25のディスチャージの時定数が調整可能となっている。
【0026】
以上の所定数のn-chトランジスタ21、選択用スイッチング素子22、レプリカトランジスタ23およびディスチャージトランジスタ24が、ワード線20の活性化信号によってセンスアンプ6を活性化するワード線応動式センスアンプ制御回路Aを構成している。ディスチャージトランジスタ24はワード線応動式センスアンプ制御回路Aをリセットするものであるが、プリチャージ信号がインバータ27を介して複数のワード線応動式センスアンプ制御回路Aにおける各ディスチャージトランジスタ24のゲートに接続されている。なお、28はプリチャージトランジスタ、29はプリチャージ回路である。プリチャージトランジスタ28はpチャンネル電界効果トランジスタであり、そのドレインがダミービット線25および論理ゲート26の1入力端子に接続されている。
【0027】
以上のように構成された本実施の形態の半導体記憶装置について、以下その動作を説明する。
【0028】
入力されたアドレス信号(図示せず)のデコード結果によって1つのワード線ドライバ4が選択され、ワード線20が活性化されると、メモリセル1が読み出し動作を開始し、一対のビット線5,5に電位差を発生させる。同時に、ワード線応動式センスアンプ制御回路Aにおいて、n-chトランジスタ21が導通し、所定数のレプリカトランジスタ23を活性化し、プリチャージ状態にあるダミービット線25の電荷をディスチャージする。所定時間の経過後、論理ゲート26が反転して導通し、リードイネーブル信号をセンスアンプ6に対するイネーブル信号として出力する。これにより、センスアンプ6が活性化され、センスアンプ6において、一対のビット線5,5間に発生する電位差を検出する。
【0029】
プリチャージサイクルになると、ワード線ドライバ4が非選択状態になり、プリチャージトランジスタ28、プリチャージ回路29を介して一対のビット線5,5とダミービット線25がプリチャージされ、インバータ27およびディスチャージトランジスタ24によってレプリカトランジスタ23のゲートがディスチャージされ、初期状態に戻る。
【0030】
以上のように本実施の形態によれば、実際に動作するワード線20を用いてダミービット線25を制御するため、デコード回路も含めた製造ばらつきや温度条件・電圧条件の変動にかかわらず、安定にかつ高精度にセンスアンプ6の活性化タイミングを発生させることができる。また、ダミービット線25を制御する上で、1本のワード線20当たり、n-chトランジスタ21とレプリカトランジスタ23の2つのトランジスタの構成としているため、シリコン基板上に形成する場合に小面積で実現することが可能になる。
【0031】
なお、選択用スイッチング素子22については、配線層のマスクオプションという形で切り替えても良いし、回路で構成しても良い。
【0032】
(実施の形態2)
図2は、本発明の半導体記憶装置の実施の形態2におけるSRAMの概略回路図を示す。図中、従来例の図5および実施の形態1の図1と同じ構成については同じ符号を用い、説明を省略する。図2において、図1のレプリカトランジスタ23を光学補正用ダミーセルとして配置する構成となっている。光学補正用ダミーセルは、メモリセルの特性ばらつきを制御するために配置されたものである。
【0033】
図2(a)に示すパストランジスタ30とドライブトランジスタ31を光学補正用ダミートランジスタとして用い、図1のレプリカトランジスタ23を図2(b)に示すようなパストランジスタ30とゲートを高電位側電源に固定し飽和状態にしたドライブトランジスタ31で構成する。
【0034】
以上のように構成された本実施の形態の半導体記憶装置の動作は実施の形態1と全く同様なので説明を省略する。
【0035】
以上のように本実施の形態によれば、メモリセルの特性ばらつきを制御するための光学補正用ダミーセルをレプリカトランジスタ23と等価に使用することにより、面積増加を招くことなく、実施の形態1と同等の効果が得られる。
【0036】
(実施の形態3)
図3は、本発明の半導体記憶装置の実施の形態3におけるSRAMの概略回路図を示す。図中、従来例の図5および実施の形態1の図1と同じ構成については同じ符号を用い、説明を省略する。図3において、各ワード線ドライバ4の出力側で各ワード線20からの分岐ラインに論理反転ゲート(インバータ)40が接続され、論理反転ゲート40の出力がワード線応動式スイッチング素子としてのpチャンネル電界効果トランジスタ(以下、p-chトランジスタ)41のゲートに接続されている。p-chトランジスタ41のソースは高電位側電源に接続されている。p-chトランジスタ41のドレインは、レプリカトランジスタ23のゲートに接続されている。1つのp-chトランジスタ41のドレインは所定数のレプリカトランジスタ23のゲートに対して接続されている。また、前記の所定数のレプリカトランジスタ23のゲートに対して、位置対応する同一数のワード線20のp-chトランジスタ41のドレインがそれぞれ接続されている。前記の所定数は、通常、電源タップセル間のセル数と同数である。互いに接続された所定数のレプリカトランジスタ23のゲートにディスチャージトランジスタ24が接続されている。
【0037】
さらに、シリコン基板上にSRAMを形成する際に、ダミービット線25に隣接して平行にメタル配線42を形成し、ダミービット線25とメタル配線42との間に寄生容量43を形成させている。メタル配線42の一端は接地されている。寄生容量43の容量値を調整するために、メタル配線42の配線長を可変制御する構成を備える。すなわち、メモリセル1の所定数(通常、電源タップセル間のセル数)毎の間隔に選択用スイッチング素子44を介挿し、選択用スイッチング素子44のオン/オフ数の調整によりメタル配線42の配線長を設定する。
【0038】
また、論理ゲート26からセンスアンプ6に対して出力されるイネーブル信号を行デコーダ45に帰還させている。行デコーダ45は、アドレス信号を入力して、そのデコード結果をワード線ドライバ4に出力するものである。行デコーダ45は、論理積回路で構成され、その1入力に対してセンスアンプ6に対するイネーブル信号を接続している。
【0039】
以上のように構成された本実施の形態の半導体記憶装置について、以下その動作を説明する。
【0040】
基本的な動作は、実施の形態1と同等である。実施の形態1と異なる点は、1つのワード線ドライバ4が選択されると、ワード線応動式センスアンプ制御回路Aにおいて、ワード線ドライバ4の出力を論理反転ゲート40によって反転した電圧でp-chトランジスタ41が導通し、所定数のレプリカトランジスタ23のゲートを電源電圧まで引き上げ、レプリカトランジスタ23を十分活性化させる。これにより、プリチャージ状態にあるダミービット線25の電荷をディスチャージする。所定時間の経過後、論理ゲート26が反転して導通し、リードイネーブル信号をセンスアンプ6に対するイネーブル信号として出力する。これにより、センスアンプ6が活性化され、センスアンプ6において、一対のビット線5,5間に発生する電位差を検出する。
【0041】
この場合、レイアウト上でダミービット線25とメタル配線42との間に形成された寄生容量43の容量値を選択用スイッチング素子44のオン/オフによって制御し、これにより、センスアンプ6に対するイネーブル信号のタイミングを調整する。
【0042】
さらに、論理ゲート26が反転してセンスアンプ6に対するイネーブル信号が活性化されると、行デコーダ45がリセットされ、選択されていたワード線ドライバ4が非選択状態になり、ワード線20が強制的に不活性状態に戻される。
【0043】
以上のように本実施の形態によれば、実施の形態1の効果に加え、レプリカトランジスタ23のゲート電圧を電源電圧まで引き上げることにより、ダミービット線25の電荷を高速にディスチャージできる。また、電源電圧が低下した場合の動作マージンも確保でき、回路の安定動作を実現できる。さらに、ダミービット線25とメタル配線42間の寄生容量43によりセンスアンプ6に対するイネーブル信号のタイミングを微調整できる。さらにまた、センスアンプ6に対するイネーブル信号を用いて、選択状態のワード線を不活性状態にすることで、メモリセル1による不要なビット線5のディスチャージ動作を停止させることができ、低消費電力化が可能になる。
【0044】
なお、選択用スイッチング素子44については、配線層のマスクオプションという形で切り替えても良いし、回路で構成しても良い。
【0045】
(実施の形態4)
図4は、本発明の半導体記憶装置の実施の形態4におけるSRAMの概略回路図を示す。図中、従来例の図5および実施の形態1の図1と同じ構成については同じ符号を用い、説明を省略する。図4において、50はセンスアンプタイミング制御回路である。このセンスアンプタイミング制御回路50は、リセット信号を受けると、最上位アドレス、SRAM制御信号、および設定された特定の書き込みデータを出力するように構成されている。最上位アドレスは行デコーダ(図示せず)へ出力され、書き込みデータはデータ入力部(図示せず)へ出力される。さらに、センスアンプタイミング制御回路50は、センスアンプ6の出力端子を接続しているとともに、ワード線応動式センスアンプ制御回路Aにおける各選択用スイッチング素子22の制御端子に接続されている。すなわち、センスアンプタイミング制御回路50は、センスアンプ6の検出結果を入力して前記の特定の書き込みデータと比較し、両者が一致していて書き込み成功のときは、選択用スイッチング素子22の導通数を順次に増やし、このような書き込み、読み出しの動作を、書き込み不成功となるまで繰り返すように構成されている。
【0046】
以上のように構成された本実施の形態の半導体記憶装置について、以下その動作を説明する。
【0047】
基本的な動作は、実施の形態1と同等である。実施の形態1と異なる点は、センスアンプタイミング制御回路50は、リセット信号が入力されると、複数の選択用スイッチング素子22のうち最上位アドレスに対応する選択用スイッチング素子22のみをオン状態にし、最上位アドレスと特定の書き込みデータを出力し、SRAM制御信号によって書き込み動作を行う。次に、SRAM制御信号によって、読み出し動作を行い、センスアンプ6の出力をセンスアンプタイミング制御回路50に取り込んで特定の書き込みデータと比較を行い、一致した場合、次のアドレスの選択用スイッチング素子22をオン状態に切り換え、オン状態のレプリカトランジスタ23の数を増加させ、比較結果が不一致するまで、書き込み、読み出し動作を繰り返す。
【0048】
以上のように本実施の形態によれば、実施の形態1の効果に加え、センスアンプタイミング制御回路50において、センスアンプ6の読み出し動作を繰り返しモニタすることにより、読み出し速度が最速となるセンスアンプタイミングを自動的に設定することができる。
【0049】
なお、上記の実施の形態1〜4ではSRAMについての適用例を説明したが、読み出し専用メモリやその他のメモリに適用しても、同様の効果が得られる。
【0050】
【発明の効果】
以上のように、本発明の半導体記憶装置によれば、実際の動作に使用するワード線からセンスアンプに対するイネーブル信号を発生することができ、製造ばらつきや温度条件・電圧条件の変動にかかわらず、センスアンプの活性化タイミングを高精度かつ高速に制御することができるとともに、このために用いるトランジスタ(レプリカトランジスタ)の数を少ないものとし、回路面積の削減を実現することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1における半導体記憶装置の概略回路図
【図2】本発明の実施の形態2における半導体記憶装置の概略回路図
【図3】本発明の実施の形態3における半導体記憶装置の概略回路図
【図4】本発明の実施の形態4における半導体記憶装置の概略回路図
【図5】従来の半導体記憶装置の概略回路図
【符号の説明】
A ワード線応動式センスアンプ制御回路
1 メモリセル
4 ワード線ドライバ
5 ビット線
6 センスアンプ
20 ワード線
21 n-chトランジスタ(電界効果トランジスタ)
22 選択用スイッチング素子
23 レプリカトランジスタ(nチャンネル電界効果トランジスタ)
24 ディスチャージトランジスタ
25 ダミービット線
26 論理ゲート
40 論理反転ゲート(インバータ)
41 p-chトランジスタ(電界効果トランジスタ)
42 メタル配線
43 寄生容量
45 行デコーダ
50 センスアンプタイミング制御回路
Claims (13)
- メモリセルがマトリックス状に配列されたメモリセルアレイと、
前記メモリセルアレイにおける行方向複数のメモリセルにワード線を介して共通に接続され、アドレス信号のデコード結果によって前記ワード線を活性化するワード線ドライバと、
前記メモリセルの活性化状態を検出するセンスアンプとを備えた半導体記憶装置において、
さらに、前記ワード線に接続され、前記ワード線の活性化に伴って前記センスアンプを活性化するワード線応動式センスアンプ制御回路を備えていることを特徴とする半導体記憶装置。 - 前記ワード線応動式センスアンプ制御回路は、
ダミービット線と接地電位との間に介挿されたディスチャージ用スイッチング素子と、
前記ワード線に接続されて、前記ワード線の活性化信号を前記ディスチャージ用スイッチング素子に伝達するワード線応動式スイッチング素子と、
前記ダミービット線のディスチャージに応動して前記センスアンプに対するイネーブル信号を出力する論理ゲートとを備えている請求項1に記載の半導体記憶装置。 - 前記ワード線応動式センスアンプ制御回路は、
前記ダミービット線に並列に接続された複数の前記ディスチャージ用スイッチング素子と、
前記ワード線の活性化信号によって閉成して制御信号を活性化し、その活性化した制御信号を前記複数のディスチャージ用スイッチング素子の制御端子に供給するワード線応動式スイッチング素子とを備えている請求項1に記載の半導体記憶装置。 - 前記ワード線応動式スイッチング素子と複数の前記ディスチャージ用スイッチング素子の各々との間に選択用スイッチング素子が介挿されている請求項3に記載の半導体記憶装置。
- 前記ディスチャージ用スイッチング素子は、前記メモリセルのレプリカnチャンネル電界効果トランジスタである請求項2から請求項4までのいずれかに記載の半導体記憶装置。
- メモリセルがマトリックス状に配列されたメモリセルアレイと、
前記メモリセルアレイにおける行方向複数のメモリセルにワード線を介して共通に接続され、アドレス信号のデコード結果によって前記ワード線を活性化するワード線ドライバと、
列方向複数のメモリセルに接続された一対のビット線に接続されて、前記メモリセルの読み出し動作によって前記ビット線に発生する電位差の検出を行うセンスアンプとを備えた半導体記憶装置において、
さらに、ゲートが前記ワード線に接続され、ドレインが高電位側電源に接続されたnチャンネル電界効果トランジスタと、
ダミービット線と接地電位との間に並列に介挿され、それぞれのゲートが前記nチャンネル電界効果トランジスタのソースに接続された複数のレプリカnチャンネル電界効果トランジスタと、
前記レプリカnチャンネル電界効果トランジスタの導通に基づく前記ダミービット線のディスチャージによってリードイネーブル信号を前記センスアンプに対するイネーブル信号として出力する論理ゲートとを備えている半導体記憶装置。 - 前記nチャンネル電界効果トランジスタと複数の前記レプリカnチャンネル電界効果トランジスタの各々との間に選択用スイッチング素子が介挿されている請求項6に記載の半導体記憶装置。
- さらに、前記ダミービット線に隣接して平行に配設され、一端が接地されたメタル配線と、
前記メタル配線の所定間隔おきに介挿された選択用スイッチング素子とを備えている請求項3または請求項5または請求項6または請求項7に記載の半導体記憶装置。 - 前記nチャンネル電界効果トランジスタに代えて、
前記ワード線ドライバの出力を論理反転するインバータと、
ゲートが前記インバータに接続され、ドレインが高電位側電源に接続されたpチャンネル電界効果トランジスタとを備えている請求項6から請求項8までのいずれかに記載の半導体記憶装置。 - さらに、前記センスアンプのイネーブル信号を受けて選択動作中の前記ワード線ドライバの非選択動作を行う行デコード回路を備えている請求項1から請求項9までのいずれかに記載の半導体記憶装置。
- 特定アドレスと所定の書き込みデータを出力し、前記センスアンプの検出出力を入力して書き込み判定して、書き込み成功時には前記複数の選択用スイッチング素子の導通数を順次に増加させる制御信号を送出するという動作を書き込み不成功まで繰り返すセンスアンプタイミング制御回路を備えている請求項4、請求項5、請求項7、請求項8、請求項9または請求項10に記載の半導体記憶装置。
- 前記ディスチャージ用スイッチング素子が、前記メモリセルの周辺の光学補正用ダミーセルのトランジスタで構成されている請求項2から請求項4までのいずれかに記載の半導体記憶装置。
- 前記レプリカnチャンネル電界効果トランジスタが、前記メモリセルの周辺の光学補正用ダミーセルのトランジスタで構成されている請求項5から請求項11までのいずれかに記載の半導体記憶装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002366651A JP4459527B2 (ja) | 2002-12-18 | 2002-12-18 | 半導体記憶装置 |
US10/732,297 US7054211B2 (en) | 2002-12-18 | 2003-12-11 | Semiconductor memory storage device capable of high operating speed |
CNB2003101204135A CN100394510C (zh) | 2002-12-18 | 2003-12-11 | 半导体存储装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002366651A JP4459527B2 (ja) | 2002-12-18 | 2002-12-18 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004199775A true JP2004199775A (ja) | 2004-07-15 |
JP4459527B2 JP4459527B2 (ja) | 2010-04-28 |
Family
ID=32763791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002366651A Expired - Fee Related JP4459527B2 (ja) | 2002-12-18 | 2002-12-18 | 半導体記憶装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7054211B2 (ja) |
JP (1) | JP4459527B2 (ja) |
CN (1) | CN100394510C (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006209837A (ja) * | 2005-01-26 | 2006-08-10 | Nec Electronics Corp | スタティック半導体記憶装置 |
JP2012113769A (ja) * | 2010-11-22 | 2012-06-14 | Toshiba Corp | 半導体記憶装置 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100727411B1 (ko) * | 2005-12-29 | 2007-06-13 | 삼성전자주식회사 | 오픈 비트라인 구조의 메모리 셀 어레이를 가지는 반도체메모리 장치의 승압전압 발생회로 및 승압전압 발생방법 |
FR2903524B1 (fr) * | 2006-07-05 | 2008-10-17 | St Microelectronics Sa | Dispositif de memoire avec commande programmable de l'activation des amplificateurs de lecture. |
JP2010140534A (ja) * | 2008-12-10 | 2010-06-24 | Toshiba Corp | 半導体記憶装置 |
JP2012128895A (ja) * | 2010-12-13 | 2012-07-05 | Toshiba Corp | 半導体記憶装置 |
US8659958B2 (en) * | 2011-06-22 | 2014-02-25 | Mediatek Inc. | Memory device and related control method |
US9858985B2 (en) | 2015-10-19 | 2018-01-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dual port SRAM cell |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100214435B1 (ko) * | 1990-07-25 | 1999-08-02 | 사와무라 시코 | 동기식 버스트 엑세스 메모리 |
EP0600142B1 (en) * | 1992-11-30 | 1999-05-06 | STMicroelectronics S.r.l. | High performance single port RAM generator architecture |
JP3560266B2 (ja) * | 1995-08-31 | 2004-09-02 | 株式会社ルネサステクノロジ | 半導体装置及び半導体データ装置 |
JP4220621B2 (ja) * | 1999-07-22 | 2009-02-04 | 富士通マイクロエレクトロニクス株式会社 | 半導体集積回路 |
JP3348432B2 (ja) * | 1999-09-14 | 2002-11-20 | 日本電気株式会社 | 半導体装置および半導体記憶装置 |
JP2001338490A (ja) * | 2000-05-25 | 2001-12-07 | Nec Corp | 半導体記憶装置 |
US6212117B1 (en) | 2000-06-07 | 2001-04-03 | Hitachi Ltd. | Duplicate bitline self-time technique for reliable memory operation |
KR100351054B1 (ko) * | 2000-06-13 | 2002-09-05 | 삼성전자 주식회사 | 승압 전압 레벨 안정화 회로를 구비한 반도체 메모리장치 |
US6490214B2 (en) * | 2000-12-26 | 2002-12-03 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
JP2002352590A (ja) * | 2001-05-25 | 2002-12-06 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
JP4837841B2 (ja) * | 2001-06-12 | 2011-12-14 | 富士通セミコンダクター株式会社 | スタティックram |
KR100408421B1 (ko) * | 2002-01-16 | 2003-12-03 | 삼성전자주식회사 | 서브-어레이의 개수에 관계없이 계층형 입출력 라인구조를 가지는 반도체 메모리 장치 |
-
2002
- 2002-12-18 JP JP2002366651A patent/JP4459527B2/ja not_active Expired - Fee Related
-
2003
- 2003-12-11 US US10/732,297 patent/US7054211B2/en not_active Expired - Fee Related
- 2003-12-11 CN CNB2003101204135A patent/CN100394510C/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006209837A (ja) * | 2005-01-26 | 2006-08-10 | Nec Electronics Corp | スタティック半導体記憶装置 |
JP2012113769A (ja) * | 2010-11-22 | 2012-06-14 | Toshiba Corp | 半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
US20040202035A1 (en) | 2004-10-14 |
JP4459527B2 (ja) | 2010-04-28 |
US7054211B2 (en) | 2006-05-30 |
CN100394510C (zh) | 2008-06-11 |
CN1508808A (zh) | 2004-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7215587B2 (en) | Tracking circuit for a memory device | |
KR100443101B1 (ko) | 반도체집적회로장치와 그 동작방법 | |
KR100546415B1 (ko) | 메모리 장치의 파워 노이즈를 방지하는 직렬 웨이크 업 회로 | |
US7499310B2 (en) | Bit line voltage supply circuit in semiconductor memory device and voltage supplying method therefor | |
US8687452B2 (en) | Semiconductor memory device | |
US7349267B2 (en) | Semiconductor memory device | |
JP5068088B2 (ja) | 半導体記憶装置 | |
US7355915B2 (en) | Memory circuit with supply voltage flexibility and supply voltage adapted performance | |
US20100157716A1 (en) | Sub word line driving circuit | |
US20070153614A1 (en) | Method of operating a semiconductor device and the semiconductor device | |
US7099214B2 (en) | Semiconductor memory device | |
US7136297B2 (en) | Semiconductor memory device | |
JP2007018584A (ja) | 半導体記憶装置 | |
US6845049B2 (en) | Semiconductor memory device including a delaying circuit capable of generating a delayed signal with a substantially constant delay time | |
JP4459527B2 (ja) | 半導体記憶装置 | |
US7885124B2 (en) | Semiconductor storage device | |
JPH11260079A (ja) | マルチ―ビットデ―タを貯蔵するための半導体メモリ装置 | |
JPH09231756A (ja) | 半導体集積回路装置と半導体集積回路の動作方法及び半導体集積回路装置の回路接続検証方法 | |
JP2008065974A (ja) | 半導体記憶装置 | |
JP4143550B2 (ja) | 半導体集積回路装置の回路接続検証方法 | |
US20040233764A1 (en) | Semiconductor memory device having self-precharge function | |
JP4852524B2 (ja) | 半導体集積回路装置 | |
JP2005092925A (ja) | 半導体集積回路 | |
KR100373350B1 (ko) | 저전력 내장형 에스램 | |
US5235546A (en) | Semiconductor memory device having transfer gate array associated with monitoring circuit for bit line pair |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100112 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100210 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |