JP2004193431A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2004193431A
JP2004193431A JP2002361363A JP2002361363A JP2004193431A JP 2004193431 A JP2004193431 A JP 2004193431A JP 2002361363 A JP2002361363 A JP 2002361363A JP 2002361363 A JP2002361363 A JP 2002361363A JP 2004193431 A JP2004193431 A JP 2004193431A
Authority
JP
Japan
Prior art keywords
insulating film
wiring
semiconductor device
film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002361363A
Other languages
English (en)
Inventor
Junji Noguchi
純司 野口
Takeshi Fujiwara
剛 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2002361363A priority Critical patent/JP2004193431A/ja
Priority to US10/387,504 priority patent/US7042095B2/en
Priority to TW092106945A priority patent/TW200404353A/zh
Priority to KR10-2003-0019462A priority patent/KR20030078750A/ko
Publication of JP2004193431A publication Critical patent/JP2004193431A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】半導体装置の銅配線間の絶縁破壊耐性を向上し、かつ銅配線間の容量を低減する。
【解決手段】半導体基板上の絶縁膜２０（１７）上に、銅を主成分として含む配線２５を形成する。それから、配線２５の上面および側面上と絶縁膜２０（１７）上とに、銅の拡散を抑制または防止する機能を有する絶縁膜１１１を形成する。そして、絶縁膜１１１上に絶縁膜１１１より低い誘電率を有する絶縁膜１１２と絶縁膜１１４を形成する。その際、配線２５の最近接配線間には、絶縁膜１１２と絶縁膜１１４とで囲まれたボイド１１３が形成される。
【選択図】 図３９

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造技術に関し、特に、銅を主成分とする主導体膜を含む配線を有する半導体装置に適用して有効な技術に関する。
【０００２】
【従来の技術】
埋込配線構造は、絶縁膜に形成された配線溝や孔などのような配線開口部内に、ダマシン（Damascene）技術（シングルダマシン（Single-Damascene）技術およびデュアルダマシン（Dual-Damascene）技術）と称する配線形成技術によって、配線材料を埋め込むことで形成される。しかし、主配線材料が銅（Ｃｕ）の場合、銅がアルミニウム（Ａｌ）などのような金属と比較して絶縁膜中に拡散されやすいことから、その銅からなる埋込配線が絶縁膜と直接接しないように、埋込配線の表面（底面および側面）を薄いバリア金属膜で覆うことにより、埋込配線中の銅が絶縁膜中に拡散するのを抑制または防止するようにしている。また、配線開口部が形成された絶縁膜の上面上に、例えば窒化シリコン膜などからなる配線キャップ用バリア絶縁膜を形成して埋込配線の上面を覆うことにより、埋込配線中の銅が埋込配線の上面から絶縁膜中に拡散するのを抑制または防止するようにしている。
【０００３】
近年、このような埋込配線の間隔は、半導体装置の高集積化に伴い、減少してきている。これにより、配線間の寄生容量が増大して信号遅延が生じ、隣接配線との間にクロストークが発生する。このため、配線間の寄生容量を低減することが望まれる。配線間の寄生容量を低減するために、配線間絶縁膜として低誘電率材料が使用される。また、特許文献１には、配線を逆テーパ形状に形成し、この配線間の空間にエアギャップが形成されるように層間絶縁膜を形成する技術が開示されている（特許文献１参照）。このエアギャップにより、配線間容量の低減を図っている。また、特許文献２〜６でも、配線間にエアギャップが形成されている（特許文献２〜６参照）。
【０００４】
【特許文献１】
特開２００１−８５５１９号公報
【０００５】
【特許文献２】
米国特許第６４０６９９２号明細書
【０００６】
【特許文献３】
米国特許第６２９７５５４号明細書
【０００７】
【特許文献４】
米国特許第６３４２７２２号明細書
【０００８】
【特許文献５】
米国特許第６４０３４６１号明細書
【０００９】
【特許文献６】
米国特許第６２１４７１９号明細書
【００１０】
【発明が解決しようとする課題】
ところが、本発明者の検討結果によれば、上記銅を主導体層とする埋込み配線技術においては、以下の課題があることを見い出した。
【００１１】
銅を配線材料に用いた場合、ＴＤＤＢ（Time Dependence on Dielectric Breakdown）寿命が、他の金属材料（例えばアルミニウムやタングステン）に比べて著しく短いという問題がある。その上、配線ピッチの微細化が進み、実効電界強度が増加する傾向にあることに加え、近年は配線容量を低減する観点などから酸化シリコンよりも誘電率の低い絶縁材料を配線間の絶縁膜として使用する方向にあるが、誘電率の低い絶縁膜は一般的に絶縁耐圧も低いことから、ＴＤＤＢ寿命の確保が益々困難になる状況にある。
【００１２】
ＴＤＤＢ寿命の劣化は、一般に配線材料に適用された銅が周辺に拡散し、これが配線間の絶縁破壊耐圧を低下させると考えられている。特許文献１では、バリア金属膜およびバリア絶縁膜については全く考慮されていない。このため、層間絶縁膜のエアギャップにより配線間容量は低減しても、配線材料として使用されている銅が層間絶縁膜中に拡散し、ＴＤＤＢ寿命が低減してしまう。また、配線に逆テーパを持たせることによりエアギャップを形成すれば、配線の上端部に電界が集中し、ＴＤＤＢ寿命が更に低減してしまう。
【００１３】
本発明の目的は、銅を主導体層とする配線間の絶縁破壊耐性を向上させることができる半導体装置およびその製造方法を提供することにある。
【００１４】
本発明の他の目的は、銅を主導体層とする配線間の容量を低減できる半導体装置およびその製造方法を提供することにある。
【００１５】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１６】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１７】
本発明の半導体装置は、半導体基板、半導体基板上に形成された第１の絶縁膜、第１の絶縁膜上に形成され銅を主成分として含む配線、配線の上面および側面上と第１の絶縁膜上とに形成され銅の拡散を抑制または防止する機能を有する第２の絶縁膜、および第２の絶縁膜上に形成され第２の絶縁膜の誘電率より低い誘電率を有する第３の絶縁膜を具備するものである。
【００１８】
本発明の半導体装置の製造方法は、半導体基板を準備する工程、半導体基板上に第１の絶縁膜を形成する工程、第１の絶縁膜上に銅を主成分として含む配線を形成する工程、銅の拡散を抑制または防止する機能を有する第２の絶縁膜をその材料で配線間が満たされないように配線の上面および側面上と第１の絶縁膜上とに形成する工程、第２の絶縁膜の誘電率より低い誘電率を有する第３の絶縁膜を第２の絶縁膜上に形成する工程を有するものである。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００２０】
（実施の形態１）
まず、本発明者らによって検討された上記銅を主導体層とした埋込み配線間におけるＴＤＤＢ寿命の劣化原因について説明する。なお、ＴＤＤＢ（Time Dependence on Dielectric Breakdown）寿命とは、絶縁破壊の時間的依存性を客観的に計る尺度であって、所定の温度（例えば１４０℃）の測定条件下で電極間に比較的高い電圧を加え、電圧印加から絶縁破壊までの時間を印加電界に対してプロットしたグラフを作成し、このグラフから実際の使用電界強度（例えば０．２ＭＶ／ｃｍ）に外挿して求めた時間（寿命）をいう。
【００２１】
ＴＤＤＢ寿命の劣化は、一般に配線材料に適用された銅が周辺に拡散し、これが配線間の絶縁破壊耐圧を低下させると考えられている。しかし、本発明者らによる検討結果によれば銅の拡散現象は、次のような要因が支配的である。すなわち、第１は、隣接配線間の絶縁膜中を拡散する銅は、原子状の銅よりも、酸化銅（ＣｕＯ）あるいは銅シリサイドから供給されるイオン化銅が配線間の電位でドリフトし拡散する要因が支配的である。第２は、銅の拡散経路は銅配線が形成された絶縁膜と配線キャップ膜との界面が支配的である。そして、これらのことから、ＴＤＤＢ寿命の劣化が、次のようなメカニズムによるものであることが分かった。
【００２２】
すなわち、銅を主導体膜とする埋込み配線の表面には、ＣＭＰ後の表面プロセスにより酸化銅（ＣｕＯ）が形成されたり、また、キャップ膜（窒化シリコン膜）の形成の際に銅シリサイド（Ｃｕ化合物）が形成されたりする。このような酸化銅あるいは銅シリサイドは、純粋な銅と比較してイオン化され易い。このようにしてイオン化された銅は配線間の電界によりドリフトされ、配線間の絶縁膜に拡散される。一方、上記埋込み配線を形成する絶縁膜（酸化シリコン膜）とキャップ膜（窒化シリコン膜）との界面は、ＣＭＰダメージ、有機物またはダングリングボンドが多く形成され、不連続であり、密着性にも乏しい。このようなダングリングボンドの存在は、上記銅イオンの拡散を助長する作用を有し、銅イオンは界面に沿ってドリフトされ拡散する。すなわち、配線間の前記界面にリークパスが形成される。リークパスを流れるリーク電流は、長時間のリーク作用と電流による熱ストレスも加わり、その後、加速度的に電流値が増加して絶縁破壊に至る（ＴＤＤＢ寿命の低下）。なお、このようなＴＤＤＢ寿命の劣化原因については、本願発明者による特願平１１−２２６８７６号、特願２０００−１０４０１５号または特願２０００−３００８５３号に開示がある。
【００２３】
そこで、本実施の形態においては、上記リークパスとして作用する界面であるＣＭＰ面（ＣＭＰで研磨された面）を同層配線間からなくして、ＴＤＤＢ特性を改善させることを検討した。更に、配線間の寄生容量を低減させることも検討した。
【００２４】
本実施の形態の半導体装置およびその製造工程を図面を参照して説明する。図１は、本発明の一実施の形態である半導体装置、例えばＣＭＩＳＦＥＴ（Complementary Metal Insulator Semiconductor Field Effect Transistor）、の製造工程中の要部平面図であり、図２は図１のＡ−Ａ断面図である。
【００２５】
図１および図２に示すように、例えば１〜１０Ωｃｍ程度の比抵抗を有するｐ型の単結晶シリコンなどからなるウエハまたは半導体基板１は、その主面に素子分離領域２が形成されている。素子分離領域２は酸化シリコンなどからなり、例えばＳＴＩ（Shallow Trench Isolation）法またはＬＯＣＯＳ（Local Oxidization of Silicon ）法などにより形成される。
【００２６】
半導体基板１には、その主面から所定の深さに渡ってｐ型ウエル３およびｎ型ウエル４が形成されている。ｐ型ウエル３は、例えばホウ素などの不純物をイオン注入することなどによって形成され、ｎ型ウエル４は、例えばリンなどの不純物をイオン注入することなどによって形成される。
【００２７】
ｐ型ウエル３の領域では、素子分離領域２で囲まれた活性領域に、ｎチャネル型のＭＩＳＦＥＴ５が形成されている。また、ｎ型ウエル４の領域では、素子分離領域２で囲まれた活性領域に、ｐチャネル型のＭＩＳＦＥＴ６が形成されている。ｎ型ＭＩＳＦＥＴ５およびｐ型ＭＩＳＦＥＴ６のゲート絶縁膜７は、例えば薄い酸化シリコン膜などからなり、例えば熱酸化法などによって形成される。
【００２８】
ｎ型ＭＩＳＦＥＴ５およびｐ型ＭＩＳＦＥＴ６のゲート電極８は、例えば、低抵抗の多結晶シリコン膜上にチタンシリサイド（ＴｉＳｉx）層またはコバルトシリサイド（ＣｏＳｉx）層を積層することにより形成されている。ゲート電極８の側壁上には、例えば酸化シリコンなどからなる側壁スペーサまたはサイドウォール９が形成されている。
【００２９】
ｎ型ＭＩＳＦＥＴ５のソースおよびドレイン領域は、ｎ-型の半導体領域１０ａと、それより不純物濃度が高いｎ+型の半導体領域１０ｂとを有するＬＤＤ（Lightly Doped Drain）構造を備えている。ｎ-型の半導体領域１０ａは、例えば、サイドウォール９の形成前に、ｐ型ウエル３のゲート電極８の両側の領域にリンなどの不純物をイオン注入することにより形成される。ｎ+型の半導体領域１０ｂは、例えば、サイドウォール９の形成後に、ｐ型ウエル３のゲート電極８およびサイドウォール９の両側の領域にリンなどの不純物をイオン注入することにより形成される。
【００３０】
ｐ型ＭＩＳＦＥＴ６のソースおよびドレイン領域は、ｐ-型の半導体領域１１ａと、それより不純物濃度が高いｐ+型の半導体領域１１ｂとを有するＬＤＤ構造を備えている。ｐ-型の半導体領域１１ａは、例えば、サイドウォール９の形成前に、ｎ型ウエル４のゲート電極８の両側の領域にホウ素などの不純物をイオン注入することにより形成される。ｐ+型の半導体領域１１ｂは、例えば、サイドウォール９の形成後に、ｎ型ウエル４のゲート電極８およびサイドウォール９の両側の領域にホウ素などの不純物をイオン注入することにより形成される。また、ｎ+型半導体領域１０ｂおよびｐ+型の半導体領域１１ｂの上面の一部には、例えばチタンシリサイド層またはコバルトシリサイド層などのようなシリサイド層が形成されている。
【００３１】
このような半導体基板１上には、ゲート電極８およびサイドウォール９を覆うように、絶縁膜１２が形成されている。絶縁膜１２は、ゲート電極８間の狭いスペースを埋め込み可能なリフロー性の高い絶縁膜、例えばＢＰＳＧ（Boron-doped Phospho Silicate Glass）膜などからなる。絶縁膜１２には、コンタクトホール１３が形成されている。コンタクトホール１３の底部では、半導体基板１の主面の一部、例えばｎ+型の半導体領域１０ｂおよびｐ+型の半導体領域１１ｂの一部、やゲート電極８の一部などが露出されている。
【００３２】
このコンタクトホール１３内には、タングステン（Ｗ）などからなるプラグ１４が形成されている。プラグ１４は、例えば、コンタクトホール１３の内部を含む絶縁膜１２上にバリア膜として例えば窒化チタン膜１４ａを形成した後、タングステン膜をＣＶＤ（Chemical Vapor Deposition）法によって窒化チタン膜１４ａ上にコンタクトホール１３を埋めるように形成し、絶縁膜１２上の不要なタングステン膜および窒化チタン膜１４ａをＣＭＰ（Chemical Mechanical Polishing）法またはエッチバック法などによって除去することにより形成される。
【００３３】
プラグ１４が埋め込まれた絶縁膜１２上には、例えばタングステンなどからなる第１層配線１５が形成されている。第１層配線１５は、プラグ１４を介してｎ型ＭＩＳＦＥＴ５およびｐ型ＭＩＳＦＥＴ６のソース・ドレイン用の半導体領域１０ｂおよび１１ｂやゲート電極８と電気的に接続されている。第１層配線１５は、タングステンに限定されず種々変更可能であり、例えばアルミニウム（Ａｌ）またはアルミニウム合金などの単体膜あるいはこれらの単体膜の上下層の少なくとも一方にチタン（Ｔｉ）や窒化チタン（ＴｉＮ）などのような金属膜を形成した積層金属膜としても良い。
【００３４】
また、絶縁膜１２上には、第１層配線１５を覆うように、絶縁膜１６が形成されている。絶縁膜１６は、例えば有機ポリマーまたは有機シリカガラスなどのような低誘電率材料（いわゆるＬｏｗ−Ｋ絶縁膜、Ｌｏｗ−Ｋ材料）からなる。なお、低誘電率な絶縁膜（Ｌｏｗ−Ｋ絶縁膜）とは、パッシベーション膜に含まれる酸化シリコン膜（たとえばＴＥＯＳ（Tetraethoxysilane）酸化膜）の誘電率よりも低い誘電率を有する絶縁膜を例示できる。一般的には、ＴＥＯＳ酸化膜の比誘電率ε＝４．１〜４．２程度以下を低誘電率な絶縁膜と言う。
【００３５】
上記低誘電率材料としての有機ポリマーには、例えばＳｉＬＫ（米The Dow Chemical Co製、比誘電率＝２．７、耐熱温度＝４９０℃以上、絶縁破壊耐圧＝４．０〜５．０ＭＶ／Ｖｍ）またはポリアリルエーテル（ＰＡＥ）系材料のＦＬＡＲＥ（米Honeywell Electronic Materials製、比誘電率＝２．８、耐熱温度＝４００℃以上）がある。このＰＡＥ系材料は、基本性能が高く、機械的強度、熱的安定性および低コスト性に優れるという特徴を有している。上記低誘電率材料としての有機シリカガラス（ＳｉＯＣ系材料）には、例えばＨＳＧ−Ｒ７（日立化成工業製、比誘電率＝２．８、耐熱温度＝６５０℃）、Ｂｌａｃｋ Ｄｉａｍｏｎｄ（米Applied Materials，Inc製、比誘電率＝３．０〜２．４、耐熱温度＝４５０℃）またはｐ−ＭＴＥＳ（日立開発製、比誘電率＝３．２）がある。この他のＳｉＯＣ系材料には、例えばＣＯＲＡＬ（米Novellus Systems,Inc製、比誘電率＝２．７〜２．４、耐熱温度＝５００℃）、Ａｕｒｏｒａ２．７（日本エー・エス・エム社製、比誘電率＝２．７、耐熱温度＝４５０℃）がある。
【００３６】
また、絶縁膜１６の低誘電率材料には、例えばＦＳＧ（ＳｉＯＦ系材料）、ＨＳＱ（hydrogen silsesquioxane）系材料、ＭＳＱ（methyl silsesquioxane）系材料、ポーラスＨＳＱ系材料、ポーラスＭＳＱ材料またはポーラス有機系材料を用いることもできる。上記ＨＳＱ系材料には、例えばＯＣＤ Ｔ−１２（東京応化工業製、比誘電率＝３．４〜２．９、耐熱温度＝４５０℃）、ＦＯｘ（米Dow Corning Corp．製、比誘電率＝２．９）またはＯＣＬ Ｔ−３２（東京応化工業製、比誘電率＝２．５、耐熱温度＝４５０℃）などがある。上記ＭＳＱ系材料には、例えばＯＣＤ Ｔ−９（東京応化工業製、比誘電率＝２．７、耐熱温度＝６００℃）、ＬＫＤ−Ｔ２００（ＪＳＲ製、比誘電率＝２．７〜２．５、耐熱温度＝４５０℃）、ＨＯＳＰ（米Honeywell Electronic Materials製、比誘電率＝２．５、耐熱温度＝５５０℃）、ＨＳＧ−ＲＺ２５（日立化成工業製、比誘電率＝２．５、耐熱温度＝６５０℃）、ＯＣＬ Ｔ−３１（東京応化工業製、比誘電率＝２．３、耐熱温度＝５００℃）またはＬＫＤ−Ｔ４００（ＪＳＲ製、比誘電率＝２．２〜２、耐熱温度＝４５０℃）などがある。上記ポーラスＨＳＱ系材料には、例えばＸＬＫ（米Dow Corning Corp．製、比誘電率＝２．５〜２）、ＯＣＬＴ−７２（東京応化工業製、比誘電率＝２．２〜１．９、耐熱温度＝４５０℃）、Ｎａｎｏｇｌａｓｓ（米Honeywell Electronic Materials製、比誘電率＝２．２〜１．８、耐熱温度＝５００℃以上）またはＭｅｓｏＥＬＫ（米Air Productsand Chemicals,Inc、比誘電率＝２以下）がある。上記ポーラスＭＳＱ系材料には、例えばＨＳＧ−６２１１Ｘ（日立化成工業製、比誘電率＝２．４、耐熱温度＝６５０℃）、ＡＬＣＡＰ−Ｓ（旭化成工業製、比誘電率＝２．３〜１．８、耐熱温度＝４５０℃）、ＯＣＬ Ｔ−７７（東京応化工業製、比誘電率＝２．２〜１．９、耐熱温度＝６００℃）、ＨＳＧ−６２１０Ｘ（日立化成工業製、比誘電率＝２．１、耐熱温度＝６５０℃）またはｓｉｌｉｃａ ａｅｒｏｇｅｌ（神戸製鋼所製、比誘電率１．４〜１．１）などがある。上記ポーラス有機系材料には、例えばＰｏｌｙＥＬＫ（米Air Productsand Chemicals,Inc、比誘電率＝２以下、耐熱温度＝４９０℃）などがある。上記ＳｉＯＣ系材料、ＳｉＯＦ系材料は、例えばＣＶＤ法によって形成されている。例えば上記Ｂｌａｃｋ Ｄｉａｍｏｎｄは、トリメチルシランと酸素との混合ガスを用いたＣＶＤ法などによって形成される。また、上記ｐ−ＭＴＥＳは、例えばメチルトリエトキシシランとＮ2Ｏとの混合ガスを用いたＣＶＤ法などによって形成される。それ以外の上記低誘電率の絶縁材料は、例えば塗布法で形成されている。
【００３７】
このようなＬｏｗ−Ｋ材料からなる絶縁膜１６上には、Ｌｏｗ−Ｋキャップ用の絶縁膜１７が形成されている。この絶縁膜１７は、例えば二酸化シリコン（ＳｉＯ2）に代表される酸化シリコン（ＳｉＯx）膜からなり、例えばＣＭＰ処理時における絶縁膜１６の機械的強度の確保、表面保護および耐湿性の確保などのような機能を有している。絶縁膜１７の厚さは、絶縁膜１６よりも相対的に薄く、例えば２５ｎｍ〜１００ｎｍ程度である。ただし、絶縁膜１７は、酸化シリコン膜に限定されるものではなく種々変更可能である。絶縁膜１７として、例えば窒化シリコン（ＳｉxＮy）膜、炭化シリコン（ＳｉＣ）膜または炭窒化シリコン（ＳｉＣＮ）膜を用いても良い。これら窒化シリコン膜、炭化シリコン膜または炭窒化シリコン膜は、例えばプラズマＣＶＤ法によって形成することができる。プラズマＣＶＤ法で形成された炭化シリコン膜としては、例えばＢＬＯｋ（ＡＭＡＴ社製、比誘電率＝４．３）がある。その形成に際しては、例えばトリメチルシランとヘリウム（またはＮ2、ＮＨ3）との混合ガスを用いる。このような絶縁膜１６および１７には、第１層配線１５の一部が露出するビアまたはスルーホール１８が形成されている。このスルーホール１８内には、例えばタングステンなどからなるプラグ１９が埋め込まれている。
【００３８】
図３〜５は、図２に続く半導体装置の製造工程中における要部断面図を示している。なお、理解を簡単にするために、図３〜５では、図２の絶縁膜１７より下の構造に対応する部分は図示を省略している。
【００３９】
まず、本実施の形態においては、図３に示されるように、プラグ１９が埋め込まれた絶縁膜１７上に絶縁膜２０をプラズマＣＶＤ法などによって形成する。絶縁膜２０は、例えばプラズマＣＶＤ法によって形成された窒化シリコン膜からなり、その厚さは、例えば２５ｎｍ〜５０ｎｍ程度である。絶縁膜２０の他の材料として、例えばプラズマＣＶＤ法で形成された炭化シリコン膜、プラズマＣＶＤ法で形成されたＳｉＣＮ膜またはプラズマＣＶＤ法で形成された酸窒化シリコン（ＳｉＯＮ）膜の単体膜を用いても良い。これらの膜を用いた場合、窒化シリコン膜に比べて誘電率を大幅に下げることができるので、配線容量を低減することができ、半導体装置の動作速度を向上させることができる。プラズマＣＶＤ法で形成された炭化シリコン膜には、例えば上記ＢＬＯｋ（ＡＭＡＴ社製）がある。また、ＳｉＣＮ膜の成膜に際しては、例えばヘリウム（Ｈｅ）と、アンモニア（ＮＨ3）と、トリメチルシラン（３ＭＳ）との混合ガスが用いられる。また、プラズマＣＶＤ法で形成された酸窒化シリコン膜としては、例えばＰＥ−ＴＭＳ（Ｃａｎｏｎ製、誘電率＝３．９）があり、その形成に際しては、例えばトリメトキシシラン（ＴＭＳ）ガスと酸化窒素（Ｎ2Ｏ）ガスとの混合ガスが用いられる。
【００４０】
次に、絶縁膜２０上に絶縁膜２１を形成する。絶縁膜２１は、後述するように、還元性プラズマ処理、例えばＮＨ3（アンモニア）プラズマ処理またはＮ2／Ｈ2プラズマ処理によってエッチングされ得る材料からなることが好ましい。このため、絶縁膜２１は、例えば上記Ｌｏｗ−Ｋ材料を用いることができる。しかしながら、絶縁膜２１は、最終的には除去されるので、誘電率が低い必要はなく、Ｌｏｗ−Ｋ材料以外の材料を用いることもできる。
【００４１】
次に、絶縁膜２１上に絶縁膜２２を形成する。絶縁膜２２は、例えば、窒化シリコン膜、炭化シリコン膜または炭窒化シリコン膜とその上の酸化シリコン膜との２層からなる積層膜である。理解を簡単にするために、図中では、絶縁膜２２は単層として示している。また、絶縁膜２２を上記材料のいずれかの単体膜とすることもできる。
【００４２】
次に、図３に示すように、絶縁膜２２上に反射防止膜２３ａおよびフォトレジスト膜を順に形成し、露光によりフォトレジスト膜をパターン化してフォトレジストパターン２３ｂを形成する。そして、フォトレジストパターン２３ｂをエッチングマスクにしたドライエッチング法により、反射防止膜２３ａを選択的に除去する。その後、フォトレジストパターン２３ｂをエッチングマスクにしたドライエッチング法により、絶縁膜２２を選択的に除去し、開口部を形成する。それから、絶縁膜２２の開口部から露出する絶縁膜２１をＮＨ3プラズマ処理またはＮ2／Ｈ2プラズマ処理などによってエッチングしながら、フォトレジストパターン２３ｂおよび反射防止膜２３ａをアッシングして除去する。そして、絶縁膜２１および２２の開口部から露出する絶縁膜２０をドライエッチングによって除去する。これにより、図４に示されように、開口部または配線溝２４が形成される。配線溝２４の底面からはプラグ１９の上面が露出される。なお、フォトレジストパターン２３ｂをエッチングマスクにしたドライエッチング法により、絶縁膜２０、２１および２２を選択的に除去し、開口部または配線溝２４を形成した後、フォトレジストパターン２３ｂおよび反射防止膜２３ａを除去することもできる。
【００４３】
次に、基板１の主面上の全面に、例えば窒化チタン（ＴｉＮ）などからなる厚さ５０ｎｍ程度の薄い導電性バリア膜（第１導体膜）２５ａをスパッタリング法などを用いて形成する。導電性バリア膜２５ａは、例えば後述の主導体膜形成用の銅の拡散を防止する機能および主導体膜のリフロー時に銅の濡れ性を向上させる機能などを有している。このような導電性バリア膜２５ａの材料としては、窒化チタンに代えて、銅と殆ど反応しない窒化タングステン（ＷＮ）または窒化タンタル（ＴａＮ）などのような高融点金属窒化物を用いることもできる。また、導電性バリア膜２５ａの材料として、高融点金属窒化物にシリコン（Ｓｉ）を添加した材料や、銅と反応し難いタンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、チタンタングステン（ＴｉＷ）合金などのような高融点金属を用いることもできる。
【００４４】
続いて、導電性バリア膜２５ａ上に、例えば厚さ８００〜１６００ｎｍ程度の相対的に厚い銅からなる主導体膜（第２導体膜）２５ｂを形成する。主導体膜２５ｂは、例えばＣＶＤ法、スパッタリング法またはめっき法などを用いて形成することができる。その後、例えば４７５℃程度の非酸化性雰囲気（例えば水素雰囲気）中において基板１に対して熱処理を施すことにより主導体膜２５ｂをリフローさせ、銅を配線溝２４の内部に隙間なく埋め込む。
【００４５】
次に、主導体膜２５ｂ、導電性バリア膜２５ａおよび絶縁膜２２をＣＭＰ法によって、絶縁膜２１の上面が露出するまで研磨する。これにより、図５に示すように、相対的に薄い導電性バリア膜２５ａと相対的に厚い主導体膜２５ｂとからなる第２層配線（配線）２５を配線溝２４内に形成する。第２層配線２５は、プラグ１９を介して第１層配線１５と電気的に接続されている。
【００４６】
図６は、図５に続く半導体装置の製造工程中における図１に対応する領域の要部平面図を示し、図７は図６のＡ−Ａ断面図である。なお、図７においても、図２の絶縁膜１７より下の構造に対応する部分は図示を省略している。
【００４７】
配線溝２４内に第２層配線（配線）２５を形成した後、半導体基板１をプラズマＣＶＤ装置の処理室内に配置し、アンモニアガスを導入してプラズマ電源を印加することにより、基板１（特に第２層配線２５が露出するＣＭＰ面）に対して、アンモニア（ＮＨ3）プラズマ処理を施す。あるいは、Ｎ2ガスおよびＨ2ガスを導入して、Ｎ2／Ｈ2プラズマ処理を施す。このような還元性プラズマ処理により、ＣＭＰで酸化された銅配線表面の酸化銅（ＣｕＯ、ＣｕＯ2）を銅（Ｃｕ）に還元し、更に、窒化銅（ＣｕＮ）層が第２層配線２５の表面（ごく薄い領域）に形成される。また、このプラズマ処理によって、第２層配線２５間の絶縁膜２１がエッチングされ除去される。これにより、図６および図７に示される構造が得られる。従って、第２層配線２５を形成するために用いられた絶縁膜２１は、導電性バリア膜２５ａおよび銅からなる主導体膜２５ｂに悪影響を与えないような処理、例えば還元性プラズマ処理、によって簡単にエッチングされ得る材料を用いることが好ましい。酸素プラズマ処理によって絶縁膜２１を除去する場合は、第２層配線２５の上面の銅が酸化されてしまうので、第２層配線２５の上面上に導電性バリア膜を選択的に形成しておく必要がある。また、第２層配線２５は、その平面形状が、図６に示すように、例えば帯状に形成されている。
【００４８】
なお、プラズマ処理とは、プラズマ状態にある環境に、基板表面、あるいは、基板上に絶縁膜、金属膜等のような部材が形成されている時にはその部材表面を暴露し、プラズマの化学的、機械的（ボンバードメント）作用を表面に与えて処理することをいう。また、還元性雰囲気のプラズマとは、還元作用、すなわち、酸素を引き抜く作用を有するラジカル、イオン、原子、分子等の反応種が支配的に存在するプラズマ環境をいう。
【００４９】
図８は、図７に続く半導体装置の製造工程中における要部断面図を示している。なお、図８においても、図２の絶縁膜１７より下の構造に対応する部分は図示を省略している。
【００５０】
絶縁膜２１が除去された後、洗浄を行い、その後、図８に示すように、半導体基板１の主面の全面上に絶縁膜２６をプラズマＣＶＤ法などによって形成する。すなわち、第２層配線２５の上面および側面を覆うように、絶縁膜２６を絶縁膜２０上に形成する。絶縁膜２６は、例えば窒化シリコン膜からなり、銅配線のバリア絶縁膜として機能する。従って、絶縁膜２６は、第２層配線２５の主導体膜２５ｂ中の銅が、後で形成される層間絶縁膜２８中に拡散するのを抑制または防止する。絶縁膜２６の他の材料として、例えば炭化シリコン（ＳｉＣ）膜、炭窒化シリコン（ＳｉＣＮ）膜または酸窒化シリコン（ＳｉＯＮ）膜の単体膜を用いても良い。これらの膜を用いた場合、窒化シリコン膜に比べて誘電率を大幅に下げることができるので、配線容量を低減することができ、半導体装置の動作速度を向上させることができる。プラズマＣＶＤ法で形成された炭化シリコン膜には、例えばＢＬＯｋ（ＡＭＡＴ社製）がある。その成膜ガスは、上記した通りである。上記ＳｉＣＮ膜の成膜に際しては、例えばヘリウム（Ｈｅ）と、アンモニア（ＮＨ3）と、トリメチルシラン（３ＭＳ）との混合ガスを用いる。また、上記プラズマＣＶＤ法で形成された酸窒化シリコン膜としては、例えばＰＥ−ＴＭＳ（Ｃａｎｏｎ製、誘電率＝３．９）がある。上記酸窒化シリコン膜の形成に際しては、例えばトリメトキシシラン（ＴＭＳ）ガスと酸化窒素（Ｎ2Ｏ）ガスとの混合ガスを用いる。
【００５１】
本実施の形態においては、最近接配線間（最小隣接配線間、最小ピッチ配線間）のカバレージがオーバーハングするような条件で、すなわち、最近接配線間では絶縁膜２６がコンフォーマルには成膜されない条件で、絶縁膜２６を成膜する。ここで、最近接配線とは、同層配線において隣接する配線同士の間隔（隣接配線間距離）が最小である配線に対応する。最近接配線間では、寄生容量の低減がより重要である。
【００５２】
隣接配線間では、絶縁膜２６の堆積が進行するに従って、対向する配線側面（配線対向面）の上部２５ｃ近傍での堆積物に遮られて徐々に反応種が下方に入り込みにくくなる。このため、対向する配線側面の下部２５ｄ近傍での堆積速度は上部２５ｃ近傍での堆積速度に比べて小さくなる。従って、対向する配線側面上に堆積された絶縁膜２６の厚みは、均一にはならず、上部２５ｃ近傍での厚みが下部２５ｄ近傍よりも厚くなる。このような現象は、第２層配線２５の最近接配線間、すなわち第２層配線２５のうちの最も近接した配線同士の間では、より顕著である。
【００５３】
このため、第２層配線２５の最近接配線間では、絶縁膜２６は第２層配線２５の形状を反映したコンフォーマルな形状にはならず、図８に示されるような溝またはくぼみ部分２７ａが生じる。絶縁膜２６のくぼみ部分２７ａの上方開口部２７ｂの寸法は、くぼみ部分２７ａの内部の寸法よりも小さい。すなわち、上方開口部２７ｂ近傍において、絶縁膜２６のくぼみ部分２７ａの対向する内壁（絶縁膜２６表面）は、上方開口部２７ｂに近づくにつれて徐々に狭まっている。なお、図８においては、くぼみ部分２７ａの断面形状は、模式的に示されているに過ぎず、くぼみ部分２７ａは、略楕円形など種々の断面形状を有することができる。また、くぼみ部分２７ａの上方開口部２７ｂが閉じるまで絶縁膜２６の成膜を行ってもよい。また、くぼみ部分２７ａの上方開口部２７ｂおよび図示しない側方（図８の紙面に垂直な方向）開口部が閉じるまで絶縁膜２６の成膜を行い、図９に示されるように、第２層配線２５の最近接配線間の絶縁膜２６中に絶縁膜２６の材料が存在しない空隙またはボイド（void）２７ｃを形成してもよい。従って、本実施の形態では、第２層配線２５の最近接配線間を絶縁膜２６の材料で完全に満たすことはない。
【００５４】
また、絶縁膜２６の成膜には、プラズマＣＶＤ法などを用いることができ、絶縁膜２６の成膜条件を調整することなどにより、上述のようなくぼみ部分２７ａを最近接配線間に容易に形成することができる。第２層配線２５を逆テーパ状に形成する必要はない。このため、第２層配線２５の上端部への電界集中を緩和することができる。
【００５５】
また、本実施の形態では、第２層配線２５の上面および側面をバリア絶縁膜としての絶縁膜２６で覆うので、第２層配線２５において導電性バリア膜２５ａを省略し、銅からなる主導体膜２５ｂだけで第２層配線２５を形成することもできる。
【００５６】
図１０〜１９は、図８に続く半導体装置の製造工程中における要部断面図を示している。なお、図１０〜１９においても、図２の絶縁膜１７より下の構造に対応する部分は図示を省略している。
【００５７】
絶縁膜２６を形成した後、絶縁膜２８を絶縁膜２６上に形成する。本実施の形態では、図１０に示すように、絶縁膜２８の材料が最近接配線間を完全には埋めないように、すなわちくぼみ部分２７ａを完全には埋めないように、絶縁膜２８を形成する。絶縁膜２８は、絶縁膜１６と同様の材料、すなわちＬｏｗ−Ｋ材料からなる。上述のように、絶縁膜２６のくぼみ部分２７ａの上方開口部２７ｂの寸法は、くぼみ部分２７ａの内部の寸法よりも小さい。このため、絶縁膜２８を例えば塗布法で形成するとき、第２層配線２５の最近接配線間のくぼみ部分２７ａの内部には絶縁膜２８の材料が、その表面張力などのために、ほとんど入り込まない。従って、絶縁膜２８が形成された段階で、第２層配線２５の最近接配線間には、絶縁膜２６および２８の材料が存在しない空隙またはボイド２７が形成される。ボイド２７は絶縁膜２６および２８の材料によって囲まれた空間であり、その内部は真空であっても、あるいは絶縁膜２８の成膜雰囲気の気体成分などが存在していても良い。一方、第２層配線２５の隣接配線間距離が大きな領域では、絶縁膜２８の材料が第２層配線２５間を容易に埋め、ボイド２７は形成されない。このため、機械的強度を維持することが可能となる。
【００５８】
また、絶縁膜２８をＣＶＤ法で形成する場合も、第２層配線２５の最近接配線間の絶縁膜２６のくぼみ部分２７ａの内部には反応種が入り込みにくい。このため、絶縁膜２６のくぼみ部分２７ａ内には絶縁膜２８の材料がほとんど堆積されず、第２層配線２５の最近接配線間にボイド２７が形成される。
【００５９】
なお、図１０は、図８のように第２層配線２５の最近接配線間の絶縁膜２６にくぼみ２７ａが形成されている状態で絶縁膜２８を絶縁膜２６上に形成した場合について図示している。図９のように第２層配線２５の最近接配線間の絶縁膜２６中にボイド２７ｃが形成されている場合は、絶縁膜２６中のボイド２７ｃに絶縁膜２８の材料が侵入することなく、絶縁膜２６上に絶縁膜２８が形成される。これにより、第２層配線２５の最近接配線間に、絶縁膜２６および２８の材料が存在しない空隙またはボイド２７が形成される。
【００６０】
また、上層配線（後述する第３層配線３８）と下層配線（第２層配線）との間の寄生容量を低減するために、絶縁膜２８を上記Ｌｏｗ−Ｋ材料を用いて形成することが好ましいが、例えばＣＶＤ法で形成した酸化シリコン膜などによって絶縁膜２８を形成することもできる。ただし、上層配線と下層配線との間の寄生容量を低減するために、絶縁膜２８の誘電率は絶縁膜２６の誘電率よりも低いことが好ましい。また、絶縁膜２８をＣＶＤ法などで成膜してその上面に凹凸が生じている場合などは、ＣＭＰ法などを用いて平坦化することもできる。
【００６１】
次に、図１１に示されるように、絶縁膜２８上に絶縁膜２９および３０をＣＶＤ法などを用いて順に形成する。絶縁膜２９は、例えば窒化シリコン膜からなり、絶縁膜３０は、例えば酸化シリコン膜からなる。必要に応じてＣＭＰ処理を行い、絶縁膜３０の上面を平坦化する。絶縁膜２９の他の材料として、例えば炭化シリコン膜またはＳｉＣＮ膜を用いても良い。また、絶縁膜３０の他の材料として、例えばＰＥ−ＴＭＳ（Ｃａｎｏｎ製、誘電率＝３．９）などの酸窒化シリコン（ＳｉＯＮ）膜を用いることができ、場合によっては、絶縁膜３０は形成しなくともよい。
【００６２】
次に、絶縁膜３０上に、絶縁膜３１を形成する。絶縁膜３１は、絶縁膜２１と同様の材料、すなわち還元性プラズマ処理によってエッチングされ得る材料からなることが好ましい。
【００６３】
次に、絶縁膜３１上に、絶縁膜３２および３３を順に形成する。絶縁膜３２は、絶縁膜２２と同様の材料から形成することができる。絶縁膜３３は、例えば窒化シリコン膜からなる。また、絶縁膜３３の他の材料として、例えば炭化シリコン膜またはＳｉＣＮ膜を用いても良い。
【００６４】
次に、絶縁膜３３上に反射防止膜３４ａおよびフォトレジスト膜を順に形成し、露光によりフォトレジスト膜をパターン化してフォトレジストパターン３４ｂを形成する。これにより、図１１に示される構造が得られる。それから、フォトレジストパターン３４ｂをエッチングマスクにしたドライエッチング法により、反射防止膜３４ａを選択的に除去する。その後、フォトレジストパターン３４ｂをエッチングマスクにしたドライエッチング法により、絶縁膜３３を選択的に除去し、開口部３５を形成する。開口部３５の形成工程では、絶縁膜３２をエッチングストッパとして機能させる。
【００６５】
次に、残存するフォトレジストパターン３４ｂおよび反射防止膜３４ａを除去した後、開口部３５の内部を含む絶縁膜３３上に反射防止膜３６ａを形成する。そして、反射防止膜３６ａ上にフォトレジスト膜を形成し、露光によりフォトレジスト膜をパターン化してフォトレジストパターン３６ｂを形成する。これにより、図１２に示される構造が得られる。
【００６６】
次に、フォトレジストパターン３６ｂをエッチングマスクにしたドライエッチング法により、反射防止膜３６ａを選択的に除去する。それから、フォトレジストパターン３６ｂをエッチングマスクにしたドライエッチング法により、絶縁膜３２を選択的に除去して開口部３７を形成し、開口部３７の底部で絶縁膜３１を露出する。そして、開口部３７から露出した絶縁膜３１をＮＨ3プラズマ処理またはＮ2／Ｈ2プラズマ処理などによってエッチングしながら、フォトレジストパターン３６ｂおよび反射防止膜３６ａをアッシングして除去する。これにより、図１３に示される構造が得られる。フォトレジストパターン３６ｂおよび反射防止膜３６ａの除去は、絶縁膜３１のエッチング工程の後に行うこともできる。
【００６７】
次に、図１４に示されるように、開口部３７の底部で露出する絶縁膜３０とその下層の絶縁膜２９と、開口部３５から露出する絶縁膜３２とを、ドライエッチング法などによって除去し、開口部３７の底部で絶縁膜２８を露出しかつ開口部３５から絶縁膜３１を露出する。このとき、エッチングマスクとして機能する絶縁膜３３は、上部がエッチングされて薄くなるが、絶縁膜３３の形成時に比較的厚く形成しておけば、絶縁膜３３が完全に除去されることはない。
【００６８】
次に、図１５に示されるように、開口部３７の底部で露出する絶縁膜２８と、開口部３５から露出する絶縁膜３１とを、ドライエッチング法などによって除去する。このとき、絶縁膜３３がエッチングマスクとして機能し、かつ絶縁膜２６および絶縁膜３０がエッチングストッパとして機能する。
【００６９】
次に、図１６に示されるように、開口部３７の底部で露出する絶縁膜２６をドライエッチング法などによって除去し、開口部３７の底部で第２層配線２５を露出させる。このとき、露出した絶縁膜３０および絶縁膜３３も除去される。
【００７０】
次に、基板１の主面上の全面に、導電性バリア膜２５ａと同様の材料、例えば窒化チタンからなる導電性バリア膜３８ａをスパッタリング法などで形成する。それから、導電性バリア膜３８ａ上に、開口部３７および開口部３５を埋めるように、銅からなる主導体膜３８ｂを、主導体膜２５ｂと同様にして形成する。
【００７１】
次に、主導体膜３８ｂ、導電性バリア膜３８ａおよび絶縁膜３２をＣＭＰ法によって、絶縁膜３１の上面が露出するまで研磨する。これにより、図１７に示されるように、開口部３５および３７からなる配線溝内に第３層配線（配線）３８を形成する。第３層配線３８は、相対的に薄い導電性バリア膜３８ａと、相対的に厚い主導体膜３８ｂとを有しており、第２層配線２５と電気的に接続されている。
【００７２】
次に、第２層配線２５間の絶縁膜２１を除去するプラズマ処理と同様の処理を施し、第３層配線３８間の絶縁膜３１を除去する。それから、第３層配線３８のバリア絶縁膜としての絶縁膜３９を、絶縁膜２６と同様にして形成する。これにより、図１８に示されるように、くぼみ部分２７ａと同様のくぼみ部分４０ａが、第３層配線３８の最近接配線間に生じる。
【００７３】
次に、図１９に示されるように、絶縁膜３９上に、絶縁膜２８と同様のＬｏｗ−Ｋ材料からなる絶縁膜４１を形成する。絶縁膜２８の形成工程と同様、第３層配線３８の最近接配線間の絶縁膜３９のくぼみ部分４０ａの内部には絶縁膜４１の材料が、その表面張力などのために入り込めない。このため、絶縁膜４１を形成した段階で、第３層配線３８の最近接配線間には空隙またはボイド４０が形成される。一方、第３層配線３８の隣接配線間距離が大きな領域では、絶縁膜４１の材料が第２層配線３８間に入り込み、ボイドが形成されないので、機械的強度を維持することが可能となる。また、絶縁膜４１をＣＶＤ法などで成膜してその上面に凹凸が生じている場合などは、ＣＭＰ法などを用いて平坦化することもできる。
【００７４】
次に、絶縁膜４１上に絶縁膜４２をＣＶＤ法などを用いて形成する。絶縁膜４２は、例えば窒化シリコン膜からなる。必要に応じてＣＭＰ処理を行い、絶縁膜４２の上面を平坦化する。絶縁膜４１をＣＭＰ法などにより平坦化している場合などは、この絶縁膜４２のＣＭＰ処理を省略することもできる。絶縁膜４２の他の材料として、例えば炭化シリコン膜、ＳｉＣＮ膜または酸窒化シリコン膜を用いることもできる。これより、図１９に示される構造が得られる。更に必要に応じて、同様の製造工程を繰り返し、第４層配線以降の上層配線を形成することもできる。また、第１層配線１５を、第２層配線２５と同様にして形成した銅配線とし、第２層配線２５を第３層配線３８と同様にして形成した銅配線とすることもできる。
【００７５】
本実施の形態によれば、同層配線間にＣＭＰ面（ＣＭＰで研磨された面）がない。すなわち、第２層配線２５および第３層配線３８を形成するためのＣＭＰ工程で研磨された絶縁膜２１および３１は除去されており、第２層配線２５および第３層配線３８を覆うようにバリア絶縁膜２６および３９が形成されている。このため、第２層配線２５および第３層配線３８において、同層配線の上面同士がＣＭＰ面を介して連結されることはない。これにより、ＴＤＤＢ寿命を向上し、配線間の絶縁破壊耐性を向上させることができる。また、半導体装置の信頼性を高めることができる。
【００７６】
また、最も容量低減が必要な同層配線における最近接配線間に膜材料が存在しないボイド２７および４０を形成するので、配線間容量を低減することができる。配線のバリア絶縁膜２６および３９に比較的誘電率の高い材料を用いたとしても、配線間容量の低減が可能である。
【００７７】
また、同層配線の隣接配線間距離が大きな領域では、配線間にボイドを形成せずＬｏｗ−Ｋ材料を成膜する。このため、全体の機械的強度を維持することが可能となる。
【００７８】
また、本実施の形態では、最近接配線間でなくとも、隣接配線間隔が比較的小さく、その間の寄生容量を低減したい配線間にはボイド２７または４０を形成してもよい。配線間距離がどの程度の場合までボイドを形成するかは、絶縁膜２６または３９の成膜条件や絶縁膜２８または４１の成膜条件などを調整することによって、制御することができる。これにより、配線パターン密度が疎の領域では、隣接配線間にボイドを形成して配線間容量を低減し、配線パターンが密な領域では、配線間をＬｏｗ−Ｋ材料で埋めて、機械的強度を確保することができる。
【００７９】
本発明者は、実験およびシミュレーションにより、本実施の形態の配線構造の容量低減効果について調べた。比較例として、配線を埋め込むための絶縁膜および層間絶縁膜をＬｏｗ−Ｋ材料で構成しかつ一般的なダマシン技術で形成された銅配線構造を用いた。
【００８０】
その結果、本実施の形態の配線構造は、上記比較例に対して、配線間容量を２０〜３０％程度低減することができた。また、上層配線と下層配線の間の容量はほとんど変わらず、同層の配線間容量のみが減少した。このため、配線のクロストークの影響を低減できる。また、実効誘電率εｒ（上記比較例の銅配線構造ではεｒは３．１程度）を２．３〜２．７程度へ大幅に低減することができた。従って、同世代のＬｏｗ−Ｋ材料を層間絶縁膜に用いて、１世代以上先の低容量配線構造を実現できる。
【００８１】
（実施の形態２）
図２０〜２５は、本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。図１０までの製造工程は上記実施の形態１と同様であるので、ここではその説明は省略し、図１０に続く製造工程について説明する。
【００８２】
図１０に示される構造が形成された後、図２０に示されるように、絶縁膜２８上に、例えば窒化シリコン膜からなる絶縁膜２９と例えば酸化シリコン膜からなる絶縁膜３０とをＣＶＤ法などを用いて順に形成する。必要に応じてＣＭＰ処理を行い、絶縁膜３０の上面を平坦化する。場合によっては、絶縁膜３０は形成しなくともよい。
【００８３】
次に、絶縁膜３３上に反射防止膜５０ａおよびフォトレジスト膜を順に形成し、露光によりフォトレジスト膜をパターン化してフォトレジストパターン５０ｂを形成する。
【００８４】
次に、図２１に示されるように、フォトレジストパターン５０ｂをエッチングマスクにしたドライエッチング法により、反射防止膜５０ａを選択的に除去した後、フォトレジストパターン５０ｂをエッチングマスクにしたドライエッチング法により、絶縁膜２９および３０を選択的に除去し、開口部５１を形成する。開口部５１の形成工程では、絶縁膜２８をエッチングストッパとして機能させる。その後、残存するフォトレジストパターン５０ｂおよび反射防止膜５０ａを除去する。
【００８５】
次に、開口部５１内を含む絶縁膜３０上に、絶縁膜３１を形成する。それから、絶縁膜３１上に、絶縁膜３２を形成する。上記実施の形態１とは異なり、本実施の形態では、絶縁膜３３は形成しなくともよい。
【００８６】
次に、絶縁膜３２上に反射防止膜５２ａを形成する。そして、反射防止膜５２ａ上にフォトレジスト膜を形成し、露光によりフォトレジスト膜をパターン化してフォトレジストパターン５２ｂを形成する。これにより、図２２に示される構造が得られる。
【００８７】
次に、フォトレジストパターン５２ｂをエッチングマスクにしたドライエッチング法により、反射防止膜５２ａを選択的に除去する。それから、フォトレジストパターン５２ｂをエッチングマスクにしたドライエッチング法により、絶縁膜３２を選択的に除去して開口部５３を形成し、開口部５３の底部で絶縁膜３１を露出する。その後、ＮＨ3プラズマ処理またはＮ2／Ｈ2プラズマ処理などによって、開口部５３から露出した絶縁膜３１と開口部５１から露出する絶縁膜２８とをエッチングしながら、フォトレジストパターン５２ｂおよび反射防止膜５２ａをアッシングして除去する。このとき、かつ絶縁膜２６および絶縁膜３０がエッチングストッパとして機能する。これにより、図２３に示される構造が得られる。フォトレジストパターン５２ｂおよび反射防止膜５２ａの除去は、絶縁膜２８および３１のエッチング工程の後に行うこともできる。
【００８８】
次に、図２４に示されるように、開口部５１の底部で露出する絶縁膜２６をドライエッチング法などによって除去し、開口部５１の底部で第２層配線２５を露出させる。このとき、露出した絶縁膜３０および絶縁膜３２も除去され得る。
【００８９】
次に、基板１の主面上の全面に、例えば窒化チタンからなる導電性バリア膜３８ａをスパッタリング法などで形成する。それから、導電性バリア膜３８ａ上に、開口部５１および開口部５３を埋めるように、銅からなる主導体膜３８ｂを形成する。
【００９０】
次に、主導体膜３８ｂおよび導電性バリア膜３８ａをＣＭＰ法によって、絶縁膜３１の上面が露出するまで研磨する。これにより、図２５に示されるように、開口部５１および５３からなる配線溝内に第３層配線（配線）３８を形成する。第３層配線３８は、相対的に薄い導電性バリア膜３８ａと、相対的に厚い主導体膜３８ｂとを有しており、第２層配線２５と電気的に接続されている。
【００９１】
これ以降の製造工程は、上記実施の形態１の図１７以降の製造工程と同様であるので、その説明を省略する。
【００９２】
（実施の形態３）
図２６は、本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。本実施の形態の半導体装置は、上記実施の形態１の第２層配線２５および第３層配線３６のように隣接配線間にボイドを形成しかつ隣接配線間をＣＭＰ面で接続しない配線層と、一般的な埋込配線技術を用いて形成された配線層とが組み合わされた多層配線構造を有している。図２６において、絶縁膜４２の形成工程までは、上記実施の形態１の図１９までの製造工程とほぼ同様であるので、その説明は省略し、ここではそれ以降の製造工程について説明する。
【００９３】
本実施の形態では、絶縁膜４２上に酸化シリコンなどからなる絶縁膜６０が形成され、第３層配線３８と同様にして第４層配線６１が形成される。それから、絶縁膜２６と同様にして、バリア絶縁膜として機能する絶縁膜６２が形成され、その上に絶縁膜２８と同様にして絶縁膜６４を形成する。第４層配線６１においても、第２層配線２５および第３層配線３６と同様、最近接配線間にボイド６３が形成される。
【００９４】
第５層以降の配線層は、一般的な埋込配線技術、例えば一般的なデュアルダマシン技術を用いて形成する。すなわち、絶縁膜６４上に、窒化シリコン、炭化シリコン、炭窒化シリコンまたは酸窒化シリコン膜（例えばＰＥ−ＴＭＳ（Ｃａｎｏｎ製））からなる絶縁膜６５、酸化シリコンなどからなる絶縁膜６６、Ｌｏｗ−Ｋ材料などからなる絶縁膜６７、絶縁膜６５と同様の材料、例えば窒化シリコンなどからなる絶縁膜６８および酸化シリコンなどからなる絶縁膜６９を形成する。そして、デュアルダマシン技術を用いて、絶縁膜６２、６４〜６９に形成された配線溝に埋め込まれた第５層配線７０を形成する。それから、第５層配線７０の上面を含む絶縁膜６９上に、窒化シリコン、炭化シリコン、炭窒化シリコンまたは酸窒化シリコン膜などからなる絶縁膜７１を、バリア絶縁膜として形成する。その後、絶縁膜７１上に、Ｌｏｗ−Ｋ材料などからなる絶縁膜７２、絶縁膜６５と同様の材料、例えば窒化シリコンなどからなる絶縁膜７３、酸化シリコンなどからなる絶縁膜７４、Ｌｏｗ−Ｋ材料などからなる絶縁膜７５、絶縁膜６５と同様の材料、例えば窒化シリコンなどからなる絶縁膜７６および酸化シリコンなどからなる絶縁膜７７を形成する。そして、デュアルダマシン技術を用いて、絶縁膜７１〜７７に形成された配線溝に埋め込まれた第６層配線７８を形成する。それから、第６層配線７８の上面を含む絶縁膜７７上に、絶縁膜７１と同様の材料、例えば窒化シリコンなどからなる絶縁膜７９を、バリア絶縁膜として形成する。
【００９５】
なお、絶縁膜２８、４１、６４、６７、７２および７５としてＣＶＤ法を用いて形成した膜、例えば酸化シリコン膜、ＦＳＧ（ＳｉＯＦ系材料）膜、ＳｉＯＣ膜またはポーラスシリコン（Ｐｏｌｕｓ−Ｓｉ）系材料膜を用いることもでき、その場合、絶縁膜３０、６０、６６、６８、６９、７４、７６および７７の形成を省略することもできる。
【００９６】
多層配線構造において、隣接配線間隔が比較的小さい、すなわち配線ピッチが比較的小さい配線層では、配線間容量が増大しかつＴＤＤＢ寿命が低減しやすい。本実施の形態によれば、そのような配線間容量が増大しかつＴＤＤＢ寿命が低減しやすい配線層において、同層配線間にＣＭＰ面をなくしてＴＤＤＢ寿命を向上させ、かつ同層配線の最近接配線間にボイドを形成して配線間容量を低減することができる。
【００９７】
（実施の形態４）
図２７、２９〜３１は、本発明の他の実施の形態である半導体装置の配線パターンを示す概念的な平面図である。図２８は図２７のＢ−Ｂ断面図である。配線パターンの構造および形成工程は上記実施の形態１の第２層配線２５または第３層配線３６とほぼ同様であるので、ここではその説明は省略する。
【００９８】
本実施の形態においては、本体配線８１の周囲に、ダミー配線８２を設ける。本体配線８１は、半導体装置の電気回路として必要不可欠な配線パターンである。本体配線８１は、例えば上記第２層配線２５または第３層配線３８などに対応し、ＭＩＳＦＥＴのゲートやソース・ドレイン領域などに電気的に接続されている。ダミー配線８２は、本体配線８１と同時に形成されかつ同構造の導体パターンであるが、半導体装置の電気回路としては必要とされない、すなわち配線としては機能しない導体パターンである。ダミー配線８２は、例えば、ＭＩＳＦＥＴのゲートやソース・ドレイン領域などに電気的に接続されることなく、接地電位とされている。本実施の形態においては、隣接する本体配線８１間にボイド（図示せず）を形成するとともに、本体配線８１とダミー配線８２の間にもボイド（図示せず）を形成する。ボイドの形成工程は、上記実施の形態１と同様である。ダミー配線８２を設けたことにより、本体配線８１の両側にボイドを形成することができる。このため、本体配線８１の寄生容量をより低減することが可能になる。図２７〜３０は、本体配線８１とダミー配線８２の形成パターンの例を示しており、必要に応じて、図２７〜３０およびそれ以外の種々の配線パターンを形成することができる。
【００９９】
例えば、図２７および図２８に示されるように、孤立した一本の本体配線８１を囲むようにダミー配線８２を設けることができる。
【０１００】
また、図２９に示されるように、互いに平行に配列する複数の本体配線８１の全体を囲むようにダミー配線８２を設けることができる。
【０１０１】
また、図３０に示されるように、互いに平行に配列する複数の本体配線８１全体を囲むようにダミー配線８２を設けるとともに、複数の本体配線８１間にもダミー配線８２を設けることができる。
【０１０２】
また、ダミー配線８２パターンは連続して形成しなくともよく、例えば図３１に示されるように、不連続なダミー配線８２を設けることもできる。
【０１０３】
（実施の形態５）
図３２は、本発明の他の実施の形態である半導体装置の配線パターンを示す概念的な平面図である。図３２の配線パターン８５は、例えば上記第２層配線２５または第３層配線３６に対応し、その構造および形成工程は上記実施の形態１と同様であるので、ここではその説明は省略する。
【０１０４】
本実施の形態では、配線パターン８５において、スルーホール形成領域８６の近傍で、配線幅広部またはリザーバ部８７を設けている。これにより、スルーホールが配線パターンからずれる、目外れを防止する。図３２では、その上に形成すべきスルーホールに対応する位置８６を点線で示してある。スルーホール形成のためのフォトリソグラフィ工程において、フォトマスクの位置ずれなどにより、実際に形成されたスルーホールの位置が所望の位置（図３２の点線の位置）からずれる場合がある。このような場合でも、配線幅が広いリザーバ部８７が設けられているので、スルーホールが配線パターン８５から外れることを防止できる。このため、配線８５に隣接して形成されるボイド（図示せず）が、スルーホールの形成工程で露出することをより的確に防止できる。
【０１０５】
（実施の形態６）
図３３は、本発明の他の実施の形態である半導体装置の製造工程中の要部断面図であり、図１９の工程段階に対応する。
【０１０６】
本実施の形態では、上記実施の形態１とは異なり、銅配線のバリア絶縁膜として機能する絶縁膜２６および３９を形成しない。本実施の形態では、銅配線である第２層配線２５および第３層配線３８の上部に、銅の拡散を防止する導電性バリア膜として、例えばタングステンなどからなる金属キャップ膜９１および９２を形成する。従って、第２層配線２５は、導電性バリア膜２５ａ、主導体膜２５ｂおよび金属キャップ膜９１から構成され、第３層配線３８は、導電性バリア膜３８ａ、主導体膜３８ｂおよび金属キャップ膜９２から構成される。また、絶縁膜２６および３９を形成しないので、Ｌｏｗ−Ｋ材料からなる絶縁膜２８および３９が第２層配線２５および第３層配線３６の同層隣接配線間を完全に埋め、最近接配線間においてもボイド２７および４０は形成されない。
【０１０７】
金属キャップ膜９１は、選択タングステンＣＶＤ法などによって形成することができる。例えば、図５に示すように配線溝に埋め込まれた第２層配線２５を形成した後、六フッ化タングステン（ＷＦ6）および水素（Ｈ2）ガスを用いたＣＶＤ法により、絶縁膜２１から露出した第２層配線２５の上面上にタングステン膜を選択的に堆積することにより、金属キャップ膜９１を形成する。その後、絶縁膜２１を除去し、バリア絶縁膜２６を形成することなく、第２層配線２５を覆いかつ隣接配線間を埋めるように、絶縁膜２８を形成する。金属キャップ膜９２も金属キャップ膜９１と同様にして形成することができる。金属キャップ膜９１および９２の他の材料としては、バリア膜として機能する他の高融点金属または高融点金属窒化物、例えば窒化チタン（ＴｉＮ）または窒化タンタル（ＴａＮ）などを用いることができる。他の構造および製造工程は、上記実施の形態１とほぼ同様であるので、ここでは詳しい説明を省略する。
【０１０８】
本実施の形態によれば、銅配線としての第２層配線２５および第３層配線３８において、銅からなる主導体膜２５ｂおよび３８ｂの底面および側面を窒化チタンなどからなる導電性バリア膜２５ａおよび３８ａで覆い、かつ主導体膜２５ｂおよび３８ｂの上面をタングステンなどからなる金属キャップ膜９１および９２で覆う。このため、第２層配線２５および第３層配線３８に対してバリア絶縁膜を形成する必要がない。同層配線間にＣＭＰ面がないのでＴＤＤＢ寿命を向上し、配線間の絶縁破壊耐性を向上させることができる。これにより、半導体装置の信頼性を高めることができる。また、同層隣接配線間をＬｏｗ−Ｋ材料膜だけで埋めることができるので、配線間容量を低減することが可能となる。
【０１０９】
（実施の形態７）
図３４は、本発明の他の実施の形態である半導体装置の製造工程中の要部断面図であり、図１９の工程段階に対応する。
【０１１０】
本実施の形態では、上記実施の形態１とは異なり、銅配線のバリア絶縁膜として機能する絶縁膜２６および３９は、第２層配線２５および第３層配線３８に対してコンフォーマルに形成されている。すなわち、絶縁膜２６および３９は、第２層配線２５および第３層配線３８の形状を反映した形状を有し、それぞれいずれの領域においてもほぼ均一な厚みを有している。このため、絶縁膜２６のくぼみ部分２７ｄの間口部の寸法は、くぼみ部分２７ｄの内部の寸法とほぼ同じである。従って、絶縁膜２８は、絶縁膜２８を構成するＬｏｗ−Ｋ材料が絶縁膜２６のくぼみ部分２７ｄを埋めるように形成される。すなわち、第２層配線２５の最近接配線間においても、ボイドは形成されず、Ｌｏｗ−Ｋ材料が埋め込まれる。第３層配線３８についても同様である。他の構造および製造工程は、上記実施の形態１と同様であるので、ここでは詳しい説明を省略する。
【０１１１】
本実施の形態によれば、同層配線間にＣＭＰ面がないのでＴＤＤＢ寿命を向上し、配線間の絶縁破壊耐性を向上させることができる。これにより、半導体装置の信頼性を高めることができる。また、同層隣接配線間をバリア絶縁膜とＬｏｗ−Ｋ材料膜だけで埋めるので、配線間容量を低減することができる。
【０１１２】
（実施の形態８）
図３５は、本発明の他の実施の形態である半導体装置の製造工程中の要部断面図であり、図１９の工程段階に対応する。
【０１１３】
本実施の形態では、上記実施の形態６と同様に、銅配線のバリア絶縁膜として機能する絶縁膜２６および３９は形成せず、第２層配線２５および第３層配線３８の上部に、銅の拡散を防止する導電性バリア膜として、例えばタングステンなどからなる金属キャップ膜９１および９２を形成する。従って、第２層配線２５は、導電性バリア膜２５ａ、主導体膜２５ｂおよび金属キャップ膜９１から構成され、第３層配線３８は、導電性バリア膜３８ａ、主導体膜３８ｂおよび金属キャップ膜９２から構成される。
【０１１４】
しかしながら、本実施の形態では、上記実施の形態６とは異なり、第２層配線２５および第３層配線３６の同層隣接配線間、例えば最近接配線間に、ボイド９３および９４が形成される。ボイド９３は、例えば次のようにして形成することができる。第２層配線２５を覆うように絶縁膜２０上に絶縁膜２８を形成する際に、上記実施の形態１の絶縁膜２６の形成工程のように、最近接配線間のカバレージがオーバーハングするような条件で絶縁膜２８を成膜する。絶縁膜２８は所定の膜厚になるまで成膜される。これにより、最近接配線間の絶縁膜２８中にボイド９３が形成される。ボイド９４も、ボイド９３と同様にして形成することができる。従って、本実施の形態では、絶縁膜２８および４１は、ＣＶＤ法で形成され得るＬｏｗ−Ｋ材料からなることが好ましく、例えば、ＣＶＤ法で形成されたＦＳＧ（ＳｉＯＦ系材料）膜、ＳｉＯＣ膜またはポーラスシリコン（Ｐｏｌｕｓ−Ｓｉ）系材料膜を用いることができる。また、ＣＶＤ法を用いて形成した酸化シリコン膜を用いることも可能である。他の構造および製造工程は、上記実施の形態１とほぼ同様であるので、ここでは詳しい説明を省略する。
【０１１５】
本実施の形態によれば、銅配線としての第２層配線２５および第３層配線３８において、銅からなる主導体膜２５ｂおよび３８ｂの底面および側面を窒化チタンなどからなる導電性バリア膜２５ａおよび３８ａで覆い、かつ主導体膜２５ｂおよび３８ｂの上面をタングステンなどからなる金属キャップ膜９１および９２で覆う。このため、第２層配線２５および第３層配線３８に対してバリア絶縁膜を形成する必要がない。同層配線間にＣＭＰ面がないのでＴＤＤＢ寿命を向上し、配線間の絶縁破壊耐性を向上させることができる。これにより、半導体装置の信頼性を高めることができる。また、最も容量低減が必要な同層配線における最近接配線間にボイドを形成し、ボイド以外の領域はＬｏｗ−Ｋ材料膜だけで埋めることもできる。これにより、配線間容量を低減することが可能である。
【０１１６】
（実施の形態９）
図３６は、本発明の他の実施の形態である半導体装置の製造工程中の要部断面図であり、図１９の工程段階に対応する。
【０１１７】
本実施の形態では、上記実施の形態６および８と同様に、銅配線のバリア絶縁膜として機能する絶縁膜２６および３９は形成せず、第２層配線２５および第３層配線３８の上部に、銅の拡散を防止する導電性バリア膜として、例えばタングステンなどからなる金属キャップ膜９１および９２を形成する。従って、第２層配線２５は、導電性バリア膜２５ａ、主導体膜２５ｂおよび金属キャップ膜９１から構成され、第３層配線３８は、導電性バリア膜３８ａ、主導体膜３８ｂおよび金属キャップ膜９２から構成される。
【０１１８】
しかしながら、本実施の形態では、上記実施の形態６とは異なり、第２層配線２５および第３層配線３６の同層隣接配線間、例えば最近接配線間に、ボイド９６および９９が形成される。ボイド９６は、例えば次のようにして形成することができる。
【０１１９】
第２層配線２５を覆うように絶縁膜２０上に絶縁膜９５をＣＶＤ法などによって形成する。絶縁膜９５は、ＣＶＤ法で形成され得るＬｏｗ−Ｋ材料からなることが好ましく、例えば、ＣＶＤ法で形成されたＦＳＧ（ＳｉＯＦ系材料）膜、ＳｉＯＣ膜またはポーラスシリコン（Ｐｏｌｕｓ−Ｓｉ）系材料膜を用いることができる。ＣＶＤ法を用いて形成した酸化シリコン膜を用いることも可能である。この際、上記実施の形態１の絶縁膜２６の形成工程のように、最近接配線間のカバレージがオーバーハングするような条件で絶縁膜９５を成膜する。これにより、第２層配線２５の最近接配線間の絶縁膜９５に、上記実施の形態１のくぼみ部分２７ａと同様のくぼみ部分が形成される。それから、絶縁膜９５上に絶縁膜９７を、塗布法などによって形成する。絶縁膜９７は、塗布法によって形成され得るＬｏｗ−Ｋ材料からなることが好ましいが、塗布法以外の方法によって形成されるＬｏｗ−Ｋ材料を用いることもできる。上記実施の形態１の絶縁膜２８の形成工程と同様、第２層配線２５の最近接配線間の絶縁膜９５のくぼみ部分に絶縁膜９７の材料が、その表面張力などのためにほとんど入り込まない。このため、本実施の形態においては、上記実施の形態１と同様、第２層配線２５の最近接配線間に、絶縁膜９５および９７によって囲まれたボイド９６が形成される。
【０１２０】
ボイド９９も、ボイド９６と同様にして形成することができる。すなわち、絶縁膜９５と同様の材料からなる絶縁膜９８と、絶縁膜９７と同様の材料からなる絶縁膜１００とが順に形成されて、第３層配線３６の最近接配線間に、絶縁膜９８および１００によって囲まれたボイド９９が形成される。他の構造および製造工程は、上記実施の形態１とほぼ同様であるので、ここでは詳しい説明を省略する。
【０１２１】
本実施の形態によれば、銅配線としての第２層配線２５および第３層配線３８において、銅からなる主導体膜２５ｂおよび３８ｂの底面および側面を窒化チタンなどからなる導電性バリア膜２５ａおよび３８ａで覆い、かつ主導体膜２５ｂおよび３８ｂの上面をタングステンなどからなる金属キャップ膜９１および９２で覆う。このため、第２層配線２５および第３層配線３８に対してバリア絶縁膜を形成する必要がない。同層配線間にＣＭＰ面がないのでＴＤＤＢ寿命を向上し、配線間の絶縁破壊耐性を向上させることができる。これにより、半導体装置の信頼性を高めることができる。また、最も容量低減が必要な同層配線における最近接配線間にボイドを形成し、ボイド以外の領域はＬｏｗ−Ｋ材料膜だけで埋めることもできる。これにより、配線間容量を低減することが可能である。
【０１２２】
（実施の形態１０）
図３７〜図４４は、本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。図７までの製造工程は上記実施の形態１と同様であるので、ここではその説明は省略し、図７に続く製造工程について説明する。なお、図３７〜図４４においても、図２の絶縁膜１７より下の構造に対応する部分は図示を省略している。
【０１２３】
上記実施の形態１のように、還元性プラズマ処理などによって簡単にエッチングされ得る材料（例えば上記ＳｉＬＫ（米The Dow Chemical Co製）やＦＬＡＲＥ（米Honeywell Electronic Materials製）などの有機系の材料膜（有機膜）など）からなる絶縁膜２１を、還元性プラズマ処理（例えばＮＨ3プラズマ処理やＮ2／Ｈ2プラズマ処理）によって除去して図７の構造を得た後、必要に応じて洗浄を行い、その後、図３７に示されるように半導体基板（半導体ウエハ）１の主面の全面上に絶縁膜（バリア絶縁膜）１１１をプラズマＣＶＤ法などによって形成する。すなわち、第２層配線２５の上面および側面を覆うように絶縁膜２０上に絶縁膜１１１を形成する。
【０１２４】
上記実施の形態１にも記載されているように、第２層配線２５（導電性バリア膜２５ａおよび主導体膜２５ｂ）に悪影響を与えないような処理、例えば還元性プラズマ処理、によって簡単にエッチングされ得る材料を絶縁膜２１の材料として用い、そのような処理（還元性プラズマ処理）で絶縁膜２１を除去することにより、第２層配線２５に悪影響を及ぼすことなく第２層配線２５を露出させることができる。また、絶縁膜１１１は、上記実施の形態１における絶縁膜２６と同様の材料（例えば窒化シリコン膜、炭化シリコン膜、炭窒化シリコン膜、酸窒化シリコン膜または酸炭化シリコン膜）からなり、銅配線のバリア絶縁膜として機能することができる。従って、絶縁膜１１１は、第２層配線２５の主導体膜２５ｂ中の銅が、後で形成される層間絶縁膜（絶縁膜１１２，１１４）中に拡散するのを抑制または防止する。
【０１２５】
本実施の形態では、絶縁膜１１１の膜厚は、上記実施の形態１における絶縁膜２６の膜厚と比べて相対的に薄くすることができ、例えば２０〜５０ｎｍである。また、絶縁膜１１１の成膜は、上記実施の形態１の絶縁膜２６のように最近接配線間のカバレージがオーバーハングするような条件で行ってもよいが、絶縁膜１１１がコンフォーマルに成膜される条件で行うこともできる。また、絶縁膜１１１に比較的誘電率の高い材料を用いたとしても、絶縁膜１１１の膜厚を薄くすることで、配線容量を低減することができる。
【０１２６】
絶縁膜１１１を形成した後、図３８に示されるように、絶縁膜１１２を絶縁膜１１１上に形成する。絶縁膜１１２は、第２層配線２５の最近接配線間が絶縁膜１１２の材料で完全には埋まらないように成膜されて、最近接配線間に上記実施の形態１のくぼみ部分２７ａとほぼ同様のくぼみ部分１１３ａが形成される。
【０１２７】
本実施の形態では、第２層配線２５の最近接配線間においても、絶縁膜１１１上に絶縁膜１１２を成膜する。このため、隣接または近接する２つの第２層配線２５（最近接配線）の対向する側面上には、絶縁膜１１１と絶縁膜１１２とが形成されていることになる。隣接または近接する２つの第２層配線２５（最近接配線）の対向する側面上の絶縁膜１１１上における絶縁膜１１２の膜厚は、例えば１０〜３０ｎｍ程度である。従って、くぼみ部分１１３ａの側面は絶縁膜１１２表面により構成される。
【０１２８】
絶縁膜１１２は、例えば、絶縁膜１１２の堆積（デポジション）とエッチングとを同時に行いながら成膜する、いわゆる平坦化ＣＶＤ、もしくは、ＨＤＰ−ＣＶＤ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ−ＣＶＤ）の手法を用いて成膜することができる。例えば、ＣＶＤ法による堆積とアルゴンスパッタエッチングを同じ装置内で、繰り返しながら絶縁膜１１２を成膜する。このような手法で成膜した場合、角部ではエッチングが優勢で成膜が進みにくく、平坦部上では堆積が優勢で成膜材料が堆積しやすい。このため、絶縁膜１１２は、図３８に示されるような形状となりやすい。また、上記のような手法（平坦化ＣＶＤ法またはＨＤＰ−ＣＶＤ法）により絶縁膜１１２を成膜すれば、第２層配線２５の最近接配線の対向する側面上の絶縁膜１１１上に絶縁膜１１２を形成することが容易となる。また、上記のような手法により形成された絶縁膜１１２のくぼみ部分１１３ａは、上記実施の形態１におけるくぼみ部分２７ａと同様、上方開口部１１３ｂの寸法をくぼみ部分１１３ａの内部の寸法よりも小さくすることもできる。
【０１２９】
絶縁膜１１２は、上記のような手法で成膜しやすい材料からなることが好ましく、例えば酸化シリコン膜からなる。絶縁膜１１２の他の材料として、フッ素を含んだ酸化シリコン膜（ＳｉＯＦ系材料）、例えばＦＳＧ（Fluorosilicate Glass）膜を用いることもできる。絶縁膜１１２として誘電率が低い（酸化シリコンよりも低誘電率膜である）ＳｉＯＦ膜を用いることで、配線間容量をより低減することが可能である。また、絶縁膜１２２の他の材料として、酸炭化シリコン（ＳｉＯＣ）膜を用いることもできる。
【０１３０】
絶縁膜１１２を形成した後、図３９に示されるように、絶縁膜１１４を絶縁膜１１２上に形成する。本実施の形態では、絶縁膜１１４の材料が最近接配線間を完全には埋めないように、すなわちくぼみ部分１１３ａを完全には埋めないように、絶縁膜１１４を形成する。絶縁膜１１４は、例えば上記実施の形態１における絶縁膜２８と同様の材料、すなわちＬｏｗ−Ｋ材料により構成することができ、例えば塗布法やＣＶＤ法などによって形成することができる。また、絶縁膜１１４の他の材料として、例えばＣＶＤ法で形成した酸化シリコン膜などを用いることもできる。絶縁膜１１４の材料としてＬｏｗ−Ｋ材料を用いれば、上層配線と下層配線との間の寄生容量を低減することができる。
【０１３１】
絶縁膜１１２は、上記のような手法（平坦化ＣＶＤ法またはＨＤＰ−ＣＶＤ法）により形成した場合、上述のように、絶縁膜１１２のくぼみ部分１１３ａの上方開口部１１３ｂの寸法は、くぼみ部分１１３ａの内部の寸法よりも小さくすることができる。このため、絶縁膜１１４の成膜工程では、上記実施の形態１における絶縁膜２８の成膜工程と同様、第２層配線２５の最近接配線間のくぼみ部分１１３ａの内部には絶縁膜１１４の材料が、ほとんど入り込まない。
【０１３２】
従って、上記実施の形態１におけるボイド２７と同様に、本実施の形態でも、絶縁膜１１４が形成された段階で、第２層配線２５の最近接配線間には、絶縁膜１１１、１１２および１１４の材料が存在しない空隙またはボイド１１３が形成される。ボイド１１３は絶縁膜１１２および１１４の材料によって囲まれた空間であり、その内部は真空であっても、あるいは絶縁膜１１４の成膜工程における雰囲気の気体成分などが存在していても良い。最も容量低減が必要な同層配線における最近接配線間に膜材料が存在しないボイド１１３を形成するので、配線間容量を低減することができる。一方、第２層配線２５の隣接配線間距離が比較的大きな領域では、絶縁膜１１４の材料が第２層配線２５間を容易に埋め、ボイド１１３は形成されない。このため、機械的強度を維持することが可能となる。
【０１３３】
最近接配線の対向する側面上に薄い絶縁膜１１１だけを形成した場合は、最近接配線間のくぼみ部分の上方開口部の寸法が比較的大きくなり、最近接配線間が絶縁膜１１４の材料で埋まりやすくなる。本実施の形態では、最近接配線の対向する側面上に薄い絶縁膜１１１だけでなく絶縁膜１１２も形成しているので、最近接配線間のくぼみ部分１１３ａの上方開口部１１３ｂの寸法を、絶縁膜１１２の膜厚分だけ小さくすることができ、最近接配線間が絶縁膜１１４の材料で埋まるのを容易に防止することができる。また、最近接配線間のくぼみ部分１１３ａの寸法や形状（例えばくぼみ部分１１３ａの上方開口部１１３ｂの寸法）を絶縁膜１１２の膜厚や成膜条件などにより調整できるので、絶縁膜１１１の膜厚を薄くすることも可能である。このため、（絶縁膜１１２よりも）誘電率が相対的に高い絶縁膜１１１の膜厚を薄くして、配線容量をより低減することが可能である。また、最近接配線間のくぼみ部分１１３ａの寸法や形状（例えばくぼみ部分１１３ａの上方開口部１１３ｂの寸法）を絶縁膜１１２の膜厚や成膜条件などにより調整できるので、ボイド１１３の形成が容易である。
【０１３４】
また、絶縁膜１１２の成膜を継続して絶縁膜１１２のくぼみ部分１１３ａの上方開口部１１３ｂを閉じて両側の絶縁膜１１２を一体化し、絶縁膜１１２中にボイドを形成することも可能であるが、絶縁膜１１２の成膜条件をうまく調整しないとくぼみ部分１１３ａの上方開口部１１３ｂが完全には閉じないため、ボイドの形成が制御しづらい。本実施の形態では、絶縁膜１１２のくぼみ部分１１３ａの上方開口部１１３ｂが開いた状態で絶縁膜１１４を形成し、絶縁膜１１２のくぼみ部分１１３ａに絶縁膜１１４で蓋をする。このため、最近接配線間に、絶縁膜１１２と絶縁膜１１４とで囲まれたボイド１１３を容易に形成することができる。また、絶縁膜１１４がボイドの蓋（保護膜）の役割を果たすので、半導体装置の信頼性も向上できる。従って、最近接配線間におけるボイド１１３形成の制御が容易であり、半導体装置の製造歩留まりも向上できる。
【０１３５】
成膜された絶縁膜１１４には、第２層配線２５の粗密などにより、絶縁膜１１４の上面に凹凸が生じ得る（例えば絶縁膜１１４をＣＶＤ法などで形成した場合）。このような場合は、絶縁膜１１４がＣＭＰ処理可能な膜（ＣＭＰ処理により不具合が生じない膜）、例えば酸化シリコン膜などであれば、絶縁膜１１４をＣＭＰ法などによって研磨して絶縁膜１１４の上面を平坦化させる。このとき、絶縁膜１１３がＣＭＰ処理に対する耐性を有していなければ、絶縁膜１１３が露出する前に絶縁膜１１４のＣＭＰ研磨を終了させる。また、絶縁膜１１４がＣＭＰ処理に対して弱い膜（ＣＭＰ処理により不具合を生じ得る膜）、例えばＳｉＯＣ（酸炭化シリコン）等の有機含有系絶縁膜などであれば、絶縁膜１１４上に図示しない保護膜（絶縁膜）を形成し、この保護膜をＣＭＰ処理して上面を平坦化する。このとき、絶縁膜１１４は露出させない。この保護膜は、ＣＭＰ処理時における絶縁膜１１４の機械的強度の確保、表面保護および耐湿性の確保などのような機能を有し、例えば酸化シリコン膜などから形成できる。あるいは、保護膜として、窒化シリコン膜、炭化シリコン膜または炭窒化シリコン膜を用いても良い。また、絶縁膜１１４が塗布法により形成されている場合は、絶縁膜１１４の上面はほぼ平坦化されているので、ＣＭＰ法などによる絶縁膜１１４の平坦化は省略することもできる。なお、上記実施の形態１においても、絶縁膜２８をＣＶＤ法などで成膜してその上面に凹凸が生じている場合は、ＣＭＰ法で平坦化した後に絶縁膜２８上に絶縁膜２９および絶縁膜３０を成膜することができる。
【０１３６】
次に、図４０に示されるように、絶縁膜１１４上に上記実施の形態１と同様に、絶縁膜２９および絶縁膜３０をＣＶＤ法などを用いて順に形成する。絶縁膜２９は、例えば窒化シリコン膜からなり、絶縁膜３０は、例えば酸化シリコン膜からなる。必要に応じてＣＭＰ処理を行い、絶縁膜３０の上面を平坦化する。絶縁膜２９の他の材料として、例えば炭化シリコン膜またはＳｉＣＮ膜を用いても良い。また、絶縁膜３０の他の材料として、酸窒化シリコン膜を用いることもができ、場合によっては、絶縁膜３０は形成しなくともよい。
【０１３７】
次に、絶縁膜３０上に、絶縁膜３１を形成する。絶縁膜３１は、還元性プラズマ処理によってエッチングされ得る材料からなることが好ましい。そして、絶縁膜３１上に、絶縁膜３２および絶縁膜３３を順に形成する。絶縁膜３２は、絶縁膜２２と同様の材料から形成することができる。絶縁膜３３は、例えば窒化シリコン膜からなる。また、絶縁膜３３の他の材料として、例えば炭化シリコン膜またはＳｉＣＮ膜を用いても良い。
【０１３８】
それから、上記実施の形態１と同様の工程を行なうことにより、開口部（配線溝）３５および開口部（ビア）３７を形成して、上記実施の形態１の図１６に対応する図４１の構造を得る。開口部３５および開口部３７の形成工程は、上記実施の形態１（または上記実施の形態２）と同様であるので、ここではその説明は省略する。
【０１３９】
次に、上記実施の形態１と同様にして、半導体基板１の主面上の全面に、導電性バリア膜３８ａをスパッタリング法などで形成し、それから、導電性バリア膜３８ａ上に、開口部３７および開口部３５を埋めるように、銅からなる主導体膜３８ｂを形成する。
【０１４０】
次に、主導体膜３８ｂ、導電性バリア膜３８ａおよび絶縁膜３２をＣＭＰ法によって、絶縁膜３１の上面が露出するまで研磨する。これにより、図４２に示されるように、開口部３５および３７からなる配線溝内に第３層配線（配線）３８を形成する。第３層配線３８は、相対的に薄い導電性バリア膜３８ａと、相対的に厚い主導体膜３８ｂとを有しており、開口部３７に埋め込まれた導電性バリア膜３８ａおよび主導体膜３８ｂからなるビア部を介して第２層配線２５と電気的に接続されている。
【０１４１】
次に、還元性プラズマ処理（例えばＮＨ3プラズマ処理やＮ2／Ｈ2プラズマ処理）などによって絶縁膜３１を除去する。絶縁膜３１の材料として、還元性プラズマ処理によって簡単にエッチングされ得る材料（例えば上記ＳｉＬＫ（米The Dow Chemical Co製）やＦＬＡＲＥ（米Honeywell Electronic Materials製）などの有機系の低誘電率材料など）を用い、そのような処理（還元性プラズマ処理）で絶縁膜３１を除去することにより、第３層配線３８に悪影響を及ぼすことなく絶縁膜３１を除去して第３層配線３８を露出させることができる。
【０１４２】
次に、第３層配線３８のバリア絶縁膜としての絶縁膜１１５を、絶縁膜１１１と同様にして形成する。絶縁膜１１５は絶縁膜１１１と同様の材料からなり、絶縁膜１１５と同様に膜厚を薄くすることができる。それから、絶縁膜１１６を、絶縁膜１１２と同様にして形成する。絶縁膜１１６は絶縁膜１１２と同様の材料からなり、絶縁膜１１２と同様の手法（平坦化ＣＶＤ法またはＨＤＰ−ＣＶＤ法）を用いて形成することができる。これにより、図４３に示されるように、くぼみ部分１１３ａと同様のくぼみ部分１１７ａが、第３層配線３８の最近接配線間に生じる。
【０１４３】
次に、図４４に示されるように、絶縁膜１１４と同様の材料からなる絶縁膜１１８を同様の手法を用いて絶縁膜１１６上に形成する。絶縁膜１１４の形成工程と同様、第３層配線３８の最近接配線間の絶縁膜１１６のくぼみ部分１１７ａの内部には絶縁膜１１８の材料が入り込まない。このため、絶縁膜１１８を形成した段階で、第３層配線３８の最近接配線間には空隙またはボイド１１８が形成される。一方、第３層配線３８の配線間距離が大きな領域では、絶縁膜１１８の材料が第２層配線３８間に入り込み、ボイドが形成されないので、機械的強度を維持することが可能となる。
【０１４４】
絶縁膜１１８が塗布法で形成されている場合は、絶縁膜１１８の上面はほぼ平坦であるが、ＣＶＤ法で形成されている場合は、その上面に凹凸が生じているので、ＣＭＰ法などを用いて上面を平坦化する。また、絶縁膜１１８上に図示しない保護膜を形成した後、その保護膜をＣＭＰ処理してもよい。その後、絶縁膜１１８上に絶縁膜４２をＣＶＤ法などを用いて形成する。絶縁膜４２は、例えば窒化シリコン膜などからなる。必要に応じてＣＭＰ処理を行い、絶縁膜４２の上面を平坦化する。絶縁膜４２の他の材料として、例えば炭化シリコン膜、ＳｉＣＮ膜または酸窒化シリコン膜を用いることもできる。これより、図４４に示される構造が得られる。更に必要に応じて、同様の製造工程を繰り返し、第４層配線以降の上層配線を形成することもできる。また、第１層配線１５を、第２層配線２５と同様にして形成した銅配線とし、第２層配線２５を第３層配線３８と同様にして形成した銅配線とすることもできる。
【０１４５】
本実施の形態では、最も容量低減が必要な同層配線における最近接配線間には、比較的薄いバリア絶縁膜１１１（バリア絶縁膜１１５）、誘電率が比較的低い絶縁膜１１２（絶縁膜１１６）および膜材料が存在しないボイド１１３（ボイド１１７）が存在するので、配線間容量を低減することができる。
【０１４６】
また、最近接配線間でなくとも、隣接配線間隔が比較的小さく、その間の寄生容量を低減したい配線間にはボイド１１３（ボイド１１７）を形成してもよい。配線間距離がどの程度の場合までボイドを形成するかは、絶縁膜１１１，１１２，１１４（絶縁膜１１５，１１６，１１８）の成膜条件などを調整することによって、制御することができる。これにより、配線パターン密度が密の領域では、隣接配線間にボイドを形成して配線間容量を低減し、配線パターンが疎な領域では、配線間をＬｏｗ−Ｋ材料で埋めて、機械的強度を確保することができる。
【０１４７】
図４５は、本実施の形態に従って製造された半導体装置の第２層配線２５近傍の部分拡大断面図である。
【０１４８】
本実施の形態によれば、同層配線間にＣＭＰ面（ＣＭＰで研磨された面）がない。すなわち、第２層配線２５を形成するためのＣＭＰ工程で研磨された絶縁膜２１は除去されており、第２層配線２５を覆うようにバリア絶縁膜１１１が形成されている。このため、第２層配線２５の上面同士がＣＭＰ面を介して連結されることはない。また、近接または隣接する第２層配線２５（最近接配線）の対向する上端角部（上面端部、肩部）１２０近傍に電界が集中しやすい。このため、最近接配線の対向する上端角部１２０を結ぶ線（または面）１２１に沿って電界が集中し、絶縁破壊が生じ易い。これは、後述するように、配線が逆テーパ形状（配線の上面の幅が下面の幅より大きい形状）の場合に、より顕著である。本実施の形態では、この最近接配線の対向する上端角部１２０を結ぶ線（または面）１２１が、膜材料が存在しないボイド１１３を横切るように、最近接配線間にボイド１１３を形成している。すなわち、ボイド１１３の上端の高さ位置（半導体基板１の主面に垂直な方向の高さ位置）が第２層配線２５の上面の高さ位置（半導体基板１の主面に垂直な方向の高さ位置）よりも高い。このようなボイド１１３は、絶縁膜１１２を上記のような手法（平坦化ＣＶＤ法またはＨＤＰ−ＣＶＤ法）で成膜することで、より容易に形成することができる。電界が集中する最近接配線の対向する上端角部１２０を結ぶ線（または面）１２１上に、バリア絶縁膜１１１および絶縁膜１１２だけでなくボイド１１３も存在（介在）するので、最近接配線間の絶縁耐性をより向上させることができる。また、電界が集中する上端角部１２０を結ぶ線（または面）１２１上にボイド１１３を形成して低誘電率化を図っているので、極めて効果的に配線間容量の低減が可能となる。これにより、ＴＤＤＢ寿命をより向上し、配線間の絶縁破壊耐性をより向上させることができる。また、半導体装置の信頼性をより高めることができる。ここでは第２層配線２５について説明したが、第３層配線３８についても同様である。また、上記実施の形態１などにおいても、図１０に示されるように、ボイドの上端の高さ位置を第２層配線２５の上面の高さ位置よりも高くすることができ、同様の効果が得られることは言うまでもない。
【０１４９】
図４６は、ビアを形成した際に目外れが生じた状態を説明するための部分拡大断面図である。図４６は、図４１において、開口部（ビア）３７の形成位置が第２層配線２５からずれた（目外れが生じた）場合の、第２層配線２５近傍の部分拡大断面図に対応する。図４１の開口部３７に対応し、目外れが生じている開口部３７ａが図４６に示されている。
【０１５０】
図４６に示されるように、開口部（ビア）３７ａの形成位置が第２層配線２５からずれた場合、近接または隣接する第２層配線２５（最近接配線）の対向する側面上に形成された絶縁膜（絶縁膜１１１，１１２）の厚みが薄いと、開口部３７ａがボイド１１３と重なり、開口部３７ａの底部でボイド１１３が露出する（開口部３７ａとボイド１１３をつなぐ孔が空く）恐れがある。本実施の形態では、最近接配線の対向する側面上に絶縁膜１１１および絶縁膜１１２を形成し、その膜厚を調節することによって、開口部３７ａのように目外れが生じたとしても、開口部３７ａの底部でボイド１１３が露出しないようにする。すなわち、絶縁膜１１１および絶縁膜１１２の合計の厚みが薄すぎると、開口部３７ａの底部でボイド１１３が露出する恐れがあるが、絶縁膜１１１および絶縁膜１１２の合計の厚みをある程度確保（厚く）することにより、開口部３７ａの底部でボイド１１３が露出することを防止することができる。また、バリア絶縁膜としての絶縁膜１１１の誘電率は比較的高いため、絶縁膜１１１の厚みを厚くしすぎると、配線間容量を増加させてしまう。本実施の形態では、最近接配線の対向する側面上に絶縁膜１１１および絶縁膜１１２を形成するので、絶縁膜１１１の厚みを薄くし、誘電率が比較的低い（絶縁膜１１１より低い）絶縁膜１１２の厚みで絶縁膜１１１および絶縁膜１１２の合計の厚みを調節することができる。このため、上記のように、開口部（ビア）形成時のボイドの露出を防止するとともに、配線容量の低減も可能である。
【０１５１】
また、最近接配線間距離（近接する配線の間隔）が比較的大きい場合、配線間にボイドを形成するためには、最近接配線の対向する側面上に形成する絶縁膜を比較的厚くしなければならない。最近接配線の対向する側面上に形成する絶縁膜の膜厚が薄すぎると、配線間のくぼみ部分１１３ａの上方開口部１１３ｂの寸法が大きくなるので、くぼみ部分１１３ａ中に絶縁膜１１４の材料が入りやすくなり、ボイド１１３が形成されにくい。このような場合にも、最近接配線の対向する側面上にバリア絶縁膜１１１と絶縁膜１１２を形成し、絶縁膜１１２の膜厚により、最近接配線の対向する側面上に形成する絶縁膜の合計膜厚を調整する（ボイド形成可能な膜厚まで厚くする）ことで、配線間容量の増加を抑制しながら、配線間でのボイド１１３の形成を可能とすることができる。
【０１５２】
（実施の形態１１）
図４７〜図５１は、本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。図３までの製造工程は上記実施の形態１と同様であるので、ここではその説明は省略し、図３に続く製造工程について説明する。なお、図４７〜図５１においても、図２の絶縁膜１７より下の構造に対応する部分は図示を省略している。
【０１５３】
本実施の形態では、配線（第２層配線２５、第３層配線３８）を逆テーパ状に形成する。
【０１５４】
まず、図３の構造が得られた後、上記実施の形態１と同様のエッチング工程などにより、図４７に示されるように配線溝２４ａを形成する。本実施の形態では、配線溝２４ａの側面に傾斜を持たせている。すなわち、配線溝２４ａの上部の幅（配線溝２４ａの延在方向（図４７の紙面に垂直な方向）に垂直な方向の幅）Ｗ1は、配線溝２４ａの底部の幅（配線溝２４ａの延在方向に垂直な方向の幅）Ｗ2よりも大きい。これは、例えば配線溝２４ａ形成のためのエッチング条件を調節し、テーパエッチングが行なわれるようにすることで、実現することができる。あるいは、配線溝２４ａを形成した後で、配線形成用の導電性バリア膜や主導体膜を形成する前の洗浄工程などにより、配線溝２４ａの側面に傾斜を形成することもできる。
【０１５５】
次に、上記実施の形態１と同様にして、半導体基板１上に配線溝２４ａを埋めるように導電性バリア膜２５ａおよび主導体膜２５ｂを形成し、ＣＭＰ法により研磨することで、図４８のように、配線溝２４ａに埋め込まれた第２層配線２５ｃを形成する。それから、図４９に示されるように、絶縁膜２１を還元性プラズマ処理（例えばＮＨ3プラズマ処理やＮ2／Ｈ2プラズマ処理）などによって除去して、第２層配線２５ｃを露出する。
【０１５６】
本実施の形態では、第２層配線２５ｃは逆テーパ形状を有しており、第２層配線２５の側面に傾斜を持たせている。すなわち、第２層配線２５ｃの上面（上部）の幅（第２層配線２５ｃの延在方向（図４９の紙面に垂直な方向）に垂直な方向の幅）Ｗ3は、第２層配線２５ｃの底面（底部）の幅（第２層配線２５ｃの延在方向に垂直な方向の幅）Ｗ4よりも大きい。また、第２層配線２５ｃの側面の半導体基板１の主面に対する傾斜角度α1は、９０度（垂直に対応）よりも小さく、例えば８３〜８９度程度である。これにより、配線間におけるボイドの形成が容易となる。
【０１５７】
次に、上記実施の形態１０と同様にして、絶縁膜１１１および絶縁膜１１２を順に形成する。上記のように、第２層配線２５を逆テーパ状にすることで、第２層配線２５ｃの隣接配線の対向する側面上に形成される絶縁膜１１１，１１２のカバレージがオーバーハングしやすくなる。このため、隣接配線の対向する側面上に形成された絶縁膜１１２表面の半導体基板１の主面に対する傾斜を急にすることができ、絶縁膜１１２のくぼみ部分１１３ａの上方開口部１１３ｂの寸法を、くぼみ部分１１３ａの内部の寸法に対してより小さくすることができる。
【０１５８】
それから、上記実施の形態１と同様にして、絶縁膜１１４を形成する。絶縁膜１１２のくぼみ部分１１３ａが絶縁膜１１４で満たされないことにより、ボイド１１３が形成される。本実施の形態では、第２層配線２５を逆テーパ状にすることで、絶縁膜１１２のくぼみ部分１１３ａの上方開口部１１３ｂの寸法をくぼみ部分１１３ａの内部の寸法に対してより小さくすることができるので、くぼみ部分１１３ａに絶縁膜１１４の材料がより入りにくくなる。このため、ボイドの形成が容易となり、配線間にボイドを制御性よく形成することが可能となる。また、絶縁膜１１１や絶縁膜１１２の膜厚をより薄くしてもボイドが形成できるので、絶縁膜１１１や絶縁膜１１２をより薄くすることができ、配線間容量をより低減することが可能である。
【０１５９】
その後、上記実施の形態１０と同様にして第３層配線を形成できるが、その際にも第２層配線２５ｃと同様にして第３層配線も逆テーパ形状とすることができる。また、上記実施の形態１などにおいても、第２層配線２５や第３層配線３８を逆テーパ形状に形成できることは言うまでもない。
【０１６０】
図５２は、本実施の形態に従って製造された半導体装置の第２層配線２５ｃ近傍の部分拡大断面図であり、上記実施の形態１０における図４５に対応する。
【０１６１】
本実施の形態では、第２層配線２５ｃを逆テーパ形状に形成しているため、近接または隣接する第２層配線２５ｃ（最近接配線）の対向する上端角部（上面端部）１２０ａ近傍に電界がより集中しやすい。このため、上端角部１２０を結ぶ線（または面）１２１ａに沿って電界がより集中し、逆テーパ形状でない場合に比べて絶縁破壊が生じ易くなる。本実施の形態では、この最近接配線の対向する上端角部１２０ａを結ぶ線（または面）１２１ａが、膜材料が存在しないボイド１１３を横切るように、最近接配線間にボイド１１３を形成している。すなわち、ボイド１１３の上端の高さ位置（半導体基板１の主面に垂直な方向の高さ位置）が第２層配線２５ｃの上面の高さ位置（半導体基板１の主面に垂直な方向の高さ位置）よりも高い。電界が集中する上端角部１２０ａを結ぶ線（または面）１２１ａ上に、バリア絶縁膜１１１および絶縁膜１１２とともにボイド１１３も存在（介在）するので、最近接配線間の絶縁耐性をより向上させることができる。このため、第２層配線２５ｃを逆テーパ形状にしても、ＴＤＤＢ寿命は劣化せず、配線間の絶縁破壊耐性を向上できる。また、第２層配線２５ｃを逆テーパ形状とすることで、最近接配線間におけるボイドの形成が容易となり、配線間容量を確実に低減することができる。
【０１６２】
（実施の形態１２）
図５３〜図５６は、本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。図７までの製造工程は上記実施の形態１と同様であるので、ここではその説明は省略し、図７に続く製造工程について説明する。なお、図５３〜図５６においても、図２の絶縁膜１７より下の構造に対応する部分は図示を省略している。
【０１６３】
図７の構造が得られた後、図５３に示されるように、図３７に示されるように半導体基板（半導体ウエハ）１の主面の全面上に絶縁膜（バリア絶縁膜）１３１をプラズマＣＶＤ法などによって形成する。これにより、第２層配線２５の上面および側面上には絶縁膜１３１が形成される。絶縁膜１３１は、上記実施の形態１における絶縁膜２６（あるいは実施の形態１０の絶縁膜１１１）と同様の材料（例えば窒化シリコン膜、炭化シリコン膜、炭窒化シリコン膜または酸窒化シリコン膜）からなり、銅配線のバリア絶縁膜として機能することができる。従って、絶縁膜１３１は、第２層配線２５の主導体膜２５ｂ中の銅が、後で形成される層間絶縁膜（絶縁膜１３２）中に拡散するのを抑制または防止する。
【０１６４】
絶縁膜１３１の膜厚は、上記実施の形態１０の絶縁膜１１１と同様に比較的薄くすることができ、例えば２０〜５０ｎｍである。それから、絶縁膜１３１上に比較的厚い絶縁膜（層間絶縁膜）１３２を形成する。本実施の形態では、絶縁膜１３２は、第２層配線２５の最近接配線の対向する側面上の絶縁膜１３１上には形成されず、最近接配線間を埋めないように成膜される。ここで、絶縁膜１３２を通常のＣＶＤ法や塗布法で形成した場合には、第２層配線２５の側面上の絶縁膜１３１の厚みが薄いと、第２層配線間２５の最近接配線間が絶縁膜１３２の材料で満たされやすい。このため、本実施の形態では、例えば、絶縁膜１３２の堆積（デポジション）とエッチングとを同時に行いながら成膜する、いわゆる平坦化ＣＶＤ、もしくは、ＨＤＰ−ＣＶＤ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ−ＣＶＤ）の手法を用いて絶縁膜１３２を成膜する。例えば、ＣＶＤ法による堆積とアルゴンスパッタエッチングを同じ装置内で、繰り返しながら絶縁膜１３２を成膜する。このような手法で絶縁膜１３２を成膜し、その成膜条件を調節することで、第２層配線２５の最近接配線の対向する側面上の絶縁膜１３１上には絶縁膜１３２が形成されず、かつ最近接配線間を埋めないように絶縁膜１３２を形成することが可能である。これにより、第２層配線２５の最近接配線間にはボイド１３３が形成される。また、上記のような手法を用いて絶縁膜１３２を形成すれば、第２層配線２５の最近接配線の対向する上端角部を結ぶ線または面を横切るような位置にボイド１３３が形成されるように絶縁膜１３２の堆積が進行する。すなわち、ボイド１３３の上端の高さ位置（半導体基板１の主面に垂直な方向の高さ位置）は、第２層配線２５の上面の高さ位置よりも高くなる。これにより、配線間容量を低減し、配線間の絶縁破壊耐性を向上させることが可能となる。
【０１６５】
絶縁膜１３２は、上記のような手法（平坦化ＣＶＤ法またはＨＤＰ−ＣＶＤ法）で成膜しやすい材料からなることが好ましく、例えば酸化シリコン膜からなる。絶縁膜１３２の他の材料として、フッ素を含んだ酸化シリコン（ＳｉＯＦ系材料、例えばＦＳＧ）膜を用いることもできる。絶縁膜１３２として誘電率が低い（酸化シリコンよりも低誘電率膜である）ＳｉＯＦ膜を用いることで、上層配線と下層配線との間の配線間容量を低減することが可能であり、配線遅延を改善できる。また、絶縁膜１３２の他の材料として、酸炭化シリコン（ＳｉＯＣ）膜を用いることもできる。
【０１６６】
それから、絶縁膜１３２の上面をＣＭＰ法などを用いて平坦化する。これにより、図５４の構造が得られる。また、絶縁膜１３２がＣＭＰ処理に対して不具合を生じる膜の場合は、絶縁膜１３２の上面に酸化シリコン膜などからなる図示しない保護膜を形成し、その保護膜をＣＭＰ法により研磨（絶縁膜１３２は露出させない）して上面を平坦化する。
【０１６７】
また、絶縁膜１３２の成膜工程の他の形態として、図５５に示されるように、第２層配線２５の最近接配線の対向する側面上の絶縁膜１３１上にも絶縁膜１３２が（比較的薄く）堆積されるように絶縁膜１３２を成膜することもできる。
【０１６８】
図５４の構造が得られた後、上記実施の形態１における絶縁膜２９形成工程およびそれ以降の工程（図１１〜図１７の工程）と同様の工程を行なうことにより、図１７に対応する図５６の構造が得られる。
【０１６９】
それから、還元性プラズマ処理（例えばＮＨ3プラズマ処理やＮ2／Ｈ2プラズマ処理）などによって絶縁膜３１を除去する。これにより、第３層配線３８に悪影響を及ぼすことなく絶縁膜３１を除去して第３層配線３８を露出させることができる。
【０１７０】
次に、第３層配線３８のバリア絶縁膜としての絶縁膜１３４を、絶縁膜１３１と同様にして形成する。絶縁膜１３４は絶縁膜１３１と同様の材料からなり、絶縁膜１３１と同様に膜厚を薄くすることができる。それから、絶縁膜１３５を、絶縁膜１３２と同様にして形成する。絶縁膜１３５は絶縁膜１３２と同様の材料からなり、絶縁膜１３２と同様の手法を用いて形成することができる。これにより、図５７に示されるように、絶縁膜１３５は、第３層配線３８の最近接配線の対向する側面上の絶縁膜１３４上には形成されず、最近接配線間を埋めないように成膜され、それによって第３層配線３８の最近接配線間にはボイド１３６が形成される。
【０１７１】
それから、絶縁膜１３６の上面をＣＭＰ法などを用いて平坦化する。また、絶縁膜１３６がＣＭＰ処理に対して不具合を生じる膜の場合は、絶縁膜１３６の上面に酸化シリコン膜などからなる図示しない保護膜を形成し、その保護膜をＣＭＰ法により研磨（絶縁膜１３６は露出させない）して上面を平坦化する。その後、絶縁膜１３６上に絶縁膜４２をＣＶＤ法などを用いて形成することもできる。絶縁膜４２は、例えば窒化シリコン膜からなる。必要に応じてＣＭＰ処理を行い、絶縁膜４２の上面を平坦化する。これにより、図５７の構造が得られる。絶縁膜４２の他の材料として、例えば炭化シリコン膜、ＳｉＣＮ膜または酸窒化シリコン膜を用いることもできる。更に必要に応じて、同様の製造工程を繰り返し、第４層配線以降の上層配線を形成することもできる。
【０１７２】
本実施の形態によれば、同層配線の最近接配線間には、薄いバリア絶縁膜（絶縁膜１３１，１３４）と膜材料が存在しないボイド（ボイド１３３，１３６）とが存在するので、配線間容量を極めて小さくすることができる。また、隣接配線間距離が比較的大きな領域でも、隣接配線間をその材料で埋めることなく層間絶縁膜（絶縁膜１３１，１３４）を形成でき、ボイドの制御（形成）が容易である。また、電界が集中する同層配線の最近接配線の対向する上端角部間にはバリア絶縁膜とボイドが存在（介在）する。このため、配線間容量を低減し、配線の絶縁破壊耐性を向上することができる。
【０１７３】
（実施の形態１３）
図５８は、ビアを形成した際に目外れが生じた状態を説明するための部分拡大断面図である。図５８は、上記実施の形態１２の構造において、第３層配線３８と第２層配線２５とを接続するための開口部（ビア）３７の形成位置が第２層配線２５からずれた（目外れが生じた）場合の、第２層配線２５近傍の部分拡大断面図に対応する。また、図５８は、図５６のように開口部３５および開口部３７を配線材料で埋める前の工程段階に対応する。図５８においては、開口部３７に対応し、目外れが生じている開口部（ビア）３７ｂが示されている。
【０１７４】
図５８に示されるように、開口部（ビア）３７ｂの形成位置が第２層配線２５からずれた場合、開口部３７ｂがボイド１３３と重なり、開口部３７ｂの底部でボイド１３３が露出する（開口部３７ｂとボイド１３３をつなぐ孔が空く）恐れがある。
【０１７５】
本実施の形態では、開口部３７ｂ（開口部３７）を形成して第２層配線２５を露出した後で、かつ配線形成用の導電性バリア膜３８ａおよび主導体膜３８ｂを形成する前に、選択タングステンＣＶＤ法（六フッ化タングステンおよび水素ガスを用いたＣＶＤ法）によるタングステン膜の選択的な堆積を行なう。
【０１７６】
図５９は、図５８の状態において、選択タングステンＣＶＤ法によりタングステン膜１４１の堆積を行なってから第３層配線３８を形成した状態を示す部分拡大断面図である。
【０１７７】
開口部を形成して第２層配線２５を露出した後に選択タングステンＣＶＤ法、例えば六フッ化タングステンおよび水素ガスを用いたＣＶＤ法によるタングステン膜の堆積を行なうと、図５９に示されるように、開口部３７ｂの底部で露出した第２層配線２５の表面上に、タングステン膜１４１が選択的に堆積し、開口部３７ｂの底部近傍がタングステン膜１４１によって満たされる。このとき、もし図５８に示されるように開口部３７ｂに目外れが生じて、開口部３７ｂがボイド１３３と重なっていたとしても、第２層配線２５の表面上に堆積したタングステン膜１４１により、開口部３７ｂとボイド１３３をつなぐ孔がふさがれる（閉じる）ことになる。
【０１７８】
タングステン膜１４１の堆積を行なった後、図５９に示されるように第３層配線３８形成用の導電性バリア膜３８ａおよび主導体膜３８ｂを開口部３７ｂを埋めるように形成する。この際、開口部３７ｂとボイド１３３をつなぐ孔はタングステン膜１４１によってふさがれているので、ボイド１３３内に導電性バリア膜３８ａおよび主導体膜３８ｂの材料が入り込むのを防止できる。これにより、配線の信頼性を向上できる。
【０１７９】
他の形態として、選択タングステンＣＶＤ法によりタングステン膜１４１の堆積を行なう代わりに、埋込銅配線（第３層配線３８）形成用の導電性バリア膜をイオン化スパッタリング法（バイアススパッタリング法またはイオン化メタルを用いたバイアススパッタリング法）によって形成することもできる。
【０１８０】
図６０は、図５８の状態において、イオン化スパッタリング法により導電性バリア膜１４２を成膜して第３層層配線を形成した状態を示す部分拡大断面図である。
【０１８１】
開口部を形成して第２層配線２５を露出した後に、埋込銅配線の導電性バリア膜１４２をイオン化スパッタリング法を用いて成膜する。ここで、イオン化スパッタリング法（バイアススパッタリング法またはイオン化メタルを用いたバイアススパッタリング法）とは、半導体基板（半導体ウエハ）１に高周波電源などによりバイアス電圧を印加しながらスパッタリングによって半導体基板１上に成膜する方法である。導電性バリア膜１４２としては、例えばタンタル膜と窒化タンタル膜の積層膜あるいはそれらの単体膜を用いることができる。
【０１８２】
イオン化スパッタリング法を用いて成膜すれば、開口部（ビア）の底部においてカバレッジがよい膜を比較的厚く形成できる。これにより、開口部３７ｂが目外れ（開口部３７ｂの底部位置が第２層配線の上面からずれること）を生じ、開口部３７ｂの底部の一部がボイド１３３に重なったとしても、開口部３７ｂの底部で導電性バリア膜１４２が図６０に示されるように比較的厚く成膜され、開口部３７ｂとボイド１３３をつなぐ孔は導電性バリア膜１４２によってふさがれる（閉じられる）。このため、図６０に示されるように、導電性バリア膜１４２上に主導体膜（銅膜）３８ｂを形成して第３層配線３８を形成したときに、主導体膜（銅膜）３８ｂの材料がボイド１３３内に入り込むのを防止できる。これにより、配線の信頼性を向上できる。
【０１８３】
また、選択タングステンＣＶＤ法によりタングステン膜１４１を堆積した後に、イオン化スパッタリング法（バイアススパッタリング法）により導電性バリア膜１４２を成膜して、主導体膜（銅膜）３８ｂの材料がボイド１３３内に入り込むのをより確実に防止することもできる。
【０１８４】
本実施の形態では、最近接配線の対向する側面上に比較的薄いバリア絶縁膜だけが形成されている上記実施の形態１３の構造を用いて説明したが、他の実施の形態においても、本実施の形態を適用すれば同様の効果を得られることは言うまでもない。また、隣接配線間にボイドを設けた構造において、本実施の形態を適用すれば有効である。
【０１８５】
（実施の形態１４）
図６１〜図７０は、本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。図４までの製造工程は上記実施の形態１と同様であるので、ここではその説明は省略し、図４に続く製造工程について説明する。なお、図６１〜図７０においても、図２の絶縁膜１７より下の構造に対応する部分は図示を省略している。
【０１８６】
本実施の形態では、上記実施の形態１とは異なり、銅配線の導電性バリア膜を形成せずに銅または銅合金からなる主導体膜だけで配線を形成する。本実施の形態では、上記実施の形態１と同様に配線の側面および上面をバリア絶縁膜で覆っているので、銅配線の導電性バリア膜を形成せずとも、配線中の銅の層間絶縁膜中への拡散を抑制または防止することができる。
【０１８７】
まず、上記実施の形態１と同様にして、図４の構造が得られた後、本実施の形態では、図６１に示されるように、導電性バリア膜を形成することなく、銅または銅合金からなる主導体膜２５ｂを、半導体基板１の主面上の全面に配線溝２４内を埋めるように形成する。主導体膜２５ｂは、例えばＣＶＤ法、スパッタリング法またはめっき法などを用いて形成することができる。その後、例えば４７５℃程度の非酸化性雰囲気（例えば水素雰囲気）中において半導体基板１に対して熱処理を施すことにより主導体膜２５ｂをリフローさせ、銅を配線溝２４の内部に隙間なく埋め込むこともできる。主導体膜２５ｂをめっき法で形成する場合などは、相対的に薄い銅などからなるシード膜を形成した後、シード膜上に主導体膜２５ｂを形成することもできる。
【０１８８】
次に、主導体膜２５ｂおよび絶縁膜２２をＣＭＰ法によって、絶縁膜２１の上面が露出するまで研磨する。これにより、図６１に示されるように、窒化チタンなどからなる導電性バリア膜を有さず、銅または銅合金からなる主導体膜２５ｂからなる第２層配線（配線）１５１を配線溝２４内に形成する。第２層配線１５１は、プラグ１９を介して第１層配線１５と電気的に接続されている。
【０１８９】
次に、上記実施の形態１と同様にして、絶縁膜２１を除去して第２層配線１５１を露出する。それから、上記実施の形態１と同様にして、絶縁膜（バリア絶縁膜）２６を第２層配線１５１の上面および側面を覆うように形成する。これにより、図６２に示されるような構造が得られる。本実施の形態では銅の拡散を抑制または防止する機能を有する絶縁膜２６を、第２層配線１５１の上面および側面上に形成するので、第２層配線１５１を形成する際に導電性バリア膜の形成を省略しても、主導体膜２５ｂ（第２層配線１５１）中の銅の拡散を的確に抑制または防止することができる。これにより、配線の信頼性を維持するとともに、製造工程数を低減できる。このため、半導体装置の製造時間を短縮し、製造コストも低減できる。
【０１９０】
次に、上記実施の形態１と同様にして、絶縁膜２８を絶縁膜２６上に、絶縁膜２６のくぼみ部分２７ａを埋めないように形成して、第２層配線１５１の最近接配線間にボイド２７を形成する。それから、絶縁膜２８をＣＶＤ法などによって形成している場合は、絶縁膜２８の上面に凹凸が生じていることがあるので、ＣＭＰ法などによって絶縁膜２８の上面を必要に応じて平坦化する。これにより、図６３の構造が得られる。図６３の構造は、上記実施の形態１における図１０の構造に対応する。もちろん、上記実施の形態１０などの手法を適用してボイドを形成してもよい。
【０１９１】
次に、絶縁膜２８上に例えば窒化シリコン膜からなる絶縁膜１５２を形成する。絶縁膜１５２に対して必要に応じてＣＭＰ処理を行ってもよい。絶縁膜１５２の他の材料として、炭化シリコン膜または炭窒化シリコン膜を用いることもできる。絶縁膜１５２は、その下層の絶縁膜２８をエッチングする際のハードマスク層として機能することができる。場合によっては、絶縁膜１５２は形成しなくともよい。
【０１９２】
次に、本実施の形態では、第３層配線形成前に、第２層配線１５１を上層配線（第３層配線）に接続するためのビア（プラグ）を形成する。これは、配線自身はバリア絶縁膜で覆うが、ビア（プラグ）はバリア絶縁膜では覆わないためである。
【０１９３】
まず、図６４に示されるように、絶縁膜１５２上に反射防止膜１５３ａおよびフォトレジスト膜を順に形成し、露光によりフォトレジスト膜をパターン化してフォトレジストパターン１５３ｂを形成する。
【０１９４】
次に、図６５に示されるように、フォトレジストパターン１５３ｂをエッチングマスクにしたドライエッチング法により、反射防止膜１５３ａを選択的に除去した後、フォトレジストパターン１５３ｂをエッチングマスクにしたドライエッチング法により、絶縁膜１５２および絶縁膜２８を選択的に除去して開口部（ビア）１５４を形成し、更に開口部（ビア）１５４の底部で絶縁膜２６を除去して第２層配線１５１を露出させる。この際、絶縁膜２８をＮＨ3プラズマ処理またはＮ2／Ｈ2プラズマ処理などによってエッチングして開口部１５４を形成しながら、フォトレジストパターン１５３ｂおよび反射防止膜１５３ａをアッシングして除去することもできる。フォトレジストパターン１５３ｂおよび反射防止膜１５３ａの除去は、開口部１５４の形成後に行うこともできる。
【０１９５】
次に、開口部１５４の底部および側面上を含む半導体基板１の主面上の全面に、上記実施の形態１における導電性バリア膜２５ａと同様の材料（例えば窒化チタン）からなる厚さ５０ｎｍ程度の薄い導電性バリア膜１５５ａをスパッタリング法などを用いて形成する。導電性バリア膜１５５ａは、例えば後述の主導体膜形成用の銅の拡散を防止する機能などを有している。
【０１９６】
続いて、導電性バリア膜１５５ａ上に、開口部１５４を埋めるように、銅または銅合金からなる相対的に厚い銅からなる主導体膜１５５ｂを形成する。主導体膜１５５ｂは、例えばＣＶＤ法、スパッタリング法またはめっき法などを用いて形成することができる。
【０１９７】
次に、主導体膜１５５ｂおよび導電性バリア膜１５５ａをＣＭＰ法によって、絶縁膜１５２の上面が露出するまで研磨する。これにより、図６６に示されるように、相対的に薄い導電性バリア膜１５５ａと相対的に厚い主導体膜１５５ｂとからなるプラグ１５５を開口部１５４内に形成する。プラグ１５５は、第２層配線１５１と電気的に接続されている。
【０１９８】
次に、絶縁膜１５２上にプラグ１５５の上面を覆うように絶縁膜１５６を形成する。絶縁膜１５６は、例えば窒化シリコン膜、炭化シリコン膜または炭窒化シリコン膜からなる。それから、絶縁膜１５６上に絶縁膜１５７を形成する。絶縁膜１５７は上記実施の形態１における絶縁膜２１と同様の材料からなり、例えば還元性プラズマ処理などによって容易にエッチングされ得る材料（例えば上記ＳｉＬＫやＦＬＡＲＥなどの有機系の材料など）からなる。その後、絶縁膜１５７上に絶縁膜１５８を形成する。絶縁膜１５８は、例えば窒化シリコン膜、炭化シリコン膜または炭窒化シリコン膜からなる。
【０１９９】
次に、絶縁膜１５８上に反射防止膜１５９ａを形成する。そして、反射防止膜１５９ａ上にフォトレジスト膜を形成し、露光によりフォトレジスト膜をパターン化してフォトレジストパターン１５９ｂを形成する。これにより、図６７に示される構造が得られる。
【０２００】
次に、フォトレジストパターン１５９ｂをエッチングマスクにしたドライエッチング法により、反射防止膜１５９ａを選択的に除去する。それから、フォトレジストパターン１５９ｂをエッチングマスクにしたドライエッチング法により、絶縁膜１５８および絶縁膜１５７を選択的に除去して開口部（配線溝）１６０を形成する。この際、絶縁膜１５７をＮＨ3プラズマ処理またはＮ2／Ｈ2プラズマ処理などによってエッチングして開口部１６０を形成しながら、フォトレジストパターン１５９ｂおよび反射防止膜１５９ａをアッシングして除去する。このとき、絶縁膜１５６および絶縁膜１５８がエッチングストッパとして機能する。フォトレジストパターン１５９ｂおよび反射防止膜１５９ａの除去は、絶縁膜１５７のエッチング工程の後に行うこともできる。
【０２０１】
次に、開口部１６０の底部で露出する絶縁膜１５６をドライエッチング法などによって除去し、開口部１６０の底部でプラグ１５５を露出させる。このとき、絶縁膜１５８も除去され得る。これにより、図６８の構造が得られる。
【０２０２】
次に、半導体基板１の主面上の全面に、開口部１６０を埋めるように、銅または銅合金からなる主導体膜３８ｂを、主導体膜２５ｂと同様にして形成する。本実施の形態では、導電性バリア膜は形成せずに、主導体膜３８ｂを形成する。
【０２０３】
次に、主導体膜３８ｂをＣＭＰ法によって、絶縁膜１５７の上面が露出するまで研磨する。これにより、図６９の構造が得られる。開口部（配線溝）１６０内には、窒化チタンなどからなる導電性バリア膜を有さず、銅または銅合金からなる主導体膜３８ｂからなる第３層配線（配線）１６１が形成される。第３層配線１６１は、第２層配線１５１とプラグ１５５を介して電気的に接続されている。
【０２０４】
それから、還元性プラズマ処理などにより絶縁膜１５７を除去した後、上記実施の形態１と同様にして絶縁膜３９、絶縁膜４１および絶縁膜４２が形成されて図７０の構造が得られる。第３層配線１６１の最近接配線間にはボイド４０が形成されている。図７０の構造は、上記実施の形態１における図１９の構造に対応する。
【０２０５】
これ以降、必要に応じて同様の工程が繰り返されてプラグや上層配線が形成されるが、ここではその説明を省略する。
【０２０６】
本実施の形態では、導電性バリア膜を形成することなく銅配線（第２層配線１５１、第３層配線１６１）を形成する。銅配線はバリア絶縁膜（絶縁膜２６，３９）で覆い、このバリア絶縁膜により、銅配線中の銅の層間絶縁膜（絶縁膜２８，４１）中への拡散を抑制または防止する。このため、配線の信頼性を維持すると共に、製造工程数を低減できる。従って、半導体装置の製造時間を短縮でき、製造コストも低減できる。
【０２０７】
また、銅配線を、導電性バリア膜を用いることなく銅または銅合金からなる主導体膜により形成したので、配線の低抵抗化が可能である。
【０２０８】
また、プラグ（ビア）と配線を別に形成する、いわゆるシングルダマシンの手法を用いて銅配線を形成したので、プラグ（ビア）では導電性バリア膜を用いて銅の拡散を防止し、配線ではバリア絶縁膜を用いて銅の拡散を防止することができる。
【０２０９】
（実施の形態１５）
図７１は、本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。本実施の形態の半導体装置は、上記実施の形態１０のようにして隣接配線間にボイドを形成した配線層と、一般的な埋込配線技術を用いて形成された配線層とが組み合わされた多層配線構造を有している。図７１において、絶縁膜４２の形成工程までは、上記実施の形態１０の図４４までの製造工程とほぼ同様であるので、その説明は省略し、ここではそれ以降の製造工程について説明する。
【０２１０】
本実施の形態では、絶縁膜４２上に酸化シリコンなどからなる絶縁膜１７１が形成され、第３層配線３８と同様にして第４層配線１７２が形成される。それから、絶縁膜１１２と同様にして、バリア絶縁膜として機能する絶縁膜１７３が形成され、その上に絶縁膜１１２と同様にして絶縁膜１７４を形成する。そして、絶縁膜１１４と同様にして絶縁膜１７を形成する。第４層配線１７２においても、上記実施の形態１０における第２層配線２５および第３層配線３６と同様、最近接配線間にボイド１７５が形成される。
【０２１１】
第５層以降の配線層は、一般的な埋込配線技術、例えば一般的なデュアルダマシン技術を用いて形成する。すなわち、絶縁膜１７６上に、窒化シリコン、炭化シリコン、炭窒化シリコンまたは酸窒化シリコン膜（例えばＰＥ−ＴＭＳ（Ｃａｎｏｎ製））からなる絶縁膜１７７、酸化シリコンなどからなる絶縁膜１７８、Ｌｏｗ−Ｋ材料などからなる絶縁膜１７９、絶縁膜１７７と同様の材料、例えば窒化シリコンなどからなる絶縁膜１８０および酸化シリコンなどからなる絶縁膜１８１を形成する。そして、デュアルダマシン技術を用いて、絶縁膜１７３，１７４，１７６〜１８１に形成された開口部（配線溝）に埋め込まれた第５層配線１８２を形成する。それから、第５層配線１８２の上面を含む絶縁膜１８１上に、窒化シリコン、炭化シリコン、炭窒化シリコンまたは酸窒化シリコン膜などからなる絶縁膜１８３を、バリア絶縁膜として形成する。その後、絶縁膜１８３上に、Ｌｏｗ−Ｋ材料などからなる絶縁膜１８４、絶縁膜１７７と同様の材料、例えば窒化シリコンなどからなる絶縁膜１８５、酸化シリコンなどからなる絶縁膜１８６、Ｌｏｗ−Ｋ材料などからなる絶縁膜１８７、絶縁膜１７７と同様の材料、例えば窒化シリコンなどからなる絶縁膜１８８および酸化シリコンなどからなる絶縁膜１８９を形成する。そして、デュアルダマシン技術を用いて、絶縁膜１８３〜１８９に形成された開口部（配線溝）に埋め込まれた第６層配線１９０を形成する。それから、第６層配線１９０の上面を含む絶縁膜１８９上に、絶縁膜１８３と同様の材料、例えば窒化シリコンなどからなる絶縁膜１９１を、バリア絶縁膜として形成する。
【０２１２】
なお、絶縁膜１１４，１１８，１７６，１７９，１８４，１８７としてＣＶＤ法を用いて形成した膜、例えば酸化シリコン膜、ＦＳＧ（ＳｉＯＦ系材料）膜、ＳｉＯＣ膜またはポーラスシリコン（Ｐｏｌｕｓ−Ｓｉ）系材料膜を用いることもでき、その場合、絶縁膜３０，１７１，１７８，１８０，１８１，１８６，１８８，１８９などの形成を省略することもできる。
【０２１３】
多層配線構造において、隣接配線間隔が比較的小さい、すなわち配線ピッチが比較的小さい配線層では、配線間容量が増大しかつＴＤＤＢ寿命が低減しやすい。本実施の形態によれば、そのような配線間容量が増大しかつＴＤＤＢ寿命が低減しやすい配線層において、同層配線間にＣＭＰ面をなくしてＴＤＤＢ寿命を向上させ、かつ同層配線の最近接配線間にボイドを形成して配線間容量を低減することができる。
【０２１４】
例えば、図７１に示されるように、同層配線における最近接配線の隣接配線間隔（Ｐ1，Ｐ2，Ｐ3）が比較的小さい、すなわち配線ピッチが比較的小さい配線層である第２層配線２５、第３層配線３８および第４層配線１７２では最近接配線間にボイド（ボイド１１３，１１７，１７５）を形成し、隣接配線間隔（Ｐ5，Ｐ6）が比較的大きい、すなわち配線ピッチが比較的大きい配線層である第５層配線１８２および第６層配線１９０ではボイドを形成せずに、配線間を絶縁膜材料（絶縁膜１７９〜１８１，１８７〜１８９）で完全に埋める。また、一般に、上層配線（図７１では第５層配線１８２および第６層配線１９０）の配線ピッチ（隣接配線間隔）は下層配線（図７１では第２層配線２５、第３層配線３８および第４層配線１７２）の配線ピッチ（隣接配線間隔）よりも大きい（Ｐ5，Ｐ6＞Ｐ1，Ｐ2，Ｐ3）。このため、図７１に示されるように、下層配線（第２層配線２５、第３層配線３８および第４層配線１７２）では最近接配線間にボイドを形成し、上層配線（第５層配線１８２および第６層配線１９０）では配線間を絶縁膜材料で完全に埋め、ボイドは形成しない。
【０２１５】
本実施の形態では、隣接配線間隔が比較的狭いために配線間容量が増大しやすく配線間の絶縁破壊耐性が低減しやすい下層配線において、配線間にボイドを形成することにより配線容量を低減し、配線の上面および側面をバリア絶縁膜で覆って絶縁破壊耐性を向上させる。更に、隣接配線間隔が比較的広い上層配線ではボイドを形成しないことで、半導体基板（半導体ウエハ）１全体の機械的強度あるいは半導体装置全体の機械的強度を向上させることができる。このため、半導体装置の信頼性を向上し、製造歩留まりを向上させることができる。また、図７１においては、第４層配線までボイドを形成しているが、どの配線層までボイドを形成するかは、各配線層の配線ピッチなどを勘案して、任意に設定することができる。
【０２１６】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【０２１７】
前記実施の形態では、ＣＭＩＳＦＥＴを有する半導体装置について説明したが、本発明は、これに限定されるものではなく、銅を主成分とする主導体膜を含む配線を有する種々の半導体装置に適用することができる。
【０２１８】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【０２１９】
銅を主導体層とする配線間の絶縁破壊耐性を向上することができる。
【０２２０】
銅を主導体層とする配線間の容量を低減することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体装置の製造工程中の要部平面図である。
【図２】図１のＡ−Ａ線の断面図である。
【図３】図２に続く半導体装置の製造工程中における要部断面図である。
【図４】図３に続く半導体装置の製造工程中における要部断面図である。
【図５】図４に続く半導体装置の製造工程中における要部断面図である。
【図６】図５に続く半導体装置の製造工程中における要部平面図である。
【図７】図６のＡ−Ａ線の断面図である。
【図８】図７に続く半導体装置の製造工程中における要部断面図である。
【図９】図７に続く半導体装置の製造工程中における要部断面図である。
【図１０】図８に続く半導体装置の製造工程中における要部断面図である。
【図１１】図１０に続く半導体装置の製造工程中における要部断面図である。
【図１２】図１１に続く半導体装置の製造工程中における要部断面図である。
【図１３】図１２に続く半導体装置の製造工程中における要部断面図である。
【図１４】図１３に続く半導体装置の製造工程中における要部断面図である。
【図１５】図１４に続く半導体装置の製造工程中における要部断面図である。
【図１６】図１５に続く半導体装置の製造工程中における要部断面図である。
【図１７】図１６に続く半導体装置の製造工程中における要部断面図である。
【図１８】図１７に続く半導体装置の製造工程中における要部断面図である。
【図１９】図１８に続く半導体装置の製造工程中における要部断面図である。
【図２０】本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。
【図２１】図２０に続く半導体装置の製造工程中における要部断面図である。
【図２２】図２１に続く半導体装置の製造工程中における要部断面図である。
【図２３】図２２に続く半導体装置の製造工程中における要部断面図である。
【図２４】図２３に続く半導体装置の製造工程中における要部断面図である。
【図２５】図２４に続く半導体装置の製造工程中における要部断面図である。
【図２６】本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。
【図２７】本発明の他の実施の形態である半導体装置の配線パターンを示す平面図である。
【図２８】図２７のＢ−Ｂ線の断面図である。
【図２９】本発明の他の実施の形態である半導体装置の配線パターンを示す平面図である。
【図３０】本発明の他の実施の形態である半導体装置の配線パターンを示す平面図である。
【図３１】本発明の他の実施の形態である半導体装置の配線パターンを示す平面図である。
【図３２】本発明の他の実施の形態である半導体装置の配線パターンを示す平面図である。
【図３３】本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。
【図３４】本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。
【図３５】本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。
【図３６】本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。
【図３７】本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。
【図３８】図３７に続く半導体装置の製造工程中における要部断面図である。
【図３９】図３８に続く半導体装置の製造工程中における要部断面図である。
【図４０】図３９に続く半導体装置の製造工程中における要部断面図である。
【図４１】図４０に続く半導体装置の製造工程中における要部断面図である。
【図４２】図４１に続く半導体装置の製造工程中における要部断面図である。
【図４３】図４２に続く半導体装置の製造工程中における要部断面図である。
【図４４】図４３に続く半導体装置の製造工程中における要部断面図である。
【図４５】図４４の半導体装置の第２層配線近傍の部分拡大断面図である。
【図４６】ビアを形成した際に目外れが生じた状態を説明するための部分拡大断面図である。
【図４７】本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。
【図４８】図４７に続く半導体装置の製造工程中における要部断面図である。
【図４９】図４８に続く半導体装置の製造工程中における要部断面図である。
【図５０】図４９に続く半導体装置の製造工程中における要部断面図である。
【図５１】図５０に続く半導体装置の製造工程中における要部断面図である。
【図５２】図５１の半導体装置の第２層配線近傍の部分拡大断面図である。
【図５３】本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。
【図５４】図５３に続く半導体装置の製造工程中における要部断面図である。
【図５５】図５３に続く半導体装置の製造工程中における要部断面図である。
【図５６】図５４に続く半導体装置の製造工程中における要部断面図である。
【図５７】図５６に続く半導体装置の製造工程中における要部断面図である。
【図５８】ビアを形成した際に目外れが生じた状態を説明するための部分拡大断面図である。
【図５９】選択タングステンＣＶＤ法によりタングステン膜の堆積を行なってから配線を形成した状態を示す部分拡大断面図である。
【図６０】イオン化スパッタリング法により導電性バリア膜を成膜して配線を形成した状態を示す部分拡大断面図である。
【図６１】本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。
【図６２】図６１に続く半導体装置の製造工程中における要部断面図である。
【図６３】図６２に続く半導体装置の製造工程中における要部断面図である。
【図６４】図６３に続く半導体装置の製造工程中における要部断面図である。
【図６５】図６４に続く半導体装置の製造工程中における要部断面図である。
【図６６】図６５に続く半導体装置の製造工程中における要部断面図である。
【図６７】図６６に続く半導体装置の製造工程中における要部断面図である。
【図６８】図６７に続く半導体装置の製造工程中における要部断面図である。
【図６９】図６８に続く半導体装置の製造工程中における要部断面図である。
【図７０】図６９に続く半導体装置の製造工程中における要部断面図である。
【図７１】本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。
【符号の説明】
１ 半導体基板
２ 素子分離領域
３ ｐ型ウエル
４ ｎ型ウエル
５ ｎチャネル型ＭＩＳＦＥＴ
６ ｐチャネル型ＭＩＳＦＥＴ
７ ゲート絶縁膜
８ ゲート電極
９ サイドウォール
１０ａ ｎ-型半導体領域
１０ｂ ｎ+型半導体領域
１１ａ ｐ-型半導体領域
１１ｂ ｐ+型半導体領域
１２ 絶縁膜
１３ コンタクトホール
１４ プラグ
１４ａ 窒化チタン膜
１５ 第１層配線
１６，１７ 絶縁膜
１８ スルーホール
１９ プラグ
２０〜２２ 絶縁膜
２３ａ 反射防止膜
２３ｂ フォトレジストパターン
２４ 配線溝
２５ 第２層配線
２５ａ 導電性バリア膜
２５ｂ 主導体膜
２５ｃ 第２層配線
２６ 絶縁膜
２７ ボイド
２７ａ くぼみ部分
２７ｂ 開口部
２７ｃ ボイド
２８〜３３ 絶縁膜
３４ａ 反射防止膜
３４ｂ フォトレジストパターン
３５ 開口部
３６ａ 反射防止膜
３６ｂ フォトレジストパターン
３７ 開口部
３７ａ 開口部
３７ｂ 開口部
３８ 第３層配線
３８ａ 導電性バリア膜
３８ｂ 主導体膜
３９ 絶縁膜
４０ ボイド
４０ａ くぼみ部分
４１，４２ 絶縁膜
５０ａ 反射防止膜
５０ｂ フォトレジストパターン
５１ 開口部
５２ａ 反射防止膜
５２ｂ フォトレジストパターン
５３ 開口部
６０ 絶縁膜
６１ 第４層配線
６２ 絶縁膜
６３ ボイド
６４〜６９ 絶縁膜
７０ 第５層配線
７１〜７７ 絶縁膜
７８ 第６層配線
７９ 絶縁膜
８１ 本体配線
８２ ダミー配線
８５ 配線パターン
８６ スルーホール形成位置
８７ リザーバ部
９１，９２ 金属キャップ膜
９３，９４ ボイド
９５ 絶縁膜
９６ ボイド
９７ 絶縁膜
９８ 絶縁膜
９９ ボイド
１００ 絶縁膜
１１１ 絶縁膜
１１２ 絶縁膜
１１３ ボイド
１１３ａ くぼみ部分
１１３ｂ 開口部
１１４ 絶縁膜
１１５ 絶縁膜
１１６ 絶縁膜
１１７ ボイド
１１７ａ くぼみ部分
１１８ 絶縁膜
１２０ 上端角部
１２０ａ 上端角部
１２１ 線
１２１ａ 線
１３１ 絶縁膜
１３２ 絶縁膜
１３３ ボイド
１３４ 絶縁膜
１３５絶縁膜
１４１ タングステン膜
１４２ 導電性バリア膜
１５１ 第２層配線
１５２ 絶縁膜
１５３ａ 反射防止膜
１５３ｂ フォトレジストパターン
１５４ 開口部
１５５ プラグ
１５５ａ 導電性バリア膜
１５５ｂ 主導体膜
１５６〜１５８ 絶縁膜
１５９ａ 反射防止膜
１５９ｂ フォトレジストパターン
１６０ 開口部
１６１ 第３層配線
１７１ 絶縁膜
１７２ 第４層配線
１７３，１７４ 絶縁膜
１７５ ボイド
１７６〜１８１ 絶縁膜
１８２ 第５層配線
１８３〜１８９ 絶縁膜
１９０ 第６層配線
１９１ 絶縁膜

Claims (38)

  1. 半導体基板、
    前記半導体基板上に形成された第１の絶縁膜、
    前記第１の絶縁膜上に形成され、銅を主成分として含む配線、
    前記配線の上面および側面上と前記第１の絶縁膜上とに形成され、銅の拡散を抑制または防止する機能を有する第２の絶縁膜、および、
    前記第２の絶縁膜上に形成され、前記第２の絶縁膜の誘電率より低い誘電率を有する第３の絶縁膜、
    を具備することを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、
    前記配線の隣接配線間にボイドが形成されていることを特徴とする半導体装置。
  3. 請求項２記載の半導体装置において、
    前記ボイドは前記配線の最近接配線間に形成されていることを特徴とする半導体装置。
  4. 請求項１記載の半導体装置において、
    前記配線の隣接配線間に、前記第２の絶縁膜と前記第３の絶縁膜とで囲まれたボイドが形成されていることを特徴とする半導体装置。
  5. 請求項１記載の半導体装置において、
    前記配線の隣接配線間を埋める前記第２の絶縁膜中にボイドが形成されていることを特徴とする半導体装置。
  6. 請求項２記載の半導体装置において、
    前記配線は、その上にスルーホールを形成すべき領域で、配線幅広部を有することを特徴とする半導体装置。
  7. 請求項２記載の半導体装置において、
    前記配線の上面の高さ位置よりも前記ボイドの上端の高さ位置が高いことを特徴とする半導体装置。
  8. 請求項２記載の半導体装置において、
    前記配線は逆テーパ形状を有することを特徴とする半導体装置。
  9. 請求項２記載の半導体装置において、
    前記配線の隣接配線の前記ボイドを介して対向する側面上には前記第２および第３の絶縁膜が形成されされていることを特徴とする半導体装置。
  10. 請求項１記載の半導体装置において、
    前記配線は銅または銅合金からなる導体膜からなり、銅の拡散を抑制または防止する機能を有する導体膜を有していないことを特徴とする半導体装置。
  11. 半導体基板、
    前記半導体基板上に形成された第１の絶縁膜、
    前記第１の絶縁膜上に形成され、銅を主成分として含む配線、
    前記配線の上面および側面上と前記第１の絶縁膜上とに形成され、銅の拡散を抑制または防止する機能を有する第２の絶縁膜、
    前記第２の絶縁膜上に形成され、前記第２の絶縁膜の誘電率より低い誘電率を有する第３の絶縁膜、および、
    前記第３の絶縁膜上に形成された第４の絶縁膜、
    を具備し、
    前記配線の隣接配線間には前記第３の絶縁膜と前記第４の絶縁膜とで囲まれたボイドが形成されていることを特徴とする半導体装置。
  12. 請求項１１記載の半導体装置において、
    前記ボイドは前記配線の最近接配線間に形成されていることを特徴とする半導体装置。
  13. 請求項１１記載の半導体装置において、
    前記配線の上面の高さ位置よりも前記ボイドの上端の高さ位置が高いことを特徴とする半導体装置。
  14. 請求項１１記載の半導体装置において、
    前記配線は逆テーパ形状を有することを特徴とする半導体装置。
  15. 請求項１１記載の半導体装置において、
    前記配線の隣接配線の前記ボイドを介して対向する側面上には前記第２および第３の絶縁膜が形成され、前記対向する側面間には前記第４の絶縁膜の材料が存在しないことを特徴とする半導体装置。
  16. 半導体基板、
    前記半導体基板上に形成された第１の絶縁膜、
    前記第１の絶縁膜上に形成され、銅を主成分として含む配線、および、
    前記配線上に形成された第２の絶縁膜、
    を具備し、
    前記配線の隣接配線間にはボイドが形成され、前記ボイドの上端の高さ位置が前記配線の上面の高さ位置よりも高いことを特徴とする半導体装置。
  17. 半導体基板、
    前記半導体基板上に形成された第１の絶縁膜、
    前記第１の絶縁膜上に形成され、銅を主成分として含む第１の導体膜と、前記第１の導体膜の側面および底面上に形成され、銅の拡散を抑制または防止する機能を有する第２の導体膜と、前記第１の導体膜の上面上に形成され、銅の拡散を抑制または防止する機能を有する第３の導体膜とを有する配線、および、
    前記配線を覆うように、前記第１の絶縁膜上に形成された第２の絶縁膜、
    を具備することを特徴とする半導体装置。
  18. 請求項１７記載の半導体装置において、
    前記配線の隣接配線間にボイドが形成されていることを特徴とする半導体装置。
  19. 半導体基板上に形成された複数の配線層を有する半導体装置であって、前記複数の配線層のうちの少なくとも１つの配線層は、
    第１の絶縁膜上に形成され、銅を主成分として含む第１の配線、
    前記第１の配線の上面および側面上と前記第１の絶縁膜上とに形成され、銅の拡散を抑制または防止する機能を有する第２の絶縁膜、および、
    前記第２の絶縁膜上に形成され、前記第２の絶縁膜の誘電率より低い誘電率を有する第３の絶縁膜、
    を有し、前記第１の配線の隣接配線間にボイドが形成されていることを特徴とする半導体装置。
  20. 請求項１９記載の半導体装置において、
    前記複数の配線層のうちの他の少なくとも１つの配線層は、
    開口部を有する第４の絶縁膜、
    前記開口部を埋め込むように形成され、銅を主成分として含む第２の配線、および、
    前記第４の絶縁膜および前記配線上に形成され、銅の拡散を抑制または防止する機能を有する第５の絶縁膜、
    を有することを特徴とする半導体装置。
  21. 半導体基板上に形成された複数の配線層を有する半導体装置であって、前記複数の配線層のうちの第１の配線層は、
    第１の絶縁膜上に形成され、銅を主成分として含む第１の配線、
    前記第１の配線の上面および側面上と前記第１の絶縁膜上とに形成され、銅の拡散を抑制または防止する機能を有する第２の絶縁膜、および、
    前記第２の絶縁膜上に形成され、前記第２の絶縁膜の誘電率より低い誘電率を有する第３の絶縁膜、
    を有し、前記第１の配線の隣接配線間にボイドが形成されており、
    前記複数の配線層のうちの第２の配線層は、
    開口部を有する第４の絶縁膜、
    前記開口部を埋め込むように形成され、銅を主成分として含む第２の配線、および、
    前記第４の絶縁膜および前記配線上に形成され、銅の拡散を抑制または防止する機能を有する第５の絶縁膜、
    を有しており、
    前記第２の配線層は前記第１の配線層よりも上層の配線層であることを特徴とする半導体装置。
  22. 半導体基板、
    前記半導体基板上に形成された第１の絶縁膜、
    前記第１の絶縁膜上に形成され、銅を主成分として含む配線、
    前記第１の絶縁膜上に、前記配線に隣接して設けられた導体部分、
    前記配線の上面および側面上と、前記導体部分の上面および側面上と、前記第１の絶縁膜上とに形成され、銅の拡散を抑制または防止する機能を有する２の絶縁膜、および、
    前記第２の絶縁膜上に形成され、前記第２の絶縁膜の誘電率より低い誘電率を有する第３の絶縁膜、
    を具備し、
    前記配線と前記導体部分との間にボイドが形成されていることを特徴とする半導体装置。
  23. 請求項２２記載の半導体装置において、
    前記導体部分が、前記配線と同時に形成され、かつ半導体装置の配線としては機能しない導体パターンであることを特徴とする半導体装置。
  24. 以下の工程を有することを特徴とする半導体装置の製造方法；
    （ａ）半導体基板を準備する工程、
    （ｂ）前記半導体基板上に第１の絶縁膜を形成する工程、
    （ｃ）前記第１の絶縁膜上に銅を主成分として含む配線を形成する工程、
    （ｄ）銅の拡散を抑制または防止する機能を有する第２の絶縁膜を、その材料で前記配線の隣接配線間が満たされないように、前記配線の上面および側面上と前記第１の絶縁膜上とに形成する工程、および、
    （ｅ）前記第２の絶縁膜の誘電率より低い誘電率を有する第３の絶縁膜を、前記第２の絶縁膜上に形成する工程。
  25. 請求項２４記載の半導体装置の製造方法において、
    前記（ｅ）工程では、前記配線の隣接配線間に前記第２の絶縁膜と前記第３の絶縁膜とで囲まれたボイドが形成されることを特徴とする半導体装置の製造方法。
  26. 請求項２４記載の半導体装置の製造方法において、
    前記（ｅ）工程では、前記配線の最近接配線間に前記第２の絶縁膜と前記第３の絶縁膜とで囲まれたボイドが形成されることを特徴とする半導体装置の製造方法。
  27. 請求項２４記載の半導体装置の製造方法において、
    前記（ｄ）工程では、前記配線の隣接配線間を埋める前記第２の絶縁膜中にボイドが形成されることを特徴とする半導体装置の製造方法。
  28. 請求項２５記載の半導体装置の製造方法において、
    前記（ｄ）工程では、前記配線の隣接配線間において、対向する配線側面の上方での前記第２の絶縁膜の堆積速度が下方での堆積速度より大きくなるように前記第２の絶縁膜が形成されることを特徴とする半導体装置の製造方法。
  29. 請求項２４記載の半導体装置の製造方法において、
    前記（ｅ）工程では、前記第２の絶縁膜で覆われた前記配線の隣接配線間が前記第３の絶縁膜で満たされないことによって、前記隣接配線間に前記第２の絶縁膜と前記第３の絶縁膜とで囲まれたボイドが形成されることを特徴とする半導体装置の製造方法。
  30. 請求項２４記載の半導体装置の製造方法において、
    前記（ｃ）工程は、
    前記第１の絶縁膜上に第４の絶縁膜を形成する工程、
    前記第４の絶縁膜に開口部を形成する工程、
    前記第４の絶縁膜の前記開口部内に、銅を主成分として含む配線を形成する工程、および
    前記第４の絶縁膜を除去する工程、
    を有することを特徴とする半導体装置の製造方法。
  31. 請求項３０記載の半導体装置の製造方法において、
    前記第４の絶縁膜は、還元性プラズマ処理によりエッチングされ得る材料を含み、
    前記第４の絶縁膜を除去する工程では、還元性プラズマ処理により前記第４の絶縁膜が除去されることを特徴とする半導体装置の製造方法。
  32. 請求項２４記載の半導体装置の製造方法において、
    前記（ｅ）工程の後に、前記第３の絶縁膜上に第５絶縁膜を形成する工程を有し、
    前記第５絶縁膜を形成する工程では、
    前記配線の隣接配線間は前記第３の絶縁膜と前記第５の絶縁膜とで囲まれたボイドが形成されることを特徴とする半導体装置の製造方法。
  33. 請求項３２記載の半導体装置の製造方法において、
    前記（ｅ）工程では、前記第３絶縁膜の堆積と前記第３絶縁膜のエッチングとを同時に行いながら前記第３絶縁膜を成膜することを特徴とする半導体装置の製造方法。
  34. 以下の工程を有することを特徴とする半導体装置の製造方法；
    （ａ）半導体基板を準備する工程、
    （ｂ）前記半導体基板上に第１の絶縁膜を形成する工程、
    （ｃ）前記第１の絶縁膜上に第２の絶縁膜を形成する工程、
    （ｄ）前記第２の絶縁膜に開口部を形成する工程、
    （ｅ）前記開口部の底部および側壁上を含む前記第２の絶縁膜上に、銅の拡散を抑制または防止する機能を有する第１の導体膜を形成する工程、
    （ｆ）前記開口部を埋めるように、前記第１の導体膜上に銅を主成分として含む第２の導体膜を形成する工程、
    （ｇ）前記開口部内の前記第１および第２の導体膜が残され、それ以外の前記第１および第２の導体膜が除去されるように、前記第１および第２の導体膜を研磨する工程、
    （ｈ）前記開口部内に残された前記第１および第２の導体膜上に、銅の拡散を抑制または防止する機能を有する第３の導体膜を選択的に形成する工程、
    （ｉ）前記第２の絶縁膜を除去する工程、および
    （ｊ）前記第１、第２および第３の導体膜からなる配線を覆うように、第３の絶縁膜を前記第１の絶縁膜上に形成する工程。
  35. 請求項３４記載の半導体装置の製造方法において、
    前記（ｊ）工程では、前記配線の隣接配線間を埋める前記第３の絶縁膜中にボイドが形成されることを特徴とする半導体装置の製造方法。
  36. 請求項３４記載の半導体装置の製造方法において、
    前記（ｊ）工程では、
    前記第３の絶縁膜の材料で前記配線の隣接配線間が満たされないように、前記配線の上面および側面上と前記第１の絶縁膜上とに前記第３の絶縁膜が形成され、
    前記（ｊ）工程の後に、更に、
    前記配線の隣接配線間に前記第３の絶縁膜と第４の絶縁膜とで囲まれたボイドが形成されるように、前記第３の絶縁膜上に第４の絶縁膜を形成する工程、
    を有することを特徴とする半導体装置の製造方法。
  37. 以下の工程を有することを特徴とする半導体装置の製造方法；
    （ａ）半導体基板を準備する工程、
    （ｂ）前記半導体基板上に第１の絶縁膜を形成する工程、
    （ｃ）前記第１の絶縁膜上に銅を主成分として含む配線を形成する工程、
    （ｄ）銅の拡散を抑制または防止する機能を有する第２の絶縁膜を、その材料で前記配線の隣接配線間が満たされないように、前記配線の上面および側面上と前記第１の絶縁膜上とに形成する工程、および、
    （ｅ）前記第２の絶縁膜の誘電率より低い誘電率を有する第３の絶縁膜を、前記第２の絶縁膜上に形成し、前記配線の隣接配線間にボイドを形成する工程、
    （ｆ）前記第３絶縁膜に開口部を形成して前記配線を露出させる工程、
    （ｇ）前記開口部から露出する前記配線上にタングステン膜を選択的に形成する工程。
  38. 以下の工程を有することを特徴とする半導体装置の製造方法；
    （ａ）半導体基板を準備する工程、
    （ｂ）前記半導体基板上に第１の絶縁膜を形成する工程、
    （ｃ）前記第１の絶縁膜上に銅を主成分として含む配線を形成する工程、
    （ｄ）銅の拡散を抑制または防止する機能を有する第２の絶縁膜を、その材料で前記配線の隣接配線間が満たされないように、前記配線の上面および側面上と前記第１の絶縁膜上とに形成する工程、および、
    （ｅ）前記第２の絶縁膜の誘電率より低い誘電率を有する第３の絶縁膜を、前記第２の絶縁膜上に形成し、前記配線の隣接配線間にボイドを形成する工程、
    （ｆ）前記第３絶縁膜に開口部を形成して前記配線を露出させる工程、
    （ｇ）前記開口部の底部および側壁上に第１の導体膜をバイアススパッタリング法によって形成する工程、
    （ｈ）前記開口部を埋めるように第２の導体膜を形成する工程。
JP2002361363A 2002-03-29 2002-12-12 半導体装置およびその製造方法 Pending JP2004193431A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002361363A JP2004193431A (ja) 2002-12-12 2002-12-12 半導体装置およびその製造方法
US10/387,504 US7042095B2 (en) 2002-03-29 2003-03-14 Semiconductor device including an interconnect having copper as a main component
TW092106945A TW200404353A (en) 2002-03-29 2003-03-27 A semiconductor device and a method of manufacturing the same
KR10-2003-0019462A KR20030078750A (ko) 2002-03-29 2003-03-28 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002361363A JP2004193431A (ja) 2002-12-12 2002-12-12 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2004193431A true JP2004193431A (ja) 2004-07-08

Family

ID=32760150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002361363A Pending JP2004193431A (ja) 2002-03-29 2002-12-12 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2004193431A (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269925A (ja) * 2005-03-25 2006-10-05 Toshiba Corp 半導体装置およびその製造方法
JP2006344703A (ja) * 2005-06-08 2006-12-21 Hitachi Ltd 半導体装置およびその製造方法
JP2008193104A (ja) * 2008-02-14 2008-08-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置
JP2009016790A (ja) * 2007-06-04 2009-01-22 Panasonic Corp 半導体装置および半導体装置の製造方法
JP2009094519A (ja) * 2007-10-09 2009-04-30 Applied Materials Inc Ｒｃ遅延を減少するために誘電体層にエアギャップを生成する方法及び装置
JP2009130126A (ja) * 2007-11-22 2009-06-11 Sharp Corp 半導体装置及びその製造方法
JP2009182203A (ja) * 2008-01-31 2009-08-13 Sharp Corp 半導体装置およびその製造方法
WO2009107742A1 (ja) * 2008-02-28 2009-09-03 日本電気株式会社 半導体装置
JP2010108953A (ja) * 2008-10-28 2010-05-13 Hitachi Ltd 半導体装置およびその製造方法
US7956439B2 (en) 2006-08-21 2011-06-07 Samsung Electronics Co., Ltd. Void boundary structures, semiconductor devices having the void boundary structures and methods of forming the same
JP2012038961A (ja) * 2010-08-09 2012-02-23 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2013157481A (ja) * 2012-01-30 2013-08-15 Toshiba Corp 半導体装置及びその製造方法
US8513809B2 (en) 2010-05-12 2013-08-20 Elpida Memory, Inc. Semiconductor device
US8564090B2 (en) 2009-12-10 2013-10-22 Renesas Electronics Corporation Semiconductor device and method of manufacturing semiconductor device
KR20150081620A (ko) * 2014-01-06 2015-07-15 삼성전자주식회사 배선 구조물 형성 방법 및 반도체 장치의 제조 방법
JP2017005227A (ja) * 2015-06-16 2017-01-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2018133586A (ja) * 2018-04-26 2018-08-23 大日本印刷株式会社 多層配線構造体
WO2020179494A1 (ja) * 2019-03-07 2020-09-10 ソニーセミコンダクタソリューションズ株式会社 半導体装置および撮像装置
WO2021100579A1 (ja) * 2019-11-18 2021-05-27 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像素子の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6159845A (en) * 1999-09-11 2000-12-12 United Microelectronics Corp. Method for manufacturing dielectric layer
JP2001053144A (ja) * 1999-08-16 2001-02-23 Matsushita Electronics Industry Corp 半導体装置及びその製造方法
JP2001319928A (ja) * 2000-05-08 2001-11-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2002026016A (ja) * 2000-07-13 2002-01-25 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053144A (ja) * 1999-08-16 2001-02-23 Matsushita Electronics Industry Corp 半導体装置及びその製造方法
US6159845A (en) * 1999-09-11 2000-12-12 United Microelectronics Corp. Method for manufacturing dielectric layer
JP2001319928A (ja) * 2000-05-08 2001-11-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2002026016A (ja) * 2000-07-13 2002-01-25 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7790614B2 (en) 2005-03-25 2010-09-07 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2006269925A (ja) * 2005-03-25 2006-10-05 Toshiba Corp 半導体装置およびその製造方法
US8586447B2 (en) 2005-06-08 2013-11-19 Hitachi, Ltd. Semiconductor device and manufacturing method of the same
US8247902B2 (en) 2005-06-08 2012-08-21 Hitachi, Ltd. Semiconductor device and manufacturing method of the same
JP2006344703A (ja) * 2005-06-08 2006-12-21 Hitachi Ltd 半導体装置およびその製造方法
US7956439B2 (en) 2006-08-21 2011-06-07 Samsung Electronics Co., Ltd. Void boundary structures, semiconductor devices having the void boundary structures and methods of forming the same
US8420524B2 (en) 2006-08-21 2013-04-16 Samsung Electronics Co. Ltd. Void boundary structures, semiconductor devices having the void boundary structures and methods of forming the same
JP2009016790A (ja) * 2007-06-04 2009-01-22 Panasonic Corp 半導体装置および半導体装置の製造方法
JP2009094519A (ja) * 2007-10-09 2009-04-30 Applied Materials Inc Ｒｃ遅延を減少するために誘電体層にエアギャップを生成する方法及び装置
JP2009130126A (ja) * 2007-11-22 2009-06-11 Sharp Corp 半導体装置及びその製造方法
JP2009182203A (ja) * 2008-01-31 2009-08-13 Sharp Corp 半導体装置およびその製造方法
JP2008193104A (ja) * 2008-02-14 2008-08-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置
US8422837B2 (en) 2008-02-28 2013-04-16 Nec Corporation Semiconductor device
WO2009107742A1 (ja) * 2008-02-28 2009-09-03 日本電気株式会社 半導体装置
JP2010108953A (ja) * 2008-10-28 2010-05-13 Hitachi Ltd 半導体装置およびその製造方法
US8564090B2 (en) 2009-12-10 2013-10-22 Renesas Electronics Corporation Semiconductor device and method of manufacturing semiconductor device
US8513809B2 (en) 2010-05-12 2013-08-20 Elpida Memory, Inc. Semiconductor device
JP2012038961A (ja) * 2010-08-09 2012-02-23 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2013157481A (ja) * 2012-01-30 2013-08-15 Toshiba Corp 半導体装置及びその製造方法
KR102167603B1 (ko) * 2014-01-06 2020-10-19 삼성전자주식회사 배선 구조물 형성 방법 및 반도체 장치의 제조 방법
KR20150081620A (ko) * 2014-01-06 2015-07-15 삼성전자주식회사 배선 구조물 형성 방법 및 반도체 장치의 제조 방법
JP2017005227A (ja) * 2015-06-16 2017-01-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2018133586A (ja) * 2018-04-26 2018-08-23 大日本印刷株式会社 多層配線構造体
WO2020179494A1 (ja) * 2019-03-07 2020-09-10 ソニーセミコンダクタソリューションズ株式会社 半導体装置および撮像装置
TWI774113B (zh) * 2019-11-18 2022-08-11 日商索尼半導體解決方案公司 攝像元件及攝像元件之製造方法
WO2021100579A1 (ja) * 2019-11-18 2021-05-27 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像素子の製造方法

Similar Documents

Publication Publication Date Title
JP4956919B2 (ja) 半導体装置およびその製造方法
US7042095B2 (en) Semiconductor device including an interconnect having copper as a main component
US10304726B2 (en) Semiconductor device and manufacturing method thereof
US8420528B2 (en) Manufacturing method of a semiconductor device having wirings
JP4173374B2 (ja) 半導体装置の製造方法
US20060183317A1 (en) Semiconductor device and a method of manufacturing the same
JP2004193431A (ja) 半導体装置およびその製造方法
JP4068868B2 (ja) 半導体装置の製造方法
JP2005136152A (ja) 半導体装置の製造方法
JP5326949B2 (ja) 半導体装置
JP2012080133A (ja) 半導体装置の製造方法
JP2003332340A (ja) 半導体装置の製造方法
JP2004111795A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100601