JP2004193150A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2004193150A
JP2004193150A JP2002355451A JP2002355451A JP2004193150A JP 2004193150 A JP2004193150 A JP 2004193150A JP 2002355451 A JP2002355451 A JP 2002355451A JP 2002355451 A JP2002355451 A JP 2002355451A JP 2004193150 A JP2004193150 A JP 2004193150A
Authority
JP
Japan
Prior art keywords
insulating film
nitrogen
amorphous
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002355451A
Other languages
English (en)
Inventor
Masato Koyama
正人 小山
Akira Nishiyama
彰 西山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2002355451A priority Critical patent/JP2004193150A/ja
Priority to US10/726,705 priority patent/US20040178480A1/en
Publication of JP2004193150A publication Critical patent/JP2004193150A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】エピＨｉｇｈ−κのＳｉＯ２換算膜厚低減の可能性、良質な界面特性を保持しつつ、耐熱性を向上させ、不純物拡散耐性をも改善させたＨｉｇｈ−κ絶縁膜を有する半導体装置を提供する。
【解決手段】基板（１０）と、前記基板上に形成された絶縁膜（１１）と、前記絶縁膜上に形成された電極（１２）とを具備する半導体装置である。前記絶縁膜の前記基板側は、金属、シリコン及び酸素を含有するエピタキシャル結晶絶縁膜（１１ｃ）であり、前記絶縁膜の前記電極側は、窒素をさらに含有する非晶質絶縁膜（１１ｂ）であることを特徴とする。
【選択図】 図４

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に係り、特にＭＩＳ電界効果トランジスタ（ＭＩＳＦＥＴ）を備える半導体装置の製造方法に関する。
【０００２】
【従来の技術】
サブ０．１μｍ世代のＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｌｙ Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）デバイスにおけるゲート絶縁膜は、ＳｉＯ２換算で１．５ｎｍ以下の性能が要求されている。しかしながら、従来から用いられてきたゲート絶縁膜材料であるＳｉＯ２は、厚さが１．５ｎｍになると直接トンネル電流のために絶縁膜とは呼べない、導電体的な振る舞いを示すようになる。極薄膜化に伴なう絶縁特性の著しい劣化は、消費電力の増加につながるため、ＳｉＯ２は将来のデバイスでのゲート絶縁膜としての実用が不可能とされている。
【０００３】
そこで、ＳｉＯ２よりも比誘電率の高い材料（Ｈｉｇｈ−κ材料）を利用し、物理膜厚を厚くすることでリーク電流を抑えながら低いＳｉＯ２換算膜厚を実現する、いわゆるＨｉｇｈ−κゲート絶縁膜技術の開発がさかんに行なわれている。
【０００４】
特に、２００７年ごろの技術の目安とされる技術ノード５０ｎｍ以降の先端素子においては、ＳｉＯ２換算膜厚が１．０ｎｍ未満の性能を有するＨｉｇｈ−κゲート絶縁膜が要求されている。現在検討されている代表的なＨｉｇｈ−κ材料（ＨｆＯ２、Ａｌ２Ｏ３など）では、Ｓｉ基板との界面特性を改善するための界面層が必須とされる。界面層の比誘電率は低いため、ＳｉＯ２換算膜厚１ｎｍ以下の性能を実現することは極めて困難であると推測される。
【０００５】
こうした問題を解決するために、Ｓｉ基板上に直接Ｈｉｇｈ−κを接触させる、いわゆるエピタキシャルＨｉｇｈ−κ（エピＨｉｇｈ−κ）絶縁膜技術が開発されてきた。エピＨｉｇｈ−κでは、界面層を形成しなくとも優れた界面特性が得られることが報告されており、ＳｉＯ２換算膜厚を各段に低減することが可能である。一例として、比誘電率５０程度のＣｅＯ２をＳｉ上にエピタキシャル成長させたＭＩＳキャパシターにおいては、ＳｉＯ２換算０．３８ｎｍが実現されている。
【０００６】
Ｓｉ基板直上にエピタキシャル成長したＨｉｇｈ−κゲート絶縁膜は、極めて良好な界面電気特性を示すことが判明している（例えば、非特許文献１参照）。この文献には、ＳｒＴｉＯ／Ｓｉエピタキシャル系を用いたＭＩＳトランジスタにより、この系の界面電子移動度が理想的なＳｉＯ２と同等の性能を示すことが開示されている。
【０００７】
エピＨｉｇｈ−κは性能的には大変に優れているものの、その熱的安定性においては大きな課題を有している。例えばエピＨｉｇｈ−κ／Ｓｉ系では、ほとんどの場合、ＬＳＩ工程で用いられる高温アニールによってエピ構造が壊れてしまう。さらに、エピＨｉｇｈ−κは結晶質であることから不純物拡散に対する透明性が極めて高く、例えばゲート電極からの不純物拡散、あるいはゲート電極を構成する金属元素拡散などが生じるおそれがある。この場合には、ＭＩＳＦＥＴの活性領域に対して重大な損傷を与えてしまう可能性が高い。
【０００８】
なお、非エピタキシャルＨｉｇｈ−κへ窒素を添加して、Ｈｉｇｈ−κ絶縁膜全体を非晶質状態に保つ方法が提案されている（例えば、非特許文献２参照）。
【０００９】
【非特許文献１】
Ｓｃｉｅｎｃｅ，ｖｏｌ２９３（２００１）ｐ４６８
【００１０】
【非特許文献２】
Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，８０（２００２）ｐ３１８３
【００１１】
【発明が解決しようとする課題】
上述したように従来、基板としてのＳｉ上にエピＨｉｇｈ−κ絶縁膜を成膜するには、ＬＳＩ工程の高温プロセスよりもはるかに低い温度で行なわなければならず、エピＨｉｇｈ−κ絶縁膜は、熱性において深刻な問題を有していた。Ｓｉ基板上にＨｉｇｈ−κをエピタキシャル成長させるには、膜堆積過程に原理的な問題があったといえる。
【００１２】
エピＨｉｇｈ−κ絶縁膜は、将来の先端ＣＭＯＳデバイスに相応しい性能を有している。しかしながら、熱的安定性、不純物拡散耐性という本質的な問題が解決されない限り、製品に搭載される可能性は極めて低いといえる。
【００１３】
本発明は上述した問題点を考慮してなされたもので、その目的は、エピＨｉｇｈ−κのＳｉＯ２換算膜厚低減の可能性、良質な界面特性を保持しつつ、耐熱性を向上させ、不純物拡散耐性をも改善させたＨｉｇｈ−κ絶縁膜を有する半導体装置、およびその製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
本発明の一態様にかかる半導体装置は、基板と、
前記基板上に形成された絶縁膜と、
前記絶縁膜上に形成された電極とを具備し、
前記絶縁膜の前記基板側は、金属、シリコンおよび酸素を含有するエピタキシャル結晶絶縁膜であり、前記絶縁膜の前記電極側は、窒素をさらに含有する非晶質絶縁膜であることを特徴とする。
【００１５】
本発明の一態様にかかる半導体装置の製造方法は、基板上に、金属、シリコンおよび酸素を含有し、表面領域に窒素をさらに含む非晶質絶縁膜を形成する工程と、
前記非晶質絶縁膜に非酸化雰囲気中で熱処理を施すことにより、前記窒素含有領域を非晶質絶縁膜として残しつつ、前記窒素を含有しない領域を固相成長により結晶化して、前記非晶質絶縁膜の前記基板側に金属、シリコンおよび酸素を含有するエピタキシャル結晶絶縁膜を形成する工程と
を具備することを特徴とする。
【００１６】
【発明の実施の形態】
以下、図面を参照しつつ本発明の実施形態を説明する。
【００１７】
本発明の実施形態にかかる半導体装置における絶縁膜は、基板側と電極側とに異なる性質を有する。具体的には、絶縁膜の基板側は、金属、シリコンおよび酸素を含有するエピタキシャル結晶絶縁膜であり、電極側は、窒素をさらに含有する非晶質絶縁膜である。特に、基板側のエピタキシャル結晶絶縁膜は、非晶質Ｈｉｇｈ−κ膜／Ｓｉ構造を高温アニールして、固相成長により形成されたものである。
【００１８】
まず、非晶質Ｈｉｇｈ−κ膜／Ｓｉ構造を高温アニールして、固相成長によって結晶Ｈｉｇｈ−κをエピタキシャル成長させることができることを確認した。
【００１９】
Ｓｉ基板上に、スパッタ法により非晶質ＰｒＳｉｘＯｙ膜を１０ｎｍの膜厚で堆積し、その上にＣＶＤ法により膜厚２００ｎｍの多結晶Ｓｉ膜を堆積した。次いで、１０００℃で３０秒間、窒素雰囲気で熱処理した。こうして得られた構造の断面ＴＥＭ写真を、図１に示す。
【００２０】
図１の写真から明らかなように、熱処理を施すことによりＳｉ（１００）基板上に結晶質絶縁膜が、１０ｎｍ程度の膜厚でエピタキシャル成長している。ＥＤＸによる試料断面の組成分析によって、この固相エピタキシャル成長した結晶絶縁膜はＰｒＳｉｘＯｙであることが確認された。
【００２１】
次に、同様の手法によりＳｉ基板上に非晶質ＬａＳｉｘＯｙ膜および多結晶Ｓｉ膜を順次形成した。各膜の膜厚は、それぞれ１０ｎｍおよび１００ｎｍとした。得られた構造を１０００℃で３０秒間、窒素雰囲気で熱処理した後の断面ＴＥＭ写真を、図２に示す。前述の非晶質ＰｒＳｉｘＯｙ膜の場合と同様に、Ｓｉ（１００）基板上には、１０ｎｍ程度の厚さで結晶絶縁膜が固相成長によってエピタキシャルに成長していることがわかる。
【００２２】
いずれの場合も、結晶質絶縁膜は１０００℃という高温で固相成長により形成されているがゆえに、ＬＳＩの不純物活性化工程にも耐える構造であるといえる。１０００℃で固相成長が起きたことから、この構造が熱力学的に最も安定であることが示される。このような高温で形成されたエピＨｉｇｈ−κ絶縁膜／Ｓｉの界面構造は、当然ながら、その後に行なわれるＬＳＩ高温工程を経ても充分な安定性を維持することができる。通常、ＬＳＩ工程の高温プロセスは、９５０℃〜１２００℃の温度範囲が想定されるので、結晶質絶縁膜を固相成長させる熱処理も、こうした範囲の温度で行なわれることが望まれる。
【００２３】
高温工程で固相成長を実現するに当たって、非晶質膜／Ｓｉ基板構造のままでは、装置雰囲気からの酸素拡散によるＳｉ基板の酸化が起きるおそれがある。これを避けるために、固相成長のための高温アニールは、１×１０−３Ｔｏｒｒ以下の酸素分圧のもとで行なわれることが好ましい。あるいは、非晶質絶縁膜上に電極となる導電膜を形成してから高温アニールを行なった場合にも、Ｓｉ基板表面の酸化を避けることができる。
【００２４】
ここで、前述と同様の手法によりＳｉ基板上に、膜厚１０ｎｍの非晶質ＬａＳｉｘＯｙ膜を形成し、表面に導電膜を形成せずに１０００℃で３０秒間、酸素分圧が１×１０−２Ｔｏｒｒという条件で熱処理を行なった。得られた構造の断面ＴＥＭ写真を、図３に示す。
【００２５】
Ｓｉ基板とＬａＳｉｘＯｙ膜との間には、固相成長による結晶絶縁膜ではなく、ＳｉＯ２からなる界面層が生じていることが、図３の写真から明らかである。これは、熱処理雰囲気からＳｉ基板表面に拡散した酸素分子がＳｉ基板表面を酸化する過程と、結晶絶縁膜が固相成長する過程とが競合過程にあることを示している。酸化反応が優勢になってＳｉＯ２界面層が成長すると、固相成長が抑制されてしまう。
【００２６】
非晶質絶縁膜を非酸化雰囲気中で熱処理することにより、ＳｉＯ２界面層の成長を抑制して、耐熱性の高いエピＨｉｇｈ−κ結晶絶縁膜をＳｉ基板上に固相成長させることが原理的に製造可能であることが確認された。
【００２７】
エピＨｉｇｈ−κ結晶絶縁膜は耐熱性に優れるものの、不純物拡散に対する透明性が極めて高いという欠点を有している。そこで、電極側からの不純物あるいは金属元素の拡散を有効に防止して不純物拡散耐性を向上させるために、本発明の実施形態においては、エピＨｉｇｈ−κ絶縁膜の電極側を非晶質のままに維持する。熱処理前のＨｉｇｈ−κ絶縁膜の表面領域に窒素を含有させることによって、これを可能とした。不純物拡散耐性を高めることによって、例えばＭＩＳＦＥＴの場合には、活性領域を汚染から防ぐことができる。
【００２８】
図４を参照して、こうした絶縁膜の製造方法の一例を説明する。
【００２９】
まず、図４（ａ）に示すようにＳｉ基板１０上に、非晶質Ｈｉｇｈ−κ絶縁膜１１を堆積する。非晶質Ｈｉｇｈ−κ絶縁膜としては、例えば、また、Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｐｍ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，ＹｂおよびＬｕといったランタノイド金属を含有する酸化物またはシリケート、あるいはＨｆ、Ｚｒ、Ｔｉ等の酸化物またはシリケートなどが挙げられる。ここでの成膜方法は特に限定されず、ＣＶＤ法、スパッタ法、ＭＢＥ法、金属後酸化法などの任意の手法を採用することができる。
【００３０】
次いで、表面を励起状態の窒素に曝すことにより表面から所定の深さまで窒素を添加して、窒素添加領域１１ｂを形成する。具体的には、プラズマ窒化、リモートプラズマ窒化などの手法を採用して窒素を添加することができる。窒素添加領域１１ｂは、Ｈｉｇｈ−κ絶縁膜の固相成長フロントをピン止めして、それ以上の領域まで固相成長が進行するのを抑止する。すなわち、引き続いて非酸化雰囲気中で熱処理を行なうことによって、窒素未添加領域１１ａのみで固相成長してエピＨｉｇｈ−κ絶縁膜が得られる。
【００３１】
窒素添加の効果を充分に発揮させるために、ここで添加される窒素の濃度は、１５原子％以上とすることが望まれる。１５原子％未満の場合には、１０００℃程度の高温熱処理過程で膜は、窒素添加の効果が充分に得られずに結晶化するおそれがあり、明瞭なＨｉｇｈ−κ非晶質／エピＨｉｇｈ−κ結晶質積層構造を実現することができなくなる。
【００３２】
また、窒素添加領域１１ｂの厚さは、１ｎｍ以上２．５ｎｍ以下であることが好ましい。１ｎｍ未満の場合には、非晶質膜中を不純物が拡散するおそれがあり、不純物拡散を効率的に抑制することが困難となる。一方、２．５ｎｍを越えると、ＳｉＯ２換算膜厚が厚くなってしまうことから要求を満たせなくなる。
【００３３】
窒素添加領域１１ｂを有する非晶質Ｈｉｇｈ−κ絶縁膜１１は、窒素を含まない雰囲気中で金属シリケート膜を堆積した後、雰囲気を窒素に変更することによって形成することもできる。金属シリケートとしてＨｆシリケートを堆積する場合には、例えばＡｒ／Ｏ２雰囲気中、スパッタ法等により窒素を含まない非晶質Ｈｉｇｈ−κ絶縁膜を堆積する。次いで、Ａｒ／Ｏ２／Ｎ２雰囲気中、窒素の圧力が全圧の１／２０〜１／１０程度の雰囲気で窒素を含む領域を堆積することによって、上述したような窒素添加領域１１ｂを表面に有する非晶質Ｈｉｇｈ−κ絶縁膜１１を形成することができる。
【００３４】
その後、非酸化雰囲気を確保するために、図４（ｂ）に示すように電極となる多結晶Ｓｉ膜１２を堆積する。すでに説明したように、１×１０−３Ｔｏｒｒ以下の酸素分圧のもとで熱処理が行なわれる場合には、これによって非酸化雰囲気が得られるので多結晶Ｓｉ膜１２を形成しなくてもよい。
【００３５】
さらに、９５０℃〜１２００℃の温度で１秒〜３０分程度熱処理することによって、窒素未添加領域１１ａのみで固相反応が生じて、図４（ｃ）に示すような非晶質Ｈｉｇｈ−κ絶縁膜１１ｂ／結晶質Ｈｉｇｈ−κ絶縁膜１１ｃ／Ｓｉ構造１０が得られる。ここで熱処理時間に関しては、固相成長を完全に完了させる観点からは３０分程度と長い方が好ましい。また、ＬＳＩの工程数をできる限り減らしたい場合には、固相成長を不純物活性化工程を兼ねて行なうことも可能である。この場合には１秒程度の熱処理となるが、この程度の熱処理でも固相成長はほぼ完全に完了している。
【００３６】
非晶質Ｈｉｇｈ−κ絶縁膜１１としてＨｆシリケート（ＨｆＳｉｘＯｙ）を用い、上述した工程にしたがって非晶質Ｈｉｇｈ−κ絶縁膜／結晶質Ｈｉｇｈ−κ絶縁膜／Ｓｉ構造を形成した。得られた構造の断面ＴＥＭ写真を、図５に示す。図５の写真から明らかなように、Ｓｉ基板にはＨｆシリケート（結晶ＨｆＳｉＯ）が固相エピタキシャル成長している。結晶質層は窒素が添加された膜の中央付近で成長を停止していて、膜の上半分は非晶質（非晶質ＨｆＳｉＯＮ）になっていることがわかる。具体的には、非晶質層の厚さは、２ｎｍ程度であった。
【００３７】
また、結晶質層における単結晶の大きさは、１００ｎｍ程度であることが確認された。固相成長により形成された結晶絶縁膜における単一の結晶の大きさは、典型的には１００ｎｍ以上であり、将来のＭＩＳＦＥＴのゲート長よりも大きい結晶領域を有する。このことは、一つのトランジスタに含まれる結晶絶縁膜が単一の結晶からなることを意味している。こうした単結晶絶縁膜は、非晶質絶縁膜や多結晶絶縁膜などと比較して、結晶欠陥が極めて少ない。半導体装置の長期信頼性は絶縁膜中のミクロスコピックな結晶欠陥に支配されることから、本発明の実施形態にかかる構造が極めて高い性能を示すことが示唆される。
【００３８】
図５に示される非晶質Ｈｉｇｈ−κ絶縁膜／結晶質Ｈｉｇｈ−κ絶縁膜／Ｓｉ構造のＭＩＳキャパシターについて、ＣＶ特性およびＩＶ特性を調べ、得られた結果を図６および図７に示した。
【００３９】
図６に示されるように、Ｖｆｂ（フラットバンド電圧）は０．８Ｖ程度であり、ヒステリシスは１０ｍＶ未満である。このように、図５に示したエピＨｉｇｈ−κ／Ｓｉ基板界面は、理想的な電気的特性を示すことが明らかであり、固相成長によるエピ界面は高品質であることがわかる。
【００４０】
また、図７に示されるように、図５に示したエピＨｉｇｈ−κ／Ｓｉ基板構造は、極めて低い漏れ電流特性を有している。具体的には、従来のＳｉＯ２膜に対してリーク電流を３桁以上低減することができた。
【００４１】
さらに、図５に示した表面領域に非晶質領域を有する絶縁膜について、多結晶Ｓｉからの不純物拡散耐性を調べた。具体的には、多結晶Ｓｉに添加された高濃度のボロン不純物が、絶縁膜を通してＳｉ基板につきぬけた濃度を測定し、裏面ＳＩＭＳの実験結果を図８のグラフに曲線ａとして示す。図中、曲線ｂは、非晶質領域を有しない絶縁膜についての結果である。
【００４２】
ボロンは、原子半径が小さく物質中の拡散速度が最も速い元素のうちの一つであるので、ボロン拡散耐性は、その他の不純物拡散耐性を推測する良好な目安となる。
【００４３】
図８のグラフ中、約２６００Å以下の領域はＳｉ基板であり、２６００〜３０００Åの領域は絶縁膜であり、３０００Å以上の領域が多結晶Ｓｉである。グラフの横軸は、Ｓｉのエッチングレートをもとに記載してあり、絶縁膜の部分では１／１０以下にエッチングレートが低下している。したがって、実際の絶縁膜厚は３０Å程度である。絶縁膜の表面領域に非晶質部分を有する本発明の実施形態にかかる構造の場合には、曲線ａに示されるようにＳｉ基板へのボロンの拡散はほとんど見られない。
【００４４】
これに対して、絶縁膜全体が結晶化している場合には、曲線ｂに示されるように、著しいＳｉ基板へのボロン拡散が確認された。これは、絶縁膜の全体が結晶化することによって、その結晶粒界が不純物の高速拡散経路となることを示唆しており、非晶質膜がこの高速拡散経路を閉じることを意味する。
【００４５】
窒素を添加することによりＨｉｇｈ−κ絶縁膜の表面領域に非晶質部分を維持するに当たっては、窒素添加領域の深さによって最終的な非晶質Ｈｉｇｈ−κ膜の厚さが決定される。このため、その制御性に優れた励起窒素を用いた表面窒化法を採用して窒化を行なうことが最も望ましい。窒素を含まないＨｉｇｈ−κと窒素を含むＨｉｇｈ−κ層とを、膜厚を制御しつつ連続的に堆積して非晶質絶縁膜を形成した後、非酸化雰囲気中でアニールした場合も、上述したような効果を得ることができる。
【００４６】
以上、ＰｒやＬａといった希土類系材料、および遷移金属Ｈｆの珪酸物を例に挙げて本発明の実施形態を説明したが、本発明はこれに限定されるものではない。希土類金属一般、遷移金属Ｚｒ，Ｔｉにおいても同様の効果は再現でき、その形態は、シリコンを含まない金属酸化物であってもよい。
【００４７】
本発明の実施形態にかかる非晶質絶縁膜／結晶絶縁膜（エピＨｉｇｈ−κ）／Ｓｉ構造は、ＳｉＯ２換算膜厚を低減できる点において、従来のエピＨｉｇｈ−κの利点をおおむね受け継ぐことができる。従来のエピＨｉｇｈ−κ以外のＨｉｇｈ−κゲート絶縁膜では、Ｓｉ基板との界面特性を改善するためにＳｉＯ２のような比誘電率の低い材料を積層系に加えなければならず、この低誘電率層が全体のＳｉＯ２換算膜厚を支配していた。
【００４８】
これに対して、本発明の実施形態においては、非晶質絶縁膜は比較的高い比誘電率を有し、積層系のＳｉＯ２換算膜厚を低いままに保つことが可能となった。本発明の実施形態にかかる非晶質絶縁膜の比誘電率が高いのは、この層がＨｉｇｈ−κ膜に窒素が添加されたＨｉｇｈ−κ材料であることに起因する。
【００４９】
基板側がエピタキシャル結晶であり、電極側が非晶質からなる本発明の実施形態にかかる絶縁膜は、ＭＩＳＦＥＴのゲート絶縁膜として好適に用いることができる。図９には、こうしたＭＩＳＦＥＴを含む本発明の実施形態にかかる半導体装置の断面図を示す。
【００５０】
図示する半導体装置においては、素子分離絶縁膜２２が形成された基板２１上に、ゲート絶縁膜２６を介してゲート電極２７が配置されている。基板２１としては、ＳｉおよびＧｅの少なくとも一方からなる基板を用いることができ、ここではシリコン基板を用いた。シリコン基板２１内のゲート絶縁膜２６を挟む位置には、高濃度不純物拡散領域からなるソース／ドレイン拡散領域２４が形成され、これらによってＭＯＳトランジスタが構成される。
【００５１】
ゲート絶縁膜２６は、すでに説明したように基板２１側がエピＨｉｇｈ−κ結晶であり、ゲート長以下の寸法の単結晶が含まれる。一方、ゲート絶縁膜２６のゲート電極２７側は非晶質である。こうしたゲート絶縁膜２６は、上述したような手法により形成することができる。ゲート絶縁膜２６上には、常法によりゲート電極２７を堆積する。例えば、減圧ＣＶＤ法による多結晶Ｓｉあるいは多結晶ＳｉＧｅ堆積、あるいはＣＶＤ法によるＴｉＮなどの高融点金属窒化物を堆積して、ゲート電極２７を形成することができる。
【００５２】
次いで、ゲート電極２７およびゲート絶縁膜２６を常法により加工した後、浅い接合２４、ＳｉＮなどからなるゲート側壁２８、深い接合２３、およびサリサイド２５を形成して、図９に示すような構造の半導体装置が得られる。
【００５３】
ゲート絶縁膜２６は、基板２１側がエピＨｉｇｈ−κ結晶であるので熱的安定性に優れ、ゲート電極２７側が非晶質であることに起因して不純物拡散耐性も高い。しかも、ＳｉＯ２換算膜厚は十分に低減されるのみならず、ゲート絶縁膜２６とＳｉ基板２１との界面特性も良好である。このように、従来のＨｉｇｈ−κ絶縁膜の利点は維持しつつ、従来の問題点は全て解決することができた。
【００５４】
上述したようなエピＨｉｇｈ−κ結晶／非晶質絶縁膜は、キャパシター絶縁膜として用いることもでき、この場合にはリーク電流の低減という効果が得られる。
【００５５】
【発明の効果】
以上詳述したように本発明によれば、エピＨｉｇｈ−κのＳｉＯ２換算膜厚低減の可能性、良質な界面特性を保持しつつ、耐熱性を向上させ、不純物拡散耐性をも改善させたＨｉｇｈ−κ絶縁膜を有する半導体装置およびその製造方法が提供される。
【００５６】
本発明により、優れた特性を備えたエピＨｉｇｈ−κ絶縁膜が実現可能となった。かかるエピＨｉｇｈ−κ絶縁膜は、高速で低消費電力な先端シリコンＣＭＯＳデバイス実用化に大きく貢献することが予測され、その工業的価値は絶大である。
【図面の簡単な説明】
【図１】本発明の一実施形態にかかる絶縁膜におけるエピタキシャルＨｉｇｈ−κ絶縁膜の一例を示す断面ＴＥＭ写真。
【図２】本発明の他の実施形態にかかる絶縁膜におけるエピタキシャルＨｉｇｈ−κ絶縁膜の他の例を示す断面ＴＥＭ写真。
【図３】従来の絶縁膜における熱処理後の断面ＴＥＭ写真。
【図４】本発明の一実施形態にかかる絶縁膜の形成方法を表わす断面図。
【図５】本発明の他の実施形態にかかる絶縁膜におけるエピタキシャルＨｉｇｈ−κ絶縁膜を示す断面ＴＥＭ写真。
【図６】本発明の他の実施形態にかかる絶縁膜の容量−電圧特性を表わすグラフ図。
【図７】本発明の他の実施形態にかかる絶縁膜の電流−電圧特性を表わすグラフ図。
【図８】絶縁膜のＳＩＭＳ分析実験結果。
【図９】本発明の一実施形態にかかる半導体装置の断面模式図。
【符号の説明】
１０…Ｓｉ基板
１１…非晶質Ｈｉｇｈ−κ絶縁膜
１１ａ…窒素未添加領域
１１ｂ…窒素添加領域
１１ｃ…結晶質Ｈｉｇｈ−κ絶縁膜
２１…基板
２２…素子分離領域
２３…深い拡散層
２４…浅い拡散層
２５…サリサイド
２６…ゲート絶縁膜
２７…ゲート電極
２８…ゲート側壁

Claims (12)

  1. 基板と、
    前記基板上に形成された絶縁膜と、
    前記絶縁膜上に形成された電極とを具備し、
    前記絶縁膜の前記基板側は、金属、シリコンおよび酸素を含有するエピタキシャル結晶絶縁膜であり、前記絶縁膜の前記電極側は、窒素をさらに含有する非晶質絶縁膜であることを特徴とする半導体装置。
  2. 前記絶縁膜における前記非晶質絶縁膜中の窒素濃度は、１５原子％以上であることを特徴とする請求項１に記載の半導体装置。
  3. 前記金属は、Ｚｒ、Ｈｆ、Ｔｉ、およびランタノイド系元素からなる群から選択される少なくとも１種を含む請求項１または２に記載の半導体装置。
  4. 前記基板は、ソース・ドレイン領域を有し、
    前記絶縁膜は、前記ソース・ドレイン領域に挟まれたゲート絶縁膜であり、
    前記電極はゲート電極であることを特徴とする請求項１または２に記載の半導体装置。
  5. 前記ゲート絶縁膜における前記エピタキシャル結晶絶縁膜は、ゲート長よりも大きな単結晶を含有することを特徴とする請求項４に記載の半導体装置。
  6. 基板上に、金属、シリコンおよび酸素を含有し、表面領域に窒素をさらに含む非晶質絶縁膜を形成する工程と、
    前記非晶質絶縁膜に非酸化雰囲気中で熱処理を施すことにより、前記窒素含有領域を非晶質絶縁膜として残しつつ、前記窒素を含有しない領域を固相成長により結晶化して、前記非晶質絶縁膜の前記基板側に金属、シリコンおよび酸素を含有するエピタキシャル結晶絶縁膜を形成する工程と
    を具備することを特徴とする半導体装置の製造方法。
  7. 前記窒素は、１５原子％以上の濃度で前記非晶質絶縁膜の前記表面領域に含有されることを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記表面領域に窒素を含有する非晶質絶縁膜は、金属シリケート膜を堆積し、この金属シリケート膜を励起状態の窒素に曝すことにより形成されることを特徴とする請求項６または７に記載の半導体装置の製造方法。
  9. 前記表面領域に窒素を含む非晶質絶縁膜は、窒素雰囲気中で金属シリケート膜を堆積することにより形成されることを特徴とする請求項６または７に記載の半導体装置の製造方法。
  10. 前記熱処理が行なわれる前記非酸化雰囲気は、酸素分圧が１×１０−３Ｔｏｒｒ以下の雰囲気であることを特徴とする請求項６乃至９のいずれか１項に記載の半導体装置の製造方法。
  11. 前記熱処理が行なわれる前記非酸化雰囲気は、表面領域に窒素を含む非晶質絶縁膜を形成後、連続して前記絶縁膜上に電極を形成することにより得られることを特徴とする請求項６乃至９のいずれか１項に記載の半導体装置の製造方法。
  12. 前記熱処理は、９５０℃以上１２００℃以下の温度で行なわれることを特徴とする請求項６乃至１１のいずれか１項に記載の半導体装置の製造方法。
JP2002355451A 2002-12-06 2002-12-06 半導体装置および半導体装置の製造方法 Pending JP2004193150A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002355451A JP2004193150A (ja) 2002-12-06 2002-12-06 半導体装置および半導体装置の製造方法
US10/726,705 US20040178480A1 (en) 2002-12-06 2003-12-04 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002355451A JP2004193150A (ja) 2002-12-06 2002-12-06 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2004193150A true JP2004193150A (ja) 2004-07-08

Family

ID=32756148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002355451A Pending JP2004193150A (ja) 2002-12-06 2002-12-06 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20040178480A1 (ja)
JP (1) JP2004193150A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114747A (ja) * 2004-10-15 2006-04-27 Seiko Epson Corp 半導体装置の製造方法
KR100687903B1 (ko) 2004-12-30 2007-02-27 주식회사 하이닉스반도체 반도체 소자의 유전막 형성 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6124620A (en) * 1998-05-14 2000-09-26 Advanced Micro Devices, Inc. Incorporating barrier atoms into a gate dielectric using gas cluster ion beam implantation
JP3295931B2 (ja) * 1999-04-28 2002-06-24 日本電気株式会社 半導体装置の製造方法
US6891231B2 (en) * 2001-06-13 2005-05-10 International Business Machines Corporation Complementary metal oxide semiconductor (CMOS) gate stack with high dielectric constant gate dielectric and integrated diffusion barrier
US6642131B2 (en) * 2001-06-21 2003-11-04 Matsushita Electric Industrial Co., Ltd. Method of forming a silicon-containing metal-oxide gate dielectric by depositing a high dielectric constant film on a silicon substrate and diffusing silicon from the substrate into the high dielectric constant film
US20030080389A1 (en) * 2001-10-31 2003-05-01 Jerry Hu Semiconductor device having a dielectric layer with a uniform nitrogen profile
JP4102072B2 (ja) * 2002-01-08 2008-06-18 株式会社東芝 半導体装置
US6566205B1 (en) * 2002-01-11 2003-05-20 Taiwan Semiconductor Manufacturing Company Method to neutralize fixed charges in high K dielectric
US7535066B2 (en) * 2002-01-23 2009-05-19 Texas Instruments Incorporated Gate structure and method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114747A (ja) * 2004-10-15 2006-04-27 Seiko Epson Corp 半導体装置の製造方法
KR100687903B1 (ko) 2004-12-30 2007-02-27 주식회사 하이닉스반도체 반도체 소자의 유전막 형성 방법

Also Published As

Publication number Publication date
US20040178480A1 (en) 2004-09-16

Similar Documents

Publication Publication Date Title
TWI364068B (en) Nitrogen-containing field effect transistor gate stack containing a threshold voltage control layer formed via deposition of a metal oxide
US7824990B2 (en) Multi-metal-oxide high-K gate dielectrics
JP4047075B2 (ja) 半導体装置
US6914312B2 (en) Field effect transistor having a MIS structure and method of fabricating the same
TWI321832B (en) Semiconductor device, and method for manufacturing the same
CN100367513C (zh) 在硅衬底上层叠栅极绝缘膜和栅极电极的半导体器件及其制造方法
JP5203133B2 (ja) 半導体デバイスの製造方法
US20050070123A1 (en) Method for forming a thin film and method for fabricating a semiconductor device
JP4939960B2 (ja) 半導体装置およびその製造方法
JP3688631B2 (ja) 半導体装置の製造方法
JP4521327B2 (ja) 半導体装置の製造方法
JP2003179049A (ja) 絶縁膜形成方法、半導体装置及びその製造方法
US7851383B2 (en) Method and system for forming a controllable gate oxide
WO2011057494A1 (zh) 一种制造半导体器件的方法及半导体器件
JP2006086511A (ja) 半導体装置
JP4120938B2 (ja) 高誘電率絶縁膜を有する半導体装置とその製造方法
KR100687153B1 (ko) 반도체 장치 및 그 제조 방법
US7944004B2 (en) Multiple thickness and/or composition high-K gate dielectrics and methods of making thereof
KR100788361B1 (ko) 모스펫 소자의 형성 방법
JP3647785B2 (ja) 半導体装置の製造方法
Lee et al. Improving Interface State Density and Thermal Stability of High-$\kappa $ Gate Stack Through High-Vacuum Annealing on Si 0.5 Ge 0.5
WO2004107451A1 (ja) Ｍｉｓ型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法
JP2004186567A (ja) 半導体装置および半導体装置の製造方法
CN110993603A (zh) 半导体结构及其形成方法
JPWO2005074037A1 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040609

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060801

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061128