JP2004184978A - Planar display substrate - Google Patents
Planar display substrate Download PDFInfo
- Publication number
- JP2004184978A JP2004184978A JP2003301478A JP2003301478A JP2004184978A JP 2004184978 A JP2004184978 A JP 2004184978A JP 2003301478 A JP2003301478 A JP 2003301478A JP 2003301478 A JP2003301478 A JP 2003301478A JP 2004184978 A JP2004184978 A JP 2004184978A
- Authority
- JP
- Japan
- Prior art keywords
- pixel control
- control element
- substrate
- pixel
- flat display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 397
- 238000004519 manufacturing process Methods 0.000 claims description 32
- 239000003086 colorant Substances 0.000 claims description 25
- 230000002829 reductive effect Effects 0.000 abstract description 24
- 238000011161 development Methods 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 94
- 239000011295 pitch Substances 0.000 description 94
- 229920005989 resin Polymers 0.000 description 69
- 239000011347 resin Substances 0.000 description 69
- 238000000034 method Methods 0.000 description 60
- 229920006352 transparent thermoplastic Polymers 0.000 description 53
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 47
- 229910052710 silicon Inorganic materials 0.000 description 47
- 239000010703 silicon Substances 0.000 description 47
- 230000007246 mechanism Effects 0.000 description 39
- 239000002390 adhesive tape Substances 0.000 description 37
- 239000000853 adhesive Substances 0.000 description 28
- 230000001070 adhesive effect Effects 0.000 description 28
- 239000004973 liquid crystal related substance Substances 0.000 description 28
- 238000012546 transfer Methods 0.000 description 27
- 239000010409 thin film Substances 0.000 description 19
- 238000012545 processing Methods 0.000 description 17
- 238000005520 cutting process Methods 0.000 description 16
- 238000010438 heat treatment Methods 0.000 description 15
- 239000000463 material Substances 0.000 description 15
- 239000002184 metal Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 238000003825 pressing Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 11
- 238000005488 sandblasting Methods 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 238000004377 microelectronic Methods 0.000 description 8
- 238000000059 patterning Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 239000011521 glass Substances 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- 239000012790 adhesive layer Substances 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- 238000007650 screen-printing Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229910021419 crystalline silicon Inorganic materials 0.000 description 4
- 238000006073 displacement reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000011888 foil Substances 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 238000001179 sorption measurement Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920006254 polymer film Polymers 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229920005992 thermoplastic resin Polymers 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 239000004820 Pressure-sensitive adhesive Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000004040 coloring Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000001338 self-assembly Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/129—Chiplets
Abstract
Description
本発明は、液晶ディスプレイや有機ＥＬディスプレイ等の平面ディスプレイ基板に関し、特に、画素制御素子が複数の画素を制御する画素制御素子である平面ディスプレイ基板に関する。 The present invention relates to a flat display substrate such as a liquid crystal display and an organic EL display, and more particularly, to a flat display substrate in which a pixel control element is a pixel control element that controls a plurality of pixels.
液晶ディスプレイや有機ＥＬディスプレイに代表されるディスプレイは、ガラス基板（第１の基板ともアレイ基板とも呼ばれる）上に化学気相堆積法（ＣＶＤ法；Chemical Vapor Deposition）等により絶縁膜、半導体膜等が順次堆積され、半導体集積回路を作製するのと同じ工程を経て、画面を構成する各画素近傍に、薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）等の微小電子デバイスが形成される。この微小電子デバイスで各画素のオン、オフ、濃淡などを制御することにより、ディスプレイ画像が構成される。すなわち、実際に平面ディスプレイに使用するガラス基板上において直接、ＴＦＴ等の能動電子デバイスが作製されている。しかし、昨今の大画面化への需要に対応するため、ディスプレイ面積を拡大させようとすると、以下の問題点があった。 In a display represented by a liquid crystal display or an organic EL display, an insulating film, a semiconductor film, and the like are formed on a glass substrate (also called a first substrate or an array substrate) by a chemical vapor deposition (CVD) method or the like. Microelectronic devices such as thin film transistors (TFTs) are formed in the vicinity of each pixel constituting the screen through the same steps as those for sequentially depositing and manufacturing a semiconductor integrated circuit. By controlling on / off, shading, etc. of each pixel with this microelectronic device, a display image is formed. That is, active electronic devices such as TFTs are manufactured directly on a glass substrate actually used for a flat display. However, in order to respond to the recent demand for a large screen, an attempt to enlarge the display area has the following problems.
第一に、平面ディスプレイの拡大に伴い、平面ディスプレイ基板上に微小電子デバイスを作製するＣＶＤ装置等の製造装置を必然的に巨大化させることとなる。また、微小電子デバイス作製の工程が多いため、前述のように巨大化させた製造装置が複数台必要となり、なおかつ、それらを設置するクリーンルームも巨大化させる必要がある。その結果として、製造コストの低減が困難な状況となっていた。 First, with the enlargement of the flat display, a manufacturing apparatus such as a CVD apparatus for manufacturing a microelectronic device on a flat display substrate is inevitably increased in size. In addition, since there are many steps for fabricating a microelectronic device, a plurality of manufacturing apparatuses which are enlarged as described above are required, and a clean room for installing them is also required to be enlarged. As a result, it has been difficult to reduce the manufacturing cost.
第二に、ガラス基板が耐えられる３００℃程度の低温における堆積薄膜で作製可能なアモルファス・シリコン（ａ−Ｓｉ）膜などが半導体膜として使用されているため、結晶シリコンを使用する半導体電子デバイスに較べ動作性能が劣る。これを解決するために、例えばＴＦＴの移動度を向上させてその動作性能を向上させるよう、堆積されたａ−Ｓｉ膜をレーザー照射により溶融させてポリ・シリコン（ｐｏｌｙ−Ｓｉ）を形成し、そのｐｏｌｙ−Ｓｉ膜を用いて移動度が大きいＴＦＴを作ることも検討されている。特に、各画素にそれぞれ個別に制御された電流を流すことで発光させる有機ＥＬによるディスプレイでは、ａ−Ｓｉ ＴＦＴの動作機能では不十分であるとの考えが一般的であり、この点でもレーザー溶融ｐｏｌｙ−Ｓｉ膜への期待が拡がっている。しかし、レーザー溶融ｐｏｌｙ−Ｓｉ膜の作製は高コストであるため、限られた範囲でのみ使用されることが前提とされている。また、ａ−Ｓｉ ＴＦＴにおいても画面対角寸法が４０インチ以上となると、ａ−Ｓｉ膜堆積とそれに続くパターン転写工程などの困難さ及び工程コストが共に増大することとなっていた。 Secondly, since an amorphous silicon (a-Si) film or the like that can be formed as a deposited thin film at a low temperature of about 300 ° C. which can withstand a glass substrate is used as a semiconductor film, the semiconductor electronic device using crystalline silicon is used. Operation performance is inferior. In order to solve this, for example, a deposited a-Si film is melted by laser irradiation to form poly-silicon (poly-Si) so as to improve the mobility of the TFT and improve its operation performance, for example. It has been studied to manufacture a TFT having high mobility using the poly-Si film. In particular, it is generally considered that the operation function of the a-Si TFT is not sufficient for a display using an organic EL in which light is emitted by applying a current individually controlled to each pixel. Expectations for poly-Si films are expanding. However, since the production of a laser-melted poly-Si film is expensive, it is assumed that it is used only in a limited range. Also, when the screen diagonal dimension of the a-Si TFT is 40 inches or more, both the difficulty and the process cost of the a-Si film deposition and the subsequent pattern transfer step increase.
第三に、ガラス板を基板として用いるディスプレイにおいては、画面サイズが４０インチ乃至１００インチともなると、ガラス基板の強度を持たせるために板厚を増大させることとなるため、ディスプレイ全体の装置重量が増大してしまい、さらに、これを安定的に設置するために装置構造を大きくする必要があると同時に、これらに必要なコストも上昇してしまっていた。 Third, in a display using a glass plate as a substrate, when the screen size is 40 inches to 100 inches, the plate thickness is increased in order to have the strength of the glass substrate. In addition, it has been necessary to increase the structure of the apparatus in order to stably install the apparatus, and at the same time, the cost required for these apparatuses has also increased.
上記の問題点を解決するものとして、ＴＦＴ等の微小電子デバイスを、ガラス基板ではない別の基板に予め多量に作製し、それをガラス基板上の所定の位置に実装する技術が既に開示されている（例えば、非特許文献１、特許文献１、特許文献２を参照）。 As a solution to the above problem, a technique has been disclosed in which a large number of microelectronic devices such as TFTs are formed in advance on a different substrate other than the glass substrate, and the microelectronic devices are mounted at predetermined positions on the glass substrate. (For example, see Non-Patent Document 1, Patent Document 1, and Patent Document 2).
非特許文献１には、平面ディスプレイ基板上に画素制御素子（微小電子デバイス）がはまり込む型を作製し、予め別の場所にて多量に作製しておいた画素制御素子を液体とともに流し込むことで実装する方法が開示されている。しかしながら、液体と共に流し込む画素制御素子の量に対して、ディスプレイ基板上の型にうまく入り込む画素制御素子の比率が低いため、実用的ではない。さらに、上記の比率を見込んだ多量の画素制御素子を、ディスプレイ基板に流し込むために、配置されなかった余剰の画素制御素子を回収する必要がある。また、液体と共に流し込む時及び余剰分の回収時において、画素制御素子が直接、ディスプレイ基板上を移動するために、ディスプレイ基板を損傷する恐れがある。 Non-Patent Document 1 discloses a method in which a pixel control element (microelectronic device) is formed on a flat display substrate, and a large amount of the pixel control element prepared in another place is poured together with a liquid. A method of implementation is disclosed. However, it is not practical because the ratio of the pixel control element that successfully enters the mold on the display substrate to the amount of the pixel control element that flows together with the liquid is low. Further, in order to pour a large number of pixel control elements in consideration of the above ratio into the display substrate, it is necessary to collect surplus pixel control elements that are not arranged. In addition, when the liquid crystal is poured together with the liquid and when the surplus is collected, the pixel control element moves directly on the display substrate, and thus the display substrate may be damaged.
一方、特許文献１においては、画素制御素子を平面ディスプレイ基板上における配列ピッチに関連付けてシリコン基板上に形成し、ディスプレイ基板の選択転写される位置に、画素制御素子（微小電子デバイス）がはまり込む凹部を形成し、ディスプレイ基板上にシリコン基板の画素制御素子群を位置合わせした後、紫外線照射を行うことにより、転写したい画素制御素子と別の基板との接着剤の接着力を選択的に弱め、ディスプレイ基板の凹部へ画素制御素子をはめ込む方法が開示されている。また、凹部に接着剤層を形成し、画素制御素子を固定する方法も合わせて開示されている。 On the other hand, in Patent Document 1, a pixel control element is formed on a silicon substrate in association with an arrangement pitch on a flat display substrate, and the pixel control element (microelectronic device) fits into a position of the display substrate to be selectively transferred. After forming a recess and aligning the pixel control element group of the silicon substrate on the display substrate, ultraviolet irradiation is performed to selectively weaken the adhesive force of the adhesive between the pixel control element to be transferred and another substrate. Discloses a method of fitting a pixel control element into a concave portion of a display substrate. Also disclosed is a method of forming an adhesive layer in a concave portion and fixing a pixel control element.
しかし、画素制御素子を凹部にはめ込むために、凹部は画素制御素子よりも若干大きく形成されることとなり、この大きさの違いによって凹部において画素制御素子にずれが生じ、後の配線工程が困難となる。これを防止するために、画素制御素子と凹部との大きさの違いを小さくすると、わずかな位置ズレにより画素制御素子が傾いてはまり込む可能性がある。したがって、凹部の形成や画素制御素子の位置決めを極めて高精度に行う必要があり、現実的なものではない。また、凹部に接着剤層を形成して固定する場合は、画素制御素子を接着剤層に密着させる際、接着剤層にわずかでもにじみが生じると、近辺の他の画素制御素子も密着させてしまうという危険性がある。そのため、接着剤を極めて微量にかつ極めて正確な位置に塗布することが必要であり、相当なコスト高の原因となる。 However, in order to fit the pixel control element into the concave portion, the concave portion is formed to be slightly larger than the pixel control element, and the difference in size causes a shift in the pixel control element in the concave portion, which makes the subsequent wiring process difficult. Become. If the difference in size between the pixel control element and the concave portion is reduced to prevent this, the pixel control element may be inclined and fit due to a slight displacement. Therefore, it is necessary to perform the formation of the concave portion and the positioning of the pixel control element with extremely high accuracy, which is not practical. Also, when an adhesive layer is formed and fixed in the concave portion, when the pixel control element is brought into close contact with the adhesive layer, even if the adhesive layer slightly bleeds, the other pixel control elements in the vicinity are also brought into close contact. There is a danger of getting lost. Therefore, it is necessary to apply the adhesive in a very small amount and at a very accurate position, which causes a considerable increase in cost.
上述のように、非特許文献１においては、ディスプレイ基板上への画素制御素子の配置の成功率に問題があるばかりでなく、配置されなかった余剰の画素制御素子を除去、回収を行う必要があり、結果として、製造コストの低減を可能とする方法とはなっていない。また、余剰の画素制御素子の除去回収時に、ディスプレイ基板を損傷する恐れがある。 As described above, in Non-Patent Document 1, not only is there a problem with the success rate of arranging the pixel control elements on the display substrate, but also it is necessary to remove and collect excess pixel control elements that have not been arranged. Yes, as a result, it is not a method that can reduce the manufacturing cost. Further, there is a possibility that the display substrate may be damaged when removing and collecting the surplus pixel control elements.
一方、特許文献１の手法では、画素制御素子と凹部との大きさの違いによって、画素制御素子が凹部内においてズレを生じたり、凹部に傾いてはまり込んだりする可能性があり、これらを防止するためには極めて高精度な位置決めを行うとともに、場合によっては一つずつ位置ズレの程度を確認する必要があり、コスト低減が図られない。さらに、凹部に接着剤層を形成する場合は、接着剤層がにじみ出ることを防止するため、塗布量及び塗布位置を高精度に制御する必要があり、この点においてもコスト高の原因となっている。また、紫外線照射を行うことにより、転写したい画素制御素子と別の基板との接着剤の接着力を選択的に弱めるにあたり、紫外線ビームを画素制御素子と同じ形状として照射することは困難であるため、実際は画素制御素子より大きなビーム径で照射することが予測される。この場合、選択された画素制御素子に隣接する未選択の画素制御素子の接着力を周辺から少しずつ弱めることとなり、特に選択順が遅い画素制御素子においては、選択前にすでに接着力が弱まってしまい、未選択の画素制御素子の配置を誤って乱すことによる位置ズレや落下の原因となる。特許文献１においては、転写の際に画素制御素子の全数を下に向けた状態で紫外線照射を行うため、このような画素制御素子が落下する危険性を有することは重大な問題である。 On the other hand, in the method of Patent Document 1, the pixel control element may be displaced in the concave portion or may be inclined and fit into the concave portion due to a difference in size between the pixel control element and the concave portion. In order to achieve this, it is necessary to perform extremely high-precision positioning, and in some cases, it is necessary to confirm the degree of positional deviation one by one, so that cost reduction cannot be achieved. Furthermore, when an adhesive layer is formed in a concave portion, it is necessary to control the amount and position of application with high precision in order to prevent the adhesive layer from oozing out, and this also causes a cost increase. I have. In addition, by performing ultraviolet irradiation, it is difficult to irradiate an ultraviolet beam in the same shape as the pixel control element when selectively weakening the adhesive force of the adhesive between the pixel control element to be transferred and another substrate. In fact, it is expected that irradiation will be performed with a larger beam diameter than the pixel control element. In this case, the adhesive force of an unselected pixel control element adjacent to the selected pixel control element is gradually reduced from the periphery, and especially in a pixel control element that is late in selection order, the adhesive strength is already weakened before selection. As a result, misalignment of an unselected pixel control element may cause a position shift or a drop. In Patent Literature 1, since ultraviolet irradiation is performed in a state in which all the pixel control elements face down during transfer, there is a serious problem that such a pixel control element has a risk of falling.
また、複数の画素を制御する画素制御素子においては、この画素制御素子を平面ディスプレイ基板に実装した後もこの画素制御素子に対する配線を効率的に行うことが望まれるが、従来の配線方法は、配線材料を基板の全面に薄膜堆積して、それをフォトリソグラフィー法によってパターン転写して、配線材料薄膜をエッチングし、レジスト膜除去等等といった高価で複雑な製造工程となっていた。 Further, in a pixel control element that controls a plurality of pixels, it is desired that wiring to the pixel control element be efficiently performed even after the pixel control element is mounted on a flat display substrate. An expensive and complicated manufacturing process such as depositing a wiring material on the entire surface of a substrate, transferring the pattern by photolithography, etching the wiring material thin film, removing a resist film, and the like has been required.
ところで、アクティブ・マトリクス表示の液晶ディスプレイにおいては、縦横の配線（縦方向の配線がソース配線であり、横方向の配線がゲート配線）の交差部分に画素（画素電極）及び画素制御素子（ＴＦＴ）が通常１個ずつ配置され、ＴＦＴは１画素を制御するスイッチング素子であることが多い。ディスプレイでの配線部分は、光遮蔽部となることから、配線部分が多いと開口率の向上を図ることに限界がある。ここで、特許文献２は、図３８に示すように、田の字状の４つの画素の中央にこれらの４つの画素を制御する４つの薄膜トランジスタ素子１２が密集するように配置されている。これは、４つの薄膜トランジスタ素子１２がその外周の４つの画素を各々制御するものの集合であると考えられる（特許文献２では、これを「素子ブロック１３」と説明する。）。しかし、田の字状の中央で集中させてはいるが、配線の共通化などの点から、画素制御素子に隣り合った画素（或いは画素電極）を制御することしか考えられていない。さらに、特許文献２の方法では、２画素ピッチで、素子が配置されることから、配線部である光遮蔽部は、２画素ピッチで入ることとなる。この場合、ＲＧ、ＢＲ、ＧＢ、ＲＧ、…というように２色づつに切り分けられることになるため、発色に問題を生じる。ＲＧＢの３色をまとめた形で切り分けることが望ましいが、特許文献２では、隣接する画素との混色が生じて、コントラストにも影響を与える。
By the way, in a liquid crystal display of an active matrix display, a pixel (pixel electrode) and a pixel control element (TFT) are arranged at intersections of vertical and horizontal wirings (vertical wirings are source wirings, and horizontal wirings are gate wirings). Are usually arranged one by one, and the TFT is often a switching element for controlling one pixel. Since the wiring portion in the display serves as a light shielding portion, if there are many wiring portions, there is a limit in improving the aperture ratio. Here, in
そこで本発明の目的は、配線の数を少なくする（省配線化）とともに、配線による光遮蔽部の面積を小さくでき、さらに、発色及びコントラストが良好な平面ディスプレイ基板を提供することにある。 Accordingly, it is an object of the present invention to provide a flat display substrate which can reduce the number of wirings (saving wiring), reduce the area of a light shielding portion by the wirings, and have good color development and contrast.
本発明の請求項１記載の平面ディスプレイ基板は、画素とこの画素を制御する画素制御素子がこれらを接続する配線と共に形成される平面ディスプレイ基板において、画素がｍ行ｎ列で配列されており、上記画素制御素子は、一つの集積回路で複数の画素を制御する画素制御素子であり、上記ｍ行ｎ列のほぼ中央に配されて、上記各画素との接続を共通の領域を使用した配線を介して接続されていることを特徴とする。この発明によれば、上記画素制御素子は、一つの集積回路で複数の画素（或いは画素電極）を制御する画素制御素子であり、上記ｍ行ｎ列のほぼ中央に配されて、各画素と上記配線を介して接続されているため、配線の数が少なくなり（省配線化）、配線による光遮蔽部の面積が小さくなり、開口率の向上に寄与できる。画素制御素子は、ｍ行ｎ列の中央に配されていることから、ｍ×ｎ個の画素を画素ブロックとすると、画素ブロックに含まれる各画素を一つの画素制御素子で制御する上で、その中心位置となって、この位置から対称位置の画素への配線の長さを同じくして配線することができる。 In the flat display substrate according to claim 1 of the present invention, the pixels are arranged in m rows and n columns in a flat display substrate in which a pixel and a pixel control element for controlling the pixel are formed together with a wiring connecting them. The pixel control element is a pixel control element that controls a plurality of pixels with one integrated circuit, and is arranged at substantially the center of the m rows and n columns, and is connected to the pixels using a common area. Are connected via a. According to the present invention, the pixel control element is a pixel control element that controls a plurality of pixels (or pixel electrodes) with one integrated circuit, and is disposed substantially at the center of the m rows and n columns, and Since the connection is made via the above-mentioned wiring, the number of wirings is reduced (wiring saving), the area of the light shielding portion by the wiring is reduced, and the aperture ratio can be improved. Since the pixel control element is arranged at the center of m rows and n columns, if m × n pixels are defined as a pixel block, each pixel included in the pixel block is controlled by one pixel control element. As the center position, wiring can be performed with the same wiring length from this position to the pixel at the symmetric position.
本発明の請求項２記載のディスプレイ基板は、前記請求項１記載の発明を前提として、前記ｍ行ｎ列はｍ×ｎが３の倍数であり、前記画素制御素子は、３色となる３画素を組として、一つの集積回路で複数組を制御するものであることを特徴とする。この発明によれば、三原色（ＲＧＢ）の組み合わせから成る３個の画素を一つの画素制御素子で制御可能となるため、発色及びコントラストが良好となる。具体的には、２行６列や、６行２列や、２列１２行や、４列１２行等が考えられる。 The display substrate according to a second aspect of the present invention is based on the premise of the first aspect, wherein m × n is a multiple of 3 in the m rows and n columns, and the pixel control element has three colors. It is characterized in that a plurality of sets are controlled by one integrated circuit with a set of pixels. According to the present invention, since three pixels composed of a combination of three primary colors (RGB) can be controlled by one pixel control element, color development and contrast are improved. Specifically, 2 rows and 6 columns, 6 rows and 2 columns, 2 columns and 12 rows, and 4 columns and 12 rows can be considered.
本発明の請求項３記載のディスプレイ基板は、前記請求項１記載の発明を前提として、前記画素制御素子は、一つの集積回路で、２行６列で配列する３色×４画素の制御を行うもので、２行６列の中央に上記画素制御素子が配されていることを特徴とする。この発明によれば、三原色（ＲＧＢ）の組み合わせから成る３個の画素を一つの画素制御素子で制御しているため、発色及びコントラストが良好となる。ここで、単にｍ行ｎ列で３色×４画素の制御を行う画素制御素子としても良い。具体的には、２列１２行や、４列１２行等が考えられる。ただし、画素数の増加に伴って配線数も増大して、その分開口率が悪くなるおそれもあることから、好ましくは、画素制御素子は、一つの集積回路で、２行６列で配列する３色×４画素の制御を行うもので、２行６列の中央に上記画素制御素子が配されていることが望ましい。 The display substrate according to a third aspect of the present invention is based on the premise of the first aspect, wherein the pixel control element controls three colors × 4 pixels arranged in two rows and six columns by one integrated circuit. This is characterized in that the pixel control element is arranged at the center of 2 rows and 6 columns. According to the present invention, since three pixels composed of a combination of three primary colors (RGB) are controlled by one pixel control element, color development and contrast are improved. Here, a pixel control element that simply controls 3 colors × 4 pixels in m rows and n columns may be used. Specifically, two columns and 12 rows, four columns and 12 rows, and the like can be considered. However, since the number of wirings increases with an increase in the number of pixels, and the aperture ratio may be reduced accordingly, the pixel control elements are preferably arranged in two rows and six columns in one integrated circuit. It controls three colors and four pixels, and it is desirable that the pixel control element is disposed at the center of two rows and six columns.
本発明の請求項４記載のディスプレイ基板は、前記請求項１乃至請求項３のいずれか１項に記載の発明を前提として、前記画素制御素子は、平面ディスプレイ基板上に転写されるもので、複数画素を制御する集積回路が表面に複数形成された画素制御素子用基板を保持基板に固定する工程と、画素制御素子用基板を集積回路ごとに切断した画素制御素子をピックアップ用基板に固定する工程と、ピックアップ用基板上の画素制御素子を選択的にピックアップ装置に吸着保持させて平面ディスプレイ基板に転写する工程とを備えた製造方法により、平面ディスプレイ基板上に転写されることを特徴とする。具体的には、以下の方法で製造されることが望ましい。 A display substrate according to a fourth aspect of the present invention is based on the premise of the invention according to any one of the first to third aspects, wherein the pixel control element is transferred onto a flat display substrate, A step of fixing a pixel control element substrate having a plurality of integrated circuits for controlling a plurality of pixels formed on its surface to a holding substrate, and fixing the pixel control element substrate obtained by cutting the pixel control element substrate for each integrated circuit to a pickup substrate; And transferring the pixel control elements on the pickup substrate to the flat display substrate by selectively adsorbing and holding the pixel control elements on the pickup substrate and transferring the pixel control elements to the flat display substrate. . Specifically, it is desirable to be manufactured by the following method.
すなわち、請求項１ないし請求項４記載の発明は、一つの集積回路で複数の画素を制御する画素制御素子を平面ディスプレイ基板上に転写するに際して、複数画素を制御する集積回路が表面に複数形成された画素制御素子用基板を保持基板に固定する工程と、画素制御素子用基板を集積回路ごとに切断した画素制御素子をピックアップ用基板に固定する工程と、ピックアップ用基板上の画素制御素子を選択的にピックアップ装置に吸着保持させて平面ディスプレイ基板に転写する工程とを備え、上記画素制御素子用基板に、その第１の方向（ここでは行方向）については平面ディスプレイ基板上における第１の方向での画素制御素子の配列ピッチｐｘを自然数ｍで除したｐｘ／ｍの配列ピッチ、及び、第１の方向に直交する第２の方向（ここでは列方向）については平面ディスプレイ基板上における第２の方向での画素制御素子の配列ピッチｐｙを自然数ｎで除したｐｙ／ｎの配列ピッチとなるように画素制御素子を複数形成し、ピックアップ装置には、画素制御素子のチャッキングを行う真空吸着穴が、前記第１の方向に対応する方向にｐｘの配列ピッチで形成され、かつ前記第２の方向に対応する方向にｐｙの配列ピッチで形成されており、上記ピックアップ用基板に転写した画素制御素子の中から、平面ディスプレイ基板上での画素制御素子の配列ピッチｐｘ，ｐｙに対応する画素制御素子のみを選択的にピックアップ装置に吸着保持させて、平面ディスプレイ基板に転写することを特徴とする画素制御素子の選択転写方法により、画素制御素子が転写されることが望ましい。また、請求項１ないし請求項４記載の発明は、一つの集積回路で複数の画素を制御する画素制御素子を平面ディスプレイ基板上に転写するに際して、前記複数画素を制御する集積回路が表面に複数形成された画素制御素子用基板を保持基板に固定する工程と、画素制御素子用基板を集積回路ごとに切断した画素制御素子をピックアップ用基板に固定する工程と、ピックアップ用基板上の画素制御素子を選択的にピックアップ装置に吸着保持させて平面ディスプレイ基板に転写する工程とを備え、上記画素制御素子用基板に、その第１の方向については平面ディスプレイ基板上における第１の方向での画素制御素子の配列ピッチｐｘを自然数ｍで除したｐｘ／ｍの配列ピッチ、及び、第１の方向に直交する第２の方向については平面ディスプレイ基板上における第２の方向での画素制御素子の配列ピッチｐｙを自然数ｎで除したｐｙ／ｎの配列ピッチとなるように画素制御素子を複数形成し、前記ピックアップ用基板を載置する画素制御素子ステージと、平面ディスプレイ基板を載置する基板ステージと、真空吸着穴が形成された真空チャックを有するピックアップ装置と、ピックアップ装置を位置合わせするＸ軸調節機構、Ｙ軸調節機構、及びＺ軸調節機構を備え、上記画素制御素子ステージと基板ステージの両ステージはそれぞれ回転角度調節機構を有し、吸着穴は、前記第１の方向に対応する方向にｐｘの配列ピッチで形成され、かつ前記第２の方向に対応する方向にｐｙの配列ピッチで形成された実装装置を用いて、上記ピックアップ用基板に転写した画素制御素子の中から、平面ディスプレイ基板上での画素制御素子の配列ピッチｐｘ，ｐｙに対応する画素制御素子のみを選択的に前記ピックアップ装置に吸着保持させて、平面ディスプレイ基板に転写することを特徴とする画素制御素子の選択転写方法により、画素制御素子が転写されることが望ましい。
That is, according to the first to fourth aspects of the present invention, when a pixel control element for controlling a plurality of pixels by one integrated circuit is transferred onto a flat display substrate, a plurality of integrated circuits for controlling a plurality of pixels are formed on the surface. Fixing the obtained pixel control element substrate to the holding substrate, fixing the pixel control element obtained by cutting the pixel control element substrate for each integrated circuit to the pickup substrate, and removing the pixel control element on the pickup substrate. A step of selectively adsorbing and holding by a pickup device and transferring the image to a flat display substrate. The first direction (here, the row direction) of the pixel control element substrate is set to a first direction on the flat display substrate. An array pitch of px / m obtained by dividing the array pitch px of the pixel control elements in the direction by a natural number m, and a second direction (here, orthogonal to the first direction). In the column direction), a plurality of pixel control elements are formed so as to have an arrangement pitch of py / n obtained by dividing the arrangement pitch py of the pixel control elements in the second direction on the flat display substrate by a natural number n, and a pickup device. A vacuum suction hole for chucking the pixel control element is formed at an arrangement pitch of px in a direction corresponding to the first direction, and at an arrangement pitch of py in a direction corresponding to the second direction. Among the pixel control elements formed and transferred to the pickup substrate, only the pixel control elements corresponding to the arrangement pitches px and py of the pixel control elements on the flat display substrate are selectively sucked and held by the pickup device. The pixel control element is desirably transferred by a selective transfer method of the pixel control element, which is transferred to a flat display substrate.Further, the invention according to claims 1 to 4 is characterized in that, when a pixel control element for controlling a plurality of pixels by one integrated circuit is transferred onto a flat display substrate, a plurality of integrated circuits for controlling the plurality of pixels are provided on the surface. A step of fixing the formed pixel control element substrate to the holding substrate, a step of fixing the pixel control element substrate obtained by cutting the pixel control element substrate for each integrated circuit to the pickup substrate, and a step of fixing the pixel control element on the pickup substrate And selectively transferring the pixel control element onto the flat panel display substrate by adsorbing and holding the pick-up device on a flat display substrate. An arrangement pitch of px / m obtained by dividing the arrangement pitch px of the elements by a natural number m, and a plane display for a second direction orthogonal to the first direction. A plurality of pixel control elements are formed so as to have an arrangement pitch of py / n obtained by dividing the arrangement pitch py of the pixel control elements in the second direction on the substrate by a natural number n, and a pixel control for mounting the pickup substrate is provided. An element stage, a substrate stage on which a flat display substrate is mounted, a pickup device having a vacuum chuck having a vacuum suction hole, an X-axis adjustment mechanism, a Y-axis adjustment mechanism, and a Z-axis adjustment for positioning the pickup device A stage, wherein both the pixel control element stage and the substrate stage have a rotation angle adjusting mechanism, and the suction holes are formed at an arrangement pitch of px in a direction corresponding to the first direction; Using a mounting device formed at an array pitch of py in the direction corresponding to the
すなわち、保持基板上に、平面ディスプレイ基板上における第１の方向での画素制御素子の配列ピッチｐｘを自然数ｍで除したｐｘ／ｍの配列ピッチ、及び、第１の方向に直交する第２の方向での画素制御素子の配列ピッチｐｙを自然数ｎで除したｐｙ／ｎの配列ピッチにて画素制御素子を形成するため、平面ディスプレイ基板に選択的に転写する際、配列ピッチｐｘ，ｐｙに応じて、第１の方向には自然数ｍ個ごとに（ｍ−１個おきに）選択し、第２の方向には自然数ｎ個ごとに（ｎ−１個おきに）画素制御素子が選択されることとなる。このとき、本発明によれば、ピックアップ装置を使用して転写するため、選択された画素制御素子のみがピックアップ装置に吸着保持されることとなり、従来の特許文献１のように、未選択の画素制御素子の配置を誤って乱すことが防止される。 That is, on the holding substrate, an arrangement pitch of px / m obtained by dividing the arrangement pitch px of the pixel control elements in the first direction on the flat display substrate by a natural number m, and a second direction orthogonal to the first direction. The pixel control elements are formed at an array pitch of py / n obtained by dividing the array pitch py of the pixel control elements in the direction by a natural number n. In the first direction, a pixel control element is selected every m natural numbers (every m−1), and in the second direction, a pixel control element is selected every n natural numbers (every n−1). It will be. At this time, according to the present invention, since the transfer is performed using the pickup device, only the selected pixel control element is sucked and held by the pickup device. This prevents the arrangement of the control elements from being erroneously disturbed.
請求項１ないし請求項４のいずれか１項記載の発明は、前記集積回路が複数形成された画素制御素子用基板を保持基板に固定する工程において、保持基板上に、画素制御素子の集積回路が形成された面を下向きにして画素制御素子用基板の保持基板と接触する面に接着させ、前記画素制御素子用基板を集積回路ごとに切断した画素制御素子をピックアップ用基板に固定する工程において、上記画素制御素子用基板を表裏反転するようにピックアップ用基板に転写させた後に画素制御素子用基板を集積回路ごとに切断することが望ましい。 The invention according to any one of claims 1 to 4, wherein in the step of fixing the pixel control element substrate on which the plurality of integrated circuits are formed to a holding substrate, an integrated circuit of the pixel control element is provided on the holding substrate. In the step of fixing the pixel control element to the pickup substrate, the pixel control element obtained by cutting the pixel control element substrate for each integrated circuit is fixed to the pickup substrate by bonding the pixel control element substrate to the surface in contact with the holding substrate of the pixel control element substrate so that the surface on which the is formed faces downward It is preferable that the substrate for the pixel control element is transferred to the pickup substrate so that the substrate for the pixel control element is turned upside down, and then the substrate for the pixel control element is cut for each integrated circuit.
この発明によれば、画素制御素子用基板は、集積回路面を表面に向けた状態となるようにピックアップ用基板に転写してから、画素制御素子を形成するため、所定の大きさに切り分ける切断工程において表面側から集積回路面を確認することができ、容易に位置合わせをすることができる。また、請求項１記載の発明と同様、配列ピッチｐｘ，ｐｙを保った状態で画素制御素子をピックアップ装置に吸着保持させるため、未選択の画素制御素子の配列を乱すことなく転写させることができる。 According to the present invention, the pixel control element substrate is transferred to the pickup substrate so that the integrated circuit surface faces the front surface, and then cut into predetermined sizes in order to form the pixel control elements. In the process, the integrated circuit surface can be confirmed from the front side, and the alignment can be easily performed. Further, similarly to the first aspect of the present invention, since the pixel control elements are attracted and held by the pickup device while the arrangement pitches px and py are maintained, the transfer can be performed without disturbing the arrangement of the unselected pixel control elements. .
請求項１ないし請求項４のいずれか１項記載の発明は、前記集積回路が複数形成された画素制御素子用基板を保持基板に固定する工程において、保持基板上に、画素制御素子の集積回路が形成された面を下向きにして画素制御素子用基板の保持基板と接触する面に接着させ、集積回路面を保持基板側に向けた状態となるように接着し、前記画素制御素子用基板を集積回路ごとに切断した画素制御素子をピックアップ用基板に固定する工程において、上記保持基板上の画素制御素子用基板を集積回路ごとに切断した後に、画素制御素子用基板を表裏反転するようにピックアップ用基板に転写させることが望ましい。 The invention according to any one of claims 1 to 4, wherein in the step of fixing the pixel control element substrate on which the plurality of integrated circuits are formed to a holding substrate, an integrated circuit of the pixel control element is provided on the holding substrate. The pixel control element substrate is adhered so that the surface on which the pixel control element is formed faces downward, and is adhered to a surface of the pixel control element substrate that is in contact with the holding substrate, such that the integrated circuit surface faces the holding substrate. In the step of fixing the pixel control element cut for each integrated circuit to the pickup substrate, the pixel control element substrate on the holding substrate is cut for each integrated circuit, and then the pixel control element substrate is turned upside down. It is desirable to transfer it to a substrate for use.
この発明によれば、画素制御素子の集積回路面を保持基板側に向けた状態となるように形成されるため、画素制御素子を所定の厚さにするための機械研磨工程や所定の大きさに切り分ける切断工程において切りくず等が集積回路面に付着することが防止される。また、請求項１記載の発明と同様、配列ピッチｐｘ，ｐｙを保った状態で画素制御素子をピックアップ装置に吸着保持させるため、未選択の画素制御素子の配列を乱すことなく転写させることができる。 According to the present invention, since the pixel control element is formed so that the integrated circuit surface faces the holding substrate side, a mechanical polishing step for making the pixel control element a predetermined thickness or a predetermined size Chips and the like are prevented from adhering to the integrated circuit surface in the cutting step of cutting into pieces. Further, similarly to the first aspect of the present invention, since the pixel control elements are attracted and held by the pickup device while the arrangement pitches px and py are maintained, the transfer can be performed without disturbing the arrangement of the unselected pixel control elements. .
請求項１ないし請求項４のいずれか１項記載の発明は、前記集積回路が複数形成された画素制御素子用基板を保持基板に固定する工程における保持基板と画素制御素子用基板との接着力と、前記画素制御素子用基板を集積回路ごとに切断した画素制御素子をピックアップ用基板に固定する工程におけるピックアップ用基板と画素制御素子用基板との接着力とが異なることが望ましい。 The invention according to any one of claims 1 to 4, wherein an adhesive force between the holding substrate and the pixel control element substrate in the step of fixing the pixel control element substrate on which the plurality of integrated circuits are formed to the holding substrate. Preferably, the adhesive strength between the pickup substrate and the pixel control element substrate in the step of fixing the pixel control element obtained by cutting the pixel control element substrate for each integrated circuit to the pickup substrate is different.
この発明によれば、前記保持基板と画素制御素子用基板との接着力と、前記ピックアップ用基板と画素制御素子用基板との接着力とが、任意の異なる接着力に設定されることとなる。これは、保持基板上で行われる工程において必要な保持力と、ピックアップ用基板へ転写した後に行われる工程において必要な保持力とが異なることに対応可能とするものである。 According to this invention, the adhesive force between the holding substrate and the pixel control element substrate and the adhesive force between the pickup substrate and the pixel control element substrate are set to arbitrarily different adhesive forces. . This makes it possible to cope with the difference between the holding force required in the step performed on the holding substrate and the holding force required in the step performed after the transfer to the pickup substrate.
請求項１ないし請求項４のいずれか１項記載の発明は、前記集積回路が複数形成された画素制御素子用基板を保持基板に固定する工程における保持基板と画素制御素子用基板との接着手段と、前記画素制御素子用基板を集積回路ごとに切断した画素制御素子をピックアップ用基板に固定する工程におけるピックアップ用基板と画素制御素子用基板との接着手段とが異なることが望ましい。 The invention according to any one of claims 1 to 4, wherein the pixel control element substrate on which the plurality of integrated circuits are formed is bonded to the holding substrate and the pixel control element substrate in the step of fixing the substrate to the holding substrate. It is desirable that the means for bonding the pickup substrate and the pixel control element substrate in the step of fixing the pixel control element obtained by cutting the pixel control element substrate for each integrated circuit to the pickup substrate be different.
この発明によれば、前記保持基板と画素制御素子用基板との接着手段と、前記ピックアップ用基板と画素制御素子用基板との接着手段とが、任意の異なる手段に設定されることとなる。例えば、前記保持基板と画素制御素子あるいは画素制御素子用基板との接着手段に、紫外線により接着力を変化させるシートを使用し、前記ピックアップ用基板と画素制御素子あるいは画素制御素子用基板との接着手段に、熱により接着力を変化させるシートを使用することができる。 According to this invention, the means for bonding the holding substrate and the substrate for pixel control elements and the means for bonding the substrate for pickup and the substrate for pixel control elements are set to any different means. For example, a sheet whose adhesive force is changed by ultraviolet rays is used as a bonding means between the holding substrate and the pixel control element or the pixel control element substrate, and the bonding between the pickup substrate and the pixel control element or the pixel control element substrate is performed. As the means, a sheet whose adhesive force is changed by heat can be used.
請求項１ないし請求項４のいずれか１項記載の発明は、前記平面ディスプレイ基板の表面に透明な熱可塑性樹脂膜を形成し、ピックアップ用基板上の画素制御素子を選択的にピックアップ装置に吸着保持させて平面ディスプレイ基板に転写する工程において、上記ピックアップ装置の画素制御素子を吸着する面には、あらかじめフッ素樹脂が塗布されており、上記透明な熱可塑性樹脂膜の塑性変形によって画素制御素子を保持することが望ましい。 The invention according to any one of claims 1 to 4, wherein a transparent thermoplastic resin film is formed on the surface of the flat display substrate, and the pixel control element on the pickup substrate is selectively attracted to the pickup device. In the process of holding and transferring to the flat display substrate, the surface of the pickup device to which the pixel control element is to be adsorbed is coated in advance with a fluororesin, and the pixel control element is formed by plastic deformation of the transparent thermoplastic resin film. It is desirable to keep.
この発明によれば、平面ディスプレイ基板の表面に、透明な熱可塑性樹脂膜が形成され、透明な熱可塑性樹脂膜の塑性変形によって画素制御素子が保持されることとなる。塑性変形可能となった透明な熱可塑性樹脂膜は、画素制御素子の底面と側面とに密着し、底面のみによる密着に比べて広範囲な面積において摩擦力の効果が得られ、画素制御素子を強固に保持することができる。また、ピックアップ装置の画素制御素子を吸着する面には、あらかじめフッ素樹脂が塗布されているため、ピックアップ装置が透明な熱可塑性樹脂膜と密着することがなく、透明な熱可塑性樹脂膜の表面や画素制御素子の表面を汚したり、配置された画素制御素子の配列を誤って乱したりすることが防止される。 According to the present invention, the transparent thermoplastic resin film is formed on the surface of the flat display substrate, and the pixel control element is held by the plastic deformation of the transparent thermoplastic resin film. The transparent thermoplastic resin film that can be plastically deformed adheres to the bottom and side surfaces of the pixel control element, and the effect of frictional force can be obtained over a wide area as compared to the close contact with only the bottom surface. Can be held. In addition, since the surface of the pickup device to which the pixel control element is adsorbed is preliminarily coated with a fluororesin, the pickup device does not adhere to the transparent thermoplastic resin film, so that the surface of the transparent thermoplastic resin film and It is possible to prevent the surface of the pixel control element from being stained and to prevent the arrangement of the arranged pixel control elements from being erroneously disturbed.
また、前記透明な熱可塑性樹脂膜の塑性変形による画素制御素子の保持は、ピックアップ装置に吸着された画素制御素子が透明な熱可塑性樹脂膜に接触するときに、ピックアップ装置により吸着力と逆の方向へ圧空をかけて画素制御素子を透明な熱可塑性樹脂膜に配置した後にプレスすることにより、透明な熱可塑性樹脂膜を塑性変形させて画素制御素子を保持することが望ましい。また、前記透明な熱可塑性樹脂膜は、透明熱可塑性高分子フィルムを平面ディスプレイ基板にラミネート加工して形成することが望ましい。 Further, the holding of the pixel control element by the plastic deformation of the transparent thermoplastic resin film is performed when the pixel control element adsorbed by the pickup device comes into contact with the transparent thermoplastic resin film, and the pixel control element has a suction force opposite to the adsorption force. It is desirable to hold the pixel control element by plastically deforming the transparent thermoplastic resin film by arranging the pixel control element on the transparent thermoplastic resin film by applying pressure to the direction and then pressing the pixel control element. In addition, it is preferable that the transparent thermoplastic resin film is formed by laminating a transparent thermoplastic polymer film on a flat display substrate.
この発明によれば、まず、ピックアップ装置に吸着された画素制御素子が透明な熱可塑性樹脂膜に接触するときに、ピックアップ装置により吸着力と逆の方向へ圧空をかけて画素制御素子を透明な熱可塑性樹脂膜に配置することとされる。すなわち、画素制御素子がピックアップ装置による圧空を持って押し付けられるように透明な熱可塑性樹脂膜に配置されることとなり、画素制御素子と透明な熱可塑性樹脂膜とが密着することとなる。また、この発明によれば、画素制御素子を透明な熱可塑性樹脂膜に配置した後にプレスすることとされる。プレスの方法においては、透明な熱可塑性樹脂膜を加熱してからプレス装置等によりプレスしても、プレス装置等を加熱してプレスしてもよい。プレスする時期においては、全ての画素制御素子を配置し終えた後に一括して平面ディスプレイ基板全体をプレスするようにしてもよいし、任意の数量だけ画素制御素子を配置した後にプレスするようにしてもよい。また、透明熱可塑性高分子フィルムを平面ディスプレイ基板にラミネート加工して、透明な熱可塑性樹脂膜を形成することは、平坦な膜形成の観点からさらに望ましい。 According to the present invention, first, when the pixel control element adsorbed on the pickup device comes into contact with the transparent thermoplastic resin film, the pickup device applies pressure to the pixel control element in a direction opposite to the attraction force to make the pixel control element transparent. It is arranged on the thermoplastic resin film. That is, the pixel control element is disposed on the transparent thermoplastic resin film so as to be pressed with the compressed air by the pickup device, and the pixel control element and the transparent thermoplastic resin film come into close contact with each other. According to the invention, the pixel control element is pressed after being arranged on the transparent thermoplastic resin film. In the pressing method, the transparent thermoplastic resin film may be heated and then pressed by a pressing device or the like, or the pressing device or the like may be heated and pressed. At the time of pressing, the entire flat display substrate may be pressed collectively after all the pixel control elements are arranged, or may be pressed after disposing the pixel control elements by an arbitrary number. Is also good. It is more desirable to form a transparent thermoplastic resin film by laminating a transparent thermoplastic polymer film on a flat display substrate from the viewpoint of forming a flat film.
また、請求項１ないし請求項４のいずれか１項記載の発明は、前記画素制御素子を平面ディスプレイ基板に吸着保持させた後、画素制御素子の表面及び平面ディスプレイ基板の表面に透明紫外線硬化樹脂膜を形成し、平面ディスプレイ基板において画素制御素子が保持されない側から紫外線照射を行って透明紫外線硬化樹脂膜を選択的に硬化させた後、画素制御素子の表面の透明紫外線硬化樹脂膜を除去することにより、画素制御素子を選択的に平面ディスプレイ基板に転写することが望ましい。 The invention according to any one of claims 1 to 4, wherein the pixel control element is adsorbed and held on a flat display substrate, and then a transparent ultraviolet curable resin is applied to the surface of the pixel control element and the surface of the flat display substrate. After the film is formed, the transparent ultraviolet curable resin film is selectively cured by performing ultraviolet irradiation from the side of the flat display substrate where the pixel control element is not held, and then the transparent ultraviolet curable resin film on the surface of the pixel control element is removed. Accordingly, it is desirable to selectively transfer the pixel control elements to the flat display substrate.
この発明によれば、画素制御素子を平面ディスプレイ基板に保持させた後、画素制御素子の表面及び平面ディスプレイ基板の表面を覆うように透明紫外線硬化樹脂膜を形成し、平面ディスプレイ基板の裏面側から紫外線照射を行うことにより、通常は透明である平面ディスプレイ基板を紫外線が透過するため、画素制御素子の上面（平面ディスプレイ基板或いは透明な熱可塑性樹脂膜に接触していない面）を除いた全ての部分にわたる透明紫外線硬化樹脂膜を硬化させることとなる。その後、画素制御素子の上面の硬化していない透明紫外線硬化樹脂膜を除去すると、画素制御素子の上面を除く周辺部分に紫外線により硬化した透明樹脂膜が均一に形成され、画素制御素子の上面から引き出される配線が安定的に形成されることとなる。 According to the present invention, after holding the pixel control element on the flat display substrate, a transparent ultraviolet curable resin film is formed so as to cover the surface of the pixel control element and the surface of the flat display substrate, and from the back side of the flat display substrate. By irradiating the ultraviolet rays, ultraviolet rays are transmitted through the normally transparent flat display substrate. Therefore, all of the pixel control elements except for the upper surface (the surface not in contact with the flat display substrate or the transparent thermoplastic resin film) are removed. The transparent ultraviolet curable resin film over the portion is cured. After that, when the uncured transparent ultraviolet curable resin film on the upper surface of the pixel control element is removed, a transparent resin film cured by ultraviolet light is uniformly formed on the peripheral portion excluding the upper surface of the pixel control element, and from the upper surface of the pixel control element. The wiring to be drawn out is formed stably.
また、請求項１ないし請求項４のいずれか１項記載の発明は、前記画素制御素子の表面には、信号線を接続するための電極パッドが形成され、長さ及び幅が３０μｍ以上５００μｍ以下であり、厚さが２０μｍ以上１００μｍ以下の結晶シリコンチップ或いは多結晶シリコンチップであることが、実装の容易さの面から望ましい。また、前記画素制御素子の表面に、シリコン窒化膜、或いは、シリコン酸化膜による保護膜が形成されていることは、画素制御素子やそれに形成される回路の保護の面からさらに望ましい。また、前記画素制御素子は、結晶シリコン基板或いは多結晶シリコン基板表面に画素制御機能を形成した後、２０μｍ以上，１００μｍ以下の厚さとなるようその裏面を機械研磨し、その後、サンドブラスト加工或いは、レーザー加工によって、長さ及び幅が３０μｍ以上５００μｍ以下となるように切断されたものであることは、生産効率及び加工精度の面からさらに望ましい。 The invention according to any one of claims 1 to 4, wherein an electrode pad for connecting a signal line is formed on a surface of the pixel control element, and has a length and a width of 30 μm or more and 500 μm or less. It is desirable to use a crystalline silicon chip or a polycrystalline silicon chip having a thickness of 20 μm or more and 100 μm or less from the viewpoint of easy mounting. Further, it is more desirable that a protective film made of a silicon nitride film or a silicon oxide film is formed on the surface of the pixel control element from the viewpoint of protection of the pixel control element and a circuit formed thereon. In addition, the pixel control element forms a pixel control function on the surface of a crystalline silicon substrate or a polycrystalline silicon substrate, and then mechanically polishes the back surface so as to have a thickness of 20 μm or more and 100 μm or less. It is more desirable that the material is cut by processing so that the length and width are 30 μm or more and 500 μm or less in terms of production efficiency and processing accuracy.
また、請求項１乃至請求項４のいずれか１項に記載された複数の画素を制御する画素制御素子にその内部を通過する配線を形成する一方、平面ディスプレイ基板に配線を形成するに際し、画素制御素子の内部配線と破線状に接続される平面ディスプレイの配線に対応する所定パターンが形成されたスクリーンマスクを使用したスクリーン印刷によって形成することが望ましい。ここで、スクリーンマスクとしては、薄い金属箔を用いたメタルマスクが好ましい。 In the pixel control element for controlling a plurality of pixels according to any one of claims 1 to 4, a wiring passing therethrough is formed. It is desirable to form the screen by screen printing using a screen mask on which a predetermined pattern corresponding to the wiring of the flat display connected to the internal wiring of the control element and the wiring of the flat display connected in a broken line is formed. Here, a metal mask using a thin metal foil is preferable as the screen mask.
この発明によれば、複数の画素を制御する画素制御素子を前提とするが、この画素制御素子はデータライン、ゲートラインや画素ラインの間に画素制御素子が位置され、画素制御素子を中心に縦横にデータライン等の配線が必要になる。このため、画素制御素子にその内部を通過する配線を形成しておき、この画素制御素子を上記画素制御素子の選択転写方法で転写させた後、複数の画素を制御する画素制御素子の内部を通過する配線と接続される平面ディスプレイ基板に形成されるデータライン等の配線と形成するに際して、データライン等の配線は破線状になるため、データライン等の配線に対応する所定パターンが形成されたスクリーンマスクが使用でき、その結果、平面ディスプレイ基板に直接配線材料を印刷塗布する方法によって上記画素制御素子と接続するパターン配線を形成することができる。この点、従来の配線方法は、配線材料を平面ディスプレイ基板の全面に薄膜堆積して、それをフォトリソグラフィー法によってパターン転写して、配線材料薄膜をエッチングし、レジスト膜除去等等といった高価で複雑な製造工程となっていた。また、上記のようなスクリーンマスクは使用できず、スクリーン印刷はできなかった。 According to the present invention, a pixel control element that controls a plurality of pixels is premised. The pixel control element is located between a data line, a gate line, and a pixel line. Wiring such as data lines is required vertically and horizontally. For this reason, a wiring that passes through the inside of the pixel control element is formed, and the pixel control element is transferred by the selective transfer method of the pixel control element, and then the inside of the pixel control element that controls a plurality of pixels is removed. When forming the wiring such as the data line formed on the flat display substrate connected to the passing wiring, the wiring such as the data line has a dashed shape, so that a predetermined pattern corresponding to the wiring such as the data line is formed. A screen mask can be used, and as a result, a pattern wiring connected to the pixel control element can be formed by a method of printing and coating a wiring material directly on a flat display substrate. In this regard, the conventional wiring method is expensive and complicated, such as depositing a thin film of a wiring material on the entire surface of a flat display substrate, transferring the pattern by photolithography, etching the thin film of the wiring material, removing a resist film, and the like. Manufacturing process. Further, the above screen mask could not be used, and screen printing could not be performed.
また、請求項１乃至請求項４のいずれか１項に記載された画素制御素子を選択的に転写する選択転写方法において使用される画素制御素子の実装装置であって、上記実装装置は、前記ピックアップ用基板上の画素制御素子を選択的にピックアップ装置に吸着保持させて平面ディスプレイ基板に転写する工程を行うもので、前記ピックアップ用基板を載置する画素制御素子ステージと、平面ディスプレイ基板を載置する基板ステージと、真空吸着穴が形成された真空チャックを有するピックアップ装置とを備えた画素制御素子の実装装置であって、上記画素制御素子ステージと基板ステージの両ステージはそれぞれ回転角度調節機構を有し、ピックアップ装置は、Ｘ軸調節機構、Ｙ軸調節機構、及びＺ軸調節機構により直交する３方向に可動自在な機能を有し、吸着穴は、前記第１の方向に対応する方向にｐｘの配列ピッチで形成され、かつ前記第２の方向に対応する方向にｐｙの配列ピッチで形成されることが望ましい。 Further, a mounting device for a pixel control element used in the selective transfer method for selectively transferring the pixel control element according to any one of claims 1 to 4, wherein the mounting apparatus is configured so that: A step of selectively adsorbing and holding the pixel control elements on the pickup substrate to the pickup device and transferring the same to the flat display substrate is performed.The pixel control element stage on which the pickup substrate is mounted and the flat display substrate are mounted. A pixel control element mounting apparatus comprising: a substrate stage to be mounted; and a pickup device having a vacuum chuck having a vacuum suction hole, wherein both the pixel control element stage and the substrate stage each have a rotation angle adjusting mechanism. The pickup device is movable in three orthogonal directions by an X-axis adjustment mechanism, a Y-axis adjustment mechanism, and a Z-axis adjustment mechanism. It is preferable that the suction holes are formed at an arrangement pitch of px in the direction corresponding to the first direction and at an arrangement pitch of py in the direction corresponding to the second direction. .
この発明によれば、画素制御素子ピックアップ部に形成される吸着穴は、前記第１の方向に対応する方向にｐｘの配列ピッチで形成され、かつ前記第２の方向に対応する方向にｐｙの配列ピッチで形成されるため、上記画素制御素子の選択転写方法により画素制御素子を実装することができる。 According to the present invention, the suction holes formed in the pixel control element pickup section are formed at an arrangement pitch of px in the direction corresponding to the first direction, and are formed with py in the direction corresponding to the second direction. Since the pixel control elements are formed at the array pitch, the pixel control elements can be mounted by the above-described method for selectively transferring the pixel control elements.
本発明によれば、一方の基板と対向する平面ディスプレイ基板に一つの集積回路で複数画素の制御を行う画素制御素子をその配線と共に複数配置してなることから、省配線化が可能で、開口率の向上などの点での効用がある。すなわち、画素制御素子は、一つの集積回路で複数の画素電極を制御する画素制御素子であり、ｍ行ｎ列の画素配列のほぼ中央に配されて、各画素と上記配線を介して接続されているため、配線の数が少なくなり（省配線化）、配線による光遮蔽部の面積を小さくすることが可能になる。 According to the present invention, a plurality of pixel control elements for controlling a plurality of pixels with one integrated circuit are arranged on a flat display substrate opposed to one substrate together with its wiring, so that wiring can be reduced. It has utility in improving the rate. That is, the pixel control element is a pixel control element that controls a plurality of pixel electrodes with one integrated circuit, and is arranged substantially at the center of the pixel array of m rows and n columns, and is connected to each pixel via the wiring. Therefore, the number of wirings is reduced (wiring saving), and the area of the light shielding portion by the wirings can be reduced.
また、特許文献２では、２画素ピッチで、素子が配置されることから、配線部である光遮蔽部は、２画素ピッチで入ることとなる。この場合、ＲＧ、ＢＲ、ＧＢ、ＲＧ、…というように２色づつに切り分けられることになるため、発色に問題を生じる。これに対して、本願発明のように、前記ｍ行ｎ列はｍ×ｎが３の倍数であり、前記画素制御素子は、３色となる３画素を組とすると、一つの集積回路で複数組を制御するものとすると、ＲＧＢの３色をまとめた形で切り分けることができるため、本来必要な発色を行なうことが可能となり、隣接する画素との混色を防止することができるため、コントラストの向上も期待できる。さらに、２行６列で配列する３色×４画素の制御を行うものとすると、６画素ピッチで素子が配列されることから、開口率向上の効果を維持ながら、ＲＧＢの３色をまとめた形で切り分けることができるため、本来必要な発色を行なうことが可能となる。さらに、ＲＧＢで切り分けることにより、隣接する画素との混色を防止することで、コントラストの向上も期待できる。
Further, in
以下に、本発明の実施の形態を図面を引用しながら説明する。 An embodiment of the present invention will be described below with reference to the drawings.
（第１の実施の形態の平面ディスプレイ基板の製造方法）
（１．液晶ディスプレイ構造）
本実施の形態は、本発明の平面ディスプレイ基板の製造方法を液晶ディスプレイの製造に適用したものである。液晶ディスプレイ２００は、図２４に示すように、平面ディスプレイ基板１００とカラーフィルター基板１１１との間に液晶１１２を挟持する構造をとる。プラスチック基板からなる平面ディスプレイ基板（第１の基板やアレイ基板とも呼ばれる。）１００には、樹脂フィルム１０１を介して画素制御素子１と透明電極（画素）１０２とがマトリクス状に形成され、その上に配向膜１１０が形成される。他方、カラーフィルター基板１１１には、耐溶剤層１１３を介してカラーフィルター１１４が上記透明電極１０２と対向するように形成され、その表面にカラーフィルター用透明電極１１５と配向膜１１０が形成される。画素制御素子１は、複数の薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）が形成されたものであり、複数の透明電極１０２を制御することにより各画素のオン、オフ、濃淡などを制御する。
(Method of Manufacturing Flat Display Substrate of First Embodiment)
(1. Liquid crystal display structure)
In the present embodiment, the method for manufacturing a flat display substrate of the present invention is applied to the manufacture of a liquid crystal display. The liquid crystal display 200 has a structure in which a liquid crystal 112 is sandwiched between a flat display substrate 100 and a color filter substrate 111, as shown in FIG. On a flat display substrate (also referred to as a first substrate or an array substrate) 100 made of a plastic substrate, a pixel control element 1 and a transparent electrode (pixel) 102 are formed in a matrix via a resin film 101, and are further formed thereon. An alignment film 110 is formed. On the other hand, on the color filter substrate 111, a color filter 114 is formed so as to face the
（２．画素制御素子の選択転写方法）
上記構成の液晶ディスプレイ２００は、図２５に示す製造方法により製造される。その概略は、画素制御素子用基板２に複数画素の制御を行う集積回路３を形成して保持基板７に固定する工程Ｒ１と、画素制御素子用基板２を研磨する工程Ｒ２と、画素制御素子用基板２をピックアップ用基板９に移す工程Ｒ３と、画素制御素子１に切断する工程Ｒ４と、画素制御素子１をピックアップ装置５１により平面ディスプレイ基板１００に転写する工程Ｒ５と、透明電極及び配線を形成する工程Ｒ６と、配向膜形成及びラビングをする工程Ｒ７と、カラーフィルター基板を貼り合わせる工程Ｒ８と、液晶を注入する工程Ｒ９とを備える。
(2. Selective transfer method of pixel control element)
The liquid crystal display 200 having the above configuration is manufactured by the manufacturing method shown in FIG. The outline is as follows: a step R1 of forming an
まず、上記工程Ｒ１において、画素制御素子用基板２として結晶シリコン基板或いは多結晶シリコン基板（以下、シリコン基板とする）２に複数画素の制御を行う集積回路３を形成する。シリコン基板２上への集積回路３の形成は、周知の半導体製造技術によって行う。その集積回路３の一例を図１に示す。図１の集積回路３には画素制御を行う薄膜トランジスタの電子デバイス３ａが１２個形成されている。すなわち、１個の集積回路３によって、３色（ＲＧＢの３色）×４画素の制御を行うことができる。また、各画素の電流保持回路３ｂ及び画素ライン１０７等の信号線をつなぐための電極パッド３ｃも形成しておく。このような集積回路３を形成後、図２に示すように、電極パッド３ｃ以外の部分に、窒化シリコン膜、或いは酸化シリコン膜４を堆積し、集積回路３を保護する。ここで、列方向に画素制御素子１から離れる画素との配線の直線性を保つために、画素制御素子１からの列の配線を直線状に施し（直線状に配するだけで、画素制御素子と各画素とが確実に接続される。）なる（図３７参照）。３色×４画素の１２画素は、前記配線の交わる位置に配される画素制御素子１から離れるに従って、その長さが長くすることも可能である（図３７参照）。また、画素配列の他の例としては、前記ｍ行ｎ列はｍ×ｎが３の倍数であり、前記画素制御素子１は、３色となる３画素を組として、一つの集積回路３で複数組を制御するものであり、図３３に示すように、２列１２行として一つの集積回路３で８組を制御（３の整数倍の２４画素を３色となる３画素を組として制御）したり、図３４に示すように、４列６行として一つの集積回路３で８組を制御したりする等が考えられ、その中央に配される画素制御素子１は、一つの集積回路３で複数の画素を制御する画素制御素子１であり、上記各画素との接続を共通の領域を使用した配線を介して接続されているものでも良い。このように、画素配列は、ｍ行ｎ列の画素配列のパターンに適用可能である。これよれば、上記画素制御素子１は、一つの集積回路３で複数の画素（或いは画素電極）を制御する画素制御素子であり、上記ｍ行ｎ列のほぼ中央に配されて、各画素と上記配線を介して接続されているため、配線の数が少なくなり（省配線化）、配線による光遮蔽部の面積が小さくなり、開口率の向上に寄与できる。ここで、配線の数とは、行方向又は列方向に配される配線の束からなる配線群（本実施の形態ではデータライン１０９の集合、又は、画素ラインとゲートライン１０８の集合）の数をいう。
First, in the above step R1, an
図３に示されるように、シリコン基板２上には、図１に示されるような集積回路３が規則的な間隔で多数形成される。その規則的な間隔（ピッチ）５，６は、以下に説明するように、平面ディスプレイ基板１００上におけるピッチ１０５，１０６に対応するものである。一つの集積回路３で、３色×４画素の制御を行う場合、平面ディスプレイ基板１００上での画素制御素子１は、図４に示すように、第１の方向Ｘについてはピッチ１０５にて実装され、第２の方向Ｙについてはピッチ１０６にて実装される。そして、シリコン基板２上に多数形成された集積回路３のピッチ５，６は、図５のように、平面ディスプレイ基板１００上での画素制御素子１の間隔１０５，１０６を基準とし、その間を自然数ｍ，ｎ個の画素制御素子１で埋めるようにして決定される。すなわち、平面ディスプレイ基板１００における第１の方向Ｘについてのピッチ１０５をｐｘとし、同じく第２の方向Ｙについてのピッチ１０６をｐｙとした場合、シリコン基板２における第１の方向Ｘについてのピッチ５はｐｘ／ｍ、同じく第２の方向Ｙについてのピッチ６はｐｙ／ｎとなる。そして、図６に示すように、シリコン基板２の表面すなわち集積回路３が形成されている面２ａを、第１の粘着テープ８によって保持基板７に固定する。
As shown in FIG. 3, on the
次に、工程Ｒ２において、シリコン基板２の裏面すなわち集積回路３が形成されない面２ｂを機械研磨して、シリコン基板２の厚さを２０〜１００μｍ程度に薄膜化する。第１の粘着テープ８は、所定の加熱により粘着力が低下する熱剥離テープを使用することができる。
Next, in step R2, the back surface of the
次に、工程Ｒ３において、ピックアップ用基板９にシリコン基板２を転写する。具体的には、図７に示すように、シリコン基板２の裏面２ｂとピックアップ用基板９とを第２の粘着テープ１０で接着し、保持基板７を介して第１の粘着テープ８を加熱して第１の粘着テープ８及び保持基板７を剥離する。このようにしてシリコン基板２を保持基板７からピックアップ用基板９に転写する。このとき、図８に示すように、集積回路３が形成された面２ａは表面側となる。ここで、第１の粘着テープ８の熱剥離温度が第２の粘着テープ１０の熱剥離温度よりも低いものとなるように、それぞれの粘着テープ８，１０を選択すれば、第１の粘着テープ８への加熱がシリコン基板２を介して第２の粘着テープ１０へ伝導して、ピックアップ用基板９とシリコン基板２との接着力が低下して位置ズレ等の不具合を引き起こすことが防止される。
Next, in step R3, the
また、粘着テープ８，１０の接着手段、すなわち粘着力を変化させる手段を異なるものとしてもよい。例えば、第１の粘着テープ８を、紫外線照射によって粘着力が弱くなるものとし、第２の粘着テープ１０を熱剥離テープとすると、第１の粘着テープ８を剥離するための紫外線照射によって、第２の粘着テープ１０の粘着力が低下してしまうことが防止される。
Further, the means for bonding the
その後、工程Ｒ４において、シリコン基板２を集積回路３ごとに、チップ形状に切断し、画素制御素子１を形成する。切断方法は、エッチング、サンドブラスト加工、レーザー加工、ダイシング加工などにより行うことができる。生産効率の面からは、アルミナ等の粉末をノズルから高圧・高速で噴射して切削して行くサンドブラスト加工が最も適しているが、画素制御素子１の形状を精度良く加工したい場合は、レーザー光を移動させ切削して行くレーザー加工が適している。プラズマを用いた、いわゆるドライエッチングによっても加工は可能であるが、加工速度が他の方法に比して遅いため、生産効率は低い。また、薬液を用いたウェットエッチングでは、薬液の回り込みによって画素制御素子１の加工精度が劣ったり、機械的に切断を行うダイシング加工では、ダイシングの刃によって、画素制御素子１が飛んだりして、歩留まりの点で不利である。したがって、切断方法の選択は重要であり、本実施の形態のように、２０〜１００μｍ程度の厚さのシリコン基板２を切断する場合は、サンドブラスト加工もしくはレーザー加工が適している。本実施の形態においては、サンドブラスト加工による例を説明する。
After that, in step R4, the
図９、図１０は、サンドブラスト加工による切断工程を示す。上述したシリコン基板２の機械研磨による薄膜化及びピックアップ用基板９への転写の後、シリコン基板２に形成した集積回路３の間にて切断できるように、位置合わせ及び画素制御素子１のパターニングを行う。パターニングは、フォトリソグラフィー法などによって行う。図９は、フォトリソグラフィーによって、パターニングを行った後の状態を示したものである。次に、図１０のように、パターニングによって形成したフォトレジスト１１をマスクとして、サンドブラスト加工を行う。サンドブラスト加工によって、個々の画素制御素子１に切り分けた後、フォトレジスト１１を剥離する。図１１は、フォトレジスト１１を剥離した後の様子を示している。
9 and 10 show a cutting step by sandblasting. After the above-described
図１１に示される段階においては、ピックアップ用基板９上に、第１の方向Ｘのピッチ５がｐｘ／ｍ、第２の方向Ｙについてはピッチ６がｐｙ／ｎとなるように画素制御素子１が配列された状態にある。次の工程Ｒ５においては、ピックアップ用基板９を低温で加熱して第２の粘着テープ１０の粘着力を少し低下させ、この配列された画素制御素子１から、所定の画素制御素子１のみをピックアップして、平面ディスプレイ基板１００上に画素制御素子１を配置する。このとき、ピックアップ工程が終わるまで、ピックアップ用基板９を加熱しつづけてもよいが、ピックアップする画素制御素子１の近辺のみを、ピックアップ時に加熱するようにしてもよい。このようにすることで、加熱時間及び熱量を少なくすることができる。また、第２の粘着テープ１０として、紫外線照射により粘着力が低下するものを使用し、ピックアップ用基板９に紫外線を透過するものを使用した場合は、ピックアップする画素制御素子１の近辺のみに紫外線ビームを短時間照射することにより、第２の粘着テープ１０の粘着力低下に必要な時間及び熱量（紫外線照射量）を少なくすることができる。
In the stage shown in FIG. 11, the pixel control elements 1 are arranged on the pickup substrate 9 such that the pitch 5 in the first direction X is px / m and the
図１２は、工程Ｒ５においてピックアップを行うピックアップ装置５１の真空チャック５２を示したものである。真空チャック５２の吸着面には、フッ素樹脂が塗布されている。このフッ素樹脂は、後述する透明熱可塑性樹脂フィルム１０１等による透明な熱可塑性樹脂膜との離型剤としての役割を持つ。画素制御素子１のチャッキング（吸着）を行う真空吸着穴５３が、第１の方向Ｘには、平面ディスプレイ基板１００上の画素制御素子１と同じ配列ピッチ５５（すなわちｐｘ）で自然数Ｋ列形成され、第２の方向Ｙにも同様に配列ピッチ５６（すなわちｐｙ）で自然数Ｌ行形成されている。したがって、この真空チャック５２によって、平面ディスプレイ基板１００上における第１の方向Ｘのピッチ１０５及び第２の方向Ｙのピッチ１０６を満たす画素制御素子１を、一度に最大Ｋ×Ｌ個ピックアップし、平面ディスプレイ基板１００に転写することができる。
FIG. 12 shows a
図１３において斜線が付された部分は、第１の方向Ｘにピッチ５（すなわちｐｘ／ｍ）にて、第２の方向Ｙにピッチ６（すなわちｐｙ／ｎ）にて規則正しく配列されている画素制御素子１において、真空チャック５２によってピックアップされる画素制御素子１の一例を示す。すなわち、第１の方向Ｘには自然数ｍ個ごとに（ｍ−１個おきに）選択し、第２の方向には自然数ｎ個ごとに（ｎ−１個おきに）選択することとなるため、斜線が付された箇所の画素制御素子１が選択的にピックアップされることとなる。そして、次回のピックアップ時は、例えば、真空チャック５２をピックアップ用基板９上において幅ｐｘ／ｍだけ第１の方向Ｘ（図１３において右方向）にずらした位置に来るようにすれば、既にピックアップされた画素制御素子１（図１３において斜線が付されたもの）の右隣に位置する画素制御素子１を、前回のピックアップ時と同様に選択的にピックアップすることができる。このような選択的なピックアップ操作を最大ｍ×ｎ回繰り返すことができる。また、図１４は、真空チャック５２を用いて画素制御素子１をピックアップする状態を示す。このようにして、画素制御素子１の選択転写を１回もしくは、複数回行うことによって、平面ディスプレイ基板１００全面に画素制御素子１を転写する。
In FIG. 13, hatched portions indicate pixels that are regularly arranged at a pitch of 5 (ie, px / m) in the first direction X and at a pitch of 6 (ie, py / n) in the second direction Y. In the control element 1, an example of the pixel control element 1 picked up by the
次に、ピックアップされた画素制御素子１を平面ディスプレイ基板１００へ固定する方法について説明する。図１５に示すように、平面ディスプレイ基板１００の表面には、透明熱可塑性樹脂フィルム１０１がラミネート加工されている。透明熱可塑性樹脂フィルム１０１に代えて透明熱可塑性樹脂を塗布して膜形成しても、透明熱可塑性樹脂による平面ディスプレイ基板１００としても良い。このような平面ディスプレイ基板１００を、図１６に示すように、画素制御素子１の転写前に予めヒーター等により加熱しておき、適度に塑性変形可能となった透明熱可塑性樹脂フィルム１０１上に、ピックアップされた画素制御素子１を埋め込むように転写する。 Next, a method of fixing the picked-up pixel control element 1 to the flat display substrate 100 will be described. As shown in FIG. 15, a transparent thermoplastic resin film 101 is laminated on the surface of the flat display substrate 100. Instead of the transparent thermoplastic resin film 101, a transparent thermoplastic resin may be applied to form a film, or the flat display substrate 100 made of a transparent thermoplastic resin may be used. As shown in FIG. 16, such a flat display substrate 100 is heated by a heater or the like in advance before the transfer of the pixel control element 1, and is placed on a transparent thermoplastic resin film 101 that can be appropriately plastically deformed. Transfer is performed so that the picked-up pixel control element 1 is embedded.
或いは、ピックアップされた画素制御素子１を透明熱可塑性樹脂フィルム１０１上に載せた後、プレスを行って埋め込むように転写してもよい。このとき、透明熱可塑性樹脂フィルム１０１は充分に加熱されていないため画素制御素子１との密着性が弱く、真空チャック５２に吸着された画素制御素子１が透明熱可塑性樹脂フィルム１０１上に接触して真空吸着穴５３から画素制御素子１が離れる瞬間に、画素制御素子１がわずかに位置ズレしてしまうことがある。そこで、画素制御素子１が真空吸着穴５３から離れるときに、真空吸着穴５３から圧空をかけて、この圧空による圧力を持って画素制御素子１を透明熱可塑性樹脂フィルム１０１に載せることにより、画素制御素子１と透明熱可塑性樹脂フィルム１０１とが密着するため、真空吸着穴５３から画素制御素子１を確実に離すとともに、透明熱可塑性樹脂フィルム１０１上における位置ズレを防止することができる。
Alternatively, the picked-up pixel control element 1 may be placed on the transparent thermoplastic resin film 101 and then transferred by pressing so as to be embedded. At this time, since the transparent thermoplastic resin film 101 is not sufficiently heated, the adhesiveness with the pixel control element 1 is weak, and the pixel control element 1 adsorbed by the
プレスの方法としては、画素制御素子１の配置後あるいは配置時に、透明熱可塑性樹脂フィルム１０１を加熱して塑性変形可能としてからプレス装置等（図示せず）によりプレスしてもよいし、プレス装置等を加熱してプレスしてもよい。また、プレスする時期（タイミング）においては、全ての画素制御素子１を配置し終えた後に、一括して平面ディスプレイ基板１００をプレスするようにしてもよいし、任意の数量（例えば、平面ディスプレイ基板１００上の所定の面積に配置する数量）の画素制御素子１を配置し終えた後にプレスするようにしてもよい。このとき、真空チャック５２の真空吸着穴５３の周辺をわずかに残して、残りの部分を画素制御素子１の厚さと同じかそれ以上の厚さだけ削り取っておくことが望ましい。例えば、真空吸着穴５３に画素制御素子１を吸着させたときに、吸着穴５３の周辺部分で画素制御素子１に隠れてしまう領域を残し、残りの部分を上記のように削り取る等である。これにより、既に配置されている画素制御素子１が真空チャック５２（特に辺縁部）に干渉して位置ズレしてしまうことが防止される。また、ピックアップ時において、ピックアップ用基板９上におけるピックアップされていない画素制御素子１（すなわち、未配置の画素制御素子1）に真空チャック５２が干渉することによる位置ズレや画素制御素子１を損傷してしまうことが防止される。
As a pressing method, after or at the time of disposing the pixel control element 1, the transparent thermoplastic resin film 101 can be plastically deformed by heating and then pressed by a pressing device or the like (not shown). May be heated and pressed. At the time of pressing (timing), the flat display substrate 100 may be pressed at once after all the pixel control elements 1 are arranged, or may be pressed in an arbitrary number (for example, the flat display substrate 100). Pressing may be performed after the pixel control elements 1 of the number (the number to be arranged in a predetermined area on the 100) are arranged. At this time, it is desirable that the periphery of the
また、画素制御素子１の埋め込みにおける別の方法として、レーザー光の照射等により局所的に加熱するようにしてもよい。この場合、画素制御素子１を転写する場所が局所的に可塑化するため、埋め込むように力を加えて転写したときに、既に転写されている画素制御素子１近辺の透明熱可塑性樹脂フィルム１０１を変形させて位置ズレを起こすことが防止される。 Further, as another method of embedding the pixel control element 1, heating may be locally performed by irradiation with laser light or the like. In this case, since the place where the pixel control element 1 is transferred is locally plasticized, the transparent thermoplastic resin film 101 in the vicinity of the pixel control element 1 that has already been transferred when the transfer is performed by applying a force to embed the pixel control element 1. Deformation and displacement can be prevented.
また、上述したように、真空チャック５２の画素制御素子１を吸着する面（吸着面）には、フッ素樹脂が塗布されているため、真空チャック５２の吸着面に透明熱可塑性樹脂フィルム１０１等による透明な熱可塑性樹脂膜が付着してしまうことがない。これにより、本発明においては、画素制御素子１を透明熱可塑性樹脂フィルム１０１に正確かつ確実に配置することができるため、透明熱可塑性樹脂フィルム１０１に従来の特許文献１や非特許文献１における凹部をあらかじめ形成する工程が不要となる。図１７は、透明熱可塑性樹脂フィルム１０１に画素制御素子１を埋め込むように転写された状態を示す。
As described above, since the fluororesin is applied to the surface (adsorption surface) of the
また、図１７に示されるように、透明熱可塑性樹脂フィルム１０１へ画素制御素子１を埋め込むように転写すると、特に画素制御素子１の周辺部に透明熱可塑性樹脂フィルム１０１の凹変形１０３が生じる場合がある。この凹変形１０３の平坦化及び画素制御素子１を確実に固定化するために、図１８のように、平面ディスプレイ基板１００の画素制御素子１を転写した面に透明紫外線硬化樹脂膜１０４を塗布し、図１９のように、画素制御素子１を選択転写した反対側の面から、紫外線照射を行う。平面ディスプレイ基板１００及び透明熱可塑性樹脂フィルム１０１は紫外線を透過させるので、紫外線を透過しない画素制御素子１表面以外の透明紫外線硬化樹脂膜１０４が硬化する。その後、画素制御素子１上の硬化しなかった透明紫外線硬化樹脂膜１０４を除去する。図２０は、除去処理後の平面ディスプレイ基板１００を示す。また、透明紫外線硬化樹脂膜１０４として、その後の液晶ディスプレイ２００への組み立てに使用される有機系溶媒の処理に耐えうる材質のものを選択することによって、透明熱可塑性樹脂フィルム１０１を有機系溶媒から保護することが可能となる。
Further, as shown in FIG. 17, when the pixel control element 1 is transferred to the transparent thermoplastic resin film 101 so as to be embedded, a
（配線形成方法）
以上に説明した方法で画素制御素子１を平面ディスプレイ基板１００上に固定化した後、工程Ｒ６において、図２１に示すように平面ディスプレイ基板１００の表面に透明電極（画素或いは画素電極）１０２を形成する。次に、図２２及び図２３に示すように、画素制御素子１と透明電極１０２との間の配線（画素ライン）１０７、ゲートライン１０８及びデータライン１０９等の配線を形成する。
(Wiring forming method)
After fixing the pixel control element 1 on the flat display substrate 100 by the method described above, in a step R6, a transparent electrode (pixel or pixel electrode) 102 is formed on the surface of the flat display substrate 100 as shown in FIG. I do. Next, as shown in FIGS. 22 and 23, wirings (pixel lines) 107, gate lines 108, data lines 109, and the like between the pixel control element 1 and the
本実施の形態では、複数の画素を制御する画素制御素子１とゲートライン１０８とデータライン１０９と画素ライン１０７等の配線をスクリーンマスクＭＭを使用したスクリーン印刷による印刷塗布方法によってパターン形成する。複数の画素を制御する画素制御素子１には、図３２（ａ）に示すように、その内部を通過する配線Ｄ９，Ｐ７，Ｇ８が多層構造で形成されている（つまり、縦方向のデータライン１０９を直線状に維持することができる。）。すなわち、ゲートライン１０８とデータライン１０９と画素ライン１０７等の配線と接続することとなる配線Ｄ９，Ｐ７，Ｇ８が予め形成されている。他方、スクリーンマスクＭＭとしては、メタルマスクとメッシュマスクがあり、いずれでも良いが、後述する理由からメタルマスクＭＭを使用することが好ましい。メタルマスクＭＭを使用したスクリーンマスクＭＭの一例を示すものが図３２（ｂ）で、金属箔のスクリーンマスクＭＭに、画素ライン１０７、ゲートライン１０８、データライン１０９に対応する破線状の所定パターン（縦横にスリットが形成されたパターン）の穴ＭＤ９，ＭＰ７，ＭＧ８が形成されている。本実施の形態のスクリーン印刷は、メタルマスクＭＭとしては、厚さが２０μｍ程度の金属箔のパターン部分（パターン）に穴を開けて、その部分からインク（配線材料）を塗布する。ここで、符号ＭＤ９は図３２（ｃ）の平面ディスプレイ１００のデータライン１０９に対応するパターンであり、符号ＭＰ７は同じく画素ライン１０７に対応するパターンであり、符号ＭＧ８は同じくゲートライン１０８に対応するパターンである。なお、縦横の所定パターンＭＤ９，ＭＰ７，ＭＧ８の中央位置ＭＳに複数の画素を制御する画素制御素子１が位置することとなる。上記画素制御素子１がゲートライン１０８やデータライン１０９などの画像全体を制御するために画面全体に設置される配線の一部が画面全体に配置されている複数画素を制御する画素制御素子１の内部を通過する構造とすると、これによりデータライン１０８やゲートライン１０９などの配線を上記スクリーンマスクＭＭを使用してパターン配線するとき、上記スクリーンマスクＭＭの縦横の所定パターンのように微小区域ごとに分割したスリット穴ＭＤ９，ＭＰ７，ＭＧ８とすることができ、これらが形成された上記スクリーンマスクＭＭを使用すれば、平面ディスプレイ基板１００にゲートライン１０８等の配線を一度に形成することができる。この点、従来の液晶ディスプレイにおける配線は、縦横にまっすぐに伸びる配線間にＴＦＴが一つ介在するもので、各画素に信号を送る信号線（データラインやゲートライン）は、縦横ほぼ一直線でつながってしまい、メタルマスク自体の加工は不可能であった。また、その配線方法は、配線材料を平面ディスプレイ基板の全面に薄膜堆積して、それをフォトリソグラフィー法によるパターン転写により、そして、配線材料薄膜をエッチングし、レジスト膜除去等等といった高価で複雑な製造工程となっていた。なお、本実施の形態では、基板上の配線はすべて上記画素制御素子１により区切れる破線パターン（断続的パターン）になるためにすべての配線を上記方法で形成することが可能である。ただし、縦横に配線されるゲートライン１０８等の配線の主要部分（直線部分）を従来と同様の形成方法で形成しておき、上述した上記画素制御素子１が中心になる接続部分のみ本実施の形態の配線接続方法により形成しても良い。
In the present embodiment, the pattern of the pixel control element 1 for controlling a plurality of pixels, the wiring of the gate line 108, the data line 109, and the
本実施の形態では、データライン１０８とゲートライン１０９等の配線の間の破線状の中央部分に上記画素制御素子１が入るために、メタルマスクＭＭによるスクリーン印刷によって一括した効率の良い配線パターンが平面ディスプレイ基板１００に直接配線材料を印刷塗布形成できるため、生産効率が格段に向上する。ただし、メタルマスクＭＭを使用する理由は、スクリーンメッシュを用いた方法では、１０〜２０μｍ幅の細線の印刷が限界であり、ＬＣＤ信号線は通常１０μｍ程度であることから現状での使用が困難なことによる。これに対して、スクリーン印刷のメタルマスクＭＭを用いた方法では、１０μｍ以下の細線を直接印刷することが可能であり、配線が従来技術よりも安価に実施できる利点がある。 In the present embodiment, since the pixel control element 1 is located in the center portion of the broken line between the data lines 108 and the gate lines 109 and the like, an efficient wiring pattern is collectively formed by screen printing using the metal mask MM. Since the wiring material can be printed and formed directly on the flat display substrate 100, the production efficiency is remarkably improved. However, the reason for using the metal mask MM is that, in the method using a screen mesh, printing of a thin line having a width of 10 to 20 μm is a limit, and since the LCD signal line is usually about 10 μm, it is difficult to use the current state. It depends. On the other hand, in the method using the screen printing metal mask MM, it is possible to directly print a fine line of 10 μm or less, and there is an advantage that the wiring can be implemented at a lower cost than in the prior art.
次に、工程Ｒ７において、図２４に示すように平面ディスプレイ基板１００の表面に配向膜１１０を形成し、ラビングを行う。さらに工程Ｒ８において、カラーフィルター基板１１１を貼り合わせた後、工程Ｒ９において、液晶１１２及びスペーサーの注入、封止を行って液晶ディスプレイ２００が完成する。 Next, in a step R7, as shown in FIG. 24, an alignment film 110 is formed on the surface of the flat display substrate 100, and rubbing is performed. Further, in step R8, after the color filter substrate 111 is bonded, in step R9, the liquid crystal 112 and the spacer are injected and sealed to complete the liquid crystal display 200.
（第２の実施の形態の平面ディスプレイ基板の製造方法）
本実施の形態は、図２５のフローチャートに示されるように、画素制御素子１の切断工程Ｒ１０の後に、ピックアップ用基板９への転写工程Ｒ１１を行うものである。工程Ｒ２において、図６に示されるシリコン基板２の機械研磨の後、工程Ｒ１０として、シリコン基板２に形成した集積回路３の間にて切断できるように、位置合わせ及び画素制御素子１のパターニングを行う。このとき、集積回路３は、シリコン基板２の表面側ではなく、保持基板７に接触する側にあるため、集積回路３の位置を上方から直接目視により確認しながら位置合わせをすることはできない。したがって、シリコン基板２の裏面２ｂに集積回路３の位置を示す位置合わせマークを設けたり、シリコン基板２と保持基板７とに位置合わせ用の貫通穴を設けたりすることにより、位置合わせをすることができる。また、保持基板７及び第１の粘着テープ８を透明なものとすれば、裏面側から集積回路３の位置を確認することができる。
(Method of Manufacturing Flat Display Substrate of Second Embodiment)
In the present embodiment, as shown in the flowchart of FIG. 25, after the cutting step R10 of the pixel control element 1, a transfer step R11 to the pickup substrate 9 is performed. In step R2, after the mechanical polishing of the
パターニングは、フォトリソグラフィー法などによって行う。パターニング後の状態を図２６に示す。次に、図２７のように、パターニングによって形成したフォトレジスト１１をマスクとして、サンドブラスト加工を行う。サンドブラスト加工によって、個々の画素制御素子１に切り分けた後、フォトレジスト１１を剥離する。図２８は、フォトレジスト１１を剥離した後の様子を示している。
The patterning is performed by a photolithography method or the like. FIG. 26 shows a state after patterning. Next, as shown in FIG. 27, sandblasting is performed using the
次に、工程Ｒ１１として、図２９に示すように、画素制御素子１の裏面とピックアップ用基板９とを第２の粘着テープ１０で接着し、保持基板７を介して第１の粘着テープ８を加熱して第１の粘着テープ８及び保持基板７を剥離する。ここで、第１の粘着テープ８を加熱している間は粘着力が低下しているため、剥離によって画素制御素子１が飛び散って、規則的配列が乱れる恐れがある。そのため、加熱による剥離時に、画素制御素子１を若干プレス固定しながら第１の粘着テープ８を加熱することにより、画素制御素子１が飛び散ったり位置ズレを起こしたりしないようにするなどの配慮が必要である。このようにして画素制御素子１を保持基板７からピックアップ用基板９に転写する。このとき、図３０に示すように、集積回路３が形成された面は表面側となる。
Next, in step R11, as shown in FIG. 29, the back surface of the pixel control element 1 and the pickup substrate 9 are adhered with a second
ここで、第１の実施の形態と同様に、第１の粘着テープ８の熱剥離温度が第２の粘着テープ１０の熱剥離温度よりも低いものとなるように、それぞれの粘着テープ８，１０を選択することは、位置ズレ防止の観点から望ましい。また、それぞれの粘着テープ８，１０の粘着力を異なるものとしてもよい。第１の粘着テープ８として、シリコン基板２の機械研磨及び画素制御素子１への切り分け工程において、画素制御素子１及び保持基板７にかかる力に耐え得るだけの粘着力を持つものを選択し、第２の粘着テープ１０として、ピックアップしやすい粘着力のものを選択した場合は、より確実に位置ズレを防止し、その後のピックアップ工程がスムーズに行われることとなる。また、第１の実施の形態と同様に、ピックアップする画素制御素子１の近辺のみの粘着力を低下させるようにしてもよい。
Here, similarly to the first embodiment, the respective
（実施例）
次に、対角寸法５０インチ、解像度SXGA（1280×3色×1024）、開口率８０%の液晶ディスプレイを製造する場合について、特許文献１と比較しながら説明する。
（１）素子形状の比較
本件の方法で、１素子で１２画素を制御する場合、Ｓｉチップの大きさは、２００μｍ程度となる。それに対して、特許文献１で、１素子で１画素を制御する場合、Ｓｉチップの大きさは、６０μｍ程度になる。
（２）素子ピッチの比較
本件の方法では、素子ピッチは横１．７mm、縦１．２2mm程度となる。特許文献1では、素子ピッチは横０．３mm、縦０．６mm程度となる。
(Example)
Next, a case of manufacturing a liquid crystal display having a diagonal dimension of 50 inches, a resolution of SXGA (1280 × 3 colors × 1024), and an aperture ratio of 80% will be described in comparison with Patent Document 1.
(1) Comparison of Element Shape When controlling 12 pixels by one element in the method of the present invention, the size of the Si chip is about 200 μm. On the other hand, in Patent Document 1, when one pixel is controlled by one element, the size of the Si chip is about 60 μm.
(2) Comparison of element pitch In the method of the present invention, the element pitch is about 1.7 mm in width and 1.22 mm in length. In Patent Document 1, the element pitch is about 0.3 mm in width and about 0.6 mm in height.
以上の前提から、本件の方法と特許文献１を比較すると、（１）「素子加工での生産性」としては、本件の方法での複数画素を制御する画素制御素子の方が、特許文献1の方法での素子よりもはるかに大きいことから、加工による削りしろを少なくでき、材料消費量を低減可能で、加工工数もはるかに少なくなる。（２）素子の基板への転写としては、本件の方法では、画素制御素子を平面ディスプレイ基板に転写するために、規則的配列で並んだ素子から、素子の配置ピッチで真空穴を加工した真空チャックによって、素子を選択的にピックアップし、基板上に転写するが、真空穴としては、直径φ１００μｍ程度でピッチ横１．７ｍｍ、縦１．２ｍｍで配列されたものとなる。転写される側のＳｉチップ基板の大きさが８インチウェハー程度の場合、一度に９０００個程度のＳｉチップをピックアップすることが可能になる。一方、仮に特許文献1の方法によるとすると、φ４０μｍ程度の真空穴を０．３ｍｍピッチで加工する必要がある。また、仮に８インチウェハー基板からＳｉチップをピックアップする場合、約１１万個の真空穴を加工する必要がある。現状の加工技術で、真空チャックとして使用可能な深い穴の加工では、φ１００μｍは可能で、φ４０μｍもの微細な穴加工は困難で、しかも、それを極めて多数加工する必要があり、特許文献1の方法は、現実では実現できない。（３）「素子の検査及び修復」についても、本件の方法が、配置する素子個数が少ないことから、素子の検査、修復も容易となる。また、特許文献1の方法（素子の規則的配列）において、「ピックアップ＆埋め込み」という方法を実施したとしても、先述のように、1画素を１素子で制御する小さい素子では、ピックアップする真空チャック自体を加工することが困難となる。なお、素子自体の大きさを大きくすると、開口率を下げるため、液晶ディスプレイの性能を落とすことになる。 Based on the above premise, comparing the method of the present invention with Patent Document 1, (1) As for “productivity in element processing”, the pixel control element that controls a plurality of pixels by the method of the present invention is more effective than Patent Document 1. Since the size of the element is much larger than that of the element according to the method described above, the amount of shaving due to processing can be reduced, the material consumption can be reduced, and the number of processing steps is significantly reduced. (2) In transferring the element to the substrate, in the method of the present invention, in order to transfer the pixel control elements to the flat display substrate, a vacuum in which vacuum holes are formed at an element arrangement pitch from an element arranged in a regular array is used. The elements are selectively picked up by the chuck and transferred onto the substrate. Vacuum holes are arranged with a diameter of about 100 μm, a pitch of 1.7 mm in width and 1.2 mm in length. When the size of the Si chip substrate to be transferred is about 8 inch wafer, about 9000 Si chips can be picked up at a time. On the other hand, if the method of Patent Document 1 is used, it is necessary to form a vacuum hole having a diameter of about 40 μm at a pitch of 0.3 mm. Also, if a Si chip is picked up from an 8-inch wafer substrate, it is necessary to process about 110,000 vacuum holes. With the current processing technology, in the processing of deep holes that can be used as a vacuum chuck, φ100 μm is possible, and it is difficult to process holes as fine as φ40 μm, and it is necessary to process a very large number of such holes. Cannot be realized in reality. (3) Regarding “inspection and repair of elements”, the method of the present case also facilitates inspection and repair of elements because the number of elements to be arranged is small. Further, even if the method of “pickup & embedding” is performed in the method (regular arrangement of elements) of Patent Document 1, as described above, a vacuum chuck that picks up a small element that controls one pixel by one element is used. It becomes difficult to process itself. When the size of the element itself is increased, the performance of the liquid crystal display is reduced because the aperture ratio is reduced.
以上、第１及び第２の実施の形態においては、本発明を液晶ディスプレイの製造に適用した場合を説明したが、本発明はこれに限るものではなく、有機ＥＬ等による平面ディスプレイの製造にも広く適用可能である。 As described above, in the first and second embodiments, the case where the present invention is applied to the manufacture of a liquid crystal display has been described. However, the present invention is not limited to this, and may be applied to the manufacture of a flat display using an organic EL or the like. Widely applicable.
（画素制御素子の実装装置）
次に、第１及び第２の実施の形態において説明した方法により画素制御素子を実装するための装置について説明する。図３１に、本実施の形態による画素制御素子１の実装装置３００を示す。この実装装置３００は、画素制御素子１の平面ディスプレイ基板１００への選択転写時におけるピックアップ機能及び配置機能を有し、図２５における工程Ｒ５を実施するものである。配置機能は、画素制御素子１を保持する画素制御素子ステージ３０１及び平面ディスプレイ基板１００を保持する基板ステージ３０２からなる。画素制御素子ステージ３０１は、静電チャック、低粘着テープなどの手段によって画素制御素子１を保持し、ヒーター或いは紫外線照射装置等の剥離機構３０３を備えている。また、基板ステージ３０２は、真空チャック、静電チャック、メカニカルチャックなどによって平面ディスプレイ基板１００を保持するものであり、ヒーター等による加熱機構３０９を備えている。メカニカルチャックを用いる場合は、平面ディスプレイ基板１００の端部を保持するものとする。また、画素制御素子ステージ３０１及び基板ステージ３０２は、それぞれ回転角度調節機構を有しており、コンピュータ等による制御装置３０８により回転角度を調節制御される。ピックアップ機能は、画素制御素子１を選択的に吸着するピックアップ装置５１、ピックアップ装置５１に付随した位置合わせ用カメラ３０４、Ｘ軸調節機構３０５、Ｙ軸調節機構３０６、及びＺ軸調節機構３０７からなる。各軸調節機構３０５，３０６，３０７は、それぞれの軸について、ピックアップ装置５１を最適な場所に位置合わせするものであり、それぞれ制御装置３０８により位置合わせ制御される。また、位置合わせ用カメラ３０４の映像データは制御装置３０８に送られ、制御装置３０８のモニタ（図示せず）に映像が表示されるようになっている。
(Pixel control element mounting device)
Next, an apparatus for mounting a pixel control element by the method described in the first and second embodiments will be described. FIG. 31 shows a mounting device 300 of the pixel control element 1 according to the present embodiment. The mounting apparatus 300 has a pickup function and an arrangement function at the time of selective transfer of the pixel control element 1 to the flat display substrate 100, and implements step R5 in FIG. The arrangement function includes a pixel control element stage 301 holding the pixel control element 1 and a substrate stage 302 holding the flat display substrate 100. The pixel control element stage 301 holds the pixel control element 1 by means such as an electrostatic chuck or a low-adhesion tape, and includes a peeling mechanism 303 such as a heater or an ultraviolet irradiation device. The substrate stage 302 holds the flat display substrate 100 with a vacuum chuck, an electrostatic chuck, a mechanical chuck, or the like, and includes a heating mechanism 309 such as a heater. When a mechanical chuck is used, an edge of the flat display substrate 100 is held. The pixel control element stage 301 and the substrate stage 302 each have a rotation angle adjustment mechanism, and the rotation angle is controlled by a
以下に、実装装置３００を用いた画素制御素子１の実装を説明する。画素制御素子１が保持されているピックアップ用基板９を画素制御素子ステージ３０１に載置し、平面ディスプレイ基板１００を基板ステージ３０２に載置した後、それぞれの平行調整を行う。平行調整は、ピックアップ用基板９における第１の方向Ｘと、平面ディスプレイ基板１００における第１の方向Ｘと、Ｘ軸調節機構３０５の可動方向とが平行となるようにそれぞれのステージ３０１，３０２の回転角度調節機構を調整するものである。それぞれの基板９，１００における第２の方向Ｙ，ＹとＹ軸調節機構３０６の可動方向とが平行となるように平行調整してもよい。平行度の確認の基準として、予め、画素制御素子１を形成したシリコン基板２もしくはピックアップ用基板９及び、平面ディスプレイ基板１００に位置合わせマークＭ１を設置しておくことにより、容易に行うことができる。或いは、画素制御素子１の端部と、平面ディスプレイ基板１００の端部とを基準としても良い。そして、平行度の確認は、位置合わせ用カメラ３０４を使用して制御装置３０８のモニタを確認しながら、シリコン基板２もしくはピックアップ用基板９の位置合わせマークＭ２、或いは画素制御素子１及び平面ディスプレイ基板１００の端部を観察して、ピックアップ用基板９の第１の方向Ｘが、Ｘ軸調節機構３０５の可動方向と平行になるように、画素制御素子ステージ３０１を回転させる。同様に、平面ディスプレイ基板１００の第１の方向Ｘが、Ｘ軸調節機構３０５の可動方向と平行になるように、基板ステージ３０２を回転させる。このとき、制御装置３０８において位置合わせ用カメラ３０４からの信号を画像処理することにより、自動平行調整をさせるようにしてもよい。
Hereinafter, mounting of the pixel control element 1 using the mounting device 300 will be described. After the pickup substrate 9 holding the pixel control element 1 is mounted on the pixel control element stage 301 and the flat display substrate 100 is mounted on the substrate stage 302, the respective parallel adjustments are performed. The parallel adjustment is performed so that the first direction X on the pickup substrate 9, the first direction X on the flat display substrate 100, and the movable direction of the X-axis adjustment mechanism 305 are parallel to each other. This is for adjusting the rotation angle adjusting mechanism. Parallel adjustment may be performed so that the second direction Y, Y on each of the substrates 9 and 100 and the movable direction of the Y-axis adjustment mechanism 306 are parallel. As a reference for checking the degree of parallelism, the alignment mark M1 can be easily installed on the
平行調整後、シリコン基板２或いはピックアップ用基板９の位置合わせマークＭ２の位置情報と、平面ディスプレイ基板１００の位置合わせマークＭ１の位置情報を制御装置３０８に記憶させる。これらの位置情報はそれぞれ、Ｘ軸調節機構３０５、Ｙ軸調節機構３０６及びＺ軸調節機構３０７の位置情報からなる。それぞれの位置合わせマークＭ１，Ｍ２に代えて、例えば画素制御素子１の左下のチップ（基準とするチップ）位置や、平面ディスプレイ基板１００の手前左を、基準位置として、これらの位置情報を制御装置３０８に記憶させてもよい。
After the parallel adjustment, the
位置情報の記憶終了後、画素制御素子１のピックアップを行う。ピックアップ前に、予め剥離機構３０３のヒーターや紫外線照射装置を駆動して、ピックアップ用基板９の第２の粘着テープ１０を低粘着状態にしておく。また、予め加熱機構３０９のヒーターを駆動し、平面ディスプレイ基板１００の透明熱可塑性樹脂フィルム１０１を塑性変形可能にしておく。ピックアップ装置５１には、第１の実施の形態で述べたとおり、真空チャック５２が備えられており、平面ディスプレイ基板１００上における画素制御素子１のピッチ１０５，１０６と同じピッチ５５，５６で、真空吸着穴５３が備えられ、真空吸着穴５３の位置情報は、予め制御装置３０８に記憶されている。そして、制御装置３０８によりＸ軸調節機構３０５、Ｙ軸調節機構３０６及びＺ軸調節機構３０７を駆動させて、真空チャック５２を画素制御素子ステージ３０１の上方に移動させ、画素制御素子１をピックアップする。最初にピックアップする画素制御素子１を、先の基準位置に最も近い位置にある画素制御素子１とすると、その後の制御が効率的に行われるので好ましい。
After storing the position information, the pixel control element 1 is picked up. Before the pickup, the heater and the ultraviolet irradiation device of the peeling mechanism 303 are driven in advance to make the second
第１の実施の形態において述べた通り、第２の粘着テープ１０及びピックアップ用基板９の種類によっては、第２の粘着テープ１０を低粘着化するとき、紫外線ビーム等のエネルギー線により行うことが可能である。このとき、剥離機構３０３として熱線や紫外線ビームを発生するエネルギー線発生装置を使用し、ピックアップ前にこれをスタンバイ状態にしておく。そして、ピックアップ時（或いは直前）に、ピックアップする画素制御素子１の近辺のみにエネルギー線を照射し、第２の粘着テープ１０を部分的に低粘着化する。したがって、ピックアップ工程が終わるまで加熱状態（或いは紫外線照射状態）を保つ必要がなく、ピックアップしない画素制御素子１の近辺の粘着テープ１０が低粘着状態とならないため、ピックアップ基板９上において画素制御素子１の配列を乱してしまうことがない。
As described in the first embodiment, depending on the type of the second
画素制御素子１をピックアップした真空チャック５２を、Ｘ軸調節機構３０５、Ｙ軸調節機構３０６及びＺ軸調節機構３０７を駆動して平面ディスプレイ基板１００の上方まで搬送し、平面ディスプレイ基板１００上に画素制御素子１を実装する。これらの画素制御素子１のピックアップ及び実装を繰り返し行い、平面ディスプレイ基板１００の全面に、画素制御素子１を実装する。さらに、画素制御素子ステージ３０１及びピックアップ装置５１を複数設置しておき、数ロットの画素制御素子１を並行して実装すると生産性の向上を図ることができる。
The
また、予め加熱機構３０９により透明熱可塑性樹脂フィルム１０１が塑性変形可能となっているため、真空チャック５２を透明熱可塑性樹脂フィルム１０１に押し付けるように画素制御素子１を実装すると、画素制御素子１が透明熱可塑性樹脂フィルム１０１に埋め込まれるように配置される。加熱機構３０９により予め加熱しないか、或いは基板ステージ３０２に加熱機構３０９を設けずに、画素制御素子１を、平面ディスプレイ基板１００（透明熱可塑性樹脂フィルム１０１）上に配置した後に、上方から加熱プレスして、透明熱可塑性樹脂フィルム１０１に埋め込むように実装しても良い。また、裏面側からレーザー光の照射等により透明熱可塑性樹脂フィルム１０１を局所的に加熱するようにしてもよい。
Further, since the transparent thermoplastic resin film 101 can be plastically deformed by the heating mechanism 309 in advance, if the pixel control element 1 is mounted so that the
画素制御素子１の実装後に、透明紫外線硬化樹脂膜１０４を使用する場合は、平面ディスプレイ基板１００の画素制御素子１配置面に透明紫外線硬化樹脂膜１０４を塗布した後、別の紫外線照射装置（図示せず）を用いて、平面ディスプレイ基板１００裏面より紫外線照射を行うことによって、画素制御素子１の固定化を行う。このとき、基板ステージ３０２に紫外線照射装置を組み込んでおいても良い。 When the transparent ultraviolet curable resin film 104 is used after the pixel control element 1 is mounted, the transparent ultraviolet curable resin film 104 is applied to the surface of the flat display substrate 100 on which the pixel control element 1 is arranged, and then another ultraviolet irradiation device (FIG. (Not shown), the pixel control element 1 is fixed by irradiating ultraviolet rays from the back surface of the flat display substrate 100. At this time, an ultraviolet irradiation device may be incorporated in the substrate stage 302.
この実装装置３００は、ピックアップ用基板９上の画素制御素子１をピックアップして平面ディスプレイ基板１００に実装するものであるが、第１及び第２の実施の形態におけるピックアップ及び実装工程Ｒ５以外の工程は、周知の製造装置（例えば、半導体製造装置やフォトリソグラフィー装置等）を用いて行うことができる。すなわち、画素制御素子１の実装に関する装置が既に導入されている場合は、本実施の形態における実装装置３００のみを新規に導入するだけで、第１及び第２の実施の形態において説明した画素制御素子の実装方法を行うことができることとなる。 The mounting apparatus 300 picks up the pixel control element 1 on the pick-up substrate 9 and mounts it on the flat display substrate 100. However, steps other than the pick-up and mounting step R5 in the first and second embodiments are performed. Can be performed using a known manufacturing apparatus (for example, a semiconductor manufacturing apparatus or a photolithography apparatus). That is, when a device for mounting the pixel control element 1 has already been introduced, only the mounting device 300 in the present embodiment is newly introduced, and the pixel control described in the first and second embodiments is performed. The method of mounting the element can be performed.
（実施例）
上記の実装装置３００を用いて、実際に液晶ディスプレイ用の平面ディスプレイ基板１００に画素制御素子１を選択転写した例を説明する。本実施例の液晶ディスプレイ２００は、対角寸法５０インチ、解像度ＳＸＧＡである。８インチ（直径２００ｍｍ）のシリコン基板２に、縦２００μｍ×横１５０μｍの大きさの画素制御素子１を、第１の方向Ｘのピッチ５を０．２１５ｍｍ、第２の方向Ｙのピッチ６を０．２４４ｍｍ、厚さを０．０６ｍｍで製作した場合、１枚のシリコン基板（素子形成部分は１４０ｍｍ×１４０ｍｍ）から、３７万個の画素制御素子１が製作される。対角寸法５０インチ（１１０７ｍｍ×６２３ｍｍ）でＳＸＧＡ（１２８０×１０２４×３色）の解像度の液晶ディスプレイ２００を製造するとした場合、一画素（３色）の大きさは０．８６ｍｍ×０．６１ｍｍとなる。すなわち、平面ディスプレイ基板１００上での画素制御素子１の間隔は、第１の方向Ｘのピッチ１０５は１．７２ｍｍ、第２の方向Ｙのピッチ１０６は１．２２ｍｍとなる。その際に必要な画素制御素子１は、約３３万個である。すなわち、１枚のシリコン基板２で、５０インチの液晶ディスプレイ２００に使用される平面ディスプレイ基板１００の１枚分の画素制御素子１を製作できる。
(Example)
An example in which the pixel control element 1 is actually transferred to the flat display substrate 100 for a liquid crystal display by using the mounting apparatus 300 will be described. The liquid crystal display 200 of this embodiment has a diagonal dimension of 50 inches and a resolution of SXGA. On an 8-inch (200 mm diameter)
このようにして製作された画素制御素子１をピックアップする真空チャック５２には、径が１００μｍの真空吸着穴５３が、第１の方向Ｘのピッチ５５が１．７２ｍｍ、第２の方向Ｙのピッチ５６が１．２２ｍｍとなるように、第１の方向Ｘに８０（＝Ｋ）列、第２の方向Ｙに１０２（＝Ｌ）行形成されているものを使用した。
The
この真空チャック５２によって、画素制御素子１の中から、平面ディスプレイ基板１００の第１の方向Ｘのピッチ１０５（＝１．７２ｍｍ）、第２の方向Ｙのピッチ１０６（＝１．２２ｍｍ）で、Ｋ×Ｌ（＝８０×１０２＝８１６０）個の画素制御素子１をピックアップし、平面ディスプレイ基板１００に転写した。これを繰り返して行い、画素制御素子１を平面ディスプレイ基板１００の全面に転写した。その結果、第１の方向Ｘに８回、第２の方向Ｙに５回の計４０回の選択転写によって、平面ディスプレイ基板１００の全面に画素制御素子１を転写できた。
By the
（本実施の形態と特許文献２との比較）
特許文献２の発明は、本発明の画素制御素子に相当する「素子ブロック１３」を一つずつピックアップして転写しているのに対して、本発明は、複数の画素制御素子を所定のピッチでピックアップして転写している。すなわち、特許文献２には、「素子ブロック１３の単位での素子形成基板１１からの剥離が行われ（段落番号００１８）」、「転写後では、素子ブロック１３同士の間隔が拡大したものとなる（段落番号００２３）」と記載されている。また、段落番号００３０及び図８には、特許文献２で使用される把持手段（本発明のピックアップ装置）について説明されている。把持手段には、素子ブロック１３（本発明の画素制御素子）を吸着する中空部３５やガス抜き穴３４（本発明の真空吸着穴）について記載されているが、中空部３５やガス抜き穴３４は一つであり、把持手段（ピックアップ装置）によって吸着把持できる画素ブロック１３は一つとなっている。つまり、特許文献２においては、一つの素子ブロック１３（本発明の画素制御素子）を吸着把持可能な把持手段（ピックアップ装置）を使用して、素子ブロック１３ごとにピックアップが行われ、表示装置基板１４（平面ディスプレイ基板）に転写される（図３６（ａ））。このため、ピックアップ及び転写は素子ブロック１３（本発明の画素制御素子）ごとに、その個数と同回数行う必要があり、さらに、一つの素子ブロック１３をピックアップ及び転写するごとに表示装置基板１４上において位置合わせを行う必要がある。
(Comparison between this embodiment and Patent Document 2)
In the invention of
これに対して、本発明は、「上記画素制御素子用基板に、その第１の方向については平面ディスプレイ基板上における第１の方向での画素制御素子の配列ピッチｐｘを自然数ｍで除したｐｘ／ｍの配列ピッチ、及び、第１の方向に直交する第２の方向については平面ディスプレイ基板上における第２の方向での画素制御素子の配列ピッチｐｙを自然数ｎで除したｐｙ／ｎの配列ピッチとなるように画素制御素子を複数形成し、ピックアップ装置には、画素制御素子のチャッキングを行う真空吸着穴が、前記第１の方向に対応する方向にｐｘの配列ピッチで形成され、かつ前記第２の方向に対応する方向にｐｙの配列ピッチで形成されており、平面ディスプレイ基板上での画素制御素子の配列ピッチｐｘ，ｐｙに対応する画素制御素子のみを選択的に前記ピックアップ装置に吸着保持させて、平面ディスプレイ基板に転写する（請求項１参照）」と記載されているように、画素制御素子用基板上の画素制御素子の配列ピッチ（ｐｘ／ｍ，ｐｙ／ｎ）とピックアップ装置の真空吸着穴の配列ピッチ（ｐｘ、ｐｙ）は、平面ディスプレイ基板の配列ピッチ（ｐｘ，ｐｙ）と関連付けられていることから、一回のピックアップにより平面ディスプレイ基板上での配列ピッチ（ｐｘ，ｐｙ）で複数の画素制御素子が選択され、その配列ピッチを保ったまま平面ディスプレイ基板に転写されることとなる（図３６（ｂ））。すなわち、段落番号００４９に記載のように、第１の方向Ｘには自然数ｍ個ごとに（ｍ−１個おきに）選択し、第２の方向には自然数ｎ個ごとに（ｎ−１個おきに）選択することとなるため、図１３の斜線が付された箇所の複数の画素制御素子１が選択的にピックアップされることとなる。したがって、特許文献２のように、素子ブロック１３（本発明の画素制御素子）ごとにピックアップ及び転写する場合と比較して、ピックアップ及び転写の回数が少なく、生産効率が高い。
On the other hand, the present invention relates to “the pixel control element substrate is arranged such that, in the first direction, the pixel control element arrangement pitch px in the first direction on the flat display substrate is divided by a natural number m. / M and an array of py / n obtained by dividing an array pitch py of the pixel control elements in the second direction on the flat display substrate by a natural number n with respect to an array pitch of / m and a second direction orthogonal to the first direction. A plurality of pixel control elements are formed so as to have a pitch, and in the pickup device, vacuum suction holes for chucking the pixel control elements are formed at an arrangement pitch of px in a direction corresponding to the first direction, and The pixel control elements are formed at an array pitch of py in the direction corresponding to the second direction, and only the pixel control elements corresponding to the array pitches px and py of the pixel control elements on the flat display substrate are selected. (Refer to claim 1) by causing the pick-up device to adsorb and hold the liquid crystal onto the flat display substrate (refer to claim 1) ", the arrangement pitch of the pixel control elements on the pixel control element substrate (px / m, py / n) and the arrangement pitch (px, py) of the vacuum suction holes of the pickup device are associated with the arrangement pitch (px, py) of the flat display substrate. A plurality of pixel control elements are selected at the arrangement pitch (px, py), and are transferred onto the flat display substrate while maintaining the arrangement pitch (FIG. 36B). That is, as described in paragraph number 0049, selection is performed every natural number m (every m−1) in the first direction X, and every natural number n (n−1) in the second direction. Therefore, the plurality of pixel control elements 1 at the hatched portions in FIG. 13 are selectively picked up. Therefore, as compared with the case of picking up and transferring each element block 13 (pixel control element of the present invention) as in
また、表示装置基板１４（本発明の平面ディスプレイ基板）において素子ブロック１３（本発明の画素制御素子）ごとに位置合わせが必要な特許文献２と比較して、ピックアップした時点で平面ディスプレイ基板上での配列ピッチ（ｐｘ，ｐｙ）となっているため、複数の画素制御素子の位置合わせが一度で行われる。この効果については、段落番号００４８の「したがって、この真空チャック５２によって、平面ディスプレイ基板１００上における第１の方向Ｘのピッチ１０５及び第２の方向Ｙのピッチ１０６を満たす画素制御素子１を、一度に最大Ｋ×Ｌ個ピックアップし、平面ディスプレイ基板１００に転写することができる。」や、段落番号００４９の「次回のピックアップ時は、例えば、真空チャック５２をピックアップ用基板９上において幅ｐｘ／ｍだけ第１の方向Ｘ（図１３において右方向）にずらした位置に来るようにすれば、既にピックアップされた画素制御素子１（図１３において斜線が付されたもの）の右隣に位置する画素制御素子１を、前回のピックアップ時と同様に選択的にピックアップすることができる。」と明示されている。そして、このような位置合わせを行いながら正確にピックアップするものが、本発明の特徴である。
Also, as compared with
この点、特許文献２では、段落番号００１７に「各薄膜トランジスタ素子１２の間隔は素子間分離を図ることができる距離であれば良い」と記載されており、画素形成用基板１１（本発明の画素制御素子用基板）における各薄膜トランジスタ素子１２の配列ピッチについてはまったく考慮されていない。このことから、各薄膜トランジスタ素子１２の集合体である素子ブロック１３（画素制御素子）の配列ピッチについてもまったく考慮されていないことがわかる。
In this regard,
特許文献２においては、図３６（ａ）に示すように、転写元（画素制御素子用基板）と転写先（平面ディスプレイ基板）において、画素ブロック１３（画素制御素子）の配列ピッチが同一となるように対応付けられると考えられる。このような単なる対応付けでは、画素ブロック１３（画素制御素子）が画素制御素子用基板に拡散した状態で形成され、画素制御素子用基板の面積当りに対する画素制御素子の生産数が大変少ないものとなってしまう。
In
これに対して、本発明は、「画素制御素子用基板に、その第１の方向については平面ディスプレイ基板上における第１の方向での画素制御素子の配列ピッチｐｘを自然数ｍで除したｐｘ／ｍの配列ピッチ、及び、第１の方向に直交する第２の方向については平面ディスプレイ基板上における第２の方向での画素制御素子の配列ピッチｐｙを自然数ｎで除したｐｙ／ｎの配列ピッチとなるように画素制御素子を複数形成し」とあるように、画素制御素子用基板には、画素制御素子が平面ディスプレイ基板の配列ピッチ（ｐｘ，ｐｙ）を自然数（ｍ、ｎ）で除した配列ピッチ（ｐｘ／ｍ，ｐｙ／ｎ）で形成されており、画素制御素子用基板と平面ディスプレイ基板との対応付けを行いながらも、画素制御素子を画素制御素子用基板に密集した状態で形成できるようになっている（図３６（ａ））。これにより、上記単純な対応付けと比較して、画素制御素子用基板の面積当りに対する画素制御素子の生産効率が飛躍的に高くなっている。 On the other hand, the present invention provides a method of “pixel control element substrate having a first direction, px / p obtained by dividing an arrangement pitch px of pixel control elements in a first direction on a flat display substrate by a natural number m. For an arrangement pitch of m and a second direction orthogonal to the first direction, an arrangement pitch of py / n obtained by dividing the arrangement pitch py of the pixel control elements in the second direction on the flat display substrate by a natural number n. A plurality of pixel control elements are formed so that the pixel control element is formed by dividing the array pitch (px, py) of the flat display substrate by a natural number (m, n). The pixel control elements are formed at an array pitch (px / m, py / n), and the pixel control elements are densely arranged on the pixel control element substrate while associating the pixel control element substrates with the flat display substrate. Has to be formed (FIG. 36 (a)). As a result, the production efficiency of the pixel control elements per area of the pixel control element substrate is dramatically increased as compared with the simple association.
また、上述したように、「素子ブロック１３」は４つの薄膜トランジスタ素子１２がその外周の４つの画素を各々制御するものの集合であると考えられる。具体的には、図３５（ａ）に示すように、田の字状の４つの画素の中央にこれらの４つの画素を制御する４つの薄膜トランジスタ素子１２が密集するように配置されているものである。引用文献２もこれと同様である（図５参照）。すなわち、特許文献２の素子ブロック１３（本発明の画素制御素子に相当）は、一つの画素を制御する一つの薄膜トランジスタ素子１２が複数集合し、複数の薄膜トランジスタ素子１２で複数の画素を制御するものであるのに対して、本発明の画素制御素子は一つの集積回路で複数の画素を制御するものである点で異なる。請求項１の「一つの集積回路で複数の画素を制御する画素制御素子」を本発明の一実施の形態の液晶ディスプレイに適用した場合、液晶１１２を介してカラーフィルター基板１１１と対向する平面ディスプレイ基板１００に一つの集積回路で複数画素（例えば３色×４画素）の制御を行う画素制御素子をその配線と共に複数配置してなる。通常、ディスプレイでの配線部分は、光遮蔽部となる。このため、特許文献２のように、複数個の画素を一つの素子で制御使用とした場合、配線部分が素子に集中し、その部分が光遮蔽部となる。これに対して、本願発明では、上記画素制御素子とその配線により、省配線化が可能で、開口率の向上などの点での効用がある。
As described above, the “element block 13” is considered to be a set of elements in which the four thin film transistor elements 12 respectively control the four pixels on the outer periphery. More specifically, as shown in FIG. 35 (a), four thin film transistors 12 for controlling these four pixels are arranged in the center of four cross-shaped pixels in a dense manner. is there.
１ 画素制御素子
２ シリコン基板（画素制御素子用基板）
２ａ 集積回路形成面
２ｂ 裏面
３ 集積回路
３ａ 電子デバイス
３ｂ 電流保持回路
３ｃ 電極パッド
４ シリコン膜
５ シリコン基板上における第１の方向のピッチ
６ シリコン基板上における第２の方向のピッチ
７ 保持基板
８ 第１の粘着テープ
９ ピックアップ用基板
１０ 第２の粘着テープ
１１ フォトレジスト
５１ ピックアップ装置
５２ 真空チャック
５３ 真空吸着穴
５５ 第１の方向のピッチ
５６ 第２の方向のピッチ
１００ 平面ディスプレイ基板
１０１ 透明熱可塑性樹脂フィルム
１０２ 透明電極
１０３ 凹変形
１０４ 透明紫外線硬化樹脂膜
１０５ 平面ディスプレイ基板上における第１の方向のピッチ
１０６ 平面ディスプレイ基板上における第２の方向のピッチ
１０７ 配線（信号線）
１０８ ゲートライン
１０９ データライン
１１０ 配向膜
１１１ カラーフィルター基板
１１２ 液晶
１１３ 耐溶剤層
１１４ カラーフィルター
１１５ カラーフィルター基板用透明電極
２００ 液晶ディスプレイ
３００ 実装装置
３０１ 画素制御素子ステージ
３０２ 基板ステージ
３０３ 剥離機構
３０４ 位置合わせ用カメラ
３０５ Ｘ軸調節機構
３０６ Ｙ軸調節機構
３０７ Ｚ軸調節機構
３０８ 制御装置
３０９ 加熱機構
Ｋ，Ｌ，ｍ，ｎ 自然数
ＭＭ メタルマスク（スクリーンマスク）
ＭＤ９，ＭＰ７，ＭＧ８ 所定パターン
1
2a integrated
108 gate line 109 data line 110 alignment film 111 color filter substrate 112 liquid crystal 113 solvent resistant layer 114 color filter 115 transparent electrode for color filter substrate 200 liquid crystal display 300 mounting device 301 pixel control element stage 302 substrate stage 303 peeling mechanism 304 alignment Camera 305 X-axis adjustment mechanism 306 Y-axis adjustment mechanism 307 Z-
MD9, MP7, MG8 Predetermined pattern
Claims (4)
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003301478A JP3617522B2 (en) | 2002-11-19 | 2003-08-26 | Flat display board |
| US10/535,182 US7585703B2 (en) | 2002-11-19 | 2003-11-19 | Pixel control element selection transfer method, pixel control device mounting device used for pixel control element selection transfer method, wiring formation method after pixel control element transfer, and planar display substrate |
| KR1020047018697A KR20050075280A (en) | 2002-11-19 | 2003-11-19 | Pixel control element selection transfer method, pixel control element mounting device used for pixel control element selection transfer method, wiring formation method after pixel control element transfer, and planar display substrate |
| PCT/JP2003/014702 WO2004047057A1 (en) | 2002-11-19 | 2003-11-19 | Pixel control element selection transfer method, pixel control element mounting device used for pixel control element selection transfer method, wiring formation method after pixel control element transfer, and planar display substrate |
| AU2003284410A AU2003284410A1 (en) | 2002-11-19 | 2003-11-19 | Pixel control element selection transfer method, pixel control element mounting device used for pixel control element selection transfer method, wiring formation method after pixel control element transfer, and planar display substrate |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002334604 | 2002-11-19 | ||
| JP2003301478A JP3617522B2 (en) | 2002-11-19 | 2003-08-26 | Flat display board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004184978A true JP2004184978A (en) | 2004-07-02 |
| JP3617522B2 JP3617522B2 (en) | 2005-02-09 |
Family
ID=32774588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003301478A Expired - Fee Related JP3617522B2 (en) | 2002-11-19 | 2003-08-26 | Flat display board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3617522B2 (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008026573A1 (en) * | 2006-08-30 | 2008-03-06 | Brother Kogyo Kabushiki Kaisha | Display substrate and display substrate manufacturing method |
| WO2008078828A1 (en) * | 2006-12-25 | 2008-07-03 | Lintec Corporation | Display substrate for embedding pixel control element |
| JP2009258710A (en) * | 2008-03-28 | 2009-11-05 | Semiconductor Energy Lab Co Ltd | Display and method of manufacturing the same |
| JP2011530723A (en) * | 2008-08-14 | 2011-12-22 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | Display device with built-in chip drive mechanism |
| JP2011530832A (en) * | 2008-08-14 | 2011-12-22 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | OLED device with built-in chip drive mechanism |
| JP2012518199A (en) * | 2009-02-13 | 2012-08-09 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | Dividing pixels between chiplets in a display device |
| JP2012181445A (en) * | 2011-03-02 | 2012-09-20 | Seiko Epson Corp | Electrical apparatus |
| JP2012529676A (en) * | 2009-06-12 | 2012-11-22 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | Display having pixel arrangement |
| WO2023189420A1 (en) * | 2022-03-29 | 2023-10-05 | 株式会社ジャパンディスプレイ | Display device and method for producing display device |
-
2003
- 2003-08-26 JP JP2003301478A patent/JP3617522B2/en not_active Expired - Fee Related
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4737009B2 (en) * | 2006-08-30 | 2011-07-27 | ブラザー工業株式会社 | Display substrate and display substrate manufacturing method |
| JP2008058468A (en) * | 2006-08-30 | 2008-03-13 | Brother Ind Ltd | Display substrate and method of manufacturing display substrate |
| WO2008026573A1 (en) * | 2006-08-30 | 2008-03-06 | Brother Kogyo Kabushiki Kaisha | Display substrate and display substrate manufacturing method |
| JP5020975B2 (en) * | 2006-12-25 | 2012-09-05 | リンテック株式会社 | Display substrate for embedding pixel control elements |
| WO2008078828A1 (en) * | 2006-12-25 | 2008-07-03 | Lintec Corporation | Display substrate for embedding pixel control element |
| JP2009258710A (en) * | 2008-03-28 | 2009-11-05 | Semiconductor Energy Lab Co Ltd | Display and method of manufacturing the same |
| US8441021B2 (en) | 2008-03-28 | 2013-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| JP2011530723A (en) * | 2008-08-14 | 2011-12-22 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | Display device with built-in chip drive mechanism |
| JP2011530832A (en) * | 2008-08-14 | 2011-12-22 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | OLED device with built-in chip drive mechanism |
| JP2012518199A (en) * | 2009-02-13 | 2012-08-09 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | Dividing pixels between chiplets in a display device |
| JP2012529676A (en) * | 2009-06-12 | 2012-11-22 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | Display having pixel arrangement |
| US8896505B2 (en) | 2009-06-12 | 2014-11-25 | Global Oled Technology Llc | Display with pixel arrangement |
| JP2012181445A (en) * | 2011-03-02 | 2012-09-20 | Seiko Epson Corp | Electrical apparatus |
| US9288895B2 (en) | 2011-03-02 | 2016-03-15 | Seiko Epson Corporation | Electrical device |
| US9288896B2 (en) | 2011-03-02 | 2016-03-15 | Seiko Epson Corporation | Electrical device |
| US9332634B2 (en) | 2011-03-02 | 2016-05-03 | Seiko Epson Corporation | Electrical device |
| WO2023189420A1 (en) * | 2022-03-29 | 2023-10-05 | 株式会社ジャパンディスプレイ | Display device and method for producing display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3617522B2 (en) | 2005-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7585703B2 (en) | Pixel control element selection transfer method, pixel control device mounting device used for pixel control element selection transfer method, wiring formation method after pixel control element transfer, and planar display substrate | |
| US8323066B2 (en) | Method of manufacturing flexible display device | |
| EP2983021B1 (en) | Pattern structure and method of manufacturing the pattern structure, and liquid crystal display device | |
| KR102417922B1 (en) | Display module having glass substrate fored side wiring and manufacturing mathod as the same | |
| JP2003045901A (en) | Method for transferring element and method for arraying element using the same, and method for manufacturing image display unit | |
| JP3474187B1 (en) | Selective transfer method of pixel control element, and device for mounting pixel control element used in selective transfer method of pixel control element | |
| TWI416638B (en) | Applying chiplets to substrates | |
| KR101456382B1 (en) | An electronic device and fabricating method thereof | |
| CN103943544A (en) | Method for manufacturing flexible element | |
| JP2003077940A (en) | Method of transferring device, method of arranging device using same, and method of manufacturing image display device unit | |
| JP3617522B2 (en) | Flat display board | |
| JP2004207644A (en) | Electrostatic chuck and apparatus for manufacturing bonded substrate using it | |
| JP4566626B2 (en) | Semiconductor substrate cutting method and semiconductor chip selective transfer method | |
| CN100365673C (en) | Pixel control element selection transfer method, pixel control element mounting device used for pixel control element selection transfer method, wiring formation method after pixel control element tra | |
| JP3492679B1 (en) | Method for manufacturing flat display substrate | |
| JP2005266616A (en) | Optical display device and method for manufacturing the same | |
| JP2003248436A (en) | Large-screen plane display device, and method and apparatus for manufacturing the same | |
| JP2005003866A (en) | Method for manufacturing substrate with pixel controlling element formed thereon | |
| JP3719909B2 (en) | Parts manufacturing method | |
| JP2003332632A (en) | Element array device and method of manufacturing element array device | |
| KR102303912B1 (en) | micro vacuum module for semiconductor device transfer and method for transfering semiconductor device using the micro vacuum module | |
| JP2003077984A (en) | Positioning method of element, taking out method of the element, transferring method thereof, arranging method thereof and manufacturing method of image display device | |
| US11295972B2 (en) | Layout structure between substrate, micro-LED array and micro-vacuum module for micro-LED array transfer using micro-vacuum module, and method for manufacturing micro-LED display using the same | |
| KR20230112952A (en) | Producing method of mask integrated frame and mask integrated frame | |
| WO2006022036A1 (en) | Semiconductor device, display device, and device manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040708 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041005 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041101 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |