JP2004184869A - 光電子装置 - Google Patents
光電子装置 Download PDFInfo
- Publication number
- JP2004184869A JP2004184869A JP2002354053A JP2002354053A JP2004184869A JP 2004184869 A JP2004184869 A JP 2004184869A JP 2002354053 A JP2002354053 A JP 2002354053A JP 2002354053 A JP2002354053 A JP 2002354053A JP 2004184869 A JP2004184869 A JP 2004184869A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- wiring
- support substrate
- mounting
- floating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Optical Couplings Of Light Guides (AREA)
Abstract
【解決手段】半導体レーザチップの表面に設ける搭載用電極を接合材を介して支持基板の表面の搭載用配線に接続する構造において、搭載用電極を通電用電極と浮遊電極に分けるとともに、これに対応して搭載用配線も通電用配線と浮遊配線に分ける。搭載用電極及び搭載用配線の下にはそれぞれ絶縁膜があり、それぞれ寄生容量が発生することから、半導体チップ表面の通電用電極及び絶縁膜部分の通電側容量と支持基板側の通電用配線及び絶縁膜部分の通電側容量を直列に接続し、半導体チップ表面の浮遊電極及び絶縁膜部分の浮遊容量と支持基板側の浮遊配線及び絶縁膜部分の浮遊容量を直列に接続する構成にして、実装容量の低減を図る。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は光電子装置に関し、特に、光通信における送信用や受信用の光通信モジュール(光電子装置)の製造技術に適用して有効な技術に関する。
【0002】
【従来の技術】
情報処理装置用光源や光通信装置用光源として、半導体レーザ(レーザダイオード)が用いられている。光通信においては、送信用光通信モジュールや受信用光通信モジュール等の光電子装置が使用されている。例えば、特開平10−307235号公報には送信用の半導体レーザモジュール及びその製造技術が開示されている。この文献には、パッケージケースの内底面に固定したシリコン基板の主面にレーザダイオード,フォトダイオード及び光ファイバを搭載する(所謂パッシブアライメント実装)とともに、前記パッケージケースをキャップで封止した半導体レーザモジュールが記載されている。パッケージケースはプラスチックをモールディング(成形)し、リード端子付きパッド部及びパッケージケース側壁の光ファイバ設置溝と光ファイバ被覆部設置溝を一体に形成した形状になっている。
【0003】
また、同種の構成として、パッケージが気密封止構造となるセラミックパッケージ構造の光通信モジュールがあるが、この種のセラミックパッケージ構造の光通信モジュールとしては、例えば、Lucent Technologies 社、microelectronicsgroup発行、データシートDSO1−020OPTO(Replaces DS99−023LWP)、12月号、2000年、P1〜P8に記載されているようなレーザモジュールが知られている。
【0004】
一方、光素子実装方法の例として、例えば、光アライランス、Vol.8 No.5,pp15−19(1997)に記載された例がある。この例は双方向通信用PLCモジュールである。導波路(光導波路)を形成したSiオプティカルベンチ上にアライメントマークによる位置合わせを行いジャンクションダウン実装する。電極パターンはアライメントマーク以外の部分ほぼ全面に形成されている。しかし、この技術では、電極パターンがアライメントマーク以外の部分ほぼ全面に形成されているため、レーザダイオードの寄生容量成分がそのまま残ってしまい、高速化は困難である。
【0005】
また、特開平9−5578号公報には、光素子をフリップチップボンディングによってシリコン基板からなる光実装基板(プラットフォーム)に搭載して、シリコン基板に搭載した光ファイバまたはシリコン基板上に形成した光導波路との光結合を実現するハイブリッド光集積技術において、ハイブリッド光集積基板上に熱酸化膜を介して形成される電極パターンにおける浮遊容量を低減する技術が開示されている。
【0006】
この文献には、従来のハイブリッド光集積基板が紹介されている。このハイブリッド光集積基板は、誘電率が大きいSi基板の表面を選択的に除去して、光素子(半導体レーザ)を搭載する帯状の凸部と、この凸部を挟んだ二つの部位とを有する構造になっている。そして、一方の部位には石英系光導波路を形成し、他方の部位には石英系ガラス膜を形成し、前記凸部上には厚さ0.5μmの熱酸化膜を介して電極パターンを形成し、この電極パターン上に光素子を搭載する構造になっている。
【0007】
このような構造のプラットフォームでは、電気配線は全て誘電率及び誘電損失の小さい石英系ガラス膜上に形成されるので、高周波信号の損失は小さくなり、プラットフォームの高周波特性は大幅に改善される。
【0008】
しかし、この構造においても電極パターンは凸部の広い領域にわたって形成されるので、電極パターンでの浮遊容量が大きい。このため凸部上にフォトディテクタ(PD)を搭載するとCR時定数が大きくなってしまい、高速動作ができないという問題を生じる。
【0009】
そこで、特開平9−5578号公報で開示される発明では、光素子搭載部を、電気配線パターンと接触する導電性固定材で覆われた第1の凸部と、該第1の凸部とほぼ高さが等しくかつ電気配線パターンと接触しない導電性固定材で覆われた第2の凸部(第1の凸部は第2の凸部よりも面積が小さい)とで構成し、光素子(フォトディテクタ)との電気的接続を第1の凸部に行わせ、これによって電気配線パターンでの浮遊容量を小さくする。しかし、凸部形成は製造コストの高騰を招く。
【0010】
【発明が解決しようとする課題】
インターネットのデータ量(トラヒック)、特に米国の幹線部分に流れるトラヒックは、驚異的なペースで増え続けている。大都市間、都市内を結ぶ高速・長距離用(例えば10Gbps,80km)伝送装置の開発が急ピッチで進められている。一方、それらの伝送装置に接続される局内インターフェースやLANなど、2km以下の短い距離を結ぶ伝送装置の高速化も求められている。
【0011】
光通信装置が広く普及するためには、その低コスト化が課題であり、もはや10Gbpsクラスの高速伝送装置も例外では無くなってきている。低コスト化を実現するには、レーザダイオードや光ファイバをオプチカルサブマウント上にパッシブアライメント実装し、レンズなどを用いず直接光接続する方法が有効である。そのためには、レーザダイオードをオプチカルサブマウント上にいわゆるジャンクションダウン実装する必要がある。
【0012】
図19乃至図21は半導体チップをジャンクションダウン実装によって光素子搭載基板(支持基板)に搭載した従来構造を示す模式図である。図19に示すように、支持基板50の上面にはレーザダイオード(半導体レーザ)が組み込まれた半導体チップ51が接合材52を介して接続(搭載)されている。即ち、半導体チップ51の主面側に設けられた太線で示す搭載用電極53が、支持基板50の上面に設けられた太線で示す搭載用配線54に接合材52によって電気的に接続されている。搭載用配線54からは引出配線55が延在している。これら搭載用配線54及び引出配線55は同一工程で同時に形成され、一体化している。
【0013】
図20は半導体チップの搭載状態を示す模式図であり、支持基板50上に半導体チップ51が搭載された平面図である。半導体チップ51の内側に位置する黒塗り部分のうち、複雑なパターンが搭載用電極53及び搭載用配線54である。搭載用電極53は搭載用配線54に一致して重なる。また、搭載用電極53及び搭載用配線54は左右が対称なパターンになっている。即ち、搭載用電極53の中央部分は、半導体チップ51の長さ方向、即ち、光導波路(共振器)の延在方向に沿って端から端まで1本延在するパターンとなるとともに、搭載による接合強度を高めるべく半導体チップ51の幅方向にも延在し各所で半導体チップ51の長さ方向に張り出したパターンになっている。
【0014】
また、前記黒塗り部分から延在し、点々を施して示す部分が引出配線55である。また、図20において、56はアライメントマークであり、57は光ファイバを案内するV字溝である。このV字溝57にコアとクラッドからなる光ファイバが挿入されて位置決めされると、半導体チップ51の端面から出射されるレーザ光が中心のコア内に取り込まれるようになる。
【0015】
図21は前記従来の半導体チップの搭載部分の模式的拡大図である。半導体レーザ(レーザダイオード)はリッジ構造であり、リッジ60に対応する活性層61の部分が光導波路(共振器)を構成することになる。この活性層の上下のクラッド層等を含む各層及びそれらの層の記載及びその説明は省略し、レーザダイオード(LD)の記号のみを示す。半導体チップ51の主面は、前記リッジ60部分を除き絶縁膜62で覆われている。そして、露出するリッジ60及び絶縁膜62のほぼ全域上に搭載用電極53が設けられている。
【0016】
支持基板50はSi基板からなり、上面にはほぼ全域に絶縁膜(SiO2膜)63が設けられるとともに、この絶縁膜63上には搭載用電極53と同じパターンの搭載用配線54が設けられている。そして、搭載用配線54と搭載用電極53は接合材52によって電気的・物理的に接続されている。支持基板50は、光電子装置のパッケージと同電位の電極となり、グランド電位とされる。
【0017】
この結果、図21及び図11(b)に示すように、回路的には支持基板50と半導体チップ51において、リッジ60部分の抵抗(R1)とレーザダイオード(LD)が直列に接続される構成になる。また、半導体チップ51の主面側に設けられる絶縁膜62は電極間に挟まれる構造となることから、リッジに近接した部分に発生する容量C1と、リッジから外れた比較的広い面積部分に発生する容量C2が、直列に接続される抵抗とレーザダイオードに並列に接続される構成になる。
【0018】
このように広い面積に亘って搭載用電極53が形成されると、レーザダイオードの実装容量が大きくなり、高周波特性が低下する。即ち、10Gbpsクラスの光通信モジュールでは、レーザダイオードの実装容量が、高周波特性を劣化させる要因となる。実装容量を低減するためには、実装面積を低減する方法が有効であるが、接続面積を減少させると、半導体チップの実装の信頼性が低くなる。例えば、半導体チップにワイヤをボンディングする時、その衝撃によって半導体チップの接続部分にクラックや剥がれが発生することもある。クラックや剥がれの発生は半導体チップの動作時の放熱性の低下を来たし、高温動作が不安定になる。また、信頼性も低くなる。
【0019】
本発明者は、製品コストの上昇を招くことのないように、平坦なSi基板を使用した配線容量の低減を検討した。一般にSi基板からなる支持基板(プラットフォーム)の表面にはSiO2膜(絶縁膜)が設けられ、この絶縁膜上に搭載用配線やアライメントマーク等必要な導電パターンが形成される。
【0020】
そこで、本発明者は、半導体チップと支持基板のそれぞれの搭載用の導電パターン(搭載用電極及び搭載用配線)を分割させ(スタッド化)て所定の実装面積を得るとともに、半導体チップの表面の絶縁膜による容量と、支持基板の表面の絶縁膜による容量を直列に接続することによって実装容量の低減を図ることができることに気が付き本発明をなした。
【0021】
本発明の目的は、高速駆動が可能な光電子装置を提供することにある。
【0022】
本発明の他の目的は、信頼性や製造歩留りを高めることができる光電子装置を提供することにある。
【0023】
本発明の他の目的は、製造コストの低減が可能な光電子装置を提供することにある。
【0024】
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【0025】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
【0026】
(1)本発明の光電子装置は、
レーザダイオードが形成され、主面に搭載用電極を有し、かつレーザダイオードのpn接合は前記主面の反対側に位置する裏面よりも主面に近く位置している半導体チップと、
上面側に設ける絶縁膜上に前記半導体チップを搭載する搭載用配線を有するSi基板からなる支持基板(抵抗率が500Ωcm以上)とを有し、
前記半導体チップは前記搭載用電極が導電性の接合材を介して前記搭載用配線に接続されて前記支持基板に固定されてなる光電子装置であって、
前記半導体チップの前記搭載用電極は前記レーザダイオードを動作させるための通電用電極と、前記通電用電極から独立しかつ前記半導体チップの主面側に設けられる絶縁膜上に形成される単一または複数の浮遊電極とからなり、
前記支持基板の前記搭載用配線は前記通電用電極に接続される通電用配線と、前記通電用配線から独立しかつ前記浮遊電極に接続される浮遊配線とからなり、
前記搭載用配線及び前記浮遊配線はグランド電位に接続されることを特徴とし、
前記半導体チップの主面側の前記絶縁膜及び前記浮遊電極に起因する光素子側の浮遊容量と、前記支持基板の上面側の絶縁膜及び前記浮遊配線に起因する支持基板側の浮遊容量が直列に接続され、
前記半導体チップの主面側の前記絶縁膜及び前記通電用電極に起因する光素子側の通電側容量と、前記支持基板の上面側の絶縁膜及び前記通電用配線に起因する支持基板側の通電側容量が直列に接続され、
前記浮遊容量と前記通電側容量は並列に接続されていることを特徴とする。
【0027】
通電用電極はレーザダイオードの光導波路に沿って延在する細長形状である。浮遊電極は通電用電極を挟んでそれぞれ一つ以上配置され、かつ通電用電極に対して対称に配置されている。浮遊電極の面積は前記通電用電極の面積よりも広くなっている。支持基板の上面に厚さ1μm以下のSiO2膜(絶縁膜)が形成され、このSiO2膜上に搭載用配線及び浮遊配線が形成されている。接合材は10μm以下の厚さである。支持基板の上面には、レーザダイオードと光の授受を行う光ファイバを案内するガイド溝が設けられている。前記半導体チップの主面側の前記絶縁膜は下層のSiO2膜と上層のSiN膜で形成されている。
【0028】
前記(1)の手段によれば、(a)半導体チップにおいて、搭載用電極を通電用電極と浮遊電極に分け、支持基板においては前記搭載用電極が接続される搭載用配線を通電用配線と浮遊配線に分け、半導体チップの固定においては通電用電極は通電用配線に接続し、浮遊電極は浮遊配線に接続し、かつ通電用配線及び浮遊配線はグランドに接続する。この結果、半導体チップ表面の通電用電極及び絶縁膜部分の通電側容量と支持基板側の通電用配線及び絶縁膜部分の通電側容量は直列に接続され、半導体チップ表面の浮遊電極及び絶縁膜部分の浮遊容量と支持基板側の浮遊配線及び絶縁膜部分の浮遊容量は直列に接続されることになり、半導体チップの実装容量の低減を図ることができる。実装容量が低減されるため、CR時定数から決まるレーザダイオード動作時の立ち上がり・立ち下がり時間を低減することができ、伝送特性(高速動作化)向上が可能になる。
【0029】
(b)通電用電極と浮遊電極の合計の面積は、従来の低・中速半導体チップ(半導体レーザチップ)と同程度となるため、半導体レーザチップの実装時や半導体レーザチップの電極にワイヤを接続するワイヤボンディング時の支持基板からの半導体レーザチップが剥がれる確率を小さくすることができ実装やワイヤボンディングの信頼性の向上及び歩留り向上を達成することができる。
【0030】
(c)従来の半導体レーザチップの実装方式が使用でき、特殊な工程を用いる必要が無いため、低コストな光電子装置を作製することができる。
【0031】
(d)通電用電極はレーザダイオードの光導波路に沿って延在する細長形状であり、効率的な給電が可能になり、安定したレーザ発振が可能になる。
【0032】
(e)浮遊電極は通電用電極を挟んでそれぞれ一つ以上対称に配置されていることから、半導体チップの表面は片当たりすることなく均一に支持基板に接続することができる。また、浮遊電極は対称に設けられていることから、接合材が溶けた場合、接合材の表面張力作用によって自己整合的に半導体チップの取り付け位置が決まり、実装の歩留りが向上する。接合材の厚さが10μm以下の厚さとなることは、この自己整合的位置合わせが再現性良く行える条件でもある。
【0033】
(f)レーザダイオードのpn接合は支持基板に近接し、いわゆるジャンクションダウン実装となっていることから、pn接合で発生する熱を支持基板を介して外部に効果的に放散することができる。
【0034】
(g)支持基板は抵抗率が500Ωcm以上となっていることから、洩れ電流の発生を抑止することができる。
【0035】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【0036】
(実施形態1)
図1乃至図12は本発明の一実施形態(実施形態1)である送信用光通信モジュール(光電子装置)に係わる図である。本実施形態1では、10Gbpsクラス以上の高速伝送にも使用できる送信用光通信モジュール(光電子装置)に本発明を適用した例について説明する。
【0037】
本実施形態1の送信用光通信モジュール10は、図2に示すように、偏平矩形状のセラミック製のケース11と、このケース11を塞ぐように重ねられ、かつ接合材によって固定される金属製のキャップ12とによって封止体(パッケージ)13が形成されている。ケース11はアルミナ(Al2O3)であり、多層配線構造になっている。キャップ12はコバール等の鉄−ニッケル合金で形成されている。
【0038】
ケース11の両側面にはL字状(ガルウィング型)の金属製のリード14が4本づつ合計8本固定されている。リード14は外部電極端子となり、ケース11の側面にメタライズされた電極部15に図示しない導電性の接合材で接続されている。従って、外部電極端子は表面実装型となる。また、一部の電極部15はキャップ12に接続されている。図2において示す点々を施した部分は導電性であることを示すものである。従って、封止体13の上面は金属製のキャップ12によって電磁シールドされる構造になっている。
【0039】
ケース11の一端からは光ファイバケーブル17が突出している。この光ファイバケーブル17はケース11に設けられた溝に挿入され、図示しない接着剤でケース11に固定されている。光ファイバケーブル17はその中心を光ファイバ芯線18が貫いている。光ファイバ芯線18はジャケット等によって被覆される構造になっている。光ファイバ芯線18は、図示はしないが、10μm直径のコアと、このコアを覆う125μm直径のクラッドとからなっている。
【0040】
一例であるが、封止体(パッケージ)13の長さは18.5mm、幅は7.4mm、高さは2.7mmである。また、リード14の下面である実装面と封止体13の底面との高さの差は0.5mmであり、リード14の下面が封止体13の底面よりも突出している。
【0041】
本実施形態1の送信用光通信モジュール10は、外部電極端子が8ピン(リード)となるセラミックパッケージである。図3は本実施形態1の送信用光通信モジュール10の等価回路図である。封止体13内には、レーザダイオード(LD),モニター用のフォトダイオード(PD),温度検出用のサーミスタ(Th)、インダクタ(L:チップインダクタ)、抵抗(R:調整抵抗)が組み込まれている。図3において、端子に付した1〜8の番号はピン1〜ピン8であることを示す。
【0042】
ピン1とピン2間にサーミスタ(Th)が接続され、ピン4とピン5はフォトダイオード(PD:受光素子)が接続され、ピン4はPD用のカソード電極となり、ピン5はPD用のアノード電極となる。ピン6はLD(半導体レーザ)に接続され、LD用のアノード電極となり、グランド(GND)電位にされる。ピン3はインダクタ(L)を介してLDに接続され、DCバイアス用のカソード電極となる。ピン7は抵抗(R:調整抵抗)を介してLDに接続され、高周波信号を入力するカソード電極となる。ピン8はグランド端子である。
【0043】
図4はキャップ12を取り外した送信用光通信モジュール10の平面図、図5は光ファイバ芯線18の延在方向に沿う模式的断面図、図6は光ファイバ芯線18に直交する方向に沿う模式的断面図である。
【0044】
図4及び図5に示すように、セラミックからなるケース11の一端側の中央に沿って、光ファイバケーブル17及び光ファイバ芯線18を案内する溝17a,18aが設けられている。光ファイバケーブル17の先端側は保護チューブとしてのジャケットが取り除かれて光ファイバ芯線18が露出している。光ファイバ芯線18を単に光ファイバとも呼称する。光ファイバケーブル17は溝17a内に入れられ、光ファイバケーブル17の先端側の光ファイバ芯線18は溝18a部分に入れられて案内されている。光ファイバ芯線18は、図5に示すように溝18a部分で接着剤19で固定されている。なお、光ファイバケーブル17のケース11の付け根部分は、図示しない接着剤で塞がれ、光ファイバケーブル17を伝わってパッケージ13内に進入する水分を阻止するようになっている。
【0045】
光ファイバ芯線18が延在する先端側は、図5及び図6に示すように、ケース11の中底がさらに一段低くなり、この低い部分にはSi基板からなる支持基板(プラットフォーム)20が固定されている。光ファイバ芯線18の先端部分は、支持基板20の上面に設けられたガイド溝22(図1参照)に挿入され、接着剤30によって支持基板20に固定されている。
【0046】
図7はケース11の一部と支持基板(シリコンプラットフォーム)20を拡大した模式図である。支持基板20の上面において点々を付けた部分は導電部分であることを示し、導体層で形成されている。導体層は半導体レーザチップや受光素子を固定する搭載パッドやワイヤを接続するワイヤパッドを構成している。一部の導電層は配線を構成している。支持基板20の外側において点々を付けて示される部分は、セラミックからなるケース11の上面に形成された導電層であり、インダクタ,調整抵抗,サーミスタを搭載する接続・搭載パッドやワイヤパッドを構成している。また、ケース11に設けられる導電層はスルーホールや内層等を介して前述のケース11の両側に形成される電極部15に電気的に接続されている。そして、部品が搭載され、所定箇所をワイヤで接続することによって、図3に示すような等価回路を構成するようになる。高速伝送線路として、図7の下部中央に示すように、グラウンデッドコプレーナ伝送線路が形成されている。
【0047】
図7に示すように、支持基板20の上面中央にはレーザダイオードが組み込まれた半導体チップ(半導体レーザチップ)21が搭載されている。また、支持基板20の上面には、その一端(図では右端)から前記半導体チップの搭載部近傍まで1本のガイド溝22(図1参照)が設けられている。また、このガイド溝22に交差して樹脂逃げ溝23が設けられている。支持基板20は、結晶面方位(100)のシリコン基板からなり、断面がV字となるガイド溝22の幅は138〜143μmとなる(図1参照)。光ファイバ芯線18と半導体レーザチップ21とはガイド溝22を利用して光軸合わせが行われ、その後に光ファイバ芯線18は接着剤30によって支持基板20に固定される。従って、半導体レーザチップ21の前方出射光(レーザ光)は光ファイバ芯線18のコア内に取り込まれ、光ファイバによって所定箇所に伝送されるようになる。
【0048】
搭載された半導体レーザチップの左側には半導体レーザチップから出射される後方出射光(レーザ光)を受光する受光素子(フォトダイオード)26が固定されている。半導体レーザチップ21はInP系半導体からなる端面発光型レーザダイオードである。また、受光素子26はInP系半導体からなる導波路型フォトダイオードである。
【0049】
半導体レーザチップ21及び受光素子26は共に上面及び下面に電極を有し、下面の電極が厚さ3〜5μm程度のAu−Snで支持基板20の配線に接続される。半導体レーザチップ21はpn接合が下側に位置する接続状態、いわゆるジャンクションダウン実装である。このため、レーザ光の発光高さは支持基板20の上面から7〜10μm程度の高さになる。電極はAu/Pt/Ti膜またはAu/Ni/Cr膜で形成されている。
【0050】
支持基板20の周囲のケース11上には、インダクタ35,抵抗(調整抵抗)36及びサーミスタ37がそれぞれ搭載されている。インダクタ35,抵抗36は両端に電極を有する構造であり、サーミスタ37は上面及び下面に電極を有する構造である。インダクタ35,抵抗36及びサーミスタ37はAu−Sn半田を介してケース11の電気的に独立した導体層部分に固定されている。
【0051】
半導体チップ21,受光素子26,インダクタ35と所定の導体層は、図7に示すように導電性のワイヤ38によって接続され、図3に示すような等価回路を構成している。ワイヤ38は、図7において太線で示してある。ワイヤ38の接続関係についての説明は省略する。
【0052】
また、図5及び図6に示すように、ケース11の窪み部分には、光ファイバ芯線18で伝送される光に対して透明でありかつ耐湿性の保護膜39が充填されている。この保護膜39は、半導体チップ21,受光素子26,インダクタ35,抵抗36,サーミスタ37,ワイヤ38を始めとして支持基板20及びケース11や支持基板20の導体層部分、さらには光ファイバ芯線18等をも被っている。これにより、送信用光通信モジュール10の耐湿性が高められる。
【0053】
半導体チップ21から出射した前方出射光(レーザ光)はこの保護膜39を透過して光ファイバ芯線18のコアに取り込まれ、後方出射光(レーザ光)はこの保護膜39を透過して受光素子26の受光面に到達する。保護膜39は例えば、柔軟なゲル状のシリコン樹脂である。シリコン樹脂の波長1.3μmにおける屈折率は1.4であり、光ファイバの屈折率と概ね整合している。なお、保護膜39は、シリコン樹脂に限らずシリコーンゴム,低応力エポキシ樹脂,アクリル樹脂,ウレタン樹脂等他のものであっても良い。
【0054】
このような送信用光通信モジュール10の製造においては、最初に支持基板20に部品搭載を行った後、支持基板20をケース11に搭載する。また、ケース11に必要を部品も搭載する。その後、所定部分を導電性のワイヤで接続し、ついで光ファイバ芯線(光ファイバ)18を取り付ける。さらに、ケース11の上面の支持基板20や各種部品等を保護膜39で被った後、キャップ12を取り付けて送信用光通信モジュール10を製造する。
【0055】
具体的な製造工程は、例えば、(1)半導体チップ21及び受光素子26と支持基板20のアライメントマーク46を赤外線画像により認識し、これら相互のアライメントを行う。
【0056】
(2)半導体チップ21及び受光素子26に所定の荷重をかけ、予備加熱した支持基板20に仮圧着する。
【0057】
(3)Au−Sn半田をリフローし、半導体チップ21及び受光素子26を支持基板20に固定(搭載)する。
【0058】
(4)インダクタ35,調整抵抗36及びサーミスタ37をAuSn半田でケース11に固定(搭載)する。
【0059】
(5)支持基板20をケース11に導電性でかつ高熱伝導性のエポキシ樹脂によって固定する。
【0060】
(6)半導体チップ21及び受光素子26と支持基板20の配線(導体層)を導電性のワイヤ38で接続する。この際、必要な配線間もワイヤ38で接続する。
【0061】
(7)光ファイバ芯線18を支持基板20の上面のガイド溝22に挿入するとともに、レーザダイオードとの光軸合わせを行い、接着剤30で支持基板20に固定する。接着剤30としては、例えば紫外線硬化樹脂を用い、紫外線照射によって樹脂を硬化させて光ファイバ芯線18を支持基板20に固定する。
【0062】
(8)シリコン樹脂をケース11内に所定量滴下し、かつ熱硬化させて保護膜39を形成し、この保護膜39でケース11内の半導体チップ21,受光素子26,インダクタ35,抵抗36,サーミスタ37,ワイヤ38等を被う。
【0063】
(9)ケース11にキャップ12を接着させてパッケージ13を構成する。例えば、キャップ12をエポキシ樹脂によってケース11に固着し、ケース11の内部に搭載した部品や保護膜39を見えないように封止する。
【0064】
一方、これが本発明の特徴の一つであるが、図1及び図10に示すように、半導体レーザチップ21のジャンクションダウン実装を担う搭載用電極は、通電用電極41と、半導体レーザチップ21を固定するための浮遊電極42からなる。通電用電極41は半導体レーザチップ21の光導波路に沿って延在する細長形状からなるパターンとなり、浮遊電極42は通電用電極41の両側にそれぞれ設けられ、通電用電極41に対して対称に配置されている。浮遊電極42は半導体レーザチップ21を支持基板20に固定するための補強部材となる。従って、浮遊電極42の面積は通電用電極41の面積よりも広くなり(大きくなり)、半導体レーザチップ21の固定の信頼性を高めるようになっている。
【0065】
本実施形態1では浮遊電極42は通電用電極41の両側にそれぞれ1本設けられるが、一つ以上、即ち複数本であってもよい。この場合も浮遊電極42は通電用電極41に対して対称に配置され、半導体レーザチップ21の搭載時、搭載の片当たりや半田溶融時の位置ずれ防止を起こすことなく確実に安定して搭載がなされるようになっている。
【0066】
支持基板20の上面に設けられる搭載用配線も、前記通電用電極41に対応したパターンからなる通電用配線43と、浮遊電極42に対応したパターンからなる浮遊配線44で構成されている。
【0067】
これにより、図10及び図11(a)に示すように寄生抵抗R1,R2,R10や寄生容量C1,C11,C2,C21を含む回路が形成される。R1はLDと直列に接続され、C1とC11は直列に接続され、C2とC21は直列に接続され、両者は並列に接続され、R2は両者を接続する支持基板20における抵抗であり、R10はグランド電位に接続される支持基板20の抵抗である。
【0068】
図10から分かるように、C1は半導体チップ21の主面の絶縁膜82を挟んだ通電用電極41と半導体との間の寄生容量であり、C11は支持基板20の上面の絶縁膜85を挟む通電用配線43と支持基板20との間の寄生容量である。また、C2は半導体チップ21の主面の絶縁膜82を挟んだ浮遊電極42と半導体との間の寄生容量であり、C21は支持基板20の上面の絶縁膜85を挟む浮遊配線44と支持基板20との間の寄生容量である。
【0069】
また、支持基板20は抵抗率が500Ωcm以上のSi基板からなり、上面に厚さ1μm以下の絶縁膜(SiO2膜)85が形成され、この絶縁膜85上に通電用配線43及び浮遊配線44が形成されている。支持基板20は抵抗率が500Ωcm以上となることから、洩れ電流の発生を抑止することができる。絶縁膜85は熱放散効果を大きくするため、例えば0.3μm以下の厚さになっている。即ち、絶縁膜85は熱放散効果を大きくするため1μm以下の厚さにする必要がある。
【0070】
半導体チップ21の絶縁膜82も同程度の厚さであり、浮遊電極42の1個あたりの容量は約0.7pFである。半導体チップ21を支持基板20にAu−Sn半田を介して寄生容量を直列に接続することにより、レーザダイオード部単独の容量のおよそ1/2以下の実装容量を実現できる。
【0071】
本実施形態1の送信用光通信モジュール10の周波数帯域の実測結果を、電極を分割しない一体構造をも含めて、図12(a),(b)に示す。測定試料は、半導体チップ21を搭載し、かつ光ファイバ芯線18も固定した支持基板20を50Ω終端抵抗付サブマウントに搭載したものである。図12(a),(b)はこの測定試料の周波数(GHz)と強度(dB)との相関を示すグラフである。
【0072】
電極を分割しない一体構造の場合、図12(b)に示すように、低周波数領域から落ち込むロールオフが見られるが、電極を分割した本実施形態1の分割構造の場合は、図12(a)に示すように、ロールオフが見られず、レーザの緩和振動周波数の立ち上がりを含め、13GHz程度まで帯域が伸びていることが分かる。これにより、高周波特性が向上する。また、高い周波数域での高速駆動が達成できる。
【0073】
支持基板20の上面には通電用配線43に繋がりグランド電極49に繋がる引出配線45が設けられている。引出配線45が細長くなることによるインダクタンス成分の増加が懸念されるため、インダクタンス成分を最小にするために、LD後部(後方出射面側)の浮遊電極42の面積を小さくするパターンにし、最短距離でグランド電極49に接続されるようにしてある。
【0074】
また、通電用配線43に対して対称にアライメントマーク46が設けられている。半導体レーザチップ21の裏面、即ちジャンクションダウン実装される実装面である主面の反対面には、他方の電極47が設けられている。この電極47には、図7に示すようにワイヤ38が接続される。支持基板20の上面には絶縁膜(SiO2膜)85が設けられ、この絶縁膜85上に通電用配線43,浮遊配線44,引出配線45,アライメントマーク46が形成されている。これら通電用配線43,浮遊配線44,引出配線45,アライメントマーク46は、支持基板20の上面に一定厚さに絶縁膜85を形成した後、常用のホトリソグラフィ技術やエッチング技術によって形成される。
【0075】
図9は支持基板20の上面に半導体レーザチップ21を搭載した模式図である。図9に示すように、半導体レーザチップ21の通電用電極41と支持基板20の通電用配線43は導電性の接合材86によって接続され、半導体レーザチップ21の浮遊電極42と支持基板20の浮遊配線44は、厚さ10μm以下の導電性の接合材86によって接続されている。接合材86は、例えば、Au−Sn半田であり、3〜5μmの厚さである。これにより、半導体レーザチップ21のレーザ光を出射する高さは支持基板20の上面から7〜10μmの高さになる。
【0076】
なお、支持基板20をAl2O3等の絶縁性のもので形成する際は、上面に直接搭載用配線を形成でき、絶縁膜85の形成は不要になる。
【0077】
図10に示すように、本実施形態1の半導体レーザチップ21には、リッジ構造(凸部構造)の半導体レーザ(レーザダイオード)が形成されている。レーザダイオードはInP系半導体で形成される端面発光型構造である。リッジ80に対応する活性層81の部分が光導波路(共振器)を構成することになる。この活性層の上下のクラッド層等を含む各層及びそれらの層の記載及びその説明は省略し、レーザダイオード(LD)の記号のみを示す。半導体レーザチップ21の主面は、前記リッジ80部分を除き絶縁膜(SiO2膜)82で覆われている。
【0078】
通電用電極41は所定の幅を有する帯状(ストライプ状)であり、レーザダイオードのpn接合のうちの一方の導電型領域に電気的に接続される構造になっている。他方の導電型領域は電極47に電気的に接続される構造になる。
【0079】
しかし、浮遊電極42は絶縁膜82上に前記通電用電極41から分離独立して形成されている。即ち、半導体レーザチップ21の状態では浮遊電極42は電気的に独立しかつ浮遊状態にある。この浮遊電極42は半導体レーザチップ21を支持基板20に固定するための電気的・機械的に分離された電極(スタッド電極)を構成し、電気を供給する給電電極を構成しない。通電用電極41に比較して浮遊電極42の面積が大きく(広く)なっている。これは浮遊電極42が実装強度(接合強度)を高める役割を果たすことによる。通電用電極41はレーザダイオードを発振させるための給電電極が主たる役割である。
【0080】
一方、Siからなる支持基板20の上面には絶縁膜(SiO2膜)85が設けられ、この絶縁膜85上に通電用配線43,浮遊配線44,引出配線45及びアライメントマーク46が設けられている。また、支持基板20はグランド電位にされる。
【0081】
本実施形態1の送信用光通信モジュール10におけるレーザダイオード部分の回路構成は、図10及び図11(a)に示すようになる。また、図20乃至図21に示すレーザダイオード部分の回路構成は、図21及び図11(b)に示すようになる。
【0082】
本実施形態1の場合は、搭載用電極及び搭載用配線を給電電極と固定用電極に分割した分割構造となり、図21のような一体構造とは異なる。送信用光通信モジュール10における寄生容量は、LDの表面の絶縁膜を挟んだ電極と半導体間に存在する。pn接合部にも容量は存在するが、動作時、即ち電流注入時には容量として寄与しない。従って、LDの電極面積に比例する寄生容量がLDには存在する。一方、支持基板20の寄生容量は、支持基板20の上面に設けた絶縁膜を挟んだ電極と半導体間に存在する。支持基板20の上部と半導体の電位が同じであれば、容量として機能しないが、電位が異なる場合、寄生容量として影響する。そのため、支持基板上部と半導体の電位が同じで電極を分割しない一体構造の場合、LDの容量が実効容量となる。互いに分離,絶縁させる分割構造の場合、LDの容量(C1)と支持基板の容量(C11)が直列に接続される。
【0083】
よく知られているように、容量C1,C11を直列に接続する場合、その合成容量Cは、
【0084】
【数1】
1/C=1/C1+1/C11
即ち、
【0085】
【数2】
C=C1・C11/(C1+C11)
で表される。従って、LDと支持基板、各々単独でもつ容量よりも低い合成容量が得られる。各々の容量が同程度である場合には、約1/2の合成容量御となる。
【0086】
C1=C11の場合C=C1/2
これにより、CR時定数を小さくすることができる。支持基板の低効率が大きい場合、分割電極側のインピーダンスがより高くなるため、高周波電流が流れ難くなり、より効果的となる。
【0087】
支持基板50はSi基板からなり、上面にはほぼ全域に絶縁膜(SiO2膜)63が設けられるとともに、この絶縁膜63上には搭載用電極53と同じパターンの搭載用配線54が設けられている。そして、搭載用配線54と搭載用電極53は接合材52によって電気的・物理的に接続されている。支持基板50は、光電子装置のパッケージと同電位の電極となり、グランド電位とされる。
【0088】
この結果、図21及び図11(b)に示すように、回路的には支持基板50と半導体チップ51において、リッジ60部分の抵抗(R1)とレーザダイオード(LD)が直列に接続される構成になる。また、半導体チップ51の主面側に設けられる絶縁膜62は電極間に挟まれる構造となることから、リッジに近接した部分に発生する容量C1と、リッジから外れた比較的広い面積部分に発生する容量C2が、直列に接続される抵抗とレーザダイオードに並列に接続される構成になる。
【0089】
本実施形態1によれば以下の効果を有する。
【0090】
(1)半導体チップ21において、搭載用電極を通電用電極41と浮遊電極42に分け、支持基板20においては前記搭載用電極が接続される搭載用配線を通電用配線43と浮遊配線44に分け、半導体チップ21の固定においては通電用電極41は通電用配線43に接続し、浮遊電極42は浮遊配線44に接続し、かつ通電用配線43及び浮遊配線44はグランドに接続する。この結果、半導体チップ表面の通電用電極41及び絶縁膜82部分の通電側容量C1と支持基板側の通電用配線43及び絶縁膜85部分の通電側容量C11は直列に接続され、半導体チップ表面の浮遊電極42及び絶縁膜82部分の浮遊容量C2と支持基板側の浮遊配線44及び絶縁膜85部分の浮遊容量C21は直列に接続されることになり、半導体チップ21の実装容量の低減を図ることができる。実装容量が低減されるため、CR時定数から決まるレーザダイオード動作時の立ち上がり・立ち下がり時間を低減することができ、伝送特性(高速動作化)向上が可能になる。
【0091】
(2)通電用電極41と浮遊電極42の合計の面積は、従来の低・中速半導体チップ(半導体レーザチップ)と同程度となるため、半導体レーザチップ21の実装時や半導体レーザチップの電極47にワイヤ38を接続するワイヤボンディング時の支持基板20からの半導体レーザチップが剥がれる確率を小さくすることができ実装やワイヤボンディングの信頼性の向上及び歩留り向上を達成することができる。
【0092】
(3)従来の半導体レーザチップの実装方式が使用でき、特殊な工程を用いる必要が無いため、低コストな光電子装置を作製することができる。
【0093】
(4)通電用電極41はレーザダイオードの光導波路に沿って延在する細長形状であり、効率的な給電が可能になり、安定したレーザ発振が可能になる。
【0094】
(5)浮遊電極42は通電用電極41を挟んでそれぞれ一つ以上対称に配置されていることから、半導体レーザチップ21の表面は片当たりすることなく均一に支持基板20に接続することができる。また、浮遊電極42は対称に設けられていることから、接合材86が溶けた場合、接合材86の表面張力作用によって自己整合的に半導体レーザチップ21の取り付け位置が決まり、実装の歩留りが向上する。接合材86の厚さが10μm以下の厚さとなることは、この自己整合的位置合わせが再現性良く行える条件でもある。
【0095】
(6)レーザダイオードのpn接合は支持基板に近接し、いわゆるジャンクションダウン実装となっていることから、pn接合で発生する熱を支持基板20を介して外部に効果的に放散することができる。
【0096】
(7)支持基板20は抵抗率が500Ωcm以上となっていることから、洩れ電流の発生を抑止することができる。
【0097】
(実施形態2)
図13は本発明の他の実施形態(実施形態2)である光電子装置においてレーザダイオードが組み込まれた半導体チップの支持基板への接続状態を示す模式的断面図である。
【0098】
本実施形態2の光電子装置は、実施形態1の光電子装置において、半導体レーザチップ21のリッジ80の先端部分の通電用電極41を接合材86で通電用配線43接続するようにしたものであり、実施形態1の光電子装置に比較して接続面積を小さくしたもので、図10および図11(a)のC11を小さくする効果がある。本実施形態2の光電子装置も実施形態1の光電子装置と同様な効果を有する。
【0099】
(実施形態3)
図14は本発明の他の実施形態(実施形態3)である光電子装置においてレーザダイオードが組み込まれた半導体チップの支持基板への接続状態を示す模式的断面図である。
【0100】
本実施形態3の光電子装置は、実施形態1の光電子装置において、半導体レーザチップ21を支持基板20に固定する際、通電用電極41の両側の縁部分をそれぞれ接合材86で通電用配線43に接続するものであり、リッジ80にある光導波路(発光部)に加わる応力を減少させる効果もある。本実施形態2の光電子装置も実施形態1の光電子装置と同様な効果を有する。
【0101】
(実施形態4)
図15乃至図18は本発明の他の実施形態(実施形態4)である光電子装置において、半導体レーザが組み込まれた半導体チップの搭載状態を示す模式図である。図15は半導体レーザが組み込まれた半導体チップの搭載状態を示す模式図、図16は半導体チップの搭載部分における搭載用電極及び搭載用配線等を示す模式的平面図、図17は半導体チップの搭載部分の模式的拡大図、図18は光電子装置における半導体レーザ部分の等価回路図である。
【0102】
本実施形態4の光電子装置は、実施形態1の光電子装置において、通電用電極41を挟んで配置する浮遊電極42を複数、即ち3個づつとした例である。浮遊電極42は通電用電極41に対して対称に配置され、半導体レーザチップ21を支持基板20に搭載する際、片当たりや位置ずれが発生しないように配慮されている。
【0103】
本実施形態4の光電子装置は、浮遊電極42をさらに分割することによって、LDの容量と電極の容量との合成容量がさらに小さくなり、CR時定数がより小さくなる効果がある。また、浮遊電極42全体の面積が大きくなることより、機械的強度がより増加するという効果もある。本実施形態4の光電子装置も実施形態1の光電子装置と同様な効果を有する。
【0104】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。実施形態では光素子としてレーザダイオードの例を示したが、他の光素子でも同様に適用でき同様の効果を得ることができる。例えば、端面発光型ダイオードでも同様に適用することができる。
【0105】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【0106】
(1)半導体レーザチップの実装容量を低減できることから、CR時定数から決まるレーザダイオード動作時の立ち上がり・立ち下がり時間を低減することができ、伝送特性が向上し、高速駆動が可能な光電子装置を提供することができる。
【0107】
(2)信頼性や製造歩留りを高めることができる光電子装置を提供することができる。
【0108】
(3)製造コストの低減が可能な光電子装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態(実施形態1)である光電子装置におけるレーザダイオードが組み込まれた半導体チップと、この半導体チップを搭載する支持基板を示す分解斜視図である。
【図2】本実施形態1の光電子装置の外観を示す斜視図である。
【図3】本実施形態1の光電子装置の等価回路図である。
【図4】本実施形態1の光電子装置のキャップを取り外した模式的平面図である。
【図5】本実施形態1の光電子装置のキャップを取り外した模式的断面図である。
【図6】本実施形態1の光電子装置のキャップを取り外した他の断面を示す模式的断面図である。
【図7】本実施形態1の光電子装置におけるパッケージ内部の模式的拡大平面図である。
【図8】本実施形態1の光電子装置における支持基板への半導体チップの搭載状態を示す模式的平面図である。
【図9】図8のA−A線に沿う模式的断面図である。
【図10】本実施形態1の光電子装置における半導体チップの搭載部分の模式的拡大図である。
【図11】本実施形態1の光電子装置及び図21に示す半導体レーザ部分の等価回路図である。
【図12】本実施形態1の光電子装置及び図21に示す半導体レーザの周波数特性を示すグラフである。
【図13】本発明の他の実施形態(実施形態2)である光電子装置においてレーザダイオードが組み込まれた半導体チップの支持基板への接続状態を示す模式的断面図である。
【図14】本発明の他の実施形態(実施形態3)である光電子装置においてレーザダイオードが組み込まれた半導体チップの支持基板への接続状態を示す模式的断面図である。
【図15】本発明の他の実施形態(実施形態4)である光電子装置において、半導体レーザが組み込まれた半導体チップの搭載状態を示す模式図である。
【図16】本実施形態4の光電子装置において、半導体チップの搭載部分における搭載用電極及び搭載用配線等を示す模式的平面図である。
【図17】本実施形態4の光電子装置において、半導体チップの搭載部分の模式的拡大図である。
【図18】本実施形態4の光電子装置における半導体レーザ部分の等価回路図である。
【図19】従来の半導体レーザが組み込まれた半導体チップの搭載状態を示す模式図である。
【図20】前記従来の半導体チップの搭載部分における搭載用電極及び搭載用配線等を示す模式的平面図である。
【図21】前記従来の半導体チップの搭載部分の模式的拡大図である。
【符号の説明】
10…送信用光通信モジュール、11…ケース、12…キャップ、13…封止体(パッケージ)、14…リード、15…電極部、17…光ファイバケーブル、17a,18a…溝、18…光ファイバ芯線、19…接着剤、20…支持基板、21…半導体チップ(半導体レーザチップ)、22…ガイド溝、23…樹脂逃げ溝、26…受光素子(フォトダイオード)、30…接着剤、35…インダクタ、36…抵抗(調整抵抗)、37…サーミスタ、38…ワイヤ、39…保護膜、41…通電用電極、42…浮遊電極、43…通電用配線、44…浮遊配線、45…引出配線、46…アライメントマーク、47…電極、49…グランド電極、50…光素子搭載基板(支持基板)、51…半導体チップ、52…接合材、53…搭載用電極、54…搭載用配線、55…引出配線、56…アライメントマーク、57…V字溝、60…リッジ、61…活性層、62…絶縁膜、63…絶縁膜(SiO2膜)、80…リッジ、81…活性層、82…絶縁膜、85…絶縁膜(SiO2膜)、86…接合材。
Claims (18)
- 内部にpn接合を有する光素子が形成され、主面に搭載用電極を有し、かつ前記pn接合は前記主面の反対側に位置する裏面よりも主面に近く位置している半導体チップと、
上面側に設ける絶縁層上に前記半導体チップを搭載する搭載用配線を有する支持基板とを有し、
前記半導体チップの前記搭載用電極は前記支持基板の前記搭載用配線に導電性の接合材を介して接続されてなる光電子装置であって、
前記半導体チップの前記搭載用電極は前記光素子を動作させるための通電用電極と、前記通電用電極から独立しかつ前記半導体チップの主面側に設けられる絶縁膜上に形成される単一または複数の浮遊電極とからなり、
前記支持基板の前記搭載用配線は前記通電用電極に接続される通電用配線と、前記通電用配線から独立しかつ前記浮遊電極に接続される浮遊配線とからなることを特徴とする光電子装置。 - 前記半導体チップの主面側の前記絶縁膜及び前記浮遊電極に起因する光素子側の浮遊容量と、前記支持基板の上面側の絶縁膜及び前記浮遊配線に起因する支持基板側の浮遊容量が直列に接続されていることを特徴とする請求項1に記載の光電子装置。
- 前記半導体チップの主面側の前記絶縁膜及び前記浮遊電極に起因する光素子側の浮遊容量と、前記支持基板の上面側の絶縁膜及び前記浮遊配線に起因する支持基板側の浮遊容量が直列に接続され、
前記半導体チップの主面側の前記絶縁膜及び前記通電用電極に起因する光素子側の通電側容量と、前記支持基板の上面側の絶縁膜及び前記通電用配線に起因する支持基板側の通電側容量が直列に接続され、
前記浮遊容量と前記通電側容量は並列に接続されていることを特徴とする請求項1に記載の光電子装置。 - 前記通電用電極は前記光素子の光導波路に沿って延在する細長形状であることを特徴とする請求項1に記載の光電子装置。
- 前記浮遊電極は前記通電用電極を挟んで左右にそれぞれ一つ以上設けられていることを特徴とする請求項1に記載の光電子装置。
- 前記浮遊電極は前記通電用電極に対して対称に配置されていることを特徴とする請求項5に記載の光電子装置。
- 前記浮遊電極の面積は前記通電用電極の面積よりも広いことを特徴とする請求項1に記載の光電子装置。
- 前記搭載用配線及び前記浮遊配線はグランド電位に接続されることを特徴とする請求項1に記載の光電子装置。
- 前記支持基板の抵抗率が500Ωcm以上であることを特徴とする請求項1に記載の光電子装置。
- 前記支持基板はシリコン基板であることを特徴とする請求項1に記載の光電子装置。
- 前記支持基板の上面に厚さ1μm以下のSiO2膜が形成され、このSiO2膜上に前記搭載用配線及び浮遊配線が形成されていることを特徴とする請求項1に記載の光電子装置。
- 前記接合材は10μm以下の厚さであることを特徴とする請求項1に記載の光電子装置。
- 前記通電用電極と前記通電用配線を接続する接合材は鉛錫半田以外の導電性の接合材であり、前記浮遊電極と前記浮遊配線を接続する接合材は鉛錫半田であることを特徴とする請求項1に記載の光電子装置。
- 前記半導体チップの主面及び前記支持基板の上面には対応する位置合わせ用のマークが設けられていることを特徴とする請求項1に記載の光電子装置。
- 前記支持基板の上面には、前記光素子と光の授受を行う光ファイバを案内する断面がガイド溝が設けられていることを特徴とする請求項1に記載の光電子装置。
- 前記半導体チップの主面側の前記絶縁膜は下層のSiO2膜と、上層のSiN膜で形成されていることを特徴とする請求項1に記載の光電子装置。
- 前記光素子はレーザダイオードであることを特徴とする請求項1に記載の光電子装置。
- レーザダイオードが形成され、主面に搭載用電極を有し、かつレーザダイオードのpn接合は前記主面の反対側に位置する裏面よりも主面に近く位置している半導体チップと、
前記半導体チップを搭載する搭載用配線を有する支持基板とを有し、
前記半導体チップは前記搭載用電極が導電性の接合材を介して前記搭載用配線に接続されて前記支持基板に固定されてなる光電子装置であって、
前記半導体チップの前記搭載用電極は前記レーザダイオードを動作させるための通電用電極と、前記通電用電極から独立しかつ前記半導体チップの主面側に設けられる絶縁膜上に形成される単一または複数の浮遊電極とからなり、
前記支持基板の前記搭載用配線は前記通電用電極に接続される通電用配線と、前記通電用配線から独立しかつ前記浮遊電極に接続される浮遊配線とからなり、
前記搭載用配線及び前記浮遊配線はグランド電位に接続されることを特徴とする光電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002354053A JP2004184869A (ja) | 2002-12-05 | 2002-12-05 | 光電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002354053A JP2004184869A (ja) | 2002-12-05 | 2002-12-05 | 光電子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004184869A true JP2004184869A (ja) | 2004-07-02 |
Family
ID=32755186
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002354053A Pending JP2004184869A (ja) | 2002-12-05 | 2002-12-05 | 光電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004184869A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006073644A (ja) * | 2004-08-31 | 2006-03-16 | Sanyo Electric Co Ltd | 半導体レーザ装置 |
JP2008090004A (ja) * | 2006-10-02 | 2008-04-17 | Matsushita Electric Works Ltd | 光電変換コネクタ及びその製造方法 |
US7561610B2 (en) * | 2004-03-30 | 2009-07-14 | Sanyo Electric Co., Ltd. | Semiconductor laser apparatus and optical apparatus |
-
2002
- 2002-12-05 JP JP2002354053A patent/JP2004184869A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7561610B2 (en) * | 2004-03-30 | 2009-07-14 | Sanyo Electric Co., Ltd. | Semiconductor laser apparatus and optical apparatus |
US8098699B2 (en) | 2004-03-30 | 2012-01-17 | Sanyo Electric Co., Ltd. | Semiconductor laser apparatus and optical apparatus |
JP2006073644A (ja) * | 2004-08-31 | 2006-03-16 | Sanyo Electric Co Ltd | 半導体レーザ装置 |
JP4530768B2 (ja) * | 2004-08-31 | 2010-08-25 | 三洋電機株式会社 | 半導体レーザ装置 |
JP2008090004A (ja) * | 2006-10-02 | 2008-04-17 | Matsushita Electric Works Ltd | 光電変換コネクタ及びその製造方法 |
US7510336B2 (en) | 2006-10-02 | 2009-03-31 | Matsushita Electric Works, Ltd. | Plug-socket connector apparatus for optical fiber termination |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6467972B2 (en) | Optical interconnection module | |
JP3803596B2 (ja) | パッケージ型半導体装置 | |
JP3990090B2 (ja) | 光電子装置およびその製造方法 | |
JP4670384B2 (ja) | 光送信アセンブリの製造方法 | |
US6726375B2 (en) | Optical module, method for manufacturing optical module and optical communication apparatus | |
US6368890B1 (en) | Top contact VCSEL with monitor | |
JP4015440B2 (ja) | 光通信モジュール | |
US7127142B2 (en) | Optical communication device | |
EP1681729A1 (en) | Sealed structure of optical device, optical coupler, and method for sealing optical device | |
US20050201666A1 (en) | Optical module, manufacturing method therefor, protective component, and protective component with electric wiring | |
JP3921940B2 (ja) | 光送受信モジュール | |
JPWO2002089274A1 (ja) | 光通信装置 | |
CN111293582A (zh) | 一种光信号发射器件 | |
US6808316B2 (en) | Optical communication module | |
JP2002252407A (ja) | 発光モジュール | |
JP2001318283A (ja) | 光モジュール | |
JP3543189B2 (ja) | 半導体素子パッケージおよび半導体装置 | |
JP3888525B2 (ja) | 光通信モジュール | |
US6990262B2 (en) | Optical module | |
JP3434473B2 (ja) | 光モジュール用シリコンプラットフォーム | |
JP2004184869A (ja) | 光電子装置 | |
CN211456208U (zh) | 一种光信号发射器件 | |
JP2004200279A (ja) | 光電子装置 | |
US7192201B2 (en) | Optical transmitting module having a de-coupling inductor therein | |
US7206518B2 (en) | High speed optoelectronic subassembly and package for optical devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051130 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090611 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100209 |