JP2004182297A - Tray for semiconductor integrated circuit - Google Patents
Tray for semiconductor integrated circuit Download PDFInfo
- Publication number
- JP2004182297A JP2004182297A JP2002352173A JP2002352173A JP2004182297A JP 2004182297 A JP2004182297 A JP 2004182297A JP 2002352173 A JP2002352173 A JP 2002352173A JP 2002352173 A JP2002352173 A JP 2002352173A JP 2004182297 A JP2004182297 A JP 2004182297A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- integrated circuit
- tray
- terminal
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Packaging Frangible Articles (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明はボールグリッドアレイ端子を有する集積回路を収納するためのトレーに関する。
【0002】
【従来の技術とその問題点】
ボールグリッドアレイ(Ball Grid Array)タイプ(以下、BGAタイプと略称)の半導体集積回路は、集積回路チップを内蔵する集積回路本体と、この集積回路本体の底面に配設された多数の略球状(ボール状)の端子を備えるものとしてあり、前記端子は半田よりなり、プリント基板等の外部の配線回路と接続するためのもので、各端子の直径は0.6〜1.0mm程度のものであり、0.5〜1.27mm程度のピッチ(配設間隔)で数百個設けられている。
【0003】
上述したBGAタイプの集積回路を配線回路に搭載(実装)する際には、集積回路を配線回路上に載せた状態で加熱装置に入れて半田を融かし、その後温度を下げて半田を固化することによって集積回路の端子と外部の配線回路とを溶着させて接続する構成となっている。
【0004】
ところで、集積回路はその端子が外部からの衝撃等の外力によって脱落すると商品価値がなくなり、特にBGAタイプのものでは端子が配線回路への溶着手段を兼ねているので、端子にトレーの微細な樹脂片や樹脂に混入されているカーボンブラックなどの不純物が付着したり傷が付いたりしただけでも配線回路への接続不良(実装不良)の原因となる場合がある。
【0005】
したがって、BGAタイプの集積回路用の保管や運搬に使用されるトレーでは、端子がトレーに接触しない状態で集積回路を収納できるものを要求されることが多い。
【0006】
このような要求に対し、従来のトレーでは図13に示されるようにトレー31の壁32に段差32aを形成し、この段差によって集積回路本体36の端子側の面における端子よりも外側の部分を支持し、端子を底33の上方に浮かせた状態で収納して壁32や底33が集積回路34の端子35、35に接触しないようにしている。
【0007】
すなわち、BGAタイプの半導体集積回路を収納するトレーにおいては、半導体集積回路の実装不良を解消するには、トレーを半導体集積回路本体だけに接触させて半導体集積回路の支持および位置決めをするようにして、端子はトレーの構成部分に全く接触させないように収納しなければならないというのが従来の技術的常識である。
【0008】
しかし、集積回路の高密度化が進むにつれて集積回路全体の寸法は小型化する反面、端子の数は増大し、最も外側に位置する端子と集積回路本体36の外周辺部との間すなわちトレーの段差32aによる被支持部分のスペースが殆どないというケースが多くなっており、端子の下端部にある程度の不純物や傷が付くことを承知で、端子の下端を、前記壁で囲まれる平坦面で直接支持するタイプのトレーも実用に供されている。
【0009】
また、従来のトレーは壁32によって区画された複数のポケット37を有し、1つのポケットに1つの集積回路を収容して壁32によって半導体集積回路の水平方向の動きを規制する構成となっており、各ポケットの形状すなわち壁や段差の高さおよび縦横寸法などは、集積回路本体のサイズに合わせて専用のものに設計しなければならず、サイズの異なる複数種類の集積回路に共用できるトレーはない。
【0010】
【目的】
本発明の目的とするところは、ボールグリッドアレイ端子を有する集積回路の実装不良の原因となる端子の損傷や塵埃の付着を防止でき、しかも寸法の異なる複数種類の集積回路を収容することができるトレーを提供することにある。
【0011】
【発明の構成】
上記目的を達成するために、本発明の請求項1に係るトレーは、半導体集積回路本体の底面に多数の端子を備えるボールグリッドアレイ型の半導体集積回路を収納するためのトレーにおいて、頂部が略半球状に形成され、かつ基部に向って外側に広がる傾斜側面を有する多数の突起をトレー上面に備え、これら突起の配設間隔が、トレーに収容される半導体集積回路の端子の配設間隔の2以上の整数倍であり、前記半導体集積回路をその底面が下向きとなるようにトレー上面に載せると、半導体集積回路本体と突起とは非接触であるが、突起の前記傾斜側面に端子の下半部における側面が当接して半導体集積回路が支持され、かつ半導体集積回路の水平方向の動きが規制されるように構成したものとしてある。
【0012】
本発明の請求項2に係るトレーは、上面に半導体集積回路を個別に収容するためのエリアを有し、かつこれらのエリアを囲むガイドリブを備え、各ガイドリブは少なくともエリアの中央に臨む内側面が内側に向って下傾するテーパー状に形成され、上記エリア内に前記突起を設けた構成のものとしてある。
【0013】
【実施例】
以下、本発明に係るトレーの実施例を添付図面に示す具体例に基づいて詳細に説明する。
トレー1は平面形状が略矩形を呈する合成樹脂材製のものとしてあり、この合成樹脂材は表面電気抵抗値を大ならしめるための例えばカーボンブラック等の導電性粉末を含有せしめたものとしてある。
【0014】
トレー1の上面における外周辺部には、平面形状がトレーの外形に倣う略矩形状の立ち上がり枠辺2が形成されており、かつトレーの下面における外周辺部には立ち下がり枠辺3とその基部内周に沿う周溝4が形成されていて、複数のトレーを上下に積み重ねた際に、立ち上がり枠辺2の上端部が周溝4に嵌入するとともに立ち上がり枠辺の外周面が立ち下がり枠辺3の内周面に嵌入して上下のトレー間の位置決めがなされるようになっている。
【0015】
両枠辺2、3間の嵌合には若干の遊びを持たせてあり、上記立ち上がり枠辺2の高さと周溝4の深さの関係により、複数のトレーを上下に積み重ねた際の下側トレー上面と上側トレーの下面との間の距離が設定される。
【0016】
しかして、トレー1のベース5は下面が平坦に形成されているが、上面に多数の突起6、6が形成されていて、これら多数の突起6、6にて集積回路が支持される構成となっている。
【0017】
上記突起6、6はベース5と一体に形成され、それぞれ基部に向って外側へ広がる傾斜側面6aを有する略円錐状で頂部が半球状に形成されており、各突起は上部が集積回路7の端子8、8間に入り込むが、集積回路本体9の底面には接触せず、突起の傾斜側面6aが端子の下半部側面に当接する配設間隔および寸法のものとしてある。
【0018】
具体的には、突起6、6がベース5上の前後左右方向に等間隔で配設され、その配設間隔PPと、収容される集積回路7のボール端子8、8の配設間隔PTとの関係が、
PP=nPT (nは2以上の整数)
となるように構成してあり、本実施例では突起の配設間隔PPが端子の配設間隔PTの2倍となるように構成してある。
【0019】
なお、突起は等間隔に設けない場合もあり、例えば一部の突起を省いたり、あるいは一部の突起を端子の配設間隔の整数倍分前後または左右方向にずらして設けたりする場合もある。
【0020】
また突起6、6の寸法は、半導体集積回路をトレー上に載せた際に、正方形状に近接する4つの端子間に突起が入り込み、図5のように突起6、6の上端は半導体集積回路本体9の底面に非接触であるが、突起の傾斜側面6aに端子の下端部以外の下半部側面が接点CPにて接触して半導体集積回路が支持されるようにしてある。
【0021】
また、1つの突起を囲む4つの端子は、突起の同一水平断面上において等間隔で点接触するので、半導体集積回路がトレー内に収容された状態で集積回路に外部からの衝撃等による外力が掛かった場合、外力の水平方向成分は端子から突起へ水平方向に掛かり、集積回路の水平方向の移動が阻止される。
【0022】
上述のように構成されたトレー1上面に半導体集積回路7を収容して他のトレーを積み重ねた状態において、本実施例のトレーは半導体集積回路の上面と上側のトレー下面との間には、図3に示されるように隙間αが形成されるように前記立ち上がり枠辺2の高さと周溝4の深さを設定してある。
【0023】
上記隙間αは、上下のトレー間に半導体集積回路を収納して多数のトレーを積み重ねた状態において、上方からの荷重が半導体集積回路に掛からないようにするための遊びである。
【0024】
また上記隙間αは、突起6、6の上端を通る平面Aと端子8、8の下端を通る平面Bとの間の距離、すなわち突起と端子の嵌め合い深さβよりも小なるものとしてあって、トレー間に収容された半導体集積回路の端子がトレーの突起を乗り越えて移動するのを防止している。
【0025】
上述のように構成したトレーにおいては、トレーの上面に半導体集積回路7をその端子8、8側の面が下向きとなるようにして載せると、端子8、8の表面が突起の頂部の曲面に案内されて端子が突起の側部に入り込み、端子の下半部側面が突起の傾斜側面6aに当接して半導体集積回路が支持される。
【0026】
なお、半導体集積回路をトレー上面に載せる際に、端子の下端部が突起の上端面に接触する可能性はあるが、突起の頂部は略半球状の曲面に形成されており、しかも突起頂部との接触は瞬間的なものであって長時間あるいは繰り返し摺接することはあり得ないので、端子の下端部に実装不良の原因となるような不純物の付着や損傷のおそれはない。
【0027】
その後、上記トレーの立ち上がり枠辺2まわりに別のトレーの立ち下り枠辺3を嵌合せしめて積み重ねると、上側のトレーの下面が半導体集積回路7の上面に非接触で臨み、半導体集積回路は上下のトレー間に収納される。
【0028】
しかして半導体集積回路をトレー間に収納した状態において、外部からの振動や衝撃で半導体集積回路に水平方向の外力が掛かった場合、突起の側面に端子の側面が当接しているので、半導体集積回路の水平方向の移動が防止され、また半導体集積回路が上下方向に動揺した場合、上側トレーの下面が半導体集積回路の上面に非接触で臨んでおり、しかも上側トレーの下面と半導体集積回路の上面との間の隙間αが端子と突起の嵌め合い深さβよりも小であるので、端子が突起の上方を乗り越えて移動するのが防止される。
【0029】
上述のようにトレー間に収納された半導体集積回路の端子は、その側面が突起の側面に当接するが、半導体集積回路をプリント基板等の配線回路に実装する際の接続部分となる端子の下端部は突起およびその他のトレーの構成部分に接触しない。
【0030】
したがって、端子の下端部に不純物が付着したり傷が付いたりするおそれはまずなく、半導体集積回路の実装不良を防止することができる。
【0031】
また、本実施例のトレーにおいては、半導体集積回路を個別に収容するための壁等の仕切がないので、半導体集積回路をトレー上の任意の位置に収容することができ、さらに端子の配設間隔が同じものであれば集積回路本体の縦横寸法の異なる他の仕様の半導体集積回路を収容することもできる。
【0032】
次ぎに、本発明に係るトレーの第2実施例を図6〜12に基づいて以下に説明する。
上述した第1実施例のトレーにおいては、トレーの上面、下面ともに半導体集積回路を個々に収容するための仕切がなく、半導体集積回路の収容位置を任意に設定することができる構成としてあるが、第2実施例のものはトレーの上面および下面に半導体集積回路を収容する際のガイドを備え所定のエリア内に個々の半導体集積回路を収容できるようにしたものとしてある。
【0033】
しかして、トレー10は上面に個々の半導体集積回路を収容するためのエリア11を有し、これらのエリアの各4隅は略L字状の上向きガイドリブ12によって囲まれており、各上向きガイドリブは少なくともエリアの中央に臨む内側面12aが内側に向って下傾するテーパー状に形成されている。
【0034】
上記エリア11内におけるトレー上面には、第1実施例のものと同様に多数の突起6、6が形成されていて、これら突起の配設間隔や寸法も第1実施例ものと同じである。
【0035】
なお、本第2実施例のものではエリア中央部分のいくつかの突起が省略され、配設間隔も等間隔ではない点が第1実施例のものと異なるが、突起の配設間隔は端子の配設間隔のn倍(nは2以上の整数)であれば事が足り、したがって一部分における突起の配設間隔が例えば2倍で、他の部分における突起の配設間隔が例えば3倍あるいは4倍というように異なる配設間隔にすることができる。
【0036】
また、トレー10下面には上面の収容エリア11に対応する位置に同じく収容エリア13を有し、これらのエリアの各4辺に下向きガイドリブ14を備えていて、各下向きガイドリブは少なくともエリアの中央に臨む内側面14aが内側に向って下傾するテーパー状に形成されている。
【0037】
なお、第2実施例のものも第1実施例のものと同様に上面に立ち上がり枠辺2と下面に立ち下り枠辺3および周溝4を備え、トレーどうしを上下に積み重ねた際に下側トレーの立ち上がり枠辺2まわりに上側トレーの立ち下り枠辺3が嵌合するようになっている。
【0038】
しかして、上述したトレー10上面の上向きガイドリブ12はトレー上面に半導体集積回路を載せる際に、半導体集積回路の位置が所定の位置からずれていてもガイドリブの内側面12aによって適正位置に案内するためのガイドであり、またトレー下面の下向きガイドリブ14は、上下のトレー間に半導体集積回路を収容して上下を反転させた場合に、ガイドリブの内側面14aによって適正位置に案内するためのガイドである。
【0039】
すなわち、これらのガイドリブ12、14は半導体集積回路の水平方向の動きを規制するためのものではなく、半導体集積回路を適正位置に導入するためのものとしてあり、半導体集積回路の水平方向の動きは第1実施例のものと同様に突起の傾斜側面6aに端子の下半部における側面が当接することによって防止される。
【0040】
したがって、半導体集積回路本体の縦横寸法がガイドリブにて囲まれるスペースよりも小で、かつ端子の配設間隔が同じものであれば集積回路本体の縦横寸法が異なる複数種類の仕様の半導体集積回路に共用することもできる。
【0041】
なお、本第2実施例のものにおいては、複数のトレーを上下に積み重ねた際に、図12に示されるようにトレー上面の上向きガイドリブ12の間に上側トレー下面の下向きガイドリブ14が入り込む構成としてあるが、上下のトレー間は下側トレー上面の立ち上がり枠辺2と上側トレー下面の立ち下り枠辺3との係合により位置合わせが行なわれるようになっているので、前記上向きガイドリブと下向きガイドリブは上下のトレーの位置合わせには関係がなく、これらのガイドリブは互いの端面が接触あるいは隙間をあけて対峙する形状、寸法とする場合もあり、このような場合には両ガイドリブを各エリアの4隅または4辺を囲む形状のものにしたり、あるいは一方または両方のガイドリブを略正方形状のものにしたりすることもできる。
【0042】
【発明の効果】
本発明によれば、トレー上面に設けた多数の突起の傾斜側面に、半導体集積回路の端子の下半部における側面を当接させて支持し、かつ半導体集積回路の水平方向の動きを防止するという全く新規な技術的発想により、半導体集積回路の実装不良の原因となる端子下端部への不純物の付着や損傷が防止され、半導体集積回路の信頼性を低下させることなく収納できるトレーを提供することができる。
【0043】
また本発明のトレーは、突起が半導体集積回路の水平方向の位置決めを行なうので、従来のトレーにおいて半導体集積回路の水平方向の動きを規制するために必要であった壁に相当する構成が不要であり、したがって端子の配設間隔が同じものであれば集積回路本体の縦横寸法が異なる仕様の半導体集積回路を壁の縦横寸法に制限されることなく収容することができる。
【図面の簡単な説明】
【図1】本発明に係るトレーの第1実施例を示す平面図。
【図2】本発明に係るトレーの第1実施例を示す底面図。
【図3】本発明の第1実施例のトレーを積み重ねた状態の拡大縦断面図。
【図4】端子の中心を通る水平面における突起と端子との位置関係を示す横断面図。
【図5】図4のV−V線上における突起と端子との位置関係を示す横断面図。
【図6】本発明に係るトレーの第2実施例を示す平面図。
【図7】本発明に係るトレーの第2実施例を示す底面図。
【図8】本発明に係るトレーの第2実施例の一部を拡大して示す平面図。
【図9】本発明に係るトレーの第2実施例の一部を拡大して示す底面図。
【図10】本発明に係る第2実施例のトレーのX−X線拡大縦断面図。
【図11】本発明に係る第2実施例のトレーのXI−XI線拡大縦断面図。
【図12】本発明の第2実施例のトレーを積み重ねた状態の拡大縦断面図。
【図13】従来のトレーを積み重ねた状態を示す縦断面図。
【符号の説明】
1 トレー
2 立ち上がり枠辺
3 立ち下がり枠辺
4 周溝
5 ベース
6 突起
7 半導体集積回路
8 端子
9 集積回路本体
10 トレー
11 収容エリア
12 上向きガイドリブ
13 収容エリア
14 下向きガイドリブ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a tray for storing an integrated circuit having a ball grid array terminal.
[0002]
[Conventional technology and its problems]
2. Description of the Related Art A ball grid array (BGA type) semiconductor integrated circuit includes an integrated circuit main body having an integrated circuit chip and a plurality of substantially spherical (disclosed on the bottom surface of the integrated circuit main body). The terminal is made of solder and is for connection to an external wiring circuit such as a printed circuit board. Each terminal has a diameter of about 0.6 to 1.0 mm. Some hundreds are provided at a pitch (arrangement interval) of about 0.5 to 1.27 mm.
[0003]
When mounting (mounting) the above-mentioned BGA type integrated circuit on a wiring circuit, put the integrated circuit on the wiring circuit and put it in a heating device to melt the solder, then lower the temperature and solidify the solder. By doing so, the terminal of the integrated circuit and the external wiring circuit are welded and connected.
[0004]
By the way, the integrated circuit loses its commercial value if its terminals fall off due to external force such as external impact. In particular, in the case of BGA type, the terminals also serve as the means for welding to the wiring circuit, so the fine resin of the tray is attached to the terminals. Even if an impurity such as carbon black mixed in a piece or resin adheres or is scratched, it may cause a poor connection (improper mounting) to a wiring circuit.
[0005]
Therefore, trays used for storage and transportation of BGA type integrated circuits are often required to be capable of storing the integrated circuits without the terminals being in contact with the trays.
[0006]
In response to such a requirement, in the conventional tray, a
[0007]
That is, in a tray for storing a BGA type semiconductor integrated circuit, in order to eliminate a mounting defect of the semiconductor integrated circuit, the tray is brought into contact only with the semiconductor integrated circuit body to support and position the semiconductor integrated circuit. It is conventional technical knowledge that the terminals must be housed so as not to contact the components of the tray at all.
[0008]
However, as the density of the integrated circuit has increased, the dimensions of the entire integrated circuit have been reduced, but the number of terminals has increased, and between the outermost terminals and the outer periphery of the
[0009]
Further, the conventional tray has a plurality of
[0010]
【Purpose】
An object of the present invention is to prevent damage to terminals and adhesion of dust, which may cause defective mounting of an integrated circuit having ball grid array terminals, and to accommodate a plurality of types of integrated circuits having different dimensions. To provide trays.
[0011]
Configuration of the Invention
In order to achieve the above object, a tray according to
[0012]
The tray according to
[0013]
【Example】
Hereinafter, embodiments of the tray according to the present invention will be described in detail based on specific examples shown in the accompanying drawings.
The
[0014]
A substantially rectangular rising
[0015]
The fitting between the two
[0016]
The lower surface of the
[0017]
The
[0018]
More specifically, the
PP = nPT (n is an integer of 2 or more)
In this embodiment, the interval PP between the projections is twice as large as the interval PT between the terminals.
[0019]
Note that the projections may not be provided at equal intervals, and for example, some projections may be omitted, or some projections may be shifted in the front and rear direction or the left and right direction by an integral multiple of the terminal arrangement interval. .
[0020]
When the semiconductor integrated circuit is placed on a tray, the protrusions enter between four terminals which are close to a square, and the upper ends of the
[0021]
In addition, since the four terminals surrounding one projection make point contact at equal intervals on the same horizontal cross section of the projection, external force due to external impact or the like is applied to the integrated circuit while the semiconductor integrated circuit is housed in the tray. When it is applied, the horizontal component of the external force is applied horizontally from the terminal to the protrusion, and the horizontal movement of the integrated circuit is prevented.
[0022]
In a state where the semiconductor integrated
[0023]
The gap α is a play for preventing a load from above from being applied to the semiconductor integrated circuit in a state where the semiconductor integrated circuits are accommodated between the upper and lower trays and a large number of trays are stacked.
[0024]
The gap α is smaller than the distance between the plane A passing through the upper ends of the
[0025]
In the tray constructed as described above, when the semiconductor integrated
[0026]
When the semiconductor integrated circuit is placed on the upper surface of the tray, the lower end of the terminal may come into contact with the upper end of the protrusion, but the top of the protrusion is formed into a substantially hemispherical curved surface, and the top of the protrusion is formed. Contact is instantaneous and cannot be slid in contact for a long time or repeatedly, so that there is no possibility that impurities may be attached to the lower end of the terminal or may be damaged, which may cause a mounting failure.
[0027]
Thereafter, when the falling
[0028]
However, if a horizontal external force is applied to the semiconductor integrated circuit by external vibration or impact in a state where the semiconductor integrated circuit is stored between the trays, the side surfaces of the terminals are in contact with the side surfaces of the protrusions. When the circuit is prevented from moving in the horizontal direction, and when the semiconductor integrated circuit swings up and down, the lower surface of the upper tray faces the upper surface of the semiconductor integrated circuit in a non-contact manner. Since the gap α between the upper surface and the terminal is smaller than the fitting depth β between the terminal and the protrusion, the terminal is prevented from moving over the protrusion.
[0029]
As described above, the terminals of the semiconductor integrated circuit housed between the trays have their side surfaces abutting on the side surfaces of the protrusions, but the lower ends of the terminals serving as connection portions when the semiconductor integrated circuit is mounted on a wiring circuit such as a printed circuit board. The parts do not touch the projections and other components of the tray.
[0030]
Therefore, it is unlikely that impurities are attached to the lower end of the terminal or the terminal is damaged, so that a mounting failure of the semiconductor integrated circuit can be prevented.
[0031]
Further, in the tray of this embodiment, since there is no partition such as a wall for individually storing the semiconductor integrated circuits, the semiconductor integrated circuits can be stored in an arbitrary position on the tray, and furthermore, the terminals are arranged. As long as the intervals are the same, semiconductor integrated circuits of different specifications having different vertical and horizontal dimensions of the integrated circuit body can be accommodated.
[0032]
Next, a second embodiment of the tray according to the present invention will be described below with reference to FIGS.
In the tray of the first embodiment described above, there is no partition for individually housing the semiconductor integrated circuits on both the upper surface and the lower surface of the tray, and the housing position of the semiconductor integrated circuit can be set arbitrarily. In the second embodiment, a guide for accommodating semiconductor integrated circuits is provided on the upper and lower surfaces of the tray so that individual semiconductor integrated circuits can be accommodated in a predetermined area.
[0033]
The
[0034]
A large number of
[0035]
The second embodiment differs from the first embodiment in that some projections at the center of the area are omitted and the arrangement intervals are not equal. However, the arrangement intervals of the projections are different from those of the terminal. It suffices that n times the arrangement interval (n is an integer of 2 or more). Therefore, the arrangement interval of the protrusions in one part is, for example, twice, and the arrangement interval of the protrusions in the other part is, for example, three times or four. It is possible to set different arrangement intervals such as double.
[0036]
The lower surface of the
[0037]
Note that the second embodiment also has a rising
[0038]
The
[0039]
That is, these
[0040]
Therefore, if the vertical and horizontal dimensions of the semiconductor integrated circuit main body are smaller than the space surrounded by the guide ribs and the arrangement intervals of the terminals are the same, the semiconductor integrated circuit of different types having different vertical and horizontal dimensions of the integrated circuit main body can be used. They can be shared.
[0041]
In the second embodiment, when a plurality of trays are vertically stacked, the
[0042]
【The invention's effect】
According to the present invention, the side surface in the lower half portion of the terminal of the semiconductor integrated circuit is brought into contact with and supported by the inclined side surfaces of a number of protrusions provided on the upper surface of the tray, and prevents the semiconductor integrated circuit from moving in the horizontal direction. By providing a tray that can be stored without lowering the reliability of the semiconductor integrated circuit by preventing the adhesion and damage of impurities to the lower end of the terminal, which causes the mounting failure of the semiconductor integrated circuit, by a completely new technical idea of be able to.
[0043]
Further, in the tray of the present invention, since the protrusions position the semiconductor integrated circuit in the horizontal direction, a structure corresponding to a wall required for restricting the horizontal movement of the semiconductor integrated circuit in the conventional tray is unnecessary. Therefore, as long as terminals are arranged at the same interval, semiconductor integrated circuits having different specifications of the vertical and horizontal dimensions of the integrated circuit body can be accommodated without being limited to the vertical and horizontal dimensions of the wall.
[Brief description of the drawings]
FIG. 1 is a plan view showing a first embodiment of a tray according to the present invention.
FIG. 2 is a bottom view showing the first embodiment of the tray according to the present invention.
FIG. 3 is an enlarged vertical sectional view showing a state in which trays according to the first embodiment of the present invention are stacked.
FIG. 4 is a cross-sectional view showing a positional relationship between a terminal and a protrusion on a horizontal plane passing through the center of the terminal.
FIG. 5 is a cross-sectional view showing the positional relationship between the protrusion and the terminal on the line VV in FIG. 4;
FIG. 6 is a plan view showing a second embodiment of the tray according to the present invention.
FIG. 7 is a bottom view showing a second embodiment of the tray according to the present invention.
FIG. 8 is an enlarged plan view showing a part of a second embodiment of the tray according to the present invention.
FIG. 9 is an enlarged bottom view showing a part of a second embodiment of the tray according to the present invention.
FIG. 10 is an enlarged vertical sectional view taken along line XX of a tray according to a second embodiment of the present invention.
FIG. 11 is an enlarged vertical sectional view taken along line XI-XI of a tray according to a second embodiment of the present invention.
FIG. 12 is an enlarged vertical sectional view of a state in which trays according to the second embodiment of the present invention are stacked.
FIG. 13 is a longitudinal sectional view showing a state where conventional trays are stacked.
[Explanation of symbols]
DESCRIPTION OF
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002352173A JP3993078B2 (en) | 2002-12-04 | 2002-12-04 | Tray for semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002352173A JP3993078B2 (en) | 2002-12-04 | 2002-12-04 | Tray for semiconductor integrated circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004182297A true JP2004182297A (en) | 2004-07-02 |
JP3993078B2 JP3993078B2 (en) | 2007-10-17 |
Family
ID=32753864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002352173A Expired - Fee Related JP3993078B2 (en) | 2002-12-04 | 2002-12-04 | Tray for semiconductor integrated circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3993078B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005260037A (en) * | 2004-03-12 | 2005-09-22 | Renesas Technology Corp | Tray, socket for inspection, and method for manufacturing semiconductor device |
JP2007161278A (en) * | 2005-12-12 | 2007-06-28 | Matsushita Electric Ind Co Ltd | Pallet, optical component manufacturing method using the same, and optical component package and housing body |
JP4549422B1 (en) * | 2009-05-12 | 2010-09-22 | ホクモウ株式会社 | Tray for semiconductor integrated circuit |
-
2002
- 2002-12-04 JP JP2002352173A patent/JP3993078B2/en not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005260037A (en) * | 2004-03-12 | 2005-09-22 | Renesas Technology Corp | Tray, socket for inspection, and method for manufacturing semiconductor device |
JP4525117B2 (en) * | 2004-03-12 | 2010-08-18 | ルネサスエレクトロニクス株式会社 | tray |
US7915057B2 (en) | 2004-03-12 | 2011-03-29 | Renesas Electronics Corporation | Manufacturing method of a tray, a socket for inspection, and a semiconductor device |
US8093073B2 (en) | 2004-03-12 | 2012-01-10 | Renesas Electronics Corporation | Manufacturing method of a tray, a socket for inspection, and a semiconductor device |
JP2007161278A (en) * | 2005-12-12 | 2007-06-28 | Matsushita Electric Ind Co Ltd | Pallet, optical component manufacturing method using the same, and optical component package and housing body |
JP4549422B1 (en) * | 2009-05-12 | 2010-09-22 | ホクモウ株式会社 | Tray for semiconductor integrated circuit |
JP2010264988A (en) * | 2009-05-12 | 2010-11-25 | Hokumo Co Ltd | Tray for semiconductor integrated circuit |
Also Published As
Publication number | Publication date |
---|---|
JP3993078B2 (en) | 2007-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6357595B2 (en) | Tray for semiconductor integrated circuit device | |
US5551572A (en) | Tray for semiconductor devices | |
US5400904A (en) | Tray for ball terminal integrated circuits | |
TWI462218B (en) | Pedestal pocket tray containment system for integrated circuit chips | |
US20060118458A1 (en) | Carrier tape for electronic components | |
JP2005335817A (en) | Integrated circuit tray equipped with self-alignment pocket | |
JP4429823B2 (en) | Tray for semiconductor device | |
US6264037B1 (en) | Tray for ball grid array integrated circuit | |
US7064431B2 (en) | Electronic assembly having select spacing of rows and columns of contacts to allow for routing of traces to the contacts | |
JP2004182297A (en) | Tray for semiconductor integrated circuit | |
JP2004155443A (en) | Tray for semiconductor integrated circuit | |
JP4694247B2 (en) | Storage tray for semiconductor integrated circuit device | |
JP3730384B2 (en) | Tray for semiconductor integrated circuit | |
JP2005132438A (en) | Tray for storing electronic component | |
JP2001028391A (en) | Tray for storing semiconductor integrated circuit device | |
JP3401990B2 (en) | Semiconductor device and its storage carrier | |
KR102412800B1 (en) | Subatrate fixation structure | |
JPH1111572A (en) | Tray for housing semiconductor integrated circuit device | |
JP2004345667A (en) | Carrier tape for conveying electronic component | |
JP4506532B2 (en) | Chip storage structure | |
JP2003040389A (en) | Tray for semiconductor integrated circuit device | |
JP6311489B2 (en) | Multiple cradle | |
KR100388479B1 (en) | Structure of a tray for a memory moudle | |
JP2020155465A (en) | Semiconductor device | |
JP2004051226A (en) | Tray for electronic part |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050624 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050819 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070626 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070703 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070725 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |