JP2004172956A

JP2004172956A - Low noise amplifier and reception circuit

Info

Publication number: JP2004172956A
Application number: JP2002336323A
Authority: JP
Inventors: Noboru Sasho; 登佐生
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2002-11-20
Filing date: 2002-11-20
Publication date: 2004-06-17

Abstract

<P>PROBLEM TO BE SOLVED: To provide a low noise amplifier capable of increasing the variable gain dynamic range and a reception circuit with the amplifier. <P>SOLUTION: The low noise amplifier comprises: an amplification part for which a MOS transistor TR 43 supplied with a control voltage Vcnt at the gate and a MOS transistor TR 42 whose gate is connected to a signal route are cascaded between a power source and a reference potential; a MOS transistor TR 41 whose source is grounded in terms of a high frequency and the drain is connected to the signal route; and a control circuit CONT for turning OFF the MOS transistor TR 41 when the control voltage is higher than a first level, turning ON the MOS transistor TR 41 when the control voltage is lower than a second level, and supplying control signals CTL capable of making the MOS transistor TR 41 function as a variable resistor to the gate of the MOS transistor TR 41 when the control voltage is at a level between the first level and the second level. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、たとえば無線システムの受信機に適用される低雑音増幅器（ＬＮＡ：ＬｏｗＮｏｉｓｅＡｍｐｌｉｆｉｅｒ）およびそれを用いた受信回路に関するものである。
【０００２】
【従来の技術】
無線受信機の低雑音増幅器（以下、ＬＮＡという）においては、本来の低雑音性に加えて可変利得の機能を有することが求められることがある。
理由として、第１に、無線においては受信機の受信信号入力レベルが大きく変動するため、大信号受信時には利得を減少させて後段のダイナミックレンジを少なくできるようにしたい、第２に、受信機を構成するいくつかのアナログ素子の製造バラツキを、受信機製造時に利得を調整して吸収できるようにしたい、というような事柄が挙げられる。
【０００３】
図６は、可変利得ＬＮＡの第１の構成例を示す回路図である。
この可変利得ＬＮＡ１０は、図６に示すように、入力整合回路（ＭＴＣ）１１、電流源としてのＭＯＳトランジスタＴＲ１１、増幅素子としてＭＯＳトランジスタＴＲ１２，ＴＲ１３、キャパシタＣ１１〜Ｃ１５、インダクタＬ１１，Ｌ１２、および抵抗素子Ｒ１１〜Ｒ１３を有している。
【０００４】
この可変利得ＬＮＡ１０は、一般に電流操作型可変利得増幅器と呼ばれている構成である。
【０００５】
可変利得ＬＮＡ１０においては、回路に流れるバイアス電流はほぼＭＯＳトランジスタＴＲ１１のバイアス電圧ＶＢで決まる。
ＭＯＳトランジスタＴＲ１２のゲート端子に供給されるリファレンス電圧Ｖｒｅｆと、ＭＯＳトランジスタＴＲ１３のゲート端子に接続された利得制御電圧Ｖｃｎｔの差によって、ＭＯＳトランジスタＴＲ１２とＭＯＳトランジスタＴＲ１３に流れる電流が分配されることによって増幅器の利得を可変にしている。
【０００６】
具体的には、リファレンス電圧Ｖｒｅｆより利得制御電圧Ｖｃｎｔの方が大きい場合にＭＯＳトランジスタＴＲ１３にバイアス電流が流れ、ＭＯＳトランジスタＴＲ１２には流れなくなるので、結果的に利得は大きくなる。利得制御電圧Ｖｃｎｔをリファレンス電圧Ｖｒｅｆより小さくすればその逆になって利得は小さくなる。
【０００７】
図７は、可変利得ＬＮＡの第２の構成例を示す回路図である。
この可変利得ＬＮＡ２０は、図７に示すように、入力整合回路（ＭＴＣ）２１、増幅素子としてＭＯＳトランジスタＴＲ２１，ＴＲ２２、キャパシタＣ２１〜Ｃ２５、インダクタＬ２１，Ｌ２２、および抵抗素子Ｒ２１，Ｒ２２を有している。
【０００８】
この可変利得ＬＮＡ２０は、一般にカスコード電位操作型可変利得増幅器と呼ばれている構成である。
可変利得ＬＮＡ２０においては、ＭＯＳトランジスタＴＲ２２のゲート電位を制御電圧Ｖｃｎｔにより制御することにより、ＭＯＳトランジスタＴＲ２１のドレイン電圧がそれに従って変動する。
制御電圧Ｖｃｎｔを高くすればＭＯＳトランジスタＴＲ２１のドレイン電位も高くなり、利得は大きくなる。
制御電圧Ｖｃｎｔを低くすればＭＯＳトランジスタＴＲ２１のドレイン電位も低くなり、利得は小さくなる。
【０００９】
ところが、図６の電流操作型可変利得増幅器によれば、利得を低下させるために利得制御電圧Ｖｃｎｔを小さくすると、ＭＯＳトランジスタＴＲ１３に流れるバイアス電流が減少し、歪が発生するために、ＬＮＡとしての線形性が低下してしまう。
【００１０】
また、図７のカスコード電位操作型可変利得増幅器では、利得を低下させるために制御電圧Ｖｃｎｔを小さくすると、ＭＯＳトランジスタＴＲ２１のドレイン電圧が低下するために歪が発生し、ＬＮＡとしての線形性が低下してしまう。
【００１１】
そこで、図６および図７の回路で見られるような低利得時の線形性の低下を改善するための回路が提案されている（たとえば、特許文献１参照）。
【００１２】
図８は、特許文献１に記載された可変利得ＬＮＡの第３の構成例を示す回路図である。
この可変利得ＬＮＡ３０は、図８に示すように、入力整合回路（ＭＴＣ）３１、スイッチング素子としてのＭＯＳトランジスタＴＲ３１、増幅素子としてＭＯＳトランジスタＴＲ３２，ＴＲ３３、キャパシタＣ３１〜Ｃ３５、インダクタＬ３１，Ｌ３２、および抵抗素子Ｒ３１〜Ｒ３３を有している。
【００１３】
この可変利得ＬＮＡ３０は、シャントスイッチ型といい、ＭＯＳトランジスタＴＲ３１はドレイン・ソース間電圧がゼロの状態、つまりスイッチとして動作する。ＭＯＳトランジスタＴＲ３２，ＴＲ３３が通常のカスコード増幅器として動作する。
【００１４】
可変利得ＬＮＡ３０においては、制御電圧Ｖｃｎｔ、つまりＭＯＳトランジスタＴＲ３１のゲート電位を上昇させると、ドレイン・ソース電位（Ｖｇｇ）よりもある程度高くなったところでドレイン・ソース間抵抗値が小さくなる。さらにゲート電位を上昇させるとＭＯＳトランジスタＴＲ３１はスイッチとして導通状態になる。
ＭＯＳトランジスタＴＲ３１のドレインは信号経路に接続され、もう一方のソースは信号周波数において十分インピーダンスの小さいキャパシタＣ３２のキャパシタを介して接地されている。
ＭＯＳトランジスタＴＲ３１が導通状態に近くなると、ＬＮＡの反射係数が高くなることによってＭＯＳトランジスタＴＲ３２に入力される信号電力が小さくなり、その結果ＬＮＡの利得が低下する。
【００１５】
この回路では、ＬＮＡの入力部に可変減衰器が設置されたのと等価であり、ＭＯＳトランジスタＴＲ３２とＭＯＳトランジスタＴＲ３３による増幅素子は状態が変化しない。したがって、低利得時に歪発生量が増加することは無く、線形性の低下も無い。
【００１６】
【特許文献１】
特開平１０−２６１９２５号公報
【００１７】
【発明が解決しようとする課題】
しかしながら、図７のＬＮＡ３０によれば、ＴＲ３１は理想的なスイッチではなくＭＯＳトランジスタであることから、ゲート電位をある程度大きくしてもいくらかのドレイン・ソース間抵抗（Ｒｏｎ）が残ってしまう。
この残留抵抗ＲｏｎによりＬＮＡの入力で十分に反射係数を大きくする（接地する）ことができず、結果として利得が下がらない、つまり可変利得レンジをあまり大きくすることができないという不利益がある。
残留抵抗Ｒｏｎを小さくしようとしてＭＯＳトランジスタのゲート幅（Ｗｇ）を大きくするならば、ゲート電位を低くした時、つまり高利得時のドレイン・ソース間容量（Ｃｄｓ）が大きくなり、ＬＮＡの利得やＮＦの劣化を起こす。
【００１８】
以上の方式のほかに、ＭＯＳトランジスタのスイッチおよび固定減衰器によって信号経路を切り替えて利得を変化させる方法がある。
この方式によれば、可変利得レンジを大きく取ることはできるが、可変利得値がステップ状になるために連続的な利得変化を得られない。
【００１９】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、可変利得ダイナミックレンジの増大を図ることが可能な低雑音増幅器およびそれを適用した受信回路を提供することにある。
【００２０】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の観点に係る低雑音増幅器は、制御端子に制御電圧が供給される第１トランジスタと、制御端子が信号経路に接続された第２トランジスタとを、電源と基準電位間にカスコード接続した低雑音増幅器と、ゲートに供給される制御信号にレベルに応じて可変抵抗として機能し、ソースが高周波的に接地され、ドレインが上記信号経路に接続された電界効果トランジスタと、上記制御電圧が所定のレベル範囲にあるときに、上記電界効果トランジスタを可変抵抗として機能させ得る上記制御信号を上記電界効果トランジスタのゲートに供給する制御回路とを有する。
【００２１】
本発明の第２の観点に係る低雑音増幅器は、制御端子に制御電圧が供給される第１トランジスタと、制御端子にリファレンス電圧が供給される第２トランジスタと、制御端子が信号経路に接続された第３トランジスタとを有し、電源と基準電位間において、上記第３のトランジスタに対して上記第１のトランジスタおよび第２のトランジスタを並列に接続した低雑音増幅器と、ゲートに供給される制御信号にレベルに応じて可変抵抗として機能し、ソースが高周波的に接地され、ドレインが上記信号経路に接続された電界効果トランジスタと、上記制御電圧が所定のレベル範囲にあるときに、上記電界効果トランジスタを可変抵抗として機能させ得る上記制御信号を上記電界効果トランジスタのゲートに供給する制御回路とを有する。
【００２２】
本発明の第３の観点は、受信信号を所定の利得をもって増幅する低雑音増幅器を有する受信回路であって、上記低雑音増幅器は、制御端子に制御電圧が供給される第１トランジスタと、制御端子が信号経路に接続された第２トランジスタとを、電源と基準電位間にカスコード接続した低雑音増幅器と、ゲートに供給される制御信号にレベルに応じて可変抵抗として機能し、ソースが高周波的に接地され、ドレインが上記信号経路に接続された電界効果トランジスタと、上記制御電圧が所定のレベル範囲にあるときに、上記電界効果トランジスタを可変抵抗として機能させ得る上記制御信号を上記電界効果トランジスタのゲートに供給する制御回路とを有する。
【００２３】
本発明の第４の観点は、受信信号を所定の利得をもって増幅する低雑音増幅器を有する受信回路であって、上記低雑音増幅器は、制御端子に制御電圧が供給される第１トランジスタと、制御端子にリファレンス電圧が供給される第２トランジスタと、制御端子が信号経路に接続された第３トランジスタとを有し、電源と基準電位間において、上記第３のトランジスタに対して上記第１のトランジスタおよび第２のトランジスタを並列に接続した低雑音増幅器と、ゲートに供給される制御信号にレベルに応じて可変抵抗として機能し、ソースが高周波的に接地され、ドレインが上記信号経路に接続された電界効果トランジスタと、上記制御電圧が所定のレベル範囲にあるときに、上記電界効果トランジスタを可変抵抗として機能させ得る上記制御信号を上記電界効果トランジスタのゲートに供給する制御回路とを有する。
【００２４】
好適には、上記制御回路は、上記制御電圧が第１のレベルより高いときは、上記電界効果トランジスタをオフにし、上記制御電圧が第２のレベルより低いときは上記電界効果トランジスタをオンにし、上記制御電圧が上記第１レベルと上記第２のレベルの中間レベルのときに上記電界効果トランジスタを可変抵抗として機能させ得る上記制御信号を上記電界効果トランジスタのゲートに供給する。
【００２５】
本発明によれば、たとえば制御電圧が第１のレベルより高いときは、増幅素子としての第１トランジスタの制御端子の電位が電源電圧に近いので、第１トランジスタと第２トランジスタとの接続端子の電位も十分に高く、第２トランジスタの相互コンダクタンスｇｍは大きい状態である。したがって、カスコード増幅部としての利得は大きい。
また、制御電圧が第１のレベルより高いときには、制御回路によって、電界効果トランジスタのゲート電位が比較的低い状態、具体的には増幅部の第２トランジスタのゲートバイアス電位と同程度になっている。
このとき、電界効果トランジスタはオフ状態にあり、信号経路から見たインピーダンスは高い。結果として高利得が得られる。
【００２６】
また、制御電圧が第２のレベルより低いときは、第１のトランジスタの制御端子の電位が下がるので、第１トランジスタと第２トランジスタとの接続端子の電位もそれに従って下がり、第２のトランジスタの相互コンダクタンスｇｍは小さい状態になる。したがって、カスコード増幅部としての利得は小さい。
また、制御電圧が第２のレベルより低いときは、制御回路によって電界効果トランジスタのゲート電位は比較的高い状態になる。
すると電界効果トランジスタはオン状態になり、信号経路からキャパシタを介してグランドが見えている。
全体の結果として入力信号が電界効果トランジスタによってショートされ、かつ第２のトランジスタに漏れこんだ信号も小さくしか増幅されないので低利得が得られる。
【００２７】
また、制御電圧が第１のレベルと第２のレベルの間の中間レベルのときは、制御電圧を連続的に変化させることにより連続的な利得可変を得られる。
【００２８】
【発明の実施の形態】
以下、本発明の好適な実施形態を添付図面に関連付けて説明する。
【００２９】
第１実施形態
図１は、本発明に係る可変利得ＬＮＡ（低雑音増幅器）の第１の実施形態を示す回路図である。
【００３０】
本可変利得ＬＮＡ４０は、図１に示すように、入力整合回路（ＭＴＣ）４１、電界効果トランジスタとしてのＭＯＳトランジスタＴＲ４１〜ＴＲ４４、キャパシタＣ４１〜Ｃ４５、インダクタＬ４１，Ｌ４２、および抵抗素子Ｒ４１〜Ｒ４３、信号入力端子ＴＩＮ、ゲートバイアス電圧入力端子ＴＶＢ、電源電圧入力端子ＴＶＤＤ、制御電圧入力端子ＴＶｃｎｔ、および出力端子ＴＯＵＴを有している。
【００３１】
トランジスタＴＲ４１〜ＴＲ４４にうち電界効果トランジスタである必要があるのはトランジスタＴＲ４１のみであり、他のＴＲ４２〜ＴＲ４４はバイポーラトランジスタにより構成可能である。
また、ＭＯＳトランジスタＴＲ４３が第１のトランジスタとして機能し、ＭＯＳトランジスタＴＲ４２が第２のトランジスタとして機能し、これらＭＯＳトランジスタＴＲ４３とＭＯＳトランジスタＴＲ４２とによりカスコード増幅部が構成される。
また、ＭＯＳトランジスタＴＲ４４と抵抗素子Ｒ４２，Ｒ４３により制御回路ＣＯＮＴが構成され、ＭＯＳトランジスタＴＲ４４のドレインから制御信号ＣＴＬがＭＯＳトランジスタＴＲ４１のゲートに供給される。
【００３２】
入力整合回路４１は、本ＬＮＡ４０が最適なＮＦおよび利得になるように信号入力端子ＴＩＮとカットオフ用キャパシタＣ４１の第１電極との間に接続されている。
キャパシタＣ４１の第２電極はＭＯＳトランジスタＴＲ４１のドレイン、抵抗素子Ｒ４１の一端、およびＭＯＳトランジスタＴＲ４２のゲートに接続されている。
ＭＯＳトランジスタＴＲ４１のソースが、ゲートバイアス電圧入力端子ＴＶＢ、抵抗素子Ｒ４１の他端、およびキャパシタＣ４２の第１電極に接続されゲートがＭＯＳトランジスタＴＲ４４のドレインおよび抵抗素子Ｒ４２の一端に接続されている。
キャパシタＣ４２の第２電極およびインダクタＬ４１の一端が基準電位Ｖｓｓ（接地電位）に接続され、インダクタＬ４１の他端がＭＯＳトランジスタＴＲ４２のソースに接続されている。
また、抵抗素子Ｒ４２の他端が基準電位に接続されている。
なお、キャパシタＣ４１はそのインピーダンスが信号周波数において十分に小さい。
【００３３】
ＭＯＳトランジスタＴＲ４２のドレインがＭＯＳトランジスタＴＲ４３のソースに接続され、ゲートがキャパシタＣ４３の第１電極および制御電圧入力端子ＴＶｃｎｔに接続され、ドレインがインダクタＬ４２の一端、キャパシタＣ４４の第１電極、およびキャパシタＣ４５の第１電極に接続されている。
そして、キャパシタＣ４３の第２電極は基準電位Ｖｓｓに接続され、インダクタＬ４２の他端およびキャパシタＣ４４の第２電極が電源電圧入力端子ＴＶＤＤに接続され、ＤＣカットオフ用キャパシタＣ４５の第２電極が出力端子ＴＯＵＴに接続されている。
キャパシタＣ４３は、入力周波数ｆｉｎの入力高周波信号を含むより高い周波数ではそのインピーダンスが殆ど０オームとなるような十分大きな容量値に設定される。
インダクタＬ４２およびキャパシタＣ４４は、いわゆるタンク回路を構成する。
【００３４】
また、ＭＯＳトランジスタＴＲ４４のゲートが制御電圧入力端子ＴＶｃｎｔに接続され、ソースが抵抗素子Ｒ４３の一端に接続され、抵抗素子Ｒ４３の他端が電源電圧入力端子ＴＶＤＤに接続されている。
【００３５】
このような構成を有するＬＮＡ４０においては、ＭＯＳトランジスタＴＲ４１が信号経路と高周波的グランドとをつなぐ可変抵抗として機能し、ＭＯＳトランジスタＴＲ４２およびＭＯＳトランジスタＴＲ４３がカスコード接続による増幅部として機能し、ＭＯＳトランジスタＴＲ４４が電圧を変換するインバータとして機能する。
【００３６】
以下に、図１の回路の動作について説明する。
なお、ここでは、制御電圧Ｖｃｎｔが比較的高いとき（第１のレベルより高いとき）と比較的低いとき（第２のレベルより低いとき）、および第１のレベルと第２のレベルとの間の中間レベルのときに分けて説明する。
電源電圧Ｖ_ＤＤをたとえば１．８Ｖとすると、第１レベルは電源電圧Ｖ_ＤＤの近傍のレベル（略１．８Ｖ）であり、第２のレベルは、０Ｖ近傍、たとえば０．５Ｖである。
【００３７】
制御電圧（Ｖｃｎｔ）が比較的高いとき
この場合、増幅素子としてのＭＯＳトランジスタＴＲ４３のゲート電位が電源電圧Ｖ_ＤＤに近いので、ＭＯＳトランジスタＴＲ４３のソース電位およびＭＯＳトランジスタＴＲ４２のドレイン電位も十分に高く、ＭＯＳトランジスタＴＲ４２の相互コンダクタンスｇｍは大きい状態である。したがって、カスコード増幅器としての利得は大きい。
また、高い制御電圧Ｖｃｎｔはインバータとして動作しているＭＯＳトランジスタＴＲ４４によって変換され、ＭＯＳトランジスタＴＲ４１のゲート電位は比較的低い状態、具体的にはＭＯＳトランジスタＴＲ４２のゲートバイアス電位と同程度になっている。
アナログスイッチとして動作するＭＯＳトランジスタＴＲ４１はオフ状態にあり、信号経路から見たインピーダンスは高い。
結果として高利得が得られる。
【００３８】
制御電圧（Ｖｃｎｔ）が比較的低いとき
この場合、ＭＯＳトランジスタＴＲ４３のゲート電位が下がるので、ＭＯＳトランジスタＴＲ４３のソース電位およびＭＯＳトランジスタＴＲ４２のドレインもそれに従って下がり、ＭＯＳトランジスタＴＲ４２の相互コンダクタンスｇｍは小さい状態になる。したがって、カスコード増幅器としての利得は小さい。
また、低い制御電圧ＶｃｎｔはＭＯＳトランジスタＴＲ４４によって変換され、ＭＯＳトランジスタＴＲ４１のゲート電位は比較的高い状態になる。
するとＭＯＳトランジスタＴＲ４１はオン状態になり、信号経路からキャパシタを介してグランドが見えている。
全体の結果として入力信号がＭＯＳトランジスタＴＲ４１によってショートされ、かつＭＯＳトランジスタＴＲ４２に漏れこんだ信号も小さくしか増幅されないので低利得が得られる。
【００３９】
中程度の制御電圧Ｖｃｎｔの場合は、比較的高いときと比較的低いときの中間状態になるので、制御電圧Ｖｃｎｔを連続的に変化させることにより連続的な利得可変を得られる。
【００４０】
図２は、本第１の実施形態に係る可変利得ＬＮＡと従来のカスコード電位操作型増幅器の利得変化特性を示す図である。
図２において、縦軸は増幅器の利得Ｇ、横軸は制御電圧Ｖｃｎｔを示している。図２において、Ａで示す曲線が第１の実施形態に係る可変利得ＬＮＡの利得変化特性を示し、Ｂで示す曲線が従来のカスコード電位操作型増幅器の利得変化特性を示している。
【００４１】
また、図３は、本第１の実施形態に係る可変利得ＬＮＡと従来のシャントスイッチ型可変利得増幅器の利得変化特性を示す図である。
図３において、縦軸は増幅器の利得Ｇ、横軸は制御電圧Ｖｃｎｔを示している。図３において、Ａで示す曲線が第１の実施形態に係る可変利得ＬＮＡの利得変化特性を示し、Ｃで示す曲線が従来のシャントスイッチ型可変利得増幅器の利得変化特性を示している。
【００４２】
図２および図３のいずれからもわかるように、第１の実施形態に係る可変利得ＬＮＡは、従来例よりも大きな可変利得幅を得られている。
【００４３】
以上説明したように、本実施形態によれば、ゲートに制御電圧が供給されるＭＯＳトランジスタＴＲ４３と、ゲートが信号経路に接続されたＭＯＳトランジスタＴＲ４２とを、電源と基準電位間にカスコード接続した増幅部と、ソースが高周波的に接地され、ドレインが信号経路に接続されたＭＯＳトランジスタＴＲ４１と、制御電圧が第１のレベルより高いときは、ＭＯＳトランジスタＴＲ４１をオフにし、制御電圧が第２のレベルより低いときはＭＯＳトランジスタＴＲ４１をオンにし、制御電圧が第１レベルと２のレベルの中間レベルのときにＭＯＳトランジスタＴＲ４１を可変抵抗として機能させ得る制御信号ＣＴＬをＭＯＳトランジスタＴＲ４１のゲートに供給する制御回路ＣＯＮＴとを設けたので、大きな可変利得ダイナミックレンジを得ることができる。
また、信号経路に対して直列には損失の原因となる素子が存在しないため、可変利得機能を追加したことによるＮＦの劣化が小さい。
また、低利得時にはシャントスイッチとしてのＭＯＳトランジスタＴＲ４１がオンして増幅素子には大きな電力が入力されないため、低利得時に低歪特性が得られる。
【００４４】
第２実施形態
本発明に係る可変利得ＬＮＡの第２の実施形態を示す回路図である。
【００４５】
本第２の実施形態が上述した第１の実施形態と異なる点は、増幅素子としてＭＯＳトランジスタＴＲ４５を設け、ＭＯＳトランジスタＴＲ４２（第３のトランジスタ），ＴＲ４３（第１のトランジスタ）、およびＴＲ４５（第２のトランジスタ）の３つの素子で、電流操作型可変利得増幅器と同様の動作を実現したことにある。
【００４６】
具体的には、ＭＯＳトランジスタＴＲ４５を、ＭＯＳトランジスタＴＲ４２のドレインに対してＭＯＳトランジスタＴＲ４３と並列になるように配置している。
すなわち、ＭＯＳトランジスタＴＲ４５のソースがＭＯＳトランジスタＴＲ４２のドレインおよびＭＯＳトランジスタＴＲ４３のソースに接続され、ＭＯＳトランジスタＴＲ４５のドレインが電源電圧入力端子ＴＶＤＤに接続されている。
そして、ＭＯＳトランジスタＴＲ４５のゲートが、抵抗素子Ｒ４４の一端およびキャパシタＣ４６の第１電極に接続され、抵抗素子Ｒ４４の他端がリファレンス電圧入力端子ＴＶｒｅｆに接続され、キャパシタＣ４６の第２電極が基準電位Ｖｓｓに接続されている。
【００４７】
リファレンス電圧Ｖｒｅｆは、ＭＯＳトランジスタＴＲ４５のゲート電位を決めている電圧であり、固定した適切な電圧として供給される。
【００４８】
以下に、図４の回路の動作について説明する。
なお、ここでは、制御電圧Ｖｃｎｔが比較的高いとき（第１のレベルより高いとき）と比較的低いとき（第２のレベルより低いとき）、および第１のレベルと第２のレベルとの間の中間レベルのときに分けて説明する。
電源電圧Ｖ_ＤＤをがたとえば１．８Ｖとすると、第１レベルは電源電圧Ｖ_ＤＤの近傍のレベル（略１．８Ｖ）である、第２のレベルは、０Ｖ近傍、たとえば０．５Ｖである。
【００４９】
制御電圧（Ｖｃｎｔ）が比較的高いとき
この場合、制御電圧Ｖｃｎｔは、リファレンス電圧Ｖｒｅｆよりも高い必要がある。
このとき、ＭＯＳトランジスタＴＲ４５は、ほとんどオフ状態であり、ＭＯＳトランジスタＴＲ４２のドレインへ流れ込むバイアス電流はほぼＭＯＳトランジスタＴＲ４３を通過している。
そのためＭＯＳトランジスタＴＲ４２，ＴＲ４３、およびＴＲ４５で構成される電流操作型可変利得増幅器は高い利得を有している。
また、高い制御電圧Ｖｃｎｔはインバータとして動作しているＭＯＳトランジスタＴＲ４４によって変換され、ＭＯＳトランジスタＴＲ４１のゲート電位は比較的低い状態、具体的にはＭＯＳトランジスタＴＲ４２のゲートバイアス電位と同程度になっている。
アナログスイッチとして動作するＭＯＳトランジスタＴＲ４１はオフ状態にあり、信号経路から見たインピーダンスは高い。
全体の結果として高利得が得られる。
【００５０】
制御電圧（Ｖｃｎｔ）が比較的低いとき
この場合、制御電圧Ｖｃｎｔがリファレンス電圧Ｖｒｅｆより低いので、制御電圧Ｖｃｎｔが比較的低いときとは逆にＭＯＳトランジスタＴＲ４２のドレインへ流れ込むバイアス電流はほぼＭＯＳトランジスタＴＲ４５を通過している。そのため電流操作型可変利得増幅器は低い利得を有している。
また、低い制御電圧ＶｃｎｔはＭＯＳトランジスタＴＲ４４によって変換され、ＭＯＳトランジスタＴＲ４１のゲート電位は比較的高い状態になる。
するとＭＯＳトランジスタＴＲ４１はオン状態になり、信号経路からキャパシタＣ４２を介してグランドが見えている。
全体の結果として入力信号がＭＯＳトランジスタＴＲ４１によってショートされ、かつＭＯＳトランジスタＴＲ４２に漏れこんだ信号も小さくしか増幅されないので低利得が得られる。
【００５１】
中程度の制御電圧Ｖｃｎｔの場合は、比較的高いときと比較的低いときの中間状態になるので、制御電圧Ｖｃｎｔを連続的に変化させることにより連続的な利得可変を得られる。
【００５２】
本第２の実施形態によれば、上述した第１の実施形態の効果と同様の効果を得ることができる。
【００５３】
第３実施形態
図５は、本発明に係る可変利得ＬＮＡが適用される無線システムの受信系フロントエンド部の構成例を示す回路図である。
【００５４】
この受信系フロントエンド部１００は、図５に示すように、アンテナ１０１、ＳＡＷフィルタ１０２、整合回路（ＭＴＣ）１０３、低雑音増幅器（ＬＮＡ）１０４、第１の局部発振器としての第１のＶＣＯ１０５、第１のＰＬＬ１０６、第１のループフィルタ１０７、第２の局部発振器としての第２のＶＣＯ１０８、第２のＰＬＬ１０９、第２のループフィルタ１１０、ミキサ１１１〜１１４、バンドパスフィルタ（ＢＰＦ）１１５〜１１７、合成器１１８、および比較器１１９を有する。
そして、図１の可変利得ＬＮＡ４０または図４の可変利得ＬＮＡ４０が低雑音増幅器（ＬＮＡ）１０４として適用される。
【００５５】
受信系フロントエンド部１００は、低雑音増幅器（ＬＮＡ）１０４、第１のＶＣＯ１０５、第１のＰＬＬ１０６、第２のＶＣＯ１０８、第２のＰＬＬ１０９、ミキサ１１１〜１１４、バンドパスフィルタ（ＢＰＦ）１１５〜１１７、合成器１１８、および比較器１１９が１チップに集積化されている。
そして、全段の高周波側のＲＦ部と後段の中間周波（ＩＦ）部とが縦続された構成を有する。
ＲＦ部は、低雑音増幅器１０４、第１のＶＣＯ１０５、第１のＰＬＬ１０６、第１のループフィルタ１０７、ミキサ１１１，１１２、バンドパスフィルタ１１５，１１６を含む。
また、ＩＦ部は、第２のＶＣＯ１０８、第２のＰＬＬ１０９、第２のループフィルタ１１０、ミキサ１１３，１１４、合成器１１８、バンドパスフィルタ１１１１７、および比較器１１９を含む。
【００５６】
第１のＶＣＯ１０５は、水晶発振器による基準クロックＣＬＫに位相同期した第１のＰＬＬ１０６の出力を第１のループフィルタ１０７の出力信号に応じて、周波数１５７３ＭＨｚの第１の発振信号をミキサ１１１および１１２に供給する。
【００５７】
第２のＶＣＯ１０８は、水晶発振器による基準クロックＣＬＫに位相同期した第２のＰＬＬ１０９の出力を第２のループフィルタ１１０の出力信号に応じて、周波数３ＭＨｚの第２の発振信号をミキサ１１３および１１４に供給する。
【００５８】
この受信系フロントエンド部１００においては、たとえば周波数１５７５ＭＨｚの無線信号ＲＦがアンテナ１０１で受信され、ＳＡＷフィルタ１０２、整合回路１０３、さらに低雑音増幅器１０４を介してミキサ１１１，１１２に入力される。
そして、ミキサ１１１，１１２において、第１のＶＣＯ１０５による第１の発振信号とミキシングされ、バンドパスフィルタ１１５，１１６を通して２ＭＨｚの第１中間周波が抽出され、ミキサ１１３，１１４に入力される。
ミキサ１１３，１１４において、第２のＶＣＯ１０８による第２の発振信号とミキシングされた後、合成器１１８で合成され、バンドパスフィルタ１１７を通して１ＭＨｚの第２中間周波が得られる。
そして、バンドパスフィルタ１１７の出力に基づいて比較器１１９のデータが、図示しないベースバンド処理部に出力される。
【００５９】
このように、受信系フロントエンド部１００は、大きな可変利得ダイナミックレンジが得らることらから、高精度の受信処理を実現できる利点がある。
【００６０】
【発明の効果】
以上説明したように、本発明によれば、大きな可変利得ダイナミックレンジを得ることができる。
また、信号経路に対して直列には損失の原因となる素子が存在しないため、可変利得機能を追加したことによるＮＦの劣化が小さい。
また、低利得時にはシャントスイッチがオンして増幅素子には大きな電力が入力されないため、低利得時に低歪特性が得られる。
【図面の簡単な説明】
【図１】本発明に係る可変利得ＬＮＡの第１の実施形態を示す回路図である。
【図２】本第１の実施形態に係る可変利得ＬＮＡと従来のカスコード電位操作型増幅器の利得変化特性を示す図である。
【図３】本第１の実施形態に係る可変利得ＬＮＡと従来のシャントスイッチ型可変利得増幅器の利得変化特性を示す図である。
【図４】本発明に係る可変利得ＬＮＡの第２の実施形態を示す回路図である。
【図５】本発明に係る駆動回路が適用される無線システムの受信系フロントエンド部の構成例を示す回路図である。
【図６】可変利得ＬＮＡの第１の構成例を示す回路図である。
【図７】可変利得ＬＮＡの第２の構成例を示す回路図である。
【図８】可変利得ＬＮＡの第３の構成例を示す回路図である。
【符号の説明】
４０，４０Ａ…可変利得ＬＮＡ（低雑音増幅器）、４１…入力整合回路（ＭＴＣ）、ＴＲ４１〜ＴＲ４４…ＭＯＳトランジスタ、Ｃ４１〜Ｃ４６…キャパシタ、Ｌ４１，Ｌ４２…インダクタ、Ｒ４１〜Ｒ４４、ＣＯＮＴ…制御回路、ＴＩＮ…信号入力端子、ＴＶＢ…ゲートバイアス電圧入力端子、ＴＶＤＤ …電源電圧入力端子、ＴＶｃｎｔ…制御電圧入力端子、ＴＯＵＴ …出力端子、１００…受信系フロントエンド部、１０１…アンテナ、１０２…ＳＡＷフィルタ、１０３…整合回路（ＭＴＣ）、１０４…低雑音増幅器（ＬＮＡ）、１０５…第１のＶＣＯ、１０６…第１のＰＬＬ、１０７…第１のループフィルタ、１０８…第２のＶＣＯ、１０９…第２のＰＬＬ、１１０…第２のロープフィルタ、１１１〜１１４…ミキサ、１１５〜１１７…バンドパスフィルタ（ＢＰＦ）、１１８…合成器、１１９…比較器。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a low noise amplifier (LNA) applied to a receiver of a wireless system, for example, and a receiving circuit using the same.
[0002]
[Prior art]
A low-noise amplifier (hereinafter, LNA) of a wireless receiver may be required to have a function of variable gain in addition to the inherent low noise.
The reason is that, first, in the radio, since the received signal input level of the receiver greatly fluctuates, it is desirable to reduce the gain at the time of receiving a large signal so as to reduce the dynamic range of the subsequent stage. There is a case where it is desired to adjust the gain at the time of manufacturing the receiver to absorb the manufacturing variation of some constituent analog elements.
[0003]
FIG. 6 is a circuit diagram showing a first configuration example of the variable gain LNA.
As shown in FIG. 6, the variable gain LNA 10 includes an input matching circuit (MTC) 11, a MOS transistor TR11 as a current source, MOS transistors TR12 and TR13 as amplification elements, capacitors C11 to C15, inductors L11 and L12, and a resistor. It has elements R11 to R13.
[0004]
The variable gain LNA 10 has a configuration generally called a current-operated variable gain amplifier.
[0005]
In the variable gain LNA 10, the bias current flowing through the circuit is substantially determined by the bias voltage VB of the MOS transistor TR11.
The difference between the reference voltage Vref supplied to the gate terminal of the MOS transistor TR12 and the gain control voltage Vcnt connected to the gate terminal of the MOS transistor TR13 causes the current flowing through the MOS transistor TR12 and the MOS transistor TR13 to be distributed, thereby causing the amplifier to operate. Is made variable.
[0006]
Specifically, when the gain control voltage Vcnt is higher than the reference voltage Vref, the bias current flows to the MOS transistor TR13 and does not flow to the MOS transistor TR12, so that the gain increases as a result. If the gain control voltage Vcnt is made smaller than the reference voltage Vref, the opposite is true, and the gain becomes smaller.
[0007]
FIG. 7 is a circuit diagram showing a second configuration example of the variable gain LNA.
As shown in FIG. 7, the variable gain LNA 20 includes an input matching circuit (MTC) 21, MOS transistors TR21 and TR22 as amplification elements, capacitors C21 to C25, inductors L21 and L22, and resistance elements R21 and R22. I have.
[0008]
The variable gain LNA 20 has a configuration generally called a cascode potential operation type variable gain amplifier.
In variable gain LNA 20, by controlling the gate potential of MOS transistor TR22 with control voltage Vcnt, the drain voltage of MOS transistor TR21 varies accordingly.
When the control voltage Vcnt is increased, the drain potential of the MOS transistor TR21 is also increased, and the gain is increased.
When the control voltage Vcnt is reduced, the drain potential of the MOS transistor TR21 is also reduced, and the gain is reduced.
[0009]
However, according to the current manipulated variable gain amplifier of FIG. 6, when the gain control voltage Vcnt is reduced to lower the gain, the bias current flowing through the MOS transistor TR13 decreases, and distortion occurs. Linearity decreases.
[0010]
In the cascode potential-operated variable gain amplifier shown in FIG. 7, when the control voltage Vcnt is reduced to lower the gain, the drain voltage of the MOS transistor TR21 is reduced to cause distortion, and the linearity as an LNA is reduced. Resulting in.
[0011]
Therefore, a circuit has been proposed for improving the decrease in linearity at the time of low gain as seen in the circuits of FIGS. 6 and 7 (for example, see Patent Document 1).
[0012]
FIG. 8 is a circuit diagram showing a third configuration example of the variable gain LNA described in Patent Document 1.
As shown in FIG. 8, the variable gain LNA 30 includes an input matching circuit (MTC) 31, a MOS transistor TR31 as a switching element, MOS transistors TR32 and TR33 as amplification elements, capacitors C31 to C35, inductors L31 and L32, and a resistor. It has elements R31 to R33.
[0013]
The variable gain LNA 30 is called a shunt switch type, and the MOS transistor TR31 operates in a state where the drain-source voltage is zero, that is, as a switch. MOS transistors TR32 and TR33 operate as normal cascode amplifiers.
[0014]
In the variable gain LNA 30, when the control voltage Vcnt, that is, the gate potential of the MOS transistor TR31 is increased, the drain-source resistance becomes small when the control voltage Vcnt becomes somewhat higher than the drain-source potential (Vgg). When the gate potential is further increased, MOS transistor TR31 is turned on as a switch.
The drain of the MOS transistor TR31 is connected to the signal path, and the other source is grounded via the capacitor of the capacitor C32 having sufficiently small impedance at the signal frequency.
When the MOS transistor TR31 is close to the conductive state, the signal power input to the MOS transistor TR32 decreases due to the increase in the reflection coefficient of the LNA, and as a result, the gain of the LNA decreases.
[0015]
This circuit is equivalent to a variable attenuator provided at the input of the LNA, and the state of the amplifying element formed by the MOS transistors TR32 and TR33 does not change. Therefore, the amount of distortion does not increase when the gain is low, and there is no decrease in linearity.
[0016]
[Patent Document 1]
JP-A-10-261925
[0017]
[Problems to be solved by the invention]
However, according to the LNA 30 of FIG. 7, since the TR 31 is not an ideal switch but a MOS transistor, some drain-source resistance (Ron) remains even if the gate potential is increased to some extent.
Due to the residual resistance Ron, the reflection coefficient cannot be sufficiently increased (grounded) at the input of the LNA. As a result, there is a disadvantage that the gain does not decrease, that is, the variable gain range cannot be increased so much.
If the gate width (Wg) of the MOS transistor is increased in order to reduce the residual resistance Ron, the drain-source capacitance (Cds) at the time of lowering the gate potential, that is, at the time of high gain, increases, and the gain of the LNA and the NF Causes deterioration.
[0018]
In addition to the above method, there is a method of changing a gain by switching a signal path by a switch of a MOS transistor and a fixed attenuator.
According to this method, the variable gain range can be widened, but a continuous gain change cannot be obtained because the variable gain value has a step shape.
[0019]
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a low-noise amplifier capable of increasing a variable gain dynamic range and a receiving circuit using the same.
[0020]
[Means for Solving the Problems]
To achieve the above object, a low-noise amplifier according to a first aspect of the present invention includes a first transistor having a control terminal supplied with a control voltage, and a second transistor having a control terminal connected to a signal path. A low-noise amplifier connected in cascode between a power supply and a reference potential, and an electric field in which a control signal supplied to the gate functions as a variable resistor according to the level, a source is grounded at high frequency, and a drain is connected to the signal path An effect transistor; and a control circuit that supplies the control signal that allows the field effect transistor to function as a variable resistor to a gate of the field effect transistor when the control voltage is within a predetermined level range.
[0021]
A low noise amplifier according to a second aspect of the present invention includes a first transistor having a control terminal supplied with a control voltage, a second transistor having a control terminal supplied with a reference voltage, and a control terminal connected to a signal path. A low-noise amplifier having a third transistor connected in parallel with the first transistor and the second transistor with respect to the third transistor between a power supply and a reference potential; A field-effect transistor whose source functions as a variable resistor in accordance with the level, a source is grounded at a high frequency, and a drain is connected to the signal path; And a control circuit for supplying the control signal capable of causing the transistor to function as a variable resistor to the gate of the field effect transistor.
[0022]
According to a third aspect of the present invention, there is provided a receiving circuit having a low-noise amplifier for amplifying a received signal with a predetermined gain, wherein the low-noise amplifier comprises: a first transistor having a control terminal supplied with a control voltage; A second transistor having a terminal connected to a signal path, a low-noise amplifier having a cascode connection between a power supply and a reference potential, and a control signal supplied to a gate functioning as a variable resistor according to a level, and a source having a high frequency A field-effect transistor whose drain is connected to the signal path, and the field-effect transistor, wherein the control signal that allows the field-effect transistor to function as a variable resistor when the control voltage is within a predetermined level range. And a control circuit for supplying the gate to the gate.
[0023]
According to a fourth aspect of the present invention, there is provided a receiving circuit having a low-noise amplifier for amplifying a received signal with a predetermined gain, wherein the low-noise amplifier comprises: a first transistor having a control terminal supplied with a control voltage; A second transistor having a terminal supplied with a reference voltage; and a third transistor having a control terminal connected to a signal path, wherein the first transistor is provided between the power supply and a reference potential with respect to the third transistor. And a low-noise amplifier having a second transistor connected in parallel, a variable resistor according to the level of a control signal supplied to the gate, a source grounded at a high frequency, and a drain connected to the signal path. A field-effect transistor, and a control circuit that allows the field-effect transistor to function as a variable resistor when the control voltage is within a predetermined level range. Signal and a control circuit for supplying to the gate of the field effect transistor.
[0024]
Preferably, the control circuit turns off the field effect transistor when the control voltage is higher than a first level, and turns on the field effect transistor when the control voltage is lower than a second level. When the control voltage is at an intermediate level between the first level and the second level, the control signal that allows the field effect transistor to function as a variable resistor is supplied to the gate of the field effect transistor.
[0025]
According to the present invention, for example, when the control voltage is higher than the first level, since the potential of the control terminal of the first transistor as the amplifying element is close to the power supply voltage, the connection terminal of the first transistor and the second transistor is connected. The potential is also sufficiently high, and the transconductance gm of the second transistor is large. Therefore, the gain as the cascode amplifier is large.
When the control voltage is higher than the first level, the gate potential of the field-effect transistor is relatively low by the control circuit, specifically, the gate potential of the second transistor of the amplifying unit is substantially equal to the gate potential. .
At this time, the field effect transistor is in the off state, and the impedance seen from the signal path is high. As a result, a high gain is obtained.
[0026]
Further, when the control voltage is lower than the second level, the potential of the control terminal of the first transistor decreases, so that the potential of the connection terminal between the first transistor and the second transistor also decreases accordingly. The transconductance gm becomes small. Therefore, the gain of the cascode amplifier is small.
When the control voltage is lower than the second level, the gate potential of the field effect transistor is set to a relatively high state by the control circuit.
Then, the field-effect transistor is turned on, and the ground is visible from the signal path via the capacitor.
As a result, the input signal is short-circuited by the field-effect transistor, and the signal leaking into the second transistor is amplified only to a small extent, so that a low gain is obtained.
[0027]
Further, when the control voltage is at an intermediate level between the first level and the second level, a continuous gain variation can be obtained by continuously changing the control voltage.
[0028]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.
[0029]
First embodiment
FIG. 1 is a circuit diagram showing a first embodiment of a variable gain LNA (low noise amplifier) according to the present invention.
[0030]
As shown in FIG. 1, the variable gain LNA 40 includes an input matching circuit (MTC) 41, MOS transistors TR41 to TR44 as field effect transistors, capacitors C41 to C45, inductors L41 and L42, resistance elements R41 to R43, and signals. It has an input terminal TIN, a gate bias voltage input terminal TVB, a power supply voltage input terminal TVDD, a control voltage input terminal TVcnt, and an output terminal TOUT.
[0031]
Of the transistors TR41 to TR44, only the transistor TR41 needs to be a field effect transistor, and the other TR42 to TR44 can be configured by bipolar transistors.
The MOS transistor TR43 functions as a first transistor, and the MOS transistor TR42 functions as a second transistor. The MOS transistor TR43 and the MOS transistor TR42 form a cascode amplifier.
Further, a control circuit CONT is constituted by the MOS transistor TR44 and the resistance elements R42 and R43, and the control signal CTL is supplied from the drain of the MOS transistor TR44 to the gate of the MOS transistor TR41.
[0032]
The input matching circuit 41 is connected between the signal input terminal TIN and the first electrode of the cut-off capacitor C41 so that the present LNA 40 has optimum NF and gain.
The second electrode of the capacitor C41 is connected to the drain of the MOS transistor TR41, one end of the resistor R41, and the gate of the MOS transistor TR42.
The source of the MOS transistor TR41 is connected to the gate bias voltage input terminal TVB, the other end of the resistor R41, and the first electrode of the capacitor C42, and the gate is connected to the drain of the MOS transistor TR44 and one end of the resistor R42.
The second electrode of the capacitor C42 and one end of the inductor L41 are connected to the reference potential Vss (ground potential), and the other end of the inductor L41 is connected to the source of the MOS transistor TR42.
The other end of the resistance element R42 is connected to the reference potential.
Note that the impedance of the capacitor C41 is sufficiently small at the signal frequency.
[0033]
The drain of the MOS transistor TR42 is connected to the source of the MOS transistor TR43, the gate is connected to the first electrode of the capacitor C43 and the control voltage input terminal TVcnt, and the drain is connected to one end of the inductor L42, the first electrode of the capacitor C44, and the capacitor C45. Are connected to the first electrode of
The second electrode of the capacitor C43 is connected to the reference potential Vss, the other end of the inductor L42 and the second electrode of the capacitor C44 are connected to the power supply voltage input terminal TVDD, and the second electrode of the DC cutoff capacitor C45 is connected to the output. It is connected to terminal TOUT.
The capacitor C43 is set to a sufficiently large capacitance value so that its impedance becomes almost 0 ohm at a higher frequency including the input high-frequency signal of the input frequency fin.
The inductor L42 and the capacitor C44 form a so-called tank circuit.
[0034]
The gate of the MOS transistor TR44 is connected to the control voltage input terminal TVcnt, the source is connected to one end of the resistance element R43, and the other end of the resistance element R43 is connected to the power supply voltage input terminal TVDD.
[0035]
In the LNA 40 having such a configuration, the MOS transistor TR41 functions as a variable resistor connecting the signal path to the high-frequency ground, the MOS transistor TR42 and the MOS transistor TR43 function as an amplifying unit by cascode connection, and the MOS transistor TR44 is Functions as an inverter that converts voltage.
[0036]
Hereinafter, the operation of the circuit of FIG. 1 will be described.
Note that here, when the control voltage Vcnt is relatively high (higher than the first level) and relatively low (lower than the second level), and between the first level and the second level. The explanation will be given separately for the intermediate level.
Power supply voltage V_DDIs 1.8 V, for example, the first level is the power supply voltage V_DD(Approximately 1.8 V), and the second level is near 0 V, for example, 0.5 V.
[0037]
Control voltage (Vcnt) Is relatively high
In this case, the gate potential of MOS transistor TR43 as an amplifying element is equal to power supply voltage V_DD, The source potential of the MOS transistor TR43 and the drain potential of the MOS transistor TR42 are also sufficiently high, and the transconductance gm of the MOS transistor TR42 is large. Therefore, the gain as a cascode amplifier is large.
The high control voltage Vcnt is converted by the MOS transistor TR44 operating as an inverter, and the gate potential of the MOS transistor TR41 is in a relatively low state, specifically, approximately equal to the gate bias potential of the MOS transistor TR42. .
The MOS transistor TR41 operating as an analog switch is in the off state, and the impedance seen from the signal path is high.
As a result, a high gain is obtained.
[0038]
Control voltage (Vcnt) Is relatively low
In this case, since the gate potential of MOS transistor TR43 decreases, the source potential of MOS transistor TR43 and the drain of MOS transistor TR42 also decrease accordingly, and the transconductance gm of MOS transistor TR42 becomes small. Therefore, the gain as a cascode amplifier is small.
Further, the low control voltage Vcnt is converted by the MOS transistor TR44, and the gate potential of the MOS transistor TR41 becomes relatively high.
Then, the MOS transistor TR41 is turned on, and the ground is visible from the signal path via the capacitor.
As a result, the input signal is short-circuited by the MOS transistor TR41, and the signal leaked into the MOS transistor TR42 is amplified only to a small extent, so that a low gain is obtained.
[0039]
In the case of the medium control voltage Vcnt, an intermediate state between when the control voltage is relatively high and when the control voltage is relatively low is obtained. Therefore, by continuously changing the control voltage Vcnt, a continuous variable gain can be obtained.
[0040]
FIG. 2 is a diagram showing the gain change characteristics of the variable gain LNA according to the first embodiment and the conventional cascode potential operation type amplifier.
2, the vertical axis represents the gain G of the amplifier, and the horizontal axis represents the control voltage Vcnt. In FIG. 2, a curve indicated by A indicates a gain change characteristic of the variable gain LNA according to the first embodiment, and a curve indicated by B indicates a gain change characteristic of the conventional cascode potential operation type amplifier.
[0041]
FIG. 3 is a diagram showing the gain change characteristics of the variable gain LNA according to the first embodiment and the conventional shunt switch type variable gain amplifier.
3, the vertical axis indicates the gain G of the amplifier, and the horizontal axis indicates the control voltage Vcnt. In FIG. 3, a curve indicated by A indicates a gain change characteristic of the variable gain LNA according to the first embodiment, and a curve indicated by C indicates a gain change characteristic of the conventional shunt switch type variable gain amplifier.
[0042]
As can be seen from both FIG. 2 and FIG. 3, the variable gain LNA according to the first embodiment has a larger variable gain width than the conventional example.
[0043]
As described above, according to the present embodiment, the amplification in which the MOS transistor TR43 whose control voltage is supplied to the gate and the MOS transistor TR42 whose gate is connected to the signal path is cascode-connected between the power supply and the reference potential. And a MOS transistor TR41 whose source is grounded at a high frequency and whose drain is connected to the signal path. When the control voltage is higher than the first level, the MOS transistor TR41 is turned off, and the control voltage is turned to the second level. When the control voltage is lower, the MOS transistor TR41 is turned on, and when the control voltage is at an intermediate level between the first level and the second level, the control signal CTL that allows the MOS transistor TR41 to function as a variable resistor is supplied to the gate of the MOS transistor TR41. Large variable gain dynamic due to the provision of the circuit CONT It is possible to obtain a Nji.
Further, since there is no element causing a loss in series with the signal path, NF deterioration due to the addition of the variable gain function is small.
Further, when the gain is low, the MOS transistor TR41 as a shunt switch is turned on, and a large amount of power is not input to the amplifying element.
[0044]
Second embodiment
FIG. 6 is a circuit diagram showing a second embodiment of the variable gain LNA according to the present invention.
[0045]
The difference between the second embodiment and the first embodiment is that a MOS transistor TR45 is provided as an amplifying element, and MOS transistors TR42 (third transistor), TR43 (first transistor), and TR45 (first transistor) are provided. That is, the same operation as the current-operated variable gain amplifier is realized by three elements (two transistors).
[0046]
More specifically, the MOS transistor TR45 is arranged so as to be parallel to the MOS transistor TR43 with respect to the drain of the MOS transistor TR42.
That is, the source of the MOS transistor TR45 is connected to the drain of the MOS transistor TR42 and the source of the MOS transistor TR43, and the drain of the MOS transistor TR45 is connected to the power supply voltage input terminal TVDD.
The gate of the MOS transistor TR45 is connected to one end of the resistor R44 and the first electrode of the capacitor C46, the other end of the resistor R44 is connected to the reference voltage input terminal TVref, and the second electrode of the capacitor C46 is connected to the reference potential. Vss.
[0047]
The reference voltage Vref is a voltage that determines the gate potential of the MOS transistor TR45, and is supplied as a fixed appropriate voltage.
[0048]
Hereinafter, the operation of the circuit of FIG. 4 will be described.
Note that here, when the control voltage Vcnt is relatively high (higher than the first level) and relatively low (lower than the second level), and between the first level and the second level. The explanation will be given separately for the intermediate level.
Power supply voltage V_DDIs 1.8 V, for example, the first level is the power supply voltage V_DDThe second level, which is a level near (approximately 1.8 V), is near 0 V, for example, 0.5 V.
[0049]
Control voltage (Vcnt) Is relatively high
In this case, the control voltage Vcnt needs to be higher than the reference voltage Vref.
At this time, MOS transistor TR45 is almost off, and the bias current flowing into the drain of MOS transistor TR42 almost passes through MOS transistor TR43.
Therefore, the current-controlled variable gain amplifier composed of MOS transistors TR42, TR43 and TR45 has a high gain.
The high control voltage Vcnt is converted by the MOS transistor TR44 operating as an inverter, and the gate potential of the MOS transistor TR41 is in a relatively low state, specifically, approximately equal to the gate bias potential of the MOS transistor TR42. .
The MOS transistor TR41 operating as an analog switch is in the off state, and the impedance seen from the signal path is high.
The overall result is a high gain.
[0050]
Control voltage (Vcnt) Is relatively low
In this case, since the control voltage Vcnt is lower than the reference voltage Vref, the bias current flowing into the drain of the MOS transistor TR42 almost passes through the MOS transistor TR45, contrary to the case where the control voltage Vcnt is relatively low. Therefore, the current steering type variable gain amplifier has a low gain.
Further, the low control voltage Vcnt is converted by the MOS transistor TR44, and the gate potential of the MOS transistor TR41 becomes relatively high.
Then, the MOS transistor TR41 is turned on, and the ground is visible from the signal path via the capacitor C42.
As a result, the input signal is short-circuited by the MOS transistor TR41, and the signal leaked into the MOS transistor TR42 is amplified only to a small extent, so that a low gain is obtained.
[0051]
In the case of the medium control voltage Vcnt, an intermediate state between when the control voltage is relatively high and when the control voltage is relatively low is obtained. Therefore, by continuously changing the control voltage Vcnt, a continuous variable gain can be obtained.
[0052]
According to the second embodiment, the same effects as those of the above-described first embodiment can be obtained.
[0053]
Third embodiment
FIG. 5 is a circuit diagram showing a configuration example of a reception front-end unit of a wireless system to which the variable gain LNA according to the present invention is applied.
[0054]
As shown in FIG. 5, the reception system front end unit 100 includes an antenna 101, a SAW filter 102, a matching circuit (MTC) 103, a low noise amplifier (LNA) 104, a first VCO 105 as a first local oscillator, A first PLL 106, a first loop filter 107, a second VCO 108 as a second local oscillator, a second PLL 109, a second loop filter 110, mixers 111 to 114, and band pass filters (BPF) 115 to 117 , A synthesizer 118, and a comparator 119.
Then, the variable gain LNA 40 of FIG. 1 or the variable gain LNA 40 of FIG. 4 is applied as the low noise amplifier (LNA) 104.
[0055]
The reception system front end unit 100 includes a low noise amplifier (LNA) 104, a first VCO 105, a first PLL 106, a second VCO 108, a second PLL 109, mixers 111 to 114, and bandpass filters (BPF) 115 to 117. , A synthesizer 118 and a comparator 119 are integrated on one chip.
Then, it has a configuration in which the RF section on the high frequency side in all stages and the intermediate frequency (IF) section in the subsequent stage are cascaded.
The RF unit includes a low noise amplifier 104, a first VCO 105, a first PLL 106, a first loop filter 107, mixers 111 and 112, and bandpass filters 115 and 116.
The IF unit includes a second VCO 108, a second PLL 109, a second loop filter 110, mixers 113 and 114, a combiner 118, a bandpass filter 11117, and a comparator 119.
[0056]
The first VCO 105 outputs the first oscillation signal having a frequency of 1573 MHz to the mixers 111 and 112 according to the output signal of the first loop filter 107 in accordance with the output signal of the first PLL 106 synchronized in phase with the reference clock CLK by the crystal oscillator. Supply.
[0057]
The second VCO 108 outputs the output of the second PLL 109 phase-locked to the reference clock CLK from the crystal oscillator to the mixers 113 and 114 in accordance with the output signal of the second loop filter 110 and the second oscillation signal of 3 MHz in frequency. Supply.
[0058]
In the receiving system front-end unit 100, for example, a radio signal RF having a frequency of 1575 MHz is received by the antenna 101 and input to the mixers 111 and 112 via the SAW filter 102, the matching circuit 103, and the low-noise amplifier 104.
Then, in the mixers 111 and 112, the first VCO 105 mixes with the first oscillation signal, and the first intermediate frequency of 2 MHz is extracted through the band-pass filters 115 and 116 and input to the mixers 113 and 114.
After being mixed with the second oscillating signal by the second VCO 108 in the mixers 113 and 114, they are combined in the combiner 118, and a second intermediate frequency of 1 MHz is obtained through the band-pass filter 117.
Then, the data of the comparator 119 is output to a baseband processing unit (not shown) based on the output of the bandpass filter 117.
[0059]
As described above, the reception front-end unit 100 has an advantage that a high-precision reception process can be realized because a large variable gain dynamic range is obtained.
[0060]
【The invention's effect】
As described above, according to the present invention, a large variable gain dynamic range can be obtained.
Further, since there is no element causing a loss in series with the signal path, NF deterioration due to the addition of the variable gain function is small.
In addition, when the gain is low, the shunt switch is turned on and a large amount of power is not input to the amplifying element, so that a low distortion characteristic can be obtained at a low gain.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a first embodiment of a variable gain LNA according to the present invention.
FIG. 2 is a diagram showing gain change characteristics of the variable gain LNA according to the first embodiment and a conventional cascode potential operation type amplifier.
FIG. 3 is a diagram showing a gain change characteristic of the variable gain LNA according to the first embodiment and a conventional shunt switch type variable gain amplifier.
FIG. 4 is a circuit diagram showing a second embodiment of the variable gain LNA according to the present invention.
FIG. 5 is a circuit diagram showing a configuration example of a reception system front-end section of a wireless system to which a drive circuit according to the present invention is applied;
FIG. 6 is a circuit diagram showing a first configuration example of a variable gain LNA.
FIG. 7 is a circuit diagram showing a second configuration example of the variable gain LNA.
FIG. 8 is a circuit diagram showing a third configuration example of the variable gain LNA.
[Explanation of symbols]
40, 40A: variable gain LNA (low noise amplifier), 41: input matching circuit (MTC), TR41 to TR44: MOS transistor, C41 to C46: capacitor, L41, L42: inductor, R41 to R44, CONT: control circuit, TIN: signal input terminal, TVB: gate bias voltage input terminal, TVD: power supply voltage input terminal, TVcnt: control voltage input terminal, TOUT: output terminal, 100: reception end unit, 101: antenna, 102: SAW filter, 103: matching circuit (MTC), 104: low noise amplifier (LNA), 105: first VCO, 106: first PLL, 107: first loop filter, 108: second VCO, 109: second PLL, 110 ... second rope filter, 111-114 ... mixer, 115-117 .., Band pass filter (BPF), 118, synthesizer, 119, comparator.

Claims

制御端子に制御電圧が供給される第１トランジスタと、制御端子が信号経路に接続された第２トランジスタとを、電源と基準電位間にカスコード接続した増幅部と、
ゲートに供給される制御信号にレベルに応じて可変抵抗として機能し、ソースが高周波的に接地され、ドレインが上記信号経路に接続された電界効果トランジスタと、
上記制御電圧が所定のレベル範囲にあるときに、上記電界効果トランジスタを可変抵抗として機能させ得る上記制御信号を上記電界効果トランジスタのゲートに供給する制御回路と
を有する低雑音増幅器。An amplifier in which a first transistor whose control terminal is supplied with a control voltage and a second transistor whose control terminal is connected to a signal path are cascode-connected between a power supply and a reference potential;
A field effect transistor that functions as a variable resistor according to the level of the control signal supplied to the gate, the source is grounded at high frequency, and the drain is connected to the signal path;
A control circuit for supplying, to the gate of the field-effect transistor, the control signal that allows the field-effect transistor to function as a variable resistor when the control voltage is within a predetermined level range.

上記制御回路は、上記制御電圧が第１のレベルより高いときは、上記電界効果トランジスタをオフにし、上記制御電圧が第２のレベルより低いときは上記電界効果トランジスタをオンにし、上記制御電圧が上記第１レベルと上記第２のレベルの中間レベルのときに上記電界効果トランジスタを可変抵抗として機能させ得る上記制御信号を上記電界効果トランジスタのゲートに供給する
請求項１記載の低雑音増幅器。The control circuit turns off the field effect transistor when the control voltage is higher than a first level, turns on the field effect transistor when the control voltage is lower than a second level, and sets the control voltage 2. The low-noise amplifier according to claim 1, wherein the control signal that causes the field-effect transistor to function as a variable resistor is supplied to a gate of the field-effect transistor when the level is intermediate between the first level and the second level.

制御端子に制御電圧が供給される第１トランジスタと、制御端子にリファレンス電圧が供給される第２トランジスタと、制御端子が信号経路に接続された第３トランジスタとを有し、電源と基準電位間において、上記第３のトランジスタに対して上記第１のトランジスタおよび第２のトランジスタを並列に接続した増幅部と、
ゲートに供給される制御信号にレベルに応じて可変抵抗として機能し、ソースが高周波的に接地され、ドレインが上記信号経路に接続された電界効果トランジスタと、
上記制御電圧が所定のレベル範囲にあるときに、上記電界効果トランジスタを可変抵抗として機能させ得る上記制御信号を上記電界効果トランジスタのゲートに供給する制御回路と
を有する低雑音増幅器。A first transistor having a control terminal supplied with a control voltage, a second transistor having a control terminal supplied with a reference voltage, and a third transistor having a control terminal connected to a signal path; , An amplifying unit in which the first transistor and the second transistor are connected in parallel to the third transistor,
A field effect transistor that functions as a variable resistor according to the level of the control signal supplied to the gate, the source is grounded at high frequency, and the drain is connected to the signal path;
A control circuit for supplying, to the gate of the field-effect transistor, the control signal that allows the field-effect transistor to function as a variable resistor when the control voltage is within a predetermined level range.

受信信号を所定の利得をもって増幅する低雑音増幅器を有する受信回路であって、
上記低雑音増幅器は、
制御端子に制御電圧が供給される第１トランジスタと、制御端子が信号経路に接続された第２トランジスタとを、電源と基準電位間にカスコード接続した増幅部と、
ゲートに供給される制御信号にレベルに応じて可変抵抗として機能し、ソースが高周波的に接地され、ドレインが上記信号経路に接続された電界効果トランジスタと、
上記制御電圧が所定のレベル範囲にあるときに、上記電界効果トランジスタを可変抵抗として機能させ得る上記制御信号を上記電界効果トランジスタのゲートに供給する制御回路と
を有する
受信回路。A receiving circuit having a low noise amplifier that amplifies a received signal with a predetermined gain,
The low noise amplifier,
An amplifier in which a first transistor whose control terminal is supplied with a control voltage and a second transistor whose control terminal is connected to a signal path are cascode-connected between a power supply and a reference potential;
A field effect transistor that functions as a variable resistor according to the level of the control signal supplied to the gate, the source is grounded at high frequency, and the drain is connected to the signal path;
A control circuit for supplying, to the gate of the field-effect transistor, the control signal that allows the field-effect transistor to function as a variable resistor when the control voltage is within a predetermined level range.

上記制御回路は、上記制御電圧が第１のレベルより高いときは、上記電界効果トランジスタをオフにし、上記制御電圧が第２のレベルより低いときは上記電界効果トランジスタをオンにし、上記制御電圧が上記第１レベルと上記第２のレベルの中間レベルのときに上記電界効果トランジスタを可変抵抗として機能させ得る上記制御信号を上記電界効果トランジスタのゲートに供給する
請求項５記載の受信回路。The control circuit turns off the field effect transistor when the control voltage is higher than a first level, turns on the field effect transistor when the control voltage is lower than a second level, and sets the control voltage 6. The receiving circuit according to claim 5, wherein the control signal that enables the field effect transistor to function as a variable resistor when the level is intermediate between the first level and the second level is supplied to a gate of the field effect transistor.

受信信号を所定の利得をもって増幅する低雑音増幅器を有する受信回路であって、
上記低雑音増幅器は、
制御端子に制御電圧が供給される第１トランジスタと、制御端子にリファレンス電圧が供給される第２トランジスタと、制御端子が信号経路に接続された第３トランジスタとを有し、電源と基準電位間において、上記第３のトランジスタに対して上記第１のトランジスタおよび第２のトランジスタを並列に接続した増幅部と、
ゲートに供給される制御信号にレベルに応じて可変抵抗として機能し、ソースが高周波的に接地され、ドレインが上記信号経路に接続された電界効果トランジスタと、
上記制御電圧が所定のレベル範囲にあるときに、上記電界効果トランジスタを可変抵抗として機能させ得る上記制御信号を上記電界効果トランジスタのゲートに供給する制御回路と
を有する
受信回路。A receiving circuit having a low noise amplifier that amplifies a received signal with a predetermined gain,
The low noise amplifier,
A first transistor having a control terminal supplied with a control voltage, a second transistor having a control terminal supplied with a reference voltage, and a third transistor having a control terminal connected to a signal path; , An amplifying unit in which the first transistor and the second transistor are connected in parallel to the third transistor,
A field effect transistor that functions as a variable resistor according to the level of the control signal supplied to the gate, the source is grounded at high frequency, and the drain is connected to the signal path;
A control circuit for supplying, to the gate of the field-effect transistor, the control signal that allows the field-effect transistor to function as a variable resistor when the control voltage is within a predetermined level range.

上記制御回路は、上記制御電圧が第１のレベルより高いときは、上記電界効果トランジスタをオフにし、上記制御電圧が第２のレベルより低いときは上記電界効果トランジスタをオンにし、上記制御電圧が上記第１レベルと上記第２のレベルの中間レベルのときに上記電界効果トランジスタを可変抵抗として機能させ得る上記制御信号を上記電界効果トランジスタのゲートに供給する
請求項７記載の受信回路。The control circuit turns off the field effect transistor when the control voltage is higher than a first level, turns on the field effect transistor when the control voltage is lower than a second level, and sets the control voltage 8. The receiving circuit according to claim 7, wherein the control signal that allows the field effect transistor to function as a variable resistor is supplied to a gate of the field effect transistor at an intermediate level between the first level and the second level.