JP2004172426A - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP2004172426A
JP2004172426A JP2002337366A JP2002337366A JP2004172426A JP 2004172426 A JP2004172426 A JP 2004172426A JP 2002337366 A JP2002337366 A JP 2002337366A JP 2002337366 A JP2002337366 A JP 2002337366A JP 2004172426 A JP2004172426 A JP 2004172426A
Authority
JP
Japan
Prior art keywords
metal
core
substrate
motherboard
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002337366A
Other languages
English (en)
Other versions
JP3988629B2 (ja
Inventor
Takehide Yokozuka
剛秀 横塚
Masahide Harada
正英 原田
Shiro Yamashita
志郎 山下
Kaoru Uchiyama
内山  薫
Kuniyuki Eguchi
州志 江口
Masahiko Asano
雅彦 浅野
Koji Sato
弘二 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2002337366A priority Critical patent/JP3988629B2/ja
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to PCT/JP2003/007862 priority patent/WO2004047168A1/ja
Priority to KR1020057009038A priority patent/KR100661044B1/ko
Priority to US10/535,857 priority patent/US7554039B2/en
Priority to AU2003244322A priority patent/AU2003244322A1/en
Priority to CNB038253135A priority patent/CN100378968C/zh
Priority to EP03811481.5A priority patent/EP1571706B1/en
Publication of JP2004172426A publication Critical patent/JP2004172426A/ja
Application granted granted Critical
Publication of JP3988629B2 publication Critical patent/JP3988629B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Combinations Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】MCM構造のようなインターポーザ基板を有する電子装置の放熱性を向上させる。
【解決手段】LSIチップを搭載したメタルコア基板をインターポーザ基板として用い、そのLSIチップ搭載面の裏面のコアメタルを露出させ、はんだ接続用のパッドを直接コアメタルに形成し、そのパッドを用いてマザーボードにはんだ接続する。
【選択図】 図3

Description

【0001】
【発明の属する技術分野】
本発明は、電子機器のモジュール基板およびモジュール構造に関する。
【0002】
【従来の技術】
電子基板を備えた電子装置は、電子部品による発熱に起因した不良が生じないようにする必要がある。そのため、出荷前には熱サイクル試験を行うことにしている。特に、ECU等の車載用電子制御装置では、エンジンのオンオフや環境温度の変化により車体内の温度が大きく変化し、広い温度領域での熱サイクル(通常、−40度〜120度:自動車用電子機器の環境試験通則JASOD001)に耐える必要がある。今般、ECUをよりエンジン近くに配置する傾向があり、さらに、この温度範囲の上限がより高くなる傾向がある。このような熱サイクルにさらされると、ECU内の電子部品の性能が安定しなくなったり、電子部品の搭載基板と電子部品との間の接続不良が生じやすくなる。すなわち、電子装置には高い放熱性が要求され、特にECU等の車載用電子装置は一般の電子部品よりも優れた放熱性が求められている。
【0003】
一方MCM構造とは、複数のLSIがインタポーザ(中間基板)に搭載され、さらにインタポーザがはんだバンプ等により、電子基板に搭載された構造を言う。このようなMCM構造(ここでは必ずしも複数のLSIを有さない、インタポーザを有する構造も含めて、単にMCM構造とよぶことにする。)では、LSIの発する熱が電子基板に逃げにくい構造であるため、LSIの発熱が大きい場合には、いかに効率よく放熱できるかが重要である。この放熱性の問題を解決できるとMCM構造の車載用電子制御装置を実現することができる。放熱構造としては例えば、LSI上面にヒートシンクを設ける構造もあるが、製品構造上困難な場合があることや、信頼性上問題が生じやすい。
【0004】
放熱性を向上させるために、インタポーザにメタルコア基板を用いる構造は数多く提案されている。例えば、特許文献1によれば、メタルコア基板の表裏それぞれの一部に金属コアが露出した部分を形成し、表面露出部にLSIチップを搭載し、裏面の露出部分から空気中への放熱性を高めることができる。また、特許文献2には、基板表面に関しては上記発明と同様であるが、裏面に関しては、コアメタルから基板表面のはんだ接続用パッドまでサーマルビアを形成し、はんだ接続部を介して電子基板への放熱性を向上することができると記載されている。
【0005】
【特許文献1】特開平5−175407
【特許文献2】特開2000−228452
【0006】
【発明が解決しようとする課題】
前記特許文献1の発明では、基板裏面の金属コアが露出した部分から空気中への放熱性を期待しているが、例えばアンダーフィルやゲルが存在するような空気の流動がほとんどないような製品構造ではこの効果をほとんど期待できない。また、特許文献2では、コアメタルからはんだ接続用パッドへ放熱用にサーマルビアを形成しているが、サーマルビアの形成にコストがかかること、および一般にプリント配線基板で形成できるサーマルビアは銅めっきによる中空・薄板であるため、放熱性に劣る。
【0007】
【課題を解決するための手段】
低コストで放熱性に優れた、MCMのような中間基板(インタポーザ)を有する構造を得るために、メタルコア中間基板裏面に、絶縁樹脂のないコアメタル露出部を設け、放熱用BGAはんだ接続用のパッドを直接コアメタルに形成する。電子基板(マザーボード)への接続は、電気的な接続部も放熱部も、すべて同じサイズのはんだボールにてBGA接続することが可能である。この方法によれば、ビアホール形成と同時にコアメタル露出部を形成でき、他の電気的接続用のパッド形成と同時にコアメタル上のパッドを形成できるため、コストは上がらない。また、サーマルビアを形成せずに直接コアメタルからはんだを介してマザーボードへ放熱できるため、優れた放熱性を得ることができる。
【0008】
【発明の実施の形態】
以下に実施の例を詳細に説明する。
【0009】
第一の実施例を、図1および図2を参照して、以下に説明する。図1は、高放熱MCM構造を得るためのインタポーザ構造の例である。インタポーザ基板は、金属をコアとし、コアメタル11両面に絶縁層13および配線層15を形成したメタルコア基板である。基板片面には、高発熱LSIを搭載するために、絶縁樹脂にざぐりを設け、コアメタルが露出した部分を形成してある。基板の反対面には、電気的にマザーボードと接続するためのはんだ接続用パッド19を絶縁樹脂上に形成すると同時に、所望のサイズのざぐりを形成し、放熱はんだ接続用のパッド21を直接コアメタルに形成している。
【0010】
第二の実施例を図2を用いて説明する。図2は、図1に示したインタポーザ構造を得るための製造プロセスの例である。まず、コアとなる金属11として0.2mmt×300mm×500mmの銅板を用意する。この銅板は、複数の基板を後に切り出して使用するため、サイズは大きくなっている。もちろん基板製造上取り扱いやすいサイズで良い。金属の種類としては、アルミニウムや鉄−Ni合金等でも良いが、熱伝導性の良い銅が好ましい。スルーホール形成用の穴(0.8mmφ)と、必要に応じて、後に基板サイズで切り出し易くするために、基板個片外形にスリットを、エッチングにより形成した。エッチング液は、塩化第2鉄とした(図2−(a))。
【0011】
次に、絶縁樹脂層および内層配線層として、プリプレグ13(ガラスクロス入りのエポキシ樹脂、厚さ0.1mmt)と銅薄25(厚さ0.012mmt)をメタル表裏に積層配置して、プレスで接着する。プリプレグと銅箔の代わりに、樹脂付き銅箔RCF(Resin Coated Cupper Foil)を使用しても良い(図2−(b))。
【0012】
配線として不要な部分の銅箔はエッチングにより除去した。コアメタルと内層配線を電気的に接続する必要がある場合には、内層ビア形成用に、コアメタルが露出するようにレーザーで直径0.15mmφのざぐりを形成する。レーザーは炭酸レーザー、YAGレーザー等何でも良いが、炭酸レーザーで行うと低コストで加工できる。合わせて、基板表裏の内層どうしを電気的に接続するためのスルーホール17用の貫通穴をドリルで形成した。この貫通穴の形成もレーザーで加工することも可能であるが、プリプレグ使用の場合にはガラスクロスがあるため、ドリル加工が適している。次に、内層スルーホール、内層ビア、内層配線用に、厚さ0.015mm程度の銅めっきを施した(図2−(c))。
【0013】
上記の絶縁樹脂層および内層配線層の形成プロセス再度繰り返すことにより、表層回路を形成した。表層と内層を電気的に接続するためのビアホール形成と同時に、LSI搭載用の5mm□のざぐりとコアメタル上パッド形成用の0.6mmφのざぐりを、炭酸レーザーにより形成した。配線およびビアホール部分には前述と同様の厚さの銅めっきを施し、さらに配線腐食防止とはんだ接続のために無電解ニッケルめっき(厚さ0.005mm程度)と無電解金めっき(厚さ0.001mm程度)を施した。これによって、電気的接続用の0.6mmφのBGAはんだ接続パッド19と、コアメタル直上の放熱用の0.6mmφのはんだ接続パッド21を、同時に形成することができた。パッドピッチは、すべて1.5mmとした。放熱用ざぐり部分は絶縁樹脂が除去されており、従って絶縁樹脂分の厚さ(0.2mm程度)だけ、はんだ接続高さが高くなる。はんだ接続性に関しては、コアメタル直上に形成するパッド径は、電気的接続用BGAパッド径よりも大きくないことが望ましい。また、パッドピッチに関しては、放熱性をより向上させるためには、放熱用はんだ接続パッドのピッチは小さい方が良い。通常パッドピッチは、ショートしないようにある程度の安全率を考慮したパッドピッチとすることが多いが、放熱はんだ部分は仮にショートしても良いので、ピッチをかなり小さくすることが出来る。このことによって、接続部総面積を大きくして、放熱性を向上することができる。さらに、部品搭載用に必要な部分を残して、ソルダーレジストをパターンで形成した(図2−(d)〜(e))。上記のメタルコア基板は、配線層数が表裏各2の場合であるが、本発明は層数に依存するものではなく、表裏の配線層数を増やすためには、図2(b)〜(c)の工程を繰り返せば良い。
【0014】
第三の実施例を図3を用いて説明する。上記のように作成した基板をインタポーザとして、高発熱なLSI27を搭載し、さらにマザーボード33と接続した構造の例である。LSIは、高熱伝導のAgペーストで、メタルコア基板のコアメタル露出部分に接続した。接続ははんだで行うと、より放熱性を向上できる。インタポーザ下面のパッドには、直径0.75mmφのSn3Ag0.5Cuはんだボール31を搭載し、融点を超える240℃でリフローし、ボール形成を行った。これをマザーボード上に位置合わせし、240℃でリフローし、接続した。LSIの発する熱をマザーボードへ効率よく逃がすことができる。
【0015】
第四の実施例を図4を用いて説明する。マザーボードを金属板をベースとした片面配線基板35(メタルベース基板)とし、前述の高放熱基板と同様に絶縁樹脂にざぐり穴およびはんだ接続用のパッドを設けて、その露出したメタルベース直上のパッドとはんだ接続した構造である。この構造では、LSIの発する熱をマザーボードの金属ベースに放散することができるため、さらに良い放熱性を得ることが出来る。
【0016】
第五の実施例を図5を用いて説明する。マザーボードを両面配線のメタルコア基板37としたこと以外は、第四の実施例と同様である。
【0017】
第六および七の実施例を図6および7を用いて説明する。マザーボードのインタポーザ搭載面の反対面のコアメタルを一部露出させると、より放熱性を高くすることができる。この構造では、例えばインタポーザとマザーボードの間にアンダーフィルやゲルを入れる構造においても、高い放熱性を得ることができる。
【0018】
コアメタルの熱伝導率は大きいので、上記いずれの実施例においても、チップ搭載用ざぐりは基板の中心付近にある必要はなく、またコアメタルに直接形成した放熱用パッドはチップ搭載部分の真下にある必要もない。
【0019】
第八の実施例を図8を用いて説明する。LSI27を搭載したメタルコアインタポーザ47が、本発明によりマザーボードとはんだ接続され、それをアルミニウム製の筐体41に接着剤で固定したECUの例である。概略鳥瞰図を図12に示す。
【0020】
実施例九および十を示す図9および図10のように、マザーボードのざぐり部と筐体の間に、高熱伝導の部材45を挟み込むと、さらに放熱性を向上させることができる。高熱伝導の部材とは、マザーボードとアルミニウムの筐体を接着している接着剤よりも熱伝導率の大きな部材であり、例えばはんだ、銅やアルミニウム等の金属板、高熱伝導の樹脂や接着剤である。特にはんだを用いる場合には、筐体にはんだ接続用のパッドを形成して接続しても良いし、必ずしも筐体にはパッドを形成する必要はなく、マザーボードのコアメタルにはんだ供給しておいて、筐体には押しつけて、接触だけの接続でも良い。金属板を挟み込む場合には、金属板両面に接着剤を塗布して接続しても良いし、単に接触させるだけでも良い。当該部分以外のマザーボードと筐体の接続は、通常の接着剤か高熱伝導の接着剤を用いて行う。筐体は通常は軽いアルミニウムが用いられるが、本発明はその材質に依存しない。
【0021】
実施例十一は、図11に示すように、放熱はんだ接続用のパッドをコアメタルに直接形成し、放熱はんだ接続した部分が、チップ直下から外れた位置にある例である。また、電気的なはんだ接続部分がチップ直下の領域にあってもかまわない。本実施例に示したように、チップの基板上の位置に関わらず、放熱用のはんだ接続部や電気的な接続部を、配線設計や放熱設計によって自由に配置することができる。
【0022】
実施例三〜七に示した構造を実現する製造プロセスの例を、実施例十二として説明する。まず、インタポーザ基板の製造方法は、実施例二に示したので省略する。製造したメタルコア基板の、高発熱LSI搭載用のざぐり部分および基板表面の他の部品搭載用の所望の部分にAgペーストを塗布し、電子部品を搭載し、適切な硬化条件(例えば150℃、1hr)にてAgペーストを硬化させ接着する。高発熱LSIの電極とメタルコアインタポーザの電極をワイヤボンディングで接続する。必要に応じてインタポーザの部品搭載面を樹脂でモールドすると、取り扱い性が向上する。インタポーザの反対面側には、フラックス塗布後、電極上にはんだボールを搭載する。このとき、放熱用のコアメタル直上のパッドへもはんだボールを搭載する。Sn3Ag0.5Cuはんだを用いて、最高温度240℃、はんだ溶融時間およそ20秒でリフローし、ボール形成する。他のはんだを用いても良く、その場合にははんだ種類に応じたリフロー条件にてボール形成を行う。マザーボード側には、マスク厚さ0.1mmのはんだ印刷用マスクを使用し、はんだペーストを印刷法にて形成する。印刷したペースト状のはんだ上に、先のボール形成済みのインタポーザを位置合わせして搭載し、再度リフローし、はんだ接続を行う。必ずしもこのはんだ印刷を行う必要はないが、行うと、印刷したはんだの粘性によって、インタポーザの位置ずれを防止することができる。
【0023】
実施例5〜7に記載したようなマザーボードがメタルコア基板である場合には、それらを実施例2に記載の方法にて製造した後、上述と同様の方法で接続を行う。実施例4に記載したようなマザーボードがメタルベース基板である場合も同様である。
【0024】
【発明の効果】
本発明によれば、低コストで放熱性に優れた電子装置を提供することができる。
【図面の簡単な説明】
【図1】本発明に関わる基板構造を表す断面図
【図2】本発明に関わる基板の製造プロセスを表す断面図
【図3】本発明に関わる実装構造を表す断面図
【図4】本発明に関わる実装構造を表す断面図
【図5】本発明に関わる実装構造を表す断面図
【図6】本発明に関わる実装構造を表す断面図
【図7】本発明に関わる実装構造を表す断面図
【図8】本発明に関わる実装構造を表す断面図
【図9】本発明に関わる実装構造を表す断面図
【図10】本発明に関わる実装構造を表す断面図
【図11】本発明に関わる実装構造を表す断面図
【図12】本発明に関わる実装構造を表す鳥瞰図
【符号の説明】
11…コアメタル、13…絶縁層、15…配線、17…スルーホール、19…はんだ接続用パッド(電気的接続用)、21…はんだ接続用パッド(放熱接続用)、23…ソルダーレジスト、25…銅箔、27…LSIチップ、29…ワイヤボンディング、31…はんだ、33…マザーボード、35…メタルベース基板、37…メタルコア基板、39…放熱用ざぐり、41…筐体、43…接着剤、45…高熱伝導部材、47…メタルコア基板

Claims (7)

  1. メタルコア基板をインターポーザ基板としてマザーボードに搭載された電子装置において、
    前記インターポーザ基板のコアメタルとマザーボードとがはんだで接続されていることを特徴とする電子装置。
  2. 請求項1において、
    前記インターポーザ基板のコアメタル上の絶縁層が除去され、
    前記マザーボードと該除去された領域で接続されていることを特徴とする電子装置。
  3. 請求項1もしくは2において、
    前記インターポーザ基板には、電子部品が搭載されており、
    該メタルコア基板とマザーボードとの接続は、信号を伝達するための接続と、放熱用の接続があり、
    信号を伝えるための接続は、絶縁層上に形成されたはんだ接続用パッドを用いてなされており、
    放熱用の接続はコアメタル上に形成されたはんだ接続用パッドを用いてなされていることを特徴とする電子装置。
  4. 請求項3において、
    前記マザーボードは金属をベースとする片面配線基板であり、
    該メタルベース基板に設けらた放熱用に設けられたベースメタル露出領域のはんだ接続用のパッドと、該ベースメタル上のはんだ接続用パッドが接続されていることを特徴とする電子装置。
  5. 請求項3において、
    前記マザーボードが、金属板をコアとしてコアメタル両面に配線層を備えたメタルコア基板であり、
    該メタルベース基板に設けらた放熱用に設けられたコアメタル露出領域のはんだ接続用のパッドとを形成し、該コアメタル上のはんだ接続用パッドが接続されていることを特徴とする電子装置。
  6. 請求項5に記載において、
    前記マザーボードのメタルコア基板の部品非搭載面側に放熱用のざぐりが設けられていることを特徴とする電子装置。
  7. 請求項6において、
    前記マザーボード裏面の放熱用ざぐり部コアメタル露出部分と金属筐体の間に、前記実装構造体と前記金属筐体との接着に使用した接着剤よりも熱伝導率の大きい部材が充填された電子装置。
JP2002337366A 2002-11-21 2002-11-21 電子装置 Expired - Fee Related JP3988629B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2002337366A JP3988629B2 (ja) 2002-11-21 2002-11-21 電子装置
KR1020057009038A KR100661044B1 (ko) 2002-11-21 2003-06-20 전자 장치
US10/535,857 US7554039B2 (en) 2002-11-21 2003-06-20 Electronic device
AU2003244322A AU2003244322A1 (en) 2002-11-21 2003-06-20 Electronic device
PCT/JP2003/007862 WO2004047168A1 (ja) 2002-11-21 2003-06-20 電子装置
CNB038253135A CN100378968C (zh) 2002-11-21 2003-06-20 电子装置
EP03811481.5A EP1571706B1 (en) 2002-11-21 2003-06-20 Electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002337366A JP3988629B2 (ja) 2002-11-21 2002-11-21 電子装置

Publications (2)

Publication Number Publication Date
JP2004172426A true JP2004172426A (ja) 2004-06-17
JP3988629B2 JP3988629B2 (ja) 2007-10-10

Family

ID=32700896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002337366A Expired - Fee Related JP3988629B2 (ja) 2002-11-21 2002-11-21 電子装置

Country Status (1)

Country Link
JP (1) JP3988629B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016775A (ja) * 2006-07-10 2008-01-24 Denki Kagaku Kogyo Kk 回路基板と混成集積回路
JP2010141175A (ja) * 2008-12-12 2010-06-24 Toyota Motor Corp 半導体装置
JP2016076509A (ja) * 2014-10-02 2016-05-12 太陽誘電株式会社 回路モジュール

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016775A (ja) * 2006-07-10 2008-01-24 Denki Kagaku Kogyo Kk 回路基板と混成集積回路
JP2010141175A (ja) * 2008-12-12 2010-06-24 Toyota Motor Corp 半導体装置
JP2016076509A (ja) * 2014-10-02 2016-05-12 太陽誘電株式会社 回路モジュール

Also Published As

Publication number Publication date
JP3988629B2 (ja) 2007-10-10

Similar Documents

Publication Publication Date Title
JP3053585B2 (ja) 電子パッケージ
JP3849573B2 (ja) 電子装置
US7985926B2 (en) Printed circuit board and electronic component device
KR100661044B1 (ko) 전자 장치
JP4669392B2 (ja) メタルコア多層プリント配線板
WO1998047179A1 (fr) Carte imprimee et son procede de fabrication
JP4976840B2 (ja) プリント配線板、プリント配線板の製造方法および電子機器
KR100300922B1 (ko) 반도체장치
JP4848752B2 (ja) 部品実装用ピンを有するプリント配線板及びこれを使用した電子機器
JP2011018853A (ja) プリント基板ユニット及び電子機器
JP2006318986A (ja) フレキシブルプリント回路板およびその製造方法
JP5868274B2 (ja) 配線基板およびそれを用いた電子装置
KR101115403B1 (ko) 발광 장치
JP2008091377A (ja) プリント配線基板及びその製造方法
JP3988629B2 (ja) 電子装置
JP2005019937A (ja) 高密度チップスケールパッケージ
KR20120039163A (ko) 인쇄회로기판 및 그 제조방법
JP3938017B2 (ja) 電子装置
JP2001168226A (ja) 半導体パッケージ及び半導体装置
JP2018207118A (ja) 回路モジュール
JP3091051B2 (ja) 電子部品搭載用基板
JP2002094196A (ja) プリント配線板の電子部品放熱構造
JP3593249B2 (ja) 変換モジュール
JP2006041238A (ja) 配線基板及び配線基板の製造方法
JPH10256414A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040805

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061114

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070306

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070405

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070709

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 3988629

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120727

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130727

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees