JP2004170684A - Inter-chip optical connection circuit, optoelectronic device, and electronic device - Google Patents

Inter-chip optical connection circuit, optoelectronic device, and electronic device Download PDF

Info

Publication number
JP2004170684A
JP2004170684A JP2002336545A JP2002336545A JP2004170684A JP 2004170684 A JP2004170684 A JP 2004170684A JP 2002336545 A JP2002336545 A JP 2002336545A JP 2002336545 A JP2002336545 A JP 2002336545A JP 2004170684 A JP2004170684 A JP 2004170684A
Authority
JP
Japan
Prior art keywords
optical
optical waveguide
chip
integrated circuit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002336545A
Other languages
Japanese (ja)
Inventor
Takayuki Kondo
貴幸 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002336545A priority Critical patent/JP2004170684A/en
Publication of JP2004170684A publication Critical patent/JP2004170684A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an inter-chip optical interconnection circuit capable of accelerating a signal transmission speed, being easily made fine and being easily manufactured, and to provide a photoelectric device and an electronic device. <P>SOLUTION: LSIs 201e and 201f as integrated circuit chips are fitted with fine tile type elements having a light emitting function or light receiving function, and mounted on a substrate 10, and an optical waveguide 30 which has an optical waveguide material and is optically connected to the fine tile element is provided on the substrate 10. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、チップ間光インターコネクション回路、電気光学装置および電子機器に関する。
【０００２】
【従来の技術】
近年、平面ディスプレイ装置として、エレクトルルミネッセンスパネル（ＥＬＰ）、プラズマディスプレイパネル（ＰＤＰ）、液晶表示装置（ＬＣＤ）などが用いられている。これらの平面ディスプレイ装置は、大型化、大容量表示化に伴う信号の遅延などを解消するために、光を信号伝達に用いる技術が検討されている（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開平５−１００２４６号公報
【０００４】
また、コンピュータは、集積回路の内部構造の微細化により、ＣＰＵ内部の動作速度（動作クロック）が年々向上している。しかし、ＣＰＵと記憶装置などの周辺装置を繋ぐバスにおける信号伝達速度はほぼ限界に達しつつあり、コンピュータの処理速度のボトルネックとなっている。このバスにおける信号伝達を光信号で行うことができれば、コンピュータの処理速度の限界を著しく高めることが可能となる。
【０００５】
そして、光信号を用いてデータ伝達するには、光源から放射された光信号を所定の場所まで伝達して、受光素子などに入力する光伝送手段が必要になる。従来このような光伝送手段としては、光ファイバーを利用した技術、又は基板上に形成した光導波路を利用した技術がある。
【０００６】
【発明が解決しようとする課題】
しかしながら、光伝送手段として光ファイバーを利用した場合、発光素子及び受光素子などの光部品との接続が繁雑になり、その製造に多大なコスト及び時間がかかるとともに、光伝送手段の小型化が困難になるという問題がある。
【０００７】
これに対し、基板上に形成した光導波路を利用することによって、光伝送媒体と発光素子及び受光素子などとの接続を簡単にすることが考えられる。しかし、この光導波路に適した入出力構造が未だ見いだされていないのが現状であり、平面ディスプレイ装置又はコンピュータに適用できるほどの微細化及び製造容易化が図られた光伝送手段は実現されていない。
【０００８】
本発明は、上記事情に鑑みてなされたもので、信号伝達速度を高速化することができるとともに容易に微細化することができ、簡易に製造することができるチップ間光インターコネクション回路、電気光学装置および電子機器の提供を目的とする。
【０００９】
【課題を解決するための手段】
上記した目的を達成するために本発明のチップ間光インターコネクション回路は、集積回路チップに、発光機能又は受光機能を有する微小タイル状素子を取り付けたことを特徴とする。
本発明によれば、集積回路チップの任意の位置に微小タイル状素子と取り付けることで、集積回路チップの入出力信号を光信号に変換することができる。そこで、本発明によれば、集積回路チップ同士間、又は集積回路チップと基板間などにおいて、非常に高速に信号伝送することができる。
また、微小タイル状素子を非常に小さな形状（例えば、数百μｍ四方以下の面積と数十μｍ以下の厚さをもつもの）にすることで、非常にコンパクトな構成でありながら、従来よりも高速に信号処理することができるシステムを提供することができる。
【００１０】
また、本発明のチップ間光インターコネクション回路は、前記集積回路チップが、基板上に実装されており、前記基板上には、光導波路材を有してなるものであって、前記微小タイル状素子と光学的に接続された光導波路が設けられていることが好ましい。
本発明によれば、集積回路チップの入出力信号を光信号に変換し、その光信号を基板上に設けた光導波路で伝送することができる。そこで、本発明によれば、非常に簡便な構成でありながら、信号伝達速度を高速化することができるとともに容易に微細化することができ、簡易に製造することができるチップ間光インターコネクション回路を提供することができる。
【００１１】
また、本発明のチップ間光インターコネクション回路は、前記集積回路チップが前記基板上にフリップチップ実装されていることが好ましい。
本発明によれば、発光・受光機能を備えた微小タイル状素子をフリップチップ実装により直接基板上の所望位置に配置することができる。そこで、本発明によれば、基板上に集積回路チップをコンパクトにかつ簡便に実装することができるとともに、その集積回路チップの入出力信号を光信号として高速に伝送することができる。
【００１２】
また、本発明のチップ間光インターコネクション回路は、前記集積回路チップに取り付けられた微小タイル状素子が前記光導波路と重なるように配置されていることが好ましい。
本発明によれば、例えば、集積回路チップに発光機能を有する微小タイル状素子を取り付け、その微小タイル状素子の下側に光導波路を配置することで微小タイル状素子からの放射光を光導波路内に入射させることができる。また、本発明によれば例えば、光導波路を伝播した光を光導波路の所望位置から放射する構成として、その所望位置の上側に受光機能を有する微小タイル状素子を配置することで、光導波路を伝播した光信号を微小タイル状素子が検出することができる。そこで、本発明によれば、信号伝達速度を高速化することができ、さらにコンパクト化することができるチップ間光インターコネクション回路を提供することができる。
【００１３】
また、本発明のチップ間光インターコネクション回路は、前記基板上に、ボンディングパッドが設けられており、前記集積回路チップは、前記ボンディングパッドにフリップチップ実装されていることが好ましい。
本発明によれば、基板上の設けたボンディングパッドに集積回路チップを機械的及び電気的に接続することができる。そこで、本発明によれば、集積回路チップと基板間又は集積回路チップ間において、ボンディングパッドを介して電気信号などを送受信することができるとともに、光信号を送受信することもできる。
【００１４】
また、本発明のチップ間光インターコネクション回路は、前記集積回路チップに設けられている電子回路又は電子素子が前記微小タイル状素子と電気的に接続されていることが好ましい。
本発明によれば、集積回路チップ内の電子回路の電気信号を微小タイル状素子で光信号に変換して、極めて高速に送受信することができる。
【００１５】
また、本発明のチップ間光インターコネクション回路は、前記基板上に、複数の集積回路チップが実装されており、該集積回路チップ間の信号伝送線の少なくとも１つは、前記光導波路であることが好ましい。
本発明によれば、基板上に実装した複数の集積回路チップ同士の間において、光導波路を伝播する光信号を用いて極めて高速にデータ伝送することができる。ここで、複数の集積回路チップ同士間の信号伝送線は、光導波路と導電線が混在したものであってもよい。
【００１６】
また、本発明のチップ間光インターコネクション回路は、前記基板上に、前記微小タイル状素子がそれぞれ複数取り付けられた複数の前記集積回路チップが実装されており、該集積回路チップ間の信号伝送線の少なくとも１つは、前記発光機能を有する微小タイル状素子及び光導波路からなることが好ましい。
本発明によれば、各集積回路チップ毎に設けられた複数の微小タイル状素子と光導波路とを用いて、集積回路チップ間において複数の光信号を並列に送受信することができる。そこで、本発明によれば、さらに信号伝達速度を高速化することができ、さらにコンパクト化することができるチップ間光インターコネクション回路を提供することができる。この発明においても、複数の集積回路チップ同士間の信号伝送線は、光導波路と導電線が混在したものであってもよい。
【００１７】
また、本発明のチップ間光インターコネクション回路は、前記集積回路チップが、前記微小タイル状素子の代わりに、又は前記微小タイル状素子とともに、受光素子を備えていることが好ましい。
本発明によれば、集積回路チップ自体に形成されている受光素子が光導波路から放射された光信号を受信することができるので、簡便に製造することができ、コンパクト化することができるチップ間光インターコネクション回路を提供することができる。
【００１８】
また、本発明のチップ間光インターコネクション回路は、前記光導波路が、少なくとも、前記微小タイル状素子又は前記受光素子の近傍において、光反射機構を備えることが好ましい。
本発明によれば、集積回路チップの微小タイル状素子から放射された光を、光導波路の光反射機構で反射させ、その光導波路に沿った向きに進行させることができる。また、本発明によれば、光導波路を伝播する光を、光導波路の光反射機構で反射させ、集積回路チップの微小タイル状素子又は受光素子に入射させることができる。そこで、本発明によれば、集積回路チップ間などで送受信される光の結合効率を高めることができ、消費電力などを削減することができる。
【００１９】
また、本発明のチップ間光インターコネクション回路は、前記光反射機構が、前記光導波路の底面に配置されているとともに、前記集積回路チップの裏面側に取り付けられた前記微小タイル状素子又は前記受光素子に対向して配置されていることが好ましい。
本発明によれば、集積回路チップの底面に配置された微小タイル状素子から放射された光を、光導波路の底面に配置された光反射機構によりその光導波路に沿った向きに反射させることができる。また、光導波路を伝播する光を、光導波路底面の光反射機構で反射させ、集積回路チップの微小タイル状素子又は受光素子に入射させることができる。そこで、本発明によれば、光導波路を介して集積回路チップ間などで送受信される光の結合効率を高めることができ、消費電力などを削減することができる。
【００２０】
また、本発明のチップ間光インターコネクション回路は、前記光反射機構がグレーティング素子であることが好ましい。
本発明によれば、例えば、断面が鋸歯形状のグレーティング素子を光反射機構として用いることで、簡便に光結合効率の高いチップ間光インターコネクション回路を提供することができる。
【００２１】
また、本発明のチップ間光インターコネクション回路は、前記光反射機構が前記光導波路における少なくとも一部の表面に設けられた反射膜からなり、前記反射膜は、前記微小タイル状素子から放射された光を前記光導波路に入射させるための孔部と、前記光導波路から光を出射させるための孔部とのうち少なくとも一方を有することが好ましい。
本発明によれば、集積回路チップの微小タイル状素子から放射された光は、例えば光導波路の反射膜の孔部を通ってその光導波路に入射し、その光導波路の底面などで反射され、さらに光導波路内において該反射膜で反射されその光導波路を伝播する。そこで、本発明によれば、簡便な構成でありながら光結合効率の高いチップ間光インターコネクション回路を提供することができる。
【００２２】
また、本発明のチップ間光インターコネクション回路は、前記反射膜が前記光導波路の全体に設けられていることが好ましい。
本発明によれば、集積回路チップ間などでの光結合効率をさらに高めながら、外乱光の影響を抑制することができるチップ間光インターコネクション回路を提供することができる。
【００２３】
また、本発明のチップ間光インターコネクション回路は、前記光導波路が、少なくとも、前記微小タイル状素子又は前記受光素子の近傍において、光散乱機構を備えることが好ましい。
本発明によれば、集積回路チップの微小タイル状素子又は受光素子が送受信する光を、光散乱機構によって散乱させて光導波路内を伝播させることができる。そこで、本発明によれば、集積回路チップ間などで送受信される光の結合効率を高めることができ、消費電力などを削減することができる。
【００２４】
また、本発明のチップ間光インターコネクション回路は、前記光散乱機構が、屈折率の異なる粒子又は金属粒子を樹脂に分散させたものからなることが好ましい。
本発明によれば、光結合効率を高める光散乱機構を、簡便に光導波路において構成することができる。
【００２５】
また、本発明のチップ間光インターコネクション回路は、前記光散乱機構がドーム形状をしており、前記光導波路は、前記ドーム形状の光散乱機構を覆うように、透明な光導波路材が形成されたものからなることが好ましい。
本発明によれば、光散乱機構の大きさ及び形状などを制御することが容易となり、集積回路チップ間などにおいて光結合効率を容易に調整することができる。
【００２６】
また、本発明のチップ間光インターコネクション回路は、前記基板がフラットパネルディスプレイの構成要素となるものであり、前記基板上には、少なくとも、前記集積回路チップとしてタイミングコントロール集積回路及びドライバ集積回路がそれぞれ実装されており、前記光導波路は、前記タイミングコントロール集積回路と前記ドライバ集積回路とを結ぶように複数本設けられていることが好ましい。
本発明によれば、フラットパネルディスプレイにおいて、映像信号に基づいて各画素を制御する信号（データ信号、走査信号など）を生成するタイミングコントロール回路と、タイミングコントロール回路から出力された信号を受信し増幅などして各画素を駆動するドライバ集積回路（データ線ドライバ集積回路、走査線ドライバ集積回路）とを、光導波路で接続することができる。したがって本発明にとれば、フラットパネルディスプレイをなす基板上において、タイミングコントロール回路とドライバ回路間のデータ伝送を光信号によって極めて高速化することができる。
また、本発明によれば、発光機能を有する微小タイル状素子を簡易なドライバで駆動することができるので、フラットパネルディスプレイの回路構成をシンプルにすることができ、製造コストを低減することができる。
また、本発明によれば、映像信号などを光信号で伝送することができるので、画面からでる電磁波を大幅に低減することができ、電磁波障害（ＥＭＩ）の発生を大幅に低減することができる。
【００２７】
また、本発明のチップ間光インターコネクション回路は、前記タイミンングコントロール集積回路と前記ドライバ集積回路の少なくとも一方が、集積回路チップとして前記基板にフリップチップ実装されており、該集積回路チップの裏面には、複数の前記微小タイル状素子が取り付けられており、該微小タイル状素子の下側に、前記光導波路の一部が配置されていることが好ましい。
本発明によれば、例えば、基板上に光導波路を形成しておき、その基板上に、複数の微小タイル状素子が裏面に取り付けられたタイミンングコントロール集積回路及びドライバ集積回路をコンパクトにかつ簡便に実装することができる。そこで、本発明によれば、タイミングコントロール回路とドライバ回路間のデータ伝送を光信号によって極めて高速化しながら、コンパクト化及び製造コストの低減化を実現することができる。
【００２８】
本発明の電気光学装置は、前記チップ間光インターコネクション回路を備えたことを特徴とする。
本発明によれば、平面ディスプレイの走査信号及びデータ信号などを前記チップ間光インターコネクション回路によって伝送することで、高速に各画素を駆動制御することができ、平面ディスプレイ装置における画面の大型化、高品位化及びさらなるコンパクト化を実現することができる。
【００２９】
本発明の電子機器は、前記チップ間光インターコネクション回路を備えたことを特徴とする。
本発明によれば、例えば、ＣＰＵ及び記憶回路などを前記集積回路チップとして構成し、各集積回路チップ間などを光導波路で接続することで、従来よりも高速に信号処理することができ、かつコンパクトで高性能な電子機器を安価に提供することができる。
また、本発明によれば、例えば、表示装置にチップ間光インターコネクション回路を適用することで、高品位な画像を表示することができる電子機器を安価に提供することができる。
【００３０】
【発明の実施の形態】
以下、本発明の実施形態に係るチップ間光インターコネクション回路について図面を参照して説明する。
（第１実施形態）
本実施形態に係るチップ間光インターコネクション回路は、基板上に実装された複数の集積回路チップ（ＩＣチップ、ＬＳＩチップなど）相互間を光導波路３０を介して接続するものである。図１は本実施形態に係るチップ間光インターコネクション回路を示す概略斜視図である。図２は図１に示すチップ間光インターコネクション回路の要部断面図である。図３は図２の要部平面図である。
【００３１】
基板１０の上面には、複数のＬＳＩ２０１ｅ，２０１ｆと、複数の光導波路３０が設けられている。ＬＳＩ２０１ｅ，２０１ｆは、集積回路チップからなり、図２に示すように、表面（ＬＳＩ回路形成面）を下にしてフリップチップ実装されている。そして、ＬＳＩ２０１ｅ，２０１ｆの表面（ＬＳＩ回路形成面）には、図２及び図３に示すように、発光機能又は受光機能を有する微小タイル状素子２００が貼り付けられている。この微小タイル状素子２００は、例えば数百μｍ四方以下の面積と数十μｍ以下の厚さをもつものとする。
【００３２】
ＬＳＩ２０１ｅ，２０１ｆへの微小タイル状素子２００の実装は、例えばシリコンウェハからＬＳＩ２０１ｅ，２０１ｆなどをダイシングする前に、各ＬＳＩ２０１ｅ，２０１ｆに微小タイル状素子２００を接着することとしてもよい。微小タイル状素子２００の製造方法及びその実装方法については、後で詳細に説明する。
基板１０としては、ガラスエポキシ基板、セラミック、ガラス、プラスチック、半導体基板、シリコンなど任意のものを適用することができる。
【００３３】
ＬＳＩ２０１ｅ，２０１ｆの表面（ＬＳＩ回路形成面）に貼り付けられた微小タイル状素子２００は、そのＬＳＩ回路と配線２１１を介して電気的に接続されている。ＬＳＩ２０１ｅ，２０１ｆは、基板１０上の所望位置に設けられたボンディングパッド（図示せず）と、凸形状の導電部材であるバンプ２１２とを介して、基板１０上にフリップチップ実装されている。したがって、ＬＳＩ２０１ｅ，２０１ｆは、ボンディングパッド及びバンプ２１２を介して、基板１０に設けられた回路と電気的に接続されている。
【００３４】
また、図３に示すように平面的に見ると、ＬＳＩ２０１ｅ（２０１ｆ）に貼り付けられた微小タイル状素子２００と光導波路３０とが重なるように、微小タイル状素子２００の直下に光導波路３０が配置されている。光導波路３０は、基板１０の表面に形成された光導波路材からなるものである。そして、光導波路３０は、ＬＳＩ２０１ｅの微小タイル状素子２００とＬＳＩ２０１ｆの微小タイル状素子２００とを繋ぐように基板１０上に形成され、ＬＳＩ２０１ｅの微小タイル状素子２００とＬＳＩ２０１ｆの微小タイル状素子２００とを光学的に接続する。光導波路３０をなす光導波路材としては、透明樹脂あるいはゾルゲルガラスを適用することができる。
【００３５】
このような構成により、例えば、ＬＳＩ２０１ｅの出力信号は、配線２１１を介して、ＬＳＩ２０１ｅに貼り付けられた微小タイル状素子２００に送られる。その出力信号は微小タイル状素子２００で光パルス信号に変換される。微小タイル状素子２００から放射された光パルス信号は、微小タイル状素子２００の直下にある光導波路３０に入射し、その光導波路３０を伝播する。光導波路３０を伝播した光パルス信号は、光導波路３０の端部であってＬＳＩ２０１ｆに貼り付けられた微小タイル状素子（図示せず）に入射し、その微小タイル状素子で電気信号に変換され、ＬＳＩ２０１ｆの入力信号となる。
【００３６】
したがって、本実施形態によれば、ＬＳＩ２０１ｅ，２０１ｆに微小タイル状素子２００を貼り付けたことにより、ＬＳＩ２０１ｅ，２０１ｆの外形をほとんど大きくさせずに、ＬＳＩ２０１ｅ，２０１ｆの入出力信号を光信号に変換して極めて高速に伝送することができる。
【００３７】
また、本実施形態によれば、ＬＳＩ２０１ｅ，２０１ｆに貼り付けた微小タイル状素子２００と光導波路３０とが重なるように配置しているので、簡便で極めて製造し易い構成でありながら、極めてコンパクト化することができるチップ間光インターコネクション回路を提供することができる。
【００３８】
本実施形態において、１つの光導波路３０に、受光機能をもつ複数の微小タイル状素子２００を接続して、光バスを形成してもよい。また、例えば複数のＬＳＩ２０１ｅ，２０１ｆで共有されるクロック信号の配信を光導波路３０を用いて行ってもよい。
【００３９】
また、本実施形態において、受光機能をもつ微小タイル状素子２００の代わりに、例えば、ＬＳＩｅ，２０１ｆに形成した受光機能をもつ半導体素子を用いてもよい。ここで、受光機能をもつ半導体素子としては、例えばシリコン−フォトダイオード、シリコン−フォトトランジスタなどが挙げられる。
【００４０】
（第２実施形態）
次に、本発明の第２実施形態に係るチップ間光インターコネクション回路の応用例について図４から図６を参照して説明する。本実施形態は、フラットパネルディスプレイ（ＦＰＤ）のタイミングコントロール回路とドライバ回路とを光導波路３０を用いて接続するものである。図４は本発明の第２実施形態に係るチップ間光インターコネクション回路の応用例を示す回路図である。
【００４１】
フラットパネルディスプレイの構成部材となる基板１０の上面には、タイミングコントロール回路（タイミングコントローラ）２２２と、複数のデータ線ドライバ回路２２３と、複数の走査線ドライバ回路２２４と、画素マトリックス（表示面）２２５が設けられている。基板１０としては、ガラス又はプラスチックなどを適用することができる。
【００４２】
タイミングコントロール回路２２２、データ線ドライバ回路２２３及び走査線ドライバ回路２２４は、それぞれ集積回路チップで構成されており、上記第１実施形態のＬＳＩ２０１ｅ，２０１ｆに該当するものである。したがって、タイミングコントロール回路２２２、データ線ドライバ回路２２３及び走査線ドライバ回路２２４は、それぞれ基板１０上にフリップリップ実装されている。また、タイミングコントロール回路２２２の入力端子には、映像ソース２２１（パーソナルコンピュータ、ビデオ、チューナなど）の出力端子が接続されている。
【００４３】
そして、タイミングコントロール回路２２２とデータ線ドライバ回路２２３を結ぶように、またタイミングコントロール回路２２２と走査線ドライバ回路２２４を結ぶように、複数の光導波路３０が設けられている。ここで、光導波路３０は、データ線ドライバ回路２２３毎に、また走査線ドライバ回路２２４毎に、１本づつ設けられている。
【００４４】
タイミングコントロール回路２２２は、光導波路３０の本数と同じ数、すなわちデータ線ドライバ回路２２３と走査線ドライバ回路２２４の数と同じ数の発光素子を備えている。この発光素子は、タイミングコントロール回路２２２の出力手段となるものであり、上記実施形態の発光機能をもつ微小タイル状素子２００に該当する第１微小タイル状素子２１で構成されている。
【００４５】
第１微小タイル状素子２１は、例えば、ＬＥＤ、ＶＣＳＥＬ（面発光レーザ）又は電界吸収変調器内蔵のＤＦＢ（Ｄｉｓｔｒｉｂｕｔｅｄ Ｆｅｅｄｂａｃｋ）レーザを備えるものとする。発光デバイスとして、ＬＥＤはもっとも構造が単純で作製が容易であるが、光信号の変調速度が数百Ｍｂｐｓ程度と遅い。これに対してＶＣＳＥＬは、１０Ｇｂｐｓを超える非常に高速な変調が可能であるうえ、しきい値電流が小さく発光効率が高いので低消費電力で駆動できる。ＤＦＢレーザは、変調速度は１Ｇｂｐｓ程度と面発光レーザには及ばないものの、微小タイル形状の端部から基板１０の平面と平行な方向、すなわち光導波路３０に沿った方向へレーザ光を出射するため、面発光レーザより効率よく光信号を伝播することができる。
【００４６】
各データ線ドライバ回路２２３及び各走査線ドライバ回路２２４は、受光素子を備えている。この受光素子は、データ線ドライバ回路２２３又は走査線ドライバ回路２２４の入力手段となるものであり、上記実施形態の受光機能をもつ微小タイル状素子２００に該当する第２微小タイル状素子２２で構成されているものとする。この第２微小タイル状素子２２は、例えばフォトダイオード又はフォトトランジスタなどを備えるものとする。また、かかる受光素子としては、各データ線ドライバ回路２２３及び各走査線ドライバ回路２２４自体に設けたフォトダイオード又はフォトトランジスタで構成してもよい。
【００４７】
ここで、フォトダイオードとしては、ＰＩＮ型フォトダイオード、ＡＰＤ（アバランシェフォトダイオード）、ＭＳＭ型フォトダイオードを用途に応じて選ぶことができる。ＡＰＤは、光感度、応答周波数ともに高い。ＭＳＭ型フォトダイオードは、構造が単純で増幅用トランジスタとともに集積化しやすい。
【００４８】
また、受光素子からなる第３微小タイル状素子（図示せず）を第１微小タイル状素子２１に重ねるように形成することもできる。こうすれば第１微小タイル状素子２１の発光量を第３微小タイル状素子でモニタし、その値を第１微小タイル状素子２１へフィードバックさせることでＡＰＣ機能を持たせることが可能となり、安定した光データ伝送を実現できる。あるいは第１微小タイル状素子２１そのものにＡＰＣ機能を内蔵させてもよい。また、第２微小タイル状素子２２は、検出した信号を増幅する回路などを備えることが望ましい。こうすることにより、装置をさらに高性能化することができる。
【００４９】
このような構成により、まず、映像ソース２２１から出力された映像信号は、タイミングコントロール回路２２２に入力される。その映像信号は、タイミングコントロール回路２２２において処理され、各第１微小タイル状素子２１によって光パルス信号に変換される。各第１微小タイル状素子２１から放射された光パルス信号は、光導波路３０を伝播し、第２微小タイル状素子２２によって電気信号に変換され、各データ線ドライバ回路２２３及び各走査線ドライバ回路２２４の入力信号となる。この入力信号により、各データ線ドライバ回路２２３及び各走査線ドライバ回路２２４が制御される。
【００５０】
そして、各データ線ドライバ回路２２３からは、画素マトリクス２２５に配置されている複数のデータ線（図示せず）毎に、データ信号が出力される。また、各走査線ドライバ回路２２４からは、画素マトリクス２２５に配置されている複数の走査線（図示せず）毎に、走査信号が出力される。これらの走査信号及びデータ信号により画素マトリクス２２５の各画素が逐次駆動制御され、画素マトリクス２２５において映像が表示される。
【００５１】
なお、画素マトリクス２２５に配置されている走査線及びデータ線は、従来のフラットパネルディスプレイで用いられているように電気配線で構成してもよいが、上記光導波路３０で構成してもよい。この構成とした場合、データ線ドライバ回路２２３及び走査線ドライバ回路２２４の出力部に発光機能をもつ上記第１微小タイル状素子２１を設けるとともに、各走査線及びデータ線から信号を受信する各画素の信号受信手段として、受光機能をもつ上記第２微小タイル状素子２２を設けることが好ましい。
【００５２】
これらにより、本実施形態によれば、フラットパネルディスプレイをなす基板１０上において、タイミングコントロール回路２２２と各データ線ドライバ回路２２３及び各走査線ドライバ回路２２４との間で、光信号によって極めて高速なデータ伝送をすることができる。したがって、本実施形態によれば、フラットパネルディスプレイにおける画面の大型化及び高品位化を促進することができる。
【００５３】
また、本実施形態によれば、発光機能を有する第１微小タイル状素子２１を簡易なドライバで駆動することができるので、フラットパネルディスプレイの回路構成をシンプルにすることができ、製造コストを低減することができる。また、本実施形態によれば、映像信号などを光信号で伝送することができるので、画面（フラットパネルディスプレイ）からでる電磁波を大幅に低減することができ、電磁波障害（ＥＭＩ）の発生を大幅に低減することができる。また、フラットパネルディスプレイにおける金属配線パターンに重ねて光導波路３０を設けることにより、開口率を大きくすることができ、高品質な画像を表示することが可能となる。
【００５４】
次に、本実施形態において、タイミングコントロール回路２２２、データ線ドライバ回路２２３及び走査線ドライバ回路２２４などをなす集積回路チップを基板１０にフリップチップ実装した構成例について説明する。図５はタイミングコントロール回路などがフリップチップ実装された場合の構成例を示す要部断面図である。図６は図５に示す構成例の要部平面図である。
【００５５】
フリップチップＩＣ２３４は、上記タイミングコントロール回路２２２、データ線ドライバ回路２２３又は走査線ドライバ回路２２４に相当する回路であり、基板１０上においてフリップチップ実装された集積回路チップ（ＩＣチップ）である。基板１０上には、ボンディングパッド（図示せず）が設けられている。そのボンディングパッドの上にバンプ２３３が設けられている。そして、バンプ２３３の上にフリップチップＩＣ２３４が設けられている。
【００５６】
フリップチップＩＣ２３４には、図４における発光機能をもつ第１微小タイル状素子２１又は受光機能をもつ第２微小タイル状素子２２に相当する微小タイル状素子２００が複数貼り付けられている。そして、微小タイル状素子２００は、メタル配線２３１によってフリップチップＩＣ２３４内の集積回路と電気的に接続されている。
【００５７】
さらに、図５及び図６に示すように、平面的に見ると、フリップチップＩＣ２３４に貼り付けられた微小タイル状素子２００と光導波路３０とが重なるように、微小タイル状素子２００の直下に光導波路３０が配置されている。
このような構成により、フリップチップＩＣ２３４の出力信号又は入力信号を光信号として、光導波路３０などを介して極めて高速に伝送することができる。
【００５８】
また、図５及び図６に示すように、フリップチップＩＣ２３４の近傍には、メタル配線２３１が複数設けられ、各メタル配線２３１毎に微小タイル状素子２００が設けられ、微小タイル状素子２００毎に光導波路３０が設けられている。このような構成により、光バスを構成することができる。
【００５９】
（第３実施形態）
次に、本発明の第３実施形態に係るチップ間光インターコネクション回路について、図７から図１０を参照して説明する。本実施形態は、光導波路３０について改良したものである。図７は本実施形態に係るチップ間光インターコネクション回路を示す要部断面図である。
【００６０】
光導波路３０は、光反射機構をなすグレーティング素子３２ｄを備えている。グレーティング素子３２ｄは、断面が鋸歯形状となっている。そして、上記実施形態の集積回路チップ（ＩＣチップ）に相当するフリップチップＩＣ２３４には、図２と同様にして発光機能を有する微小タイル状素子２００が貼り付けられている。微小タイル状素子２００は、メタル配線２３１によってフリップチップＩＣ２３４内の集積回路と電気的に接続されている。
【００６１】
グレーティング素子３２ｄは、微小タイル状素子２００に対向するように、光導波路３０の底面に配置されている。このグレーティング素子３２ｄは、タイル状又はシール状部材で構成し、そのタイル状又はシール状部材を基板１０に貼り付けて形成してもよい。また、基板１０に直接グレーティング素子３２ｄを形成してもよい。例えば、基板１０にグレーティング素子３２ｄを形成し、その後、そのグレーティング素子３２ｄの上に光導波路材を形成することで、光導波路３０を設ける。
【００６２】
このような構成により、微小タイル状素子２００から放射された光は、光導波路３０に入射し、グレーティング素子３２ｄで反射される。グレーティング素子３２ｄは、微小タイル状素子２００から放射された光を所望の角度で反射する。この角度は、例えばグレーティング素子３２ｄの反射光の略全てが光導波路３０内を伝播するように、すなわち、かかる反射光が光導波路３０の表面において全反射するように、調節されていることが好ましい。
【００６３】
したがって、本実施形態によれば、フリップチップＩＣ２３４の微小タイル状素子２００から放射された光のほとんど全てを、光導波路３０の伝播光とすることができる。また、図７において、発光機能を有する微小タイル状素子２００の代わりに、受光機能を有する微小タイル状素子２００又は受光素子を設けてもよい。そこで、本実施形態によれば、グレーティング素子３２ｄを用いて、フリップチップＩＣ２３４同士間などで送受信される光の結合効率を高めることができる。
【００６４】
次に、本実施形態の他の例について説明する。図８は本実施形態の他の例に係るチップ間光インターコネクション回路を示す要部断面図である。光導波路３０は、光散乱機構３１ａをなす光散乱粒子を備えている。その他の構成は、図７に示すチップ間光インターコネクション回路と同じである。
【００６５】
光散乱機構３１ａは、フリップチップＩＣ２３４に貼り付けられた微小タイル状素子２００の近傍に設けられている。具体的には光散乱機構３１ａは、光導波路３０の一部を光拡散材に置き換えたものであり、微小タイル状素子２００の直下付近に配置されている。この光拡散材は、例えば樹脂に屈折率の異なる粒子を分散させることで、又は樹脂に金属粒子を分散させることで構成されている。
【００６６】
このような構成により、発光機能を有する微小タイル状素子２００から光導波路３０の長手方向に対して約垂直に放射された光は、光導波路３０の光散乱機構３１ａに入射し、その光散乱機構３１ａで散乱されて光導波路３０に沿って伝播することとなる。
【００６７】
したがって、本実施形態によれば、フリップチップＩＣ２３４の微小タイル状素子２００から放射された光の大部分を、光導波路３０の伝播光とすることができる。また、図８において、発光機能を有する微小タイル状素子２００の代わりに、受光機能を有する微小タイル状素子２００又は受光素子を設けてもよい。そこで、本実施形態によれば、光散乱機構３１ａを用いて、フリップチップＩＣ２３４同士間などで送受信される光の結合効率を高めることができる。
【００６８】
図９は本実施形態に係る光インターコネクション回路の他の例に係る概略側面図である。本光インターコネクション回路の光散乱機構３１ａ’は、樹脂に屈折率の異なる粒子を分散させたもの又は樹脂に金属粒子を分散させたものを、ドーム状に形成したものである。このドーム状の光散乱機構３１ａ’は基板１０上に設けられており、その光散乱機構３１ａ’を覆うように光導波路３０が形成されている。その他の構成は、図８に示すチップ間光インターコネクション回路と同じである。
【００６９】
この光散乱機構３１ａ’は、その大きさ及び形状などが制御しやすいので、光導波路３０と微小タイル状素子２００又は受光素子との光結合効率の容易な調整が可能となる。
【００７０】
次に、本実施形態の他の例について説明する。図１０は本実施形態の他の例に係るチップ間光インターコネクション回路を示し、（ａ）は要部側面図であり、（ｂ）は要部断面図である。光導波路３０は、光反射機構３２ｆを備えている。その他の構成は図７に示すチップ間光インターコネクション回路と同じである。
【００７１】
光反射機構３２ｆは、光導波路３０の一部の表面に設けられた反射膜で構成されている。また、光反射機構３２ｆは、光導波路３０における微小タイル状素子２００の近傍に設けられている。そして、光反射機構３２ｆの反射膜には、微小タイル状素子２００から放射された光を光導波路３０に入射させるための孔部が形成されている。
【００７２】
光反射機構３２ｆをなす反射膜は、金属微粒子を含む塗膜を光導波路３０の表面にコーディングすることで形成してもよい。この金属微粒子としては、例えば銀、アルミニウム、マグネシウム、銅、ニッケル、チタン、クロム、亜鉛などの微粒子とする。
【００７３】
このような構成により、微小タイル状素子２００から放射された光は、光反射機構３２ｆの孔部を通って光導波路３０内に入射する。この入射光は光導波路３０の底面（基板１０の表面）で反射し、次いで光反射機構３２ｆの反射膜で全反射され光導波路３０内を伝播する。
【００７４】
したがって、本実施形態によれば、フリップチップＩＣ２３４の微小タイル状素子２００から放射された光の大部分を、光導波路３０の伝播光とすることができる。また、図１０において、発光機能を有する微小タイル状素子２００の代わりに、受光機能を有する微小タイル状素子２００又は受光素子を設けてもよい。そこで、本実施形態によれば、光反射機構３２ｆを用いて、フリップチップＩＣ２３４同士間などで送受信される光の結合効率を高めることができる。
【００７５】
本実施形態において、光反射機構３２ｆは、光導波路３０の全体に設けてもよい。このようにすることで、集積回路チップ間などの光結合効率をさらに高めながら、外乱光の影響を抑制することができる。そこで、複数の微小タイル状素子２００を極めて接近させて配置し、各微小タイル状素子２００毎に光導波路３０を配置しても、各光導波路３０において光信号が混入することを防止することができる。
【００７６】
本実施形態において、図７から図１０に示す光反射機構及び光散乱機構を互いに組み合わせることにより、光結合効率をさらに高めることができ、通信の信頼性さらに高めることができる。
【００７７】
また、上記第１から第３実施形態において、基板上１０で１つの光導波路３０に複数の発光機能を有する微小タイル状素子２００を光学的に接続し、その各微小タイル状素子２００が該微小タイル状素子毎に少なくとも２種類の波長の異なる光を光導波路３０に放射する構成としてもよい。この場合、当該光導波路３０に、異なる波長選択機能を備える複数の受光素子又は受光機能を有する微小タイル状素子２００を光学的に接続することが好ましい。このような構成とすれば、１つの光導波路３０で複数種類の光信号を同時に伝送することができるので、信号伝送速度をさらに高速化することができ、さらにコンパクトな信号伝送手段を提供することができる。
【００７８】
さらにまた、上記第１から第３実施形態のチップ間光インターコネクション回路と、基板１０に設けたＬＳＩ２０１ｅ，２０１ｆ以外の回路とを光導波路３０を介して光学的に接続してもよい。すなわち、基板１０の所望位置に上記微小タイル状素子２００，２１，２２を設け、この微小タイル状素子２００，２１，２２と上記第１から第３実施形態の光導波路３０とを光学的に接続する。そして、該微小タイル状素子２００，２１，２２と基板１０に設けたＬＳＩ２０１ｅ，２０１ｆ以外の回路とを電気的に接続する。
【００７９】
このようにすることにより、ＬＳＩ２０１ｅ，２０１ｆ同士間において光信号により高速伝送することができるのみならず、ＬＳＩ２０１ｅ，２０１ｆと基板１０に設けた回路間においても光信号により高速伝送することができる。
【００８０】
ここで基板１０における光導波路３０と微小タイル状素子２００，２１，２２との光学的接続は、特願２００２−２８９０７７号に記載されている光インターコネクション回路を適用することができる。この光インターコネクション回路は、ＬＳＩ２０１ｅ，２０１ｆに形成してもよい。また、ＬＳＩ２０１ｅ，２０１ｆに形成した該光インターコネクション回路と、上記第１から第３実施形態の光導波路３０とを光学的に接続してもよい。
【００８１】
（製造方法）
次に、上記実施形態に係る光インターコネクション回路における光導波路３０の製造方法について、図１１から図１４を参照して説明する。図１１は光導波路３０の製造方法を示す模式側面図である。
【００８２】
先ず、基板１０の上面に上記第１微小タイル状素子及び第２微小タイル状素子を接着しておく。その後、光導波路３０の製造工程に入る。そして、図１１（ａ）に示すように、基板１０の上面と第１微小タイル状素子及び第２微小タイル状素子（図示せず）の上面の全体に、液状の光硬化樹脂３０ｃをコーティングする。このコーティングは、スピンコート法、ロールコート法、スプレイコート法などで行う。
【００８３】
次いで液状の光硬化樹脂３０ｃに対して、所望パターンのマスクを介して紫外線（ＵＶ）を照射する。これにより、液状の光硬化樹脂３０ｃにおける所望領域だけが硬化しパターニングされる。そして、硬化していない樹脂を洗浄などにより除去することで、図１１（ｂ）に示すように、硬化された光導波路材からなる光導波路３０ｄが形成される。
【００８４】
図１２は光導波路３０の製造方法についての他の例を示す模式側面図である。先ず、基板１０の上面に上記第１微小タイル状素子及び第２微小タイル状素子を接着しておく。その後、光導波路３０の製造工程に入る。そして、図１２（ａ）に示すように、基板１０の上面と第１微小タイル状素子及び第２微小タイル状素子（図示せず）の上面全体に樹脂３０ｅをコーティングして硬化させる。このコーティングは、スピンコート法、ロールコート法、スプレイコート法などで行う。次いで、樹脂３０ｅにおける所望領域にレジストマスク４１を形成する。このレジストマスク４１の形成領域は光導波路３０を形成する領域と同じである。
【００８５】
次いで、図１２（ｂ）に示すように、レジストマスク４１の上から基板１０全体についてドライエッチング又はウエットエッチングを施し、レジストマスク４１の下以外にある樹脂ｅを除去する。このようにフォトリソパターニングして、レジストマスク４１を除去することで、光導波路材からなる光導波路３０ｆが形成される。
【００８６】
図１３は光導波路３０の製造方法についての他の例を示す模式側面図である。先ず、基板１０の上面に上記第１微小タイル状素子及び第２微小タイル状素子を接着しておく。その後、光導波路３０の製造工程に入る。そして、基板１０の上面と第１微小タイル状素子及び第２微小タイル状素子（図示せず）の上面全体に、撥液処理を施して撥液表面５１を設ける。
【００８７】
次いで、図１３（ａ）に示すように、撥液表面５１における所望パターン領域に紫外線を照射することなどして、撥液表面５１のなかに所望パターンの親液表面５２を設ける。次いで、図１３（ｂ）に示すように、親液表面５２のなかに、インクジェットノズルまたはディスペンサなどから液状の光導波路材３０ｇを滴下する。光導波路材３０ｇとしては、透明樹脂又はゾルゲルガラスを用いる。そして、基板１０上に滴下された光導波路材３０ｇを硬化させることで、光導波路材からなる光導波路３０ｈが形成される。
ゾルゲルガラスで光導波路３０ｇを形成する場合は、金属アルコキシドに酸を加えて加水分解した溶液などをインクジェットノズルまたはディスペンサなどから親液表面５２に滴下する。次いで、滴下した溶液に熱などのエネルギーを加えてガラス化し光導波路３０ｈとする。
【００８８】
図１４は光導波路３０の製造方法についての他の例を示す模式側面図である。先ず、基板１０の上面に上記第１微小タイル状素子及び第２微小タイル状素子を接着しておく。その後、光導波路３０の製造工程に入る。そして、図１４（ａ）に示すように、基板１０の上面並びに第１微小タイル状素子及び第２微小タイル状素子の上面であって、光導波路３０を設けようとする領域を被うように、液状の樹脂３０ｉを塗布する。
【００８９】
次いで、光導波路３０のパターン形状５２をもつ型であるスタンパ５１を、基板１０の上方から基板１０の表面に押し付ける。次いで、図１４（ｂ）に示すように、基板１０の表面からスタンパ５１を持ち上げる。これらにより、スタンパ５１を用いたパターン転写法により、基板１０上に所望パターン形状の光導波路材からなる光導波路３０ｊが形成される。
【００９０】
光導波路３０の製造方法は、上記図１１から図１４に示す方法以外に、次に述べる方法を用いてもよい。例えば、スクリーン印刷又はオフセット印刷などの印刷法を用いて、光導波路３０をなす光導波路材を設けてもよい。また、スリット状の隙間から液状の樹脂を吐出するスリットコート法を用いて、光導波路３０をなす光導波路材を設けてもよい。スリットコート法としては、毛細管現象を用いて樹脂などの所望部材を基板１０に塗布する手法を採用してもよい。
【００９１】
（微小タイル状素子の製造方法）
次に、上記第１微小タイル状素子２１及び第２微小タイル状素子２２をなす微小タイル状素子の製造方法について図１５から図２４を参照して説明する。本製造方法では、微小タイル状素子としての化合物半導体デバイス（化合物半導体素子）を基板となるシリコン・ＬＳＩチップ上に接合する場合について説明するが、半導体デバイスの種類及びＬＳＩチップの種類に関係なく本発明を適用することができる。なお、本実施形態における「半導体基板」とは、半導体物資から成る物体をいうが、板形状の基板に限らず、どのような形状であっても半導体物資であれば「半導体基板」に含まれる。
【００９２】
＜第１工程＞
図１５は微小タイル状素子の製造方法の第１工程を示す概略断面図である。図１５において、基板１１０は、半導体基板であり、例えばガリウム・ヒ素化合物半導体基板とする。基板１１０における最下位層には、犠牲層１１１を設けておく。犠牲層１１１は、アルミニウム・ヒ素（ＡｌＡｓ）からなり、厚さが例えば数百ｎｍの層である。
例えば、犠牲層１１１の上層には機能層１１２を設ける。機能層１１２の厚さは、例えば１μｍから１０（２０）μｍ程度とする。そして、機能層１１２において半導体デバイス（半導体素子）１１３を作成する。半導体デバイス１１３としては、例えば発光ダイオード（ＬＥＤ）、面発光レーザ（ＶＣＳＥＬ）、フォトダイオード（ＰＤ）、ＤＦＢレーザなどが挙げられる。これらの半導体デバイス１１３は、何れも基板１１０上に多層のエピタキシャル層を積層して素子が形成されたものである。また、各半導体デバイス１１３には、電極も形成し、動作テストも行う。
【００９３】
＜第２工程＞
図１６は微小タイル状素子の製造方法の第２工程を示す概略断面図である。本工程においては、各半導体デバイス１１３を分割するように分離溝１２１を形成する。分離溝１２１は、少なくとも犠牲層１１１に到達する深さをもつ溝とする。例えば、分離溝の幅及び深さともに、１０μｍから数百μｍとする。また、分離溝１２１は、後述するところの選択エッチング液が当該分離溝１２１を流れるように、行き止まりなく繋がっている溝とする。さらに、分離溝１２１は、碁盤のごとく格子状に形成することが好ましい。
また、分離溝１２１相互の間隔を数十μｍから数百μｍとすることで、分離溝１２１によって分割・形成される各半導体デバイス１１３のサイズを、数十μｍから数百μｍ四方の面積をもつものとする。分離溝１２１の形成方法としては、フォトリソグラフィとウェットエッチングによる方法、またはドライエッチングによる方法を用いる。また、クラックが基板に生じない範囲でＵ字形溝のダイシングで分離溝１２１を形成してもよい。
【００９４】
＜第３工程＞
図１７は微小タイル状素子の製造方法の第３工程を示す概略断面図である。本工程においては、中間転写フィルム１３１を基板１１０の表面（半導体デバイス１１３側）に貼り付ける。中間転写フィルム１３１は、表面に粘着剤が塗られたフレキシブルな帯形状のフィルムである。
【００９５】
＜第４工程＞
図１８は微小タイル状素子の製造方法の第４工程を示す概略断面図である。本工程においては、分離溝１２１に選択エッチング液１４１を注入する。本工程では、犠牲層１１１のみを選択的にエッチングするために、選択エッチング液１４１として、アルミニウム・ヒ素に対して選択性が高い低濃度の塩酸を用いる。
【００９６】
＜第５工程＞
図１９は微小タイル状素子の製造方法の第５工程を示す概略断面図である。本工程においては、第４工程での分離溝１２１への選択エッチング液１４１の注入後、所定時間の経過により、犠牲層１１１のすべてを選択的にエッチングして基板１１０から取り除く。
【００９７】
＜第６工程＞
図２０は微小タイル状素子の製造方法の第６工程を示す概略断面図である。第５工程で犠牲層１１１が全てエッチングされると、基板１１０から機能層１１２が切り離される。そして、本工程において、中間転写フィルム１３１を基板１１０から引き離すことにより、中間転写フィルム１３１に貼り付けられている機能層１１２を基板１１０から引き離す。
これらにより、半導体デバイス１１３が形成された機能層１１２は、分離溝１２１の形成及び犠牲層１１１のエッチングによって分割されて、所定の形状（例えば、微小タイル形状）の半導体素子（上記実施形態の「微小タイル状素子」）とされ、中間転写フィルム１３１に貼り付け保持されることとなる。ここで、機能層の厚さが例えば１μｍから８μｍ、大きさ（縦横）が例えば数十μｍから数百μｍであるのが好ましい。
【００９８】
＜第７工程＞
図２１は微小タイル状素子の製造方法の第７工程を示す概略断面図である。本工程においては、（微小タイル状素子１６１が貼り付けられた）中間転写フィルム１３１を移動させることで、最終基板１７１の所望の位置に微小タイル状素子１６１をアライメントする。ここで、最終基板１７１は、例えば、シリコン半導体（図１における基板１０）からなり、ＬＳＩ領域１７２が形成されている。また、最終基板１７１の所望の位置には、微小タイル状素子１６１を接着するための接着剤１７３を塗布しておく。
【００９９】
＜第８工程＞
図２２は微小タイル状素子の製造方法の第８工程を示す概略断面図である。本工程においては、最終基板１７１の所望の位置にアライメントされた微小タイル状素子１６１を、中間転写フィルム１３１越しに裏押しピン１８１で押しつけて最終基板１７１に接合する。ここで、所望の位置には接着剤１７３が塗布されているので、その最終基板１７１の所望の位置に微小タイル状素子１６１が接着される。
【０１００】
＜第９工程＞
図２３は微小タイル状素子の製造方法の第９工程を示す概略断面図である。本工程においては、中間転写フィルム１３１の粘着力を消失させて、微小タイル状素子１６１から中間転写フィルム１３１を剥がす。
中間転写フィルム１３１の粘着剤は、紫外線（ＵＶ）又は熱により粘着力が消失するものにしておく。ＵＶ硬化性の粘着剤とした場合は、裏押しピン１８１を透明な材質にしておき、裏押しピン１８１の先端から紫外線（ＵＶ）を照射することで中間転写フィルム１３１の粘着力を消失させる。熱硬化性の接着剤とした場合は、裏押しピン１８１を加熱すればよい。あるいは第６工程の後で、中間転写フィルム１３１を全面紫外線照射するなどして粘着力を全面消失させておいてもよい。粘着力が消失したとはいえ実際には僅かに粘着性が残っており、微小タイル状素子１６１は非常に薄く軽いので中間転写フィルム１３１に保持される。
【０１０１】
＜第１０工程＞
本工程は、図示していない。本工程においては、加熱処理などを施して、微小タイル状素子１６１を最終基板１７１に本接合する。
【０１０２】
＜第１１工程＞
図２４は微小タイル状素子の製造方法の第１１工程を示す概略断面図である。本工程においては、微小タイル状素子１６１の電極と最終基板１７１上の回路を配線１９１により電気的に繋ぎ、一つのＬＳＩチップなど（光インターコネクション回路用の集積回路チップ）を完成させる。最終基板１７１としては、シリコン半導体のみならず、石英基板又はプラスチックフィルムを適用してもよい。
【０１０３】
（応用例）
以下、本発明に係るチップ間光インターコネクション回路の応用例について説明する。
例えば上記実施形態のチップ間光インターコネクション回路をオプトエレクトロニクス集積回路の信号伝送手段として用いる。オプトエレクトロニクス集積回路としては、コンピュータが挙げられる。そして、ＣＰＵをなすＬＳＩチップを基板１０上にフリップチップ実装し、記憶装置などをなすＬＳＩチップも基板１０上にフリップチップ実装する。そして、ＣＰＵをなすＬＳＩチップ内での信号処理は電気信号を用いて行うが、ＣＰＵと記憶装置などの間でデータを伝送するバスに上記実施形態のチップ間光インターコネクション回路を適用する。
【０１０４】
これらにより、本応用例によれば、簡易な構成でありながら、コンピュータの処理速度のボトルネックとなっているバスにおける信号伝達速度を従来よりも大幅に高めることが可能となる。また、本応用例によれば、コンピュータシステムなどを大幅に小型化することが可能となる。
【０１０５】
（電子機器）
上記実施形態のチップ間光インターコネクション回路又はフラットパネルディスプレイを備えた電子機器の例について説明する。
図２５は、携帯電話の一例を示した斜視図である。図２５において、符号１０００は上記のチップ間光インターコネクション回路を用いた携帯電話本体を示し、符号１００１は上記のフラットパネルディスプレイ（電気光学装置）を用いた表示部を示している。
【０１０６】
図２６は、腕時計型電子機器の一例を示した斜視図である。図２６において、符号１１００は上記のチップ間光インターコネクション回路を用いた時計本体を示し、符号１１０１は上記のフラットパネルディスプレイ（電気光学装置）を用いた表示部を示している。
【０１０７】
図２７は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図２７において、符号１２００は情報処理装置、符号１２０２はキーボードなどの入力部、符号１２０４は上記のチップ間光インターコネクション回路を用いた情報処理装置本体、符号１２０６は上記のフラットパネルディスプレイ（電気光学装置）を用いた表示部を示している。
【０１０８】
図２５から図２７に示す電子機器は、上記実施形態のチップ間光インターコネクション回路又はフラットパネルディスプレイを備えているので、表示品位に優れ、特に、高速応答で明るい大きな画面の表示部を備えた電子機器を実現することができる。また、上記実施形態のチップ間光インターコネクション回路を用いることによって、従来のものよりも電子機器を高性能化及び小型化することができる。さらにまた、上記実施形態のチップ間光インターコネクション回路を用いることによって、製造コストを従来のものよりも低減することができる。
【０１０９】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や構成などはほんの一例に過ぎず適宜変更が可能である。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る回路の斜視図である。
【図２】同上の回路の要部断面図である。
【図３】同上の回路の要部平面図である。
【図４】本発明の第２実施形態に係る回路の回路図である。
【図５】同上の回路の要部断面図である。
【図６】同上の回路の要部平面図である。
【図７】本発明の第３実施形態に係る回路の要部断面図である。
【図８】同上実施形態の他の例に係る要部断面図である。
【図９】同上実施形態の他の例に係る要部断面図である。
【図１０】同上実施形態の他の例に係る側面図と要部断面図である。
【図１１】本発明の実施形態に係る製造方法を示す模式側面図である。
【図１２】本発明の実施形態の他の製造方法を示す模式側面図である。
【図１３】本発明の実施形態の他の製造方法を示す模式側面図である。
【図１４】本発明の実施形態の他の製造方法を示す模式側面図である。
【図１５】微小タイル状素子の製法の第１工程を示す概略断面図である。
【図１６】同上の製法の第２工程を示す概略断面図である。
【図１７】同上の製法の第３工程を示す概略断面図である。
【図１８】同上の製造方法の第４工程を示す概略断面図である。
【図１９】同上の製造方法の第５工程を示す概略断面図である。
【図２０】同上の製造方法の第６工程を示す概略断面図である。
【図２１】同上の製造方法の第７工程を示す概略断面図である。
【図２２】同上の製造方法の第８工程を示す概略断面図である。
【図２３】同上の製造方法の第９工程を示す概略断面図である。
【図２４】同上の製造方法の第１１工程を示す概略断面図である。
【図２５】本実施形態の回路を備えた電子機器の一例を示す図である。
【図２６】本実施形態の回路を備えた電子機器の一例を示す図である。
【図２７】本実施形態の回路を備えた電子機器の一例を示す図である。
【符号の説明】
１０…基板、２１…第１微小タイル状素子、２２…第２微小タイル状素子、３０…光導波路、３１ａ，３１ａ’…光散乱機構、３２ｄ…グレーティング素子、３２ｆ…光反射機構、２００…微小タイル状素子、２０１ｅ，２０１ｆ…ＬＳＩ、２１１…配線、２１２，２３３…バンプ、２２１…映像ソース、２２２…タイミングコントロール回路（タイミングコントローラ）、２２３…データ線ドライバ回路、２２４…走査線ドライバ回路、２２５…画素マトリクス、２３１…メタル配線、２３４…フリップチップＩＣ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an optical interconnection circuit between chips, an electro-optical device, and an electronic apparatus.
[0002]
[Prior art]
In recent years, an electroluminescence panel (ELP), a plasma display panel (PDP), a liquid crystal display (LCD), and the like have been used as flat display devices. For these flat display devices, a technique of using light for signal transmission has been studied in order to eliminate a delay of a signal due to an increase in size and a display capacity (for example, see Patent Document 1).
[0003]
[Patent Document 1]
JP-A-5-100246
[0004]
In computers, the operating speed (operating clock) inside the CPU has been improving year by year due to the miniaturization of the internal structure of the integrated circuit. However, the signal transmission speed of a bus connecting a CPU and a peripheral device such as a storage device has almost reached its limit, and is a bottleneck in the processing speed of a computer. If the signal transmission on this bus can be performed by optical signals, the processing speed limit of the computer can be significantly increased.
[0005]
In order to transmit data using an optical signal, optical transmission means for transmitting an optical signal emitted from a light source to a predetermined location and inputting the signal to a light receiving element or the like is required. Conventionally, as such an optical transmission means, there is a technique using an optical fiber or a technique using an optical waveguide formed on a substrate.
[0006]
[Problems to be solved by the invention]
However, when an optical fiber is used as an optical transmission means, connection with optical components such as a light emitting element and a light receiving element becomes complicated, and it takes a lot of cost and time to manufacture the optical transmission means, and it is difficult to miniaturize the optical transmission means. Problem.
[0007]
On the other hand, it is conceivable to simplify the connection between the optical transmission medium and the light emitting element and the light receiving element by using the optical waveguide formed on the substrate. However, at present, an input / output structure suitable for this optical waveguide has not yet been found, and an optical transmission means that has been miniaturized and manufactured easily enough to be applicable to a flat display device or a computer has been realized. Absent.
[0008]
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and it is possible to increase the signal transmission speed and easily miniaturize the optical interconnection circuit between chips, which can be easily manufactured. The purpose is to provide devices and electronic equipment.
[0009]
[Means for Solving the Problems]
In order to achieve the above object, an optical interconnection circuit between chips according to the present invention is characterized in that a micro tile element having a light emitting function or a light receiving function is attached to an integrated circuit chip.
According to the present invention, an input / output signal of the integrated circuit chip can be converted into an optical signal by attaching the micro tile element to an arbitrary position of the integrated circuit chip. Therefore, according to the present invention, a very high-speed signal transmission can be performed between integrated circuit chips or between an integrated circuit chip and a substrate.
In addition, by making the micro-tile-shaped element a very small shape (for example, having an area of several hundred μm square or less and a thickness of several tens μm or less), it has a very compact configuration, A system capable of high-speed signal processing can be provided.
[0010]
Further, in the optical interconnection circuit between chips of the present invention, the integrated circuit chip is mounted on a substrate, and an optical waveguide material is provided on the substrate, It is preferable that an optical waveguide optically connected to the element is provided.
According to the present invention, an input / output signal of an integrated circuit chip can be converted into an optical signal, and the optical signal can be transmitted through an optical waveguide provided on a substrate. Therefore, according to the present invention, an inter-chip optical interconnection circuit that can have a high signal transmission speed, can be easily miniaturized, and can be easily manufactured while having a very simple configuration. Can be provided.
[0011]
Further, in the optical interconnection circuit between chips of the present invention, it is preferable that the integrated circuit chip is flip-chip mounted on the substrate.
ADVANTAGE OF THE INVENTION According to this invention, the micro tile-shaped element provided with the light emission / light reception function can be arrange | positioned at the desired position on a board directly by flip chip mounting. Therefore, according to the present invention, an integrated circuit chip can be compactly and simply mounted on a substrate, and input / output signals of the integrated circuit chip can be transmitted at high speed as optical signals.
[0012]
Further, in the optical interconnection circuit between chips of the present invention, it is preferable that the minute tile-shaped element attached to the integrated circuit chip is arranged so as to overlap the optical waveguide.
According to the present invention, for example, a micro-tile-shaped element having a light-emitting function is attached to an integrated circuit chip, and an optical waveguide is arranged below the micro-tile-shaped element, so that light emitted from the micro-tile-shaped element is transmitted to the optical waveguide. Inside. Further, according to the present invention, for example, as a configuration in which light propagated through the optical waveguide is radiated from a desired position of the optical waveguide, a micro-tile-shaped element having a light receiving function is arranged above the desired position, whereby the optical waveguide is formed. The propagated optical signal can be detected by the minute tile-shaped element. Therefore, according to the present invention, it is possible to provide a chip-to-chip optical interconnection circuit that can increase the signal transmission speed and can further reduce the size.
[0013]
In the optical interconnection circuit between chips of the present invention, it is preferable that a bonding pad is provided on the substrate, and the integrated circuit chip is flip-chip mounted on the bonding pad.
According to the present invention, an integrated circuit chip can be mechanically and electrically connected to a bonding pad provided on a substrate. Therefore, according to the present invention, between the integrated circuit chip and the substrate or between the integrated circuit chips, electric signals and the like can be transmitted and received via bonding pads, and optical signals can be transmitted and received.
[0014]
Further, in the optical interconnection circuit between chips of the present invention, it is preferable that an electronic circuit or an electronic element provided in the integrated circuit chip is electrically connected to the micro tile element.
ADVANTAGE OF THE INVENTION According to this invention, the electric signal of the electronic circuit in an integrated circuit chip can be converted into an optical signal by a micro tile element, and transmission / reception can be performed at very high speed.
[0015]
In the optical interconnection circuit between chips of the present invention, a plurality of integrated circuit chips are mounted on the substrate, and at least one of the signal transmission lines between the integrated circuit chips is the optical waveguide. Is preferred.
According to the present invention, extremely high-speed data transmission can be performed between a plurality of integrated circuit chips mounted on a substrate using an optical signal propagating through an optical waveguide. Here, the signal transmission line between the plurality of integrated circuit chips may be a mixture of an optical waveguide and a conductive line.
[0016]
Further, the optical interconnection circuit between chips according to the present invention includes a plurality of the integrated circuit chips on each of which the plurality of the micro tile elements are mounted, on the substrate, and a signal transmission line between the integrated circuit chips. It is preferable that at least one of the above comprises a micro tile element having the light emitting function and an optical waveguide.
According to the present invention, a plurality of optical signals can be transmitted and received in parallel between integrated circuit chips by using a plurality of minute tile-shaped elements and an optical waveguide provided for each integrated circuit chip. Therefore, according to the present invention, it is possible to provide a chip-to-chip optical interconnection circuit that can further increase the signal transmission speed and can further reduce the size. Also in the present invention, the signal transmission line between the plurality of integrated circuit chips may be a mixture of the optical waveguide and the conductive line.
[0017]
Further, in the optical interconnection circuit between chips of the present invention, it is preferable that the integrated circuit chip includes a light receiving element instead of or together with the minute tile-shaped element.
According to the present invention, the light receiving element formed on the integrated circuit chip itself can receive the optical signal radiated from the optical waveguide, so that the chip can be manufactured easily and can be made compact. An optical interconnection circuit can be provided.
[0018]
Further, in the optical interconnection circuit between chips according to the present invention, it is preferable that the optical waveguide includes a light reflection mechanism at least in the vicinity of the minute tile-shaped element or the light receiving element.
According to the present invention, light radiated from the minute tile-shaped element of the integrated circuit chip can be reflected by the light reflecting mechanism of the optical waveguide, and can travel in the direction along the optical waveguide. Further, according to the present invention, light propagating in the optical waveguide can be reflected by the light reflecting mechanism of the optical waveguide and can be made incident on the minute tile element or the light receiving element of the integrated circuit chip. Therefore, according to the present invention, it is possible to increase the coupling efficiency of light transmitted and received between integrated circuit chips and the like, and to reduce power consumption and the like.
[0019]
Further, in the optical interconnection circuit between chips according to the present invention, the light reflecting mechanism is disposed on a bottom surface of the optical waveguide, and the micro tile-shaped element or the light receiving device mounted on a back surface side of the integrated circuit chip is provided. It is preferable to be arranged so as to face the element.
According to the present invention, it is possible to reflect light emitted from a micro tile-shaped element arranged on the bottom surface of an integrated circuit chip in a direction along the optical waveguide by a light reflection mechanism arranged on the bottom surface of the optical waveguide. it can. Further, light propagating through the optical waveguide can be reflected by the light reflecting mechanism on the bottom surface of the optical waveguide, and can be incident on the minute tile element or the light receiving element of the integrated circuit chip. Thus, according to the present invention, it is possible to increase the coupling efficiency of light transmitted and received between integrated circuit chips via an optical waveguide, and to reduce power consumption and the like.
[0020]
In the optical interconnection circuit between chips according to the present invention, it is preferable that the light reflection mechanism is a grating element.
According to the present invention, a chip-to-chip optical interconnection circuit having high optical coupling efficiency can be easily provided by using, for example, a grating element having a sawtooth cross section as a light reflection mechanism.
[0021]
Further, in the optical interconnection circuit between chips of the present invention, the light reflection mechanism is formed of a reflection film provided on at least a part of the surface of the optical waveguide, and the reflection film is radiated from the small tile-shaped element. It is preferable to have at least one of a hole for allowing light to enter the optical waveguide and a hole for emitting light from the optical waveguide.
According to the present invention, light emitted from the micro-tile-shaped element of the integrated circuit chip is incident on the optical waveguide, for example, through the hole of the reflective film of the optical waveguide, and is reflected on the bottom surface of the optical waveguide, and the like. Further, the light is reflected by the reflection film in the optical waveguide and propagates through the optical waveguide. Therefore, according to the present invention, it is possible to provide a chip-to-chip optical interconnection circuit having a simple configuration and high optical coupling efficiency.
[0022]
In the optical interconnection circuit between chips according to the present invention, it is preferable that the reflection film is provided on the entire optical waveguide.
According to the present invention, it is possible to provide a chip-to-chip optical interconnection circuit capable of suppressing the influence of disturbance light while further increasing the optical coupling efficiency between integrated circuit chips.
[0023]
Further, in the optical interconnection circuit between chips of the present invention, it is preferable that the optical waveguide includes a light scattering mechanism at least in the vicinity of the minute tile-shaped element or the light receiving element.
ADVANTAGE OF THE INVENTION According to this invention, the light transmitted / received by the micro tile-shaped element or light receiving element of an integrated circuit chip can be scattered by a light scattering mechanism and propagated in an optical waveguide. Therefore, according to the present invention, it is possible to increase the coupling efficiency of light transmitted and received between integrated circuit chips and the like, and to reduce power consumption and the like.
[0024]
Further, in the optical interconnection circuit between chips of the present invention, it is preferable that the light scattering mechanism is formed by dispersing particles or metal particles having different refractive indexes in a resin.
ADVANTAGE OF THE INVENTION According to this invention, the light-scattering mechanism which raises an optical coupling efficiency can be comprised easily in an optical waveguide.
[0025]
In the optical interconnection circuit between chips according to the present invention, the light scattering mechanism has a dome shape, and the optical waveguide is formed of a transparent optical waveguide material so as to cover the dome-shaped light scattering mechanism. It is preferable that it is composed of
ADVANTAGE OF THE INVENTION According to this invention, it becomes easy to control the magnitude | size and shape of a light-scattering mechanism, and can adjust the optical coupling efficiency between integrated circuit chips etc. easily.
[0026]
Further, in the optical interconnection circuit between chips of the present invention, the substrate is a component of a flat panel display, and at least a timing control integrated circuit and a driver integrated circuit as the integrated circuit chip are provided on the substrate. It is preferable that a plurality of the optical waveguides are provided so as to connect the timing control integrated circuit and the driver integrated circuit.
According to the present invention, in a flat panel display, a timing control circuit for generating a signal (data signal, scanning signal, etc.) for controlling each pixel based on a video signal, and receiving and amplifying a signal output from the timing control circuit For example, a driver integrated circuit (a data line driver integrated circuit or a scanning line driver integrated circuit) for driving each pixel can be connected by an optical waveguide. Therefore, according to the present invention, data transmission between the timing control circuit and the driver circuit can be extremely speeded up by the optical signal on the substrate forming the flat panel display.
Further, according to the present invention, since the minute tile-shaped element having the light emitting function can be driven by a simple driver, the circuit configuration of the flat panel display can be simplified, and the manufacturing cost can be reduced. .
Further, according to the present invention, since a video signal or the like can be transmitted as an optical signal, electromagnetic waves from a screen can be significantly reduced, and occurrence of electromagnetic interference (EMI) can be significantly reduced. .
[0027]
Further, in the optical interconnection circuit between chips of the present invention, at least one of the timing control integrated circuit and the driver integrated circuit is flip-chip mounted on the substrate as an integrated circuit chip, and on the back surface of the integrated circuit chip It is preferable that a plurality of the minute tile elements are attached, and a part of the optical waveguide is arranged below the minute tile elements.
According to the present invention, for example, an optical waveguide is formed on a substrate, and on the substrate, a timing control integrated circuit and a driver integrated circuit each having a plurality of micro tile-shaped elements mounted on the back surface are compactly and simply. Can be implemented. Therefore, according to the present invention, it is possible to realize compactness and reduction in manufacturing cost while extremely speeding up data transmission between the timing control circuit and the driver circuit by using an optical signal.
[0028]
An electro-optical device according to the present invention includes the optical interconnection circuit between chips.
According to the present invention, by transmitting a scanning signal and a data signal of a flat display by the inter-chip optical interconnection circuit, it is possible to drive and control each pixel at a high speed, and to enlarge a screen in the flat display device. High quality and further compactness can be realized.
[0029]
An electronic apparatus according to another aspect of the invention includes the optical interconnection circuit between chips.
According to the present invention, for example, by configuring a CPU, a storage circuit, and the like as the integrated circuit chip and connecting each integrated circuit chip with an optical waveguide, signal processing can be performed at a higher speed than in the past, and A compact and high-performance electronic device can be provided at low cost.
Further, according to the present invention, for example, by applying an optical interconnection circuit between chips to a display device, an electronic device capable of displaying high-quality images can be provided at low cost.
[0030]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an optical interconnection circuit between chips according to an embodiment of the present invention will be described with reference to the drawings.
(1st Embodiment)
The optical interconnection circuit between chips according to the present embodiment connects a plurality of integrated circuit chips (IC chips, LSI chips, etc.) mounted on a substrate via an optical waveguide 30. FIG. 1 is a schematic perspective view showing an optical interconnection circuit between chips according to the present embodiment. FIG. 2 is a sectional view of a main part of the optical interconnection circuit between chips shown in FIG. FIG. 3 is a plan view of a main part of FIG.
[0031]
On the upper surface of the substrate 10, a plurality of LSIs 201e and 201f and a plurality of optical waveguides 30 are provided. The LSIs 201e and 201f are composed of integrated circuit chips, and are flip-chip mounted with their surfaces (LSI circuit formation surfaces) down as shown in FIG. Then, as shown in FIGS. 2 and 3, a micro tile element 200 having a light emitting function or a light receiving function is attached to the surfaces (LSI circuit formation surfaces) of the LSIs 201e and 201f. This micro tile element 200 has, for example, an area of several hundred μm square or less and a thickness of several tens μm or less.
[0032]
The mounting of the micro tile element 200 on the LSI 201e, 201f may be performed by, for example, bonding the micro tile element 200 to each of the LSI 201e, 201f before dicing the LSI 201e, 201f or the like from a silicon wafer. A method for manufacturing the micro tile element 200 and a method for mounting the micro tile element 200 will be described later in detail.
As the substrate 10, an arbitrary substrate such as a glass epoxy substrate, ceramic, glass, plastic, semiconductor substrate, or silicon can be used.
[0033]
The minute tile-shaped element 200 attached to the surface (LSI circuit formation surface) of the LSI 201e, 201f is electrically connected to the LSI circuit via the wiring 211. The LSIs 201e and 201f are flip-chip mounted on the substrate 10 via bonding pads (not shown) provided at desired positions on the substrate 10 and bumps 212 which are convex conductive members. Therefore, the LSIs 201e and 201f are electrically connected to the circuit provided on the substrate 10 via the bonding pads and the bumps 212.
[0034]
When viewed in a plan view as shown in FIG. 3, the optical waveguide 30 is provided immediately below the micro tile element 200 so that the micro tile element 200 attached to the LSI 201e (201f) and the optical waveguide 30 overlap. Are located. The optical waveguide 30 is made of an optical waveguide material formed on the surface of the substrate 10. The optical waveguide 30 is formed on the substrate 10 so as to connect the small tile element 200 of the LSI 201e and the small tile element 200 of the LSI 201f, and the optical waveguide 30 is formed on the small tile element 200 of the LSI 201e and the small tile element 200 of the LSI 201f. Are connected optically. As an optical waveguide material forming the optical waveguide 30, a transparent resin or sol-gel glass can be used.
[0035]
With such a configuration, for example, an output signal of the LSI 201e is sent to the minute tile-shaped element 200 attached to the LSI 201e via the wiring 211. The output signal is converted into an optical pulse signal by the micro tile element 200. The light pulse signal emitted from the micro tile element 200 enters the optical waveguide 30 immediately below the micro tile element 200 and propagates through the optical waveguide 30. The optical pulse signal that has propagated through the optical waveguide 30 is incident on a minute tile-shaped element (not shown) attached to the LSI 201f at the end of the optical waveguide 30 and is converted into an electric signal by the minute tile-shaped element. , LSI201f.
[0036]
Therefore, according to the present embodiment, by attaching the micro tile element 200 to the LSIs 201e and 201f, the input / output signals of the LSIs 201e and 201f can be converted into optical signals without increasing the outer shapes of the LSIs 201e and 201f. Very high speed transmission.
[0037]
Further, according to the present embodiment, since the micro tile element 200 attached to the LSIs 201e and 201f and the optical waveguide 30 are arranged so as to overlap with each other, the configuration is simple and extremely easy to manufacture, but extremely compact. It is possible to provide a chip-to-chip optical interconnection circuit that can perform the above operation.
[0038]
In the present embodiment, an optical bus may be formed by connecting a plurality of micro tile-shaped elements 200 having a light receiving function to one optical waveguide 30. Further, for example, the distribution of the clock signal shared by the plurality of LSIs 201e and 201f may be performed using the optical waveguide 30.
[0039]
Further, in the present embodiment, for example, a semiconductor element having a light receiving function formed on the LSIe 201f may be used instead of the micro tile element 200 having a light receiving function. Here, examples of the semiconductor element having a light receiving function include a silicon-photodiode, a silicon-phototransistor, and the like.
[0040]
(2nd Embodiment)
Next, an application example of the optical interconnection circuit between chips according to the second embodiment of the present invention will be described with reference to FIGS. In this embodiment, a timing control circuit of a flat panel display (FPD) and a driver circuit are connected by using an optical waveguide 30. FIG. 4 is a circuit diagram showing an application example of the optical interconnection circuit between chips according to the second embodiment of the present invention.
[0041]
A timing control circuit (timing controller) 222, a plurality of data line driver circuits 223, a plurality of scanning line driver circuits 224, and a pixel matrix (display surface) 225 are provided on the upper surface of the substrate 10, which is a component of the flat panel display. Is provided. As the substrate 10, glass, plastic, or the like can be used.
[0042]
The timing control circuit 222, the data line driver circuit 223, and the scanning line driver circuit 224 are each configured by an integrated circuit chip, and correspond to the LSIs 201e and 201f of the first embodiment. Therefore, the timing control circuit 222, the data line driver circuit 223, and the scanning line driver circuit 224 are flip-lip mounted on the substrate 10, respectively. The input terminal of the timing control circuit 222 is connected to the output terminal of a video source 221 (a personal computer, a video, a tuner, or the like).
[0043]
A plurality of optical waveguides 30 are provided so as to connect the timing control circuit 222 and the data line driver circuit 223 and to connect the timing control circuit 222 and the scanning line driver circuit 224. Here, one optical waveguide 30 is provided for each data line driver circuit 223 and for each scanning line driver circuit 224.
[0044]
The timing control circuit 222 includes the same number of light emitting elements as the number of the optical waveguides 30, that is, the same number as the number of the data line driver circuits 223 and the number of the scanning line driver circuits 224. This light emitting element serves as an output means of the timing control circuit 222, and is constituted by the first micro tile element 21 corresponding to the micro tile element 200 having the light emitting function of the above embodiment.
[0045]
The first micro tile element 21 includes, for example, an LED, a VCSEL (surface emitting laser), or a DFB (Distributed Feedback) laser with a built-in electro-absorption modulator. As a light emitting device, an LED has the simplest structure and is easy to manufacture, but the modulation speed of an optical signal is as slow as several hundred Mbps. On the other hand, a VCSEL can perform very high-speed modulation exceeding 10 Gbps, and can be driven with low power consumption because the threshold current is small and the luminous efficiency is high. Although the DFB laser has a modulation speed of about 1 Gbps, which is inferior to a surface emitting laser, it emits laser light in a direction parallel to the plane of the substrate 10, that is, in a direction along the optical waveguide 30 from the edge of the minute tile shape. The optical signal can be transmitted more efficiently than the surface emitting laser.
[0046]
Each data line driver circuit 223 and each scanning line driver circuit 224 include a light receiving element. This light receiving element serves as an input means of the data line driver circuit 223 or the scanning line driver circuit 224, and is constituted by the second micro tile element 22 corresponding to the micro tile element 200 having the light receiving function of the above embodiment. It is assumed that The second micro tile-shaped element 22 includes, for example, a photodiode or a photo transistor. Further, such a light receiving element may be configured by a photodiode or a phototransistor provided in each data line driver circuit 223 and each scanning line driver circuit 224 itself.
[0047]
Here, as the photodiode, a PIN photodiode, an APD (avalanche photodiode), or an MSM photodiode can be selected according to the application. APD has high light sensitivity and high response frequency. The MSM photodiode has a simple structure and is easily integrated with an amplifying transistor.
[0048]
Further, a third micro tile-shaped element (not shown) composed of a light receiving element can be formed so as to overlap the first micro tile-shaped element 21. In this way, the amount of light emission of the first micro tile element 21 is monitored by the third micro tile element, and the value is fed back to the first micro tile element 21 so that the APC function can be provided. Optical data transmission can be realized. Alternatively, the APC function may be built in the first micro tile element 21 itself. Further, it is desirable that the second minute tile-shaped element 22 includes a circuit for amplifying the detected signal. By doing so, the performance of the device can be further improved.
[0049]
With such a configuration, first, the video signal output from the video source 221 is input to the timing control circuit 222. The video signal is processed in the timing control circuit 222, and is converted into an optical pulse signal by each of the first minute tile-shaped elements 21. An optical pulse signal emitted from each first micro tile element 21 propagates through the optical waveguide 30 and is converted into an electric signal by the second micro tile element 22, and each data line driver circuit 223 and each scanning line driver circuit 224 input signals. Each data line driver circuit 223 and each scanning line driver circuit 224 are controlled by this input signal.
[0050]
Each data line driver circuit 223 outputs a data signal for each of a plurality of data lines (not shown) arranged in the pixel matrix 225. A scanning signal is output from each scanning line driver circuit 224 for each of a plurality of scanning lines (not shown) arranged in the pixel matrix 225. Each pixel of the pixel matrix 225 is sequentially driven and controlled by the scanning signal and the data signal, and an image is displayed on the pixel matrix 225.
[0051]
The scanning lines and the data lines arranged in the pixel matrix 225 may be formed by electric wiring as used in a conventional flat panel display, or may be formed by the optical waveguide 30. In the case of this configuration, the first micro tile element 21 having a light emitting function is provided at the output part of the data line driver circuit 223 and the scanning line driver circuit 224, and each pixel which receives a signal from each scanning line and data line is provided. It is preferable to provide the second minute tile-shaped element 22 having a light receiving function as the signal receiving means.
[0052]
Thus, according to the present embodiment, on the substrate 10 forming a flat panel display, between the timing control circuit 222 and each of the data line driver circuits 223 and each of the scanning line driver circuits 224, extremely high-speed data is transmitted by an optical signal. Can be transmitted. Therefore, according to the present embodiment, it is possible to promote an increase in screen size and quality of the flat panel display.
[0053]
Further, according to the present embodiment, the first micro tile element 21 having the light emitting function can be driven by a simple driver, so that the circuit configuration of the flat panel display can be simplified and the manufacturing cost can be reduced. can do. Further, according to the present embodiment, since an image signal or the like can be transmitted as an optical signal, the electromagnetic wave from a screen (flat panel display) can be significantly reduced, and the occurrence of electromagnetic interference (EMI) can be greatly reduced. Can be reduced. Further, by providing the optical waveguide 30 so as to overlap the metal wiring pattern in the flat panel display, the aperture ratio can be increased, and a high-quality image can be displayed.
[0054]
Next, in the present embodiment, an example of a configuration in which an integrated circuit chip forming the timing control circuit 222, the data line driver circuit 223, the scanning line driver circuit 224, and the like is flip-chip mounted on the substrate 10 will be described. FIG. 5 is a cross-sectional view of a main part showing a configuration example when a timing control circuit and the like are flip-chip mounted. FIG. 6 is a plan view of a main part of the configuration example shown in FIG.
[0055]
The flip-chip IC 234 is a circuit corresponding to the timing control circuit 222, the data line driver circuit 223, or the scanning line driver circuit 224, and is an integrated circuit chip (IC chip) that is flip-chip mounted on the substrate 10. Bonding pads (not shown) are provided on the substrate 10. A bump 233 is provided on the bonding pad. The flip chip IC 234 is provided on the bump 233.
[0056]
A plurality of micro tile elements 200 corresponding to the first micro tile element 21 having the light emitting function or the second micro tile element 22 having the light receiving function in FIG. 4 are attached to the flip chip IC 234. The micro tile element 200 is electrically connected to an integrated circuit in the flip chip IC 234 by a metal wiring 231.
[0057]
Further, as shown in FIGS. 5 and 6, when viewed in a plan view, the optical waveguide 30 is placed immediately below the micro tile element 200 so that the micro tile element 200 attached to the flip chip IC 234 and the optical waveguide 30 overlap. Wave path 30 is arranged.
With such a configuration, the output signal or the input signal of the flip-chip IC 234 can be transmitted as an optical signal at an extremely high speed via the optical waveguide 30 or the like.
[0058]
As shown in FIGS. 5 and 6, a plurality of metal wirings 231 are provided near the flip-chip IC 234, a micro tile element 200 is provided for each metal wiring 231, and a micro tile element 200 is provided for each micro tile element 200. An optical waveguide 30 is provided. With such a configuration, an optical bus can be configured.
[0059]
(Third embodiment)
Next, an optical interconnection circuit between chips according to a third embodiment of the present invention will be described with reference to FIGS. This embodiment is an improvement of the optical waveguide 30. FIG. 7 is a cross-sectional view of a main part showing an optical interconnection circuit between chips according to the present embodiment.
[0060]
The optical waveguide 30 includes a grating element 32d serving as a light reflection mechanism. The grating element 32d has a sawtooth cross section. Then, a fine tile element 200 having a light emitting function is attached to the flip chip IC 234 corresponding to the integrated circuit chip (IC chip) of the above-described embodiment in the same manner as in FIG. The micro tile element 200 is electrically connected to an integrated circuit in the flip chip IC 234 by a metal wiring 231.
[0061]
The grating element 32 d is arranged on the bottom surface of the optical waveguide 30 so as to face the micro tile element 200. The grating element 32d may be formed of a tile or seal member, and the tile or seal member may be attached to the substrate 10. Further, the grating element 32d may be formed directly on the substrate 10. For example, an optical waveguide 30 is provided by forming a grating element 32d on the substrate 10 and then forming an optical waveguide material on the grating element 32d.
[0062]
With such a configuration, light emitted from the minute tile-shaped element 200 enters the optical waveguide 30 and is reflected by the grating element 32d. The grating element 32d reflects light emitted from the minute tile-shaped element 200 at a desired angle. This angle is preferably adjusted so that, for example, substantially all of the reflected light from the grating element 32d propagates in the optical waveguide 30, that is, such reflected light is totally reflected on the surface of the optical waveguide 30. .
[0063]
Therefore, according to the present embodiment, almost all of the light emitted from the minute tile-shaped element 200 of the flip chip IC 234 can be used as the propagation light of the optical waveguide 30. Further, in FIG. 7, a minute tile element 200 having a light receiving function or a light receiving element may be provided instead of the minute tile element 200 having a light emitting function. Thus, according to the present embodiment, the coupling efficiency of light transmitted and received between the flip-chip ICs 234 and the like can be increased by using the grating element 32d.
[0064]
Next, another example of the present embodiment will be described. FIG. 8 is a sectional view of a main part showing an optical interconnection circuit between chips according to another example of the present embodiment. The optical waveguide 30 includes light scattering particles forming a light scattering mechanism 31a. Other configurations are the same as those of the optical interconnection circuit between chips shown in FIG.
[0065]
The light scattering mechanism 31a is provided in the vicinity of the small tile element 200 attached to the flip chip IC 234. Specifically, the light scattering mechanism 31a is obtained by replacing a part of the optical waveguide 30 with a light diffusing material, and is disposed immediately below the minute tile element 200. This light diffusing material is configured by, for example, dispersing particles having different refractive indices in a resin, or dispersing metal particles in a resin.
[0066]
With such a configuration, light emitted from the minute tile-shaped element 200 having a light emitting function approximately perpendicularly to the longitudinal direction of the optical waveguide 30 enters the light scattering mechanism 31a of the optical waveguide 30, and the light scattering mechanism The light is scattered at 31 a and propagates along the optical waveguide 30.
[0067]
Therefore, according to the present embodiment, most of the light radiated from the minute tile-shaped element 200 of the flip-chip IC 234 can be the propagation light of the optical waveguide 30. In FIG. 8, a minute tile element 200 having a light receiving function or a light receiving element may be provided instead of the minute tile element 200 having a light emitting function. Therefore, according to the present embodiment, the light scattering mechanism 31a can be used to increase the coupling efficiency of light transmitted and received between the flip-chip ICs 234 and the like.
[0068]
FIG. 9 is a schematic side view according to another example of the optical interconnection circuit according to the present embodiment. The light scattering mechanism 31a 'of the present optical interconnection circuit is formed by dispersing particles having different refractive indices in a resin or dispersing metal particles in a resin in a dome shape. The dome-shaped light scattering mechanism 31a 'is provided on the substrate 10, and the optical waveguide 30 is formed so as to cover the light scattering mechanism 31a'. Other configurations are the same as those of the optical interconnection circuit between chips shown in FIG.
[0069]
Since the size and shape of the light scattering mechanism 31a 'can be easily controlled, it is possible to easily adjust the optical coupling efficiency between the optical waveguide 30 and the micro tile element 200 or the light receiving element.
[0070]
Next, another example of the present embodiment will be described. 10A and 10B show a chip-to-chip optical interconnection circuit according to another example of the present embodiment, wherein FIG. 10A is a side view of a main part, and FIG. 10B is a sectional view of a main part. The optical waveguide 30 includes a light reflection mechanism 32f. Other configurations are the same as those of the optical interconnection circuit between chips shown in FIG.
[0071]
The light reflection mechanism 32f is configured by a reflection film provided on a part of the surface of the optical waveguide 30. The light reflecting mechanism 32f is provided in the optical waveguide 30 in the vicinity of the small tile element 200. The reflection film of the light reflection mechanism 32f has a hole for allowing the light emitted from the minute tile-shaped element 200 to enter the optical waveguide 30.
[0072]
The reflection film constituting the light reflection mechanism 32f may be formed by coding a coating containing metal fine particles on the surface of the optical waveguide 30. As the metal fine particles, for example, fine particles of silver, aluminum, magnesium, copper, nickel, titanium, chromium, zinc and the like are used.
[0073]
With such a configuration, light emitted from the minute tile-shaped element 200 enters the optical waveguide 30 through the hole of the light reflecting mechanism 32f. This incident light is reflected on the bottom surface of the optical waveguide 30 (the surface of the substrate 10), and is then totally reflected by the reflection film of the light reflection mechanism 32f and propagates in the optical waveguide 30.
[0074]
Therefore, according to the present embodiment, most of the light radiated from the minute tile-shaped element 200 of the flip-chip IC 234 can be the propagation light of the optical waveguide 30. Further, in FIG. 10, a minute tile element 200 having a light receiving function or a light receiving element may be provided instead of the minute tile element 200 having a light emitting function. Thus, according to the present embodiment, the coupling efficiency of light transmitted and received between the flip-chip ICs 234 and the like can be increased by using the light reflection mechanism 32f.
[0075]
In the present embodiment, the light reflection mechanism 32f may be provided on the entire optical waveguide 30. By doing so, it is possible to suppress the influence of disturbance light while further increasing the optical coupling efficiency between integrated circuit chips and the like. Therefore, even if the plurality of micro tiled elements 200 are arranged very close to each other and the optical waveguides 30 are arranged for each of the micro tiled elements 200, it is possible to prevent optical signals from being mixed in each optical waveguide 30. it can.
[0076]
In this embodiment, by combining the light reflecting mechanism and the light scattering mechanism shown in FIGS. 7 to 10 with each other, the optical coupling efficiency can be further increased, and the reliability of communication can be further increased.
[0077]
In the first to third embodiments, a plurality of micro tile elements 200 having a light emitting function are optically connected to one optical waveguide 30 on the substrate 10, and each of the micro tile elements 200 is At least two types of light having different wavelengths may be emitted to the optical waveguide 30 for each tile-shaped element. In this case, it is preferable to optically connect a plurality of light receiving elements having different wavelength selection functions or the micro tile element 200 having the light receiving function to the optical waveguide 30. With such a configuration, a plurality of types of optical signals can be simultaneously transmitted by one optical waveguide 30, so that the signal transmission speed can be further increased and a more compact signal transmission means can be provided. Can be.
[0078]
Furthermore, the inter-chip optical interconnection circuits of the first to third embodiments may be optically connected to circuits other than the LSIs 201e and 201f provided on the substrate 10 via the optical waveguide 30. That is, the micro tile elements 200, 21 and 22 are provided at desired positions on the substrate 10, and the micro tile elements 200, 21 and 22 are optically connected to the optical waveguides 30 of the first to third embodiments. I do. Then, the minute tile-shaped elements 200, 21 and 22 are electrically connected to circuits other than the LSIs 201e and 201f provided on the substrate 10.
[0079]
By doing so, not only high-speed transmission by an optical signal between the LSIs 201e and 201f can be performed, but also high-speed transmission by an optical signal between the LSIs 201e and 201f and a circuit provided on the substrate 10.
[0080]
Here, an optical interconnection circuit described in Japanese Patent Application No. 2002-289077 can be applied to the optical connection between the optical waveguide 30 and the minute tile-shaped elements 200, 21 and 22 on the substrate 10. This optical interconnection circuit may be formed in the LSIs 201e and 201f. Further, the optical interconnection circuits formed in the LSIs 201e and 201f may be optically connected to the optical waveguides 30 of the first to third embodiments.
[0081]
(Production method)
Next, a method for manufacturing the optical waveguide 30 in the optical interconnection circuit according to the above embodiment will be described with reference to FIGS. FIG. 11 is a schematic side view showing a method for manufacturing the optical waveguide 30.
[0082]
First, the first micro tile element and the second micro tile element are bonded to the upper surface of the substrate 10. After that, the manufacturing process of the optical waveguide 30 is started. Then, as shown in FIG. 11A, the liquid photo-curing resin 30c is coated on the entire upper surface of the substrate 10 and the upper surfaces of the first micro tile element and the second micro tile element (not shown). . This coating is performed by a spin coating method, a roll coating method, a spray coating method, or the like.
[0083]
Next, the liquid photo-curing resin 30c is irradiated with ultraviolet rays (UV) through a mask having a desired pattern. Thereby, only the desired region in the liquid photo-curable resin 30c is cured and patterned. Then, by removing the uncured resin by washing or the like, an optical waveguide 30d made of a cured optical waveguide material is formed as shown in FIG.
[0084]
FIG. 12 is a schematic side view showing another example of the method for manufacturing the optical waveguide 30. First, the first micro tile element and the second micro tile element are bonded to the upper surface of the substrate 10. After that, the manufacturing process of the optical waveguide 30 is started. Then, as shown in FIG. 12A, the upper surface of the substrate 10 and the entire upper surfaces of the first micro tile element and the second micro tile element (not shown) are coated with the resin 30e and cured. This coating is performed by a spin coating method, a roll coating method, a spray coating method, or the like. Next, a resist mask 41 is formed in a desired region of the resin 30e. The region where the resist mask 41 is formed is the same as the region where the optical waveguide 30 is formed.
[0085]
Next, as shown in FIG. 12B, dry etching or wet etching is performed on the entire substrate 10 from above the resist mask 41 to remove the resin e other than under the resist mask 41. By performing photolithographic patterning and removing the resist mask 41 in this manner, an optical waveguide 30f made of an optical waveguide material is formed.
[0086]
FIG. 13 is a schematic side view showing another example of the method for manufacturing the optical waveguide 30. First, the first micro tile element and the second micro tile element are bonded to the upper surface of the substrate 10. After that, the manufacturing process of the optical waveguide 30 is started. Then, a liquid-repellent surface 51 is provided by performing liquid-repellent treatment on the upper surface of the substrate 10 and the entire upper surfaces of the first microtile-shaped elements and the second microtile-shaped elements (not shown).
[0087]
Next, as shown in FIG. 13A, a desired pattern area on the liquid-repellent surface 51 is irradiated with ultraviolet rays or the like, so that a lyophilic surface 52 having a desired pattern is provided in the liquid-repellent surface 51. Next, as shown in FIG. 13B, 30 g of a liquid optical waveguide material is dropped onto the lyophilic surface 52 from an ink jet nozzle or a dispenser. As the optical waveguide material 30g, a transparent resin or sol-gel glass is used. Then, by curing the optical waveguide material 30g dropped on the substrate 10, the optical waveguide 30h made of the optical waveguide material is formed.
In the case where the optical waveguide 30g is formed of sol-gel glass, a solution obtained by adding an acid to a metal alkoxide and hydrolyzing it is dropped on the lyophilic surface 52 from an inkjet nozzle or a dispenser. Next, energy such as heat is applied to the dropped solution to vitrify it, thereby obtaining an optical waveguide 30h.
[0088]
FIG. 14 is a schematic side view showing another example of the method of manufacturing the optical waveguide 30. First, the first micro tile element and the second micro tile element are bonded to the upper surface of the substrate 10. After that, the manufacturing process of the optical waveguide 30 is started. Then, as shown in FIG. 14A, the upper surface of the substrate 10 and the upper surfaces of the first micro tile element and the second micro tile element are covered so as to cover the region where the optical waveguide 30 is to be provided. Then, a liquid resin 30i is applied.
[0089]
Next, a stamper 51 having a pattern shape 52 of the optical waveguide 30 is pressed from above the substrate 10 onto the surface of the substrate 10. Next, as shown in FIG. 14B, the stamper 51 is lifted from the surface of the substrate 10. Thus, an optical waveguide 30j made of an optical waveguide material having a desired pattern shape is formed on the substrate 10 by the pattern transfer method using the stamper 51.
[0090]
As a method of manufacturing the optical waveguide 30, the following method may be used in addition to the method shown in FIGS. For example, an optical waveguide material forming the optical waveguide 30 may be provided by using a printing method such as screen printing or offset printing. Further, an optical waveguide material forming the optical waveguide 30 may be provided by using a slit coating method of discharging a liquid resin from the slit-shaped gap. As the slit coating method, a method of applying a desired member such as a resin to the substrate 10 using a capillary phenomenon may be employed.
[0091]
(Production method of micro tile element)
Next, a method of manufacturing the minute tile-shaped element forming the first minute tile-shaped element 21 and the second minute tile-shaped element 22 will be described with reference to FIGS. In this manufacturing method, a case in which a compound semiconductor device (compound semiconductor device) as a minute tile-shaped element is bonded onto a silicon / LSI chip serving as a substrate will be described. The invention can be applied. The “semiconductor substrate” in the present embodiment refers to an object made of a semiconductor material, but is not limited to a plate-shaped substrate, and any shape of semiconductor material is included in the “semiconductor substrate”. .
[0092]
<First step>
FIG. 15 is a schematic cross-sectional view showing a first step of the method for manufacturing a micro tile element. In FIG. 15, a substrate 110 is a semiconductor substrate, for example, a gallium-arsenic compound semiconductor substrate. A sacrificial layer 111 is provided on the lowest layer of the substrate 110. The sacrificial layer 111 is made of aluminum arsenic (AlAs) and has a thickness of, for example, several hundred nm.
For example, a functional layer 112 is provided above the sacrificial layer 111. The thickness of the functional layer 112 is, for example, about 1 μm to 10 (20) μm. Then, a semiconductor device (semiconductor element) 113 is formed in the functional layer 112. Examples of the semiconductor device 113 include a light emitting diode (LED), a surface emitting laser (VCSEL), a photodiode (PD), a DFB laser, and the like. In each of these semiconductor devices 113, an element is formed by laminating a multilayer epitaxial layer on a substrate 110. Further, an electrode is formed on each semiconductor device 113, and an operation test is also performed.
[0093]
<Second step>
FIG. 16 is a schematic cross-sectional view showing a second step of the method for manufacturing a micro tile element. In this step, an isolation groove 121 is formed so as to divide each semiconductor device 113. The separation groove 121 is a groove having a depth that reaches at least the sacrifice layer 111. For example, both the width and the depth of the separation groove are set to 10 μm to several hundred μm. In addition, the separation groove 121 is a groove that is connected without a dead end so that a selective etching solution to be described later flows through the separation groove 121. Further, it is preferable that the separation grooves 121 are formed in a lattice shape like a go board.
Further, by setting the interval between the separation grooves 121 to several tens μm to several hundred μm, the size of each semiconductor device 113 divided and formed by the separation grooves 121 has an area of several tens μm to several hundred μm square. Shall be. As a method for forming the separation groove 121, a method using photolithography and wet etching, or a method using dry etching is used. Further, the separation groove 121 may be formed by dicing a U-shaped groove to the extent that cracks do not occur in the substrate.
[0094]
<Third step>
FIG. 17 is a schematic cross-sectional view showing a third step of the method for manufacturing a micro tile element. In this step, the intermediate transfer film 131 is attached to the surface of the substrate 110 (on the semiconductor device 113 side). The intermediate transfer film 131 is a flexible belt-shaped film having a surface coated with an adhesive.
[0095]
<Fourth step>
FIG. 18 is a schematic cross-sectional view showing a fourth step of the method for manufacturing a small tile element. In this step, the selective etching solution 141 is injected into the separation groove 121. In this step, in order to selectively etch only the sacrificial layer 111, low concentration hydrochloric acid having high selectivity to aluminum and arsenic is used as the selective etching solution 141.
[0096]
<Fifth step>
FIG. 19 is a schematic cross-sectional view showing a fifth step of the method for manufacturing a micro tile element. In this step, after injecting the selective etching solution 141 into the separation groove 121 in the fourth step, the entire sacrificial layer 111 is selectively etched and removed from the substrate 110 after a predetermined time has elapsed.
[0097]
<Sixth step>
FIG. 20 is a schematic cross-sectional view showing a sixth step of the method for manufacturing a micro tile element. When the sacrificial layer 111 is entirely etched in the fifth step, the functional layer 112 is separated from the substrate 110. Then, in this step, by separating the intermediate transfer film 131 from the substrate 110, the functional layer 112 attached to the intermediate transfer film 131 is separated from the substrate 110.
As a result, the functional layer 112 on which the semiconductor device 113 is formed is divided by forming the separation groove 121 and etching the sacrificial layer 111 to form a semiconductor element having a predetermined shape (for example, a minute tile shape) (“ A micro tile-shaped element ") is attached and held on the intermediate transfer film 131. Here, it is preferable that the thickness of the functional layer is, for example, 1 μm to 8 μm, and the size (length and width) is, for example, several tens μm to several hundred μm.
[0098]
<Seventh step>
FIG. 21 is a schematic cross-sectional view showing a seventh step of the method for manufacturing a small tile element. In this step, the micro tile element 161 is aligned with a desired position on the final substrate 171 by moving the intermediate transfer film 131 (to which the micro tile element 161 is attached). Here, the final substrate 171 is made of, for example, a silicon semiconductor (the substrate 10 in FIG. 1), and has an LSI region 172 formed therein. In addition, an adhesive 173 for bonding the micro tile element 161 is applied to a desired position of the final substrate 171.
[0099]
<Eighth step>
FIG. 22 is a schematic cross-sectional view showing an eighth step of the method for manufacturing a small tile element. In this step, the micro tile-shaped element 161 aligned at a desired position on the final substrate 171 is pressed onto the final substrate 171 by pressing the back pressing pin 181 over the intermediate transfer film 131. Here, since the adhesive 173 is applied to the desired position, the micro tile element 161 is bonded to the desired position on the final substrate 171.
[0100]
<Ninth step>
FIG. 23 is a schematic cross-sectional view showing a ninth step of the method for manufacturing a small tile element. In this step, the adhesive force of the intermediate transfer film 131 is eliminated, and the intermediate transfer film 131 is peeled off from the minute tile-shaped element 161.
The adhesive of the intermediate transfer film 131 is made to lose its adhesive strength by ultraviolet rays (UV) or heat. In the case of using a UV-curable adhesive, the backing pin 181 is made of a transparent material, and the adhesive force of the intermediate transfer film 131 is eliminated by irradiating ultraviolet rays (UV) from the tip of the backing pin 181. When a thermosetting adhesive is used, the back push pin 181 may be heated. Alternatively, after the sixth step, the adhesive force may be completely eliminated by irradiating the intermediate transfer film 131 with ultraviolet light over the entire surface. Although the adhesive force has disappeared, the adhesiveness actually remains slightly, and the micro tile element 161 is held on the intermediate transfer film 131 because it is very thin and light.
[0101]
<Tenth step>
This step is not shown. In this step, the minute tile element 161 is fully bonded to the final substrate 171 by performing a heat treatment or the like.
[0102]
<Eleventh process>
FIG. 24 is a schematic cross-sectional view showing an eleventh step of the method for manufacturing a microtile element. In this step, the electrodes of the minute tile-shaped element 161 and the circuit on the final substrate 171 are electrically connected by the wiring 191 to complete one LSI chip or the like (an integrated circuit chip for an optical interconnection circuit). As the final substrate 171, not only a silicon semiconductor but also a quartz substrate or a plastic film may be used.
[0103]
(Application example)
Hereinafter, application examples of the optical interconnection circuit between chips according to the present invention will be described.
For example, the optical interconnection circuit between chips of the above embodiment is used as a signal transmission unit of an optoelectronic integrated circuit. The optoelectronic integrated circuit includes a computer. Then, an LSI chip forming a CPU is flip-chip mounted on the substrate 10, and an LSI chip forming a storage device and the like are flip-chip mounted on the substrate 10. The signal processing in the LSI chip constituting the CPU is performed using electric signals, but the optical interconnection circuit between chips of the above embodiment is applied to a bus for transmitting data between the CPU and a storage device.
[0104]
As a result, according to this application example, it is possible to greatly increase the signal transmission speed on the bus, which is a bottleneck in the processing speed of the computer, as compared with the related art, with a simple configuration. Further, according to this application example, it is possible to significantly reduce the size of a computer system or the like.
[0105]
(Electronics)
An example of an electronic device including the optical interconnection circuit between chips or the flat panel display according to the embodiment will be described.
FIG. 25 is a perspective view showing an example of a mobile phone. In FIG. 25, reference numeral 1000 indicates a mobile phone body using the above-described optical interconnection circuit between chips, and reference numeral 1001 indicates a display unit using the above-described flat panel display (electro-optical device).
[0106]
FIG. 26 is a perspective view showing an example of a wristwatch-type electronic device. In FIG. 26, reference numeral 1100 denotes a watch body using the above-described optical interconnection circuit between chips, and reference numeral 1101 denotes a display unit using the above flat panel display (electro-optical device).
[0107]
FIG. 27 is a perspective view showing an example of a portable information processing device such as a word processor or a personal computer. 27, reference numeral 1200 denotes an information processing device, reference numeral 1202 denotes an input unit such as a keyboard, reference numeral 1204 denotes an information processing device main body using the above-described optical interconnection circuit between chips, and reference numeral 1206 denotes the above-described flat panel display (electro-optical). (Display device).
[0108]
Since the electronic devices shown in FIGS. 25 to 27 are provided with the optical interconnection circuit between chips or the flat panel display of the above embodiment, they are excellent in display quality, and in particular, are provided with a display unit with a large screen that is bright with high speed response. Electronic devices can be realized. Further, by using the optical interconnection circuit between chips of the above embodiment, it is possible to improve the performance and the size of the electronic device as compared with the conventional one. Furthermore, by using the optical interconnection circuit between chips of the above embodiment, the manufacturing cost can be reduced as compared with the conventional one.
[0109]
Note that the technical scope of the present invention is not limited to the above embodiment, and various changes can be made without departing from the spirit of the present invention. These are only examples and can be changed as appropriate.
[Brief description of the drawings]
FIG. 1 is a perspective view of a circuit according to a first embodiment of the present invention.
FIG. 2 is a cross-sectional view of a main part of the circuit of the above.
FIG. 3 is a plan view of a principal part of the circuit of the above.
FIG. 4 is a circuit diagram of a circuit according to a second embodiment of the present invention.
FIG. 5 is a cross-sectional view of a main part of the above circuit.
FIG. 6 is a plan view of a principal part of the circuit of the above.
FIG. 7 is a sectional view of a main part of a circuit according to a third embodiment of the present invention.
FIG. 8 is a sectional view of a main part according to another example of the embodiment.
FIG. 9 is a sectional view of a main part according to another example of the embodiment.
FIG. 10 is a side view and a main part cross-sectional view according to another example of the embodiment.
FIG. 11 is a schematic side view showing the manufacturing method according to the embodiment of the present invention.
FIG. 12 is a schematic side view showing another manufacturing method of the embodiment of the present invention.
FIG. 13 is a schematic side view showing another manufacturing method of the embodiment of the present invention.
FIG. 14 is a schematic side view showing another manufacturing method of the embodiment of the present invention.
FIG. 15 is a schematic cross-sectional view showing a first step of the method for manufacturing a micro tile element.
FIG. 16 is a schematic cross-sectional view showing a second step of the above manufacturing method.
FIG. 17 is a schematic cross-sectional view showing a third step of the above manufacturing method.
FIG. 18 is a schematic sectional view showing a fourth step of the above manufacturing method.
FIG. 19 is a schematic sectional view showing a fifth step of the manufacturing method according to the third embodiment;
FIG. 20 is a schematic sectional view showing a sixth step of the above manufacturing method.
FIG. 21 is a schematic sectional view showing a seventh step of the above manufacturing method.
FIG. 22 is a schematic sectional view showing an eighth step of the manufacturing method according to the embodiment;
FIG. 23 is a schematic sectional view showing a ninth step of the above manufacturing method.
FIG. 24 is a schematic cross-sectional view showing an eleventh step of the above manufacturing method.
FIG. 25 is a diagram illustrating an example of an electronic apparatus including the circuit of the present embodiment.
FIG. 26 is a diagram illustrating an example of an electronic apparatus including the circuit of the present embodiment.
FIG. 27 is a diagram illustrating an example of an electronic apparatus including the circuit of the present embodiment.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 ... board | substrate, 21 ... 1st micro tile-shaped element, 22 ... 2nd micro tile-shaped element, 30 ... Optical waveguide, 31a, 31a '... Light scattering mechanism, 32d ... Grating element, 32f ... Light reflection mechanism, 200 ... Micro Tile-like elements, 201e, 201f ... LSI, 211 ... wiring, 212,233 ... bump, 221 ... video source, 222 ... timing control circuit (timing controller), 223 ... data line driver circuit, 224 ... scanning line driver circuit, 225 ... Pixel matrix, 231 ... Metal wiring, 234 ... Flip chip IC

Claims (21)

集積回路チップに、発光機能又は受光機能を有する微小タイル状素子を取り付けたことを特徴とするチップ間光インターコネクション回路。A chip-to-chip optical interconnection circuit, wherein a micro tile element having a light emitting function or a light receiving function is attached to an integrated circuit chip. 前記集積回路チップは、基板上に実装されており、
前記基板上には、光導波路材を有してなるものであって、前記微小タイル状素子と光学的に接続された光導波路が設けられていることを特徴とする請求項１記載のチップ間光インターコネクション回路。The integrated circuit chip is mounted on a substrate,
2. The chip according to claim 1, wherein an optical waveguide material is provided on the substrate, and an optical waveguide optically connected to the small tile-shaped element is provided. Optical interconnection circuit. 前記集積回路チップは、前記基板上にフリップチップ実装されていることを特徴とする請求項２記載のチップ間光インターコネクション回路。3. The optical interconnection circuit between chips according to claim 2, wherein the integrated circuit chip is flip-chip mounted on the substrate. 前記集積回路チップに取り付けられた微小タイル状素子は、前記光導波路と重なるように配置されていることを特徴とする請求項２又は３記載のチップ間光インターコネクション回路。4. The optical interconnection circuit between chips according to claim 2, wherein the small tile-shaped element attached to the integrated circuit chip is arranged so as to overlap the optical waveguide. 前記基板上には、ボンディングパッドが設けられており、
前記集積回路チップは、前記ボンディングパッドにフリップチップ実装されていることを特徴とする請求項２乃至４のいずれか一項に記載のチップ間光インターコネクション回路。A bonding pad is provided on the substrate,
The optical interconnection circuit between chips according to claim 2, wherein the integrated circuit chip is flip-chip mounted on the bonding pad. 前記集積回路チップに設けられている電子回路又は電子素子は、前記微小タイル状素子と電気的に接続されていることを特徴とする請求項１乃至５のいずれか一項に記載のチップ間光インターコネクション回路。The inter-chip light according to any one of claims 1 to 5, wherein an electronic circuit or an electronic element provided on the integrated circuit chip is electrically connected to the small tile-shaped element. Interconnection circuit. 前記基板上には、複数の集積回路チップが実装されており、
該集積回路チップ間の信号伝送線の少なくとも１つは、前記光導波路であることを特徴とする請求項２乃至６のいずれか一項に記載のチップ間光インターコネクション回路。A plurality of integrated circuit chips are mounted on the substrate,
7. The inter-chip optical interconnection circuit according to claim 2, wherein at least one of the signal transmission lines between the integrated circuit chips is the optical waveguide. 前記基板上には、前記微小タイル状素子がそれぞれ複数取り付けられた複数の前記集積回路チップが実装されており、
該集積回路チップ間の信号伝送線の少なくとも１つは、前記発光機能を有する微小タイル状素子及び光導波路からなることを特徴とする請求項２乃至６のいずれか一項に記載のチップ間光インターコネクション回路。On the substrate, a plurality of the integrated circuit chips to which a plurality of the micro tile-shaped elements are respectively mounted are mounted,
7. The inter-chip light according to claim 2, wherein at least one of the signal transmission lines between the integrated circuit chips comprises the micro tile element having the light emitting function and an optical waveguide. Interconnection circuit. 前記集積回路チップは、前記微小タイル状素子の代わりに、又は前記微小タイル状素子とともに、受光素子を備えていることを特徴とする請求項２乃至８のいずれか一項に記載のチップ間光インターコネクション回路。The inter-chip light according to any one of claims 2 to 8, wherein the integrated circuit chip includes a light receiving element instead of or together with the micro tile element. Interconnection circuit. 前記光導波路は、少なくとも、前記微小タイル状素子又は前記受光素子の近傍において、光反射機構を備えることを特徴とする請求項２乃至９のいずれか一項に記載のチップ間光インターコネクション回路。The optical interconnection circuit between chips according to any one of claims 2 to 9, wherein the optical waveguide includes a light reflection mechanism at least in the vicinity of the small tile element or the light receiving element. 前記光反射機構は、前記光導波路の底面に配置されているとともに、前記集積回路チップの裏面側に取り付けられた前記微小タイル状素子又は前記受光素子に対向して配置されていることを特徴とする請求項１０記載のチップ間光インターコネクション回路。The light reflecting mechanism is arranged on the bottom surface of the optical waveguide, and is arranged so as to face the micro tile element or the light receiving element attached to the back side of the integrated circuit chip. The optical interconnection circuit between chips according to claim 10. 前記光反射機構は、グレーティング素子であることを特徴とする請求項１１記載のチップ間光インターコネクション回路。The optical interconnection circuit between chips according to claim 11, wherein the light reflection mechanism is a grating element. 前記光反射機構は、前記光導波路における少なくとも一部の表面に設けられた反射膜からなり、
前記反射膜は、前記微小タイル状素子から放射された光を前記光導波路に入射させるための孔部と、前記光導波路から光を出射させるための孔部とのうち少なくとも一方を有することを特徴とする請求項１０記載のチップ間光インターコネクション回路。The light reflection mechanism includes a reflection film provided on at least a part of the surface of the optical waveguide,
The reflective film has at least one of a hole for allowing light emitted from the micro tile-shaped element to enter the optical waveguide, and a hole for emitting light from the optical waveguide. The optical interconnection circuit between chips according to claim 10. 前記反射膜は、前記光導波路の全体に設けられていることを特徴とする請求項１３記載のチップ間光インターコネクション回路。14. The optical interconnection circuit between chips according to claim 13, wherein the reflection film is provided on the entire optical waveguide. 前記光導波路は、少なくとも、前記微小タイル状素子又は前記受光素子の近傍において、光散乱機構を備えることを特徴とする請求項２乃至１４のいずれか一項に記載のチップ間光インターコネクション回路。The optical interconnection circuit between chips according to any one of claims 2 to 14, wherein the optical waveguide includes a light scattering mechanism at least in the vicinity of the minute tile-shaped element or the light receiving element. 前記光散乱機構は、屈折率の異なる粒子又は金属粒子を樹脂に分散させたものからなることを特徴とする請求項１５記載のチップ間光インターコネクション回路。16. The optical interconnection circuit between chips according to claim 15, wherein the light scattering mechanism is formed by dispersing particles or metal particles having different refractive indexes in a resin. 前記光散乱機構は、ドーム形状をしており、
前記光導波路は、前記ドーム形状の光散乱機構を覆うように、透明な光導波路材が形成されたものからなることを特徴とする請求項１６記載のチップ間光インターコネクション回路。The light scattering mechanism has a dome shape,
17. The optical interconnection circuit between chips according to claim 16, wherein the optical waveguide is formed by forming a transparent optical waveguide material so as to cover the dome-shaped light scattering mechanism. 前記基板は、フラットパネルディスプレイの構成要素となるものであり、
前記基板上には、少なくとも、前記集積回路チップとしてタイミングコントロール集積回路及びドライバ集積回路がそれぞれ実装されており、
前記光導波路は、前記タイミングコントロール集積回路と前記ドライバ集積回路とを結ぶように複数本設けられていることを特徴とする請求項２乃至１７のいずれか一項に記載のチップ間光インターコネクション回路。The substrate is a component of a flat panel display,
On the substrate, at least a timing control integrated circuit and a driver integrated circuit are mounted as the integrated circuit chip, respectively.
18. The optical interconnection circuit between chips according to claim 2, wherein a plurality of the optical waveguides are provided so as to connect the timing control integrated circuit and the driver integrated circuit. . 前記タイミンングコントロール集積回路と前記ドライバ集積回路の少なくとも一方は、集積回路チップとして前記基板にフリップチップ実装されており、
該集積回路チップの裏面には、複数の前記微小タイル状素子が取り付けられており、
該微小タイル状素子の下側に、前記光導波路の一部が配置されていることを特徴する請求項１８記載のチップ間光インターコネクション回路。At least one of the timing control integrated circuit and the driver integrated circuit is flip-chip mounted on the substrate as an integrated circuit chip,
On the back surface of the integrated circuit chip, a plurality of the small tile-shaped elements are attached,
19. The optical interconnection circuit between chips according to claim 18, wherein a part of the optical waveguide is arranged below the micro tile-shaped element. 請求項１乃至１９のいずれか一項に記載のチップ間光インターコネクション回路を備えたことを特徴とする電気光学装置。An electro-optical device comprising the optical interconnection circuit between chips according to any one of claims 1 to 19. 請求項１乃至１９のいずれか一項に記載のチップ間光インターコネクション回路を備えたことを特徴とする電子機器。An electronic apparatus comprising the optical interconnection circuit between chips according to any one of claims 1 to 19.
JP2002336545A 2002-11-20 2002-11-20 Inter-chip optical connection circuit, optoelectronic device, and electronic device Pending JP2004170684A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002336545A JP2004170684A (en) 2002-11-20 2002-11-20 Inter-chip optical connection circuit, optoelectronic device, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002336545A JP2004170684A (en) 2002-11-20 2002-11-20 Inter-chip optical connection circuit, optoelectronic device, and electronic device

Publications (1)

Publication Number Publication Date
JP2004170684A true JP2004170684A (en) 2004-06-17

Family

ID=32700354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002336545A Pending JP2004170684A (en) 2002-11-20 2002-11-20 Inter-chip optical connection circuit, optoelectronic device, and electronic device

Country Status (1)

Country Link
JP (1) JP2004170684A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006201500A (en) * 2005-01-20 2006-08-03 Sony Corp Semiconductor integrated circuit and electronic equipment using the same
JP2007049457A (en) * 2005-08-10 2007-02-22 Sharp Corp High frequency receiver
JP2007250654A (en) * 2006-03-14 2007-09-27 Seiko Electric Co Ltd Method of manufacturing solid coloring matter laser
WO2008109982A1 (en) * 2007-03-13 2008-09-18 Enablence Inc. Integrated reflector for planar lightwave circuits
CN102081205A (en) * 2009-08-31 2011-06-01 日立电线株式会社 Combined optical and electrical interconnection module and method for producing same
JP2014510159A (en) * 2011-01-21 2014-04-24 フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン Polymerizable composition, cured product obtained therewith and use of these materials
JP2014530373A (en) * 2011-09-15 2014-11-17 日東電工株式会社 Method and structure for coupling light into a waveguide
CN109644047A (en) * 2016-09-02 2019-04-16 皇家飞利浦有限公司 For supplying energy and the optical transceiver of returned data, optical system, intervening equipment and method

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006201500A (en) * 2005-01-20 2006-08-03 Sony Corp Semiconductor integrated circuit and electronic equipment using the same
JP2007049457A (en) * 2005-08-10 2007-02-22 Sharp Corp High frequency receiver
JP2007250654A (en) * 2006-03-14 2007-09-27 Seiko Electric Co Ltd Method of manufacturing solid coloring matter laser
WO2008109982A1 (en) * 2007-03-13 2008-09-18 Enablence Inc. Integrated reflector for planar lightwave circuits
US7561764B2 (en) 2007-03-13 2009-07-14 Enablence Inc. Integrated reflector for planar lightwave circuits
CN102081205B (en) * 2009-08-31 2014-12-03 日立金属株式会社 Combined optical and electrical interconnection module and method for producing same
CN102081205A (en) * 2009-08-31 2011-06-01 日立电线株式会社 Combined optical and electrical interconnection module and method for producing same
JP2014510159A (en) * 2011-01-21 2014-04-24 フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン Polymerizable composition, cured product obtained therewith and use of these materials
US9434818B2 (en) 2011-01-21 2016-09-06 Fraundhofer-Gesellschaft zur Foerderung der angewandter Forschung e.V. Polymerizable compositions, cured products obtained therewith, and use of these materials
TWI549978B (en) * 2011-01-21 2016-09-21 應用研究促進協會法蘭霍夫公司 Polymerizable compositions, cured products obtained therewith, and use of these materials
JP2014530373A (en) * 2011-09-15 2014-11-17 日東電工株式会社 Method and structure for coupling light into a waveguide
CN109644047A (en) * 2016-09-02 2019-04-16 皇家飞利浦有限公司 For supplying energy and the optical transceiver of returned data, optical system, intervening equipment and method
CN109644047B (en) * 2016-09-02 2022-04-05 皇家飞利浦有限公司 Optical transceiver, optical system, interventional device and method for supplying energy and returning data

Similar Documents

Publication Publication Date Title
JP2004172965A (en) Inter-chip optical interconnection circuit, electro-optical device and electronic appliance
US6983092B2 (en) Optical interconnection circuit among wavelength multiplexing chips, electro-optical device, and electronic apparatus
US7251385B2 (en) Wavelength multiplexing on-chip optical interconnection circuit, electro-optical device, and electronic apparatus
WO2021164583A1 (en) Backboard and preparation method therefor, and display device
JP3728147B2 (en) Opto-electric hybrid wiring board
JP3952923B2 (en) Manufacturing method of optical interconnection circuit
US6829398B2 (en) Optical waveguide apparatus
JP3870848B2 (en) Semiconductor integrated circuit, electro-optical device, electronic apparatus, and method of manufacturing semiconductor integrated circuit
JP2004022901A (en) Optical interconnection integrated circuit, method for manufacturing optical interconnection integrated circuit, electro-optical device, and electronic apparatus
JP2005539274A5 (en)
JP2004021034A (en) Optical communication module, method of manufacturing optical communication module and electronic equipment
US7050664B2 (en) On-chip optical interconnection circuit, electro-optical device, and electronic apparatus
JP2004170684A (en) Inter-chip optical connection circuit, optoelectronic device, and electronic device
JP2004245861A (en) Structure and method for coupling optical element and optical fiber, and optical module
US11966090B2 (en) Heterogeneous packaging integration of photonic and electronic elements
JP2004170685A (en) Optical interconnection circuit between tft circuits, electrooptical device, and electronic instrument
JP2004126153A (en) Flat panel display and electronic device
JP3952935B2 (en) Optical interconnection circuit, electro-optical device and electronic apparatus
JP2004192023A (en) Optical interconnection circuit between wavelength multiple tips, electro-optic device, and electronic equipment
JP3952995B2 (en) Method for forming optical waveguide
JP2004309770A (en) Optical waveguide and its manufacturing method, optical interconnecting circuit and its manufacturing method, and electronic equipment
JP2004193144A (en) Optical interconnection circuit between wavelength multiplexing tft circuits, electrooptic device and electronic equipment
JP6958063B2 (en) Manufacturing method of optical waveguide
JP2004264506A (en) Optical interconnection circuit, electrooptical device and electronic equipment
JP2004327584A (en) Optical interconnection circuit, method for manufacturing thereof and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080123

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080219