JP2004158626A - 不揮発性半導体記憶装置及びその製造方法 - Google Patents
不揮発性半導体記憶装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004158626A JP2004158626A JP2002322476A JP2002322476A JP2004158626A JP 2004158626 A JP2004158626 A JP 2004158626A JP 2002322476 A JP2002322476 A JP 2002322476A JP 2002322476 A JP2002322476 A JP 2002322476A JP 2004158626 A JP2004158626 A JP 2004158626A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- nitride film
- cell array
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 33
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000010410 layer Substances 0.000 claims abstract description 18
- 239000011229 interlayer Substances 0.000 claims abstract description 15
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 claims description 36
- 229910052805 deuterium Inorganic materials 0.000 claims description 36
- 238000000137 annealing Methods 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 26
- 229910052739 hydrogen Inorganic materials 0.000 claims description 21
- 239000001257 hydrogen Substances 0.000 claims description 21
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- UFHFLCQGNIYNRP-VVKOMZTBSA-N Dideuterium Chemical compound [2H][2H] UFHFLCQGNIYNRP-VVKOMZTBSA-N 0.000 abstract 1
- 238000002955 isolation Methods 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- YZCKVEUIGOORGS-UHFFFAOYSA-N Hydrogen atom Chemical compound [H] YZCKVEUIGOORGS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000003795 desorption Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 150000001975 deuterium Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】不揮発性メモリセルの特性安定化を図った不揮発性半導体記憶装置とその製造方法を提供する。
【解決手段】不揮発性半導体記憶装置は、半導体基板と、前記半導体基板上にトンネル絶縁膜を介して形成された浮遊ゲートを持つ電気的書き換え可能なメモリセルが配列されたメモリセルアレイと、前記メモリセルアレイを覆うシリコン窒化膜と、前記シリコン窒化膜上に層間絶縁膜を介して形成された配線とを備え、前記半導体基板と前記シリコン窒化膜との間にある層における重水素濃度が前記シリコン窒化膜より上層のそれより高い。
【選択図】 図３
【解決手段】不揮発性半導体記憶装置は、半導体基板と、前記半導体基板上にトンネル絶縁膜を介して形成された浮遊ゲートを持つ電気的書き換え可能なメモリセルが配列されたメモリセルアレイと、前記メモリセルアレイを覆うシリコン窒化膜と、前記シリコン窒化膜上に層間絶縁膜を介して形成された配線とを備え、前記半導体基板と前記シリコン窒化膜との間にある層における重水素濃度が前記シリコン窒化膜より上層のそれより高い。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
この発明は、電気的書き換え可能な不揮発性半導体記憶装置（ＥＥＰＲＯＭ）及びその製造方法に関する。
【０００２】
【従来の技術】
半導体装置では、シリコン基板とこの上に形成されるシリコン酸化膜との界面の安定性が素子特性の安定化にとって重要である。このため一般に、素子製造工程において、シリコン基板／シリコン酸化膜の界面準位のもとになるＳｉの未結合手を終端（ターミネーション）するための水素アニールが行われる。具体的には水素アニールは、水素（Ｈ２）／窒素（Ｎ２）の混合ガスを用いて行われ、これによりＳｉ−Ｈ結合が形成されて界面準位密度が低いものとなる。ＥＥＰＲＯＭにおいても従来は、この様な水素アニールが一般的に行われていた。
【０００３】
しかし、ゲート酸化膜としてトンネル酸化膜を用いるＥＥＰＲＯＭのセルアレイでは、水素アニールを行っても特性劣化が避けられないことが明らかになっている。即ちＥＥＰＲＯＭでの電気的書き換えは、ＦＮトンネリングやホットキャリア注入によって、シリコン基板とこの上にトンネル酸化膜を介して形成された浮遊ゲートとの間での電子の注入／放出を行わせる。ところが、トンネル酸化膜中のＳｉ−Ｈ結合は、結合エネルギーが比較的小さく、書き換えを繰り返すことによってその結合が切れて、特性劣化をもたらす。
【０００４】
一方、水素アニールに代わって、重水素（Ｄ２）を用いた重水素アニールを行う半導体装置の製造方法も種々提案されている。例えば、ゲート電極とゲート酸窒化膜界面に重水素結合（Ｓｉ−Ｄ）を導入して、絶縁破壊耐性を向上させる方法（特許文献１参照）、ゲート絶縁膜とシリコン基板界面に重水素を導入して、ゲート絶縁膜の損傷を防止する方法（特許文献２参照）、トランジスタと高誘電体キャパシタを持つデバイスにおいて、ゲート絶縁膜とシリコン基板界面に重水素を導入して、ゲートしきい値の改善とキャパシタの電荷保持特性の改善を図る方法（特許文献３参照）、窒素又は金属を含有するゲート絶縁膜形成後に重水素を導入して、ホットキャリアによる電子トラップ発生を抑制する方法（特許文献４参照）、等である。
【０００５】
【特許文献１】
特開平１１−２７４４８９号公報
【特許文献２】
特開平１１−２８４１８３号公報
【特許文献３】
特開２０００−７７６２１公報
【特許文献４】
特開２００２−１１８２５２公報
【０００６】
【発明が解決しようとする課題】
最近のＮＡＮＤ型ＥＥＰＲＯＭでは、ビット線等のコンタクト開口プロセスのために、セルアレイをシリコン窒化膜（ＳｉＮ膜）で覆うことが行われる。ＳｉＮ膜はその膜中にＳｉ−Ｈ結合やＮ−Ｈ結合を多数含有しており、後の熱工程、特にＳｉＮ膜の堆積温度以上の熱工程が印加されると、ＳｉＮ膜中のＳｉ−Ｈ結合やＮ−Ｈ結合が切れて、原子状の水素（Ｈ＊）がＳｉＮ膜から放出される。そうすると、ＳｉＮ膜の下にある不揮発性メモリセルのトンネル酸化膜が、ＳｉＮ膜が脱離した原子状水素により還元されて、トンネル酸化膜中のＳｉ−Ｈ結合が増加する。このトンネル酸化膜中のＳｉ−Ｈ結合が、書き換えの繰り返しによって結合が切れることによって、特性劣化を引き起こす。
【０００７】
この発明は、不揮発性メモリセルの特性安定化を図った不揮発性半導体記憶装置とその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
この発明に係る不揮発性半導体記憶装置は、半導体基板と、前記半導体基板上にトンネル絶縁膜を介して形成された浮遊ゲートを持つ電気的書き換え可能なメモリセルが配列されたメモリセルアレイと、前記メモリセルアレイを覆うシリコン窒化膜と、前記シリコン窒化膜上に層間絶縁膜を介して形成された配線とを備え、前記半導体基板と前記シリコン窒化膜との間にある層における重水素濃度が前記シリコン窒化膜より上層のそれより高いことを特徴とする。
この発明に係る不揮発性半導体記憶装置の製造方法は、半導体基板に、トンネル絶縁膜を介して形成された浮遊ゲートを持つ電気的書き換え可能なメモリセルが配列されたメモリセルアレイを形成する工程と、前記メモリセルアレイを覆うシリコン窒化膜を堆積する工程と、前記シリコン窒化膜が堆積された基板を、酸化性雰囲気でアニールする第１のアニール工程と、前記第１のアニール工程に引き続いて、前記シリコン窒化膜が堆積された基板を、重水素を含む雰囲気でアニールする第２のアニール工程と、前記シリコン窒化膜上に層間絶縁膜を介して配線を形成する工程と、を有することを特徴とする。
【０００９】
この発明によると、セルアレイがシリコン窒化膜で覆われる構造の場合に、シリコン窒化膜より下層の重水素濃度を上層より高いものとすることで、不揮発性メモリセルの特性安定化が図られる。
特にこの発明の製造方法としては、セルアレイをシリコン窒化膜で覆った段階で、重水素アニールを行う際に、それに先だって、シリコン窒化膜中の水素を脱離させる酸化性雰囲気でのアニールを行うことが重要になる。この様にシリコン窒化膜の水素を脱離した後に重水素を導入することにより、その後の熱工程でＳｉＮ膜から水素が脱離してトンネル絶縁膜を劣化させるという事態が効果的に抑制される。
【００１０】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態を説明する。
図１は、この発明の実施の形態によるＮＡＮＤ型ＥＥＰＲＯＭのメモリセルアレイの概略レイアウトを示している。ワード線（ＷＬ）１３とビット線（ＢＬ）２７とが互いに交差して配設され、それらの各交差部にメモリセルＭＣが形成される。ビット線ＢＬ方向に並ぶ複数のメモリセルＭＣは後述するように直列接続されてＮＡＮＤセルユニットを構成する。ＮＡＮＤセルユニットの一端は、選択ゲートトランジスタＳＧ１を介してビット線ＢＬに接続される。図１では、省略されているが、ＮＡＮＤセルユニットの他端は選択ゲートトランジスタを介して、ソース線に接続される。選択ゲートトランジスタＳＧ１のゲートは、ワード線ＷＬと並行する選択ゲート線（ＳＧＤ）１３Ａとして連続的に配設される。
【００１１】
図２は、図１のワード線ＷＬに沿ったＩ−Ｉ′断面図であり、図３は同じくビット線ＢＬに沿ったＩＩ−ＩＩ′断面図である。シリコン基板１のセルアレイ領域には、ｐ型ウェル２が形成され、また各ＮＡＮＤセルユニットの各素子形成領域は、ＳＴＩによる素子分離絶縁膜４により互いに分離されている。素子形成領域にトンネル酸化膜１０を介して多結晶シリコン膜からなる浮遊ゲート１１が形成され、浮遊ゲート１１上に絶縁膜１２を介して制御ゲート１３が形成されている。制御ゲート１３は、多結晶シリコン膜１３ａとタングステンシリサイド（ＷＳｉ）膜１３ｂの積層膜により形成される。制御ゲート１３は、一方向に連続的にパターニングされて、ワード線ＷＬとなる。
【００１２】
制御ゲート１３と浮遊ゲート１１は、シリコン窒化膜（ＳｉＮ膜）１４をマスクとして同時にパターニングされ、これをマスクとしてイオン注入を行って、ソース、ドレイン拡散層１５が形成される。拡散層１５は、隣接セルで共有されて、複数のセルが直列接続されたＮＡＮＤセルを構成する。
【００１３】
こうして形成されたセルアレイの各ゲート間は、層間絶縁膜１６により平坦に埋め込まれ、更にセルアレイを覆うようにＳｉＮ膜１７が堆積される。この実施の形態においては、後述するように、セルアレイをＳｉＮ膜１７で覆った段階で、その後のメタル配線工程の前に、重水素アニールを行うことになる。
【００１４】
セルアレイ上は、層間絶縁膜２０で覆われる。この層間絶縁膜２０にコンタクトプラグ２１と第１層メタルのタングステン（Ｗ）配線２２が埋め込まれる。更に層間絶縁膜２３が積層される。この層間絶縁膜２３にコンタクトプラグ２４が埋め込まれ、この上に第２層メタルであるＡｌ膜によるビット線（ＢＬ）２５が形成される。図３では、ビット線側のコンタクト部のみ示しており、Ｗ配線２２はビット線のための中継配線となるが、ソース線側はＷ配線２２と同じ膜でソース配線が形成される。
【００１５】
ビット線２５上には、パシベーション膜として、シリコン酸化膜２６、プラズマＣＶＤによるＳｉＮ膜２７及びポリイミド膜２８が堆積されている。
【００１６】
この実施の形態の具体的な製造工程を、図４以下の図面を参照して説明する。図４以下の図面では、主として図１のＩ−Ｉ′断面を用いる。まず、図４に示すように、シリコン基板１に熱酸化法によってバッファ酸化膜１０１を形成する。その後、通常のフォトレジスト工程を用いてウェルイオン注入やチャネルイオン注入が必要な場所のみレジストを開孔し、必要なイオン種を注入し、熱工程を加えてイオン注入した不純物を活性化するとともに、イオン注入によって生じた欠陥を回復させる。これにより、セルアレイ領域には、表面の不純物濃度を最適化したｐ型ウェル２が形成される。
【００１７】
この後、バッファ酸化膜１０１をフッ酸を含む溶液で剥離する。そして、図５に示すように、メモリセルのトンネル酸化膜１０を９ｎｍ形成する。その後、ＬＰＣＶＤ法にて多結晶シリコン膜１１ａを４０ｎｍ堆積し、引き続いてシリコン窒化膜（ＳｉＮ膜）１０２とシリコン酸化膜（ＳｉＯ２膜）１０３を、それぞれＬＰＣＶＤ法にて１００ｎｍ，２００ｎｍ堆積する。
【００１８】
そして、通常のフォトレジスト工程にて、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）となる領域に開口を持つレジストパターン（図示せず）を形成し、反応性イオンエッチングにより、図６に示すように、ＳｉＯ２膜１０３，ＳｉＮ膜１０２，多結晶シリコン膜１１ａ，トンネル絶縁膜１０を順次エッチングし、更にシリコン基板１をエッチングして、素子分離溝３を形成する。
レジストを酸素雰囲気でのアッシング法にて剥離した後、図７に示すように、素子分離絶縁膜４となるＳｉＯ２膜を素子分離溝３が完全に埋まるように堆積する。続いて、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法によりＳｉＮ膜１０２が露出するまでＳｉＯ２膜を研磨して平坦化した後、ＳｉＮ膜１０２をホット燐酸にて剥離する。この状態が図８であり、ＳｉＮ膜１０２の剥離により、素子分離絶縁膜４の段差が形成された状態になる。
【００１９】
次に、多結晶シリコン膜１１ａと共に浮遊ゲートを形成するための不純物がドープされた多結晶シリコン膜１１ｂを堆積する。そして、フォトレジスト法にてスリット部を開孔して反応性イオンエッチングにてこの多結晶シリコン膜１１ｂをエッチングして、図９に示すように、ワード線方向について浮遊ゲートを分離するためのスリット１１１を形成する。その後レジストアッシング法にてレジスト剥離する。
【００２０】
続いて、図１０Ａに示すように、ゲート間絶縁膜１２となるＯＮＯ（ｏｘｉｄｅ／ｎｉｔｒｉｄｅ／ｏｘｉｄｅ）膜を形成し、制御ゲート１３となる不純物ドープ多結晶シリコン膜１３ａとＷＳｉ膜１３ｂ、更にＳｉＮ膜１４を順次ＬＰＣＶＤ法により堆積する。そして、フォトレジストをマスクとして、図１０Ｂに示すように、ゲート加工を行い、イオン注入を行ってｎ＋型拡散層１５を形成する。
【００２１】
この後、図１１Ａ及び図１１Ｂに示すように、シリコン酸化膜１６を堆積して、ゲート間を埋め込む。続いてＣＭＰ法にてＳｉＮ膜１４が露出するまで酸化膜１６を研磨して平坦化した後、フォトレジストをマスクにコンタクト形成部の酸化膜１６をエッチングする。その後、図１２Ａ及び図１２Ｂに示すように、ＳｉＮ膜１７を堆積してセルアレイ領域をＳｉＮ膜１７で覆う。
【００２２】
こうしてコンタクト開口部を含むセルアレイ領域がＳｉＮ膜１４，１７により覆われた状態で、ＳｉＮ膜１４，１７の水素脱離処理を行う。このＳｉＮ膜の水素抜き処理は例えば９００℃の酸化性雰囲気（水蒸気雰囲気或いは、水素と酸素の混合ガス雰囲気）での３０分の熱処理である。これにより、ＳｉＮ膜１７の表面が酸化されると共に、ＳｉＮ膜中の水素濃度が低下する。
【００２３】
続いて、重水素（Ｄ２）と窒素（Ｎ２）の混合ガス雰囲気でのアニール（重水素アニール）を行う。この重水素アニールは例えば、６００℃で３０分間行う。これにより、トンネル酸化膜１０中のＳｉ−Ｈ結合がＳｉ−Ｄ結合に置換されるとともに、ＳｉＮ膜１７中に重水素が拡散しＳｉ−Ｄ結合やＮ−Ｄ結合を形成される。
【００２４】
この実施の形態において、ＳｉＮ膜１７中にＳｉ−Ｄ結合やＮ−Ｄ結合が効果的に形成されるのは、重水素アニールに先立ち水素抜き処理が行われているためである。即ち、ＳｉＮ膜１４，１７中には水素抜き処理で水素（Ｈ）が抜けた未結合手が多数あり、この状態で重水素アニールすることにより、ＳｉＮ膜１４，１７中の未結合手が重水素で終端されることになる。また同時に、この重水素アニール時に、ＳｉＮ膜１４，１７の下層にある堆積膜中の水素が順次重水素で置換されるため、このＳｉＮ膜１７とＳｉ基板１の間にある層は、通常自然に存在する重水素濃度より高濃度の重水素を含有することになる。
【００２５】
このようにして、ＳｉＮ膜１７中の水素が重水素で置換されるため、この後の熱工程でＳｉＮ膜１７から水素が脱離して下層のトンネル絶縁膜１０を還元し、Ｓｉ−Ｈ結合を形成するという事態が防止される。以上により、トンネル絶縁膜１０の信頼性が向上する。また、ＳｉＮ膜１７とＳｉ基板１の間の堆積膜中に重水素が拡散しており、その上層部はＳｉＮ膜１７でカバーされているため、重水素は外方拡散できず、トンネル絶縁膜１０にも十分な重水素をプロセスの最後まで確保することが可能となる。言い換えれば、ＳｉＮ膜１７より下層部は重水素を自然界の含有量以上に含有するが、その上層の膜中には自然界の含有量以上の重水素を含有しない構造が得られたことになる。
【００２６】
なお以上の重水素アニール処理の工程では、より好ましい条件として、ＬＰ−ＣＶＤ法によるＳｉＮ膜堆積工程でウェハ裏面に堆積されたＳｉＮ膜をあらかじめエッチングして、ウェハ裏面にはＳｉＮ膜がない状態としておく。これにより、重水素雰囲気でアニールすることによる効果は増大する。６００℃のアニール雰囲気では重水素はシリコン基板１の裏面から素子が形成されたシリコン基板の表面まで拡散可能であるためである。
【００２７】
以下の工程は通常と同様であり、図２及び図３に示すように、層間絶縁膜２０としてＢＰＳＧ膜を堆積してメルトし、コンタクトホールのパターンをフォトレジストで開孔して、コンタクトホール部のＢＰＳＧ膜をエッチングし、ＳｉＮ膜１７が露出したところでエッチングをストップする。即ち、ＳｉＮ膜１７はコンタクトホール形成時のストッパーとして利用する。続いて、コンタクトホール部のＳｉＮ膜１７をエッチング除去して、コンタクト部に不純物ドープ多結晶シリコンによるコンタクトプラグ２１を埋め込む。更にコンタクトプラグ２１に接続されるＷ配線２２を形成する。更に、層間絶縁膜２３を介してＡｌ膜によりビット線２５等の配線を形成し、その上にはパッシベーション膜を形成する。パッド部のパッシベーション膜を除去して、デバイスが完成する。
【００２８】
上記実施の形態では、ゲート間を酸化膜１６で埋め込んだが、ゲート間を酸化膜／窒化膜／ＢＰＳＧ膜で埋め込むこともできる。その場合には、上記実施の形態の図１１Ａ，１１Ｂに示す厚い酸化膜１６の形成を行うことなく、図１３に示すように、薄い酸化膜２０で全体を覆う。そして、図１４に示すようにコンタクト部のみ酸化膜２０をエッチング除去した後、更にＳｉＮ膜１７を堆積して全体を覆う。以下、先の実施の形態と同様に層間絶縁膜（ＢＰＳＧ）を堆積する。これにより、ゲート間は、酸化膜／窒化膜／ＢＰＳＧ膜で埋め込まれる。
【００２９】
【発明の効果】
以上述べたようにこの発明によれば、重水素アニール処理により不揮発性メモリセルの特性安定化を図ることができる。
【図面の簡単な説明】
【図１】この発明の実施の形態によるＥＥＰＲＯＭセルアレイのレイアウトを示す図である。
【図２】図１のＩ−Ｉ′断面図である。
【図３】図１のＩＩ−ＩＩ′断面図である。
【図４】同実施の形態のウェル形成工程を示す断面図である。
【図５】同実施の形態のトンネル酸化膜形成工程と引き続く素子分離のためのマスク層形成工程を示す断面図である。
【図６】同実施の形態の素子分離溝形成工程を示す断面図である。
【図７】同実施の形態の素子分離絶縁膜埋め込み工程を示す断面図である。
【図８】同素子分離絶縁膜埋め込み完了の状態を示す断面図である。
【図９】同実施の形態の浮遊ゲート用多結晶シリコン膜形成工程を示す断面図である。
【図１０Ａ】同実施の形態の制御ゲート形成工程を示す断面図である。
【図１０Ｂ】同制御ゲート形成工程を示す異なる断面図である。
【図１１Ａ】同実施の形態のゲート間埋め込み工程を示す断面図である。
【図１１Ｂ】同ゲート間埋め込み工程の異なる断面図である。
【図１２Ａ】同実施の形態のセルアレイをシリコン窒化膜で覆った後の重水素アニール処理工程を示す断面図である。
【図１２Ｂ】同重水素アニール処理工程を示す異なる断面図である。
【図１３】他の実施の形態による、図１０Ａ，Ｂの工程後の酸化膜堆積工程を示す図である。
【図１４】同実施の形態による図１３の工程後の窒化膜堆積工程を示す図である。
【符号の説明】
１…シリコン基板、２…ｐ型ウェル、３…素子分離溝、４…素子分離絶縁膜、１０…トンネル酸化膜、１１…浮遊ゲート、１２…ゲート間絶縁膜、１３…制御ゲート（ワード線）、１４…シリコン窒化膜、１５…拡散層、１６…絶縁膜、１７…シリコン窒化膜、２０…層間絶縁膜、２１…コンタクトプラグ、２２…Ｗ配線、２３…層間絶縁膜、２４…コンタクトプラグ、２５…ビット線、２６…シリコン酸化膜、２７…シリコン窒化膜、２８…ポリイミド膜。
【発明の属する技術分野】
この発明は、電気的書き換え可能な不揮発性半導体記憶装置（ＥＥＰＲＯＭ）及びその製造方法に関する。
【０００２】
【従来の技術】
半導体装置では、シリコン基板とこの上に形成されるシリコン酸化膜との界面の安定性が素子特性の安定化にとって重要である。このため一般に、素子製造工程において、シリコン基板／シリコン酸化膜の界面準位のもとになるＳｉの未結合手を終端（ターミネーション）するための水素アニールが行われる。具体的には水素アニールは、水素（Ｈ２）／窒素（Ｎ２）の混合ガスを用いて行われ、これによりＳｉ−Ｈ結合が形成されて界面準位密度が低いものとなる。ＥＥＰＲＯＭにおいても従来は、この様な水素アニールが一般的に行われていた。
【０００３】
しかし、ゲート酸化膜としてトンネル酸化膜を用いるＥＥＰＲＯＭのセルアレイでは、水素アニールを行っても特性劣化が避けられないことが明らかになっている。即ちＥＥＰＲＯＭでの電気的書き換えは、ＦＮトンネリングやホットキャリア注入によって、シリコン基板とこの上にトンネル酸化膜を介して形成された浮遊ゲートとの間での電子の注入／放出を行わせる。ところが、トンネル酸化膜中のＳｉ−Ｈ結合は、結合エネルギーが比較的小さく、書き換えを繰り返すことによってその結合が切れて、特性劣化をもたらす。
【０００４】
一方、水素アニールに代わって、重水素（Ｄ２）を用いた重水素アニールを行う半導体装置の製造方法も種々提案されている。例えば、ゲート電極とゲート酸窒化膜界面に重水素結合（Ｓｉ−Ｄ）を導入して、絶縁破壊耐性を向上させる方法（特許文献１参照）、ゲート絶縁膜とシリコン基板界面に重水素を導入して、ゲート絶縁膜の損傷を防止する方法（特許文献２参照）、トランジスタと高誘電体キャパシタを持つデバイスにおいて、ゲート絶縁膜とシリコン基板界面に重水素を導入して、ゲートしきい値の改善とキャパシタの電荷保持特性の改善を図る方法（特許文献３参照）、窒素又は金属を含有するゲート絶縁膜形成後に重水素を導入して、ホットキャリアによる電子トラップ発生を抑制する方法（特許文献４参照）、等である。
【０００５】
【特許文献１】
特開平１１−２７４４８９号公報
【特許文献２】
特開平１１−２８４１８３号公報
【特許文献３】
特開２０００−７７６２１公報
【特許文献４】
特開２００２−１１８２５２公報
【０００６】
【発明が解決しようとする課題】
最近のＮＡＮＤ型ＥＥＰＲＯＭでは、ビット線等のコンタクト開口プロセスのために、セルアレイをシリコン窒化膜（ＳｉＮ膜）で覆うことが行われる。ＳｉＮ膜はその膜中にＳｉ−Ｈ結合やＮ−Ｈ結合を多数含有しており、後の熱工程、特にＳｉＮ膜の堆積温度以上の熱工程が印加されると、ＳｉＮ膜中のＳｉ−Ｈ結合やＮ−Ｈ結合が切れて、原子状の水素（Ｈ＊）がＳｉＮ膜から放出される。そうすると、ＳｉＮ膜の下にある不揮発性メモリセルのトンネル酸化膜が、ＳｉＮ膜が脱離した原子状水素により還元されて、トンネル酸化膜中のＳｉ−Ｈ結合が増加する。このトンネル酸化膜中のＳｉ−Ｈ結合が、書き換えの繰り返しによって結合が切れることによって、特性劣化を引き起こす。
【０００７】
この発明は、不揮発性メモリセルの特性安定化を図った不揮発性半導体記憶装置とその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
この発明に係る不揮発性半導体記憶装置は、半導体基板と、前記半導体基板上にトンネル絶縁膜を介して形成された浮遊ゲートを持つ電気的書き換え可能なメモリセルが配列されたメモリセルアレイと、前記メモリセルアレイを覆うシリコン窒化膜と、前記シリコン窒化膜上に層間絶縁膜を介して形成された配線とを備え、前記半導体基板と前記シリコン窒化膜との間にある層における重水素濃度が前記シリコン窒化膜より上層のそれより高いことを特徴とする。
この発明に係る不揮発性半導体記憶装置の製造方法は、半導体基板に、トンネル絶縁膜を介して形成された浮遊ゲートを持つ電気的書き換え可能なメモリセルが配列されたメモリセルアレイを形成する工程と、前記メモリセルアレイを覆うシリコン窒化膜を堆積する工程と、前記シリコン窒化膜が堆積された基板を、酸化性雰囲気でアニールする第１のアニール工程と、前記第１のアニール工程に引き続いて、前記シリコン窒化膜が堆積された基板を、重水素を含む雰囲気でアニールする第２のアニール工程と、前記シリコン窒化膜上に層間絶縁膜を介して配線を形成する工程と、を有することを特徴とする。
【０００９】
この発明によると、セルアレイがシリコン窒化膜で覆われる構造の場合に、シリコン窒化膜より下層の重水素濃度を上層より高いものとすることで、不揮発性メモリセルの特性安定化が図られる。
特にこの発明の製造方法としては、セルアレイをシリコン窒化膜で覆った段階で、重水素アニールを行う際に、それに先だって、シリコン窒化膜中の水素を脱離させる酸化性雰囲気でのアニールを行うことが重要になる。この様にシリコン窒化膜の水素を脱離した後に重水素を導入することにより、その後の熱工程でＳｉＮ膜から水素が脱離してトンネル絶縁膜を劣化させるという事態が効果的に抑制される。
【００１０】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態を説明する。
図１は、この発明の実施の形態によるＮＡＮＤ型ＥＥＰＲＯＭのメモリセルアレイの概略レイアウトを示している。ワード線（ＷＬ）１３とビット線（ＢＬ）２７とが互いに交差して配設され、それらの各交差部にメモリセルＭＣが形成される。ビット線ＢＬ方向に並ぶ複数のメモリセルＭＣは後述するように直列接続されてＮＡＮＤセルユニットを構成する。ＮＡＮＤセルユニットの一端は、選択ゲートトランジスタＳＧ１を介してビット線ＢＬに接続される。図１では、省略されているが、ＮＡＮＤセルユニットの他端は選択ゲートトランジスタを介して、ソース線に接続される。選択ゲートトランジスタＳＧ１のゲートは、ワード線ＷＬと並行する選択ゲート線（ＳＧＤ）１３Ａとして連続的に配設される。
【００１１】
図２は、図１のワード線ＷＬに沿ったＩ−Ｉ′断面図であり、図３は同じくビット線ＢＬに沿ったＩＩ−ＩＩ′断面図である。シリコン基板１のセルアレイ領域には、ｐ型ウェル２が形成され、また各ＮＡＮＤセルユニットの各素子形成領域は、ＳＴＩによる素子分離絶縁膜４により互いに分離されている。素子形成領域にトンネル酸化膜１０を介して多結晶シリコン膜からなる浮遊ゲート１１が形成され、浮遊ゲート１１上に絶縁膜１２を介して制御ゲート１３が形成されている。制御ゲート１３は、多結晶シリコン膜１３ａとタングステンシリサイド（ＷＳｉ）膜１３ｂの積層膜により形成される。制御ゲート１３は、一方向に連続的にパターニングされて、ワード線ＷＬとなる。
【００１２】
制御ゲート１３と浮遊ゲート１１は、シリコン窒化膜（ＳｉＮ膜）１４をマスクとして同時にパターニングされ、これをマスクとしてイオン注入を行って、ソース、ドレイン拡散層１５が形成される。拡散層１５は、隣接セルで共有されて、複数のセルが直列接続されたＮＡＮＤセルを構成する。
【００１３】
こうして形成されたセルアレイの各ゲート間は、層間絶縁膜１６により平坦に埋め込まれ、更にセルアレイを覆うようにＳｉＮ膜１７が堆積される。この実施の形態においては、後述するように、セルアレイをＳｉＮ膜１７で覆った段階で、その後のメタル配線工程の前に、重水素アニールを行うことになる。
【００１４】
セルアレイ上は、層間絶縁膜２０で覆われる。この層間絶縁膜２０にコンタクトプラグ２１と第１層メタルのタングステン（Ｗ）配線２２が埋め込まれる。更に層間絶縁膜２３が積層される。この層間絶縁膜２３にコンタクトプラグ２４が埋め込まれ、この上に第２層メタルであるＡｌ膜によるビット線（ＢＬ）２５が形成される。図３では、ビット線側のコンタクト部のみ示しており、Ｗ配線２２はビット線のための中継配線となるが、ソース線側はＷ配線２２と同じ膜でソース配線が形成される。
【００１５】
ビット線２５上には、パシベーション膜として、シリコン酸化膜２６、プラズマＣＶＤによるＳｉＮ膜２７及びポリイミド膜２８が堆積されている。
【００１６】
この実施の形態の具体的な製造工程を、図４以下の図面を参照して説明する。図４以下の図面では、主として図１のＩ−Ｉ′断面を用いる。まず、図４に示すように、シリコン基板１に熱酸化法によってバッファ酸化膜１０１を形成する。その後、通常のフォトレジスト工程を用いてウェルイオン注入やチャネルイオン注入が必要な場所のみレジストを開孔し、必要なイオン種を注入し、熱工程を加えてイオン注入した不純物を活性化するとともに、イオン注入によって生じた欠陥を回復させる。これにより、セルアレイ領域には、表面の不純物濃度を最適化したｐ型ウェル２が形成される。
【００１７】
この後、バッファ酸化膜１０１をフッ酸を含む溶液で剥離する。そして、図５に示すように、メモリセルのトンネル酸化膜１０を９ｎｍ形成する。その後、ＬＰＣＶＤ法にて多結晶シリコン膜１１ａを４０ｎｍ堆積し、引き続いてシリコン窒化膜（ＳｉＮ膜）１０２とシリコン酸化膜（ＳｉＯ２膜）１０３を、それぞれＬＰＣＶＤ法にて１００ｎｍ，２００ｎｍ堆積する。
【００１８】
そして、通常のフォトレジスト工程にて、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）となる領域に開口を持つレジストパターン（図示せず）を形成し、反応性イオンエッチングにより、図６に示すように、ＳｉＯ２膜１０３，ＳｉＮ膜１０２，多結晶シリコン膜１１ａ，トンネル絶縁膜１０を順次エッチングし、更にシリコン基板１をエッチングして、素子分離溝３を形成する。
レジストを酸素雰囲気でのアッシング法にて剥離した後、図７に示すように、素子分離絶縁膜４となるＳｉＯ２膜を素子分離溝３が完全に埋まるように堆積する。続いて、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法によりＳｉＮ膜１０２が露出するまでＳｉＯ２膜を研磨して平坦化した後、ＳｉＮ膜１０２をホット燐酸にて剥離する。この状態が図８であり、ＳｉＮ膜１０２の剥離により、素子分離絶縁膜４の段差が形成された状態になる。
【００１９】
次に、多結晶シリコン膜１１ａと共に浮遊ゲートを形成するための不純物がドープされた多結晶シリコン膜１１ｂを堆積する。そして、フォトレジスト法にてスリット部を開孔して反応性イオンエッチングにてこの多結晶シリコン膜１１ｂをエッチングして、図９に示すように、ワード線方向について浮遊ゲートを分離するためのスリット１１１を形成する。その後レジストアッシング法にてレジスト剥離する。
【００２０】
続いて、図１０Ａに示すように、ゲート間絶縁膜１２となるＯＮＯ（ｏｘｉｄｅ／ｎｉｔｒｉｄｅ／ｏｘｉｄｅ）膜を形成し、制御ゲート１３となる不純物ドープ多結晶シリコン膜１３ａとＷＳｉ膜１３ｂ、更にＳｉＮ膜１４を順次ＬＰＣＶＤ法により堆積する。そして、フォトレジストをマスクとして、図１０Ｂに示すように、ゲート加工を行い、イオン注入を行ってｎ＋型拡散層１５を形成する。
【００２１】
この後、図１１Ａ及び図１１Ｂに示すように、シリコン酸化膜１６を堆積して、ゲート間を埋め込む。続いてＣＭＰ法にてＳｉＮ膜１４が露出するまで酸化膜１６を研磨して平坦化した後、フォトレジストをマスクにコンタクト形成部の酸化膜１６をエッチングする。その後、図１２Ａ及び図１２Ｂに示すように、ＳｉＮ膜１７を堆積してセルアレイ領域をＳｉＮ膜１７で覆う。
【００２２】
こうしてコンタクト開口部を含むセルアレイ領域がＳｉＮ膜１４，１７により覆われた状態で、ＳｉＮ膜１４，１７の水素脱離処理を行う。このＳｉＮ膜の水素抜き処理は例えば９００℃の酸化性雰囲気（水蒸気雰囲気或いは、水素と酸素の混合ガス雰囲気）での３０分の熱処理である。これにより、ＳｉＮ膜１７の表面が酸化されると共に、ＳｉＮ膜中の水素濃度が低下する。
【００２３】
続いて、重水素（Ｄ２）と窒素（Ｎ２）の混合ガス雰囲気でのアニール（重水素アニール）を行う。この重水素アニールは例えば、６００℃で３０分間行う。これにより、トンネル酸化膜１０中のＳｉ−Ｈ結合がＳｉ−Ｄ結合に置換されるとともに、ＳｉＮ膜１７中に重水素が拡散しＳｉ−Ｄ結合やＮ−Ｄ結合を形成される。
【００２４】
この実施の形態において、ＳｉＮ膜１７中にＳｉ−Ｄ結合やＮ−Ｄ結合が効果的に形成されるのは、重水素アニールに先立ち水素抜き処理が行われているためである。即ち、ＳｉＮ膜１４，１７中には水素抜き処理で水素（Ｈ）が抜けた未結合手が多数あり、この状態で重水素アニールすることにより、ＳｉＮ膜１４，１７中の未結合手が重水素で終端されることになる。また同時に、この重水素アニール時に、ＳｉＮ膜１４，１７の下層にある堆積膜中の水素が順次重水素で置換されるため、このＳｉＮ膜１７とＳｉ基板１の間にある層は、通常自然に存在する重水素濃度より高濃度の重水素を含有することになる。
【００２５】
このようにして、ＳｉＮ膜１７中の水素が重水素で置換されるため、この後の熱工程でＳｉＮ膜１７から水素が脱離して下層のトンネル絶縁膜１０を還元し、Ｓｉ−Ｈ結合を形成するという事態が防止される。以上により、トンネル絶縁膜１０の信頼性が向上する。また、ＳｉＮ膜１７とＳｉ基板１の間の堆積膜中に重水素が拡散しており、その上層部はＳｉＮ膜１７でカバーされているため、重水素は外方拡散できず、トンネル絶縁膜１０にも十分な重水素をプロセスの最後まで確保することが可能となる。言い換えれば、ＳｉＮ膜１７より下層部は重水素を自然界の含有量以上に含有するが、その上層の膜中には自然界の含有量以上の重水素を含有しない構造が得られたことになる。
【００２６】
なお以上の重水素アニール処理の工程では、より好ましい条件として、ＬＰ−ＣＶＤ法によるＳｉＮ膜堆積工程でウェハ裏面に堆積されたＳｉＮ膜をあらかじめエッチングして、ウェハ裏面にはＳｉＮ膜がない状態としておく。これにより、重水素雰囲気でアニールすることによる効果は増大する。６００℃のアニール雰囲気では重水素はシリコン基板１の裏面から素子が形成されたシリコン基板の表面まで拡散可能であるためである。
【００２７】
以下の工程は通常と同様であり、図２及び図３に示すように、層間絶縁膜２０としてＢＰＳＧ膜を堆積してメルトし、コンタクトホールのパターンをフォトレジストで開孔して、コンタクトホール部のＢＰＳＧ膜をエッチングし、ＳｉＮ膜１７が露出したところでエッチングをストップする。即ち、ＳｉＮ膜１７はコンタクトホール形成時のストッパーとして利用する。続いて、コンタクトホール部のＳｉＮ膜１７をエッチング除去して、コンタクト部に不純物ドープ多結晶シリコンによるコンタクトプラグ２１を埋め込む。更にコンタクトプラグ２１に接続されるＷ配線２２を形成する。更に、層間絶縁膜２３を介してＡｌ膜によりビット線２５等の配線を形成し、その上にはパッシベーション膜を形成する。パッド部のパッシベーション膜を除去して、デバイスが完成する。
【００２８】
上記実施の形態では、ゲート間を酸化膜１６で埋め込んだが、ゲート間を酸化膜／窒化膜／ＢＰＳＧ膜で埋め込むこともできる。その場合には、上記実施の形態の図１１Ａ，１１Ｂに示す厚い酸化膜１６の形成を行うことなく、図１３に示すように、薄い酸化膜２０で全体を覆う。そして、図１４に示すようにコンタクト部のみ酸化膜２０をエッチング除去した後、更にＳｉＮ膜１７を堆積して全体を覆う。以下、先の実施の形態と同様に層間絶縁膜（ＢＰＳＧ）を堆積する。これにより、ゲート間は、酸化膜／窒化膜／ＢＰＳＧ膜で埋め込まれる。
【００２９】
【発明の効果】
以上述べたようにこの発明によれば、重水素アニール処理により不揮発性メモリセルの特性安定化を図ることができる。
【図面の簡単な説明】
【図１】この発明の実施の形態によるＥＥＰＲＯＭセルアレイのレイアウトを示す図である。
【図２】図１のＩ−Ｉ′断面図である。
【図３】図１のＩＩ−ＩＩ′断面図である。
【図４】同実施の形態のウェル形成工程を示す断面図である。
【図５】同実施の形態のトンネル酸化膜形成工程と引き続く素子分離のためのマスク層形成工程を示す断面図である。
【図６】同実施の形態の素子分離溝形成工程を示す断面図である。
【図７】同実施の形態の素子分離絶縁膜埋め込み工程を示す断面図である。
【図８】同素子分離絶縁膜埋め込み完了の状態を示す断面図である。
【図９】同実施の形態の浮遊ゲート用多結晶シリコン膜形成工程を示す断面図である。
【図１０Ａ】同実施の形態の制御ゲート形成工程を示す断面図である。
【図１０Ｂ】同制御ゲート形成工程を示す異なる断面図である。
【図１１Ａ】同実施の形態のゲート間埋め込み工程を示す断面図である。
【図１１Ｂ】同ゲート間埋め込み工程の異なる断面図である。
【図１２Ａ】同実施の形態のセルアレイをシリコン窒化膜で覆った後の重水素アニール処理工程を示す断面図である。
【図１２Ｂ】同重水素アニール処理工程を示す異なる断面図である。
【図１３】他の実施の形態による、図１０Ａ，Ｂの工程後の酸化膜堆積工程を示す図である。
【図１４】同実施の形態による図１３の工程後の窒化膜堆積工程を示す図である。
【符号の説明】
１…シリコン基板、２…ｐ型ウェル、３…素子分離溝、４…素子分離絶縁膜、１０…トンネル酸化膜、１１…浮遊ゲート、１２…ゲート間絶縁膜、１３…制御ゲート（ワード線）、１４…シリコン窒化膜、１５…拡散層、１６…絶縁膜、１７…シリコン窒化膜、２０…層間絶縁膜、２１…コンタクトプラグ、２２…Ｗ配線、２３…層間絶縁膜、２４…コンタクトプラグ、２５…ビット線、２６…シリコン酸化膜、２７…シリコン窒化膜、２８…ポリイミド膜。
Claims (6)
- 半導体基板と、
前記半導体基板上にトンネル絶縁膜を介して形成された浮遊ゲートを持つ電気的書き換え可能なメモリセルが配列されたメモリセルアレイと、
前記メモリセルアレイを覆うシリコン窒化膜と、
前記シリコン窒化膜上に層間絶縁膜を介して形成された配線とを備え、
前記半導体基板と前記シリコン窒化膜との間にある層における重水素濃度が前記シリコン窒化膜より上層のそれより高い
ことを特徴とする不揮発性半導体記憶装置。 - 前記メモリセルアレイは、複数のメモリセルが隣接するもの同士で拡散層を共有して直列接続されたＮＡＮＤセルユニットを構成している
ことを特徴とする請求項１記載の不揮発性半導体記憶装置。 - 半導体基板に、トンネル絶縁膜を介して形成された浮遊ゲートを持つ電気的書き換え可能なメモリセルが配列されたメモリセルアレイを形成する工程と、
前記メモリセルアレイを覆うシリコン窒化膜を堆積する工程と、
前記シリコン窒化膜が堆積された基板を、酸化性雰囲気でアニールする第１のアニール工程と、
前記第１のアニール工程に引き続いて、前記シリコン窒化膜が堆積された基板を、重水素を含む雰囲気でアニールする第２のアニール工程と、
前記シリコン窒化膜上に層間絶縁膜を介して配線を形成する工程と、
を有することを特徴とする不揮発性半導体記憶装置の製造方法。 - 前記メモリセルアレイは、複数のメモリセルが隣接するもの同士で拡散層を共有して直列接続されたＮＡＮＤセルユニットを構成している
ことを特徴とする請求項３記載の不揮発性半導体記憶装置の製造方法。 - 前記第１のアニール工程における酸化性雰囲気は、水蒸気雰囲気、水素と酸素の混合ガス雰囲気のいずれかである
ことを特徴とする請求項３又は４記載の不揮発性半導体記憶装置の製造方法。 - 前記第２のアニール工程に先立って、前記シリコン基板の裏面に堆積されたシリコン窒化膜をエッチング除去する工程を有する
ことを特徴とする請求項３又は４記載の不揮発性半導体記憶装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002322476A JP3723173B2 (ja) | 2002-11-06 | 2002-11-06 | 不揮発性半導体記憶装置の製造方法 |
| US10/639,443 US6975019B2 (en) | 2002-11-06 | 2003-08-13 | Semiconductor memory device having a multi-layered interlayer insulation consisting of deuterium and nitride |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002322476A JP3723173B2 (ja) | 2002-11-06 | 2002-11-06 | 不揮発性半導体記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004158626A true JP2004158626A (ja) | 2004-06-03 |
| JP3723173B2 JP3723173B2 (ja) | 2005-12-07 |
Family
ID=32697449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002322476A Expired - Lifetime JP3723173B2 (ja) | 2002-11-06 | 2002-11-06 | 不揮発性半導体記憶装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6975019B2 (ja) |
| JP (1) | JP3723173B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7566926B2 (en) | 2005-06-24 | 2009-07-28 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory |
| US7709881B2 (en) | 2005-06-15 | 2010-05-04 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device |
| WO2011074604A1 (ja) * | 2009-12-18 | 2011-06-23 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置及び半導体装置 |
| JP2012114475A (ja) * | 2012-03-16 | 2012-06-14 | Toshiba Corp | 不揮発性半導体記憶装置 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4254430B2 (ja) * | 2003-08-07 | 2009-04-15 | ソニー株式会社 | 半導体装置の製造方法 |
| US7470614B1 (en) * | 2006-02-15 | 2008-12-30 | Spansion Llc | Methods for fabricating semiconductor devices and contacts to semiconductor devices |
| JP2007266119A (ja) * | 2006-03-27 | 2007-10-11 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| US7687359B2 (en) * | 2006-12-22 | 2010-03-30 | Dongbu Hitek Co., Ltd. | Method for fabricating flash memory device |
| US8273127B2 (en) * | 2007-06-06 | 2012-09-25 | Spinesmith Partners, L.P. | Interbody fusion device and associated methods |
| US8669644B2 (en) * | 2009-10-07 | 2014-03-11 | Texas Instruments Incorporated | Hydrogen passivation of integrated circuits |
| JP5876398B2 (ja) * | 2012-10-18 | 2016-03-02 | 東京エレクトロン株式会社 | 成膜方法及び成膜装置 |
| US9508739B2 (en) | 2014-09-11 | 2016-11-29 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for manufacturing the same |
| CN105552034A (zh) * | 2016-03-01 | 2016-05-04 | 上海华力微电子有限公司 | 一种改善sonos闪存器件可靠性的方法 |
| US10439129B2 (en) | 2018-01-18 | 2019-10-08 | Globalfoundries Inc. | Shielded MRAM cell |
| US10374154B1 (en) | 2018-01-18 | 2019-08-06 | Globalfoundries Inc. | Methods of shielding an embedded MRAM array on an integrated circuit product comprising CMOS based transistors |
| KR102601084B1 (ko) | 2018-07-19 | 2023-11-09 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
| US11659709B2 (en) * | 2020-08-21 | 2023-05-23 | Globalfoundries Singapore Pte. Ltd. | Single well one transistor and one capacitor nonvolatile memory device and integration schemes |
| CN114758955B (zh) * | 2022-06-13 | 2022-09-02 | 广州粤芯半导体技术有限公司 | 一种闪存结构及其制作方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6252270B1 (en) | 1997-04-28 | 2001-06-26 | Agere Systems Guardian Corp. | Increased cycle specification for floating-gate and method of manufacture thereof |
| JPH11274489A (ja) | 1998-03-26 | 1999-10-08 | Toshiba Corp | 電界効果トランジスタ及びその製造方法 |
| JP4213250B2 (ja) | 1998-03-31 | 2009-01-21 | 株式会社東芝 | 半導体素子の製造方法 |
| JP3250527B2 (ja) | 1998-09-01 | 2002-01-28 | 日本電気株式会社 | 半導体記憶装置の製造方法 |
| JP2002118252A (ja) | 2000-10-06 | 2002-04-19 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP4282248B2 (ja) | 2001-03-30 | 2009-06-17 | 株式会社東芝 | 半導体記憶装置 |
| US6670241B1 (en) * | 2002-04-22 | 2003-12-30 | Advanced Micro Devices, Inc. | Semiconductor memory with deuterated materials |
-
2002
- 2002-11-06 JP JP2002322476A patent/JP3723173B2/ja not_active Expired - Lifetime
-
2003
- 2003-08-13 US US10/639,443 patent/US6975019B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7709881B2 (en) | 2005-06-15 | 2010-05-04 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device |
| US7566926B2 (en) | 2005-06-24 | 2009-07-28 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory |
| US7772102B2 (en) | 2005-06-24 | 2010-08-10 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory and fabrication method for the same |
| WO2011074604A1 (ja) * | 2009-12-18 | 2011-06-23 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置及び半導体装置 |
| JP2012114475A (ja) * | 2012-03-16 | 2012-06-14 | Toshiba Corp | 不揮発性半導体記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3723173B2 (ja) | 2005-12-07 |
| US6975019B2 (en) | 2005-12-13 |
| US20040140510A1 (en) | 2004-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8198667B2 (en) | Semiconductor memory device and method for manufacturing same | |
| JP3723173B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP3259349B2 (ja) | 不揮発性半導体装置及びその製造方法 | |
| US6180454B1 (en) | Method for forming flash memory devices | |
| JP4477349B2 (ja) | Ｎａｎｄフラッシュメモリ素子の製造方法 | |
| JP2004281662A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2004186185A (ja) | 半導体装置及びその製造方法 | |
| JP2004356203A (ja) | 半導体装置およびその製造方法 | |
| JP2002033406A (ja) | フラッシュメモリセルの製造方法 | |
| JP3833854B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US8253190B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP2008211022A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2004363443A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2008244108A (ja) | 半導体装置および半導体装置の製造方法 | |
| EP1898460B1 (en) | Semiconductor device and fabrication method thereof | |
| JP2004006433A (ja) | 半導体記憶装置及びその製造方法 | |
| US7038304B2 (en) | Semiconductor memory device and manufacturing method thereof | |
| JP2010027967A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP2009147135A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP4790237B2 (ja) | 半導体装置の製造方法 | |
| JP2872874B2 (ja) | 半導体記憶装置およびその製法 | |
| JP2011040422A (ja) | 半導体基板、半導体装置及び半導体装置の製造方法 | |
| JPWO2002063690A1 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2005093816A (ja) | 半導体装置の製造方法および半導体装置 | |
| US20110133267A1 (en) | Method of fabricating semiconductor device and the semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050906 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050914 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |