JP2004158485A - 圧接型半導体装置 - Google Patents
圧接型半導体装置 Download PDFInfo
- Publication number
- JP2004158485A JP2004158485A JP2002319906A JP2002319906A JP2004158485A JP 2004158485 A JP2004158485 A JP 2004158485A JP 2002319906 A JP2002319906 A JP 2002319906A JP 2002319906 A JP2002319906 A JP 2002319906A JP 2004158485 A JP2004158485 A JP 2004158485A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- stacked
- cooling
- semiconductor element
- laminates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】積層される複数の半導体素子同士および整流素子同士を、確実に圧接させるとともに、コンパクトな構成でかつ放熱性の向上を図ることを可能にする。
【解決手段】圧接型半導体装置10は、半導体素子積層体14a〜14cおよび整流素子積層体18a〜18cの積層方向両端に配置され、冷却媒体を介して前記半導体素子積層体14a〜14cおよび前記整流素子積層体18a〜18cを冷却するための第1および第2冷却機構22、24と、前記第1冷却機構22に積層され、該半導体素子積層体14a〜14cおよび該整流素子積層体18a〜18cに対してそれぞれ積層方向に均等な荷重を付与するための加圧機構26とを備える。
【選択図】図1
【解決手段】圧接型半導体装置10は、半導体素子積層体14a〜14cおよび整流素子積層体18a〜18cの積層方向両端に配置され、冷却媒体を介して前記半導体素子積層体14a〜14cおよび前記整流素子積層体18a〜18cを冷却するための第1および第2冷却機構22、24と、前記第1冷却機構22に積層され、該半導体素子積層体14a〜14cおよび該整流素子積層体18a〜18cに対してそれぞれ積層方向に均等な荷重を付与するための加圧機構26とを備える。
【選択図】図1
Description
【0001】
【発明の属する技術分野】
本発明は、複数の半導体素子を積層した半導体素子積層体と、複数の整流素子を積層した整流素子積層体とが、それぞれ複数配置されるとともに、積層方向に加圧保持される圧接型半導体装置に関する。
【0002】
【従来の技術】
一般的に、複数のパワー用半導体素子および整流素子を用いた大電力用半導体装置が採用されている。この種の大電力用半導体装置として、例えば、IGBT(絶縁ゲート型バイポーラトランジスタ)モジュールが知られている。
【0003】
上記のIGBTモジュールでは、通常、絶縁基板の上に各素子(パワー用半導体素子および整流素子)を複数配置するとともに、各接続端子をワイヤボンディングによって接続し、導通させるように構成されている。ところが、大電力化に伴って、配線抵抗や内部インダクタンスの影響が顕著になるとともに、発熱量が増大してしまい、熱対策が必要となっている。
【0004】
そこで、例えば、特許文献1に開示されているように、少なくとも3つ以上の互いに相重なった電力端子を有し、前記電力端子のうちの所定の2つの電力端子間に、少なくとも1つの半導体チップが挟まれる形で電気的に接続されている半導体装置が採用されている。
【0005】
これにより、ワイヤボンディング等の配線金属に起因する配線抵抗および自己インダクタンスを低減し、さらに熱放散を良好にした大電力用半導体装置を提供することができる、としている。
【0006】
【特許文献1】
特開2002−26251号公報(段落[0004]、[0005]、図1)
【0007】
【発明が解決しようとする課題】
しかしながら、上記の特許文献1では、単に所定の2つの電力端子間に少なくとも1つの半導体チップが挟まれるだけであり、前記電力端子と前記半導体チップとを確実に圧接させることができない。従って、電力端子と半導体チップとは、所望の圧接状態を維持することができず、熱抵抗や電気抵抗が増加して安定した素子特性が得られないという問題が指摘されている。
【0008】
しかも、特許文献1では、外部電力端子および中継電力端子が放熱板として機能しているが、大電力化を図る際にこの種の構成では十分に対応することができない。このため、特に大電力化による熱影響を良好に抑止することができず、所望の素子特性を得ることが困難になるという問題がある。
【0009】
本発明はこの種の問題を解決するものであり、積層される複数の半導体素子同士および整流素子同士を、確実に圧接させるとともに、コンパクトな構成でかつ放熱性に優れる圧接型半導体装置を提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明に係る圧接型半導体装置では、複数の半導体素子を積層した半導体素子積層体および複数の整流素子を積層した整流素子積層体の積層方向両端に、絶縁材を介装して第1および第2冷却機構が設けられている。第1および第2冷却機構は、冷却媒体を供給して半導体素子積層体および整流素子積層体を積層方向両側から強制的かつ確実に放熱させることができ、放熱性が向上して大電力化による熱影響を良好に抑止することが可能になる。
【0011】
しかも、少なくとも積層方向一端には、複数配置された各半導体素子積層体および各整流素子積層体に対し、それぞれ積層方向に均等な荷重を付与するための加圧機構が設けられている。このため、半導体素子同士および整流素子同士の圧接状態を良好に維持することができ、大電力化による熱影響を良好に抑止することが可能になる。これにより、半導体素子および整流素子は、熱抵抗や電気抵抗が有効に減少して安定した素子特性が得られ、コンパクトな構成で、大電力化が確実に図られる。
【0012】
また、加圧機構は、複数配置された各半導体素子積層体および各整流素子積層体に対応して設けられる複数の加圧部と、前記複数の加圧部を一体的に連通して加圧媒体を封入する空間部とを備えている。従って、加圧部および空間部に加圧媒体を封入することにより、各加圧部には、パスカルの原理で前記加圧媒体を介して均等荷重が付与される。このため、簡単な構成で、各半導体素子積層体および各整流素子積層体に均等な荷重を確実に付与することが可能になり、半導体素子間および整流素子間の熱抵抗や電気抵抗を良好に削減することができる。
【0013】
さらに、加圧機構は、加圧部と各半導体素子積層体および各整流素子積層体との圧接部位に対応して複数の偏荷重吸収部を設けている。これにより、積層方向の寸法誤差等に起因して半導体素子積層体および整流素子積層体に偏荷重が作用する際、偏荷重吸収部が前記偏荷重を良好に吸収する。従って、半導体素子積層体および整流素子積層体に対し、積層方向に均等な荷重を確実に付与することが可能になる。
【0014】
【発明の実施の形態】
図1は、本実施形態に係る圧接型半導体装置10の要部概略斜視説明図であり、図2は、前記圧接型半導体装置10の一部断面側面図であり、図3は、前記圧接型半導体装置10のモジュール回路図である。
【0015】
圧接型半導体装置10は、IGBTモジュールを構成しており、複数、例えば、それぞれ2つのIGBT(半導体素子)12a、12bを積層した半導体素子積層体14a、14bおよび14cと、複数、例えば、それぞれ2つのダイオード(整流素子)16a、16bを積層した整流素子積層体18a、18bおよび18cとを備える。
【0016】
半導体素子積層体14a〜14cおよび整流素子積層体18a〜18cの積層方向(矢印A方向)両端には、絶縁材(Si3N4板やAlN板)20a、20bを介装して第1冷却機構22と第2冷却機構24とが配置される。第1冷却機構22には、複数配置された各半導体素子積層体14a〜14cおよび各整流素子積層体18a〜18cに対し、それぞれ積層方向に均等な荷重を付与するための加圧機構26が設けられる。
【0017】
半導体素子積層体14a〜14cおよび整流素子積層体18a〜18cは、基本的には、図3に示すように構成される。半導体素子積層体14a〜14cでは、IGBT12a、12bが矢印A方向(鉛直方向)に積層されており、前記IGBT12a、12bは、コレクタ28、エミッタ30およびゲート32を備える。IGBT12a、12bは、エミッタ30を上方にして積層され、ダイオード16a、16bは、アノードを上方にして積層される。
【0018】
各IGBT12aのコレクタ28と各ダイオード16aのカソードとは、第1板状導電部材34に電気的に接続されるとともに、各IGBT12bのエミッタ30と各ダイオード16bのアノードとは、第2板状導電部材36を介して電気的に接続される。矢印B方向に3列に配置される各IGBT12a、12b間と、各ダイオード16a、16b間とには、第3板状導電部材38a、38bおよび38cが電気的に接続される。第3板状導電部材38a〜38cは、例えば、図示しないモータの三相配線(U、VおよびW)に接続される。
【0019】
図2および図4に示すように、IGBT12a、12bの下面(コレクタ面)には、導電性緩衝部材、例えば、モリブデン板40aが配置される一方、前記IGBT12a、12bの上面(エミッタ面)には、モリブデン板40bが配置される。同様に、ダイオード16a、16bの下面(カソード側)には、モリブデン板42aが配置されるとともに、前記ダイオード16a、16bの上面(アノード側)には、モリブデン板42bが配置される。
【0020】
モリブデン板40a、42a、40b、42bは、シリコンで形成された半導体と同一の熱膨張係数を有しており、IGBT12a、12bおよびダイオード16a、16bにクラックが発生することを防止する機能を有する。IGBT12a、12bおよびダイオード16a、16bには、沿面距離や空間距離を得るための絶縁材44が設けられている。
【0021】
図4に示すように、第1板状導電部材34は、矢印B方向に配置されて各IGBT12aのコレクタ面が載置され、前記IGBT12aと同一形状の積層部46a、46bおよび46cと、矢印B方向に配置されて各ダイオード16aのカソード面が載置され、前記ダイオード16aと同一形状の積層部48a、48bおよび48cと、前記積層部46aに矢印B方向に併設される第1外部電力端子50とを備える。
【0022】
積層部46aと第1外部電力端子50、前記積層部46aと積層部46bおよび前記積層部46bと積層部46cとは、例えば、S字状に湾曲する湾曲形状(または屈曲形状)の連結部52を介して連結される。積層部46aと48a、積層部46bと48bおよび積層部46cと48cとは、同様に湾曲形状乃至屈曲形状の連結部54を介して連結される。
【0023】
第2板状導電部材36は、上記の第1板状導電部材34と同様に構成されており、同一の構成要素には同一の参照符号を付して、その詳細な説明は省略する。この第2板状導電部材36は、第1外部電力端子50に対応して第2外部電力端子56を備える。
【0024】
第3板状導電部材38a〜38cは、IGBT12a、12b間に介装されて前記IGBT12a、12bと同一形状の積層部58と、ダイオード16a、16b間に介装されて前記ダイオード16a、16bと同一形状の積層部60と、第3外部電力端子62とを備える。積層部58と積層部60との間および前記積層部60と第3外部電力端子62との間は、湾曲形状乃至屈曲形状の連結部64を介して連結される。
【0025】
図2に示すように、第2冷却機構24は、銅材製の本体部66を備える。この本体部66内には、各IGBT12aおよび各ダイオード16aの圧接部位に沿って冷却媒体(例えば、冷却水)を通流させるための冷却通路(スプライン孔部)68が形成される。この本体部66の底面側には、SUS製の蓋部材70が配置される。
【0026】
第1冷却機構22は、図5に示すように、銅材製の本体部72を備える。この本体部72には、半導体素子積層体14a〜14cおよび整流素子積層体18a〜18cとの接触部位(圧接部位)に対応して矩形状の開口部74が矢印A方向に貫通形成される。本体部72内には、この本体部72の矢印B方向一端面に設けられたポート76a、76bに連通し、各開口部74に連通する略U字状の冷却通路78が形成される。ポート76aおよび76bは、冷却媒体の入口および出口を構成している。
【0027】
各開口部74には、各半導体素子積層体14a〜14cおよび各整流素子積層体18a〜18cに偏荷重が作用することを阻止するために、複数(6つ)の偏荷重吸収部80が所定角度傾動(揺動)可能に収容される。偏荷重吸収部80は、略立方体形状を有するとともに、冷却通路78に連通して冷却媒体を通流させるためのスプライン孔部82を設ける。なお、冷却通路78の屈曲部に対応して配置される2つの偏荷重吸収部80には、スプライン孔部82と、このスプライン孔部82に直交するスプライン孔部82aとが形成される。
【0028】
本体部72の上下両面に蓋部材86が取り付けられることにより、冷却通路78および開口部74が閉塞されて冷却媒体の漏れを阻止している。蓋部材86は、変形可能でかつ熱伝導性に優れる部材(例えば、リン青銅の薄板)で構成されており、偏荷重吸収部80の下部80aが下側の蓋部材86を変形可能に構成している。
【0029】
加圧機構26は、図6に示すように、板状の本体部90を備える。この本体部90には、半導体素子積層体14a〜14cおよび整流素子積層体18a〜18cとの圧接部位に対応した形状(矩形状)の加圧部92が形成される。
【0030】
この加圧部92の底面は、相当に肉薄な変形部94を構成している(例えば、切削による薄肉形成、または薄板の接合による形成)。本体部90の上面には、各加圧部92を連通する略U字状の溝部96が形成されるとともに、矢印B1方向先端側の加圧部92は、前記本体部90の側面に形成されたポート98a、98bに連通している。本体部90の上面には、各加圧部92および溝部96を囲繞してガスケット用溝部100a、102aが形成される。ガスケット用溝部100a、102aには、ガスケット100、102が配置され、前記ガスケット100、102に積層して蓋部材104が配置される。
【0031】
ポート98aまたは98bからは、耐熱性の液状加圧媒体(例えば、圧油)が供給され、前記ポート98a、98bが、例えば、図示しない盲栓により閉塞されることによって、各加圧部92および溝部96に前記液状加圧媒体が封入される。本体部90および蓋部材104は、例えば、SUS材で形成される。
【0032】
図1に示すように、第1冷却機構22、第2冷却機構24および加圧機構26には、矢印A方向に貫通して複数のロッド挿入用孔部106が形成される。このロッド挿入用孔部106は、各半導体素子積層体14a〜14cおよび各整流素子積層体18a〜18cを避ける位置に設定されており、各ロッド挿入用孔部106に締め付け用ロッド108が挿入される。各締め付け用ロッド108の先端にナット110が螺合することにより、圧接型半導体装置10全体には、矢印A方向に所定の締め付け荷重が付与される。
【0033】
このように構成される圧接型半導体装置10の動作について、以下に説明する。
【0034】
まず、圧接型半導体装置10を組み付ける作業について説明する。図4に示すように、第1板状導電部材34の積層部46a〜46cの上面には、IGBT12aのコレクタ28側が載置され、前記第1板状導電部材34の積層部48a〜48cの上面には、ダイオード16aのカソード側が同様に位置決めされて載置される。
【0035】
矢印B方向に3列に配列された各IGBT12aと各ダイオード16aとは、第3板状導電部材38a〜38cを介して接続される。具体的には、矢印B1方向先端に配置されるIGBT12aのエミッタ30側が、第3板状導電部材38aの積層部58の下面に接続されるとともに、ダイオード16aのアノード側が積層部60の下面に接続される。同様に、中央列および矢印B1方向後端に配置される各IGBT12aのエミッタ30側および各ダイオード16aのアノード側は、第3板状導電部材38b、38cの積層部58、60の下面に、それぞれ接続される。
【0036】
各第3板状導電部材38a〜38cの各積層部58、60の上面には、前記下層の組み立てと同様に、各IGBT12bのコレクタ28側と各ダイオード16bのカソード側とが接合される。さらに、矢印B方向に配列される各IGBT12bのエミッタ30側が第2板状導電部材36の積層部46a〜46cの下面に接合される一方、矢印B方向に配列される各ダイオード16bのアノード側が前記第2板状導電部材36の積層部48a〜48cの下面に接合される。
【0037】
これにより、図1に示すように、矢印A方向に積層された半導体素子積層体14a〜14cおよび整流素子積層体18a〜18cが、それぞれ矢印B方向に3列に配列されて固定される。
【0038】
次いで、半導体素子積層体14a〜14cおよび整流素子積層体18a〜18cの上方には、絶縁材20bを介装して第1冷却機構22と加圧機構26とが配置される。
【0039】
そこで、第2冷却機構24、第1冷却機構22および加圧機構26に矢印A方向に貫通して形成される複数のロッド挿入用孔部106に締め付け用ロッド108が挿入され、前記締め付け用ロッド108の先端には、前記加圧機構26側からナット110が螺着される。なお、底面の蓋部材70に予めねじ孔を形成しておき、このねじ孔に締め付け用ロッド108の先端を螺着してもよい。
【0040】
その際、第1冷却機構22および加圧機構26と第2冷却機構24との間には、図示しない締め付け機構を介して所定の締め付け荷重が付与されている。このため、各締め付け用ロッド108にナット110を螺着することによって、半導体素子積層体14a〜14cおよび整流素子積層体18a〜18cには、矢印A方向に所定の締め付け荷重が付与される。
【0041】
このように構成される圧接型半導体装置10では、第3板状導電部材38a〜38cが、例えば、図示しない電気自動車やハイブリッドカーのモータに三相配線(U、VおよびW)されて運転が行われる。
【0042】
この場合、本実施形態では、半導体素子積層体14a〜14cおよび整流素子積層体18a〜18cの積層方向両端に、絶縁材20a、20bを介装して第1および第2冷却機構22、24が設けられている。第1冷却機構22は、図5に示すように、本体部72内に略U字状の冷却通路78が形成されるとともに、半導体素子積層体14a〜14cおよび整流素子積層体18a〜18cに対応して配置されている偏荷重吸収部80には、前記冷却通路78に連通するスプライン孔部82(および82a)が形成されている。一方、第2冷却機構24には、図2に示すように、半導体素子積層体14a〜14cおよび整流素子積層体18a〜18cに沿って冷却通路68が形成されている。
【0043】
このため、冷却通路68、78に冷却媒体が供給されることにより、半導体素子積層体14a〜14cおよび整流素子積層体18a〜18cは、この冷却媒体を介して強制的かつ確実に冷却され、特に大電力化による熱影響を良好に阻止することができる。従って、放熱性が有効に向上し、電流容量の増大を図ることが可能になるという効果が得られる。
【0044】
しかも、第1冷却機構22に積層して、加圧機構26が設けられている。この加圧機構26は、図6に示すように、半導体素子積層体14a〜14cおよび整流素子積層体18a〜18cに対応して設けられる複数の加圧部92と、前記複数の加圧部92を一体的に連通して加圧媒体を封入する溝部(空間部)96とを備えている。これにより、加圧部92および溝部96に加圧媒体を封入することによって、各加圧部92には、パスカルの原理で前記加圧媒体を介して均等な荷重が付与される。
【0045】
従って、図7に示すように、各加圧部92に対応して積層されている半導体素子積層体14a〜14cおよび整流素子積層体18a〜18cに対し、それぞれ積層方向(矢印A方向)に均等な荷重を付与することが可能になる。このため、IGBT12a、12b同士およびダイオード16a、16b同士の圧接状態を良好に維持することができる。
【0046】
これにより、大電力化による熱影響を抑止するとともに、IGBT12a、12bおよびダイオード16a、16bは、熱抵抗や電気抵抗が有効に減少して安定した素子特性が得られ、コンパクトな構成で、大電力化が確実に図られるという利点が得られる。
【0047】
さらに、第1冷却機構22には、各加圧部92と半導体素子積層体14a〜14cおよび整流素子積層体18a〜18cとの圧接部位に対応して、複数の偏荷重吸収部80が設けられている。このため、積層方向の寸法誤差等に起因して、半導体素子積層体14a〜14cおよび整流素子積層体18a〜18cに偏荷重が作用する際、各偏荷重吸収部80が開口部74内で傾動(揺動)して前記偏荷重を良好に吸収することが可能になる(図7参照)。従って、半導体素子積層体14a〜14cおよび整流素子積層体18a〜18cに対し、積層方向に均等な荷重を確実に付与することができる。
【0048】
このように、本実施形態では、半導体素子積層体14a〜14cおよび整流素子積層体18a〜18cの両面から第1および第2冷却機構22、24を介して放熱が行われるため、全体としての放熱性が有効に向上する。しかも、それぞれの接合面が全て圧接で構成されるため、ダイボンディングやワイヤボンディング等による構成に比べて、設備が簡素化するとともに破壊等のおそれがなく、信頼性が有効に向上する。さらにまた、配線部が大幅に削減されるため、内部インダクタンスが小さくなり、高温化での使用が容易に図られて電流容量の増大が可能になる等の効果が得られる。
【0049】
【発明の効果】
本発明に係る圧接型半導体装置では、第1および第2冷却機構が、冷却媒体を供給して半導体素子積層体および整流素子積層体を積層方向両側から強制的かつ確実に放熱させることができ、大電力化による熱影響を良好に抑止することができる。
【0050】
しかも、加圧機構の作用下に、複数配置された各半導体素子積層体および各整流素子積層体に対し、それぞれ積層方向に均等な荷重を付与することが可能になる。このため、半導体素子同士および整流素子同士の圧接状態を良好に維持することができ、半導体素子および整流素子は、熱抵抗や電気抵抗が有効に減少して安定した素子特性が得られる。これにより、コンパクトな構成で、大電力化が確実に図られる。
【図面の簡単な説明】
【図1】本発明の実施形態に係る圧接型半導体装置の要部概略斜視説明図である。
【図2】前記圧接型半導体装置の一部断面側面図である。
【図3】前記圧接型半導体装置のモジュール回路図である。
【図4】前記圧接型半導体装置の要部分解斜視図である。
【図5】前記圧接型半導体装置を構成する第1冷却機構の分解斜視説明図である。
【図6】前記圧接型半導体装置を構成する加圧機構の分解斜視説明図である。
【図7】前記第1冷却機構および前記加圧機構の一部動作説明図である。
【符号の説明】
10…圧接型半導体装置 12a、12b…IGBT
14a〜14c…半導体素子積層体 16a、16b…ダイオード
18a〜18c…整流素子積層体 20a、20b、44…絶縁材
22、24…冷却機構 26…加圧機構
28…コレクタ 30…エミッタ
32…ゲート
34、36、38a〜38c…板状導電部材
46a〜46c、48a〜48c、58、60…積層部
50、56、62…外部電力端子 52、54、64…連結部
66、72、90…本体部 68、78…冷却通路
70、86、104…蓋部材 74…開口部
80…偏荷重吸収部 82、82a…スプライン孔部
92…加圧部 96…溝部
108…締め付け用ロッド
【発明の属する技術分野】
本発明は、複数の半導体素子を積層した半導体素子積層体と、複数の整流素子を積層した整流素子積層体とが、それぞれ複数配置されるとともに、積層方向に加圧保持される圧接型半導体装置に関する。
【0002】
【従来の技術】
一般的に、複数のパワー用半導体素子および整流素子を用いた大電力用半導体装置が採用されている。この種の大電力用半導体装置として、例えば、IGBT(絶縁ゲート型バイポーラトランジスタ)モジュールが知られている。
【0003】
上記のIGBTモジュールでは、通常、絶縁基板の上に各素子(パワー用半導体素子および整流素子)を複数配置するとともに、各接続端子をワイヤボンディングによって接続し、導通させるように構成されている。ところが、大電力化に伴って、配線抵抗や内部インダクタンスの影響が顕著になるとともに、発熱量が増大してしまい、熱対策が必要となっている。
【0004】
そこで、例えば、特許文献1に開示されているように、少なくとも3つ以上の互いに相重なった電力端子を有し、前記電力端子のうちの所定の2つの電力端子間に、少なくとも1つの半導体チップが挟まれる形で電気的に接続されている半導体装置が採用されている。
【0005】
これにより、ワイヤボンディング等の配線金属に起因する配線抵抗および自己インダクタンスを低減し、さらに熱放散を良好にした大電力用半導体装置を提供することができる、としている。
【0006】
【特許文献1】
特開2002−26251号公報(段落[0004]、[0005]、図1)
【0007】
【発明が解決しようとする課題】
しかしながら、上記の特許文献1では、単に所定の2つの電力端子間に少なくとも1つの半導体チップが挟まれるだけであり、前記電力端子と前記半導体チップとを確実に圧接させることができない。従って、電力端子と半導体チップとは、所望の圧接状態を維持することができず、熱抵抗や電気抵抗が増加して安定した素子特性が得られないという問題が指摘されている。
【0008】
しかも、特許文献1では、外部電力端子および中継電力端子が放熱板として機能しているが、大電力化を図る際にこの種の構成では十分に対応することができない。このため、特に大電力化による熱影響を良好に抑止することができず、所望の素子特性を得ることが困難になるという問題がある。
【0009】
本発明はこの種の問題を解決するものであり、積層される複数の半導体素子同士および整流素子同士を、確実に圧接させるとともに、コンパクトな構成でかつ放熱性に優れる圧接型半導体装置を提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明に係る圧接型半導体装置では、複数の半導体素子を積層した半導体素子積層体および複数の整流素子を積層した整流素子積層体の積層方向両端に、絶縁材を介装して第1および第2冷却機構が設けられている。第1および第2冷却機構は、冷却媒体を供給して半導体素子積層体および整流素子積層体を積層方向両側から強制的かつ確実に放熱させることができ、放熱性が向上して大電力化による熱影響を良好に抑止することが可能になる。
【0011】
しかも、少なくとも積層方向一端には、複数配置された各半導体素子積層体および各整流素子積層体に対し、それぞれ積層方向に均等な荷重を付与するための加圧機構が設けられている。このため、半導体素子同士および整流素子同士の圧接状態を良好に維持することができ、大電力化による熱影響を良好に抑止することが可能になる。これにより、半導体素子および整流素子は、熱抵抗や電気抵抗が有効に減少して安定した素子特性が得られ、コンパクトな構成で、大電力化が確実に図られる。
【0012】
また、加圧機構は、複数配置された各半導体素子積層体および各整流素子積層体に対応して設けられる複数の加圧部と、前記複数の加圧部を一体的に連通して加圧媒体を封入する空間部とを備えている。従って、加圧部および空間部に加圧媒体を封入することにより、各加圧部には、パスカルの原理で前記加圧媒体を介して均等荷重が付与される。このため、簡単な構成で、各半導体素子積層体および各整流素子積層体に均等な荷重を確実に付与することが可能になり、半導体素子間および整流素子間の熱抵抗や電気抵抗を良好に削減することができる。
【0013】
さらに、加圧機構は、加圧部と各半導体素子積層体および各整流素子積層体との圧接部位に対応して複数の偏荷重吸収部を設けている。これにより、積層方向の寸法誤差等に起因して半導体素子積層体および整流素子積層体に偏荷重が作用する際、偏荷重吸収部が前記偏荷重を良好に吸収する。従って、半導体素子積層体および整流素子積層体に対し、積層方向に均等な荷重を確実に付与することが可能になる。
【0014】
【発明の実施の形態】
図1は、本実施形態に係る圧接型半導体装置10の要部概略斜視説明図であり、図2は、前記圧接型半導体装置10の一部断面側面図であり、図3は、前記圧接型半導体装置10のモジュール回路図である。
【0015】
圧接型半導体装置10は、IGBTモジュールを構成しており、複数、例えば、それぞれ2つのIGBT(半導体素子)12a、12bを積層した半導体素子積層体14a、14bおよび14cと、複数、例えば、それぞれ2つのダイオード(整流素子)16a、16bを積層した整流素子積層体18a、18bおよび18cとを備える。
【0016】
半導体素子積層体14a〜14cおよび整流素子積層体18a〜18cの積層方向(矢印A方向)両端には、絶縁材(Si3N4板やAlN板)20a、20bを介装して第1冷却機構22と第2冷却機構24とが配置される。第1冷却機構22には、複数配置された各半導体素子積層体14a〜14cおよび各整流素子積層体18a〜18cに対し、それぞれ積層方向に均等な荷重を付与するための加圧機構26が設けられる。
【0017】
半導体素子積層体14a〜14cおよび整流素子積層体18a〜18cは、基本的には、図3に示すように構成される。半導体素子積層体14a〜14cでは、IGBT12a、12bが矢印A方向(鉛直方向)に積層されており、前記IGBT12a、12bは、コレクタ28、エミッタ30およびゲート32を備える。IGBT12a、12bは、エミッタ30を上方にして積層され、ダイオード16a、16bは、アノードを上方にして積層される。
【0018】
各IGBT12aのコレクタ28と各ダイオード16aのカソードとは、第1板状導電部材34に電気的に接続されるとともに、各IGBT12bのエミッタ30と各ダイオード16bのアノードとは、第2板状導電部材36を介して電気的に接続される。矢印B方向に3列に配置される各IGBT12a、12b間と、各ダイオード16a、16b間とには、第3板状導電部材38a、38bおよび38cが電気的に接続される。第3板状導電部材38a〜38cは、例えば、図示しないモータの三相配線(U、VおよびW)に接続される。
【0019】
図2および図4に示すように、IGBT12a、12bの下面(コレクタ面)には、導電性緩衝部材、例えば、モリブデン板40aが配置される一方、前記IGBT12a、12bの上面(エミッタ面)には、モリブデン板40bが配置される。同様に、ダイオード16a、16bの下面(カソード側)には、モリブデン板42aが配置されるとともに、前記ダイオード16a、16bの上面(アノード側)には、モリブデン板42bが配置される。
【0020】
モリブデン板40a、42a、40b、42bは、シリコンで形成された半導体と同一の熱膨張係数を有しており、IGBT12a、12bおよびダイオード16a、16bにクラックが発生することを防止する機能を有する。IGBT12a、12bおよびダイオード16a、16bには、沿面距離や空間距離を得るための絶縁材44が設けられている。
【0021】
図4に示すように、第1板状導電部材34は、矢印B方向に配置されて各IGBT12aのコレクタ面が載置され、前記IGBT12aと同一形状の積層部46a、46bおよび46cと、矢印B方向に配置されて各ダイオード16aのカソード面が載置され、前記ダイオード16aと同一形状の積層部48a、48bおよび48cと、前記積層部46aに矢印B方向に併設される第1外部電力端子50とを備える。
【0022】
積層部46aと第1外部電力端子50、前記積層部46aと積層部46bおよび前記積層部46bと積層部46cとは、例えば、S字状に湾曲する湾曲形状(または屈曲形状)の連結部52を介して連結される。積層部46aと48a、積層部46bと48bおよび積層部46cと48cとは、同様に湾曲形状乃至屈曲形状の連結部54を介して連結される。
【0023】
第2板状導電部材36は、上記の第1板状導電部材34と同様に構成されており、同一の構成要素には同一の参照符号を付して、その詳細な説明は省略する。この第2板状導電部材36は、第1外部電力端子50に対応して第2外部電力端子56を備える。
【0024】
第3板状導電部材38a〜38cは、IGBT12a、12b間に介装されて前記IGBT12a、12bと同一形状の積層部58と、ダイオード16a、16b間に介装されて前記ダイオード16a、16bと同一形状の積層部60と、第3外部電力端子62とを備える。積層部58と積層部60との間および前記積層部60と第3外部電力端子62との間は、湾曲形状乃至屈曲形状の連結部64を介して連結される。
【0025】
図2に示すように、第2冷却機構24は、銅材製の本体部66を備える。この本体部66内には、各IGBT12aおよび各ダイオード16aの圧接部位に沿って冷却媒体(例えば、冷却水)を通流させるための冷却通路(スプライン孔部)68が形成される。この本体部66の底面側には、SUS製の蓋部材70が配置される。
【0026】
第1冷却機構22は、図5に示すように、銅材製の本体部72を備える。この本体部72には、半導体素子積層体14a〜14cおよび整流素子積層体18a〜18cとの接触部位(圧接部位)に対応して矩形状の開口部74が矢印A方向に貫通形成される。本体部72内には、この本体部72の矢印B方向一端面に設けられたポート76a、76bに連通し、各開口部74に連通する略U字状の冷却通路78が形成される。ポート76aおよび76bは、冷却媒体の入口および出口を構成している。
【0027】
各開口部74には、各半導体素子積層体14a〜14cおよび各整流素子積層体18a〜18cに偏荷重が作用することを阻止するために、複数(6つ)の偏荷重吸収部80が所定角度傾動(揺動)可能に収容される。偏荷重吸収部80は、略立方体形状を有するとともに、冷却通路78に連通して冷却媒体を通流させるためのスプライン孔部82を設ける。なお、冷却通路78の屈曲部に対応して配置される2つの偏荷重吸収部80には、スプライン孔部82と、このスプライン孔部82に直交するスプライン孔部82aとが形成される。
【0028】
本体部72の上下両面に蓋部材86が取り付けられることにより、冷却通路78および開口部74が閉塞されて冷却媒体の漏れを阻止している。蓋部材86は、変形可能でかつ熱伝導性に優れる部材(例えば、リン青銅の薄板)で構成されており、偏荷重吸収部80の下部80aが下側の蓋部材86を変形可能に構成している。
【0029】
加圧機構26は、図6に示すように、板状の本体部90を備える。この本体部90には、半導体素子積層体14a〜14cおよび整流素子積層体18a〜18cとの圧接部位に対応した形状(矩形状)の加圧部92が形成される。
【0030】
この加圧部92の底面は、相当に肉薄な変形部94を構成している(例えば、切削による薄肉形成、または薄板の接合による形成)。本体部90の上面には、各加圧部92を連通する略U字状の溝部96が形成されるとともに、矢印B1方向先端側の加圧部92は、前記本体部90の側面に形成されたポート98a、98bに連通している。本体部90の上面には、各加圧部92および溝部96を囲繞してガスケット用溝部100a、102aが形成される。ガスケット用溝部100a、102aには、ガスケット100、102が配置され、前記ガスケット100、102に積層して蓋部材104が配置される。
【0031】
ポート98aまたは98bからは、耐熱性の液状加圧媒体(例えば、圧油)が供給され、前記ポート98a、98bが、例えば、図示しない盲栓により閉塞されることによって、各加圧部92および溝部96に前記液状加圧媒体が封入される。本体部90および蓋部材104は、例えば、SUS材で形成される。
【0032】
図1に示すように、第1冷却機構22、第2冷却機構24および加圧機構26には、矢印A方向に貫通して複数のロッド挿入用孔部106が形成される。このロッド挿入用孔部106は、各半導体素子積層体14a〜14cおよび各整流素子積層体18a〜18cを避ける位置に設定されており、各ロッド挿入用孔部106に締め付け用ロッド108が挿入される。各締め付け用ロッド108の先端にナット110が螺合することにより、圧接型半導体装置10全体には、矢印A方向に所定の締め付け荷重が付与される。
【0033】
このように構成される圧接型半導体装置10の動作について、以下に説明する。
【0034】
まず、圧接型半導体装置10を組み付ける作業について説明する。図4に示すように、第1板状導電部材34の積層部46a〜46cの上面には、IGBT12aのコレクタ28側が載置され、前記第1板状導電部材34の積層部48a〜48cの上面には、ダイオード16aのカソード側が同様に位置決めされて載置される。
【0035】
矢印B方向に3列に配列された各IGBT12aと各ダイオード16aとは、第3板状導電部材38a〜38cを介して接続される。具体的には、矢印B1方向先端に配置されるIGBT12aのエミッタ30側が、第3板状導電部材38aの積層部58の下面に接続されるとともに、ダイオード16aのアノード側が積層部60の下面に接続される。同様に、中央列および矢印B1方向後端に配置される各IGBT12aのエミッタ30側および各ダイオード16aのアノード側は、第3板状導電部材38b、38cの積層部58、60の下面に、それぞれ接続される。
【0036】
各第3板状導電部材38a〜38cの各積層部58、60の上面には、前記下層の組み立てと同様に、各IGBT12bのコレクタ28側と各ダイオード16bのカソード側とが接合される。さらに、矢印B方向に配列される各IGBT12bのエミッタ30側が第2板状導電部材36の積層部46a〜46cの下面に接合される一方、矢印B方向に配列される各ダイオード16bのアノード側が前記第2板状導電部材36の積層部48a〜48cの下面に接合される。
【0037】
これにより、図1に示すように、矢印A方向に積層された半導体素子積層体14a〜14cおよび整流素子積層体18a〜18cが、それぞれ矢印B方向に3列に配列されて固定される。
【0038】
次いで、半導体素子積層体14a〜14cおよび整流素子積層体18a〜18cの上方には、絶縁材20bを介装して第1冷却機構22と加圧機構26とが配置される。
【0039】
そこで、第2冷却機構24、第1冷却機構22および加圧機構26に矢印A方向に貫通して形成される複数のロッド挿入用孔部106に締め付け用ロッド108が挿入され、前記締め付け用ロッド108の先端には、前記加圧機構26側からナット110が螺着される。なお、底面の蓋部材70に予めねじ孔を形成しておき、このねじ孔に締め付け用ロッド108の先端を螺着してもよい。
【0040】
その際、第1冷却機構22および加圧機構26と第2冷却機構24との間には、図示しない締め付け機構を介して所定の締め付け荷重が付与されている。このため、各締め付け用ロッド108にナット110を螺着することによって、半導体素子積層体14a〜14cおよび整流素子積層体18a〜18cには、矢印A方向に所定の締め付け荷重が付与される。
【0041】
このように構成される圧接型半導体装置10では、第3板状導電部材38a〜38cが、例えば、図示しない電気自動車やハイブリッドカーのモータに三相配線(U、VおよびW)されて運転が行われる。
【0042】
この場合、本実施形態では、半導体素子積層体14a〜14cおよび整流素子積層体18a〜18cの積層方向両端に、絶縁材20a、20bを介装して第1および第2冷却機構22、24が設けられている。第1冷却機構22は、図5に示すように、本体部72内に略U字状の冷却通路78が形成されるとともに、半導体素子積層体14a〜14cおよび整流素子積層体18a〜18cに対応して配置されている偏荷重吸収部80には、前記冷却通路78に連通するスプライン孔部82(および82a)が形成されている。一方、第2冷却機構24には、図2に示すように、半導体素子積層体14a〜14cおよび整流素子積層体18a〜18cに沿って冷却通路68が形成されている。
【0043】
このため、冷却通路68、78に冷却媒体が供給されることにより、半導体素子積層体14a〜14cおよび整流素子積層体18a〜18cは、この冷却媒体を介して強制的かつ確実に冷却され、特に大電力化による熱影響を良好に阻止することができる。従って、放熱性が有効に向上し、電流容量の増大を図ることが可能になるという効果が得られる。
【0044】
しかも、第1冷却機構22に積層して、加圧機構26が設けられている。この加圧機構26は、図6に示すように、半導体素子積層体14a〜14cおよび整流素子積層体18a〜18cに対応して設けられる複数の加圧部92と、前記複数の加圧部92を一体的に連通して加圧媒体を封入する溝部(空間部)96とを備えている。これにより、加圧部92および溝部96に加圧媒体を封入することによって、各加圧部92には、パスカルの原理で前記加圧媒体を介して均等な荷重が付与される。
【0045】
従って、図7に示すように、各加圧部92に対応して積層されている半導体素子積層体14a〜14cおよび整流素子積層体18a〜18cに対し、それぞれ積層方向(矢印A方向)に均等な荷重を付与することが可能になる。このため、IGBT12a、12b同士およびダイオード16a、16b同士の圧接状態を良好に維持することができる。
【0046】
これにより、大電力化による熱影響を抑止するとともに、IGBT12a、12bおよびダイオード16a、16bは、熱抵抗や電気抵抗が有効に減少して安定した素子特性が得られ、コンパクトな構成で、大電力化が確実に図られるという利点が得られる。
【0047】
さらに、第1冷却機構22には、各加圧部92と半導体素子積層体14a〜14cおよび整流素子積層体18a〜18cとの圧接部位に対応して、複数の偏荷重吸収部80が設けられている。このため、積層方向の寸法誤差等に起因して、半導体素子積層体14a〜14cおよび整流素子積層体18a〜18cに偏荷重が作用する際、各偏荷重吸収部80が開口部74内で傾動(揺動)して前記偏荷重を良好に吸収することが可能になる(図7参照)。従って、半導体素子積層体14a〜14cおよび整流素子積層体18a〜18cに対し、積層方向に均等な荷重を確実に付与することができる。
【0048】
このように、本実施形態では、半導体素子積層体14a〜14cおよび整流素子積層体18a〜18cの両面から第1および第2冷却機構22、24を介して放熱が行われるため、全体としての放熱性が有効に向上する。しかも、それぞれの接合面が全て圧接で構成されるため、ダイボンディングやワイヤボンディング等による構成に比べて、設備が簡素化するとともに破壊等のおそれがなく、信頼性が有効に向上する。さらにまた、配線部が大幅に削減されるため、内部インダクタンスが小さくなり、高温化での使用が容易に図られて電流容量の増大が可能になる等の効果が得られる。
【0049】
【発明の効果】
本発明に係る圧接型半導体装置では、第1および第2冷却機構が、冷却媒体を供給して半導体素子積層体および整流素子積層体を積層方向両側から強制的かつ確実に放熱させることができ、大電力化による熱影響を良好に抑止することができる。
【0050】
しかも、加圧機構の作用下に、複数配置された各半導体素子積層体および各整流素子積層体に対し、それぞれ積層方向に均等な荷重を付与することが可能になる。このため、半導体素子同士および整流素子同士の圧接状態を良好に維持することができ、半導体素子および整流素子は、熱抵抗や電気抵抗が有効に減少して安定した素子特性が得られる。これにより、コンパクトな構成で、大電力化が確実に図られる。
【図面の簡単な説明】
【図1】本発明の実施形態に係る圧接型半導体装置の要部概略斜視説明図である。
【図2】前記圧接型半導体装置の一部断面側面図である。
【図3】前記圧接型半導体装置のモジュール回路図である。
【図4】前記圧接型半導体装置の要部分解斜視図である。
【図5】前記圧接型半導体装置を構成する第1冷却機構の分解斜視説明図である。
【図6】前記圧接型半導体装置を構成する加圧機構の分解斜視説明図である。
【図7】前記第1冷却機構および前記加圧機構の一部動作説明図である。
【符号の説明】
10…圧接型半導体装置 12a、12b…IGBT
14a〜14c…半導体素子積層体 16a、16b…ダイオード
18a〜18c…整流素子積層体 20a、20b、44…絶縁材
22、24…冷却機構 26…加圧機構
28…コレクタ 30…エミッタ
32…ゲート
34、36、38a〜38c…板状導電部材
46a〜46c、48a〜48c、58、60…積層部
50、56、62…外部電力端子 52、54、64…連結部
66、72、90…本体部 68、78…冷却通路
70、86、104…蓋部材 74…開口部
80…偏荷重吸収部 82、82a…スプライン孔部
92…加圧部 96…溝部
108…締め付け用ロッド
Claims (3)
- 複数の半導体素子を積層した半導体素子積層体と、複数の整流素子を積層した整流素子積層体とが、それぞれ複数配置されるとともに、積層方向に加圧保持される圧接型半導体装置であって、
前記半導体素子積層体および前記整流素子積層体の積層方向両端に絶縁材を介装して設けられ、冷却媒体を供給して該半導体素子積層体および該整流素子積層体を冷却するための第1および第2冷却機構と、
少なくとも積層方向一端に設けられ、複数配置された各半導体素子積層体および各整流素子積層体に対し、それぞれ積層方向に均等な荷重を付与するための加圧機構と、
を備えることを特徴とする圧接型半導体装置。 - 請求項1記載の圧接型半導体装置において、前記加圧機構は、複数配置された各半導体素子積層体および各整流素子積層体に対応して設けられる複数の加圧部と、
前記複数の加圧部を一体的に連通して加圧媒体を封入する空間部と、
を備えることを特徴とする圧接型半導体装置。 - 請求項2記載の圧接型半導体装置において、前記加圧機構は、前記加圧部と前記各半導体素子積層体および前記各整流素子積層体との圧接部位に対応して設けられ、偏荷重を吸収して該各半導体素子積層体および該各整流素子積層体に積層方向に均等荷重を付与可能にする複数の偏荷重吸収部を備えることを特徴とする圧接型半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002319906A JP2004158485A (ja) | 2002-11-01 | 2002-11-01 | 圧接型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002319906A JP2004158485A (ja) | 2002-11-01 | 2002-11-01 | 圧接型半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004158485A true JP2004158485A (ja) | 2004-06-03 |
Family
ID=32800992
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002319906A Pending JP2004158485A (ja) | 2002-11-01 | 2002-11-01 | 圧接型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004158485A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3598628A1 (de) * | 2018-07-17 | 2020-01-22 | Siemens Aktiengesellschaft | Halbleiteranordnung, schaltmodul mit der halbleiteranordnung und modularer mehrstufenumrichter mit dem schaltmodul |
-
2002
- 2002-11-01 JP JP2002319906A patent/JP2004158485A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3598628A1 (de) * | 2018-07-17 | 2020-01-22 | Siemens Aktiengesellschaft | Halbleiteranordnung, schaltmodul mit der halbleiteranordnung und modularer mehrstufenumrichter mit dem schaltmodul |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4192396B2 (ja) | 半導体スイッチングモジュ−ル及びそれを用いた半導体装置 | |
US7295433B2 (en) | Electronics assembly having multiple side cooling and method | |
US8680666B2 (en) | Bond wireless power module with double-sided single device cooling and immersion bath cooling | |
JP4569473B2 (ja) | 樹脂封止型パワー半導体モジュール | |
JP4423746B2 (ja) | 冷媒冷却型両面冷却半導体装置 | |
JP3850739B2 (ja) | 半導体装置 | |
EP1768243B1 (en) | Inverter device | |
JP2000164800A (ja) | 半導体モジュール | |
US20070236883A1 (en) | Electronics assembly having heat sink substrate disposed in cooling vessel | |
CN108735692B (zh) | 半导体装置 | |
JP6286543B2 (ja) | パワーモジュール装置、電力変換装置およびパワーモジュール装置の製造方法 | |
JP2020072106A (ja) | 半導体装置 | |
JP4935220B2 (ja) | パワーモジュール装置 | |
US20230187311A1 (en) | Semiconductor device and manufacturing method thereof | |
CN109196637B (zh) | 半导体装置 | |
US7324342B2 (en) | Electronics assembly and electronics package carrier therefor | |
JP5392196B2 (ja) | 半導体装置 | |
JP2004158489A (ja) | 圧接型半導体装置 | |
JP2009021445A (ja) | インバータ装置 | |
US20170178997A1 (en) | Metal slugs for double-sided cooling of power module | |
JP2004158485A (ja) | 圧接型半導体装置 | |
US20130043579A1 (en) | Power semiconductor arrangement, power semiconductor module with multiple power semiconductor arrangements, and module assembly comprising multiple power semiconductor modules | |
JP2004158490A (ja) | 圧接型半導体装置 | |
JP2001024125A (ja) | 平形半導体素子 | |
JP2004158488A (ja) | 圧接型半導体装置 |