JP2004146679A

JP2004146679A - Bipolar type semiconductor device and its manufacturing method

Info

Publication number: JP2004146679A
Application number: JP2002311332A
Authority: JP
Inventors: Sachiko Kawaji; 河路　佐智子; Takahide Sugiyama; 杉山　隆英; Masayasu Ishiko; 石子　雅康; Hiroaki Tanaka; 田中　宏明
Original assignee: Toyota Motor Corp; Toyota Central R&D Labs Inc
Current assignee: Toyota Motor Corp; Toyota Central R&D Labs Inc
Priority date: 2002-10-25
Filing date: 2002-10-25
Publication date: 2004-05-20
Anticipated expiration: 2022-10-25
Also published as: JP4393053B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a bipolar semiconductor device having characteristics exceeding the limits of conventional voltage resistance and ON voltage characteristics. <P>SOLUTION: An IGBT embodying this invention is provided with a collector electrode 2 formed on the rear side of a semiconductor area, a p<SP>+</SP>type collector area 4 brought into contact with the collector electrode 2, an n<SP>-</SP>type drift area 10, a p type area 8 located between the p<SP>+</SP>type collector area 4 and the n<SP>-</SP>type drift area 10 and adjoining the p<SP>+</SP>type collector area 4 through an n<SP>+</SP>type buffer area 6, an emitter electrode 16 formed on the surface side of the semiconductor area, an n<SP>+</SP>type emitter area 18 brought into contact with the emitter electrode 16, p type body areas 12, 14 including an area (which becomes a channel at on time) formed between the n<SP>-</SP>type drift area 10 and the n<SP>+</SP>type emitter area 18, and a gate electrode 22 adjacent to the p<SP>-</SP>type body area 12 through a gate insulating film 20. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】本発明は、バイポーラ型半導体装置とその製造方法に関する。バイポーラ型半導体装置としては、バイポーラトランジスタ、サイリスタ、ダイオード等が例示される。バイポーラトランジスタには、絶縁ゲート型バイポーラトランジスタ（以下では適宜「ＩＧＢＴ」という）、バイポーラモード静電誘導トランジスタ（以下では適宜「ＢＳＩＴ」という）が含まれる。
【０００２】
【従来の技術と発明が解決しようとする課題】バイポーラ型半導体装置の一例として、上記したＩＧＢＴがある。図２２に、従来の３つの構造のＩＧＢＴの耐圧とオン電圧の特性を概略的に示す。図２２のＡは、ドリフト領域とコレクタ領域の間に高不純物濃度のバッファ領域が形成された、いわゆる「パンチスルー構造」のＩＧＢＴの特性を示す。図２２のＢは、低不純物濃度のバッファ領域が形成された、いわゆる「フィールドストップ構造」のＩＧＢＴの特性を示す。図２２のＣは、バッファ領域が形成されていない、いわゆる「ノンパンチスルー構造」のＩＧＢＴの特性を示す。なお、図２２は、各構造のＩＧＢＴのドリフト領域の厚さと比抵抗を一定とした場合の特性を示す。
【０００３】
ＩＧＢＴに例示されるバイポーラ型半導体装置では、耐圧が高く、オン電圧が低いことが本来的には望ましい。パンチスルー構造のＩＧＢＴは、図２２のＡに示すように、耐圧を高くすることができるが、その反面、オン電圧が高くなってしまう。ノンパンチスルー構造のＩＧＢＴは、図２２のＣに示すように、オン電圧を低くすることができるが、その反面、耐圧が低くなってしまう。フィールドストップ構造のＩＧＢＴは、図２２のＢに示すように、パンチスルー構造とノンパンチスルー構造の中間的な特性を示す。
いずれの構造にしても、耐圧を高くしようとすると、オン電圧が高くなってしまい、逆に、オン電圧を低くしようとすると、耐圧が低くなってしまう。このように、耐圧とオン電圧はトレードオフの関係がある。そして、従来のＩＧＢＴにでは、図２２の特性Ａ〜Ｃに示すように、実現できる耐圧とオン電圧に構造上の物理的な限界がある。
【０００４】
ところで、近年は、例えば特許文献１に記載されているようなコレクタ領域を薄くした構造の（特許文献１の例では１μｍ以下）ＩＧＢＴが現れている。コレクタ領域を薄くすると、コレクタ領域の厚さを数百μｍと厚くした場合に比べてターンオフ時間を短くできるという有用な効果が得られる。その反面、コレクタ領域を薄くすると、コレクタ領域から注入できるキャリアの量が少なくなってしまうため、オン電圧が高くなってしまう。
これに対し、オン電圧を低くするための方策として、コレクタ領域の不純物濃度を高くすると、オン電圧を低くすることはできるが、その反面、耐圧が低くなってしまう。これに対し、耐圧を高くするための方策として、上記したように高不純物濃度のバッファ領域が形成されたパンチスルー構造にすることが挙げられる。しかし、パンチスルー構造にすると、上記したように耐圧を高くすることができるが、その反面、オン電圧が高くなってしまう。
このため、コレクタ領域を薄くした構造では、ターンオフ時間を短くできるという利点を享受しながら、オン電圧が高くなってしまうという欠点を、耐圧を低下させずに補える技術の実現が望まれる。
【０００５】
【特許文献１】
特公平６−４８７２９号公報（第２頁、第１図）
【０００６】
以上ではＩＧＢＴを例にして説明したが、上記した問題は、他のバイポーラ型半導体装置についても生じ得る。
【０００７】
本発明は、従来の耐圧とオン電圧の特性の限界を超えた特性を有するバイポーラ型半導体装置を実現することを目的とする。
本発明はまた、ターンオフ時間が短く、しかも、耐圧を高く保持しながらオン電圧が低いバイポーラ型半導体装置を実現することを他の目的とする。
【０００８】
【課題を解決するための手段及び作用と効果】本発明を具現化したバイポーラ型半導体装置は、厚さが１０μｍ以下の第１導電型の第１領域と、第２導電型領域と、第１領域と第２導電型領域の間に位置するとともに、第１領域に第１導電型でない領域を介して隣合う第１導電型の第２領域を備えている。また、本発明を具現化した他のバイポーラ型半導体装置は、厚さが１０μｍ以下の第１導電型の第１領域と、第２導電型領域と、オン状態では第２導電型領域を通って第２導電型キャリアが流入するとともに第１領域から第１導電型でない領域を通って第１導電型キャリアが流入する第１導電型の第２領域を備えている。
【０００９】
これらの半導体装置のように、上記した第２領域を備えると、第２導電型領域（ドリフト領域等）を通って第１導電型の第２領域に流入した第２導電型キャリアが、第２領域に溜められる。第２領域に溜まった第２導電型キャリアの存在が、第１領域（コレクタ領域等）から第２領域、ひいては第２導電型領域への第１導電型キャリアの流入を促進する働きをする。このため、オン電圧を低下させることができる。しかも、第２領域を設けても、第２領域は、第２導電型領域と同様に耐圧保持領域として機能するため、耐圧を低下させることには基本的にならない。また、第１領域の厚さが１０μｍと薄いので、ターンオフ時間も短い。
【００１０】
上記の作用は、第１領域の厚さが数百μｍと厚い場合にも生じ得るが、第１領域の厚さが厚い場合には第１領域からの第１導電型キャリアの供給量が多いため、上記の作用が相対的に小さな効力しか持たない。このため、第２領域を設けることによるオン電圧の低減効果はそれほど現れない。これに対し、これらの半導体装置のように、第１領域の厚さが１０μｍ以下と薄い場合には第１領域からの第１導電型キャリアの供給量が少ないため、上記の作用が相対的に大きな効力を持つ。このため、第２領域を設けることによるオン電圧の低減効果が大きく現れる。
【００１１】
このように、これらの半導体装置によると、ターンオフ時間が短く、しかも、耐圧を高く保持しながらオン電圧を低くすることができる。
別の表現をすると、これらの半導体装置によると、従来の耐圧とオン電圧の特性の限界を超えた特性を得ることができる。
【００１２】
本発明を具現化した他のバイポーラ型半導体装置は、第１導電型の第１領域と、第２導電型領域と、第２導電型領域に接するとともに、第１領域に第１導電型でない領域を介して隣合い、かつ、第１領域の頂面積よりも頂面積が広い第１導電型の第２領域を備えている。また、本発明を具現化した他のバイポーラ型半導体装置は、第１導電型の第１領域と、第２導電型領域と、オン状態では第２導電型領域を通って第２導電型キャリアが流入するとともに第１領域から第１導電型でない領域を通って第１導電型キャリアが流入し、かつ、第１領域の頂面積よりも頂面積が広い第１導電型の第２領域を備えている。
【００１３】
これらの半導体装置では、第２領域の頂面積は、第１領域の頂面積よりも広い。逆にいうと、第１領域の頂面積は、第２領域の頂面積よりも狭い。この場合にも、第１領域の厚さが薄い場合と同様に、第１領域から供給される第１導電型キャリアの量が少なくなる。よって、これらの半導体装置においても、第２領域を備えることで、上記した第１領域の厚さが薄い構造の半導体装置と同様の作用効果を得ることができる。
【００１４】
前記第２領域の厚さは、第１導電型キャリアの拡散長以下であることが好ましい。
前記第２領域を所定高さの領域に面的に広がるように形成してもよいが、第２領域を所定高さの領域に部分的に形成することもできる。第２領域は、ストライプ状やアイランド状に分散して形成してもよい。
前記第２領域の厚さは均一であることがよいが、第２領域の厚さを不均一にすることもできる。
前記第２領域の不純物濃度は均一であってもよいが、濃度勾配を形成することもできる。濃度勾配は、第２領域の厚さ方向の勾配であってもよいし、厚さ方向に垂直な方向の勾配であってもよいし、その両方であってもよいし、その他の方向の勾配であってもよい。
【００１５】
前記第１導電型でない領域は、第２導電型であることが好ましいが、第２導電型でもない真性の半導体領域であってもよい。
前記第２領域は、第２導電型領域の内部（中間高さ等）にも形成できる。
前記第２領域は、他の領域を挟んで複数層形成していてもよい。
【００１６】
本発明は、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）に具現化することもできる。このＩＧＢＴは、半導体領域の一方の主面側に形成されたコレクタ電極と、コレクタ電極に接するとともに厚さが１０μｍ以下の第１導電型のコレクタ領域と、第２導電型のドリフト領域と、コレクタ領域とドリフト領域の間に位置するとともに、コレクタ領域と第１導電型でない領域を介して隣合う第１導電型領域と、半導体領域の他方の主面側に形成されたエミッタ電極と、エミッタ電極に接する第２導電型のエミッタ領域と、ドリフト領域とエミッタ領域の間に形成された領域を含む第１導電型のボディ領域と、ボディ領域にゲート絶縁膜を介して隣合うゲート電極を備えている。
【００１７】
上記ＩＧＢＴは、第１導電型のコレクタ領域に隣接して第２導電型のコレクタショート領域を形成したコレクタショート構造にしてもよい。
【００１８】
本発明は、表面注入型のＩＧＢＴに具現化することもできる。この表面注入型のＩＧＢＴは、半導体領域の一方の主面側に形成されたエミッタ電極と、エミッタ電極に接する第２導電型のエミッタ領域と、第２導電型のドリフト領域と、エミッタ領域とドリフト領域の間に形成された領域を含む第１導電型のボディ領域と、ボディ領域にゲート絶縁膜を介して隣合うゲート電極と、半導体領域の前記一方の主面側に形成された注入ゲート電極と、注入ゲート電極に接する第１導電型のキャリア注入領域と、ドリフト領域に接するとともに、キャリア注入領域に第１導電型でない領域を介して隣合い、かつ、キャリア注入領域の頂面積よりも頂面積が広い第１導電型領域を備えている。
【００１９】
本発明は、バイポーラモード静電誘導トランジスタ（ＢＳＩＴ）に具現化することもできる。このＢＳＩＴは、半導体領域の一方の主面側に形成されたエミッタ電極と、エミッタ電極に接する第２導電型のエミッタ領域と、第２導電型のドリフト領域と、エミッタ領域とドリフト領域の間に形成された領域を含む第１導電型のボディ領域と、エミッタ領域の両側方の位置に形成された第１導電型の第１領域と、半導体領域の前記一方の主面側に形成されているとともに、第１領域に接するゲート電極と、ドリフト領域に接するとともに、第１領域に第１導電型でない領域を介して隣合い、かつ、第１領域の頂面積よりも頂面積が広い第１導電型の第２領域を備えている。
【００２０】
本発明は、サイリスタに具現化することもできる。このサイリスタは、厚さが１０μｍ以下の第１導電型第１領域と、第２導電型第１領域と、第１導電型第１領域と第２導電型第１領域の間に位置するとともに、第１導電型第１領域に第１導電型でない領域を介して隣合う第１導電型第２領域と、第２導電型第１領域に接する第１導電型第３領域と、第１導電型第３領域に接する第２導電型第２領域を備えている。
【００２１】
本発明は、上記したバイポーラ型半導体装置の製造方法にも具現化できる。この製造方法では、第２導電型の半導体基板の一方の主面側から第１導電型不純物のイオン注入を行った後、活性化処理を行うことで、第１導電型の第１領域及び第２領域を形成する。
【００２２】
上記したバイポーラ型半導体装置の製造方法において、第１導電型の第２領域を所定高さの領域に部分的に形成する場合は、第２導電型の半導体基板の一方の主面の一部にマスクを設けた状態でその主面側から第１導電型不純物のイオン注入を行った後、活性化処理を行うことで、第１導電型の第２領域を所定高さの領域に部分的に形成することが好ましい。あるいは、第２導電型の半導体基板の一方の主面側から第１導電型不純物のイオン注入を行った後、レーザを部分的に照射して第１導電型不純物を部分的に活性化させることで、第１導電型の第２領域を部分的に形成することが好ましい。
【００２３】
【発明の実施の形態】
（第１実施例）　図１に示す第１実施例のＩＧＢＴは、半導体領域の裏面側に形成されたコレクタ電極２と、コレクタ電極２に接するｐ^＋型コレクタ領域４と、ｎ⁻型ドリフト領域１０と、ｐ^＋型コレクタ領域４とｎ⁻型ドリフト領域１０の間に位置するとともに、ｐ^＋型コレクタ領域４にｎ^＋型バッファ領域６を介して隣合うｐ型領域８と、半導体領域の表面側に形成されたエミッタ電極１６と、エミッタ電極１６に接するｎ^＋型エミッタ領域１８と、ｎ⁻型ドリフト領域１０とｎ^＋型エミッタ領域１８の間に形成された領域（オン時にチャネルとなる領域）を含むｐ型ボディ領域１２，１４と、ｐ⁻型ボディ領域１２にゲート絶縁膜２０を介して隣合うゲート電極２２を備えている。
図１の断面構造は基本的には紙面垂直方向に連続しているが、図示しない断面でゲート電極２２は外部配線に接続されている。図１に示す断面構造は紙面左右方向に周期的に繰返されている。なお、指示線の指示箇所を明瞭にするために、図面の右半分ではハッチングを省略している。
【００２４】
別の表現をすると、第１実施例のＩＧＢＴは、オン状態では、ｎ^＋型エミッタ領域１８から、ｐ⁻型ボディ領域１２のチャネルとｎ⁻型ドリフト領域１０を通ってｐ型領域８にエレクトロンが流入するとともに、ｐ^＋型コレクタ領域４からｎ^＋型バッファ領域６を通ってｐ型領域８にホールが流入するように構成されている。
【００２５】
さらに別の表現をすると、第１実施例のＩＧＢＴは、コレクタ電極２と、これに接するｐ^＋型コレクタ領域４と、これに接するｎ^＋型バッファ領域６と、これに接するｐ型領域８と、これに接するｎ⁻型ドリフト領域１０と、これに接するｐ型ボディ領域１２，１４と、これに接するｎ^＋型エミッタ領域１８と、ｎ^＋型エミッタ領域１８及びｐ^＋型ボディ領域（コンタクト領域）１４に接するエミッタ電極１６と、ボディ領域１２のうちｎ⁻型ドリフト領域１０とｎ^＋型エミッタ領域１８の間に形成された領域（オン時にチャネルとなる領域）にゲート絶縁膜２０を介して隣合うゲート電極２２を備えている。
【００２６】
ゲート電極２２は、ｎ^＋型エミッタ領域１８とｐ⁻型ボディ領域１２を貫いてｎ⁻型ドリフト領域１０まで達するトレンチ内にゲート絶縁膜２０で覆われた状態で埋込まれたトレンチゲート電極である。
【００２７】
ｐ型領域８は、ほぼ均一な厚さで厚さ方向に垂直な方向（図１の紙面垂直方向及び紙面左右方向）に伸びている。
ｐ型領域８の厚さは、ホールの拡散長以下であることが好ましい。この態様によると、ＩＧＢＴをほぼ確実にオンさせることができる。また、ｐ型領域８の存在がターンオフ時間に与える影響も少ない。
ｐ型領域８の厚さを厚くするほど、ｎ⁻型ドリフト領域１０から流入するエレクトロンを溜められるので、ｐ^＋型コレクタ領域４からのホールの注入を促進でき、オン電圧を低くできる。この意味では、ｐ型領域８の厚さは、ホールの拡散長を上限として、厚ければ厚いほどよい。しかし、ｐ型領域８を厚くし過ぎると、エレクトロンが抜けにくくなるので、ターンオフ時間が長くなる。また、ｐ型領域８を厚くし過ぎると、ｐ型領域８にかかる電界が大きくなり、ウエハ状態のＩＧＢＴを個々のＩＧＢＴに分けたときに、端面から電流がリークする恐れがある。
よって、以上の点を考慮すると、ｐ型領域８の厚さはホールの拡散長の１０分の１以下であることが好ましく、３０分の１以下であることがより好ましい。本実施例では、ホールの拡散長を約１００μｍとみなし、ｐ型領域８の厚さを、ホールの拡散長の１００分の１の約１μｍとしている。
【００２８】
第１実施例では、ｐ型領域８の不純物濃度の分布はほぼ均一である。ｐ型領域８の不純物濃度は、１×１０^１２／ｃｍ^３以上で１×１０^１５／ｃｍ^３以下であることが好ましく、１×１０^１３／ｃｍ^３以上で２×１０^１４／ｃｍ^３以下であることがより好ましい。本実施例では、ｐ型領域８の不純物濃度を約８×１０^１３／ｃｍ^３としている。
【００２９】
ｐ^＋型コレクタ領域４の厚さは、１０μｍ以下であれば、ターンオフ時間を十分に短くすることができる。しかし、薄過ぎると供給できるホールの量が少なくなり過ぎるので、ｐ^＋型コレクタ領域４の厚さは、０．１μｍ以上であることが好ましい。これらを考慮したｐ^＋型コレクタ領域４のより好ましい厚さの範囲は０．１μｍ以上で５μｍ以下であり、よりさらに好ましい厚さの範囲は０．５μｍ以上で１μｍ以下である。本実施例では、ｐ^＋型コレクタ領域４の厚さを約１μｍとしている。
【００３０】
耐圧とオン電圧のトレードオフの関係を考慮すると、ｎ^＋型バッファ領域６の厚さは０．５μｍ以上で１μｍ以下であることが好ましい。ｎ^＋型バッファ領域６の不純物濃度は、１×１０^１５／ｃｍ^３以上で１×１０^１８／ｃｍ^３以下であることが好ましい。本実施例では、ｎ^＋型バッファ領域６の厚さを約１μｍ、不純物濃度を約５×１０^１７／ｃｍ^３としている。
【００３１】
第１実施例のＩＧＢＴの動作を説明する。エミッタ電極１６を接地した状態でゲート電極２２とコレクタ電極２に正電圧を印加して、ＩＧＢＴをオンさせる。すると、ゲート電極２２とゲート絶縁膜２０を介して隣合うｐ⁻型ボディ領域１２にｎ型チャネルが形成される。この結果、エレクトロンがｎ^＋型エミッタ領域１８からｎ型チャネルとｎ⁻型ドリフト領域１０を通ってｐ型領域８に流入する。ｐ型領域８に流入したエレクトロンは、ｐ型領域８とｎ⁻型バッファ領域６の間のポテンシャルの障壁によってｐ型領域８に溜められる。ｐ型領域８に溜まったエレクトロンの存在が、ｐ^＋型コレクタ領域４からｐ型領域８、ひいてはドリフト領域１０へのホールの流入を促進する働きをする。よって、ｎ⁻型ドリフト領域１０でのホールとエレクトロンによる伝導度変調現象を活発化させることができる。このため、このようなｐ型領域８を形成しない場合に比べて、オン電圧を低下させることができる。
第１実施例のように、ｐ型領域８の厚さが薄い場合には、ｐ型領域８からのホールの供給量が少ないため、上記の作用が相対的に大きな効力を持つ。このため、ｐ型領域８を設けることによるオン電圧の低減効果が大きく現れる。
【００３２】
しかも、ｐ型領域８を設けても、ｐ型領域８は、ｎ⁻型ドリフト領域１０と同様に耐圧保持領域として機能するため、耐圧を低下させることには基本的にならない。また、ｐ^＋型コレクタ領域４の厚さが薄いので、エレクトロンがｐ^＋型コレクタ領域４を通って半導体領域の裏面側に抜け易く、ターンオフ時間が短い。従来一般的に用いられていたｐ^＋型コレクタ領域４の厚さが数百μｍと厚い構造では、ターンオフ時間を短くするために、ｎ^＋型バッファ領域６等にキャリアのライフタイムを短くするための欠陥層を形成する場合もあったが、そのような欠陥層を形成しなくても、ターンオフ時間が短い。
【００３３】
第１実施例のＩＧＢＴによると、ターンオフ時間が短く、しかも、耐圧を高く保持しながらオン電圧を低くすることができる。
【００３４】
図２に、第１実施例のＩＧＢＴと、従来の３つの構造のＩＧＢＴの耐圧とオン電圧の特性を概略的に示す。図２のＡ〜Ｃは、〔従来の技術と発明が解決しようとする課題〕の欄で説明した図２２のＡ〜Ｃと同様に、それぞれ「パンチスルー構造」、「フィールドストップ構造」、「ノンパンチスルー構造」のＩＧＢＴの特性を示す。
先に説明したように、従来の３つの構造では、図２の特性Ａ〜Ｃに示すように、実現できる耐圧とオン電圧に構造上の物理的な限界がある。
これに対し、第１実施例によると、上記したように、従来に比べて、耐圧を低下させずにオン電圧を低下させることができる。よって、別の表現をすると、第１実施例によると、図２のＤに示すように、従来の耐圧とオン電圧の特性の限界を超えた特性を得ることができる。
【００３５】
次に、第１実施例のＩＧＢＴの製造方法の一例を図３を参照して説明する。
まず、ｎ⁻型シリコン単結晶基板（ＦＺ基板、ＭＣＺ基板、ＣＺ基板等）２４を用意する（図３（ａ）参照）。なお、ｎ⁻型基板２４は、シリコン基板に限らず、ＳｉＣ等のシリコン系材料や、他の材料によって形成されていてもよい。このｎ⁻型基板２４に、トレンチ、ｐ型ボディ領域１２，１４、ｎ^＋型エミッタ領域１８、エミッタ電極１６を形成する。トレンチには、ゲート絶縁膜２０を介してゲート電極２２を埋め込む（図３（ａ）参照）。
【００３６】
次に、ｎ⁻型基板２４の裏面側からボロン等のｐ型不純物を所定深さの領域にイオン注入する（図３（ｂ）参照）。なお、裏面側からみたときに、このｐ型不純物がイオン注入された領域よりも深い領域であって、かつ、ｐ型ボディ領域１２，１４よりも浅い領域はｎ⁻型ドリフト領域１０となる（図３（ｂ）参照）。次に、ｎ⁻型基板２４の裏面側から、上記したｐ型不純物をイオン注入した領域よりも浅い領域にリン等のｎ型不純物をイオン注入する（図３（ｃ）参照）。次に、ｎ⁻型基板２４の裏面側から、上記したｎ型不純物をイオン注入した領域よりも浅い領域にボロン等のｐ型不純物をイオン注入する（図３（ｄ）参照）。
【００３７】
次に、イオン注入した不純物を活性化させる処理を行う。例えば、熱処理（炉アニール等）を行う。この結果、最初にｐ型不純物をイオン注入した領域にｐ型領域８が形成され、ｎ型不純物をイオン注入した領域にｎ^＋型バッファ領域６が形成され、最後にｐ型不純物をイオン注入した領域にｐ^＋型コレクタ領域４が形成される（図３（ｅ）参照）。次に、ｐ^＋型コレクタ領域４の裏面側に、その裏面に接するようにコレクタ電極２を形成する（図３（ｅ）参照）。
なお、上記の製造方法において、不純物をイオン注入する順序は適宜変更してもよい。
【００３８】
上記の製造方法によると、基板にエピタキシャル層を積層することなく第１実施例のＩＧＢＴを製造できる。一般にエピタキシャル層を形成するのはコスト高となる。これに対し、上記の製造方法によると、安価な基板を用意し、その基板に不純物をイオン注入し、その不純物を活性化させることで各領域を形成できる。このため、低コストで第１実施例のＩＧＢＴを製造できる。
【００３９】
但し、基板に１つ以上のエピタキシャル層を積層することで１つ以上の領域を形成してもよい。例えば、ｐ型ボディ領域１２，１４、ｎ^＋型エミッタ領域１８等を形成した基板に、ｎ⁻型ドリフト領域１０となるエピタキシャル層、ｐ型領域８となるエピタキシャル層、ｎ^＋型バッファ領域６となるエピタキシャル層、ｐ^＋型コレクタ領域４となるエピタキシャル層を順次積層するようにしてもよい。
【００４０】
（第２実施例）　図４に示す第２実施例のＩＧＢＴのように、バッファ領域７をｐ型でもｎ型でもない、真性の半導体領域（ｉ（ｉｎｔｒｉｎｓｉｃ）型領域）によって形成してもよい。
第２実施例によっても、ｐ型領域８にエレクトロンを溜めることができ、そのエレクトロンの存在によってｐ^＋型コレクタ領域４からのホールの注入を促進でき、オン電圧を低減できる。
【００４１】
なお、ｉ型領域の内部にｎ型領域あるいはｐ型領域を部分的に形成してもよい。また、バッファ領域は、ｎ型領域、ｐ型領域、真性の半導体領域に限らず、活性化されていない不純物を含むような領域であってもよい。また、バッファ領域、ｐ型領域８、ｎ⁻型ドリフト領域１０に、キャリアのライフタイムを短縮させる欠陥層が形成されていてもよい。欠陥層を意図的に形成する場合は、プロトンやヘリウム等をイオン注入することで形成するとよい。
【００４２】
（第３実施例）　図５に示す第３実施例のＩＧＢＴのように、ｐ型領域８を下側のｎ⁻型ドリフト領域１０ｘと上側のｎ⁻型ドリフト領域１０ｙの間に形成してもよい。この構成は、１つのｎ⁻型ドリフト領域１０の内部にｐ型領域８が形成されているとも言えるし、２つのｎ⁻型ドリフト領域１０の間にｐ型領域８が形成されているとも言える。
【００４３】
（第４実施例）　図６に示す第４実施例のＩＧＢＴのように、ｎ^＋型バッファ領域６上に、ｐ型領域８とｎ⁻型ドリフト領域１０の互層構造を複数（図６では、ｐ型領域８ａとｎ⁻型ドリフト領域１０ａ、及びｐ⁻型領域８ｂとｎ⁻型ドリフト領域１０ｂの２つ）繰返すようにしてもよい。
第４実施例によると、エレクトロンが溜まる箇所を複数（図６では、ｐ型領域８ａ，８ｂの２つ）にできるので、ｐ^＋型コレクタ領域４からのホールの注入をより促進でき、オン電圧をより低減できる。
【００４４】
（第５実施例）　図７に示す第５実施例のＩＧＢＴでは、ｐ型領域８ｃが、所定高さの領域（この例ではｎ⁻型ドリフト領域１０とｎ^＋型バッファ領域６の間の領域）に部分的に形成されている。より具体的には、ｐ型領域８ｃは、所定高さの領域の紙面垂直方向にストライプ状に形成されているとともに、紙面左右方向に間欠的に形成されている。
【００４５】
第５実施例では、ｐ型領域８ｃが形成されている部分にはエレクトロンが溜まるので、ｐ^＋型コレクタ領域４からのホールの注入を促進できる。よって、オン電圧を低くできる。一方、ｐ型領域８ｃに挟まれたｎ⁻型ドリフト領域１０の部分では、ターンオフ時に、ｎ⁻型ドリフト領域１０側から流入するエレクトロンをｐ^＋型コレクタ領域４側に抜け易くすることができる。よって、ターンオフ時間を短くすることができる。
このため、第５実施例によると、ｐ型領域８ｃの大きさや形状等を調整することで、オン電圧とターンオフ時間をよりきめ細かく設定できる。
【００４６】
次に、第５実施例のＩＧＢＴの製造方法の一例を図８を参照して説明する。
まず、第１実施例の場合と同様に、ｎ⁻型基板２４を用意し、このｎ⁻型基板２４に、ｐ型ボディ領域１２，１４等を形成する（図８（ａ）参照）。次に、ｎ⁻型基板２４の裏面側に所定間隔を置いて間欠的に保護膜２３を形成する。次に、ｎ⁻型基板２４の裏面側からボロン等のｐ型不純物を、保護膜２３の間から、所定深さの領域にイオン注入する。この結果、その所定深さの領域に、ｐ型不純物が部分的にイオン注入される（図８（ａ）参照）。
【００４７】
次に、ｎ⁻型基板２４の裏面側から、上記したｐ型不純物をイオン注入した領域よりも浅い領域にリン等のｎ型不純物をイオン注入する（図８（ｂ）参照）。次に、ｎ⁻型基板２４の裏面側から、上記したｎ型不純物をイオン注入した領域よりも浅い領域にボロン等のｐ型不純物をイオン注入する（図８（ｃ）参照）。次に、イオン注入した不純物を活性化させる処理を行う。例えば、熱処理（炉アニール等）を行う。この結果、所定深さの領域にｐ型領域８ｃが部分的に間欠的に形成されるとともに、ｎ^＋型バッファ領域６、ｐ^＋型コレクタ領域４が形成される（図８（ｄ）参照）。次に、第１実施例の場合と同様に、コレクタ電極２を形成する（図８（ｄ）参照）。
【００４８】
第５実施例のＩＧＢＴの製造方法の他の一例を図９を参照して説明する。
まず、ｎ⁻型基板２４を用意し、このｎ⁻型基板２４に、ｐ型ボディ領域１２，１４等を形成する（図９（ａ）参照）。次に、ｎ⁻型基板２４の裏面側からリン等のｎ型不純物を所定深さの領域にイオン注入する。次に、ｎ⁻型基板２４の裏面側から、上記したｎ型不純物をイオン注入した領域よりも浅い領域にボロン等のｐ型不純物をイオン注入する。次に、イオン注入した不純物を活性化させる処理を行う。この結果、ｎ^＋型バッファ領域６、ｐ^＋型コレクタ領域４が形成される（図９（ａ）参照）。
【００４９】
次に、ｎ⁻型基板２４の裏面側から、ｎ^＋型バッファ領域６よりも深い領域にボロン等のｐ型不純物をイオン注入する（図９（ｂ）参照）。次に、そのｐ型不純物を部分的に活性化させる処理を行う。この例では、ｎ⁻型基板２４の裏面側から、照射面がドット状のＹＡＧレーザやエキシマレーザ等でレーザ光を照射し、ｎ^＋型バッファ領域６よりも深い領域に注入されたｐ型不物を部分的に活性化させる。この結果、所定深さの領域にｐ型領域８ｃが部分的に間欠的に形成される（図９（ｃ）参照）。次に、第１実施例の場合と同様に、コレクタ電極２を形成する（図９（ｃ）参照）。
【００５０】
これらの製造方法によると、比較的容易に、しかも所望の領域に精度良くｐ型領域を部分的に形成することができる。
【００５１】
（第６実施例）　図１０に示す第６実施例のＩＧＢＴでは、ｐ⁻型領域８βの厚さが不均一である。より詳細には、厚さ方向に垂直な方向（図示左右方向）に周期的に厚さを異ならせて形成されている。
第６実施例によっても、第５実施例と類似の作用効果が得られる。即ち、ｐ型領域８βのうち厚い部分にはエレクトロンが溜まり易いので、ｐ^＋型コレクタ領域４からのホールの注入を促進できる。よって、オン電圧を低下させることができる。一方、ｐ型領域８βのうち薄い部分では、ターンオフ時に、ｎ⁻型ドリフト領域１０側から流れてくるエレクトロンをｐ^＋型コレクタ領域４側に抜け易くすることができる。よって、ターンオフ時間を短くすることができる。
このため、ｐ型領域８の厚さ分布を調整することで、オン電圧とターンオフ時間をよりきめ細かく設定できる。
【００５２】
（第７実施例）　図１１に示す第７実施例のＩＧＢＴでは、ｎ⁻型ドリフト領域１０ｘ、１０ｙの間に、厚さが不均一な（より詳細には、厚さ方向に垂直な方向（図示左右方向）に周期的に厚さを異ならせた）ｐ型領域８γが形成されている。
【００５３】
第６及び第７実施例のｐ型領域８β、８γは、例えば以下のようにして形成できる。まず、所定厚さのｐ型領域を厚さ方向に垂直な方向に一様に形成する。次に、厚さを薄くしたい部分にプロトン、重水素、３重水素等をイオン注入する。あるいは、リン等のｎ型不純物をイオン注入してもよい。次に、イオン注入した不純物を活性化させる処理を行い、ｐ型領域の一部をｎ型化することによってｐ型領域の厚さを薄くする。ｐ型領域をｎ型化する部分を周期的に選択することで、厚さ方向に垂直な方向に周期的に厚さが異なるｐ型領域８β、８γを形成できる。
【００５４】
（第８実施例）　図１２に示す第８実施例のＩＧＢＴは、ｐ型領域８αの不純物濃度が厚さ方向に垂直な方向に濃度勾配を有する。
第８実施例によっても、第５及び第６実施例と類似の作用効果が得られる。即ち、ｐ型領域８αのうち、不純物濃度が濃い部分にはエレクトロンが溜まり易いので、ｐ^＋型コレクタ領域４からのホールの注入を促進できる。この結果、オン電圧を低下させることができる。一方、ｐ型領域８αのうち、不純物濃度が薄い部分では、ターンオフ時に、ｎ⁻型ドリフト領域１０側から流れてくるエレクトロンをｐ^＋型コレクタ領域４側に抜け易くすることができる。この結果、ターンオフ時間を短くすることができる。
このため、ｐ型領域８αの濃度勾配の分布を調整することで、オン電圧とターンオフ時間をよりきめ細かく設定できる。
なお、濃度勾配は、厚さ方向に形成されていてもよいし、厚さ方向に垂直な方向と厚さ方向の両方に形成されていてもよいし、その他の方向に形成されていてもよい。
【００５５】
（第９実施例）　図１３に示す第９実施例のＩＧＢＴは、ｐ型領域８αのみならず、ｐ^＋型コレクタ領域４α、ｎ⁻型バッファ領域６α、ｎ⁻型ドリフト領域１０αも濃度勾配を有する。
第９実施例によると、各領域８α、４α、６α、１０αの濃度勾配を調整することで、オン電圧、耐圧、ターンオフ時間等の特性をよりきめ細かく設定できる。
【００５６】
（第１０実施例）　図１４に示す第１０実施例のＩＧＢＴでは、ｐ型領域が中濃度領域８ｘと低濃度領域８ｙによって構成され、これらの領域８ｘ，８ｙが厚さ方向に垂直な方向（図示左右方向）に交互に繰返して形成されている。
第１０実施例によっても、第８実施例と類似の作用効果が得られる。
【００５７】
（第１１実施例）　図１５に示す第１１実施例のＩＧＢＴでは、ｐ^＋型コレクタ領域４に挟まれるように、ｎ^＋型領域３が形成されている。このｎ^＋型領域３は、ｎ^＋型バッファ領域６とコレクタ電極２に接している。このように、第１１実施例は、いわゆるコレクタショート構造となっている。
第１１実施例のようなｎ^＋型領域３を形成すると、ＩＧＢＴのオン時にｐ^＋型コレクタ領域４からのホールの注入を抑制できる。よって、ＩＧＢＴのターンオフ時間をより短くできる。
【００５８】
（第１２実施例）　図１６に示す第１２実施例のＩＧＢＴのように、ｎ^＋型領域３はコレクタ電極２に接していなくてもよい。また、ｎ^＋型バッファ領域６に接していなくてもよい。ｐ^＋型コレクタ領域４中に部分的に形成されていてもよい。これらの場合もコレクタショート構造といえる。
【００５９】
（第１３実施例）　図１７に示す第１３実施例は、本発明を表面注入型ＩＧＢＴに具現化したものである。この表面注入型ＩＧＢＴは、半導体領域の表面側に形成されたエミッタ電極１６と、エミッタ電極１６に接するｎ^＋型エミッタ領域１８と、ｎ⁻型ドリフト領域１０と、ｎ^＋型エミッタ領域とｎ⁻型ドリフト領域１０の間に形成された領域を含むｐ型ボディ領域１２，１４と、ｐ⁻型ボディ領域１２にゲート絶縁膜２０を介して隣合うゲート電極２２と、半導体領域の表面側に形成された注入ゲート電極５０と、注入ゲート電極５０に接するｐ^＋型ホール注入領域５２と、ｎ⁻型ドリフト領域１０に接するとともに、ｐ^＋型ホール注入領域５２にｎ⁻型ドリフト領域１０を介して隣合い、かつ、ｐ^＋型ホール注入領域５２の頂面積Ｍ１よりも広い頂面積Ｍ２（実際にはＭ２よりもさらに広い）を持つｐ型領域８を備えている。本実施例では、ｐ^＋型ホール注入領域５２の深さ（拡散深さ）は、１〜５μｍである。
【００６０】
このＩＧＢＴでは、表面側に注入ゲート電極５０とｐ^＋型ホール注入領域５２、及びエミッタ電極１６とｎ^＋型エミッタ領域１８が形成されており、表面側からホールとエレクトロンの両方が注入される構造となっている。
このＩＧＢＴでは、第１実施例等のＩＧＢＴのようなｎ^＋型バッファ領域６に接するｐ^＋型コレクタ領域は形成されていない。ｎ^＋型バッファ領域６の裏面に直接に電極２が接している。
【００６１】
第１３実施例のように、基板の片面側（この例では表面側）からホールとエレクトロンの両方を注入する構造では、図１に示した第１実施例のように基板の表面側と裏面側からそれぞれエレクトロンとホールを注入する構造であり、裏面側の全体に広がったコレクタ領域４からホールを注入する構造に比べると、図１７に示すように、ホールを注入する領域５２の頂面積Ｍ１を小さくせざるを得ない。また、このホール注入領域５２の拡散深さもそれほど深くできない。よって、ホール注入領域５２から供給されるホールの量も少ない。このため、第１３実施例によると、第１実施例と同様に、ｐ型領域８を設けることによるオン電圧の低減効果が大きく得られ、第１実施例と類似の作用効果が得られる。
【００６２】
（第１４実施例）　図１８に示す第１４実施例は、本発明をＢＳＩＴに具現化したものである。このＢＳＩＴは、半導体領域の表面側に形成されたエミッタ電極５４と、エミッタ電極５４に接するｎ^＋型エミッタ領域５６と、ｎ⁻型ドリフト領域１０と、ｎ^＋型エミッタ領域５６とｎ⁻型ドリフト領域１０の間に形成された領域を含むｐ⁻型ボディ領域１２と、ｎ^＋型エミッタ領域５６の両側方の位置に形成されたｐ^＋型ホール注入領域５９と、半導体領域の表面側に形成されているとともに、ｐ^＋型ホール注入領域５９に接するゲート電極５８と、ｎ⁻型ドリフト領域１０に接するとともに、ｐ^＋型ホール注入領域５９にｎ⁻型ドリフト領域１０を介して隣合い、かつ、ｐ^＋型ホール注入領域５９の頂面積Ｍ３よりも広い頂面積Ｍ４（実際にはＭ４よりもさらに広い）を持つｐ型領域８を備えている。
このＢＳＩＴでも、第１３実施例の表面注入型ＩＧＢＴと同様に、ｐ^＋型コレクタ領域は形成されていない。また、第１実施例のようなトレンチゲート電極は設けられていない。
【００６３】
第１４実施例の場合も、第１３実施例と同様に、ホール注入領域５９から供給されるホールの量は少ない。このため、第１４実施例によると、第１実施例と同様に、ｐ型領域８を設けることによるオン電圧の低減効果が大きく得られ、第１実施例と類似の作用効果が得られる。
【００６４】
（第１５実施例）　図１９に示す第１５実施例は、本発明をサイリスタに具現化したものである。このサイリスタは、電極３２と、電極３２に接するｐ^＋型第１領域３４と、ｎ⁻型第１領域４０と、ｐ^＋型第１領域３４とｎ⁻型第１領域４０の間に位置するとともに、ｐ^＋型第１領域３４にｎ^＋型バッファ領域３６を介して隣合うｐ型第２領域３８と、ｎ⁻型第１領域４０に接するｐ型第３領域４２，４４と、ｐ⁻型第３領域４２に接するｎ^＋型第２領域４６と、ｎ^＋型第２領域４６に接する電極４８を備えている。ｐ^＋型第１領域３４、ｎ^＋型バッファ領域３６、ｐ型第２領域３８の厚さや不純物濃度はそれぞれ、第１実施例（図１参照）のｐ^＋型コレクタ領域４、ｎ^＋型バッファ領域６、ｐ型領域８の厚さや不純物濃度と同様に設定すればよい。
【００６５】
第１５実施例のｐ^＋型第１領域３４も、第１実施例（図１参照）のｐ^＋型コレクタ領域４と同様に薄いので、ｐ^＋型第１領域３４から供給されるホールの量は少ない。このため、第１５実施例によると、第１実施例と同様に、ｐ型第２領域３８を設けることによるオン電圧の低減効果が大きく得られ、第１実施例と類似の作用効果が得られる。
【００６６】
（第１６実施例）　図２０に示す第１６実施例は、本発明をダイオードに具現化したものである。このダイオードは、ｐ^＋型第１領域１２と、ｎ^＋型第２領域６と、ｐ^＋型第１領域１２とｎ^＋型第２領域６の間に位置するとともに、ｐ^＋型第１領域１２にｎ⁻型第１領域１０を介して隣合うｐ型第２領域８を備えている。ｐ^＋型第１領域１２とｐ型第２領域８の厚さや不純物濃度はそれぞれ、第１実施例（図１参照）のｐ^＋型コレクタ領域４とｐ型領域８の厚さや不純物濃度と同様に設定すればよい。
【００６７】
第１６実施例のｐ^＋型第１領域１２も、第１実施例のｐ^＋型コレクタ領域４（図１参照）と同様に薄いので、ｐ^＋型第１領域１２から供給されるホールの量は少ない。このため、第１６実施例によると、第１実施例と同様に、ｐ型第２領域８を設けることによるオン電圧の低減効果が大きく得られ、第１実施例と類似の作用効果が得られる。
【００６８】
（第１７実施例）　図２１に示す第１７実施例も、本発明をダイオードに具現化したものである。このダイオードは、ｐ^＋型第１領域４と、ｎ⁻型領域１０と、ｐ^＋型第１領域４とｎ⁻型領域１０の間に位置するとともに、ｐ^＋型第１領域４にｎ^＋型領域６を介して隣合うｐ型第２領域８を備えている。ｐ^＋型第１領域４、ｎ^＋型バッファ領域６、ｐ型第２領域８の厚さや不純物濃度はそれぞれ、第１実施例（図１参照）のｐ^＋型コレクタ領域４、ｎ^＋型バッファ領域６、ｐ型領域８の厚さや不純物濃度と同様に設定すればよい。
【００６９】
第１７実施例のｐ^＋型第１領域４も、第１実施例（図１参照）のｐ^＋型コレクタ領域４と同様に薄いので、ｐ^＋型第１領域４から供給されるホールの量は少ない。このため、第１７実施例によると、第１実施例と同様に、ｐ型第２領域８を設けることによるオン電圧の低減効果が大きく得られ、第１実施例と類似の作用効果が得られる。
【００７０】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本発明は、上記したＩＧＢＴ等に限らず、基本的な構造のバイポーラトランジスタに具現化することもできる。
本発明は上記したように、ＩＧＢＴ等の電圧駆動型素子や、サイリスタ等の電流駆動型素子の両方に適用できる。
本発明は上記したように、半導体領域の表裏両面から別個に第１導電型キャリアと第２導電型キャリアが注入されて伝導度変調が生じる素子（第１実施例等のＩＧＢＴ、第１５実施例のサイリスタ、第１６実施例等のダイオード等）と、半導体領域の片面から第１導電型キャリアと第２導電型キャリアの両方が注入されて伝導度変調が生じる素子（第１３実施例の表面注入型ＩＧＢＴ、第１４実施例のＢＳＩＴ等）の両方に適用できる。
上記の多くの実施例ではトレンチゲート構造を採用しているが、プレーナゲート構造の場合にも適用することができる。
上記実施例の構造では、導電型のｐとｎを入換えてもよいのは勿論である。
【００７１】
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【図１】本発明の第１実施例のＩＧＢＴの断面図を示す。
【図２】第１実施例と従来の３つの構造のＩＧＢＴの耐圧とオン電圧の特性を概略的に示す。
【図３】本発明の第１実施例のＩＧＢＴの製造方法の一例の説明図を示す。
【図４】本発明の第２実施例のＩＧＢＴの断面図を示す。
【図５】本発明の第３実施例のＩＧＢＴの断面図を示す。
【図６】本発明の第４実施例のＩＧＢＴの断面図を示す。
【図７】本発明の第５実施例のＩＧＢＴの断面図を示す。
【図８】本発明の第５実施例のＩＧＢＴの製造方法の一例の説明図を示す。
【図９】本発明の第５実施例のＩＧＢＴの製造方法の他の一例の説明図を示す。
【図１０】本発明の第６実施例のＩＧＢＴの断面図を示す。
【図１１】本発明の第７実施例のＩＧＢＴの断面図を示す。
【図１２】本発明の第８実施例のＩＧＢＴの断面図を示す。
【図１３】本発明の第９実施例のＩＧＢＴの断面図を示す。
【図１４】本発明の第１０実施例のＩＧＢＴの断面図を示す。
【図１５】本発明の第１１実施例のＩＧＢＴの断面図を示す。
【図１６】本発明の第１２実施例のＩＧＢＴの断面図を示す。
【図１７】本発明の第１３実施例の表面注入型ＩＧＢＴの断面図を示す。
【図１８】本発明の第１４実施例のＢＳＩＴの断面図を示す。
【図１９】本発明の第１５実施例のサイリスタの断面図を示す。
【図２０】本発明の第１６実施例のダイオードの断面図を示す。
【図２１】本発明の第１７実施例のダイオードの断面図を示す。
【図２２】従来の３つの構造のＩＧＢＴの耐圧とオン電圧の特性を概略的に示す。
【符号の説明】
２：コレクタ電極
４：ｐ^＋型コレクタ領域
６：ｎ^＋型バッファ領域
８：ｐ型領域
１０：ｎ⁻型ドリフト領域
１２，１４：ｐ型ボディ領域
１６：エミッタ電極
１８：ｎ^＋型エミッタ領域
２０：ゲート絶縁膜
２２：ゲート電極[0001]
The present invention relates to a bipolar semiconductor device and a method of manufacturing the same. Examples of the bipolar semiconductor device include a bipolar transistor, a thyristor, and a diode. The bipolar transistor includes an insulated gate bipolar transistor (hereinafter appropriately referred to as “IGBT”) and a bipolar mode electrostatic induction transistor (hereinafter appropriately referred to as “BSIT”).
[0002]
2. Description of the Related Art The IGBT described above is an example of a bipolar semiconductor device. FIG. 22 schematically shows the characteristics of the breakdown voltage and the on-voltage of the conventional three-structure IGBT. FIG. 22A shows the characteristics of a so-called “punch-through structure” IGBT in which a buffer region having a high impurity concentration is formed between the drift region and the collector region. FIG. 22B shows the characteristics of a so-called “field stop structure” IGBT in which a buffer region with a low impurity concentration is formed. FIG. 22C shows the characteristics of a so-called “non-punch-through structure” IGBT in which a buffer region is not formed. FIG. 22 shows characteristics when the thickness and specific resistance of the drift region of the IGBT of each structure are constant.
[0003]
In a bipolar semiconductor device exemplified by an IGBT, it is originally desirable that the withstand voltage is high and the on-voltage is low. As shown in FIG. 22A, the IGBT having the punch-through structure can increase the withstand voltage, but on the other hand, the on-voltage increases. An IGBT having a non-punch-through structure can lower the on-voltage as shown in FIG. 22C, but on the other hand, has a lower breakdown voltage. As shown in FIG. 22B, the IGBT having the field stop structure exhibits intermediate characteristics between the punch-through structure and the non-punch-through structure.
In either structure, an increase in the withstand voltage results in an increase in the on-voltage, and a decrease in the on-voltage results in a decrease in the withstand voltage. Thus, there is a trade-off relationship between the breakdown voltage and the on-voltage. Then, in the conventional IGBT, there are physical limitations on the achievable breakdown voltage and on-voltage as shown by characteristics A to C in FIG.
[0004]
By the way, in recent years, IGBTs having a structure in which the collector region is made thin (for example, 1 μm or less in the example of Patent Document 1) as described in Patent Document 1 have appeared. When the collector region is thinned, a useful effect that the turn-off time can be shortened as compared with a case where the thickness of the collector region is increased to several hundred μm is obtained. On the other hand, when the collector region is thinned, the amount of carriers that can be injected from the collector region decreases, and the on-voltage increases.
On the other hand, when the impurity concentration of the collector region is increased as a measure for reducing the on-state voltage, the on-state voltage can be reduced, but the withstand voltage is reduced. On the other hand, as a measure for increasing the breakdown voltage, there is a punch-through structure in which the buffer region with a high impurity concentration is formed as described above. However, when the punch-through structure is used, the breakdown voltage can be increased as described above, but on the other hand, the ON voltage increases.
For this reason, in a structure in which the collector region is made thin, it is desired to realize a technique capable of compensating for the disadvantage that the ON voltage is increased without reducing the withstand voltage, while enjoying the advantage that the turn-off time can be shortened.
[0005]
[Patent Document 1]
Japanese Patent Publication No. 6-48729 (page 2, FIG. 1)
[0006]
Although the IGBT has been described above as an example, the above problem may occur in other bipolar semiconductor devices.
[0007]
SUMMARY OF THE INVENTION An object of the present invention is to realize a bipolar semiconductor device having characteristics exceeding conventional limits of withstand voltage and on-voltage characteristics.
Another object of the present invention is to realize a bipolar semiconductor device having a short turn-off time and a low on-voltage while maintaining a high withstand voltage.
[0008]
SUMMARY OF THE INVENTION A bipolar semiconductor device embodying the present invention has a first conductive type region having a thickness of 10 μm or less, a second conductive type region, and a first conductive type region. A second region of the first conductivity type is provided between the region and the region of the second conductivity type, and the second region of the first conductivity type is adjacent to the first region via a region other than the first conductivity type. Another bipolar semiconductor device embodying the present invention includes a first conductive type region having a thickness of 10 μm or less, a second conductive type region, and a second conductive type region in an ON state. A second region of the first conductivity type is provided, in which the second conductivity type carrier flows and the first conductivity type carrier flows from the first region through a region other than the first conductivity type.
[0009]
When the above-described second region is provided as in these semiconductor devices, the second conductivity type carrier flowing into the second region of the first conductivity type through the second conductivity type region (drift region or the like) becomes the second conductivity type. Stored in the area. The presence of the second conductivity type carriers accumulated in the second region functions to promote the inflow of the first conductivity type carriers from the first region (collector region or the like) to the second region, and further to the second conductivity type region. For this reason, the ON voltage can be reduced. In addition, even if the second region is provided, the second region functions as a withstand voltage holding region similarly to the second conductivity type region, and thus does not basically reduce the withstand voltage. Further, since the thickness of the first region is as thin as 10 μm, the turn-off time is short.
[0010]
The above-described action can occur even when the thickness of the first region is as large as several hundred μm. However, when the thickness of the first region is large, the supply amount of the first conductivity type carrier from the first region is large. Therefore, the above action has only a relatively small effect. For this reason, the effect of reducing the on-state voltage by providing the second region does not appear so much. On the other hand, when the thickness of the first region is as thin as 10 μm or less as in these semiconductor devices, the supply amount of the first conductivity type carrier from the first region is small. Has great efficacy. For this reason, the effect of reducing the on-state voltage by providing the second region is significant.
[0011]
As described above, according to these semiconductor devices, the turn-off time is short, and the on-voltage can be reduced while keeping the breakdown voltage high.
In other words, according to these semiconductor devices, it is possible to obtain characteristics exceeding the conventional limits of the withstand voltage and on-voltage characteristics.
[0012]
Another bipolar semiconductor device embodying the present invention includes a first region of a first conductivity type, a second conductivity type region, and a region that is in contact with the second conductivity type region and is not in the first region. , And a second region of the first conductivity type having a top area larger than the top area of the first region. Further, in another bipolar semiconductor device embodying the present invention, the second conductivity type carrier passes through the first region of the first conductivity type, the second conductivity type region, and the second conductivity type region in the on state. And a second region of the first conductivity type, wherein the first conductivity type carrier flows from the first region through the non-first conductivity type region while flowing in, and the top area is larger than the top area of the first region. I have.
[0013]
In these semiconductor devices, the top area of the second region is larger than the top area of the first region. Conversely, the top area of the first region is smaller than the top area of the second region. Also in this case, as in the case where the thickness of the first region is small, the amount of the first conductivity type carriers supplied from the first region is reduced. Therefore, also in these semiconductor devices, by providing the second region, the same operation and effect as those of the semiconductor device having the structure in which the thickness of the first region is small can be obtained.
[0014]
The thickness of the second region is preferably equal to or less than the diffusion length of the first conductivity type carrier.
The second region may be formed so as to be spread over a region having a predetermined height, but the second region may be formed partially in a region having a predetermined height. The second region may be formed by being dispersed in a stripe shape or an island shape.
The thickness of the second region is preferably uniform, but the thickness of the second region may be non-uniform.
Although the impurity concentration of the second region may be uniform, a concentration gradient may be formed. The concentration gradient may be a gradient in the thickness direction of the second region, a gradient in a direction perpendicular to the thickness direction, or both, or a gradient in another direction. It may be.
[0015]
The region that is not of the first conductivity type is preferably of the second conductivity type, but may be an intrinsic semiconductor region that is not of the second conductivity type.
The second region may be formed inside the second conductivity type region (eg, at an intermediate height).
The second region may be formed in a plurality of layers with another region interposed therebetween.
[0016]
The present invention can be embodied in an insulated gate bipolar transistor (IGBT). The IGBT includes a collector electrode formed on one main surface side of the semiconductor region, a first conductivity type collector region in contact with the collector electrode and having a thickness of 10 μm or less; a second conductivity type drift region; A first conductivity type region located between the region and the drift region and adjacent to the collector region via a region other than the first conductivity type; an emitter electrode formed on the other main surface side of the semiconductor region; A second conductivity type emitter region, a first conductivity type body region including a region formed between the drift region and the emitter region, and a gate electrode adjacent to the body region via a gate insulating film. I have.
[0017]
The IGBT may have a collector short structure in which a collector short region of the second conductivity type is formed adjacent to the collector region of the first conductivity type.
[0018]
The present invention can be embodied in a surface injection type IGBT. The surface injection type IGBT includes an emitter electrode formed on one main surface side of the semiconductor region, a second conductivity type emitter region in contact with the emitter electrode, a second conductivity type drift region, A first conductivity type body region including a region formed between the regions, a gate electrode adjacent to the body region via a gate insulating film, and an injection gate electrode formed on the one main surface side of the semiconductor region A carrier injection region of the first conductivity type in contact with the injection gate electrode, a drift region, a carrier injection region adjacent to the carrier injection region via a region other than the first conductivity type, and a top area larger than the top area of the carrier injection region. A first conductivity type region having a large area is provided.
[0019]
The invention can also be embodied in a bipolar mode static induction transistor (BSIT). The BSIT has an emitter electrode formed on one main surface side of the semiconductor region, a second conductivity type emitter region in contact with the emitter electrode, a second conductivity type drift region, and a region between the emitter region and the drift region. A first conductivity type body region including the formed region; a first conductivity type first region formed on both sides of the emitter region; and a first main surface side of the semiconductor region. In addition, a first conductive layer having a top area larger than a top area of the first region, the gate electrode being in contact with the first region, being in contact with the drift region, being adjacent to the first region via a region other than the first conductivity type, and having a top area larger than the top area of the first region. A second region of the mold is provided.
[0020]
The invention can also be embodied in a thyristor. The thyristor is located between the first region of the first conductivity type having a thickness of 10 μm or less, the first region of the second conductivity type, the first region of the first conductivity type and the first region of the second conductivity type, and A first conductivity type second region adjacent to the first conductivity type first region via a region other than the first conductivity type, a first conductivity type third region in contact with the second conductivity type first region, and a first conductivity type. A second region of the second conductivity type in contact with the third region is provided.
[0021]
The present invention can also be embodied in a method for manufacturing a bipolar semiconductor device as described above. In this manufacturing method, after the first conductivity type impurity is ion-implanted from one main surface side of the second conductivity type semiconductor substrate, an activation process is performed to thereby perform the first conductivity type first region and the first conductivity type first region. Two regions are formed.
[0022]
In the above-described method for manufacturing a bipolar semiconductor device, when the second region of the first conductivity type is partially formed in a region of a predetermined height, a part of one main surface of the semiconductor substrate of the second conductivity type is formed. After performing ion implantation of impurities of the first conductivity type from the main surface side in a state where the mask is provided, an activation process is performed to partially convert the second region of the first conductivity type to a region of a predetermined height. Preferably, it is formed. Alternatively, after the first conductivity type impurity is ion-implanted from one main surface side of the second conductivity type semiconductor substrate, the laser is partially irradiated to partially activate the first conductivity type impurity. Therefore, it is preferable to partially form the second region of the first conductivity type.
[0023]
BEST MODE FOR CARRYING OUT THE INVENTION
(First Embodiment) An IGBT according to a first embodiment shown in FIG. 1 has a collector electrode 2 formed on the back surface side of a semiconductor region and a p contacting the collector electrode 2. ⁺ Type collector region 4 and n ⁻ Type drift region 10 and p ⁺ Type collector region 4 and n ⁻ Between the drift regions 10 and ⁺ N in the mold collector region 4 ⁺ A p-type region 8 adjacent via the type buffer region 6, an emitter electrode 16 formed on the surface side of the semiconductor region, and an n-type electrode ⁺ Type emitter region 18 and n ⁻ Type drift region 10 and n ⁺ P-type body regions 12 and 14 including regions (regions that become channels when turned on) formed between the p-type emitter regions 18; ⁻ A gate electrode 22 adjacent to the mold body region 12 via a gate insulating film 20 is provided.
Although the cross-sectional structure of FIG. 1 is basically continuous in the direction perpendicular to the paper surface, the gate electrode 22 is connected to an external wiring in a cross-section not shown. The cross-sectional structure shown in FIG. 1 is periodically repeated in the left-right direction on the paper. It should be noted that hatching is omitted in the right half of the drawing in order to clarify the designated portions of the designated lines.
[0024]
In other words, the IGBT of the first embodiment has n ⁺ From the emitter region 18 ⁻ Channel of body region 12 and n ⁻ The electrons flow into the p-type region 8 through the drift region 10 and ⁺ Type collector region 4 to n ⁺ It is configured such that holes flow into the p-type region 8 through the type buffer region 6.
[0025]
In other words, the IGBT according to the first embodiment includes a collector electrode 2 and a p electrode in contact with the collector electrode 2. ⁺ Type collector region 4 and n in contact therewith ⁺ Type buffer region 6, ap type region 8 in contact therewith, and an n ⁻ Drift region 10, p-type body regions 12 and 14 in contact therewith, and n ⁺ Type emitter region 18 and n ⁺ Type emitter region 18 and p ⁺ Emitter electrode 16 in contact with mold body region (contact region) 14 and n of body region 12 ⁻ Type drift region 10 and n ⁺ A gate electrode 22 is provided adjacent to a region formed between the mold emitter regions 18 (a region that becomes a channel when turned on) with a gate insulating film 20 interposed therebetween.
[0026]
The gate electrode 22 has n ⁺ Type emitter region 18 and p ⁻ N through the mold body region 12 ⁻ The trench gate electrode is buried in the trench reaching the mold drift region 10 while being covered with the gate insulating film 20.
[0027]
The p-type region 8 has a substantially uniform thickness and extends in a direction perpendicular to the thickness direction (the direction perpendicular to the plane of FIG. 1 and the lateral direction of the plane of FIG. 1).
The thickness of the p-type region 8 is preferably equal to or less than the diffusion length of holes. According to this aspect, the IGBT can be turned on almost certainly. Further, the influence of the presence of the p-type region 8 on the turn-off time is small.
As the thickness of the p-type region 8 increases, n ⁻ Since electrons flowing from the drift region 10 can be accumulated, p ⁺ The injection of holes from the mold collector region 4 can be promoted, and the ON voltage can be reduced. In this sense, the thickness of the p-type region 8 is preferably as thick as possible, up to the diffusion length of the holes. However, if the p-type region 8 is too thick, it becomes difficult for electrons to escape, and the turn-off time becomes longer. If the p-type region 8 is too thick, the electric field applied to the p-type region 8 increases, and when the IGBT in the wafer state is divided into individual IGBTs, there is a possibility that a current leaks from the end face.
Therefore, in consideration of the above points, the thickness of the p-type region 8 is preferably equal to or less than 1/10, more preferably equal to or less than 1/30 of the diffusion length of holes. In this embodiment, the diffusion length of the holes is assumed to be about 100 μm, and the thickness of the p-type region 8 is set to about 1 μm, which is one hundredth of the diffusion length of the holes.
[0028]
In the first embodiment, the distribution of the impurity concentration in the p-type region 8 is substantially uniform. The impurity concentration of the p-type region 8 is 1 × 10 ¹² / Cm ³ 1 x 10 ^Fifteen / Cm ³ It is preferably 1 × 10 ^Thirteen / Cm ³ 2 × 10 ¹⁴ / Cm ³ It is more preferred that: In this embodiment, the impurity concentration of the p-type region 8 is set to about 8 × 10 ^Thirteen / Cm ³ And
[0029]
p ⁺ If the thickness of the mold collector region 4 is 10 μm or less, the turn-off time can be sufficiently reduced. However, if the thickness is too small, the amount of holes that can be supplied becomes too small. ⁺ It is preferable that the thickness of the mold collector region 4 is 0.1 μm or more. P considering these ⁺ The more preferable thickness range of the mold collector region 4 is 0.1 μm or more and 5 μm or less, and the still more preferable thickness range is 0.5 μm or more and 1 μm or less. In this embodiment, p ⁺ The thickness of the mold collector region 4 is about 1 μm.
[0030]
Considering the trade-off relationship between breakdown voltage and on-voltage, ⁺ The thickness of the mold buffer region 6 is preferably 0.5 μm or more and 1 μm or less. n ⁺ The impurity concentration of the type buffer region 6 is 1 × 10 ^Fifteen / Cm ³ 1 x 10 ¹⁸ / Cm ³ The following is preferred. In this embodiment, n ⁺ The thickness of the mold buffer region 6 is about 1 μm and the impurity concentration is about 5 × 10 ¹⁷ / Cm ³ And
[0031]
The operation of the IGBT of the first embodiment will be described. With the emitter electrode 16 grounded, a positive voltage is applied to the gate electrode 22 and the collector electrode 2 to turn on the IGBT. Then, the adjacent p via the gate electrode 22 and the gate insulating film 20 is interposed. ⁻ An n-type channel is formed in mold body region 12. As a result, the electrons become n ⁺ N-type channel and n-type ⁻ It flows into the p-type region 8 through the mold drift region 10. The electrons that have flowed into the p-type region 8 are ⁻ It is stored in the p-type region 8 by the potential barrier between the type buffer regions 6. The presence of electrons accumulated in the p-type region 8 indicates that p ⁺ It serves to promote the inflow of holes from the type collector region 4 to the p-type region 8 and further to the drift region 10. Therefore, n ⁻ The conductivity modulation phenomenon due to holes and electrons in the mold drift region 10 can be activated. Therefore, the on-state voltage can be reduced as compared with the case where the p-type region 8 is not formed.
In the case where the thickness of the p-type region 8 is small as in the first embodiment, the amount of holes supplied from the p-type region 8 is small, so that the above operation has a relatively large effect. Therefore, the effect of reducing the on-state voltage by providing the p-type region 8 appears significantly.
[0032]
Moreover, even if the p-type region 8 is provided, ⁻ Since it functions as a breakdown voltage holding region similarly to the mold drift region 10, it does not basically reduce the breakdown voltage. Also, p ⁺ Since the thickness of the mold collector region 4 is thin, electrons are p ⁺ It easily passes through the mold collector region 4 to the back side of the semiconductor region, and the turn-off time is short. Conventionally commonly used p ⁺ In a structure in which the thickness of the collector region 4 is as large as several hundred μm, in order to shorten the turn-off time, n ⁺ In some cases, a defect layer for shortening the carrier lifetime is formed in the mold buffer region 6 or the like. However, even without forming such a defect layer, the turn-off time is short.
[0033]
According to the IGBT of the first embodiment, the turn-off time is short, and the on-voltage can be reduced while maintaining a high withstand voltage.
[0034]
FIG. 2 schematically shows breakdown voltage and on-voltage characteristics of the IGBT of the first embodiment and the conventional three-structure IGBT. 2A to 2C show the “punch-through structure”, “field stop structure”, and “field stop structure”, respectively, similarly to FIGS. IGBT characteristics of "non-punch through structure".
As described above, in the three conventional structures, there are physical limitations on the achievable breakdown voltage and on-voltage as shown by characteristics A to C in FIG.
On the other hand, according to the first embodiment, as described above, the on-state voltage can be reduced without lowering the breakdown voltage as compared with the related art. Therefore, in other words, according to the first embodiment, as shown in FIG. 2D, it is possible to obtain characteristics exceeding the conventional limits of the withstand voltage and on-voltage characteristics.
[0035]
Next, an example of a method of manufacturing the IGBT of the first embodiment will be described with reference to FIG.
First, n ⁻ A type silicon single crystal substrate (FZ substrate, MCZ substrate, CZ substrate, etc.) 24 is prepared (see FIG. 3A). Note that n ⁻ The mold substrate 24 is not limited to a silicon substrate, and may be formed of a silicon-based material such as SiC or another material. This n ⁻ Trenches, p-type body regions 12, 14, n ⁺ The mold emitter region 18 and the emitter electrode 16 are formed. The gate electrode 22 is buried in the trench via the gate insulating film 20 (see FIG. 3A).
[0036]
Then, n ⁻ A p-type impurity such as boron is ion-implanted from a back surface of the mold substrate 24 into a region having a predetermined depth (see FIG. 3B). When viewed from the back surface side, a region deeper than the region into which the p-type impurity is ion-implanted and shallower than p-type body regions 12 and 14 is n. ⁻ This becomes the mold drift region 10 (see FIG. 3B). Then, n ⁻ An n-type impurity such as phosphorus is ion-implanted from the back side of the mold substrate 24 into a region shallower than the region into which the p-type impurity has been ion-implanted (see FIG. 3C). Then, n ⁻ A p-type impurity such as boron is ion-implanted from the back surface of the mold substrate 24 into a region shallower than the region into which the n-type impurity has been ion-implanted (see FIG. 3D).
[0037]
Next, a process of activating the ion-implanted impurities is performed. For example, heat treatment (furnace annealing or the like) is performed. As a result, a p-type region 8 is first formed in the region where the p-type impurity is ion-implanted, and n-type region 8 is formed in the region where the n-type impurity is ion-implanted. ⁺ Buffer region 6 is formed, and the p-type impurity ⁺ The mold collector region 4 is formed (see FIG. 3E). Then, p ⁺ The collector electrode 2 is formed on the back surface of the mold collector region 4 so as to be in contact with the back surface (see FIG. 3E).
Note that in the above manufacturing method, the order of ion implantation of impurities may be changed as appropriate.
[0038]
According to the above manufacturing method, the IGBT of the first embodiment can be manufactured without laminating an epitaxial layer on a substrate. Generally, forming an epitaxial layer is costly. On the other hand, according to the above manufacturing method, each region can be formed by preparing an inexpensive substrate, ion-implanting impurities into the substrate, and activating the impurities. Therefore, the IGBT of the first embodiment can be manufactured at low cost.
[0039]
However, one or more regions may be formed by laminating one or more epitaxial layers on the substrate. For example, the p-type body regions 12, 14, n ⁺ The substrate on which the type emitter region 18 and the like are formed has n ⁻ Epitaxial layer serving as the p-type drift region 10, epitaxial layer serving as the p-type region 8, n ⁺ Layer which becomes the type buffer region 6, p ⁺ The epitaxial layers to be the mold collector regions 4 may be sequentially stacked.
[0040]
Second Embodiment As in the IGBT of the second embodiment shown in FIG. 4, the buffer region 7 may be formed of an intrinsic semiconductor region (i (intrinsic) type region) that is neither p-type nor n-type. .
Also according to the second embodiment, electrons can be stored in the p-type region 8, and p ⁺ The injection of holes from the mold collector region 4 can be promoted, and the ON voltage can be reduced.
[0041]
Note that an n-type region or a p-type region may be partially formed inside the i-type region. Further, the buffer region is not limited to the n-type region, the p-type region, and the intrinsic semiconductor region, but may be a region containing an unactivated impurity. Further, the buffer region, the p-type region 8, n ⁻ A defect layer for shortening the carrier lifetime may be formed in the mold drift region 10. When the defect layer is intentionally formed, it is preferable to form the defect layer by ion implantation of proton, helium, or the like.
[0042]
Third Embodiment As in the IGBT according to the third embodiment shown in FIG. ⁻ Drift region 10x and upper n ⁻ It may be formed between the mold drift regions 10y. This configuration has one n ⁻ It can be said that the p-type region 8 is formed inside the ⁻ It can be said that the p-type region 8 is formed between the mold drift regions 10.
[0043]
Fourth Embodiment As in the IGBT of the fourth embodiment shown in FIG. ⁺ A p-type region 8 and an n-type ⁻ The drift structure 10 includes a plurality of alternate layer structures (in FIG. 6, the p-type regions 8a and n ⁻ Type drift region 10a and p ⁻ Mold region 8b and n ⁻ (Two of the mold drift regions 10b) may be repeated.
According to the fourth embodiment, a plurality of locations (two in FIG. 6, two p-type regions 8 a and 8 b) where electrons collect can be provided. ⁺ Hole injection from the mold collector region 4 can be further promoted, and the ON voltage can be further reduced.
[0044]
Fifth Embodiment In the IGBT of the fifth embodiment shown in FIG. 7, the p-type region 8c is formed of a region having a predetermined height (n in this example). ⁻ Type drift region 10 and n ⁺ (The region between the mold buffer regions 6). More specifically, the p-type region 8c is formed in a stripe shape in a direction perpendicular to the paper surface of a region of a predetermined height, and is formed intermittently in the left-right direction on the paper surface.
[0045]
In the fifth embodiment, electrons accumulate in the portion where the p-type region 8c is formed. ⁺ The injection of holes from the mold collector region 4 can be promoted. Therefore, the ON voltage can be reduced. On the other hand, n between the p-type regions 8c ⁻ In the portion of the type drift region 10, at the time of turn-off, n ⁻ Electrons flowing from the drift region 10 side are p ⁺ The mold collector region 4 can be easily pulled out. Therefore, the turn-off time can be shortened.
Therefore, according to the fifth embodiment, the on-voltage and the turn-off time can be set more finely by adjusting the size and shape of the p-type region 8c.
[0046]
Next, an example of a method of manufacturing the IGBT of the fifth embodiment will be described with reference to FIG.
First, as in the case of the first embodiment, n ⁻ A mold substrate 24 is prepared and this n ⁻ The p-type body regions 12, 14 and the like are formed on the mold substrate 24 (see FIG. 8A). Then, n ⁻ The protective film 23 is formed intermittently at a predetermined interval on the back side of the mold substrate 24. Then, n ⁻ A p-type impurity such as boron is ion-implanted from a back surface of the mold substrate 24 into a region having a predetermined depth from between the protective films 23. As a result, a p-type impurity is partially ion-implanted into the region having the predetermined depth (see FIG. 8A).
[0047]
Then, n ⁻ An n-type impurity such as phosphorus is ion-implanted from the back surface of the mold substrate 24 into a region shallower than the region into which the p-type impurity has been ion-implanted (see FIG. 8B). Then, n ⁻ A p-type impurity such as boron is ion-implanted from the back side of the mold substrate 24 into a region shallower than the region into which the n-type impurity has been ion-implanted (see FIG. 8C). Next, a process of activating the ion-implanted impurities is performed. For example, heat treatment (furnace annealing or the like) is performed. As a result, the p-type region 8c is partially formed intermittently in the region of the predetermined depth, ⁺ Type buffer area 6, p ⁺ The mold collector region 4 is formed (see FIG. 8D). Next, as in the case of the first embodiment, the collector electrode 2 is formed (see FIG. 8D).
[0048]
Another example of the method of manufacturing the IGBT of the fifth embodiment will be described with reference to FIG.
First, n ⁻ A mold substrate 24 is prepared and this n ⁻ The p-type body regions 12, 14 and the like are formed on the mold substrate 24 (see FIG. 9A). Then, n ⁻ An n-type impurity such as phosphorus is ion-implanted from a back surface of the mold substrate 24 into a region having a predetermined depth. Then, n ⁻ A p-type impurity such as boron is ion-implanted from the back side of the mold substrate 24 into a region shallower than the region where the n-type impurity is ion-implanted. Next, a process of activating the ion-implanted impurities is performed. As a result, n ⁺ Type buffer area 6, p ⁺ The mold collector region 4 is formed (see FIG. 9A).
[0049]
Then, n ⁻ From the back side of the mold substrate 24, n ⁺ A p-type impurity such as boron is ion-implanted into a region deeper than the mold buffer region 6 (see FIG. 9B). Next, a process for partially activating the p-type impurity is performed. In this example, n ⁻ A laser beam is irradiated from the back side of the mold substrate 24 with a dot-shaped YAG laser or excimer laser or the like, and n ⁺ The p-type impurity implanted into the region deeper than the mold buffer region 6 is partially activated. As a result, the p-type region 8c is partially and intermittently formed in the region having the predetermined depth (see FIG. 9C). Next, the collector electrode 2 is formed as in the case of the first embodiment (see FIG. 9C).
[0050]
According to these manufacturing methods, a p-type region can be formed relatively easily and partially in a desired region with high accuracy.
[0051]
Sixth Embodiment In the IGBT of the sixth embodiment shown in FIG. ⁻ The thickness of the mold region 8β is not uniform. More specifically, it is formed such that the thickness is periodically varied in a direction perpendicular to the thickness direction (the left-right direction in the drawing).
According to the sixth embodiment, the same operation and effect as those of the fifth embodiment can be obtained. That is, electrons tend to accumulate in a thick portion of the p-type region 8β, ⁺ The injection of holes from the mold collector region 4 can be promoted. Therefore, the on-voltage can be reduced. On the other hand, in the thin portion of the p-type region 8β, n ⁻ Electrons flowing from the drift region 10 side are p ⁺ The mold collector region 4 can be easily pulled out. Therefore, the turn-off time can be shortened.
Therefore, by adjusting the thickness distribution of the p-type region 8, the on-voltage and the turn-off time can be set more finely.
[0052]
Seventh Embodiment In the IGBT of the seventh embodiment shown in FIG. ⁻ Between the mold drift regions 10x and 10y, a p-type region 8γ having a non-uniform thickness (more specifically, a thickness that is periodically varied in a direction perpendicular to the thickness direction (horizontal direction in the drawing)) is formed. Is formed.
[0053]
The p-type regions 8β and 8γ of the sixth and seventh embodiments can be formed, for example, as follows. First, a p-type region having a predetermined thickness is formed uniformly in a direction perpendicular to the thickness direction. Next, protons, deuterium, tritium, and the like are ion-implanted into portions where the thickness is to be reduced. Alternatively, an n-type impurity such as phosphorus may be ion-implanted. Next, a process for activating the ion-implanted impurity is performed, and a portion of the p-type region is made n-type, thereby reducing the thickness of the p-type region. By periodically selecting a portion for converting the p-type region into the n-type, p-type regions 8β and 8γ having different thicknesses periodically in a direction perpendicular to the thickness direction can be formed.
[0054]
Eighth Embodiment In the IGBT of the eighth embodiment shown in FIG. 12, the impurity concentration of the p-type region 8α has a concentration gradient in a direction perpendicular to the thickness direction.
According to the eighth embodiment, the same operation and effect as those of the fifth and sixth embodiments can be obtained. That is, since electrons easily accumulate in a portion having a high impurity concentration in the p-type region 8α, p ⁺ The injection of holes from the mold collector region 4 can be promoted. As a result, the ON voltage can be reduced. On the other hand, in the portion where the impurity concentration is low in the p-type region ⁻ Electrons flowing from the drift region 10 side are p ⁺ The mold collector region 4 can be easily pulled out. As a result, the turn-off time can be shortened.
Therefore, by adjusting the distribution of the concentration gradient in the p-type region 8α, the on-voltage and the turn-off time can be set more finely.
The concentration gradient may be formed in the thickness direction, may be formed in both the direction perpendicular to the thickness direction and the thickness direction, or may be formed in other directions. .
[0055]
Ninth Embodiment The IGBT of the ninth embodiment shown in FIG. ⁺ Type collector region 4α, n ⁻ Mold buffer area 6α, n ⁻ The mold drift region 10α also has a concentration gradient.
According to the ninth embodiment, by adjusting the concentration gradient of each of the regions 8α, 4α, 6α, and 10α, characteristics such as the ON voltage, the withstand voltage, and the turn-off time can be set more finely.
[0056]
Tenth Embodiment In the IGBT of the tenth embodiment shown in FIG. 14, the p-type region is constituted by the medium-concentration region 8x and the low-concentration region 8y, and these regions 8x and 8y are perpendicular to the thickness direction ( (In the left-right direction in the figure).
According to the tenth embodiment, the same operation and effect as those of the eighth embodiment can be obtained.
[0057]
(Eleventh Embodiment) In the IGBT of the eleventh embodiment shown in FIG. ⁺ N so as to be sandwiched between ⁺ A mold region 3 is formed. This n ⁺ The mold region 3 is n ⁺ It is in contact with the mold buffer region 6 and the collector electrode 2. As described above, the eleventh embodiment has a so-called collector short structure.
N as in the eleventh embodiment ⁺ When the mold region 3 is formed, when the IGBT is turned on, p ⁺ Hole injection from the mold collector region 4 can be suppressed. Therefore, the turn-off time of the IGBT can be further reduced.
[0058]
(Twelfth embodiment) Like the IGBT of the twelfth embodiment shown in FIG. ⁺ The mold region 3 may not be in contact with the collector electrode 2. Also, n ⁺ It does not have to be in contact with the pattern buffer area 6. p ⁺ It may be formed partially in the mold collector region 4. These cases can also be said to be a collector short structure.
[0059]
(Thirteenth Embodiment) A thirteenth embodiment shown in FIG. 17 embodies the present invention in a surface injection type IGBT. This surface-injection type IGBT includes an emitter electrode 16 formed on the surface side of a semiconductor region, and n ⁺ Type emitter region 18 and n ⁻ Type drift region 10 and n ⁺ Type emitter region and n ⁻ P-type body regions 12 and 14 including a region formed between ⁻ A gate electrode 22 adjacent to the mold body region 12 with a gate insulating film 20 interposed therebetween, an injection gate electrode 50 formed on the surface side of the semiconductor region, and p ⁺ Mold hole injection region 52 and n ⁻ In contact with the drift region 10 and ⁺ N in the mold hole injection region 52 ⁻ Adjacent via the mold drift region 10 and p ⁺ It has a p-type region 8 having a top area M2 (actually wider than M2) larger than the top area M1 of the mold hole injection region 52. In this embodiment, p ⁺ The depth (diffusion depth) of the mold hole injection region 52 is 1 to 5 μm.
[0060]
In this IGBT, the injection gate electrode 50 and p ⁺ Type hole injection region 52, and emitter electrode 16 and n ⁺ A mold emitter region 18 is formed, and has a structure in which both holes and electrons are injected from the surface side.
In this IGBT, n is the same as in the IGBT of the first embodiment. ⁺ P in contact with the type buffer area 6 ⁺ No mold collector region is formed. n ⁺ The electrode 2 is in direct contact with the back surface of the mold buffer region 6.
[0061]
In the structure of injecting both holes and electrons from one side of the substrate (the front side in this example) as in the thirteenth embodiment, the front side and the back side of the substrate are similar to the first embodiment shown in FIG. 17, each of which is configured to inject electrons and holes. As compared with the structure in which holes are injected from the collector region 4 spread over the entire back surface, as shown in FIG. I have to make it smaller. Further, the diffusion depth of the hole injection region 52 cannot be so large. Therefore, the amount of holes supplied from the hole injection region 52 is also small. Therefore, according to the thirteenth embodiment, similar to the first embodiment, the effect of reducing the ON voltage by providing the p-type region 8 is greatly obtained, and the same operation and effect as the first embodiment are obtained.
[0062]
(Fourteenth Embodiment) A fourteenth embodiment shown in FIG. 18 embodies the present invention in BSIT. This BSIT includes an emitter electrode 54 formed on the surface side of the semiconductor region and n ⁺ Type emitter region 56 and n ⁻ Type drift region 10 and n ⁺ Type emitter region 56 and n ⁻ Including a region formed between the mold drift regions 10 ⁻ Mold body region 12 and n ⁺ Formed on both sides of the p-type emitter region 56. ⁺ And a p-type hole injection region 59 formed on the surface side of the semiconductor region. ⁺ A gate electrode 58 in contact with the mold hole injection region 59; ⁻ In contact with the drift region 10 and ⁺ N in the mold hole injection region 59 ⁻ Adjacent via the mold drift region 10 and p ⁺ A p-type region 8 having a top area M4 (actually larger than M4) larger than the top area M3 of the mold hole injection region 59 is provided.
In this BSIT, as in the case of the surface injection type IGBT of the thirteenth embodiment, p ⁺ No mold collector region is formed. Further, a trench gate electrode as in the first embodiment is not provided.
[0063]
Also in the case of the fourteenth embodiment, similarly to the thirteenth embodiment, the amount of holes supplied from the hole injection region 59 is small. Therefore, according to the fourteenth embodiment, similar to the first embodiment, the effect of reducing the on-state voltage by providing the p-type region 8 is greatly obtained, and the same operation and effect as the first embodiment are obtained.
[0064]
Fifteenth Embodiment A fifteenth embodiment shown in FIG. 19 embodies the present invention in a thyristor. This thyristor has an electrode 32 and a p ⁺ Mold first region 34 and n ⁻ Mold first region 40, p ⁺ Mold first region 34 and n ⁻ Located between the mold first regions 40 and p ⁺ N in the first mold region 34 ⁺ A p-type second region 38 adjacent via a type buffer region 36 and n ⁻ P-type third regions 42 and 44 in contact with the first type region 40; ⁻ N in contact with the mold third region 42 ⁺ Mold second region 46, n ⁺ An electrode 48 is provided in contact with the mold second region 46. p ⁺ Mold first region 34, n ⁺ The thickness and the impurity concentration of the p-type buffer region 36 and the p-type second region 38 are respectively different from those of the first embodiment (see FIG. 1). ⁺ Type collector region 4, n ⁺ The thickness and impurity concentration of the mold buffer region 6 and the p-type region 8 may be set in the same manner.
[0065]
P of the fifteenth embodiment ⁺ The mold first region 34 is also the same as the p of the first embodiment (see FIG. 1). ⁺ Since it is thin like the mold collector region 4, p ⁺ The amount of holes supplied from the mold first region 34 is small. Therefore, according to the fifteenth embodiment, as in the first embodiment, the effect of reducing the on-state voltage by providing the p-type second region 38 is greatly obtained, and the same operation and effect as the first embodiment are obtained. .
[0066]
Sixteenth Embodiment A sixteenth embodiment shown in FIG. 20 embodies the present invention in a diode. This diode has p ⁺ Mold first region 12 and n ⁺ Mold second region 6, p ⁺ Mold first region 12 and n ⁺ Located between the mold second regions 6 and p ⁺ N in the first mold region 12 ⁻ There is a p-type second region 8 adjacent to the mold first region 10. p ⁺ The thickness and the impurity concentration of the first type region 12 and the second type region 8 are respectively different from those of the first embodiment (see FIG. 1). ⁺ The thickness and impurity concentration of the type collector region 4 and the p-type region 8 may be set in the same manner.
[0067]
P of the 16th embodiment ⁺ The first mold region 12 is also the p of the first embodiment. ⁺ Since it is thin like the mold collector region 4 (see FIG. 1), p ⁺ The amount of holes supplied from the mold first region 12 is small. Therefore, according to the sixteenth embodiment, as in the first embodiment, the effect of reducing the on-state voltage by providing the p-type second region 8 is greatly obtained, and the same operation and effect as the first embodiment are obtained. .
[0068]
(Seventeenth Embodiment) The seventeenth embodiment shown in FIG. 21 also embodies the present invention in a diode. This diode has p ⁺ Mold first region 4 and n ⁻ Mold region 10 and p ⁺ Mold first region 4 and n ⁻ Between the mold regions 10 and p ⁺ N in the first mold region 4 ⁺ The semiconductor device includes a p-type second region 8 adjacent via the mold region 6. p ⁺ Mold first region 4, n ⁺ The thickness and the impurity concentration of the p-type buffer region 6 and the p-type second region 8 are respectively different from those of the first embodiment (see FIG. 1). ⁺ Type collector region 4, n ⁺ The thickness and impurity concentration of the mold buffer region 6 and the p-type region 8 may be set in the same manner.
[0069]
P of the seventeenth embodiment ⁺ The mold first region 4 is also the same as the p of the first embodiment (see FIG. 1). ⁺ Since it is thin like the mold collector region 4, p ⁺ The amount of holes supplied from the mold first region 4 is small. Therefore, according to the seventeenth embodiment, as in the first embodiment, the effect of reducing the on-state voltage by providing the p-type second region 8 is greatly obtained, and the same operation and effect as the first embodiment are obtained. .
[0070]
As mentioned above, although the specific example of this invention was demonstrated in detail, these are only illustrations and do not limit a claim. The technology described in the claims includes various modifications and alterations of the specific examples illustrated above.
The present invention is not limited to the above-described IGBT and the like, but can be embodied in a bipolar transistor having a basic structure.
As described above, the present invention can be applied to both voltage-driven devices such as IGBTs and current-driven devices such as thyristors.
As described above, according to the present invention, the first conductivity type carrier and the second conductivity type carrier are separately injected from both the front and back surfaces of the semiconductor region to cause conductivity modulation (IGBT such as the first embodiment, the fifteenth embodiment). Thyristor, a diode of the sixteenth embodiment, etc.) and an element in which both the first conductivity type carrier and the second conductivity type carrier are injected from one side of the semiconductor region to cause conductivity modulation (the surface injection of the thirteenth embodiment). Type IGBT, BSIT of the fourteenth embodiment, etc.).
Although many of the above embodiments employ a trench gate structure, the present invention can be applied to a planar gate structure.
In the structure of the above-described embodiment, the conductivity types p and n may be exchanged.
[0071]
In addition, the technical elements described in the present specification or the drawings exert technical utility singly or in various combinations, and are not limited to the combinations described in the claims at the time of filing. Further, the technology exemplified in the present specification or the drawings can simultaneously achieve a plurality of objects, and has technical utility by achieving one of the objects.
[Brief description of the drawings]
FIG. 1 is a sectional view of an IGBT according to a first embodiment of the present invention.
FIG. 2 schematically shows breakdown voltage and on-voltage characteristics of the IGBT of the first embodiment and three conventional structures.
FIG. 3 is an explanatory view of an example of the method for manufacturing the IGBT according to the first embodiment of the present invention.
FIG. 4 is a sectional view of an IGBT according to a second embodiment of the present invention.
FIG. 5 is a sectional view of an IGBT according to a third embodiment of the present invention.
FIG. 6 is a sectional view of an IGBT according to a fourth embodiment of the present invention.
FIG. 7 is a sectional view of an IGBT according to a fifth embodiment of the present invention.
FIG. 8 is a diagram illustrating an example of a method for manufacturing an IGBT according to a fifth embodiment of the present invention.
FIG. 9 is an explanatory view showing another example of the method of manufacturing the IGBT according to the fifth embodiment of the present invention.
FIG. 10 is a sectional view of an IGBT according to a sixth embodiment of the present invention.
FIG. 11 is a sectional view of an IGBT according to a seventh embodiment of the present invention.
FIG. 12 is a sectional view of an IGBT according to an eighth embodiment of the present invention.
FIG. 13 is a sectional view of an IGBT according to a ninth embodiment of the present invention.
FIG. 14 is a sectional view of an IGBT according to a tenth embodiment of the present invention.
FIG. 15 is a sectional view of an IGBT according to an eleventh embodiment of the present invention.
FIG. 16 is a sectional view of an IGBT according to a twelfth embodiment of the present invention.
FIG. 17 is a sectional view of a surface-injection type IGBT according to a thirteenth embodiment of the present invention.
FIG. 18 is a sectional view of a BSIT according to a fourteenth embodiment of the present invention.
FIG. 19 is a sectional view of a thyristor according to a fifteenth embodiment of the present invention.
FIG. 20 is a sectional view of a diode according to a sixteenth embodiment of the present invention.
FIG. 21 is a sectional view of a diode according to a seventeenth embodiment of the present invention.
FIG. 22 schematically shows the breakdown voltage and on-voltage characteristics of an IGBT having three conventional structures.
[Explanation of symbols]
2: Collector electrode
4: p ⁺ Mold collector area
6: n ⁺ Type buffer area
8: p-type region
10: n ⁻ Type drift region
12, 14: p-type body region
16: Emitter electrode
18: n ⁺ Type emitter region
20: Gate insulating film
22: Gate electrode

Claims

厚さが１０μｍ以下の第１導電型の第１領域と、第２導電型領域と、第１領域と第２導電型領域の間に位置するとともに、第１領域に第１導電型でない領域を介して隣合う第１導電型の第２領域を備えたバイポーラ型半導体装置。A first conductive type region having a thickness of 10 μm or less, a second conductive type region, and a region which is located between the first and second conductive type regions and which is not the first conductive type. A bipolar semiconductor device comprising a second region of a first conductivity type that is adjacent to the semiconductor device via a first conductive type.

厚さが１０μｍ以下の第１導電型の第１領域と、第２導電型領域と、オン状態では第２導電型領域を通って第２導電型キャリアが流入するとともに第１領域から第１導電型でない領域を通って第１導電型キャリアが流入する第１導電型の第２領域を備えたバイポーラ型半導体装置。A first conductivity type region having a thickness of 10 μm or less, a second conductivity type region, and a second conductivity type carrier flowing through the second conductivity type region in the ON state, and a first conductivity type from the first region. A bipolar semiconductor device comprising a second region of the first conductivity type into which carriers of the first conductivity type flow through a non-type region.

第１導電型の第１領域と、第２導電型領域と、第２導電型領域に接するとともに、第１領域に第１導電型でない領域を介して隣合い、かつ、第１領域の頂面積よりも頂面積が広い第１導電型の第２領域を備えたバイポーラ型半導体装置。A first region of the first conductivity type, a second conductivity type region, and a region in contact with the second conductivity type region, adjacent to the first region via a non-first conductivity type region, and having a top area of the first region. A bipolar semiconductor device comprising a second region of a first conductivity type having a larger top area than that of the first semiconductor region.

第１導電型の第１領域と、第２導電型領域と、オン状態では第２導電型領域を通って第２導電型キャリアが流入するとともに第１領域から第１導電型でない領域を通って第１導電型キャリアが流入し、かつ、第１領域の頂面積よりも頂面積が広い第１導電型の第２領域を備えたバイポーラ型半導体装置。A first region of the first conductivity type, a second conductivity type region, and a second conductivity type carrier flowing through the second conductivity type region in the on state, and from the first region through a non-first conductivity type region. A bipolar semiconductor device including a first conductivity type second region having a first conductive type carrier flowing therein and having a top area larger than a top area of the first region.

第２領域の厚さが、第１導電型キャリアの拡散長以下であることを特徴とする請求項１〜４のいずれかに記載のバイポーラ型半導体装置。5. The bipolar semiconductor device according to claim 1, wherein a thickness of the second region is equal to or less than a diffusion length of the first conductivity type carrier.

第２領域が、所定高さの領域に部分的に形成されていることを特徴とする請求項１〜５のいずれかに記載のバイポーラ型半導体装置。The bipolar semiconductor device according to claim 1, wherein the second region is partially formed in a region having a predetermined height.

第２領域は、厚さが不均一であることを特徴とする請求項１〜５のいずれかに記載のバイポーラ型半導体装置。6. The bipolar semiconductor device according to claim 1, wherein the second region has a non-uniform thickness.

第２領域の不純物濃度が濃度勾配を有することを特徴とする請求項１〜７のいずれかに記載のバイポーラ型半導体装置。8. The bipolar semiconductor device according to claim 1, wherein the impurity concentration of the second region has a concentration gradient.

半導体領域の一方の主面側に形成されたコレクタ電極と、
コレクタ電極に接するとともに厚さが１０μｍ以下の第１導電型のコレクタ領域と、
第２導電型のドリフト領域と、
コレクタ領域とドリフト領域の間に位置するとともに、コレクタ領域に第１導電型でない領域を介して隣合う第１導電型領域と、
半導体領域の他方の主面側に形成されたエミッタ電極と、
エミッタ電極に接する第２導電型のエミッタ領域と、
ドリフト領域とエミッタ領域の間に形成された領域を含む第１導電型のボディ領域と、
ボディ領域にゲート絶縁膜を介して隣合うゲート電極を備えた絶縁ゲート型バイポーラトランジスタ。A collector electrode formed on one main surface side of the semiconductor region;
A collector region of the first conductivity type in contact with the collector electrode and having a thickness of 10 μm or less;
A second conductivity type drift region;
A first conductivity type region located between the collector region and the drift region and adjacent to the collector region via a region other than the first conductivity type;
An emitter electrode formed on the other main surface side of the semiconductor region;
A second conductivity type emitter region in contact with the emitter electrode;
A first conductivity type body region including a region formed between the drift region and the emitter region;
An insulated gate bipolar transistor having a gate electrode adjacent to a body region via a gate insulating film.

請求項１〜８のいずれかに記載のバイポーラ型半導体装置の製造方法であって、
第２導電型の半導体基板の一方の主面側から第１導電型不純物のイオン注入を行った後、活性化処理を行うことで、第１導電型の第１領域及び第２領域を形成することを特徴とするバイポーラ型半導体装置の製造方法。A method for manufacturing a bipolar semiconductor device according to claim 1, wherein:
After performing ion implantation of impurities of the first conductivity type from one main surface side of the semiconductor substrate of the second conductivity type, an activation process is performed to form first and second regions of the first conductivity type. A method of manufacturing a bipolar semiconductor device.