JP2004146632A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004146632A JP2004146632A JP2002310632A JP2002310632A JP2004146632A JP 2004146632 A JP2004146632 A JP 2004146632A JP 2002310632 A JP2002310632 A JP 2002310632A JP 2002310632 A JP2002310632 A JP 2002310632A JP 2004146632 A JP2004146632 A JP 2004146632A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- dummy
- wiring layer
- capacitor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】多層配線によるキャパシタを具備する半導体装置において容量値の一定化を図る。
【解決手段】シリコン基板1上に多層配線構造を有している。キャパシタは、多層配線構造での第1層目の配線層と第2層目の配線層により対向電極3,6を構成するとともに、第1層目の配線層と第2層目の配線層との間のシリコン酸化膜(層間絶縁膜)5を誘電膜としている。多層配線構造での第1層目の配線層においてキャパシタの対向電極3の周辺を囲うようにダミー配線4がパターニングされるとともに第2層目の配線層においてキャパシタの対向電極6の周辺を囲うようにダミー配線7がパターニングされている。ダミー配線4,7はグランド電位に固定されている。
【選択図】 図3
【解決手段】シリコン基板1上に多層配線構造を有している。キャパシタは、多層配線構造での第1層目の配線層と第2層目の配線層により対向電極3,6を構成するとともに、第1層目の配線層と第2層目の配線層との間のシリコン酸化膜(層間絶縁膜)5を誘電膜としている。多層配線構造での第1層目の配線層においてキャパシタの対向電極3の周辺を囲うようにダミー配線4がパターニングされるとともに第2層目の配線層においてキャパシタの対向電極6の周辺を囲うようにダミー配線7がパターニングされている。ダミー配線4,7はグランド電位に固定されている。
【選択図】 図3
Description
【0001】
【発明の属する技術分野】
本発明は半導体装置に関するものである。
【0002】
【従来の技術】
ADコンバータやCR発振回路に用いるキャパシタとして、多層配線構造での層間絶縁膜を誘電膜として用いるとともに配線を対向電極として用いたものがある。この構造のキャパシタは、その容量バラツキが使用温度、電圧範囲内で高精度な値を要求される。例えば、12ビットADコンバータの場合、その比精度として1/4096の精度が要求される。
【0003】
キャパシタ容量値のバラツキ原因としては、(i)製造上の問題と、(ii)周辺の部材による干渉がある。(i)の製造上の問題とは、下側配線層において下側対向電極をパターニングし、その上に層間絶縁膜を形成した後に上側配線層において上側対向電極をパターニングするが、下側対向電極および上側対向電極をパターニングする際にバラツキが生じ、電極面積を一定にできなかったり層間絶縁膜の膜厚を一定にできないことである。(ii)の周辺の部材による干渉とは、キャパシタの周囲に配した配線における電圧変動などに起因したノイズの影響を受けてしまうことである。信号線へのノイズ対策として、特許文献1,2,3等において信号線の周囲にシールド配線を設けることが知られているが、多層配線構造を利用したキャパシタの場合については技術的に確立していない。
【0004】
【特許文献1】
特許第2912184号公報
【特許文献2】
特許第3052871号公報
【特許文献3】
特開2001−144091号公報
【0005】
【発明が解決しようとする課題】
本発明はこのような背景の下になされたものであり、その目的は、多層配線によるキャパシタを具備する半導体装置において容量値の一定化を図ることにある。
【0006】
【課題を解決するための手段】
請求項1に記載の発明は、多層配線構造での第n層目の配線層においてキャパシタの対向電極の周辺を囲うようにダミー配線をパターニングするとともに第(n+1)層目の配線層においてキャパシタの対向電極の周辺を囲うようにダミー配線をパターニングし、かつ、前記第n層目の配線層でのダミー配線、および、前記第(n+1)層目の配線層でのダミー配線の電位を固定したことを特徴としている。これによって、第n層目および第(n+1)層目の配線層での対向電極の周辺に配したダミー配線の電位を固定することにより、対向電極の周辺での配線の電位変動に対するシールド機能を持たせることができる。また、第n層目および第(n+1)層目の配線層において、対向電極の周辺に配したダミー配線によりパターンを密にして製造バラツキを小さくすることができる。その結果、多層配線によるキャパシタを具備する半導体装置において容量値の一定化を図ることができる。
【0007】
請求項2に記載の発明は、多層配線構造での第n層目の配線層におけるパターン密度を47%以上にしたことを特徴としている。これにより、誘電膜の膜厚を一定にする上で好ましいものとなる。
【0008】
請求項3に記載の発明は、多層配線構造での第n層目の配線層によるダミー配線と、第(n+1)層目の配線層によるダミー配線とを電気的に接続したことを特徴としている。これにより、電位固定のための配線長さを短くすることが可能となる。
【0009】
請求項4に記載の発明は、前記第n層目の配線層におけるキャパシタの対向電極の周辺を囲うダミー配線、および、前記第(n+1)層目の配線層におけるキャパシタの対向電極の周辺を囲うダミー配線を、最小配線幅および最小配線間隔でパターニングしたことを特徴としている。これにより、対向電極の面積についての製造バラツキを小さくする上で好ましいものとなる。
【0010】
請求項5に記載の発明は、前記第n層目の配線層におけるキャパシタの対向電極の周辺を囲うダミー配線、および、前記第(n+1)層目の配線層におけるキャパシタの対向電極の周辺を囲うダミー配線を、内外の方向において二重以上に、かつ、最小配線幅および最小配線間隔でパターニングしたことを特徴としている。これにより、キャパシタの対向電極およびその周辺にダミー配線をパターニングする際に、ホトリソによるパターン疎密に起因したバラツキやドライエッチング時のマイクロローディング効果などによるパターン形状バラツキを抑制することができる。
【0011】
特に、請求項6に記載のように、ダミー配線を内外の方向において二重にパターニングすると、実用上好ましいものとなる。
請求項7に記載の発明は、多層配線構造での第(n−1)層目の配線層または半導体基板の表層部において少なくともキャパシタの対向電極と対向するようにダミー配線を形成するとともに、第(n+2)層目の配線層において少なくともキャパシタの対向電極と対向するようにダミー配線を形成し、かつ、前記第(n−1)層目の配線層または半導体基板の表層部でのダミー配線、および、前記第(n+2)層目の配線層でのダミー配線の電位を固定したことを特徴としている。これにより、シールド機能を更に向上させることができる。
【0012】
請求項8に記載の発明は、第(n−1)層目の配線層または半導体基板の表層部、第n層目の配線層、第(n+1)層目の配線層、第(n+2)層目の配線層においてそれぞれ配するダミー配線を電気的に接続したことを特徴としている。これにより、電位固定のための配線長さを短くすることが可能となる。
【0013】
請求項9に記載の発明によれば、半導体基板の上において第n層目の配線層を用いてキャパシタの対向電極およびその周辺を囲うダミー配線がパターニングされる。そして、半導体基板の上において第n層目の配線層の上側に層間絶縁膜が形成される。さらに、前記層間絶縁膜の上において第(n+1)層目の配線層を用いてキャパシタの対向電極およびその周辺を囲うダミー配線がパターニングされる。これにより、請求項1に記載の半導体装置を製造することができる。
【0014】
請求項10に記載のように、前記層間絶縁膜を形成した後の第(n+1)層目の配線層を形成する前に、化学的機械的研磨により前記層間絶縁膜を平坦化する工程を有するものとする、あるいは、請求項11に記載のように、前記層間絶縁膜の形成の際に、層間絶縁膜として流動性のある絶縁膜(たとえば請求項12に記載のようにSOG膜)を用いてもよい。
【0015】
請求項13に記載のように、ダミー配線を最小配線幅および最小配線間隔でパターニングすると、対向電極の面積についての製造バラツキを小さくする上で好ましいものとなる。
【0016】
請求項14に記載のように、ダミー配線を、内外の方向において二重以上に、かつ、最小配線幅および最小配線間隔でパターニングすると、キャパシタの対向電極およびその周辺にダミー配線をパターニングする際に、ホトリソによるパターン疎密に起因したバラツキやドライエッチング時のマイクロローディング効果などによるパターン形状バラツキを抑制することができる。
【0017】
特に、請求項15に記載のように、前記ダミー配線を内外の方向において二重に形成すると、実用上好ましいものとなる。
【0018】
【発明の実施の形態】
(第1の実施の形態)
以下、この発明を具体化した第1の実施の形態を図面に従って説明する。
【0019】
図1は、本実施の形態における半導体装置での概略構成を示す斜視図である。図2には、本実施の形態における半導体装置の平面図を示す。図2のA−Aでの縦断面図を図3に示す。
【0020】
図3において、半導体基板としてのシリコン基板1には半導体素子が作り込まれている。また、シリコン基板1上に多層配線構造を有しており、この多層配線構造を用いてキャパシタが形成されている。詳しくは以下の構成となっている。
【0021】
シリコン基板1の上面にはシリコン酸化膜2が形成されている。このシリコン酸化膜2の上には、第1層目の配線層を用いてキャパシタの対向電極3が形成され、対向電極3は図2に示すように四角形状をなしている。また、第1層目の配線層を用いて対向電極3の周辺にはダミー配線4が四角環状に形成されている。ただし、図2に示すように、四角環状のダミー配線4はその一部(4a)が切れており、この部分4aから対向電極3が引き出されている。
【0022】
さらに、図3において、第1層目の配線層(3,4)の上には層間絶縁膜としてのシリコン酸化膜5が形成されている。シリコン酸化膜5の上面は平坦化されている。シリコン酸化膜5の上には、第2層目の配線層を用いてキャパシタの対向電極6が形成され、対向電極6は図2に示すように四角形状をなしている。また、第2層目の配線層を用いて対向電極6の周辺にはダミー配線7が四角環状に形成されている。ただし、図2に示すように、四角環状のダミー配線7はその一部(7a)が切れており、この部分7aから対向電極6が引き出されている。図1に示すように、第1層目のダミー配線4と第2層目のダミー配線7は接地されている。さらに、図3に示すように、第2層目の配線層(6,7)の上にはパッシベーション膜としてのシリコン酸化膜8が形成されている。
【0023】
このように、キャパシタは、多層配線構造での第1層目の配線層と第2層目の配線層により対向電極3,6を構成するとともに、第1層目の配線層と第2層目の配線層との間のシリコン酸化膜(層間絶縁膜)5を誘電膜としている。さらに、第1層目の配線層においてキャパシタの対向電極3の周辺を囲うようにダミー配線4をパターニングするとともに第2層目の配線層においてキャパシタの対向電極6の周辺を囲うようにダミー配線7をパターニングしている。また、第1層目の配線層でのダミー配線4、および、第2層目の配線層でのダミー配線7の電位をグランド電位(あるいは電源電位)に固定している。詳しくは、ダミー配線4とダミー配線7とはコンタクトホール等を通して電気的に接続している。
【0024】
さらに、ダミー配線4,7は最小配線幅、最小配線間隔でパターニングしている。また、上下の対向電極3,6を含むダミー配線でのパターン密度は47%以上にしている。さらに、上側の対向電極6は下側の対向電極3に比べて一回り小さい(例えば、図3のΔLだけ小さい)。
【0025】
次に、半導体装置の製造方法を、図4〜図6及び図3を用いて説明する。
まず、図4(a)に示すように、シリコン基板1の上面にシリコン酸化膜2を形成する。このシリコン基板1には半導体素子が作り込まれている。
【0026】
そして、図4(b)に示すように、シリコン酸化膜2の上に第1層目の配線層としてのアルミ膜10を成膜する。さらに、図4(c)に示すように、アルミ膜10の上に、ホトリソ工程を経てパターニングしたレジスト11を配置し、レジスト11をマスクとしてドライエッチングを行い、キャパシタの対向電極3およびその周辺を囲うダミー配線4をパターニングする。このとき、ダミー配線4を最小配線幅および最小配線間隔でパターニングする。その後、レジスト11を除去すると、図5(a)のようになる。このようにして、シリコン基板1の上において第1層目の配線層を用いてキャパシタの対向電極3およびその周辺を囲うダミー配線4がパターニングされる。
【0027】
引き続き、図5(b)に示すように、シリコン基板1の上(シリコン酸化膜2の上)での第1層目の配線層(3,4)の上側に層間絶縁膜としてのシリコン酸化膜5を成膜する。さらに、図5(c)に示すように、シリコン酸化膜5の上面をCMP(化学的機械的研磨)により平坦化する。即ち、シリコン酸化膜5を形成した後の第2層目の配線層を形成する前に、CMPによりシリコン酸化膜5を平坦化する。
【0028】
そして、図6(a)に示すように、シリコン酸化膜5の上において第2層目の配線層としてのアルミ膜12を成膜する。さらに、図6(b)に示すように、アルミ膜12の上に、ホトリソ工程を経てパターニングしたレジスト13を配置し、レジスト13をマスクとしてドライエッチングを行い、キャパシタの対向電極6およびその周辺を囲うダミー配線7をパターニングする。このとき、ダミー配線7を最小配線幅および最小配線間隔でパターニングする。その後、レジスト13を除去すると、図6(c)のようになる。このようにして、シリコン酸化膜(層間絶縁膜)5の上において第2層目の配線層を用いてキャパシタの対向電極6およびその周辺を囲うダミー配線7がパターニングされる。
【0029】
その後、図3に示すように、パッシベーション膜としてのシリコン酸化膜8を形成する。
次に、各種の実験結果を説明する。
【0030】
図7には、配線のパターン密度とCMP後の膜厚(図5(c)でのt値)に関する実験結果を示す。ここで、配線のパターン密度とは、単位面積当たりの配線パターンの占有面積率であって、詳しくは、図8に示すように、半導体基板内において縦横を50μmずつに区切るとともに、縦横が100μmの観察領域(ウィンドウ)を50μmずつ縦横に移動させたときの配線パターンの占める面積比である。つまり、チップ内を50μm□のメッシュに区画し、このメッシュを100μm□のウィンドウを50μmずつ移動させ、パターン形成領域の各位置での占有率を算出したものである。また、CMP後の膜厚は、図9(a),(b)に示すように、各サイズの配線を形成し層間絶縁膜を形成するとともにCMPにより平坦化した後における配線上での層間絶縁膜の膜厚tである。
【0031】
図7において、パターン密度が47%より小さいと、パターン密度が小さいほどCMP後の膜厚も狙いに対し小さな値となる。これに対し、パターン密度が47%より大きいと、パターン密度に無関係にCMP後の膜厚は狙いの一定値となる。この結果から、パターン密度を47%以上とすることによりCMP後の膜厚を一定にすることができることが分かる。
【0032】
図10には、ホトリソ時のフォーカスズレに対するエッチング後のライン残し寸法の測定結果を示す。サンプルとして、(i)配線幅S=1.5μm、配線間隔L=0.36μmのものと、(ii)配線幅S=0.36μm、配線間隔L=0.36μmのものを用いている。(i)のL/S=0.36/1.5μmにおいてはフォーカスのズレ量に応じてライン残し寸法も大きく変動するが、(ii)のL/S=0.36/0.36μmにおいてはフォーカスがズレてもさほどライン残し寸法は変動しない。即ち、(i)のL/S=0.36/1.5μmに比べ(ii)のL/S=0.36/0.36μmの方が精度が高い。
【0033】
このように、図10から、配線間隔Lが小さい、即ち、パターンが密の方がフォーカスズレによるバラツキが小さいことが分かるとともに、疎密が同時に有るチップにおいてライン残し寸法(配線幅)に差が出る。結果として、配線パターンとしては密で揃えればよいことになる。
【0034】
このように、図7,10の結果に基づきキャパシタの下側の対向電極3を構成する配線層のレイアウトは次のようにする。キャパシタ下側対向電極3の周囲に最小線幅及び最小間隔でダミー配線をパターニングし、かつ下側対向電極3を含むそのダミー配線のパターン密度(チップ内に100μm□のウィンドウを作り、チップ内を50μmステップで移動させ、パターン内の各位置でのパターン占有率を算出したもの)が47%以上となるようにする。これにより、ダミー配線4に囲まれた下側対向電極のホトリソ時のレジスト形状バラツキ、及び続く配線エッチング時のマイクロローディング効果による下側対向電極3の線幅及び断面形状のバラツキを加工限界まで低減することができ、これによって、下側対向電極3の面積がバラツキのを抑制することができる。また、層間膜堆積及びCMPによる平坦化実施の際、ダミー配線4によりキャパシタ下側対向電極3上の層間膜厚バラツキを加工限界まで抑制することで、誘電膜膜厚がバラツキのを抑制することができる。
【0035】
また、上側対向電極6をなす上側配線層のレイアウトについては次のようにする。上側対向電極6となるパターンは下側対向電極及び上側対向電極のホトリソでの位置合わせバラツキ分及び線幅中心値ズレ分だけ補正するため、下側対向電極3より一回り小さく(もしくは大きく)レイアウトする。また、下側対向電極同様、キャパシタ上側対向電極6の周囲に最小線幅及び最小間隔でダミー配線7をパターニングし、かつ上側対向電極6を含むそのダミー配線でのパターン密度(チップ内に100μm□のウィンドウを作り、チップ内を50μmステップで移動させ、パターン内の各位置でのパターン占有率を算出したもの)が47%以上となるようにする。これにより、上側対向電極面積のバラツキを最小とすることができる。
【0036】
次に、キャパシタの容量バラツキについて言及する。
キャパシタ容量値のバラツキ因子としては、
(1)電極面積バラツキ、
(2)誘電膜膜厚バラツキ、
(3)誘電膜の誘電率バラツキ、
(4)温度特性、
(5)電圧特性(電極材料がポリシリコンのような半導体の場合、印加する電圧によっては電極内に空乏層が形成され、空乏層容量分だけ変動する)、
(6)外乱因子(周囲の配線の電圧変動などに起因したノイズ)によるバラツキが挙げられる。
【0037】
(3),(4)は用いる誘電膜の材料で決まる因子であり、一般的な製造装置を用いた場合、極端な改善は期待できないため、キャパシタ精度向上に対しては、(1),(2),(5),(6)を如何に抑制するかが設計のポイントとなる。
【0038】
(1),(2)に対しては、製造工程の許容バラツキの影響を極力小さくするため、電極面積の大面積化や、小さい電極を格子状に並べ、それらを並列に接続することでバラツキを平均化する手法が用いられている。しかし、このような手法においては、回路構成上レイアウト面積が大きくなるという問題がある。また、(2)の低減に対しては、誘電率自体を小さくすることで構造上の膜厚バラツキによる影響を鈍感にしたり、中心膜厚自体を膜厚のバラツキ実力に対し十分厚くすることで影響を小さくすることも可能である。しかし、容量値自体が小さくなるため、例えば、(6)の要因である信号線からのデジタルノイズに対し敏感となる問題がある。
【0039】
(5)に関しては、電極材料が半導体の場合、その不純物濃度を縮退する程度に十分濃くするか、もしくは、金属材料を電極として採用することが有利なことは公知である。しかし、MOSキャパシタの場合、高濃度化することにより誘電膜である酸化膜の信頼性低下が懸念され、また、配線層を用いたキャパシタの場合、専用工程を追加して誘電膜形成とキャパシタ用のホトリソを追加する必要がある。また、工程追加なしで配線層でキャパシタを形成する手法としては、層間膜をそのまま誘電膜として用いる手法が既知であるが、この場合、周辺パターン密度などの影響で層間膜バラツキが発生し、結果的にキャパシタの精度を低下させてしまう。
【0040】
(6)についての抑制方法としては、特許文献1,2,3に示されるように、ノイズを入れたくない配線の周囲にグランド電位や電源電圧に電位を固定したシールド配線を配置し、寄生(配線負荷)容量のバラツキを抑制する手法が周知である。
【0041】
本実施形態においては、キャパシタの前述の精度バラツキ因子である(1),(2),(5),(6)を同時に抑制している。
まず、下側対向電極3及び上側対向電極6の周囲に配したダミー配線4,7をグランド電位あるいは電源電位に固定できるようレイアウトすることで、実動作時にキャパシタの周囲のデジタル回路の配線などから混入するノイズに対し、シールド効果を持たせることができる。これにより、外来因子によるキャパシタ特性の変動を最小とすることができる。
【0042】
また、(5)の電圧依存の空乏層容量バラツキについては、ポリシリコンではなく金属またはシリサイドを用いた配線層間キャパシタとして回避する。即ち、配線層としてアルミ等の金属膜あるいはシリサイド(例えば、タングステンシリサイド、チタンシリサイド)を用いる。
【0043】
さらに、配線層を用いたキャパシタの場合、図7,10に示すように、(1),(2)が共に周辺パターンとの疎密の関係で増加することに考慮し、対向電極周辺のパターン密度の増大のためのダミー配線と(6)の電気シールド配線を兼用できることにより、(1),(2),(5),(6)のバラツキを抑制して高精度のキャパシタとすることができる。
【0044】
以上のように本実施形態は下記の特徴を有する。
(イ)図3に示すように、半導体基板としてのシリコン基板1に半導体素子が作り込まれるとともに、シリコン基板1上に多層配線構造を有し、かつ、多層配線構造での第n(nは自然数:本実施形態ではn=1)層目の配線層と第(n+1)層目の配線層により対向電極3,6を構成するとともに、第n層目の配線層と第(n+1)層目の配線層との間の層間絶縁膜5を誘電膜としたキャパシタを具備する半導体装置において、多層配線構造での第n層目の配線層においてキャパシタの対向電極3の周辺を囲うようにダミー配線4をパターニングするとともに第(n+1)層目の配線層においてキャパシタの対向電極6の周辺を囲うようにダミー配線7をパターニングし、かつ、第n層目の配線層でのダミー配線4、および、第(n+1)層目の配線層でのダミー配線7の電位をグランド電位あるいは電源電位に固定した。
【0045】
これによって、第n層目および第(n+1)層目の配線層での対向電極3,6の周辺に配したダミー配線4,7の電位を固定することにより、対向電極3,6の周辺での配線の電位変動に対するシールド機能を持たせることができる。また、第n層目および第(n+1)層目の配線層において、対向電極3,6の周辺に配したダミー配線4,7によりパターンを密にして製造バラツキを小さくすることができる(図7,10参照)。その結果、多層配線によるキャパシタを具備する半導体装置において容量値の一定化を図ることができる。
(ロ)図7に示すように、多層配線構造での第n層目の配線層におけるパターン密度を47%以上にすると、誘電膜の膜厚を一定にする上で好ましいものとなる。
(ハ)多層配線構造での第n層目の配線層によるダミー配線4と、第(n+1)層目の配線層によるダミー配線7とをコンタクトホール等を通して電気的に接続すると、電位固定のための配線長さを短くできる。
(ニ)図10に示すように、第n層目の配線層におけるキャパシタの対向電極3の周辺を囲うダミー配線4、および、第(n+1)層目の配線層におけるキャパシタの対向電極6の周辺を囲うダミー配線7を、最小配線幅および最小配線間隔でパターニングすることにより、対向電極の面積についての製造バラツキを小さくする上で好ましいものとなる。
【0046】
なお、層間絶縁膜5の形成の際に、CMPを行う代わりに層間絶縁膜として流動性のある絶縁膜(例えばSOG膜)を用いてもよい。即ち、層間絶縁膜形成においてSOG膜のような液体ガラスコーティングプロセスを有するものとしてもよい。
(第2の実施の形態)
次に、第2の実施の形態を、第1の実施の形態との相違点を中心に説明する。
【0047】
図11は、図1に代わる本実施形態における半導体装置での概略構成を示す斜視図である。
図11において、第1層目の配線層を用いて、対向電極3の周囲に第1のダミー配線20が形成されるとともに、その外周側に第2のダミー配線21が形成されている。また、第2層目の配線層を用いて、対向電極6の周囲に第1のダミー配線30が形成されるとともに、その外周側に第2のダミー配線31が形成されている。各ダミー配線20,21,30,31は接地され、その電位はグランドレベルに固定されている。ダミー配線20,21,30,31は最小線幅、最小間隔で形成されている。
【0048】
図12には、配線の数とライン線幅の関係を示す。横軸の本数とは、図13に示すように配線を複数並べて形成したときにおける配線の数である。このとき、配線幅をS、配線間隔をLとする。図12において、サンプルとして、(i)配線幅S=0.7μm、配線間隔L=0.7μmのものと、(ii)配線幅S=0.6μm、配線間隔L=0.6μmのものを用いている。(i)も(ii)も、配線本数が1,2本ではライン線幅が変動しているが、3本以上ではライン線幅が一定となる。この結果に基づいて、図11においてはダミー配線を2本としている。つまり、電極を3本目の配線と考えて、ダミー配線を2本としている。
【0049】
以上のように、第n(本実施形態ではn=1)層目の配線層におけるキャパシタの対向電極3の周辺を囲うダミー配線20,21、および、第(n+1)層目の配線層におけるキャパシタの対向電極6の周辺を囲うダミー配線30,31を、内外の方向において二重以上に、かつ、最小配線幅および最小配線間隔でパターニングした。これにより、キャパシタの対向電極3,6およびその周辺にダミー配線20,21,30,31をパターニングする際に、ホトリソによるパターン疎密に起因したバラツキやドライエッチング時のマイクロローディング効果などによるパターン形状バラツキを抑制することができる。特に、ダミー配線を内外の方向において二重にパターニングすると、実用上好ましいものとなる。
【0050】
なお、図11ではダミー配線(20,21,30,31)は2本形成したが、2本以上形成してもよい。
(第3の実施の形態)
次に、第3の実施の形態を、第2の実施の形態との相違点を中心に説明する。
【0051】
図14は、図11に代わる本実施形態における半導体装置での概略構成を示す斜視図である。本実施形態では第2層目(n=2)と第3層目(n=3)の配線層にて対向電極3,6を形成している。
【0052】
図14において、多層配線構造での第1層目の配線層においてキャパシタの対向電極3およびその周辺のダミー配線20,21と対向するようにダミー配線40が形成されている。また、第4層目の配線層においてキャパシタの対向電極6およびその周辺のダミー配線30,31と対向するようにダミー配線41が形成されている。さらに、ダミー配線40,41は接地している。
【0053】
このように、多層配線構造での第(n−1)層目の配線層において少なくともキャパシタの対向電極3と対向するようにダミー配線40を形成するとともに、第(n+2)層目の配線層において少なくともキャパシタの対向電極6と対向するようにダミー配線41を形成した。また、第(n−1)層目の配線層でのダミー配線40、および、第(n+2)層目の配線層でのダミー配線41の電位をグランド電位(あるいは電源電位)に固定した。
【0054】
即ち、キャパシタの対向電極3,6を形成した配線層に対しその下層および上層に、対向電極3,6および周囲のダミー配線20,21,30,31とオーバーラップするように島状のパターンをレイアウトし、同時にグランド電位あるいは電源電位に固定した。これにより、シールド機能を更に向上させることができる。
【0055】
ここで、第(n−1)層目の配線層、第n層目の配線層、第(n+1)層目の配線層、第(n+2)層目の配線層においてそれぞれ配するダミー配線40,20,21,30,31,41をコンタクトホール等を通して電気的に接続すると、電位固定のための配線長さを短くできる。
【0056】
なお、図14での下層のダミー配線(シールド層)40として、半導体基板の表層部に形成した拡散層を用いてもよい。
【図面の簡単な説明】
【図1】第1の実施の形態における半導体装置での概略構成を示す斜視図。
【図2】半導体装置の平面図。
【図3】図2のA−Aでの縦断面図。
【図4】(a)〜(c)は半導体装置の製造工程を示す縦断面図。
【図5】(a)〜(c)は半導体装置の製造工程を示す縦断面図。
【図6】(a)〜(c)は半導体装置の製造工程を示す縦断面図。
【図7】パターン密度とCMP後の膜厚に関する実験結果を示す図。
【図8】パターン密度の測定方法を説明するための図。
【図9】(a),(b)はパターン密度の測定方法を説明するための図。
【図10】フォーカスとライン残し寸法の測定結果を示す図。
【図11】第2の実施の形態における半導体装置での概略構成を示す斜視図。
【図12】配線の数とライン線幅の関係を示す図。
【図13】配線の数を説明するための図。
【図14】第3の実施の形態における半導体装置での概略構成を示す斜視図。
【符号の説明】
1…シリコン基板、3…対向電極、4…ダミー配線、6…対向電極、7…ダミー配線、20…ダミー配線、21…ダミー配線、30…ダミー配線、31…ダミー配線、40…ダミー配線、41…ダミー配線。
【発明の属する技術分野】
本発明は半導体装置に関するものである。
【0002】
【従来の技術】
ADコンバータやCR発振回路に用いるキャパシタとして、多層配線構造での層間絶縁膜を誘電膜として用いるとともに配線を対向電極として用いたものがある。この構造のキャパシタは、その容量バラツキが使用温度、電圧範囲内で高精度な値を要求される。例えば、12ビットADコンバータの場合、その比精度として1/4096の精度が要求される。
【0003】
キャパシタ容量値のバラツキ原因としては、(i)製造上の問題と、(ii)周辺の部材による干渉がある。(i)の製造上の問題とは、下側配線層において下側対向電極をパターニングし、その上に層間絶縁膜を形成した後に上側配線層において上側対向電極をパターニングするが、下側対向電極および上側対向電極をパターニングする際にバラツキが生じ、電極面積を一定にできなかったり層間絶縁膜の膜厚を一定にできないことである。(ii)の周辺の部材による干渉とは、キャパシタの周囲に配した配線における電圧変動などに起因したノイズの影響を受けてしまうことである。信号線へのノイズ対策として、特許文献1,2,3等において信号線の周囲にシールド配線を設けることが知られているが、多層配線構造を利用したキャパシタの場合については技術的に確立していない。
【0004】
【特許文献1】
特許第2912184号公報
【特許文献2】
特許第3052871号公報
【特許文献3】
特開2001−144091号公報
【0005】
【発明が解決しようとする課題】
本発明はこのような背景の下になされたものであり、その目的は、多層配線によるキャパシタを具備する半導体装置において容量値の一定化を図ることにある。
【0006】
【課題を解決するための手段】
請求項1に記載の発明は、多層配線構造での第n層目の配線層においてキャパシタの対向電極の周辺を囲うようにダミー配線をパターニングするとともに第(n+1)層目の配線層においてキャパシタの対向電極の周辺を囲うようにダミー配線をパターニングし、かつ、前記第n層目の配線層でのダミー配線、および、前記第(n+1)層目の配線層でのダミー配線の電位を固定したことを特徴としている。これによって、第n層目および第(n+1)層目の配線層での対向電極の周辺に配したダミー配線の電位を固定することにより、対向電極の周辺での配線の電位変動に対するシールド機能を持たせることができる。また、第n層目および第(n+1)層目の配線層において、対向電極の周辺に配したダミー配線によりパターンを密にして製造バラツキを小さくすることができる。その結果、多層配線によるキャパシタを具備する半導体装置において容量値の一定化を図ることができる。
【0007】
請求項2に記載の発明は、多層配線構造での第n層目の配線層におけるパターン密度を47%以上にしたことを特徴としている。これにより、誘電膜の膜厚を一定にする上で好ましいものとなる。
【0008】
請求項3に記載の発明は、多層配線構造での第n層目の配線層によるダミー配線と、第(n+1)層目の配線層によるダミー配線とを電気的に接続したことを特徴としている。これにより、電位固定のための配線長さを短くすることが可能となる。
【0009】
請求項4に記載の発明は、前記第n層目の配線層におけるキャパシタの対向電極の周辺を囲うダミー配線、および、前記第(n+1)層目の配線層におけるキャパシタの対向電極の周辺を囲うダミー配線を、最小配線幅および最小配線間隔でパターニングしたことを特徴としている。これにより、対向電極の面積についての製造バラツキを小さくする上で好ましいものとなる。
【0010】
請求項5に記載の発明は、前記第n層目の配線層におけるキャパシタの対向電極の周辺を囲うダミー配線、および、前記第(n+1)層目の配線層におけるキャパシタの対向電極の周辺を囲うダミー配線を、内外の方向において二重以上に、かつ、最小配線幅および最小配線間隔でパターニングしたことを特徴としている。これにより、キャパシタの対向電極およびその周辺にダミー配線をパターニングする際に、ホトリソによるパターン疎密に起因したバラツキやドライエッチング時のマイクロローディング効果などによるパターン形状バラツキを抑制することができる。
【0011】
特に、請求項6に記載のように、ダミー配線を内外の方向において二重にパターニングすると、実用上好ましいものとなる。
請求項7に記載の発明は、多層配線構造での第(n−1)層目の配線層または半導体基板の表層部において少なくともキャパシタの対向電極と対向するようにダミー配線を形成するとともに、第(n+2)層目の配線層において少なくともキャパシタの対向電極と対向するようにダミー配線を形成し、かつ、前記第(n−1)層目の配線層または半導体基板の表層部でのダミー配線、および、前記第(n+2)層目の配線層でのダミー配線の電位を固定したことを特徴としている。これにより、シールド機能を更に向上させることができる。
【0012】
請求項8に記載の発明は、第(n−1)層目の配線層または半導体基板の表層部、第n層目の配線層、第(n+1)層目の配線層、第(n+2)層目の配線層においてそれぞれ配するダミー配線を電気的に接続したことを特徴としている。これにより、電位固定のための配線長さを短くすることが可能となる。
【0013】
請求項9に記載の発明によれば、半導体基板の上において第n層目の配線層を用いてキャパシタの対向電極およびその周辺を囲うダミー配線がパターニングされる。そして、半導体基板の上において第n層目の配線層の上側に層間絶縁膜が形成される。さらに、前記層間絶縁膜の上において第(n+1)層目の配線層を用いてキャパシタの対向電極およびその周辺を囲うダミー配線がパターニングされる。これにより、請求項1に記載の半導体装置を製造することができる。
【0014】
請求項10に記載のように、前記層間絶縁膜を形成した後の第(n+1)層目の配線層を形成する前に、化学的機械的研磨により前記層間絶縁膜を平坦化する工程を有するものとする、あるいは、請求項11に記載のように、前記層間絶縁膜の形成の際に、層間絶縁膜として流動性のある絶縁膜(たとえば請求項12に記載のようにSOG膜)を用いてもよい。
【0015】
請求項13に記載のように、ダミー配線を最小配線幅および最小配線間隔でパターニングすると、対向電極の面積についての製造バラツキを小さくする上で好ましいものとなる。
【0016】
請求項14に記載のように、ダミー配線を、内外の方向において二重以上に、かつ、最小配線幅および最小配線間隔でパターニングすると、キャパシタの対向電極およびその周辺にダミー配線をパターニングする際に、ホトリソによるパターン疎密に起因したバラツキやドライエッチング時のマイクロローディング効果などによるパターン形状バラツキを抑制することができる。
【0017】
特に、請求項15に記載のように、前記ダミー配線を内外の方向において二重に形成すると、実用上好ましいものとなる。
【0018】
【発明の実施の形態】
(第1の実施の形態)
以下、この発明を具体化した第1の実施の形態を図面に従って説明する。
【0019】
図1は、本実施の形態における半導体装置での概略構成を示す斜視図である。図2には、本実施の形態における半導体装置の平面図を示す。図2のA−Aでの縦断面図を図3に示す。
【0020】
図3において、半導体基板としてのシリコン基板1には半導体素子が作り込まれている。また、シリコン基板1上に多層配線構造を有しており、この多層配線構造を用いてキャパシタが形成されている。詳しくは以下の構成となっている。
【0021】
シリコン基板1の上面にはシリコン酸化膜2が形成されている。このシリコン酸化膜2の上には、第1層目の配線層を用いてキャパシタの対向電極3が形成され、対向電極3は図2に示すように四角形状をなしている。また、第1層目の配線層を用いて対向電極3の周辺にはダミー配線4が四角環状に形成されている。ただし、図2に示すように、四角環状のダミー配線4はその一部(4a)が切れており、この部分4aから対向電極3が引き出されている。
【0022】
さらに、図3において、第1層目の配線層(3,4)の上には層間絶縁膜としてのシリコン酸化膜5が形成されている。シリコン酸化膜5の上面は平坦化されている。シリコン酸化膜5の上には、第2層目の配線層を用いてキャパシタの対向電極6が形成され、対向電極6は図2に示すように四角形状をなしている。また、第2層目の配線層を用いて対向電極6の周辺にはダミー配線7が四角環状に形成されている。ただし、図2に示すように、四角環状のダミー配線7はその一部(7a)が切れており、この部分7aから対向電極6が引き出されている。図1に示すように、第1層目のダミー配線4と第2層目のダミー配線7は接地されている。さらに、図3に示すように、第2層目の配線層(6,7)の上にはパッシベーション膜としてのシリコン酸化膜8が形成されている。
【0023】
このように、キャパシタは、多層配線構造での第1層目の配線層と第2層目の配線層により対向電極3,6を構成するとともに、第1層目の配線層と第2層目の配線層との間のシリコン酸化膜(層間絶縁膜)5を誘電膜としている。さらに、第1層目の配線層においてキャパシタの対向電極3の周辺を囲うようにダミー配線4をパターニングするとともに第2層目の配線層においてキャパシタの対向電極6の周辺を囲うようにダミー配線7をパターニングしている。また、第1層目の配線層でのダミー配線4、および、第2層目の配線層でのダミー配線7の電位をグランド電位(あるいは電源電位)に固定している。詳しくは、ダミー配線4とダミー配線7とはコンタクトホール等を通して電気的に接続している。
【0024】
さらに、ダミー配線4,7は最小配線幅、最小配線間隔でパターニングしている。また、上下の対向電極3,6を含むダミー配線でのパターン密度は47%以上にしている。さらに、上側の対向電極6は下側の対向電極3に比べて一回り小さい(例えば、図3のΔLだけ小さい)。
【0025】
次に、半導体装置の製造方法を、図4〜図6及び図3を用いて説明する。
まず、図4(a)に示すように、シリコン基板1の上面にシリコン酸化膜2を形成する。このシリコン基板1には半導体素子が作り込まれている。
【0026】
そして、図4(b)に示すように、シリコン酸化膜2の上に第1層目の配線層としてのアルミ膜10を成膜する。さらに、図4(c)に示すように、アルミ膜10の上に、ホトリソ工程を経てパターニングしたレジスト11を配置し、レジスト11をマスクとしてドライエッチングを行い、キャパシタの対向電極3およびその周辺を囲うダミー配線4をパターニングする。このとき、ダミー配線4を最小配線幅および最小配線間隔でパターニングする。その後、レジスト11を除去すると、図5(a)のようになる。このようにして、シリコン基板1の上において第1層目の配線層を用いてキャパシタの対向電極3およびその周辺を囲うダミー配線4がパターニングされる。
【0027】
引き続き、図5(b)に示すように、シリコン基板1の上(シリコン酸化膜2の上)での第1層目の配線層(3,4)の上側に層間絶縁膜としてのシリコン酸化膜5を成膜する。さらに、図5(c)に示すように、シリコン酸化膜5の上面をCMP(化学的機械的研磨)により平坦化する。即ち、シリコン酸化膜5を形成した後の第2層目の配線層を形成する前に、CMPによりシリコン酸化膜5を平坦化する。
【0028】
そして、図6(a)に示すように、シリコン酸化膜5の上において第2層目の配線層としてのアルミ膜12を成膜する。さらに、図6(b)に示すように、アルミ膜12の上に、ホトリソ工程を経てパターニングしたレジスト13を配置し、レジスト13をマスクとしてドライエッチングを行い、キャパシタの対向電極6およびその周辺を囲うダミー配線7をパターニングする。このとき、ダミー配線7を最小配線幅および最小配線間隔でパターニングする。その後、レジスト13を除去すると、図6(c)のようになる。このようにして、シリコン酸化膜(層間絶縁膜)5の上において第2層目の配線層を用いてキャパシタの対向電極6およびその周辺を囲うダミー配線7がパターニングされる。
【0029】
その後、図3に示すように、パッシベーション膜としてのシリコン酸化膜8を形成する。
次に、各種の実験結果を説明する。
【0030】
図7には、配線のパターン密度とCMP後の膜厚(図5(c)でのt値)に関する実験結果を示す。ここで、配線のパターン密度とは、単位面積当たりの配線パターンの占有面積率であって、詳しくは、図8に示すように、半導体基板内において縦横を50μmずつに区切るとともに、縦横が100μmの観察領域(ウィンドウ)を50μmずつ縦横に移動させたときの配線パターンの占める面積比である。つまり、チップ内を50μm□のメッシュに区画し、このメッシュを100μm□のウィンドウを50μmずつ移動させ、パターン形成領域の各位置での占有率を算出したものである。また、CMP後の膜厚は、図9(a),(b)に示すように、各サイズの配線を形成し層間絶縁膜を形成するとともにCMPにより平坦化した後における配線上での層間絶縁膜の膜厚tである。
【0031】
図7において、パターン密度が47%より小さいと、パターン密度が小さいほどCMP後の膜厚も狙いに対し小さな値となる。これに対し、パターン密度が47%より大きいと、パターン密度に無関係にCMP後の膜厚は狙いの一定値となる。この結果から、パターン密度を47%以上とすることによりCMP後の膜厚を一定にすることができることが分かる。
【0032】
図10には、ホトリソ時のフォーカスズレに対するエッチング後のライン残し寸法の測定結果を示す。サンプルとして、(i)配線幅S=1.5μm、配線間隔L=0.36μmのものと、(ii)配線幅S=0.36μm、配線間隔L=0.36μmのものを用いている。(i)のL/S=0.36/1.5μmにおいてはフォーカスのズレ量に応じてライン残し寸法も大きく変動するが、(ii)のL/S=0.36/0.36μmにおいてはフォーカスがズレてもさほどライン残し寸法は変動しない。即ち、(i)のL/S=0.36/1.5μmに比べ(ii)のL/S=0.36/0.36μmの方が精度が高い。
【0033】
このように、図10から、配線間隔Lが小さい、即ち、パターンが密の方がフォーカスズレによるバラツキが小さいことが分かるとともに、疎密が同時に有るチップにおいてライン残し寸法(配線幅)に差が出る。結果として、配線パターンとしては密で揃えればよいことになる。
【0034】
このように、図7,10の結果に基づきキャパシタの下側の対向電極3を構成する配線層のレイアウトは次のようにする。キャパシタ下側対向電極3の周囲に最小線幅及び最小間隔でダミー配線をパターニングし、かつ下側対向電極3を含むそのダミー配線のパターン密度(チップ内に100μm□のウィンドウを作り、チップ内を50μmステップで移動させ、パターン内の各位置でのパターン占有率を算出したもの)が47%以上となるようにする。これにより、ダミー配線4に囲まれた下側対向電極のホトリソ時のレジスト形状バラツキ、及び続く配線エッチング時のマイクロローディング効果による下側対向電極3の線幅及び断面形状のバラツキを加工限界まで低減することができ、これによって、下側対向電極3の面積がバラツキのを抑制することができる。また、層間膜堆積及びCMPによる平坦化実施の際、ダミー配線4によりキャパシタ下側対向電極3上の層間膜厚バラツキを加工限界まで抑制することで、誘電膜膜厚がバラツキのを抑制することができる。
【0035】
また、上側対向電極6をなす上側配線層のレイアウトについては次のようにする。上側対向電極6となるパターンは下側対向電極及び上側対向電極のホトリソでの位置合わせバラツキ分及び線幅中心値ズレ分だけ補正するため、下側対向電極3より一回り小さく(もしくは大きく)レイアウトする。また、下側対向電極同様、キャパシタ上側対向電極6の周囲に最小線幅及び最小間隔でダミー配線7をパターニングし、かつ上側対向電極6を含むそのダミー配線でのパターン密度(チップ内に100μm□のウィンドウを作り、チップ内を50μmステップで移動させ、パターン内の各位置でのパターン占有率を算出したもの)が47%以上となるようにする。これにより、上側対向電極面積のバラツキを最小とすることができる。
【0036】
次に、キャパシタの容量バラツキについて言及する。
キャパシタ容量値のバラツキ因子としては、
(1)電極面積バラツキ、
(2)誘電膜膜厚バラツキ、
(3)誘電膜の誘電率バラツキ、
(4)温度特性、
(5)電圧特性(電極材料がポリシリコンのような半導体の場合、印加する電圧によっては電極内に空乏層が形成され、空乏層容量分だけ変動する)、
(6)外乱因子(周囲の配線の電圧変動などに起因したノイズ)によるバラツキが挙げられる。
【0037】
(3),(4)は用いる誘電膜の材料で決まる因子であり、一般的な製造装置を用いた場合、極端な改善は期待できないため、キャパシタ精度向上に対しては、(1),(2),(5),(6)を如何に抑制するかが設計のポイントとなる。
【0038】
(1),(2)に対しては、製造工程の許容バラツキの影響を極力小さくするため、電極面積の大面積化や、小さい電極を格子状に並べ、それらを並列に接続することでバラツキを平均化する手法が用いられている。しかし、このような手法においては、回路構成上レイアウト面積が大きくなるという問題がある。また、(2)の低減に対しては、誘電率自体を小さくすることで構造上の膜厚バラツキによる影響を鈍感にしたり、中心膜厚自体を膜厚のバラツキ実力に対し十分厚くすることで影響を小さくすることも可能である。しかし、容量値自体が小さくなるため、例えば、(6)の要因である信号線からのデジタルノイズに対し敏感となる問題がある。
【0039】
(5)に関しては、電極材料が半導体の場合、その不純物濃度を縮退する程度に十分濃くするか、もしくは、金属材料を電極として採用することが有利なことは公知である。しかし、MOSキャパシタの場合、高濃度化することにより誘電膜である酸化膜の信頼性低下が懸念され、また、配線層を用いたキャパシタの場合、専用工程を追加して誘電膜形成とキャパシタ用のホトリソを追加する必要がある。また、工程追加なしで配線層でキャパシタを形成する手法としては、層間膜をそのまま誘電膜として用いる手法が既知であるが、この場合、周辺パターン密度などの影響で層間膜バラツキが発生し、結果的にキャパシタの精度を低下させてしまう。
【0040】
(6)についての抑制方法としては、特許文献1,2,3に示されるように、ノイズを入れたくない配線の周囲にグランド電位や電源電圧に電位を固定したシールド配線を配置し、寄生(配線負荷)容量のバラツキを抑制する手法が周知である。
【0041】
本実施形態においては、キャパシタの前述の精度バラツキ因子である(1),(2),(5),(6)を同時に抑制している。
まず、下側対向電極3及び上側対向電極6の周囲に配したダミー配線4,7をグランド電位あるいは電源電位に固定できるようレイアウトすることで、実動作時にキャパシタの周囲のデジタル回路の配線などから混入するノイズに対し、シールド効果を持たせることができる。これにより、外来因子によるキャパシタ特性の変動を最小とすることができる。
【0042】
また、(5)の電圧依存の空乏層容量バラツキについては、ポリシリコンではなく金属またはシリサイドを用いた配線層間キャパシタとして回避する。即ち、配線層としてアルミ等の金属膜あるいはシリサイド(例えば、タングステンシリサイド、チタンシリサイド)を用いる。
【0043】
さらに、配線層を用いたキャパシタの場合、図7,10に示すように、(1),(2)が共に周辺パターンとの疎密の関係で増加することに考慮し、対向電極周辺のパターン密度の増大のためのダミー配線と(6)の電気シールド配線を兼用できることにより、(1),(2),(5),(6)のバラツキを抑制して高精度のキャパシタとすることができる。
【0044】
以上のように本実施形態は下記の特徴を有する。
(イ)図3に示すように、半導体基板としてのシリコン基板1に半導体素子が作り込まれるとともに、シリコン基板1上に多層配線構造を有し、かつ、多層配線構造での第n(nは自然数:本実施形態ではn=1)層目の配線層と第(n+1)層目の配線層により対向電極3,6を構成するとともに、第n層目の配線層と第(n+1)層目の配線層との間の層間絶縁膜5を誘電膜としたキャパシタを具備する半導体装置において、多層配線構造での第n層目の配線層においてキャパシタの対向電極3の周辺を囲うようにダミー配線4をパターニングするとともに第(n+1)層目の配線層においてキャパシタの対向電極6の周辺を囲うようにダミー配線7をパターニングし、かつ、第n層目の配線層でのダミー配線4、および、第(n+1)層目の配線層でのダミー配線7の電位をグランド電位あるいは電源電位に固定した。
【0045】
これによって、第n層目および第(n+1)層目の配線層での対向電極3,6の周辺に配したダミー配線4,7の電位を固定することにより、対向電極3,6の周辺での配線の電位変動に対するシールド機能を持たせることができる。また、第n層目および第(n+1)層目の配線層において、対向電極3,6の周辺に配したダミー配線4,7によりパターンを密にして製造バラツキを小さくすることができる(図7,10参照)。その結果、多層配線によるキャパシタを具備する半導体装置において容量値の一定化を図ることができる。
(ロ)図7に示すように、多層配線構造での第n層目の配線層におけるパターン密度を47%以上にすると、誘電膜の膜厚を一定にする上で好ましいものとなる。
(ハ)多層配線構造での第n層目の配線層によるダミー配線4と、第(n+1)層目の配線層によるダミー配線7とをコンタクトホール等を通して電気的に接続すると、電位固定のための配線長さを短くできる。
(ニ)図10に示すように、第n層目の配線層におけるキャパシタの対向電極3の周辺を囲うダミー配線4、および、第(n+1)層目の配線層におけるキャパシタの対向電極6の周辺を囲うダミー配線7を、最小配線幅および最小配線間隔でパターニングすることにより、対向電極の面積についての製造バラツキを小さくする上で好ましいものとなる。
【0046】
なお、層間絶縁膜5の形成の際に、CMPを行う代わりに層間絶縁膜として流動性のある絶縁膜(例えばSOG膜)を用いてもよい。即ち、層間絶縁膜形成においてSOG膜のような液体ガラスコーティングプロセスを有するものとしてもよい。
(第2の実施の形態)
次に、第2の実施の形態を、第1の実施の形態との相違点を中心に説明する。
【0047】
図11は、図1に代わる本実施形態における半導体装置での概略構成を示す斜視図である。
図11において、第1層目の配線層を用いて、対向電極3の周囲に第1のダミー配線20が形成されるとともに、その外周側に第2のダミー配線21が形成されている。また、第2層目の配線層を用いて、対向電極6の周囲に第1のダミー配線30が形成されるとともに、その外周側に第2のダミー配線31が形成されている。各ダミー配線20,21,30,31は接地され、その電位はグランドレベルに固定されている。ダミー配線20,21,30,31は最小線幅、最小間隔で形成されている。
【0048】
図12には、配線の数とライン線幅の関係を示す。横軸の本数とは、図13に示すように配線を複数並べて形成したときにおける配線の数である。このとき、配線幅をS、配線間隔をLとする。図12において、サンプルとして、(i)配線幅S=0.7μm、配線間隔L=0.7μmのものと、(ii)配線幅S=0.6μm、配線間隔L=0.6μmのものを用いている。(i)も(ii)も、配線本数が1,2本ではライン線幅が変動しているが、3本以上ではライン線幅が一定となる。この結果に基づいて、図11においてはダミー配線を2本としている。つまり、電極を3本目の配線と考えて、ダミー配線を2本としている。
【0049】
以上のように、第n(本実施形態ではn=1)層目の配線層におけるキャパシタの対向電極3の周辺を囲うダミー配線20,21、および、第(n+1)層目の配線層におけるキャパシタの対向電極6の周辺を囲うダミー配線30,31を、内外の方向において二重以上に、かつ、最小配線幅および最小配線間隔でパターニングした。これにより、キャパシタの対向電極3,6およびその周辺にダミー配線20,21,30,31をパターニングする際に、ホトリソによるパターン疎密に起因したバラツキやドライエッチング時のマイクロローディング効果などによるパターン形状バラツキを抑制することができる。特に、ダミー配線を内外の方向において二重にパターニングすると、実用上好ましいものとなる。
【0050】
なお、図11ではダミー配線(20,21,30,31)は2本形成したが、2本以上形成してもよい。
(第3の実施の形態)
次に、第3の実施の形態を、第2の実施の形態との相違点を中心に説明する。
【0051】
図14は、図11に代わる本実施形態における半導体装置での概略構成を示す斜視図である。本実施形態では第2層目(n=2)と第3層目(n=3)の配線層にて対向電極3,6を形成している。
【0052】
図14において、多層配線構造での第1層目の配線層においてキャパシタの対向電極3およびその周辺のダミー配線20,21と対向するようにダミー配線40が形成されている。また、第4層目の配線層においてキャパシタの対向電極6およびその周辺のダミー配線30,31と対向するようにダミー配線41が形成されている。さらに、ダミー配線40,41は接地している。
【0053】
このように、多層配線構造での第(n−1)層目の配線層において少なくともキャパシタの対向電極3と対向するようにダミー配線40を形成するとともに、第(n+2)層目の配線層において少なくともキャパシタの対向電極6と対向するようにダミー配線41を形成した。また、第(n−1)層目の配線層でのダミー配線40、および、第(n+2)層目の配線層でのダミー配線41の電位をグランド電位(あるいは電源電位)に固定した。
【0054】
即ち、キャパシタの対向電極3,6を形成した配線層に対しその下層および上層に、対向電極3,6および周囲のダミー配線20,21,30,31とオーバーラップするように島状のパターンをレイアウトし、同時にグランド電位あるいは電源電位に固定した。これにより、シールド機能を更に向上させることができる。
【0055】
ここで、第(n−1)層目の配線層、第n層目の配線層、第(n+1)層目の配線層、第(n+2)層目の配線層においてそれぞれ配するダミー配線40,20,21,30,31,41をコンタクトホール等を通して電気的に接続すると、電位固定のための配線長さを短くできる。
【0056】
なお、図14での下層のダミー配線(シールド層)40として、半導体基板の表層部に形成した拡散層を用いてもよい。
【図面の簡単な説明】
【図1】第1の実施の形態における半導体装置での概略構成を示す斜視図。
【図2】半導体装置の平面図。
【図3】図2のA−Aでの縦断面図。
【図4】(a)〜(c)は半導体装置の製造工程を示す縦断面図。
【図5】(a)〜(c)は半導体装置の製造工程を示す縦断面図。
【図6】(a)〜(c)は半導体装置の製造工程を示す縦断面図。
【図7】パターン密度とCMP後の膜厚に関する実験結果を示す図。
【図8】パターン密度の測定方法を説明するための図。
【図9】(a),(b)はパターン密度の測定方法を説明するための図。
【図10】フォーカスとライン残し寸法の測定結果を示す図。
【図11】第2の実施の形態における半導体装置での概略構成を示す斜視図。
【図12】配線の数とライン線幅の関係を示す図。
【図13】配線の数を説明するための図。
【図14】第3の実施の形態における半導体装置での概略構成を示す斜視図。
【符号の説明】
1…シリコン基板、3…対向電極、4…ダミー配線、6…対向電極、7…ダミー配線、20…ダミー配線、21…ダミー配線、30…ダミー配線、31…ダミー配線、40…ダミー配線、41…ダミー配線。
Claims (15)
- 半導体基板に半導体素子が作り込まれるとともに、半導体基板上に多層配線構造を有し、かつ、多層配線構造での第n(nは自然数)層目の配線層と第(n+1)層目の配線層により対向電極を構成するとともに、第n層目の配線層と第(n+1)層目の配線層との間の層間絶縁膜を誘電膜としたキャパシタを具備する半導体装置において、
多層配線構造での第n層目の配線層においてキャパシタの対向電極の周辺を囲うようにダミー配線をパターニングするとともに第(n+1)層目の配線層においてキャパシタの対向電極の周辺を囲うようにダミー配線をパターニングし、かつ、前記第n層目の配線層でのダミー配線、および、前記第(n+1)層目の配線層でのダミー配線の電位を固定したことを特徴とする半導体装置。 - 多層配線構造での第n層目の配線層におけるパターン密度を47%以上にしたことを特徴とする請求項1に記載の半導体装置。
- 多層配線構造での第n層目の配線層によるダミー配線と、第(n+1)層目の配線層によるダミー配線とを電気的に接続したことを特徴とする請求項1に記載の半導体装置。
- 前記第n層目の配線層におけるキャパシタの対向電極の周辺を囲うダミー配線、および、前記第(n+1)層目の配線層におけるキャパシタの対向電極の周辺を囲うダミー配線を、最小配線幅および最小配線間隔でパターニングしたことを特徴とする請求項1〜3のいずれか1項に記載の半導体装置。
- 前記第n層目の配線層におけるキャパシタの対向電極の周辺を囲うダミー配線、および、前記第(n+1)層目の配線層におけるキャパシタの対向電極の周辺を囲うダミー配線を、内外の方向において二重以上に、かつ、最小配線幅および最小配線間隔でパターニングしたことを特徴とする請求項1〜3のいずれか1項に記載の半導体装置。
- 前記ダミー配線を内外の方向において二重にパターニングしたことを特徴とする請求項5に記載の半導体装置。
- 多層配線構造での第(n−1)層目の配線層または半導体基板の表層部において少なくともキャパシタの対向電極と対向するようにダミー配線を形成するとともに、第(n+2)層目の配線層において少なくともキャパシタの対向電極と対向するようにダミー配線を形成し、かつ、前記第(n−1)層目の配線層または半導体基板の表層部でのダミー配線、および、前記第(n+2)層目の配線層でのダミー配線の電位を固定したことを特徴とする請求項1〜6のいずれか1項に記載の半導体装置。
- 第(n−1)層目の配線層または半導体基板の表層部、第n層目の配線層、第(n+1)層目の配線層、第(n+2)層目の配線層においてそれぞれ配するダミー配線を電気的に接続したことを特徴とする請求項7に記載の半導体装置。
- 半導体基板に半導体素子が作り込まれるとともに、半導体基板上に多層配線構造を有し、かつ、多層配線構造での第n(nは自然数)層目の配線層と第(n+1)層目の配線層により対向電極を構成するとともに、第n層目の配線層と第(n+1)層目の配線層との間の層間絶縁膜を誘電膜としたキャパシタを具備する半導体装置の製造方法であって、
半導体基板の上において第n層目の配線層を用いてキャパシタの対向電極およびその周辺を囲うダミー配線をパターニングする工程と、
半導体基板の上において第n層目の配線層の上側に層間絶縁膜を形成する工程と、
前記層間絶縁膜の上において第(n+1)層目の配線層を用いてキャパシタの対向電極およびその周辺を囲うダミー配線をパターニングする工程と、
備えたことを特徴とする半導体装置の製造方法。 - 前記層間絶縁膜を形成した後の第(n+1)層目の配線層を形成する前に、化学的機械的研磨により前記層間絶縁膜を平坦化する工程を有することを特徴とする請求項9に記載の半導体装置の製造方法。
- 前記層間絶縁膜の形成の際に、層間絶縁膜として流動性のある絶縁膜を用いたことを特徴とする請求項9に記載の半導体装置の製造方法。
- 前記流動性のある絶縁膜はSOG膜である請求項11に記載の半導体装置の製造方法。
- 前記ダミー配線を最小配線幅および最小配線間隔でパターニングするようにしたことを特徴とする請求項9〜12のいずれか1項に記載の半導体装置の製造方法。
- 前記ダミー配線を、内外の方向において二重以上に、かつ、最小配線幅および最小配線間隔でパターニングするようにしたことを特徴とする請求項9〜12のいずれか1項に記載の半導体装置の製造方法。
- 前記ダミー配線を内外の方向において二重に形成したことを特徴とする請求項14に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002310632A JP2004146632A (ja) | 2002-10-25 | 2002-10-25 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002310632A JP2004146632A (ja) | 2002-10-25 | 2002-10-25 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004146632A true JP2004146632A (ja) | 2004-05-20 |
Family
ID=32456068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002310632A Pending JP2004146632A (ja) | 2002-10-25 | 2002-10-25 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004146632A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006303220A (ja) * | 2005-04-21 | 2006-11-02 | Nec Electronics Corp | 半導体装置 |
JP2007258719A (ja) * | 2006-03-20 | 2007-10-04 | Standard Microsystems Corp | ブートストラップされた非金属層を用いるフリンジ・キャパシタ |
JP2008205165A (ja) * | 2007-02-20 | 2008-09-04 | Toshiba Corp | 半導体集積回路装置 |
JP2010225880A (ja) * | 2009-03-24 | 2010-10-07 | Nec Corp | 半導体装置及びその製造方法 |
US8159045B2 (en) | 2008-12-09 | 2012-04-17 | Renesas Electronics Corporation | Semiconductor device with shield line disposed between capacitors |
KR20140113245A (ko) * | 2013-03-15 | 2014-09-24 | 삼성전자주식회사 | 더미 라인을 포함한 반도체 장치 |
JP2015536093A (ja) * | 2012-09-27 | 2015-12-17 | ザイリンクス インコーポレイテッドXilinx Incorporated | アンプの入力における寄生不一致の影響の軽減 |
JP2016046323A (ja) * | 2014-08-20 | 2016-04-04 | 株式会社デンソー | 半導体装置 |
JP2020188091A (ja) * | 2019-05-13 | 2020-11-19 | 株式会社村田製作所 | キャパシタ |
CN113363234A (zh) * | 2020-03-05 | 2021-09-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
-
2002
- 2002-10-25 JP JP2002310632A patent/JP2004146632A/ja active Pending
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006303220A (ja) * | 2005-04-21 | 2006-11-02 | Nec Electronics Corp | 半導体装置 |
JP2007258719A (ja) * | 2006-03-20 | 2007-10-04 | Standard Microsystems Corp | ブートストラップされた非金属層を用いるフリンジ・キャパシタ |
JP2008205165A (ja) * | 2007-02-20 | 2008-09-04 | Toshiba Corp | 半導体集積回路装置 |
US8159045B2 (en) | 2008-12-09 | 2012-04-17 | Renesas Electronics Corporation | Semiconductor device with shield line disposed between capacitors |
JP2010225880A (ja) * | 2009-03-24 | 2010-10-07 | Nec Corp | 半導体装置及びその製造方法 |
JP2015536093A (ja) * | 2012-09-27 | 2015-12-17 | ザイリンクス インコーポレイテッドXilinx Incorporated | アンプの入力における寄生不一致の影響の軽減 |
US8963332B2 (en) | 2013-03-15 | 2015-02-24 | Samsung Electronics Co., Ltd. | Semiconductor device with dummy lines |
KR20140113245A (ko) * | 2013-03-15 | 2014-09-24 | 삼성전자주식회사 | 더미 라인을 포함한 반도체 장치 |
KR102021762B1 (ko) | 2013-03-15 | 2019-09-17 | 삼성전자 주식회사 | 더미 라인을 포함한 반도체 장치 |
JP2016046323A (ja) * | 2014-08-20 | 2016-04-04 | 株式会社デンソー | 半導体装置 |
JP2020188091A (ja) * | 2019-05-13 | 2020-11-19 | 株式会社村田製作所 | キャパシタ |
JP7439392B2 (ja) | 2019-05-13 | 2024-02-28 | 株式会社村田製作所 | キャパシタ |
CN113363234A (zh) * | 2020-03-05 | 2021-09-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN113363234B (zh) * | 2020-03-05 | 2023-06-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8148797B2 (en) | Chip pad resistant to antenna effect and method | |
US9054225B2 (en) | Integrated capacitor having a non-uniform thickness | |
JP2001230379A (ja) | キャパシタ構造体とその製造方法 | |
JP2006303220A (ja) | 半導体装置 | |
US10043742B2 (en) | Semiconductor device | |
US8378454B2 (en) | Semiconductor device including metal-insulator-metal capacitor arrangement | |
JP2003152085A (ja) | 半導体装置及びその製造方法 | |
US8493708B2 (en) | Capacitor structure | |
JP2009099991A (ja) | 半導体素子のスタックキャパシタ及びその形成方法 | |
JP2006228803A (ja) | Mim型容量素子の配置構造 | |
US7227214B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2004146632A (ja) | 半導体装置およびその製造方法 | |
TWI485808B (zh) | 半導體裝置及其製造方法 | |
US6864526B2 (en) | Capacitor with via plugs forming first and second electrodes in a multilayer wiring structure of a semiconductor device | |
JP2010225880A (ja) | 半導体装置及びその製造方法 | |
CN110718564B (zh) | 半导体结构及其制造方法 | |
US11574880B2 (en) | Electronic device with an integral filtering component | |
KR100644526B1 (ko) | 엠보싱형 커패시터의 제조 방법 | |
KR101159112B1 (ko) | 가변 용량 캐패시터 및 그 제조방법 | |
JP3123948B2 (ja) | 半導体装置 | |
JP2004119461A (ja) | 半導体装置及びその製造方法 | |
KR20090050701A (ko) | 반도체 소자의 캐패시터 및 그 형성 방법 | |
KR20100059276A (ko) | Pip 커패시터 제조 방법 | |
JPH04291944A (ja) | 半導体装置 | |
JP2003115490A (ja) | 半導体装置及びその設計方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070525 |
|
A131 | Notification of reasons for refusal |
Effective date: 20070605 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20080205 Free format text: JAPANESE INTERMEDIATE CODE: A02 |