JP2004146452A - 半導体装置に適用される配線構造の製造方法 - Google Patents
半導体装置に適用される配線構造の製造方法 Download PDFInfo
- Publication number
- JP2004146452A JP2004146452A JP2002307324A JP2002307324A JP2004146452A JP 2004146452 A JP2004146452 A JP 2004146452A JP 2002307324 A JP2002307324 A JP 2002307324A JP 2002307324 A JP2002307324 A JP 2002307324A JP 2004146452 A JP2004146452 A JP 2004146452A
- Authority
- JP
- Japan
- Prior art keywords
- barrier metal
- metal layer
- interlayer insulating
- insulating film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】ＣＭＰなどの研磨処理中に、バリアメタル層と層間絶縁膜との界面で発生する剥離を抑制することができる半導体装置に適用される配線構造の製造方法を提供する。
【解決手段】基板１１上に形成した層間絶縁膜４１に、導電体プラグやダマシン配線を形成した半導体装置に適用される配線構造の製造方法において、上記層間絶縁膜４１表面および上記層間絶縁膜４１に形成した配線凹部４２の内表面に、ＴｉＮ／Ｔｉ層からなるバリアメタル層４３を形成するバリアメタル層形成工程と、上記配線凹部４２に導電体層を埋め込む導電体層形成工程と、余分に堆積した上記導電体層を研磨により除去する研磨工程とを備える。上記バリアメタル層形成工程のＴｉＮ層を形成する工程においては、基板１１を２００℃以上３００℃未満に保持して成膜後のバリアメタル層４３の残留応力を低減する。
【選択図】 図３
【解決手段】基板１１上に形成した層間絶縁膜４１に、導電体プラグやダマシン配線を形成した半導体装置に適用される配線構造の製造方法において、上記層間絶縁膜４１表面および上記層間絶縁膜４１に形成した配線凹部４２の内表面に、ＴｉＮ／Ｔｉ層からなるバリアメタル層４３を形成するバリアメタル層形成工程と、上記配線凹部４２に導電体層を埋め込む導電体層形成工程と、余分に堆積した上記導電体層を研磨により除去する研磨工程とを備える。上記バリアメタル層形成工程のＴｉＮ層を形成する工程においては、基板１１を２００℃以上３００℃未満に保持して成膜後のバリアメタル層４３の残留応力を低減する。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体装置に適用される配線構造の製造方法に関し、より特定的には、化学的機械的研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）などの研磨処理中において、導電層が剥離することを抑制することができる半導体装置に適用される配線構造の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体集積回路の微細化にともない、導電体プラグやダマシン配線を形成することが多くなった。これらを形成するにあたっては、まず層間絶縁膜に接続孔や配線溝を形成する。次に、この形成された配線凹部の内表面および層間絶縁膜の表面に、ＴｉＮ／Ｔｉ層からなるバリアメタル層を形成する（特許文献１参照）。さらに、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により、タングステン膜などの導電体層を形成した後、ＣＭＰにより余分な部分を研磨して除去する。
【０００３】
集積回路基板の微細化にともない、配線凹部に対してさらなる良好な導電体層の埋め込みが要求されており、そのためにはバリアメタル層であるＴｉＮ／Ｔｉ膜のカバレッジ性を高める必要がある。これに対応するため、指向性スパッタ方式が導入されている。特に最近では、イオン化したスパッタ粒子にバイアスを印加することで指向性を高める方式が用いられている。
【０００４】
【特許文献１】
特開平１０−７００９１号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、図８に示すようにこれらスパッタ方式で形成されたバリアメタル層１０３であるＴｉＮ／Ｔｉ膜上の導電体層１０４は、スラリー１０５および研磨布１０６を用いて行なうＣＭＰ処理中に、層間絶縁膜１０２との界面で剥離することある。この剥離が生じた場合には、図８にＡ、Ｂで示すような剥離した箇所では、その後のＣＭＰ処理において層間絶縁膜１０２の局所的な過剰研磨が発生する。その結果、表面平坦性の劣化、下層配線の露出や剥離した層間絶縁膜破片によるウエハ表面のスクラッチが発生して問題となっている。
【０００６】
この発明は、上記課題を解決するためになされたものであり、ＣＭＰなどの研磨処理中に、バリアメタル層と層間絶縁膜との界面で発生する剥離を抑制することができる半導体装置に適用される配線構造の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
この発明に基づいた半導体装置に適用される配線構造の製造方法のある局面に従えば、基板上に形成した層間絶縁膜に、導電体プラグやダマシン配線を形成した半導体装置に適用される配線構造の製造方法であって、上記層間絶縁膜表面および上記層間絶縁膜に形成した配線凹部の内表面に、ＴｉＮ／Ｔｉ層からなるバリアメタル層を形成するバリアメタル層形成工程と、上記配線凹部に導電体層を埋め込む導電体層形成工程と、余分に堆積した上記導電体層を研磨により除去する研磨工程とを備え、上記バリアメタル層形成工程のＴｉＮ層を形成する工程においては、上記基板の温度を２００℃以上３００℃未満に保持する。
【０００８】
この発明に基づいた半導体装置に適用される配線構造の製造方法の他の局面に従えば、基板上に形成した層間絶縁膜に、導電体プラグやダマシン配線を形成した半導体装置に適用される配線構造の製造方法であって、上記層間絶縁膜表面および上記層間絶縁膜に形成した配線凹部の内表面に、バリアメタル層を形成するバリアメタル層形成工程と、上記配線凹部に導電体層を埋め込む導電体層形成工程と、余分に堆積した上記導電体層を研磨により除去する研磨工程とを備え、上記バリアメタル層形成工程は、バイアススパッタリングを用いて行なわれ、上記バイアススパッタリングにおいては、バイアスパワーを１００Ｗ以下とした。
【０００９】
【発明の実施の形態】
以下、本発明に基づいた各実施の形態における半導体装置に適用される配線構造の製造方法について、図を参照しながら説明する。なお本明細書において、配線凹部とは、層間絶縁膜に形成した導電体プラグを埋め込むためのコンタクトホールやビアホールなどの接続孔またはダマシン配線を形成するための配線溝をいうものとする。
【００１０】
（実施の形態１）
図１は、本実施の形態における製造方法を用いて製造した半導体装置の配線構造を示す断面図であり、図２から図５は、本実施の形態における半導体装置に適用される配線構造の製造方法により層間絶縁膜に導電体プラグを形成する工程を示す断面工程図であり、図６は、スパッタリング装置の概要図である。
【００１１】
（半導体装置の配線構造）
図１を参照して、半導体装置の配線構造について説明する。
【００１２】
Ｓｉで構成された基板１１の上層には、ＳｉＯで構成された第１層間絶縁膜１２が設けられている。この第１層間絶縁膜１２には、第１導電体プラグ２１とダマシン配線２５が設けられている。第１導電体プラグ２１は、配線凹部としてのビアホール２２の内表面に、バリアメタル層２３が設けられ、その内部に導電体層２４が埋め込まれている。また、ダマシン配線２５は、配線凹部としての配線溝２６の内表面にバリアメタル層２７が設けられ、その内部に導電体層２８が埋め込まれている。このバリアメタル層２３、２７は、ＴｉＮ／Ｔｉ層により構成され、導電体層２４、２８は、タングステン、アルミニウムなどで構成されている。
【００１３】
第１層間絶縁膜１２の上層には、ＳｉＯで構成された第２層間絶縁膜１３が設けられている。この第２層間絶縁膜１３には、第１配線層３１および第２配線層３２が設けられており、第１配線層３１は、前記第１導電体プラグ２１に接続している。また、第２配線層３２に接続するように第２導電体プラグ３３が設けられ、第２導電体プラグ３３に接続するように第３配線層３８が設けられている。第２導電体プラグ３２は、配線凹部としてのコンタクトホール３４の内表面にバリアメタル層３５が設けられ、その内部に導電体層３６が埋め込まれて設けられている。
【００１４】
（半導体装置に適用される配線構造の製造方法）
図２から図５を参照して、半導体装置に適用される配線構造の製造方法について説明する。ここでは上記配線構造で説明した、第１導電体プラグ２１のような導電体プラグの製造方法について説明する。
【００１５】
図２を参照して、Ｓｉで構成された基板１１の表面上に、ＳｉＯからなる層間絶縁膜４１を形成する。次に層間絶縁膜４１にレジストを塗布し、このレジストをパターニングすることにより図示しないレジストパターンを形成する。このレジストパターンをマスクとして、ドライエッチングし、配線凹部としてのビアホール４２を形成する。
【００１６】
図３を参照して、指向性バイアススパッタリングにより、層間絶縁膜４１の表面およびビアホール４２の内表面に、バリアメタル層４３を形成する（バリアメタル層形成工程）。このバリアメタル層４３は、ＴｉＮ／Ｔｉ層で構成する。この工程においては、まず所定温度のアルゴンガスを基板１１の裏面側から吹きつけ、基板１１の温度を２００℃以上３００℃未満に加熱する。このときのアルゴンガスの温度は、２００℃〜３００℃程度に設定する。次にこの温度を維持しながら指向性バイアススパッタリングにより、Ｔｉ層を堆積させる。続いて、同じく上記温度を維持しながら指向性バイアススパッタリングにより、ＴｉＮ層を堆積させる。
【００１７】
図４を参照して、ビアホール４２の内部に、アルミニウムからなる導電体層４４を形成する（導電体層形成工程）。導電体層４４は、ＣＶＤにより構成され、ビアホール４２の内部のみならず、層間絶縁膜４１の表面にもアルミニウムからなる導電体層４４が堆積する。
【００１８】
図５を参照して、層間絶縁膜４１の表面に余分に堆積した導電体層４４をＣＭＰ法により研磨して除去する（研磨工程）。ＣＭＰは、導電体層４４の表面にスラリー５１を付与するとともに、研磨布５２で水平に摩擦を加えることで行なう。このとき同時にバリアメタル層４３の、層間絶縁膜４１表面に堆積した部分も除去される。ＣＭＰ処理が終了すると、層間絶縁膜４１表面および導電体プラグの導電体層４４表面が露出する。
【００１９】
実施の形態１において、指向性バイアススパッタリングに用いるスパッタリング装置について説明する。図６に示すように、基板１１と接触する陽極６１と、基板１１に対向するターゲット６２と、陽極６１とターゲット６２との間に電圧を印加する電源装置６３と、加熱装置６４と、制御装置６５とを有している。
【００２０】
加熱装置６４は、上方に向かって所定の温度のアルゴンガスを噴出し、基板１１の裏面にアルゴンガスを吹き付ける装置である。アルゴンガスの温度は、基板１１の温度が２００℃以上３００℃未満となるように制御することができる。
【００２１】
（作用・効果）
本実施の形態の半導体装置に適用される配線構造の製造方法によれば、次の作用、効果が得られる。
【００２２】
本実施の形態においては、バリアメタル層形成工程のＴｉＮ層を形成する工程においては、基板１１の温度を２００℃以上３００℃未満に維持しながらＴｉＮ層を形成した。
【００２３】
これにより結晶構造が変化してＴｉＮ結晶の配向性はアモルファス状態から（１１１）配向となる。この結晶変化にともない、バリアメタル層４３の線膨張係数が、基板１１を構成するＳｉに近づく。その結果、成膜後のバリアメタル層４３の残留応力を低減することができる。
【００２４】
また、基板１１の温度を３００℃未満に保持することで、導電体層４４にアルミニウムのような低融点の金属を用いた場合でも、その***を防止することができる。
【００２５】
本実施の形態においては、バリアメタル層形成工程において、高温のガスを基板１１の裏面側から吹きつけて、基板１１の温度を上記範囲に維持したので、むら無く均等に加熱することができる。
【００２６】
本実施の形態では、上記のように構成したので、バリアメタル層４３の成膜後の残留応力を減少させることができ、層間絶縁膜４１とバリアメタル層４３との密着性が向上する。その結果、ＣＭＰなどの研磨工程において、バリアメタル層４３と層間絶縁膜４１との界面で生じる剥離を抑制することができる。
【００２７】
本実施の形態では、バリアメタル層形成工程において、ＴｉＮ／Ｔｉの堆積を全て指向性バイアススパッタリングにより行なったが、例えばＣＶＤなどの他の方法で行なった場合でも、基板１１の温度を２００℃以上３００℃未満に保持しながらＴｉＮ層を形成すれば、バリアメタル層４３の残留応力を低減する効果を得ることができる。
【００２８】
また、本実施の形態では、基板１１の温度を保持するために、高温のガスを吹きつけて加熱したが、静電チャックによる吸着により加熱してもよい。この場合には、基板１１の均一な加熱が可能となる。
【００２９】
（実施の形態２）
実施の形態２について、実施の形態１と異なる事項のみを説明する。図７は本実施の形態の半導体装置に適用される配線構造の製造方法の工程の一部を示す断面工程図である。
【００３０】
（半導体装置に適用される配線構造の製造方法）
本実施の形態においては、バリアメタル層形成工程において、指向性バイアススパッタリングを用いる。指向性バイアススパッタリングにおいては、図７に示すように一部がイオン化したＴｉスパッタ粒子をＴｉターゲット６２から放出させ、ＴｉＮ／Ｔｉ層を層間絶縁膜４１に堆積させる。そのときバイアスパワーは５０Ｗ以上１００Ｗ以下に設定する。
【００３１】
本実施の形態に用いるスパッタリング装置は、図６に示すように制御装置６５を備えている。制御装置６５は、電源装置６３により陽極６１とターゲット６２との間に加えられるバイアスパワーを制御するものである。この制御装置６５により、バイアスパワーを１００Ｗ以下に保つことができる。このスパッタリング装置によれば、形成したバリアメタル層を構成する原子の格子間隔の拡大が抑制され、成膜後にバリアメタル層に生じる圧縮の残留応力を低減することができる。
【００３２】
（作用・効果）
本実施の形態においては、バリアメタル層形成工程において、指向性バイアススパッタリングのバイアスパワーを１００Ｗ以下にした。これによりバイアススパッタリング中に、バリアメタル層４３に打ち込まれるアルゴン原子の数を減少させることができる。その結果、バリアメタル層４３を構成する原子の格子間隔の拡大が抑制され、成膜後にバリアメタル層４３に生じる圧縮の残留応力を低減することができる。
【００３３】
また、本実施の形態においては、バリアメタル層形成工程において、指向性バイアススパッタリングのバイアスパワーを５０Ｗ以上にした。一般にバイアスパワーを減少させると、スパッタ粒子の指向性低下によりカバレッジ性が悪化するが、５０Ｗ以上にすることで、その影響を許容範囲内にすることができる。
【００３４】
これらの結果、バリアメタル層４３の成膜後の残留応力を減少させることができ、層間絶縁膜４１との密着性が向上するので、ＣＭＰなどの研磨工程において、バリアメタル層４３と層間絶縁膜４１との界面で生じる剥離を抑制することができる。
【００３５】
本実施の形態では、バリアメタル層形成工程においてバイアスパワーを５０Ｗ以上としたが、配線凹部の底部におけるバリアメタル層４３のカバレッジの要求が低い場合には、５０Ｗ未満でもよい。この場合には、スパッタリング中にバリアメタル層に打ち込まれるアルゴン原子の数をさらに減少させることができる。
【００３６】
以上、実施の形態１および実施の形態２について説明したが、実施の形態１および実施の形態２を組み合わせて行なっても良い。すなわち、バリアメタル層形成工程のＴｉＮ層を形成する工程において、基板１１の温度を２００℃以上に保持し、かつ指向性バイアススパッタリングのバイアスパワーを１００Ｗ以下に保持するようにしても良い。これにより、成膜後のバリアメタル層４３における残留応力をさらに低減することができる。
【００３７】
図１を参照して、上記のような配線構造の製造方法を適用して製造した半導体装置について説明する。この半導体装置は、基板１１上に形成した層間絶縁膜１２、１３に、導電体プラグ２１、３３やダマシン配線２５が設けられたものであり、層間絶縁膜１２、１３の配線凹部２２、２６、３４の内表面に設けられたバリアメタル層２３、２７、３５と、上記配線凹部２２、２６、３４に埋め込まれた導電体層２４、２８、３６とを備えている。実施の形態１および２の製造方法を適用した半導体装置のバリアメタル層２３、２７、３５の残留応力は、３．０×１０９Ｐａ以下となる。
【００３８】
発明者らが実験を行なった結果によると、バリアメタル層２３、２７、３５の残留応力が３．０×１０９Ｐａ以下であれば、ＣＭＰなどによる研磨工程において、バリアメタル層２３、２７、３５と層間絶縁膜１２、１３との界面で発生する剥離を顕著に減少させることができる。
【００３９】
なお、今回開示した上記実施の形態はすべての点で例示であって、限定的な解釈の根拠となるものではない。したがって、本発明の技術的範囲は、上記した実施の形態のみによって解釈されるのではなく、特許請求の範囲の記載に基づいて画定される。また、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００４０】
【発明の効果】
この発明に基づいた半導体装置に適用される配線構造の製造方法によると、成膜後のバリアメタル層の残留応力を効果的に低減することができる。これにより、バリアメタル層と層間絶縁膜との密着性が向上し、研磨工程におけるバリアメタル層と層間絶縁膜との界面で発生する剥離を抑制することができる。
【図面の簡単な説明】
【図１】この発明に基づいた実施の形態１により製造した半導体装置の配線構造を示す断面図である。
【図２】この発明に基づいた実施の形態１における層間絶縁膜に導電体プラグを形成する工程を示す第１製造工程を示す断面図である。
【図３】この発明に基づいた実施の形態１における層間絶縁膜に導電体プラグを形成する工程を示す第２製造工程を示す断面図である。
【図４】この発明に基づいた実施の形態１における層間絶縁膜に導電体プラグを形成する工程を示す第３製造工程を示す断面図である。
【図５】この発明に基づいた実施の形態１における層間絶縁膜に導電体プラグを形成する工程を示す第４製造工程を示す断面図である。
【図６】この発明に基づいた実施の形態１および実施の形態２に用いるスパッタリング装置を示す概要図である。
【図７】この発明に基づいた実施の形態２における層間絶縁膜に導電体プラグを形成する工程の一部を示す断面図である。
【図８】従来の技術における半導体装置に適用される配線構造の製造方法を示す断面工程図である。
【符号の説明】
１１ 基板、１２，１３，４１ 層間絶縁膜、２１，３２，３３ 導電体プラグ、２２，２６，３４，４２ 配線凹部、２３，２７，３５，４３ バリアメタル層、２５ ダマシン配線、２４，２８，３６，４４ 導電体層。
【発明の属する技術分野】
この発明は、半導体装置に適用される配線構造の製造方法に関し、より特定的には、化学的機械的研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）などの研磨処理中において、導電層が剥離することを抑制することができる半導体装置に適用される配線構造の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体集積回路の微細化にともない、導電体プラグやダマシン配線を形成することが多くなった。これらを形成するにあたっては、まず層間絶縁膜に接続孔や配線溝を形成する。次に、この形成された配線凹部の内表面および層間絶縁膜の表面に、ＴｉＮ／Ｔｉ層からなるバリアメタル層を形成する（特許文献１参照）。さらに、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により、タングステン膜などの導電体層を形成した後、ＣＭＰにより余分な部分を研磨して除去する。
【０００３】
集積回路基板の微細化にともない、配線凹部に対してさらなる良好な導電体層の埋め込みが要求されており、そのためにはバリアメタル層であるＴｉＮ／Ｔｉ膜のカバレッジ性を高める必要がある。これに対応するため、指向性スパッタ方式が導入されている。特に最近では、イオン化したスパッタ粒子にバイアスを印加することで指向性を高める方式が用いられている。
【０００４】
【特許文献１】
特開平１０−７００９１号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、図８に示すようにこれらスパッタ方式で形成されたバリアメタル層１０３であるＴｉＮ／Ｔｉ膜上の導電体層１０４は、スラリー１０５および研磨布１０６を用いて行なうＣＭＰ処理中に、層間絶縁膜１０２との界面で剥離することある。この剥離が生じた場合には、図８にＡ、Ｂで示すような剥離した箇所では、その後のＣＭＰ処理において層間絶縁膜１０２の局所的な過剰研磨が発生する。その結果、表面平坦性の劣化、下層配線の露出や剥離した層間絶縁膜破片によるウエハ表面のスクラッチが発生して問題となっている。
【０００６】
この発明は、上記課題を解決するためになされたものであり、ＣＭＰなどの研磨処理中に、バリアメタル層と層間絶縁膜との界面で発生する剥離を抑制することができる半導体装置に適用される配線構造の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
この発明に基づいた半導体装置に適用される配線構造の製造方法のある局面に従えば、基板上に形成した層間絶縁膜に、導電体プラグやダマシン配線を形成した半導体装置に適用される配線構造の製造方法であって、上記層間絶縁膜表面および上記層間絶縁膜に形成した配線凹部の内表面に、ＴｉＮ／Ｔｉ層からなるバリアメタル層を形成するバリアメタル層形成工程と、上記配線凹部に導電体層を埋め込む導電体層形成工程と、余分に堆積した上記導電体層を研磨により除去する研磨工程とを備え、上記バリアメタル層形成工程のＴｉＮ層を形成する工程においては、上記基板の温度を２００℃以上３００℃未満に保持する。
【０００８】
この発明に基づいた半導体装置に適用される配線構造の製造方法の他の局面に従えば、基板上に形成した層間絶縁膜に、導電体プラグやダマシン配線を形成した半導体装置に適用される配線構造の製造方法であって、上記層間絶縁膜表面および上記層間絶縁膜に形成した配線凹部の内表面に、バリアメタル層を形成するバリアメタル層形成工程と、上記配線凹部に導電体層を埋め込む導電体層形成工程と、余分に堆積した上記導電体層を研磨により除去する研磨工程とを備え、上記バリアメタル層形成工程は、バイアススパッタリングを用いて行なわれ、上記バイアススパッタリングにおいては、バイアスパワーを１００Ｗ以下とした。
【０００９】
【発明の実施の形態】
以下、本発明に基づいた各実施の形態における半導体装置に適用される配線構造の製造方法について、図を参照しながら説明する。なお本明細書において、配線凹部とは、層間絶縁膜に形成した導電体プラグを埋め込むためのコンタクトホールやビアホールなどの接続孔またはダマシン配線を形成するための配線溝をいうものとする。
【００１０】
（実施の形態１）
図１は、本実施の形態における製造方法を用いて製造した半導体装置の配線構造を示す断面図であり、図２から図５は、本実施の形態における半導体装置に適用される配線構造の製造方法により層間絶縁膜に導電体プラグを形成する工程を示す断面工程図であり、図６は、スパッタリング装置の概要図である。
【００１１】
（半導体装置の配線構造）
図１を参照して、半導体装置の配線構造について説明する。
【００１２】
Ｓｉで構成された基板１１の上層には、ＳｉＯで構成された第１層間絶縁膜１２が設けられている。この第１層間絶縁膜１２には、第１導電体プラグ２１とダマシン配線２５が設けられている。第１導電体プラグ２１は、配線凹部としてのビアホール２２の内表面に、バリアメタル層２３が設けられ、その内部に導電体層２４が埋め込まれている。また、ダマシン配線２５は、配線凹部としての配線溝２６の内表面にバリアメタル層２７が設けられ、その内部に導電体層２８が埋め込まれている。このバリアメタル層２３、２７は、ＴｉＮ／Ｔｉ層により構成され、導電体層２４、２８は、タングステン、アルミニウムなどで構成されている。
【００１３】
第１層間絶縁膜１２の上層には、ＳｉＯで構成された第２層間絶縁膜１３が設けられている。この第２層間絶縁膜１３には、第１配線層３１および第２配線層３２が設けられており、第１配線層３１は、前記第１導電体プラグ２１に接続している。また、第２配線層３２に接続するように第２導電体プラグ３３が設けられ、第２導電体プラグ３３に接続するように第３配線層３８が設けられている。第２導電体プラグ３２は、配線凹部としてのコンタクトホール３４の内表面にバリアメタル層３５が設けられ、その内部に導電体層３６が埋め込まれて設けられている。
【００１４】
（半導体装置に適用される配線構造の製造方法）
図２から図５を参照して、半導体装置に適用される配線構造の製造方法について説明する。ここでは上記配線構造で説明した、第１導電体プラグ２１のような導電体プラグの製造方法について説明する。
【００１５】
図２を参照して、Ｓｉで構成された基板１１の表面上に、ＳｉＯからなる層間絶縁膜４１を形成する。次に層間絶縁膜４１にレジストを塗布し、このレジストをパターニングすることにより図示しないレジストパターンを形成する。このレジストパターンをマスクとして、ドライエッチングし、配線凹部としてのビアホール４２を形成する。
【００１６】
図３を参照して、指向性バイアススパッタリングにより、層間絶縁膜４１の表面およびビアホール４２の内表面に、バリアメタル層４３を形成する（バリアメタル層形成工程）。このバリアメタル層４３は、ＴｉＮ／Ｔｉ層で構成する。この工程においては、まず所定温度のアルゴンガスを基板１１の裏面側から吹きつけ、基板１１の温度を２００℃以上３００℃未満に加熱する。このときのアルゴンガスの温度は、２００℃〜３００℃程度に設定する。次にこの温度を維持しながら指向性バイアススパッタリングにより、Ｔｉ層を堆積させる。続いて、同じく上記温度を維持しながら指向性バイアススパッタリングにより、ＴｉＮ層を堆積させる。
【００１７】
図４を参照して、ビアホール４２の内部に、アルミニウムからなる導電体層４４を形成する（導電体層形成工程）。導電体層４４は、ＣＶＤにより構成され、ビアホール４２の内部のみならず、層間絶縁膜４１の表面にもアルミニウムからなる導電体層４４が堆積する。
【００１８】
図５を参照して、層間絶縁膜４１の表面に余分に堆積した導電体層４４をＣＭＰ法により研磨して除去する（研磨工程）。ＣＭＰは、導電体層４４の表面にスラリー５１を付与するとともに、研磨布５２で水平に摩擦を加えることで行なう。このとき同時にバリアメタル層４３の、層間絶縁膜４１表面に堆積した部分も除去される。ＣＭＰ処理が終了すると、層間絶縁膜４１表面および導電体プラグの導電体層４４表面が露出する。
【００１９】
実施の形態１において、指向性バイアススパッタリングに用いるスパッタリング装置について説明する。図６に示すように、基板１１と接触する陽極６１と、基板１１に対向するターゲット６２と、陽極６１とターゲット６２との間に電圧を印加する電源装置６３と、加熱装置６４と、制御装置６５とを有している。
【００２０】
加熱装置６４は、上方に向かって所定の温度のアルゴンガスを噴出し、基板１１の裏面にアルゴンガスを吹き付ける装置である。アルゴンガスの温度は、基板１１の温度が２００℃以上３００℃未満となるように制御することができる。
【００２１】
（作用・効果）
本実施の形態の半導体装置に適用される配線構造の製造方法によれば、次の作用、効果が得られる。
【００２２】
本実施の形態においては、バリアメタル層形成工程のＴｉＮ層を形成する工程においては、基板１１の温度を２００℃以上３００℃未満に維持しながらＴｉＮ層を形成した。
【００２３】
これにより結晶構造が変化してＴｉＮ結晶の配向性はアモルファス状態から（１１１）配向となる。この結晶変化にともない、バリアメタル層４３の線膨張係数が、基板１１を構成するＳｉに近づく。その結果、成膜後のバリアメタル層４３の残留応力を低減することができる。
【００２４】
また、基板１１の温度を３００℃未満に保持することで、導電体層４４にアルミニウムのような低融点の金属を用いた場合でも、その***を防止することができる。
【００２５】
本実施の形態においては、バリアメタル層形成工程において、高温のガスを基板１１の裏面側から吹きつけて、基板１１の温度を上記範囲に維持したので、むら無く均等に加熱することができる。
【００２６】
本実施の形態では、上記のように構成したので、バリアメタル層４３の成膜後の残留応力を減少させることができ、層間絶縁膜４１とバリアメタル層４３との密着性が向上する。その結果、ＣＭＰなどの研磨工程において、バリアメタル層４３と層間絶縁膜４１との界面で生じる剥離を抑制することができる。
【００２７】
本実施の形態では、バリアメタル層形成工程において、ＴｉＮ／Ｔｉの堆積を全て指向性バイアススパッタリングにより行なったが、例えばＣＶＤなどの他の方法で行なった場合でも、基板１１の温度を２００℃以上３００℃未満に保持しながらＴｉＮ層を形成すれば、バリアメタル層４３の残留応力を低減する効果を得ることができる。
【００２８】
また、本実施の形態では、基板１１の温度を保持するために、高温のガスを吹きつけて加熱したが、静電チャックによる吸着により加熱してもよい。この場合には、基板１１の均一な加熱が可能となる。
【００２９】
（実施の形態２）
実施の形態２について、実施の形態１と異なる事項のみを説明する。図７は本実施の形態の半導体装置に適用される配線構造の製造方法の工程の一部を示す断面工程図である。
【００３０】
（半導体装置に適用される配線構造の製造方法）
本実施の形態においては、バリアメタル層形成工程において、指向性バイアススパッタリングを用いる。指向性バイアススパッタリングにおいては、図７に示すように一部がイオン化したＴｉスパッタ粒子をＴｉターゲット６２から放出させ、ＴｉＮ／Ｔｉ層を層間絶縁膜４１に堆積させる。そのときバイアスパワーは５０Ｗ以上１００Ｗ以下に設定する。
【００３１】
本実施の形態に用いるスパッタリング装置は、図６に示すように制御装置６５を備えている。制御装置６５は、電源装置６３により陽極６１とターゲット６２との間に加えられるバイアスパワーを制御するものである。この制御装置６５により、バイアスパワーを１００Ｗ以下に保つことができる。このスパッタリング装置によれば、形成したバリアメタル層を構成する原子の格子間隔の拡大が抑制され、成膜後にバリアメタル層に生じる圧縮の残留応力を低減することができる。
【００３２】
（作用・効果）
本実施の形態においては、バリアメタル層形成工程において、指向性バイアススパッタリングのバイアスパワーを１００Ｗ以下にした。これによりバイアススパッタリング中に、バリアメタル層４３に打ち込まれるアルゴン原子の数を減少させることができる。その結果、バリアメタル層４３を構成する原子の格子間隔の拡大が抑制され、成膜後にバリアメタル層４３に生じる圧縮の残留応力を低減することができる。
【００３３】
また、本実施の形態においては、バリアメタル層形成工程において、指向性バイアススパッタリングのバイアスパワーを５０Ｗ以上にした。一般にバイアスパワーを減少させると、スパッタ粒子の指向性低下によりカバレッジ性が悪化するが、５０Ｗ以上にすることで、その影響を許容範囲内にすることができる。
【００３４】
これらの結果、バリアメタル層４３の成膜後の残留応力を減少させることができ、層間絶縁膜４１との密着性が向上するので、ＣＭＰなどの研磨工程において、バリアメタル層４３と層間絶縁膜４１との界面で生じる剥離を抑制することができる。
【００３５】
本実施の形態では、バリアメタル層形成工程においてバイアスパワーを５０Ｗ以上としたが、配線凹部の底部におけるバリアメタル層４３のカバレッジの要求が低い場合には、５０Ｗ未満でもよい。この場合には、スパッタリング中にバリアメタル層に打ち込まれるアルゴン原子の数をさらに減少させることができる。
【００３６】
以上、実施の形態１および実施の形態２について説明したが、実施の形態１および実施の形態２を組み合わせて行なっても良い。すなわち、バリアメタル層形成工程のＴｉＮ層を形成する工程において、基板１１の温度を２００℃以上に保持し、かつ指向性バイアススパッタリングのバイアスパワーを１００Ｗ以下に保持するようにしても良い。これにより、成膜後のバリアメタル層４３における残留応力をさらに低減することができる。
【００３７】
図１を参照して、上記のような配線構造の製造方法を適用して製造した半導体装置について説明する。この半導体装置は、基板１１上に形成した層間絶縁膜１２、１３に、導電体プラグ２１、３３やダマシン配線２５が設けられたものであり、層間絶縁膜１２、１３の配線凹部２２、２６、３４の内表面に設けられたバリアメタル層２３、２７、３５と、上記配線凹部２２、２６、３４に埋め込まれた導電体層２４、２８、３６とを備えている。実施の形態１および２の製造方法を適用した半導体装置のバリアメタル層２３、２７、３５の残留応力は、３．０×１０９Ｐａ以下となる。
【００３８】
発明者らが実験を行なった結果によると、バリアメタル層２３、２７、３５の残留応力が３．０×１０９Ｐａ以下であれば、ＣＭＰなどによる研磨工程において、バリアメタル層２３、２７、３５と層間絶縁膜１２、１３との界面で発生する剥離を顕著に減少させることができる。
【００３９】
なお、今回開示した上記実施の形態はすべての点で例示であって、限定的な解釈の根拠となるものではない。したがって、本発明の技術的範囲は、上記した実施の形態のみによって解釈されるのではなく、特許請求の範囲の記載に基づいて画定される。また、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００４０】
【発明の効果】
この発明に基づいた半導体装置に適用される配線構造の製造方法によると、成膜後のバリアメタル層の残留応力を効果的に低減することができる。これにより、バリアメタル層と層間絶縁膜との密着性が向上し、研磨工程におけるバリアメタル層と層間絶縁膜との界面で発生する剥離を抑制することができる。
【図面の簡単な説明】
【図１】この発明に基づいた実施の形態１により製造した半導体装置の配線構造を示す断面図である。
【図２】この発明に基づいた実施の形態１における層間絶縁膜に導電体プラグを形成する工程を示す第１製造工程を示す断面図である。
【図３】この発明に基づいた実施の形態１における層間絶縁膜に導電体プラグを形成する工程を示す第２製造工程を示す断面図である。
【図４】この発明に基づいた実施の形態１における層間絶縁膜に導電体プラグを形成する工程を示す第３製造工程を示す断面図である。
【図５】この発明に基づいた実施の形態１における層間絶縁膜に導電体プラグを形成する工程を示す第４製造工程を示す断面図である。
【図６】この発明に基づいた実施の形態１および実施の形態２に用いるスパッタリング装置を示す概要図である。
【図７】この発明に基づいた実施の形態２における層間絶縁膜に導電体プラグを形成する工程の一部を示す断面図である。
【図８】従来の技術における半導体装置に適用される配線構造の製造方法を示す断面工程図である。
【符号の説明】
１１ 基板、１２，１３，４１ 層間絶縁膜、２１，３２，３３ 導電体プラグ、２２，２６，３４，４２ 配線凹部、２３，２７，３５，４３ バリアメタル層、２５ ダマシン配線、２４，２８，３６，４４ 導電体層。
Claims (5)
- 基板上に形成した層間絶縁膜に、導電体プラグやダマシン配線を形成した半導体装置に適用される配線構造の製造方法であって、
前記層間絶縁膜表面および前記層間絶縁膜に形成した配線凹部の内表面に、ＴｉＮ／Ｔｉ層からなるバリアメタル層を形成するバリアメタル層形成工程と、
前記配線凹部に導電体層を埋め込む導電体層形成工程と、
余分に堆積した前記導電体層を研磨により除去する研磨工程と、を備え、
前記バリアメタル層形成工程のＴｉＮ層を形成する工程においては、前記基板の温度を２００℃以上３００℃未満に保持することを特徴とする半導体装置に適用される配線構造の製造方法。 - 前記バリアメタル層形成工程のＴｉＮ層を形成する工程は、スパッタリングにより行なわれる請求項１に記載の半導体装置に適用される配線構造の製造方法。
- 前記バリアメタル層形成工程のＴｉＮ層を形成する工程において、前記基板の裏面に所定温度のガスを吹き付けることで、前記基板を２００℃以上３００℃未満に保持する、請求項１または２に記載の半導体装置に適用される配線構造の製造方法。
- 基板上に形成した層間絶縁膜に、導電体プラグやダマシン配線を形成した半導体装置に適用される配線構造の製造方法であって、
前記層間絶縁膜表面および前記層間絶縁膜に形成した配線凹部の内表面に、バリアメタル層を形成するバリアメタル層形成工程と、
前記配線凹部に導電体層を埋め込む導電体層形成工程と、
余分に堆積した前記導電体層を研磨により除去する研磨工程と、を備え、
前記バリアメタル層形成工程は、バイアススパッタリングを用いて行なわれ、前記バイアススパッタリングにおいては、バイアスパワーを１００Ｗ以下とした、半導体装置に適用される配線構造の製造方法。 - 前記バイアスパワーは５０Ｗ以上である、請求項４に記載の半導体装置に適用される配線構造の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002307324A JP2004146452A (ja) | 2002-10-22 | 2002-10-22 | 半導体装置に適用される配線構造の製造方法 |
| TW092107698A TW200406871A (en) | 2002-10-22 | 2003-04-04 | Method of manufacturing interconnection structure applied to semiconductor device |
| US10/406,184 US20040087137A1 (en) | 2002-10-22 | 2003-04-04 | Method of manufacturing interconnection structure applied to semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002307324A JP2004146452A (ja) | 2002-10-22 | 2002-10-22 | 半導体装置に適用される配線構造の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004146452A true JP2004146452A (ja) | 2004-05-20 |
Family
ID=32170936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002307324A Withdrawn JP2004146452A (ja) | 2002-10-22 | 2002-10-22 | 半導体装置に適用される配線構造の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20040087137A1 (ja) |
| JP (1) | JP2004146452A (ja) |
| TW (1) | TW200406871A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7339588B2 (en) | 2005-03-31 | 2008-03-04 | Fujitsu Limited | Character image generating system, storage medium storing character image generating program and method |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100588665B1 (ko) * | 2003-12-30 | 2006-06-12 | 동부일렉트로닉스 주식회사 | 반도체 소자의 장벽금속층 형성 방법 |
| CN114141698A (zh) * | 2020-09-04 | 2022-03-04 | 盛合晶微半导体(江阴)有限公司 | 半导体结构及其制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6140228A (en) * | 1997-11-13 | 2000-10-31 | Cypress Semiconductor Corporation | Low temperature metallization process |
-
2002
- 2002-10-22 JP JP2002307324A patent/JP2004146452A/ja not_active Withdrawn
-
2003
- 2003-04-04 TW TW092107698A patent/TW200406871A/zh unknown
- 2003-04-04 US US10/406,184 patent/US20040087137A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7339588B2 (en) | 2005-03-31 | 2008-03-04 | Fujitsu Limited | Character image generating system, storage medium storing character image generating program and method |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040087137A1 (en) | 2004-05-06 |
| TW200406871A (en) | 2004-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI621181B (zh) | 用於原位金屬硬遮罩形狀控制之脈衝介電蝕刻程序以致能無空隙金屬化 | |
| US7115517B2 (en) | Method of fabricating a dual damascene interconnect structure | |
| JP6921990B2 (ja) | 超伝導体相互接続のための予洗浄および堆積の方法 | |
| US6268274B1 (en) | Low temperature process for forming inter-metal gap-filling insulating layers in silicon wafer integrated circuitry | |
| TW201448024A (zh) | 在多層薄膜堆疊中蝕刻自對準穿孔及溝槽之方法 | |
| TW543144B (en) | Method for forming metal layer of semiconductor device | |
| US7714440B2 (en) | Metal interconnection structure of a semiconductor device having low resistance and method of fabricating the same | |
| US8377821B2 (en) | Method for forming contact hole structure | |
| JP4169950B2 (ja) | 半導体装置の製造方法 | |
| JP3386438B2 (ja) | 二次元波形構造の製造方法 | |
| JPH10284600A (ja) | 半導体装置及びその製造方法 | |
| JP2000150641A (ja) | 半導体装置の製造方法 | |
| JP2005044910A (ja) | 配線形成方法及び配線形成装置 | |
| JP2004146452A (ja) | 半導体装置に適用される配線構造の製造方法 | |
| JP2001053151A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2006245268A (ja) | 半導体装置の製造方法 | |
| JP2010165760A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2007251135A (ja) | 半導体装置およびその製造方法 | |
| KR100705950B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100315453B1 (ko) | 반도체 소자의 금속 배선 절연막 형성 방법 | |
| KR100352304B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20030074870A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP2003258088A (ja) | 半導体装置、その製造方法、及びその製造装置 | |
| KR100299332B1 (ko) | 반도체 소자의 층간 절연막 제조 방법 | |
| JPH11297699A (ja) | 拡散バリア層およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060110 |