JP2004128288A

JP2004128288A - Semiconductor device and electronic apparatus

Info

Publication number: JP2004128288A
Application number: JP2002291771A
Authority: JP
Inventors: Mikio Negishi; 根岸　幹夫; Tomio Yamada; 山田　富男; Shinji Moriyama; 森山　伸治
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2002-10-04
Filing date: 2002-10-04
Publication date: 2004-04-22

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device and an electronic apparatus in which improvement in a shield effect for packaged components is attained. <P>SOLUTION: The semiconductor device is composed of a module substrate 4 which has a front surface 4b and a rear surface 4c and in which a cavity 4a is formed on the rear surface 4c, a control chip 2 packaged on the front surface 4b of the module substrate 4, chip components 3 packaged on the front surface 4b adjacently with the control chip 2, an output chip 13 located within the cavity 4a on the rear surface 4c of the module substrate 4, a plurality of lands 1a provided on the rear surface 4c of the module substrate 4, and a seal 6 for sealing the control chip 2 and the plurality of chip components 3. The module substrate 4 is provided with a first GND pattern 4d electrically connected with a GND potential, such that electromagnetic shield is strengthened between the control chip 2 on the side of the front surface 4b and the output chip 13 on the side of the rear surface 4c. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体製造技術に関し、特に、パワーアンプモジュールなどのモジュール製品の電磁シールドに適用して有効な技術に関する。
【０００２】
【従来の技術】
チップコンデンサやチップ抵抗などのチップ部品と、ベアチップ実装用の半導体チップとが搭載されたモジュール製品（半導体装置）の一例として、パワーアンプモジュールと呼ばれるものが開発されており、このパワーアンプモジュールは、例えば、携帯用電話機などに組み込まれている。
【０００３】
なお、モジュール製品であるハイブリッドモジュールについては、例えば、特開２０００−５８７４１号公報にその記載がある。
【０００４】
すなわち、特開２０００−５８７４１号公報には、表面にチップ部品が実装され、裏面に回路部品が実装された回路基板に対して、その表面側に金属ケースが取り付けられた構造が記載されており、チップ部品が金属ケースによって覆われた構造とすることにより、小型でかつ放熱性を良好にするハイブリッドモジュールが記載されている。
【０００５】
【発明が解決しようとする課題】
前記したような基板の表裏両面に部品を実装してモジュール製品の小型化を図る技術について、本発明者が検討したところ、表裏面の少なくとも何れかに高い周波数の信号を伝送する部品を実装した場合、表裏面の部品間に電磁シールドが必要になることを見出した。
【０００６】
すなわち、高周波信号を伝送する部品から発せられるノイズを他方の部品の信号が拾い、両部品が電気的に接続されていることから高周波信号にもノイズが悪影響を及ぼすという問題が起こる。
【０００７】
しかしながら、特開２０００−５８７４１号公報に記載されたハイブリッドモジュールでは、表裏面の部品間での電磁シールドについての記載は全くない。
【０００８】
さらに、特開２０００−５８７４１号公報に記載されたハイブリッドモジュールでは、金属ケースが回路基板に取り付けられており、金属ケースの内周壁と最外周に配置されたチップ部品とのすき間を少なくとも０．５〜０．６ｍｍ程度設けなければならないため、ハイブリッドモジュールの小型化をこれ以上図ることができない。
【０００９】
すなわち、携帯用電話機などの携帯用電子機器では、これら本体の小型・薄型化により、携帯用電子機器に搭載されるモジュール製品を含む半導体装置や電子装置の更なる小型化が要求されるため、半導体装置や電子装置において更なる小型化を図れないことが問題となる。
【００１０】
本発明の目的は、実装部品のシールド効果の向上を図る半導体装置および電子装置を提供することにある。
【００１１】
本発明のその他の目的は、小型化を図る半導体装置および電子装置を提供することにある。
【００１２】
本発明のその他の目的は、半導体チップの放熱性の向上を図る半導体装置および電子装置を提供することにある。
【００１３】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１４】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１５】
すなわち、本発明は、表面およびその反対側の裏面を有した配線基板と、前記配線基板の表面に搭載された第１の半導体チップと、前記配線基板の裏面に搭載された第２の半導体チップと、前記配線基板の裏面に設けられた複数の外部端子とを有し、前記配線基板に、接地電位と電気的に接続された導体パターンが設けられており、前記導体パターンは前記第１の半導体チップと前記第２の半導体チップの間に配置されているものである。
【００１６】
また、本発明は、配線基板の凹部に半導体チップが実装されるとともに、前記凹部の内周壁に、接地電位と電気的に接続された導体パターンが設けられた半導体装置と、前記半導体装置に隣接して配置された隣接モジュールと、前記半導体装置および前記隣接モジュールが搭載される実装基板とを有し、前記実装基板の同一面に前記半導体装置と前記隣接モジュールとが隣接して配置されているものである。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１８】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
【００１９】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合及び原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【００２０】
さらに、以下の実施の形態において、その構成要素（要素ステップなどを含む）は、特に明示した場合及び原理的に明らかに必須であると考えられる場合などを除き、必ずしも必須のものではないことは言うまでもない。
【００２１】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合及び原理的に明らかにそうでないと考えられる場合などを除き、実質的にその形状などに近似または類似するものなどを含むものとする。このことは前記数値及び範囲についても同様である。
【００２２】
また、実施の形態を説明するための全図において同一機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００２３】
（実施の形態１）
図１は本発明の実施の形態１の半導体装置の一例であるパワーアンプモジュールの構造を示す平面図、図２は図１に示すパワーアンプモジュールの構造を示す断面図、図３は図１に示すパワーアンプモジュールの構造を示す底面図、図４は図１に示すパワーアンプモジュールの配線基板の表面側に搭載される各実装部品の配置の一例を示す平面配置図、図５は図１に示すパワーアンプモジュールに組み込まれた高周波増幅回路の構成の一例を示す回路ブロック図、図６は図１に示すパワーアンプモジュールにおける各段の素子電力と熱抵抗値の一例を示す比較データ図、図７は図１に示すパワーアンプモジュールに組み込まれた配線基板における内部ＧＮＤ層とキャビティの構造の一例を示す底面図、図８は図１に示すパワーアンプモジュールの実装基板への実装構造の一例を示す部分断面図、図９は本発明の実施の形態１の変形例のパワーアンプモジュールの構造を示す断面図、図１０は図９に示すパワーアンプモジュールにおけるワイヤボンディング後の構造を示す底面図、図１１は図９に示すパワーアンプモジュールの実装基板への実装構造を示す部分断面図、図１２は図９に示すパワーアンプモジュールを搭載した電子装置の構造の一例を示す部分断面図、図１３は図１２に示す電子装置を搭載した携帯用電子機器の構造の一例を示す構造ブロック図である。
【００２４】
図１および図２に示す本実施の形態１の半導体装置は、パワーアンプモジュール１と呼ばれる高周波のモジュール製品であり、モジュール基板４の表面４ｂ上に第１の半導体チップが半田実装され、かつ裏面４ｃ上に第２の半導体チップが半田実装されるとともに、表面４ｂ側の第１の半導体チップが封止用樹脂によって覆われる構造を有しており、主に、携帯用電話機などの小型の携帯用電子機器などに組み込まれるものである。
【００２５】
なお、パワーアンプモジュール１は、例えば、携帯用電話機における高周波（例えば、約９００ＭＨｚと約１８００ＭＨｚ）を複数の段階に亘って増幅するものである。
【００２６】
前記パワーアンプモジュール１の詳細構成は、表面４ｂおよびその反対側の裏面４ｃを有した配線基板であるモジュール基板４と、モジュール基板４の表面４ｂに搭載された第１の半導体チップであり、かつ能動部品である制御用チップ２と、制御用チップ２と隣接して表面４ｂに搭載され、かつ受動素子を有したチップ部品３と、モジュール基板４の裏面４ｃに搭載された第２の半導体チップであり、かつ能動素子（アンプ素子）を有した出力用チップ１３と、モジュール基板４の裏面４ｃに設けられた複数の外部端子であるランド１ａと、封止用樹脂によって形成され、かつ制御用チップ２および複数のチップ部品３を封止する封止部６とからなり、モジュール基板４に、接地（基準）電位（ＧＮＤ）と電気的に接続された第１ＧＮＤパターン（導体パターン）４ｄが設けられており、第１ＧＮＤパターン４ｄは制御用チップ２と出力用チップ１３の間に配置されている。
【００２７】
なお、出力用チップ１３は２段めと３段めの増幅回路を有しており、一方、制御用チップ２は、初段の増幅回路と制御回路とを有しており、この制御回路によって初段、２段めおよび３段めのそれぞれの増幅回路を制御している。
【００２８】
したがって、第２の半導体チップである出力用チップ１３は、第１の半導体チップである制御用チップ２より発熱量が大きいチップである。
【００２９】
そこで、パワーアンプモジュール１では、アンプ素子を有した発熱量が大きな出力用チップ１３をモジュール基板４の裏面４ｃ側に配置して、この出力用チップ１３を実装基板への実装時に前記実装基板に直接または間接的に半田接続してその放熱性を高めるとともに、発熱量の小さな制御用チップ２やチップ部品３は、モジュール基板４の表面４ｂ側に搭載してこれら表面４ｂ側の実装部品を金属製のケースなどを用いずにシリコーン樹脂などの低弾性で、かつ絶縁性の封止用樹脂のみによって封止してモジュールの小型化を図っている。
【００３０】
また、本実施の形態１のパワーアンプモジュール１では、図３に示すように、モジュール基板４の裏面４ｃ側のほぼ中央に凹部であるキャビティ部４ａが形成され、このキャビティ部４ａ内に出力用チップ１３が配置されるとともに、出力用チップ１３はモジュール基板４に対してフリップチップ接続されており、一方、制御用チップ２がモジュール基板４の表面４ｂ上にフリップチップ接続されている。
【００３１】
したがって、制御用チップ２と出力用チップ１３は、両者とも半田からなるバンプ電極１６を介してモジュール基板４にフリップチップ接続されている。
【００３２】
なお、図２に示すように、発熱量の大きな出力用チップ１３の主面１３ａと反対側の背面１３ｂには放熱部材である放熱板９が熱伝導性接着剤１０を介して取り付けられている。
【００３３】
このように、パワーアンプモジュール１では、出力用チップ１３の発熱量の方が制御用チップ２より遥かに大きいため、この出力用チップ１３をモジュール基板４の実装基板側に配置することが好ましく、出力用チップ１３を実装基板側に実装することにより、出力用チップ１３が発する熱を実装基板に逃がすことができる。
【００３４】
次に、パワーアンプモジュール１における図５に示す高周波増幅器の回路ブロックについて説明する。
【００３５】
前記高周波増幅器の増幅回路では、２つの周波数帯域をそれぞれ２つの増幅回路に分けて増幅しており、各増幅回路は、３段階に亘って増幅され、各段の増幅回路は、制御用チップ２の制御回路によって制御される。前記３段階のうち初段の増幅回路が表面４ｂ側に実装された制御用チップ（第１の半導体チップ）２に形成され、かつ２段めと終段（３段め）の増幅回路が裏面４ｃ側に配置された出力用チップ１３に形成されている。
【００３６】
ただし、２段めの増幅回路は、表面４ｂ側の制御用チップ２に形成されていてもよいし、裏面４ｃ側の出力用チップ１３に形成されていてもよい。
【００３７】
また、チップ小型化を図る際などに、初段の増幅回路についても裏面４ｃ側の出力用チップ１３に形成されていてもよい。
【００３８】
ここで、２種類の周波数帯域について説明すると、一方は、ＧＳＭ（Ｇｌｏｂａｌ　Ｓｙｓｔｅｍ　ｆｏｒ　Ｍｏｂｉｌｅ　Ｃｏｍｍｕｎｉｃａｔｉｏｎ）　方式のものであり、周波数帯域として８８０〜９１５ＭＨｚを使用している。また、他方は、ＤＣＳ（Ｄｉｇｉｔａｌ　Ｃｏｍｍｕｎｉｃａｔｉｏｎ　Ｓｙｓｔｅｍ　１８００）のものであり、周波数帯域として１７１０〜１７８５ＭＨｚを使用しており、この両方の方式に対応したモジュールである。
【００３９】
そこで、図５に示すように、高周波増幅回路を点線で囲った３つの回路ブロック２ｅ，７ｅ，８ｅに分割し、パワーアンプモジュール１では、回路ブロック２ｅに発熱量の小さい制御用チップ２を採用し、回路ブロック７ｅと回路ブロック８ｅに発熱量の大きな出力用チップ１３を採用して回路を分割している。
【００４０】
したがって、本実施の形態１のパワーアンプモジュール１では、３つの回路ブロック２ｅ，７ｅ，８ｅに含まれる半導体素子のうち、発熱量の小さい回路ブロック２ｅの制御用チップ２をモジュール基板４の表面４ｂ側に搭載し、発熱量の大きな回路ブロック７ｅ，８ｅを裏面４ｃ側の出力用チップ１３に組み込んで搭載している。さらに、チップ部品３は、発熱量が小さいため、全てモジュール基板４の表面４ｂ側に搭載する。
【００４１】
なお、回路ブロック２ｅ、回路ブロック７ｅ、回路ブロック８ｅにそれぞれ対応して、ＧＳＭ側とＤＣＳ側で、ＧＳＭ側初段アンプ２ｃとＤＣＳ側初段アンプ２ｄが制御用チップ２に組み込まれ、また、ＧＳＭ側２段めアンプ７ｃとＧＳＭ側終段アンプ７ｄ、およびＤＣＳ側２段めアンプ８ｃとＤＣＳ側終段アンプ８ｄが出力用チップ１３に組み込まれている。
【００４２】
また、図５に示す制御用チップ２は、制御信号Ｖｃｏｎｔｒｏｌ　を受けて、ＧＳＭ側初段アンプ２ｃ、ＧＳＭ側２段めアンプ７ｃおよびＧＳＭ側終段アンプ７ｄのそれぞれのパワーを制御する（ＤＣＳ側についても同様）。本実施の形態１の場合には、アンプ素子としてＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）が用いられ、この場合には、制御用チップ２は、各ＭＯＳＦＥＴのゲートに印加されるバイアスを制御することによって、出力であるＰｏｕｔ（ＧＳＭ）、Ｐｏｕｔ（ＤＣＳ）のパワーを制御する。
【００４３】
次に、ＧＳＭ側のアンプを用いてモジュール基板４の表面４ｂ側に搭載された制御用チップ２と、裏面４ｃ側に搭載された出力用チップ１３とでそれぞれの熱抵抗値をシミュレーションすると、図６に示すような結果が得られた。
【００４４】
すなわち、制御用チップ２では、電力を０．２Ｗとすると、熱抵抗制約が２５０℃／Ｗ以下であるのに対してそのシミュレーション値が７０℃／Ｗとなり、制約内に収まっている。
【００４５】
一方、出力用チップ１３では、電力を最悪の条件下で８Ｗ以下とすると、熱抵抗制約が６℃／Ｗ以下であるのに対してそのシミュレーション値が３．９℃／Ｗとなり、出力用チップ１３でも制約内に収まることが分かった。なお、ＤＣＳ側は、ＧＳＭ側に比べて発熱量が小さいため、ＧＳＭ側が制約内であればＤＣＳ側も制約内と判断できる。
【００４６】
次に、本実施の形態１のような構造のパワーアンプモジュール１では、制御回路および初段の増幅回路と、２段めおよび３段めの増幅回路とが電磁シールドされていないと、所定の周波数帯域と異なる帯域で発振してしまうなどの不具合が発生する場合があり、したがって、前記電磁シールドの強化を図るための種々の対策が施されている。
【００４７】
まず、図２に示すように、複数の配線層を有した多層の配線基板であるモジュール基板４の内部に、接地（基準）電位（ＧＮＤ）と電気的に接続されたＧＮＤのベタパターンである第１ＧＮＤパターン（導体パターン）４ｄが設けられており、この第１ＧＮＤパターン４ｄが表面４ｂ側の制御用チップ２と裏面４ｃ側の出力用チップ１３の間に配置されている。第１ＧＮＤパターン４ｄは、図７に示すように、モジュール基板４の外形とほぼ同程度の大きな面積のものである。
【００４８】
これにより、制御用チップ２と出力用チップ１３との間の電磁シールドの強化を図ることができる。
【００４９】
さらに、図２に示すように、モジュール基板４のキャビティ部４ａの底部４ｈに、接地（基準）電位（ＧＮＤ）と電気的に接続されたＧＮＤのパターンである第２ＧＮＤパターン（導体パターン）４ｇが設けられている。また、出力用チップ１３の表面電極に対応して、底部４ｈには複数の接続用端子４ｌが設けられている。そこで、第２ＧＮＤパターン４ｇは、複数の接続用端子４ｌのうち、出力用チップ１３のＧＮＤの電極と接続する図７に示すＧＮＤの接続用端子４ｌ（図７中、向かって右側の列の中央の接続用端子４ｌ）と直接接続してＧＮＤ電位の導体パターンとなっている。
【００５０】
また、キャビティ部４ａの内周壁４ｊに、接地（基準）電位（ＧＮＤ）と電気的に接続されたＧＮＤのパターンである第３ＧＮＤパターン（導体パターン）４ｉが設けられており、この第３ＧＮＤパターン４ｉは第２ＧＮＤパターン４ｇと直接接続してＧＮＤ電位の導体パターンとなっている。
【００５１】
さらに、図７に示すように、キャビティ部４ａの周囲には複数のサーマルビアであるビア配線４ｅが設けられており、図２に示すように、これら複数のビア配線４ｅは、第２ＧＮＤパターン４ｇと直接接続されている。
【００５２】
このように、パワーアンプモジュール１では、キャビティ部４ａの底部４ｈおよび内周壁４ｊがＧＮＤ電位の導体パターンによってほぼ覆われているとともに、キャビティ部４ａがＧＮＤ電位の複数のビア配線４ｅによって囲まれており、加えて、キャビティ部４ａと表面４ｂとの間に基板面積とほぼ同じ面積のＧＮＤ電位の第１ＧＮＤパターン４ｄが設けられている。
【００５３】
したがって、図２に示すように、このキャビティ部４ａ内に配置された出力用チップ１３は、ＧＮＤ電位の第２ＧＮＤパターン４ｇおよび第３ＧＮＤパターン４ｉと、ＧＮＤ電位の複数のビア配線４ｅと、基板面積とほぼ同じ面積のＧＮＤ電位の第１ＧＮＤパターン４ｄとによって囲まれ、かつ覆われた状態となる。
【００５４】
その結果、出力用チップ１３と他の実装部品との間の電磁シールドを強化することができ、図５に示す回路ブロック２ｅと回路ブロック７ｅ、回路ブロック８ｅとの電磁シールドの強化を図ることができる。
【００５５】
すなわち、制御回路および初段の増幅回路と、２段めおよび３段めの増幅回路との電磁シールドを強化することができ、所定外の周波数帯域での発振などの不具合の発生を阻止することができる。
【００５６】
また、本実施の形態１のパワーアンプモジュール１は、その外部端子が、図３に示すように、モジュール基板４の裏面４ｃに設けられたランド１ａであり、複数のランド１ａが裏面４ｃの周縁部に沿って配置されている。
【００５７】
さらに、キャビティ部４ａの周囲には、リング状の外部ＧＮＤパターン４ｋが配置されており、図２に示すように、この外部ＧＮＤパターン４ｋは複数のビア配線４ｅおよび内周壁４ｊの第３ＧＮＤパターン４ｉと接続されている。
【００５８】
一方、モジュール基板４の表面４ｂに搭載された複数のチップ部品３は、それぞれに受動素子を有するとともに、図４に示すように、それぞれの接続端子３ａがモジュール基板４の表面４ｂ側の端子４ｆに半田接続されている。
【００５９】
また、出力用チップ１３は、キャビティ部４ａ内で封止用樹脂によってアンダーフィル封止され、アンダーフィル封止部１１が形成されている。
【００６０】
すなわち、キャビティ部４ａ内において、出力用チップ１３の主面１３ａとモジュール基板４との間にアンダーフィル封止部１１が形成されている。
【００６１】
なお、本実施の形態１のパワーアンプモジュール１では、モジュール基板４の表面４ｂ上に搭載した制御用チップ２やチップ部品３などの実装部品を金属製のケースなどを用いずに絶縁性の封止用樹脂によって封止することにより、前記実装部品と前記金属製のケースとの電気的ショートを考慮する必要がなくなり、個片化の際の精度のみを考慮した外観サイズにすることができる。
【００６２】
すなわち、搭載部品ぎりぎりの箇所で個片化の際の分割ができるため、基板周囲のデッドスペース（無駄なスペース）を削減でき、パワーアンプモジュール１の小型化を図ることができる。
【００６３】
言い換えると、前記実装部品を基板の搭載可能範囲の外周ぎりぎりまで配置できるため、部品の実装密度を向上させることができる。
【００６４】
さらに、モジュール基板４の表面４ｂか裏面４ｃのうちの何れか一方の面ではなく、表面４ｂに初段の制御用チップ２を搭載し、裏面４ｃに２段めと終段の出力用チップ１３を搭載することにより、初段と終段とで表裏面に分けて搭載しているため、実装面積を少なくすることができ、パワーアンプモジュール１の小型化を図ることができる。
【００６５】
次に、パワーアンプモジュール１のマザーボード（実装基板）１２への実装形態について説明する。
【００６６】
図２、図８に示すように、マザーボード１２にパワーアンプモジュール１を搭載した際に、発熱量の大きな出力用チップ１３は、その背面１３ｂが、放熱板９と半田接続部５を介してマザーボード１２の導体パターンに半田接続され、その結果、放熱経路１９のように熱を拡散して効率良く放熱することができ、放熱性を高めることができる。
【００６７】
なお、発熱量の大きな出力用チップ１３がモジュール基板４の裏面４ｃ側に搭載されていることにより、出力用チップ１３の下方のマザーボード１２上に、リング状の外部ＧＮＤパターン４ｋの外形に対応してこれとほぼ同じ大きさで、かつ接地（基準）電位（ＧＮＤ）と電気的に接続された導体のＧＮＤパターンであるＧＮＤ端子１２ｂを設けておくことで、図８に示すように、半田接続部５を介して大きなＧＮＤ端子１２ｂと放熱板９および外部ＧＮＤパターン４ｋとを接続することができるため、発熱量の大きな出力用チップ１３から発せられる熱を基板に伝えることができ、その結果、出力用チップ１３の熱抵抗を十分に低減できる。
【００６８】
さらに、外部ＧＮＤパターン４ｋが複数のビア配線４ｅおよび内周壁４ｊの第３ＧＮＤパターン４ｉと直接接続されており、かつこの外部ＧＮＤパターン４ｋとマザーボード１２のＧＮＤ端子１２ｂとを半田接続部５を介して接続することにより、電磁シールド効果をさらに強化することができる。
【００６９】
なお、放熱板９が金属板であれば、出力用チップ１３の熱抵抗をさらに低減できるとともに、電磁シールド効果をさらに強化できる。
【００７０】
また、フリップチップ接続であるため、出力用チップ１３の背面１３ｂに放熱板９を設けずに、マザーボード１２のＧＮＤ端子１２ｂと出力用チップ１３の背面１３ｂとを半田などを介して直接接続してもよい。
【００７１】
また、パワーアンプモジュール１の外部端子である各ランド１ａは、それぞれ半田接続部５を介してマザーボード１２の基板端子１２ａと接続されている。
【００７２】
なお、モジュール基板４の表裏両面ともバンプ電極１６によるフリップチップ接続を行うことにより、各チップが発熱の影響を受けにくくすることができる。これは、バンプ電極１６は、熱抵抗が大きいため、裏面４ｃ側の出力用チップ１３の熱が表面４ｂ側の制御用チップ２に伝わりにくいためである。
【００７３】
したがって、発熱量の大きな出力用チップ１３の放熱性を高めることができ、パワーアンプモジュール１を高出力動作させることができる。
【００７４】
その結果、高温環境下でのパワーアンプモジュール１の動作が可能になる。
【００７５】
次に、本実施の形態１の半導体装置（パワーアンプモジュール１）の製造方法について説明する。
【００７６】
まず、表面４ｂおよび裏面４ｃを有し、かつ裏面４ｃにキャビティ部４ａが形成された図７に示すモジュール基板（配線基板）４を準備する。
【００７７】
その後、モジュール基板４の表面４ｂ上に制御用チップ２とチップ部品３を搭載する。
【００７８】
その際、モジュール基板４の表面４ｂに制御用チップ２をその背面２ｂを上方に向けることにより主面２ａとモジュール基板４の表面４ｂとが対向するように配置し、さらにチップ部品３を端子４ｆ上に配置した後、リフローなどによって制御用チップ２およびチップ部品３を搭載する。なお、制御用チップ２は半田のバンプ電極１６によってフリップチップ接続となる。
【００７９】
その後、モジュール基板４の表裏を反転し、裏面４ｃを上方に向けた後、キャビティ部４ａに出力用チップ１３をその背面１３ｂを上方に向けて配置し、リフローによって両者をフリップチップ接続する。
【００８０】
その後、樹脂封止を行う。
【００８１】
その際、モジュール基板４の表面４ｂ側の実装部品に対しては、樹脂成形によって封止を行い、裏面４ｃ側に対してはキャビティ部４ａ内においてアンダーフィル封止を行う。
【００８２】
これにより、モジュール基板４の表面４ｂ側に封止部６が形成され、裏面４ｃ側のキャビティ部４ａにアンダーフィル封止部１１が形成される。
【００８３】
なお、アンダーフィル封止部１１は、出力用チップ１３の主面１３ａとモジュール基板４の間に封止用樹脂が流し込まれて形成されたものである。
【００８４】
その後、出力用チップ１３の背面１３ｂに熱伝導性接着剤１０を介して放熱板９を取り付ける。
【００８５】
これにより、パワーアンプモジュール１の組み立てを完了する。
【００８６】
次に、本実施の形態１の変形例のパワーアンプモジュール１５について説明する。
【００８７】
図９に示す変形例のパワーアンプモジュール１５は、キャビティ部４ａ内に配置する出力用チップ１３をフリップチップ接続ではなく金線などのワイヤ１４で接続するワイヤボンディング併用タイプのものである。
【００８８】
したがって、図１０に示すように、モジュール基板４のキャビティ部４ａの内周壁４ｊの段差部４ｍに、出力用チップ１３の表面電極であるボンディングパッド１３ｃに対応して複数の接続用端子４ｌが設けられており、この接続用端子４ｌと出力用チップ１３のボンディングパッド１３ｃとがワイヤ１４によって接続されている。
【００８９】
なお、図１０に示す複数の接続用端子４ｌのうち、向かって右側の中央に配置された接続用端子４ｌは、内周壁４ｊの第３ＧＮＤパターン４ｉと直接接続されている。
【００９０】
パワーアンプモジュール１５の場合、出力用チップ１３からの熱を直接基板に逃がすことはできないが、図１１に示すように、キャビティ部４ａの底部４ｈの第２ＧＮＤパターン４ｇとビア配線４ｅとを介した放熱経路１９、および底部４ｈの第２ＧＮＤパターン４ｇと内周壁４ｊの第３ＧＮＤパターン４ｉとを介した放熱経路１９でマザーボード１２に熱を逃がすことができ、パワーアンプモジュール１の場合と同様に出力用チップ１３の熱抵抗の低減を図ることができる。
【００９１】
なお、変形例のパワーアンプモジュール１５のその他の構造については、パワーアンプモジュール１と同様である。これにより、変形例のパワーアンプモジュール１５においても、パワーアンプモジュール１と同様に電磁シールドを強化できる。すなわち、ワイヤ１４にノイズがのり易いようなパワーアンプモジュール１５であっても電磁シールド対策を十分に行うことができる。
【００９２】
次に、図１２に示す本実施の形態１の電子装置（モジュール製品）の構成について説明する。
【００９３】
前記電子装置は、モジュール基板４のキャビティ部４ａに出力用チップ１３が実装され、かつキャビティ部４ａの内周壁４ｊに、接地（基準）電位（ＧＮＤ）と電気的に接続された第３ＧＮＤパターン（導体パターン）４ｉが設けられたパワーアンプモジュール１５と、パワーアンプモジュール１５に隣接して配置された隣接モジュールであるアンテナスイッチモジュール２０と、パワーアンプモジュール１５およびアンテナスイッチモジュール２０が搭載されるマザーボード（実装基板）１２とから成り、マザーボード１２上にパワーアンプモジュール１５とアンテナスイッチモジュール２０とが隣接して配置されているものである。
【００９４】
すなわち、本実施の形態１の電子装置は、マザーボード１２上にパワーアンプモジュール１とアンテナスイッチモジュール２０とが隣接して配置されたものである。
【００９５】
なお、パワーアンプモジュール１５は、図９に示したものと全く同じものであり、ワイヤボンディング併用タイプのモジュール製品である。したがって、パワーアンプモジュール１５のモジュール基板４には、キャビティ部４ａと表面４ｂとの間に第１ＧＮＤパターン４ｄが設けられ、さらに、キャビティ部４ａを覆うように第２ＧＮＤパターン４ｇと第３ＧＮＤパターン４ｉとが設けられ、加えてキャビティ部４ａの周囲にはＧＮＤ電位と同電位の複数のビア配線４ｅが設けられており、増幅回路を有した出力用チップ１３を第１ＧＮＤパターン４ｄ、第２ＧＮＤパターン４ｇ、第３ＧＮＤパターン４ｉおよび複数のビア配線４ｅによって電磁シールドしている。
【００９６】
一方、アンテナスイッチモジュール２０は、送受信切り換え手段を有しており、フロントエンド部に必要なバンド切り換え、送受信切り換え、送信系高周波の除去および受信系バンドパスなどの機能を備えている。アンテナスイッチモジュール２０の構造は、セラミック基板２５上に受動素子であるチップ部品３とダイオード２３とが搭載され、かつ封止体２３ｄによって樹脂封止され、これらの部品が金属ケース２４によって覆われている。また、ダイオード２３では、ペレット２３ａとリード２３ｂとがワイヤ２３ｃで接続されている。
【００９７】
したがって、ダイオード２３のワイヤ２３ｃから不要な電波２１が送信されたり、また不要な電波２１を受信したりすることがある。
【００９８】
このような構成の電子装置では、パワーアンプモジュール１５とアンテナスイッチモジュール２０の両者ともワイヤボンディングを行っているため、不要な電波２１の送受信が双方で起こり易いが、パワーアンプモジュール１５においては、キャビティ部４ａ内に配置された出力用チップ１３が、第１ＧＮＤパターン４ｄ、第２ＧＮＤパターン４ｇ、第３ＧＮＤパターン４ｉおよびＧＮＤ電位の複数のビア配線４ｅによって電磁シールドされているため、パワーアンプモジュール１５とアンテナスイッチモジュール２０の間での不要な電波２１の送受信が起こりにくい。
【００９９】
ここで、図１３は、パワーアンプモジュール１５とアンテナスイッチモジュール２０とを有する電子装置の一例である携帯用電話機２６のブロック構成を図示したものであり、アンテナスイッチモジュール２０にアンテナ２６ａ、低雑音増幅器２６ｂおよびパワーアンプモジュール１５が接続され、さらに、低雑音増幅器２６ｂとパワーアンプモジュール１５がそれぞれ高周波信号処理ＩＣ２６ｃおよび信号処理部２６ｆに接続され、この高周波信号処理ＩＣ２６ｃおよび信号処理部２６ｆにスピーカ２６ｄとマイク２６ｅが接続されている。
【０１００】
なお、パワーアンプモジュール１５とアンテナスイッチモジュール２０は、マザーボード１２において同一面に搭載されているため、パワーアンプモジュール１５のキャビティ部４ａの少なくとも内周壁４ｊにＧＮＤ電位の導体パターン（ここでは、第３ＧＮＤパターン４ｉのこと）が形成されていれば、パワーアンプモジュール１５とアンテナスイッチモジュール２０の間の電磁シールドの効果は得られる。
【０１０１】
（実施の形態２）
図１４は本発明の実施の形態２の半導体装置の一例であるパワーアンプモジュールの構造を示す断面図、図１５は本発明の実施の形態２の変形例のパワーアンプモジュールにおける配線基板の表面側に搭載される各実装部品の配置を示す平面配置図、図１６は図１５に示すパワーアンプモジュールの構造を示す底面図、図１７は本発明の実施の形態２の変形例のパワーアンプモジュールにおける配線基板の表面側に搭載される各実装部品の配置を示す平面配置図、図１８は図１７に示すパワーアンプモジュールの構造を示す底面図である。
【０１０２】
本実施の形態２の半導体装置は、実施の形態１と同様に、前記半導体装置がパワーアンプモジュール２２の場合であるが、実施の形態１のパワーアンプモジュール１と異なる点は、モジュール基板４の裏面４ｃ側に凹部であるキャビティ部４ａが形成されていないことと、裏面４ｃ側に２つの半導体チップが実装されていることである。
【０１０３】
したがって、モジュール基板４の裏面４ｃ側には、第２の半導体チップとして第１出力用チップ７が実装され、さらにこれに隣接して第３の半導体チップとして第２出力用チップ８が実装されている。第１出力用チップ７と第２出力用チップ８とでは、それぞれ異なった周波数の高周波増幅回路を有している。
【０１０４】
例えば、第１出力用チップ７にＧＳＭ（周波数帯域として８８０〜９１５ＭＨｚ）側の２段めと終段の増幅回路が組み込まれ、第２出力用チップ８にＤＣＳ（周波数帯域として１７１０〜１７８５ＭＨｚ）側の２段めと終段の増幅回路が組み込まれている。
【０１０５】
また、両チップの実装高さと同等の外部端子の高さが必要になるため、本実施の形態２のパワーアンプモジュール２２では、外部端子が半田バンプ１８の場合を取り上げて説明する。
【０１０６】
すなわち、第１出力用チップ７および第２出力用チップ８のそれぞれの背面７ｂ，８ｂと外部端子との高さをほぼ合わせなければならないため、ＢＧＡ（ＢａｌｌＧｒｉｄ　Ａｒｒａｙ）構造のパワーアンプモジュール２２としているが、外部端子は、ピンなどであってもよい。
【０１０７】
なお、第１出力用チップ７および第２出力用チップ８のそれぞれの背面７ｂ，８ｂと半田バンプ１８の高さを合わせる際に、半田バンプ１８の方が僅かに突出している方が望ましい。
【０１０８】
半田バンプ１８を、第１出力用チップ７および第２出力用チップ８のそれぞれの背面７ｂ，８ｂより僅かに突出させることによって、リフローによって実装基板に実装する際に、半田バンプ１８や第１出力用チップ７および第２出力用チップ８の実装基板への接続を確実に行うことができる。
【０１０９】
また、第１出力用チップ７および第２出力用チップ８は、実施の形態１のパワーアンプモジュール１と同様に、モジュール基板４の裏面４ｃにそれぞれの主面７ａ，８ａを向けてフリップチップ接続されており、さらに、第１出力用チップ７および第２出力用チップ８それぞれとモジュール基板４の裏面４ｃとの間に樹脂によって形成されたアンダーフィル封止部１１が形成されている。
【０１１０】
さらに、モジュール基板４の表面４ｂ側には、制御用チップ２がそのほぼ中央部に搭載されており、制御用チップ２の周囲に複数のチップ部品３が半田部１７を介して搭載されている。
【０１１１】
なお、パワーアンプモジュール２２のモジュール基板４の内部には、その表面４ｂもしくは裏面４ｃに沿うように基板面積とほぼ同等の大きさのＧＮＤ電位の導体パターンである第１ＧＮＤパターン４ｄが設けられている。第１ＧＮＤパターン４ｄは、ビア配線４ｅを介してＧＮＤの外部端子であるＧＮＤバンプ１８ａと接続している。
【０１１２】
これにより、表面４ｂ側の制御用チップ２と、裏面４ｃ側の第１出力用チップ７および第２出力用チップ８との間での電磁シールド効果を強化することができる。
【０１１３】
次に、本実施の形態２のパワーアンプモジュール２２の変形例について説明する。
【０１１４】
図１５、図１６に示すパワーアンプモジュール２２は、モジュール基板４の裏面４ｃに凹部であるキャビティ部４ａが形成され、この１つのキャビティ部４ａ内に第１出力用チップ７と第２出力用チップ８が配置されている構造のモジュールであり、さらに、モジュール基板４の裏面４ｃのキャビティ部４ａの周囲にＧＮＤ電位の導体パターンである外部ＧＮＤパターン４ｋが形成されている。
【０１１５】
図１５、図１６に示すパワーアンプモジュール２２では、図８に示すようなマザーボード１２に実装した際に、マザーボード１２のＧＮＤ電位の導体パターンであるＧＮＤ端子１２ｂと外部ＧＮＤパターン４ｋとを半田などを介して直接接続することが可能なため、制御用チップ２と第１出力用チップ７および第２出力用チップ８との間の電磁シールド効果をさらに強化することができる。
【０１１６】
また、図１７、図１８に示す変形例のパワーアンプモジュール２２は、モジュール基板４の裏面４ｃのキャビティ部４ａを複数個設けて個別化し、キャビティ部４ａと半導体チップの関係を１対１とするものであり、隣り合ったチップ相互間の干渉（クロストークまたはクロスバンドアイソレーション）を防止するものである。
【０１１７】
例えば、図１８に示すようにモジュール基板４の裏面４ｃに２つのキャビティ部４ａが形成され、それぞれのキャビティ部４ａ内に別々に能動チップである第１出力用チップ７と第２出力用チップ８が配置されている。その際、第１出力用チップ７にＧＳＭ側の２段めと終段の高周波増幅回路が組み込まれ、第２出力用チップ８にＤＣＳ側の２段めと終段の高周波増幅回路が組み込まれている。このような２つの半導体チップに対して、キャビティ部４ａが個別化されているとともに、少なくともそれぞれのキャビティ部４ａの内周壁４ｊに導体パターンである第３ＧＮＤパターン４ｉが設けられていることにより、隣り合ったチップ相互間の干渉を防止することができる。
【０１１８】
さらに、モジュール基板４に第１ＧＮＤパターン４ｄや、各キャビティ部４ａの底部４ｈの第２ＧＮＤパターン４ｇおよび各キャビティ部４ａの周囲の複数のビア配線４ｅが設けられていることにより、表面４ｂ側の制御用チップ２との電磁シールドを強化することもできる。
【０１１９】
また、モジュール基板４の裏面４ｃの各キャビティ部４ａの周囲にＧＮＤ電位の導体パターンである外部ＧＮＤパターン４ｋが形成されていることにより、電磁シールド効果をさらに強化することができる。
【０１２０】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【０１２１】
例えば、前記実施の形態１，２では、半導体装置が、パワーアンプモジュールの場合を説明したが、前記半導体装置は、モジュール基板４に複数の半導体チップが搭載される高周波モジュールであれば、パワーアンプモジュール以外のモジュール製品であってもよい。
【０１２２】
また、半導体チップはシリコン基板から形成されるものであってもよく、あるいはガリウムヒ素（ＧａＡｓ）から形成されるものであってもよいが、特に熱伝導性の悪いガリウムヒ素から形成された半導体チップの場合、前記実施の形態１，２の半導体装置では半導体チップの熱抵抗を低減できるため、より有効である。
【０１２３】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【０１２４】
接地電位と電気的に接続された導体パターンが配線基板の第１の半導体チップと第２の半導体チップの間に配置されていることにより、両チップ間の電磁シールドを強化することができ、実装部品のシールド効果の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の半導体装置の一例であるパワーアンプモジュールの構造を示す平面図である。
【図２】図１に示すパワーアンプモジュールの構造を示す断面図である。
【図３】図１に示すパワーアンプモジュールの構造を示す底面図である。
【図４】図１に示すパワーアンプモジュールの配線基板の表面側に搭載される各実装部品の配置の一例を示す平面配置図である。
【図５】図１に示すパワーアンプモジュールに組み込まれた高周波増幅回路の構成の一例を示す回路ブロック図である。
【図６】図１に示すパワーアンプモジュールにおける各段の素子電力と熱抵抗値の一例を示す比較データ図である。
【図７】図１に示すパワーアンプモジュールに組み込まれた配線基板における内部ＧＮＤ層とキャビティの構造の一例を示す底面図である。
【図８】図１に示すパワーアンプモジュールの実装基板への実装構造の一例を示す部分断面図である。
【図９】本発明の実施の形態１の変形例のパワーアンプモジュールの構造を示す断面図である。
【図１０】図９に示すパワーアンプモジュールにおけるワイヤボンディング後の構造を示す底面図である。
【図１１】図９に示すパワーアンプモジュールの実装基板への実装構造を示す部分断面図である。
【図１２】図９に示すパワーアンプモジュールを搭載した電子装置の構造の一例を示す部分断面図である。
【図１３】図１２に示す電子装置を搭載した携帯用電子機器の構造の一例を示す構造ブロック図である。
【図１４】本発明の実施の形態２の半導体装置の一例であるパワーアンプモジュールの構造を示す断面図である。
【図１５】本発明の実施の形態２の変形例のパワーアンプモジュールにおける配線基板の表面側に搭載される各実装部品の配置を示す平面配置図である。
【図１６】図１５に示すパワーアンプモジュールの構造を示す底面図である。
【図１７】本発明の実施の形態２の変形例のパワーアンプモジュールにおける配線基板の表面側に搭載される各実装部品の配置を示す平面配置図である。
【図１８】図１７に示すパワーアンプモジュールの構造を示す底面図である。
【符号の説明】
１　パワーアンプモジュール（半導体装置）
１ａ　ランド（外部端子）
２　制御用チップ（第１の半導体チップ）
２ａ　主面
２ｂ　背面
２ｃ　ＧＳＭ側初段アンプ
２ｄ　ＤＣＳ側初段アンプ
２ｅ　回路ブロック
３　チップ部品
３ａ　接続端子
４　モジュール基板（配線基板）
４ａ　キャビティ部（凹部）
４ｂ　表面
４ｃ　裏面
４ｄ　第１ＧＮＤパターン（導体パターン）
４ｅ　ビア配線
４ｆ　端子
４ｇ　第２ＧＮＤパターン（導体パターン）
４ｈ　底部
４ｉ　第３ＧＮＤパターン（導体パターン）
４ｊ　内周壁
４ｋ　外部ＧＮＤパターン
４ｌ　接続用端子
４ｍ　段差部
５　半田接続部
６　封止部
７　第１出力用チップ（第２の半導体チップ）
７ａ　主面
７ｂ　背面
７ｃ　ＧＳＭ側２段めアンプ
７ｄ　ＧＳＭ側終段アンプ
７ｅ　回路ブロック
８　第２出力用チップ（第３の半導体チップ）
８ａ　主面
８ｂ　背面
８ｃ　ＤＣＳ側２段めアンプ
８ｄ　ＤＣＳ側終段アンプ
８ｅ　回路ブロック
９　放熱板
１０　熱伝導性接着剤
１１　アンダーフィル封止部
１２　マザーボード（実装基板）
１２ａ　基板端子
１２ｂ　ＧＮＤ端子（導体パターン）
１３　出力用チップ（第２の半導体チップ）
１３ａ　主面
１３ｂ　背面
１３ｃ　ボンディングパッド
１４　ワイヤ
１５　パワーアンプモジュール（半導体装置）
１６　バンプ電極
１７　半田部
１８　半田バンプ
１８ａ　ＧＮＤバンプ
１９　放熱経路
２０　アンテナスイッチモジュール（隣接モジュール）
２１　電波
２２　パワーアンプモジュール（半導体装置）
２３　ダイオード
２３ａ　ペレット
２３ｂ　リード
２３ｃ　ワイヤ
２３ｄ　封止体
２４　金属ケース
２５　セラミック基板
２６　携帯用電話機
２６ａ　アンテナ
２６ｂ　低雑音増幅器
２６ｃ　高周波信号処理ＩＣ
２６ｄ　スピーカ
２６ｅ　マイク
２６ｆ　信号処理部[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor manufacturing technique, and particularly to a technique that is effective when applied to an electromagnetic shield of a module product such as a power amplifier module.
[0002]
[Prior art]
As an example of a module product (semiconductor device) on which chip components such as a chip capacitor and a chip resistor and a semiconductor chip for bare chip mounting are mounted, a power amplifier module has been developed. For example, it is incorporated in a portable telephone or the like.
[0003]
The hybrid module, which is a module product, is described in, for example, JP-A-2000-58741.
[0004]
That is, Japanese Patent Application Laid-Open No. 2000-58741 describes a structure in which a chip case is mounted on the front surface, and a metal case is mounted on the front surface side of a circuit board on which circuit components are mounted on the back surface. Also, a hybrid module that is small in size and has good heat radiation by having a structure in which a chip component is covered by a metal case is described.
[0005]
[Problems to be solved by the invention]
The present inventor has studied the technology for mounting the components on the front and back surfaces of the substrate as described above to reduce the size of the module product, and as a result, mounted a component for transmitting a high-frequency signal on at least one of the front and back surfaces. In such a case, it was found that an electromagnetic shield was required between the components on the front and back surfaces.
[0006]
That is, the noise generated from the component transmitting the high-frequency signal is picked up by the signal of the other component, and since the two components are electrically connected, the noise adversely affects the high-frequency signal.
[0007]
However, in the hybrid module described in Japanese Patent Application Laid-Open No. 2000-58741, there is no description about electromagnetic shielding between components on the front and back surfaces.
[0008]
Further, in the hybrid module described in JP-A-2000-58741, a metal case is attached to a circuit board, and a gap between an inner peripheral wall of the metal case and a chip component arranged at the outermost periphery is at least 0.5. Since it is necessary to provide about 0.6 mm, the size of the hybrid module cannot be further reduced.
[0009]
In other words, in portable electronic devices such as portable telephones, the miniaturization and thinning of these main bodies require further miniaturization of semiconductor devices and electronic devices including module products mounted on the portable electronic devices. The problem is that further miniaturization cannot be achieved in semiconductor devices and electronic devices.
[0010]
An object of the present invention is to provide a semiconductor device and an electronic device that improve a shielding effect of a mounted component.
[0011]
Another object of the present invention is to provide a semiconductor device and an electronic device that are reduced in size.
[0012]
Another object of the present invention is to provide a semiconductor device and an electronic device for improving heat dissipation of a semiconductor chip.
[0013]
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.
[0014]
[Means for Solving the Problems]
The following is a brief description of an outline of typical inventions disclosed in the present application.
[0015]
That is, the present invention provides a wiring board having a front surface and a back surface opposite thereto, a first semiconductor chip mounted on the front surface of the wiring substrate, and a second semiconductor chip mounted on the back surface of the wiring substrate And a plurality of external terminals provided on the back surface of the wiring board, wherein the wiring board is provided with a conductor pattern electrically connected to a ground potential, wherein the conductor pattern is the first pattern. It is arranged between a semiconductor chip and the second semiconductor chip.
[0016]
Further, the present invention provides a semiconductor device in which a semiconductor chip is mounted in a concave portion of a wiring board, and a conductor pattern electrically connected to a ground potential is provided on an inner peripheral wall of the concave portion; And a mounting board on which the semiconductor device and the adjacent module are mounted. The semiconductor device and the adjacent module are disposed adjacent to each other on the same surface of the mounting board. Things.
[0017]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0018]
In the following embodiments, when necessary for the sake of convenience, the description will be made by dividing into a plurality of sections or embodiments, but unless otherwise specified, they are not unrelated to each other and one is the other. Some or all modifications, details, supplementary explanations, etc.
[0019]
Further, in the following embodiments, when referring to the number of elements (including the number, numerical value, amount, range, etc.), a case where it is particularly specified and a case where it is clearly limited to a specific number in principle, etc. Except, the number is not limited to the specific number, and may be more than or less than the specific number.
[0020]
Furthermore, in the following embodiments, the components (including element steps, etc.) are not necessarily essential, unless otherwise specified or considered to be essential in principle. Needless to say.
[0021]
Similarly, in the following embodiments, when referring to the shapes, positional relationships, and the like of the components, the shapes are substantially the same, unless otherwise specified, and in cases where it is considered in principle not to be so. And the like. The same applies to the above numerical values and ranges.
[0022]
In all the drawings for describing the embodiments, members having the same functions are denoted by the same reference numerals, and the repeated description thereof will be omitted.
[0023]
(Embodiment 1)
FIG. 1 is a plan view showing the structure of a power amplifier module as an example of the semiconductor device according to the first embodiment of the present invention, FIG. 2 is a sectional view showing the structure of the power amplifier module shown in FIG. 1, and FIG. FIG. 4 is a bottom view showing the structure of the power amplifier module shown in FIG. 4, FIG. 4 is a plan view showing an example of the arrangement of each mounted component mounted on the front side of the wiring board of the power amplifier module shown in FIG. 1, and FIG. FIG. 6 is a circuit block diagram showing an example of a configuration of a high-frequency amplifier circuit incorporated in the power amplifier module shown in FIG. 6. FIG. 6 is a comparison data diagram showing an example of element power and thermal resistance of each stage in the power amplifier module shown in FIG. 7 is a bottom view showing an example of the structure of the internal GND layer and the cavity in the wiring board incorporated in the power amplifier module shown in FIG. 1, and FIG. 8 is a power amplifier module shown in FIG. 9 is a partial cross-sectional view showing an example of a mounting structure on a mounting substrate, FIG. 9 is a cross-sectional view showing a structure of a power amplifier module according to a modification of the first embodiment of the present invention, and FIG. FIG. 11 is a bottom view showing a structure after wire bonding, FIG. 11 is a partial sectional view showing a mounting structure of the power amplifier module shown in FIG. 9 on a mounting board, and FIG. 12 is a structure of an electronic device mounted with the power amplifier module shown in FIG. FIG. 13 is a structural block diagram showing an example of the structure of a portable electronic device on which the electronic device shown in FIG. 12 is mounted.
[0024]
The semiconductor device according to the first embodiment shown in FIGS. 1 and 2 is a high-frequency module product called a power amplifier module 1, in which a first semiconductor chip is solder-mounted on a front surface 4 b of a module substrate 4, and a back surface. The second semiconductor chip has a structure in which the second semiconductor chip is solder-mounted on the surface 4c and the first semiconductor chip on the front surface 4b side is covered with a sealing resin. It is built into electronic equipment for business use.
[0025]
The power amplifier module 1 amplifies, for example, a high frequency (for example, about 900 MHz and about 1800 MHz) in a portable telephone over a plurality of stages.
[0026]
The detailed configuration of the power amplifier module 1 is a module substrate 4 which is a wiring substrate having a front surface 4b and a rear surface 4c opposite thereto, a first semiconductor chip mounted on the front surface 4b of the module substrate 4, and A control chip 2 as an active component, a chip component 3 mounted on the front surface 4b adjacent to the control chip 2 and having passive elements, and a second semiconductor chip mounted on the back surface 4c of the module substrate 4 And an output chip 13 having an active element (amplifier element), a plurality of lands 1a as external terminals provided on the back surface 4c of the module substrate 4, and a sealing resin, and A first GND package which is composed of a chip 2 and a sealing portion 6 for sealing a plurality of chip components 3 and is electrically connected to a ground (reference) potential (GND) on the module substrate 4. Over emissions and (conductor pattern) 4d are provided, the 1GND pattern 4d is disposed between the control chip 2 and the output chip 13.
[0027]
The output chip 13 has second and third stage amplifier circuits, while the control chip 2 has a first stage amplifier circuit and a control circuit. , And controls the second-stage and third-stage amplifier circuits.
[0028]
Therefore, the output chip 13 that is the second semiconductor chip is a chip that generates a larger amount of heat than the control chip 2 that is the first semiconductor chip.
[0029]
Therefore, in the power amplifier module 1, an output chip 13 having an amplifier element and having a large amount of heat generation is disposed on the back surface 4c side of the module substrate 4, and this output chip 13 is mounted on the mounting substrate when mounting on the mounting substrate. The control chip 2 and the chip component 3 that generate a small amount of heat are mounted on the surface 4b side of the module substrate 4 and the mounted components on the surface 4b side are metallized. The module is miniaturized by using only a low-elastic and insulating sealing resin such as a silicone resin without using a case made of plastic.
[0030]
Further, in the power amplifier module 1 according to the first embodiment, as shown in FIG. 3, a cavity portion 4a, which is a concave portion, is formed substantially at the center on the back surface 4c side of the module substrate 4, and the output portion is formed in the cavity portion 4a. While the chip 13 is arranged, the output chip 13 is flip-chip connected to the module substrate 4, while the control chip 2 is flip-chip connected on the surface 4 b of the module substrate 4.
[0031]
Therefore, the control chip 2 and the output chip 13 are both flip-chip connected to the module substrate 4 via the bump electrodes 16 made of solder.
[0032]
As shown in FIG. 2, a heat radiating plate 9 serving as a heat radiating member is attached to a rear surface 13b of the output chip 13 having a large amount of heat, opposite to the main surface 13a via a heat conductive adhesive 10. .
[0033]
As described above, in the power amplifier module 1, since the amount of heat generated by the output chip 13 is much larger than that of the control chip 2, it is preferable to arrange the output chip 13 on the mounting substrate side of the module substrate 4. By mounting the output chip 13 on the mounting board side, heat generated by the output chip 13 can be released to the mounting board.
[0034]
Next, a circuit block of the high-frequency amplifier shown in FIG. 5 in the power amplifier module 1 will be described.
[0035]
In the amplifying circuit of the high-frequency amplifier, two frequency bands are divided into two amplifying circuits, respectively, and the amplifying circuits are amplified in three stages. Is controlled by the control circuit. Of the three stages, the first stage amplifier circuit is formed on the control chip (first semiconductor chip) 2 mounted on the front surface 4b side, and the second and last (third stage) amplifier circuits are provided on the back surface 4c. It is formed on the output chip 13 arranged on the side.
[0036]
However, the second-stage amplifier circuit may be formed on the control chip 2 on the front surface 4b side, or may be formed on the output chip 13 on the back surface 4c side.
[0037]
In order to reduce the size of the chip, for example, the first-stage amplifier circuit may be formed on the output chip 13 on the back surface 4c.
[0038]
Here, two types of frequency bands will be described. One is of the GSM (Global System for Mobile Communication) system, and 880 to 915 MHz is used as the frequency band. The other is a module of DCS (Digital Communication System 1800), which uses 1710 to 1785 MHz as a frequency band, and is a module compatible with both of these systems.
[0039]
Therefore, as shown in FIG. 5, the high-frequency amplifier circuit is divided into three circuit blocks 2e, 7e, 8e surrounded by dotted lines, and the power amplifier module 1 employs the control chip 2 having a small heat generation amount in the circuit block 2e. In addition, the circuit is divided by using the output chip 13 having a large heat value for the circuit block 7e and the circuit block 8e.
[0040]
Therefore, in the power amplifier module 1 of the first embodiment, of the semiconductor elements included in the three circuit blocks 2e, 7e, and 8e, the control chip 2 of the circuit block 2e that generates a small amount of heat is connected to the front surface 4b of the module substrate 4. The circuit blocks 7e and 8e, which generate a large amount of heat, are mounted on the output chip 13 on the back surface 4c side. Further, the chip components 3 are all mounted on the front surface 4b side of the module substrate 4 because the amount of generated heat is small.
[0041]
The GSM-side and DCS-side GSM-side first-stage amplifiers 2c and DCS-side first-stage amplifiers 2d are incorporated in the control chip 2 corresponding to the circuit blocks 2e, 7e, and 8e, respectively. A second stage amplifier 7c and a GSM side final stage amplifier 7d, and a DCS side second stage amplifier 8c and a DCS side final stage amplifier 8d are incorporated in the output chip 13.
[0042]
The control chip 2 shown in FIG. 5 receives the control signal Vcontrol and controls the respective powers of the GSM-side first-stage amplifier 2c, the GSM-side second-stage amplifier 7c, and the GSM-side last-stage amplifier 7d (for the DCS side). The same applies). In the case of the first embodiment, a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) is used as an amplifier element. In this case, the control chip 2 controls the bias applied to the gate of each MOSFET. Controls the power of the outputs Pout (GSM) and Pout (DCS).
[0043]
Next, the respective thermal resistance values of the control chip 2 mounted on the front surface 4b side of the module substrate 4 and the output chip 13 mounted on the back surface 4c side are simulated using the GSM amplifier. The result as shown in FIG. 6 was obtained.
[0044]
That is, in the control chip 2, when the power is 0.2 W, the thermal resistance constraint is 250 ° C./W or less, whereas the simulation value is 70 ° C./W, which is within the constraint.
[0045]
On the other hand, in the output chip 13, when the power is 8 W or less under the worst condition, the simulation value is 3.9 ° C./W while the thermal resistance constraint is 6 ° C./W or less. 13 was also found to be within the constraints. Note that the DCS side generates less heat than the GSM side, so if the GSM side is within the constraint, the DCS side can also be determined to be within the constraint.
[0046]
Next, in the power amplifier module 1 having the structure as in the first embodiment, if the control circuit and the first-stage amplifier circuit and the second and third-stage amplifier circuits are not electromagnetically shielded, a predetermined frequency Problems such as oscillation in a band different from the band may occur. Therefore, various measures have been taken to strengthen the electromagnetic shield.
[0047]
First, as shown in FIG. 2, a solid GND pattern is electrically connected to a ground (reference) potential (GND) inside a module substrate 4 which is a multilayer wiring substrate having a plurality of wiring layers. A first GND pattern (conductor pattern) 4d is provided, and the first GND pattern 4d is arranged between the control chip 2 on the front surface 4b side and the output chip 13 on the back surface 4c side. As shown in FIG. 7, the first GND pattern 4d has a large area substantially equal to the outer shape of the module substrate 4.
[0048]
Thereby, the electromagnetic shield between the control chip 2 and the output chip 13 can be strengthened.
[0049]
Further, as shown in FIG. 2, a second GND pattern (conductor pattern) 4g, which is a GND pattern electrically connected to a ground (reference) potential (GND), is provided on the bottom 4h of the cavity 4a of the module substrate 4. Is provided. Further, a plurality of connection terminals 41 are provided on the bottom 4h corresponding to the surface electrodes of the output chip 13. Therefore, the second GND pattern 4g is connected to the GND connection terminal 41 shown in FIG. 7 connected to the GND electrode of the output chip 13 among the plurality of connection terminals 41 (the center of the right side column in FIG. 7). Is directly connected to the connection terminal 4l) to form a conductor pattern of GND potential.
[0050]
Further, a third GND pattern (conductor pattern) 4i, which is a GND pattern electrically connected to a ground (reference) potential (GND), is provided on the inner peripheral wall 4j of the cavity portion 4a, and this third GND pattern 4i is provided. Are directly connected to the second GND pattern 4g to form a GND potential conductor pattern.
[0051]
Further, as shown in FIG. 7, a plurality of via wirings 4e as thermal vias are provided around the cavity 4a, and as shown in FIG. 2, these plurality of via wirings 4e are formed by the second GND pattern 4g. Is directly connected to
[0052]
As described above, in the power amplifier module 1, the bottom 4h and the inner peripheral wall 4j of the cavity 4a are almost covered by the conductor pattern of the GND potential, and the cavity 4a is surrounded by the plurality of via wirings 4e of the GND potential. In addition, a first GND pattern 4d having a GND potential having substantially the same area as the substrate area is provided between the cavity 4a and the surface 4b.
[0053]
Therefore, as shown in FIG. 2, the output chip 13 arranged in the cavity 4a includes a second GND pattern 4g and a third GND pattern 4i having the GND potential, a plurality of via wirings 4e having the GND potential, and a substrate area. Are surrounded and covered by the first GND pattern 4d of the GND potential having substantially the same area as.
[0054]
As a result, the electromagnetic shield between the output chip 13 and other mounted components can be strengthened, and the electromagnetic shield between the circuit block 2e, the circuit block 7e, and the circuit block 8e shown in FIG. 5 can be enhanced. it can.
[0055]
That is, the electromagnetic shield between the control circuit and the first-stage amplifier circuit and the second-stage and third-stage amplifier circuits can be strengthened, and the occurrence of troubles such as oscillation in a frequency band outside the predetermined range can be prevented. it can.
[0056]
In the power amplifier module 1 according to the first embodiment, the external terminals are lands 1a provided on the back surface 4c of the module substrate 4, as shown in FIG. It is arranged along the part.
[0057]
Further, a ring-shaped external GND pattern 4k is arranged around the cavity portion 4a. As shown in FIG. 2, the external GND pattern 4k is composed of a plurality of via wirings 4e and a third GND pattern 4i of the inner peripheral wall 4j. Is connected to
[0058]
On the other hand, the plurality of chip components 3 mounted on the front surface 4b of the module substrate 4 each have a passive element, and as shown in FIG. Are soldered.
[0059]
The output chip 13 is underfill-sealed with a sealing resin in the cavity 4a to form an underfill sealing portion 11.
[0060]
That is, the underfill sealing portion 11 is formed between the main surface 13a of the output chip 13 and the module substrate 4 in the cavity portion 4a.
[0061]
In the power amplifier module 1 of the first embodiment, mounting components such as the control chip 2 and the chip components 3 mounted on the front surface 4b of the module substrate 4 are insulated without using a metal case or the like. By sealing with the stopping resin, it is not necessary to consider an electrical short circuit between the mounted component and the metal case, and it is possible to obtain an external size that takes into account only the accuracy in singulation.
[0062]
In other words, since division can be performed at the very end of the mounted component when individualizing, the dead space (wasteful space) around the substrate can be reduced, and the power amplifier module 1 can be reduced in size.
[0063]
In other words, since the mounted components can be arranged almost to the outer periphery of the mountable range of the board, the mounting density of the components can be improved.
[0064]
Further, the control chip 2 of the first stage is mounted on the front surface 4b instead of one of the front surface 4b and the rear surface 4c of the module substrate 4, and the second and final output chips 13 are mounted on the rear surface 4c. By mounting, the first stage and the last stage are separately mounted on the front and back surfaces, so that the mounting area can be reduced and the power amplifier module 1 can be downsized.
[0065]
Next, a mounting mode of the power amplifier module 1 on the motherboard (mounting board) 12 will be described.
[0066]
As shown in FIGS. 2 and 8, when the power amplifier module 1 is mounted on the motherboard 12, the back surface 13 b of the output chip 13 that generates a large amount of heat is connected to the motherboard 12 via the heat sink 9 and the solder connection portion 5. As a result, heat can be diffused and efficiently dissipated as in the heat dissipation path 19, and heat dissipation can be improved.
[0067]
Since the output chip 13 having a large amount of heat is mounted on the back surface 4c side of the module substrate 4, it corresponds to the outer shape of the ring-shaped external GND pattern 4k on the motherboard 12 below the output chip 13. By providing the GND terminal 12b which is a GND pattern of a conductor which is substantially the same size and electrically connected to the ground (reference) potential (GND), as shown in FIG. Since the large GND terminal 12b can be connected to the heat radiating plate 9 and the external GND pattern 4k via the portion 5, the heat generated from the output chip 13 having a large heat value can be transmitted to the substrate. The thermal resistance of the output chip 13 can be sufficiently reduced.
[0068]
Further, the external GND pattern 4k is directly connected to the plurality of via wirings 4e and the third GND pattern 4i of the inner peripheral wall 4j, and the external GND pattern 4k and the GND terminal 12b of the motherboard 12 are connected via the solder connection portion 5. The connection can further enhance the electromagnetic shielding effect.
[0069]
If the heat radiating plate 9 is a metal plate, the thermal resistance of the output chip 13 can be further reduced and the electromagnetic shielding effect can be further enhanced.
[0070]
In addition, because of the flip-chip connection, the GND terminal 12b of the motherboard 12 and the back surface 13b of the output chip 13 are directly connected via solder or the like without providing the heat sink 9 on the back surface 13b of the output chip 13. Is also good.
[0071]
Each land 1a, which is an external terminal of the power amplifier module 1, is connected to the board terminal 12a of the motherboard 12 via a solder connection portion 5, respectively.
[0072]
In addition, by performing flip-chip connection with the bump electrodes 16 on both the front and back surfaces of the module substrate 4, each chip can be made less susceptible to heat. This is because the bump electrode 16 has a large thermal resistance, so that the heat of the output chip 13 on the rear surface 4c side is not easily transmitted to the control chip 2 on the front surface 4b side.
[0073]
Therefore, the heat dissipation of the output chip 13 having a large heat value can be improved, and the power amplifier module 1 can be operated at a high output.
[0074]
As a result, the operation of the power amplifier module 1 in a high temperature environment becomes possible.
[0075]
Next, a method for manufacturing the semiconductor device (power amplifier module 1) of the first embodiment will be described.
[0076]
First, a module substrate (wiring substrate) 4 shown in FIG. 7 having a front surface 4b and a back surface 4c and having a cavity 4a formed in the back surface 4c is prepared.
[0077]
Thereafter, the control chip 2 and the chip component 3 are mounted on the surface 4b of the module substrate 4.
[0078]
At this time, the control chip 2 is placed on the front surface 4b of the module substrate 4 so that the main surface 2a faces the front surface 4b of the module substrate 4 with the back surface 2b facing upward. After being arranged on the upper side, the control chip 2 and the chip component 3 are mounted by reflow or the like. The control chip 2 is flip-chip connected by solder bump electrodes 16.
[0079]
Thereafter, the module substrate 4 is turned upside down and the back surface 4c is directed upward, and then the output chip 13 is arranged in the cavity portion 4a with the back surface 13b directed upward, and the two are flip-chip connected by reflow.
[0080]
After that, resin sealing is performed.
[0081]
At that time, the mounted components on the front surface 4b side of the module substrate 4 are sealed by resin molding, and the underfill sealing is performed on the rear surface 4c side in the cavity 4a.
[0082]
Thereby, the sealing portion 6 is formed on the front surface 4b side of the module substrate 4, and the underfill sealing portion 11 is formed on the cavity portion 4a on the back surface 4c side.
[0083]
The underfill sealing portion 11 is formed by pouring a sealing resin between the main surface 13a of the output chip 13 and the module substrate 4.
[0084]
After that, the heat radiating plate 9 is attached to the back surface 13b of the output chip 13 via the heat conductive adhesive 10.
[0085]
Thus, the assembly of the power amplifier module 1 is completed.
[0086]
Next, a power amplifier module 15 according to a modification of the first embodiment will be described.
[0087]
The power amplifier module 15 of the modified example shown in FIG. 9 is of a combined use type with wire bonding in which the output chip 13 arranged in the cavity 4a is not flip-chip connected but connected by a wire 14 such as a gold wire.
[0088]
Therefore, as shown in FIG. 10, a plurality of connection terminals 41 are provided on the step portion 4m of the inner peripheral wall 4j of the cavity portion 4a of the module substrate 4 in correspondence with the bonding pads 13c which are surface electrodes of the output chip 13. The connection terminal 41 and the bonding pad 13 c of the output chip 13 are connected by a wire 14.
[0089]
In addition, among the plurality of connection terminals 41 shown in FIG. 10, the connection terminal 41 arranged at the center on the right side is directly connected to the third GND pattern 4i of the inner peripheral wall 4j.
[0090]
In the case of the power amplifier module 15, although the heat from the output chip 13 cannot be directly released to the substrate, as shown in FIG. 11, the heat passes through the second GND pattern 4g on the bottom 4h of the cavity 4a and the via wiring 4e. The heat dissipation path 19 and the heat dissipation path 19 via the second GND pattern 4g on the bottom 4h and the third GND pattern 4i on the inner peripheral wall 4j allow the heat to escape to the motherboard 12, and the output is used in the same manner as in the power amplifier module 1. The thermal resistance of the chip 13 can be reduced.
[0091]
Other structures of the power amplifier module 15 of the modified example are the same as those of the power amplifier module 1. Thereby, also in the power amplifier module 15 of the modified example, the electromagnetic shield can be strengthened similarly to the power amplifier module 1. That is, even in the case of the power amplifier module 15 in which noise is likely to be put on the wire 14, the electromagnetic shielding measures can be sufficiently performed.
[0092]
Next, the configuration of the electronic device (module product) of the first embodiment shown in FIG. 12 will be described.
[0093]
In the electronic device, the output chip 13 is mounted on the cavity 4a of the module substrate 4, and the third GND pattern (electrically connected to the ground (reference) potential (GND) on the inner peripheral wall 4j of the cavity 4a. A power amplifier module 15 provided with a conductive pattern 4i; an antenna switch module 20 which is an adjacent module disposed adjacent to the power amplifier module 15; and a motherboard (power amplifier module 15 and the antenna switch module 20 on which the antenna switch module 20 is mounted). The power amplifier module 15 and the antenna switch module 20 are arranged adjacent to each other on the motherboard 12.
[0094]
That is, the electronic device according to the first embodiment has the power amplifier module 1 and the antenna switch module 20 arranged adjacent to each other on the motherboard 12.
[0095]
The power amplifier module 15 is exactly the same as that shown in FIG. 9, and is a module product of a type that uses both wire bonding. Therefore, the first GND pattern 4d is provided between the cavity 4a and the surface 4b on the module substrate 4 of the power amplifier module 15, and the second GND pattern 4g and the third GND pattern 4i are formed so as to cover the cavity 4a. In addition, a plurality of via wirings 4e having the same potential as the GND potential are provided around the cavity 4a, and the output chip 13 having the amplifier circuit is connected to the first GND pattern 4d, the second GND pattern 4g, Electromagnetic shielding is provided by the third GND pattern 4i and the plurality of via wirings 4e.
[0096]
On the other hand, the antenna switch module 20 has transmission / reception switching means, and has functions such as band switching, transmission / reception switching, transmission system high frequency removal, and reception system band pass necessary for the front end unit. The antenna switch module 20 has a structure in which the chip component 3 as a passive element and the diode 23 are mounted on the ceramic substrate 25, and are sealed with a resin by a sealing body 23d, and these components are covered with a metal case 24. I have. In the diode 23, the pellet 23a and the lead 23b are connected by a wire 23c.
[0097]
Therefore, an unnecessary radio wave 21 may be transmitted from the wire 23c of the diode 23 or an unnecessary radio wave 21 may be received.
[0098]
In the electronic device having such a configuration, since both the power amplifier module 15 and the antenna switch module 20 perform wire bonding, unnecessary transmission / reception of the radio wave 21 is likely to occur in both the power amplifier module 15 and the antenna switch module 20. Since the output chip 13 arranged in the portion 4a is electromagnetically shielded by the first GND pattern 4d, the second GND pattern 4g, the third GND pattern 4i, and the plurality of via wirings 4e of the GND potential, the power amplifier module 15 and the antenna Unnecessary transmission / reception of the radio wave 21 between the switch modules 20 is unlikely to occur.
[0099]
Here, FIG. 13 illustrates a block configuration of a portable telephone 26 which is an example of an electronic device including the power amplifier module 15 and the antenna switch module 20. The antenna switch module 20 includes an antenna 26a and a low noise amplifier. The low-noise amplifier 26b and the power amplifier module 15 are connected to the high-frequency signal processing IC 26c and the signal processing unit 26f, respectively, and the high-frequency signal processing IC 26c and the signal processing unit 26f are connected to the speaker 26d. The microphone 26e is connected.
[0100]
Since the power amplifier module 15 and the antenna switch module 20 are mounted on the same surface on the motherboard 12, at least the inner peripheral wall 4j of the cavity portion 4a of the power amplifier module 15 has a conductor pattern of GND potential (here, the third GND). If the pattern 4i) is formed, the effect of the electromagnetic shielding between the power amplifier module 15 and the antenna switch module 20 can be obtained.
[0101]
(Embodiment 2)
FIG. 14 is a cross-sectional view showing a structure of a power amplifier module as an example of the semiconductor device according to the second embodiment of the present invention. FIG. 15 is a front view of a wiring board in a power amplifier module according to a modification of the second embodiment of the present invention. FIG. 16 is a plan view showing the arrangement of each mounted component mounted on the power amplifier module, FIG. 16 is a bottom view showing the structure of the power amplifier module shown in FIG. 15, and FIG. 17 shows a power amplifier module according to a modification of the second embodiment of the present invention. FIG. 18 is a plan view showing the arrangement of each mounted component mounted on the front side of the wiring board, and FIG. 18 is a bottom view showing the structure of the power amplifier module shown in FIG.
[0102]
The semiconductor device according to the second embodiment is, like the first embodiment, a case where the semiconductor device is the power amplifier module 22. The difference from the power amplifier module 1 according to the first embodiment is that the module substrate 4 That is, the cavity 4a, which is a concave portion, is not formed on the back surface 4c side, and two semiconductor chips are mounted on the back surface 4c side.
[0103]
Therefore, on the back surface 4c side of the module substrate 4, the first output chip 7 is mounted as a second semiconductor chip, and the second output chip 8 is mounted as a third semiconductor chip adjacent thereto. I have. The first output chip 7 and the second output chip 8 have high-frequency amplifier circuits having different frequencies.
[0104]
For example, the second output circuit 8 and the second-stage amplifier circuit on the GSM (880 to 915 MHz) frequency side are incorporated in the first output chip 7, and the DCS (1710 to 1785 MHz as the frequency band) side is incorporated in the second output chip 8. The second and final stage amplifier circuits are incorporated.
[0105]
Further, since the height of the external terminals is required to be equal to the mounting height of both chips, the power amplifier module 22 according to the second embodiment will be described by taking the case where the external terminals are the solder bumps 18.
[0106]
That is, since the heights of the back surfaces 7b and 8b of the first output chip 7 and the second output chip 8 and the external terminals must be substantially the same, the power amplifier module 22 has a BGA (Ball Grid Array) structure. However, the external terminal may be a pin or the like.
[0107]
When adjusting the heights of the rear surfaces 7b and 8b of the first output chip 7 and the second output chip 8 and the height of the solder bump 18, it is desirable that the solder bump 18 slightly protrudes.
[0108]
By making the solder bumps 18 slightly protrude from the back surfaces 7b and 8b of the first output chip 7 and the second output chip 8, respectively, the solder bumps 18 and the first output chips can be used when mounted on the mounting board by reflow. The connection chip 7 and the second output chip 8 can be reliably connected to the mounting board.
[0109]
The first output chip 7 and the second output chip 8 are flip-chip connected to the back surface 4c of the module substrate 4 with their main surfaces 7a and 8a facing the same as in the power amplifier module 1 of the first embodiment. Further, an underfill sealing portion 11 made of resin is formed between each of the first output chip 7 and the second output chip 8 and the back surface 4c of the module substrate 4.
[0110]
Further, the control chip 2 is mounted on the surface 4b side of the module substrate 4 at substantially the center thereof, and a plurality of chip components 3 are mounted around the control chip 2 via the solder portions 17. .
[0111]
A first GND pattern 4d, which is a conductor pattern having a GND potential substantially equal in size to the substrate area, is provided along the front surface 4b or the back surface 4c of the module substrate 4 of the power amplifier module 22. . The first GND pattern 4d is connected to a GND bump 18a which is an external terminal of GND via a via wiring 4e.
[0112]
Thereby, the electromagnetic shielding effect between the control chip 2 on the front surface 4b side and the first output chip 7 and the second output chip 8 on the back surface 4c side can be enhanced.
[0113]
Next, a modified example of the power amplifier module 22 of the second embodiment will be described.
[0114]
In the power amplifier module 22 shown in FIGS. 15 and 16, a cavity 4a, which is a concave portion, is formed on the back surface 4c of the module substrate 4, and the first output chip 7 and the second output chip are formed in one cavity 4a. 8 is arranged, and an external GND pattern 4k, which is a conductor pattern of GND potential, is formed around the cavity 4a on the back surface 4c of the module substrate 4.
[0115]
In the power amplifier module 22 shown in FIGS. 15 and 16, when mounted on the motherboard 12 as shown in FIG. 8, the GND terminal 12b, which is a conductor pattern of the GND potential of the motherboard 12, and the external GND pattern 4k are soldered. Since the connection can be directly made via the control chip 2, the electromagnetic shielding effect between the control chip 2 and the first output chip 7 and the second output chip 8 can be further enhanced.
[0116]
The power amplifier module 22 of the modified example shown in FIGS. 17 and 18 is provided with a plurality of cavities 4a on the back surface 4c of the module substrate 4 and is individualized, so that the relationship between the cavities 4a and the semiconductor chips is one to one. And prevents interference between adjacent chips (crosstalk or crossband isolation).
[0117]
For example, as shown in FIG. 18, two cavities 4a are formed on the back surface 4c of the module substrate 4, and the first output chip 7 and the second output chip 8 which are active chips are separately provided in each of the cavities 4a. Is arranged. At this time, the second output chip 8 incorporates the second and final high-frequency amplifier circuits on the GSM side, and the second output chip 8 incorporates the second and final high-frequency amplifier circuits on the DCS side. ing. With respect to such two semiconductor chips, the cavities 4a are individualized, and at least the third GND pattern 4i, which is a conductor pattern, is provided on the inner peripheral wall 4j of each of the cavities 4a. Interference between the combined chips can be prevented.
[0118]
Further, since the module substrate 4 is provided with the first GND pattern 4d, the second GND pattern 4g at the bottom 4h of each cavity 4a, and a plurality of via wirings 4e around each cavity 4a, control of the front surface 4b side is achieved. The electromagnetic shield with the chip 2 can be strengthened.
[0119]
In addition, since the external GND pattern 4k, which is a conductor pattern of the GND potential, is formed around each cavity 4a on the back surface 4c of the module substrate 4, the electromagnetic shielding effect can be further enhanced.
[0120]
As described above, the invention made by the inventor has been specifically described based on the embodiment of the invention. However, the invention is not limited to the embodiment of the invention, and various modifications may be made without departing from the gist of the invention. It goes without saying that it is possible.
[0121]
For example, in the first and second embodiments, a case has been described in which the semiconductor device is a power amplifier module. However, the semiconductor device may be a power amplifier if the semiconductor device is a high-frequency module in which a plurality of semiconductor chips are mounted on the module substrate 4. Module products other than modules may be used.
[0122]
Further, the semiconductor chip may be formed from a silicon substrate or may be formed from gallium arsenide (GaAs). Particularly, the semiconductor chip formed from gallium arsenide having poor heat conductivity. In the case of (1), the semiconductor devices of the first and second embodiments are more effective because the thermal resistance of the semiconductor chip can be reduced.
[0123]
【The invention's effect】
The effects obtained by typical aspects of the invention disclosed in the present application will be briefly described as follows.
[0124]
Since the conductor pattern electrically connected to the ground potential is arranged between the first semiconductor chip and the second semiconductor chip of the wiring board, the electromagnetic shield between both chips can be strengthened, and the mounting can be performed. It is possible to improve the shielding effect of the component.
[Brief description of the drawings]
FIG. 1 is a plan view illustrating a structure of a power amplifier module as an example of a semiconductor device according to a first embodiment of the present invention;
FIG. 2 is a sectional view showing a structure of the power amplifier module shown in FIG.
FIG. 3 is a bottom view showing the structure of the power amplifier module shown in FIG.
FIG. 4 is a plan view showing an example of an arrangement of each mounted component mounted on a front surface side of a wiring board of the power amplifier module shown in FIG. 1;
FIG. 5 is a circuit block diagram showing an example of a configuration of a high-frequency amplifier circuit incorporated in the power amplifier module shown in FIG.
6 is a comparative data diagram showing an example of element power and thermal resistance of each stage in the power amplifier module shown in FIG.
FIG. 7 is a bottom view showing an example of a structure of an internal GND layer and a cavity in a wiring board incorporated in the power amplifier module shown in FIG. 1;
8 is a partial cross-sectional view showing one example of a mounting structure of the power amplifier module shown in FIG. 1 on a mounting board.
FIG. 9 is a cross-sectional view illustrating a structure of a power amplifier module according to a modification of the first embodiment of the present invention.
FIG. 10 is a bottom view showing a structure after wire bonding in the power amplifier module shown in FIG. 9;
11 is a partial cross-sectional view showing a mounting structure of the power amplifier module shown in FIG. 9 on a mounting board.
12 is a partial cross-sectional view illustrating an example of a structure of an electronic device equipped with the power amplifier module illustrated in FIG.
13 is a structural block diagram illustrating an example of a structure of a portable electronic device on which the electronic device illustrated in FIG. 12 is mounted.
FIG. 14 is a cross-sectional view illustrating a structure of a power amplifier module as an example of the semiconductor device according to the second embodiment of the present invention;
FIG. 15 is a plan view showing an arrangement of each mounted component mounted on a front surface side of a wiring board in a power amplifier module according to a modification of the second embodiment of the present invention.
FIG. 16 is a bottom view showing the structure of the power amplifier module shown in FIG.
FIG. 17 is a plan view showing an arrangement of each mounted component mounted on a front surface side of a wiring board in a power amplifier module according to a modification of the second embodiment of the present invention.
18 is a bottom view showing the structure of the power amplifier module shown in FIG.
[Explanation of symbols]
1 Power amplifier module (semiconductor device)
1a Land (external terminal)
2 Control chip (first semiconductor chip)
2a Main surface
2b back
2c GSM first stage amplifier
2d DCS side first stage amplifier
2e circuit block
3 Chip components
3a connection terminal
4 Module board (wiring board)
4a Cavity (recess)
4b surface
4c back side
4d 1st GND pattern (conductor pattern)
4e Via wiring
4f terminal
4g 2nd GND pattern (conductor pattern)
4h bottom
4i Third GND pattern (conductor pattern)
4j Inner wall
4k external GND pattern
4l connection terminal
4m step
5 Solder connection
6 Sealing part
7 First output chip (second semiconductor chip)
7a Main surface
7b back
7c Second stage amplifier on GSM side
7d GSM side final stage amplifier
7e Circuit block
8 Second output chip (third semiconductor chip)
8a Main surface
8b back
8c DCS side second stage amplifier
8d DCS side final stage amplifier
8e circuit block
9 Heat sink
10. Thermal conductive adhesive
11 Underfill sealing part
12 Motherboard (mounting board)
12a Board terminal
12b GND terminal (conductor pattern)
13. Output chip (second semiconductor chip)
13a Main surface
13b back
13c bonding pad
14 wires
15 Power amplifier module (semiconductor device)
16 Bump electrode
17 Solder part
18 Solder bump
18a GND bump
19 Heat dissipation path
20 Antenna switch module (adjacent module)
21 radio waves
22 Power amplifier module (semiconductor device)
23 Diode
23a pellet
23b lead
23c wire
23d sealed body
24 metal case
25 ceramic substrate
26 Portable Telephone
26a antenna
26b low noise amplifier
26c high frequency signal processing IC
26d speaker
26e microphone
26f signal processing unit

Claims

表面およびその反対側の裏面を有した配線基板と、
前記配線基板の表面に搭載された第１の半導体チップと、
前記配線基板の裏面に搭載された第２の半導体チップと、
前記配線基板の裏面に設けられた複数の外部端子とを有し、
前記配線基板に、接地電位と電気的に接続された導体パターンが設けられており、前記導体パターンは前記第１の半導体チップと前記第２の半導体チップの間に配置されていることを特徴とする半導体装置。A wiring board having a front surface and a back surface opposite thereto,
A first semiconductor chip mounted on a surface of the wiring board;
A second semiconductor chip mounted on the back surface of the wiring board;
A plurality of external terminals provided on the back surface of the wiring board,
The wiring board is provided with a conductor pattern electrically connected to a ground potential, and the conductor pattern is disposed between the first semiconductor chip and the second semiconductor chip. Semiconductor device.

請求項１記載の半導体装置であって、前記配線基板の裏面に凹部が形成されるとともに、前記凹部に前記第２の半導体チップが実装され、前記凹部の底部に接地電位と電気的に接続された導体パターンが設けられていることを特徴とする半導体装置。2. The semiconductor device according to claim 1, wherein a concave portion is formed on a back surface of the wiring substrate, the second semiconductor chip is mounted in the concave portion, and a bottom portion of the concave portion is electrically connected to a ground potential. A semiconductor device provided with a conductive pattern.

請求項２記載の半導体装置であって、前記凹部の内周壁に、接地電位と電気的に接続された導体パターンが設けられていることを特徴とする半導体装置。3. The semiconductor device according to claim 2, wherein a conductor pattern electrically connected to a ground potential is provided on an inner peripheral wall of the concave portion.

請求項２記載の半導体装置であって、前記凹部の周囲に複数のビア配線が設けられていることを特徴とする半導体装置。3. The semiconductor device according to claim 2, wherein a plurality of via wirings are provided around the recess.

請求項２記載の半導体装置であって、前記凹部の底部に設けられた前記導体パターンと、前記凹部の周囲に設けられた前記複数のビア配線のそれぞれとが電気的に接続されていることを特徴とする半導体装置。3. The semiconductor device according to claim 2, wherein the conductor pattern provided on the bottom of the recess and each of the plurality of via wirings provided around the recess are electrically connected. 4. Characteristic semiconductor device.

請求項１記載の半導体装置であって、前記第１の半導体チップは樹脂封止されていることを特徴とする半導体装置。2. The semiconductor device according to claim 1, wherein the first semiconductor chip is sealed with a resin.

請求項１記載の半導体装置であって、前記第２の半導体チップは増幅回路を有しており、前記第１の半導体チップは、前記第２の半導体チップの増幅回路を制御する制御回路を有していることを特徴とする半導体装置。2. The semiconductor device according to claim 1, wherein said second semiconductor chip has an amplifier circuit, and said first semiconductor chip has a control circuit for controlling the amplifier circuit of said second semiconductor chip. A semiconductor device characterized in that:

請求項１記載の半導体装置であって、前記第２の半導体チップは、前記第１の半導体チップより発熱量が大きいことを特徴とする半導体装置。2. The semiconductor device according to claim 1, wherein the second semiconductor chip generates a larger amount of heat than the first semiconductor chip.

請求項８記載の半導体装置であって、前記第２の半導体チップは、前記半導体装置が実装される実装基板側に配置されることを特徴とする半導体装置。9. The semiconductor device according to claim 8, wherein the second semiconductor chip is arranged on a mounting board on which the semiconductor device is mounted.

請求項１記載の半導体装置であって、前記第２の半導体チップの下方に、接地電位と電気的に接続された導体パターンが配置されていることを特徴とする半導体装置。2. The semiconductor device according to claim 1, wherein a conductor pattern electrically connected to a ground potential is disposed below said second semiconductor chip.

表面およびその反対側の裏面を有した配線基板と、
前記配線基板の表面に搭載された第１の半導体チップと、
前記配線基板の裏面に搭載された第２の半導体チップと、
前記配線基板の裏面に設けられた複数の外部端子と、
前記第２の半導体チップの背面に接続された金属板とを有し、
接地電位と電気的に接続された前記導体パターンが形成された実装基板に実装される半導体装置であって、
前記配線基板に、接地電位と電気的に接続された導体パターンが設けられており、前記導体パターンは前記第１の半導体チップと前記第２の半導体チップの間に配置されているとともに、前記半導体装置は、前記金属板が前記実装基板の導体パターンに接続されて前記実装基板に実装されることを特徴とする半導体装置。A wiring board having a front surface and a back surface opposite thereto,
A first semiconductor chip mounted on a surface of the wiring board;
A second semiconductor chip mounted on the back surface of the wiring board;
A plurality of external terminals provided on the back surface of the wiring board,
A metal plate connected to a back surface of the second semiconductor chip,
A semiconductor device mounted on a mounting board on which the conductor pattern electrically connected to a ground potential is formed,
The wiring board is provided with a conductor pattern electrically connected to a ground potential. The conductor pattern is disposed between the first semiconductor chip and the second semiconductor chip, and the conductor pattern is provided between the first semiconductor chip and the second semiconductor chip. The device is characterized in that the metal plate is connected to a conductor pattern of the mounting board and mounted on the mounting board.

表面およびその反対側の裏面を有した配線基板と、
前記配線基板の表面に搭載された第１の半導体チップと、
前記配線基板の裏面に搭載された第２の半導体チップと、
前記配線基板の裏面に設けられた複数の外部端子とを有し、
接地電位と電気的に接続された導体パターンが形成された実装基板に実装される半導体装置であって、
前記配線基板に、接地電位と電気的に接続された前記導体パターンが設けられており、前記導体パターンは前記第１の半導体チップと前記第２の半導体チップの間に配置されているとともに、前記半導体装置は、前記第２の半導体チップの背面が前記実装基板の導体パターンに接続されて前記実装基板に実装されることを特徴とする半導体装置。A wiring board having a front surface and a back surface opposite thereto,
A first semiconductor chip mounted on a surface of the wiring board;
A second semiconductor chip mounted on the back surface of the wiring board;
A plurality of external terminals provided on the back surface of the wiring board,
A semiconductor device mounted on a mounting board on which a conductor pattern electrically connected to a ground potential is formed,
The wiring board is provided with the conductor pattern electrically connected to a ground potential, and the conductor pattern is disposed between the first semiconductor chip and the second semiconductor chip, The semiconductor device is characterized in that a back surface of the second semiconductor chip is connected to a conductor pattern of the mounting board and mounted on the mounting board.

表面およびその反対側の裏面を有し、表裏面のうち少なくともその何れか一方の面に複数の凹部が形成された配線基板と、
それぞれの前記凹部に実装された複数の能動チップと、
前記配線基板の裏面に設けられた複数の外部端子とを有し、
前記凹部の内周壁に、接地電位と電気的に接続された導体パターンが設けられていることを特徴とする半導体装置。A wiring board having a front surface and a back surface on the opposite side, and a plurality of recesses formed on at least one of the front and back surfaces,
A plurality of active chips mounted in each of the recesses;
A plurality of external terminals provided on the back surface of the wiring board,
A semiconductor device, wherein a conductor pattern electrically connected to a ground potential is provided on an inner peripheral wall of the concave portion.

請求項１３記載の半導体装置であって、前記凹部が２つ形成され、一方の凹部に第２の半導体チップが実装されているとともに、他方の凹部に第３の半導体チップが実装されており、前記第２および第３の半導体チップそれぞれに相互に異なった周波数の高周波増幅回路が組み込まれていることを特徴とする半導体装置。14. The semiconductor device according to claim 13, wherein the two concave portions are formed, a second semiconductor chip is mounted in one concave portion, and a third semiconductor chip is mounted in the other concave portion, A semiconductor device, wherein high-frequency amplifier circuits having mutually different frequencies are incorporated in each of the second and third semiconductor chips.

請求項１３記載の半導体装置であって、それぞれの前記凹部の周囲に複数のビア配線が設けられていることを特徴とする半導体装置。14. The semiconductor device according to claim 13, wherein a plurality of via wirings are provided around each of the concave portions.

配線基板の凹部に半導体チップが実装されるとともに、前記凹部の内周壁に、接地電位と電気的に接続された導体パターンが設けられた半導体装置と、
前記半導体装置に隣接して配置された隣接モジュールと、
前記半導体装置および前記隣接モジュールが搭載される実装基板とを有し、
前記実装基板に前記半導体装置と前記隣接モジュールとが隣接して配置されていることを特徴とする電子装置。A semiconductor device in which a semiconductor chip is mounted in a concave portion of a wiring board and a conductor pattern electrically connected to a ground potential is provided on an inner peripheral wall of the concave portion;
An adjacent module arranged adjacent to the semiconductor device;
A mounting board on which the semiconductor device and the adjacent module are mounted,
The electronic device, wherein the semiconductor device and the adjacent module are arranged adjacent to each other on the mounting board.

請求項１６記載の電子装置であって、前記配線基板の凹部の周囲に複数のビア配線が設けられていることを特徴とする電子装置。17. The electronic device according to claim 16, wherein a plurality of via wirings are provided around a concave portion of the wiring board.

請求項１６記載の電子装置であって、前記半導体装置の半導体チップには増幅回路が形成されているとともに、前記隣接モジュールは、送受信切り換え手段を有していることを特徴とする電子装置。17. The electronic device according to claim 16, wherein an amplifier circuit is formed on a semiconductor chip of the semiconductor device, and the adjacent module has transmission / reception switching means.