JP2004122283A - Manufacturing method of regular arrangement microstructure of nano size - Google Patents

Manufacturing method of regular arrangement microstructure of nano size Download PDF

Info

Publication number
JP2004122283A
JP2004122283A JP2002289190A JP2002289190A JP2004122283A JP 2004122283 A JP2004122283 A JP 2004122283A JP 2002289190 A JP2002289190 A JP 2002289190A JP 2002289190 A JP2002289190 A JP 2002289190A JP 2004122283 A JP2004122283 A JP 2004122283A
Authority
JP
Japan
Prior art keywords
nano
indenter
sized
material layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002289190A
Other languages
Japanese (ja)
Inventor
Takashige Yasui
安井 孝成
Masasuke Takada
高田 雅介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Corp filed Critical Japan Science and Technology Corp
Priority to JP2002289190A priority Critical patent/JP2004122283A/en
Publication of JP2004122283A publication Critical patent/JP2004122283A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an efficient and inexpensive manufacturing method of a microstructure of a nanosize such as a nanowire crystal substitute for a method using an electron beam, a light exposure method, an electron beam exposure method and micro machining method using scanning probe microscope. <P>SOLUTION: This micro machining method using a nanoindenter, or a micro penetrometer, pushes an indenter into a material layer formed on a substrate using a pyramid indenter, forms dot patterns regularly arranged with nanosize holes formed by transferring pyramid shapes of the indenter in the material layer and manufactures the regular arrangement microstructure of nanosize using the holes. The microstructure of nanosize comprising an assembly formed by two-dimensionally arranging the nanowire crystals can be manufactured by forming a line pattern regularly arranged with nanosize grooves by pushing the indenter in the material layer, scratching it by the indenter, or pushing a blade-type indenter therein. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は、基板上に形成した薄い材料層の超微細パターン加工に超微小硬度計であるナノインデンターを用い、規則配列させて形成したナノメータ(nm)サイズの細い孔又は溝を用いてナノサイズの微細構造物、例えば、ナノワイヤー結晶及びその集合体のようなアスペクト比の大きな微結晶を触媒金属を用いて結晶成長させて各種デバイスを効率的に安価に作製する方法に関する。
【0002】
【従来の技術】
ナノテクノロジーの発展に伴い超微細加工技術によるナノサイズの微細構造物の作製方法が開発されている。ナノサイズの微細構造物を基板上に規則的に配列させるためのドットパターンやラインパターンの代表的な作製方法としては電子線又は光露光によるレジストパターンの作製方法が知られている。図2は、その従来の方法を示す工程図である。
【0003】
従来の方法は、基板1の表面にレジスト層2を塗布し、フォトマスク3を用いてレジスト層2を露光し、現像してパターニングされたレジスト層2Aを形成し、その上に触媒金属(AuやPtなど)4を蒸着し、パターニングされたレジスト層2Aをリフトオフする工程からなる。この工程により基板1の表面にパターニングされた触媒金属4Aが付着して残留する。この後、CVD法やMBE法などの触媒金属を用いるウィスカー結晶の成長法を用いて基板1の上に微細構造物5の配列形成を行っている。
【0004】
このような方法を用いたウイスカー結晶の制御成長方法と該方法の尖頭小型カソード等の製造への応用が知られている(特許文献1〜3)。この方法は、Siなどの基板上に形成したSiO膜にエッチングにより開口を形成し、この開口にAuやGa微粒子などを触媒金属として付着させて加熱することによりSiOやSiウイスカーを成長させる方法である。このように、金属微粒子を触媒としたウイスカーの成長方法は、気相−液相、液相−固相界面で起きる特異な現象(VLS機構)を利用するものであり、VLS法として公知である。
【0005】
このようなウイスカー結晶は、直径が1.0〜100nm、長さが0.5〜100μm程度であり、ナノスケール導体、ナノワイヤとも言われ、VLS法以外にも各種の製造方法が知られており、その用途も、電界放出装置、マイクロ波真空管増幅器、ディスプレー装置(特許文献4,5)、ナノスケール導電性コネクタ(特許文献6)、触覚センサ(特許文献7)、微小相互接続回路装置(特許文献8,9)、エミッタ構造(特許文献10)などがある。
【0006】
また、サファイヤ基板上にミクロン程度の大きさの金薄膜をレジストパターンで形成し、ZnOウィスカー微結晶の集合体を基板に垂直方向に成長した例(非特許文献1)や熱処理により酸化チタンウィスカーを成長させる例(特許文献11)があるが、個々のウィスカー微結晶の基板上への規則的配列には成功していない。
【0007】
基板上に微結晶を成長させる方法の他に、微細加工により形成した孔を型としてその中に薄膜を押し込む方法(特許文献12)、液状高分子をキャスチングする方法(特許文献13)、充填する方法(特許文献14)によりフォトニック結晶を作製する方法も知られている。
【0008】
最近、電子線又は光露光法に代わる微細加工方法として走査プローブ顕微鏡を用いてレジストに描画する微細加工法も知られている(特許文献15)。
【0009】
【特許文献1】
特開平5−97598号公報
【特許文献2】
特開平7−221344号公報
【特許文献3】
特開2002−220300号公報
【特許文献4】
特開2001−57146号公報
【特許文献5】
特開2001−96499号公報
【特許文献6】
特開2001−102381号公報
【特許文献7】
特開2001−153738号公報
【特許文献8】
特開2001−141633号公報
【特許文献9】
特開2001−177052号公報
【特許文献10】
特開2001−167692号公報
【特許文献11】
特開2000−203998号公報
【特許文献12】
特開2000−284136号公報
【特許文献13】
特開2001−91777号公報
【特許文献14】
特開2002−277659号公報
【特許文献15】
特開2000−340485号公報
【0010】
【非特許文献1】
M.H.Huang,et al.,Science,VOL.292,1897,2001
【0011】
【発明が解決しようとする課題】
従来の電子線や光露光法では、最小加工サイズは1ミクロン(μm)程度が限界である。電子ビーム露光装置の場合、ナノメータ(nm)程度は可能であるが、装置コストが高くなる。そして、微細結晶や高異方性結晶の成長は困難である。また、走査プローブ顕微鏡を用いた微細加工では10nm程度の加工が可能であるがレジスト膜厚が薄い方が最小加工線幅は小さくなるので、レジストの厚みは100nm程度に制約され、高いアスペクト比の微結晶の成長には適さない。
【0012】
ナノメータサイズの結晶を必要とする一つの例である3次元フォトニックバンド結晶の作製方法は、結晶成長後に高異方性エッチングを行うものや、2次元ワイヤのメッシュ構造を層毎に90度回転させて重ねるなどの試みがなされた。3次元にするために、前者の場合、最高でもアスペクト比(深さと幅の比)10が限界であった。後者の場合は非常に手間がかかり、また、一層毎のアスペクト比は前者と同様、約10が限界であった。
このように、これまで、一般的に、100以上の高いアスペクト比のナノワイヤを精密に規則配列させることは困難であった。
【0013】
【課題を解決するための手段】
超微小硬度計であるナノインデンターは、ナノスケールの先端半径を持つ圧子を対象物の表面に当て、荷重を加えて対象物に押し込むことにより荷重印加中に、押し込み深さと印加荷重を同時に測定することにより対象物の硬度を測定する装置として用いられており、押し込み深さ0〜20μm、測定分解能0.3nmが可能である。
本発明は、規則配列したナノサイズの微細構造物の製造にこのナノインデンターを使用することを特徴とする。
【0014】
すなわち、本発明は、下記のとおりのものである。
(1)ナノインデンターを用いる微細加工方法であって、角錐状圧子を用い、該圧子を基板上に形成した材料層に押し込むことによって、該圧子の角錐形状を転写したナノサイズの孔を規則配列したドットパターンを材料層に形成し、該孔を利用してナノサイズの微細構造物を形成することを特徴とする規則配列したナノサイズの微細構造物の作製方法。
(2)ナノインデンターを用いる微細加工方法であって、角錐状圧子を用い、該圧子を基板上に形成した材料層に押し込み、且つ引っかき加工することによって、断面V字状に形成されたナノサイズの溝を規則配列したラインパターンを材料層に形成し、該溝を利用してナノサイズの微細構造物を形成することを特徴とする 規則配列したナノサイズの微細構造物の作製方法。
(3)ナノインデンターを用いる微細加工方法であって、押し込み加工により材料層に断面V字状の溝を形成できる刃状型圧子を用い、該刃状型圧子を基板上に形成した材料層に押し込むことによって、断面V字状に形成されたナノサイズの溝を規則配列したラインパターンを材料層に形成し、該溝を利用してナノサイズの微細構造物を形成することを特徴とする規則配列した ナノサイズの微細構造物の作製方法。
【0015】
(4)基板上に形成した材料層の厚みが10nm〜20μmであることを特徴とする上記の(1)ないし(3)のいずれかに記載の規則配列したナノサイズの微細構造物の作製方法。
(5)基板上に形成した材料層が基板材料より柔らかい材料であることを特徴とする上記の(1)ないし(4)のいずれかに記載の規則配列した ナノサイズの微細構造物の作製方法。
(6)基板材料より柔らかい材料がレジストであることを特徴とする上記(5)記載の規則配列したナノサイズの微細構造物の作製方法。
【0016】
(7)ナノインデンターの印加荷重と押し込み深さの値を計測して得られるp−h曲線をモニターすることによりナノインデンターの押し込み深さを制御することを特徴とする上記(1)ないし(6)のいずれかに記載の規則配列したナノサイズの微細構造物の作製方法。
(8) p−h曲線の屈折点を基準にしてナノインデンターの押し込みを停止することを特徴とする上記(7)記載の規則配列したナノサイズの微細構造物の作製方法。
【0017】
(9)孔又は溝の底部周辺をエッチング加工により拡張することを特徴とする上記(1)ないし(8)のいずれかに記載の規則配列したナノサイズの微細構造物の作製方法。
(10) 孔又は溝の底部に金属を付着させることを特徴とする上記(1)ないし(9)のいずれかに記載の規則配列したナノサイズの微細構造物の作製方法。
(11) 該金属を蒸着又は電気メッキにより付着させることを特徴とする上記(10)記載の規則配列したナノサイズの微細構造物の作製方法。
(12) 付着した金属を触媒としてナノサイズの微細構造物を結晶成長させることを特徴とする上記(10)又は(11)記載の規則配列したナノサイズの微細構造物の作製方法。
(13)結晶成長させる手段がVLS法であることを特徴とする上記(12)記載の規則配列したナノサイズの微細構造物の作製方法。
(14)ナノサイズの微細構造物を結晶成長させる前工程又は後工程で材料層を基板から剥離することを特徴とする上記(10)ないし(13)のいずれかに記載の規則配列したナノサイズの微細構造物の作製方法。
【0018】
(15)孔又は溝にナノサイズの微細構造物を形成する材料を押し込み、又は注入することにより孔又は溝形状を転写したナノサイズの微細構造物を形成することを特徴とする上記(1)ないし(9)記載の規則配列したナノサイズの微細構造物の作製方法。
(16)ナノサイズの微細構造物のアスペクト比が100以上であることを特徴とする上記(1)ないし(15)のいずれかに記載の規則配列した ナノサイズの微細構造物の作製方法。
【0019】
本発明の作製方法によれば、ナノインデンターの圧子の先端半径に相当するナノメータサイズの直径や幅の孔又は溝を正確に規則的に形成することができる。その孔や溝に付着させたナノスケールの金属粒子や金属線条を成長起点として該金属の触媒作用によりZnO、GaN、TiO,SiOなどの化合物からなる微結晶材料を自己成長させることにより、太さがnmサイズの細いナノワイヤで、かつアスペクト比100以上のものを基板上に精密に狭い間隔で配列することができる。
【0020】
本発明の作製方法は、従来の微細加工法に比較して製作プロセスを大幅に簡略化でき、製造時間の短縮や歩留まりの向上に役立つ。また、従来の微細加工法に比べて製造コストも大幅に低減できる。本発明の作製方法で用いる装置の内、比較的高価な装置はナノインデンターであるが、それでも1000万円程度であり、億単位の非常に高価な電子線露光装置に比較して低価格で実現できる。
【0021】
本発明の作製方法は、ナノワイヤを周期配列するデバイス全ての製造に適用可能であり、光通信用としては、3次元フォトニックバンド結晶による多重波長分散プリズム、回折格子など、レーザー用としては、パルスレーザーの分散圧縮用デバイス、平面ディスプレー用電子線源の均一配列、量子効果集積デバイス、面発光レーザーなどが挙げられる。
【0022】
【作用】
ナノインデンターの印加荷重の値と押し込み深さの値を計測して得られるp−h曲線は、対象物が一種類の物質ならば、通常は滑らかな指数関数(exponential)曲線となり、荷重負荷時、荷重除荷時の曲線は重ならない。重ならない分が、変形した深さ、つまり、加工深さの関数になる。対象物が、多層(柔らかいもの/堅いもの)構造ならば、その曲線上に屈折点が生じる。図1に、レジスト/サファイアの多層(柔らかいもの/堅いもの)構造に対する押し込み荷重と押し込み深さ(変位)の関係を示すp−h曲線の典型的な例をグラフで示す。
【0023】
この屈折点は多層構造の各ヤング率の差による関数である。ヤング率の異なる多層構造物では、p−h曲線に屈折点が現れ、この点の深さをモニターすることで、上層の柔らかい層の加工深さを制御でき、また、上層と下層の境界で加工を停止することが出来る。よって、下層物質を疵つけることなく、加工停止が可能である。
【0024】
【発明の実施の形態】
図3は、本発明の作製方法の第1の実施の形態を示す工程図であり、基板上に材料層を形成し、これにドットパターンを形成する例である。
以下は材料層として、リフトオフ可能なレジストを用いる例を説明するが、リフトオフ可能な材料はレジストに限らない。有機材料、無機材料、金属材料などリフトオフ可能な材料であればどんなものでも可能であるが、上層の物質が下層より柔らかいもの、ヤング率が低いものが好ましい。これらの材料層は異種の材料からなる多層構造でもよい。また、基板上に薄膜層を形成してもよく、材料層上に薄膜層を形成してもよい。通常、ナノインデンターによる押し込み可能な深さは20μm程度以下であるから、材料層の厚みとしては10nm〜20μm程度の範囲で可能であるが、好ましくは100nm〜10μm程度である。
【0025】
図3に示すように、レジスト層の形成工程と触媒金属の蒸着工程以降は図2に示す従来の方法と同じである。しかし、レジストからなる材料層2にドットパターンを形成する方法を異にする。すなわち、基板1に形成した材料層2に対してナノインデンターの三角錐又は四角錐などの角錐状圧子10を押し込み、材料層2に圧子10の角錐状形状を転写した圧痕からなる孔を形成する。押し込み深さは、圧子10が基板1の表面に到達した位置、又はそれより少し浅い位置、又は基板1に少し圧入した位置などを選択できる。
【0026】
ナノインデンターを用いることにより、材料層2を圧子10で押し込み加工する際に印加荷重と深さデータ(p−h曲線)を表示することができる。p−h曲線を目安に、押し込み加工深さを表示すると共に所定の荷重又は深さで押し込みを停止できる。また、基板を載せる試料台がXYスキャン可能であり、多点について10nm〜10μm程度の間隔で繰り返し押し込み加工が可能であるように制御できる。
【0027】
押し込み加工の深さの制御は、基板と材料層からなる多層構造の試料に対して、p−h曲線の屈折点を予め予備試験し、その深さを押し込み加工中にモニターすることで、柔らかい上層と下層との境界で押し込みを停止できる。図3は、p−h曲線で、はっきりと曲線の屈折が見られる。この屈折点は、物質の固さが異なっていることを意味している。この屈折点で荷重の印加を停止することで、材料層の下端で押し込み加工を停止することが可能である。この押し込み加工により、圧子の先端半径に相当する直径が10nm程度以下の孔を材料層またはその直下の基板表面にあけることが出来る。
【0028】
リフトオフ可能な材料としてレジストを用いた場合は、リフトオフを簡単にするためには、レジスト層を貫通するのではなく、貫通手前の少し浅い位置で押し込み加工を停止し、押し込み加工により形成された圧子の先端半径に相当するナノメータサイズの孔の底部が微小であることを利用し、孔底部周辺に異方性プラズマエッチング又はウェットエッチングを少し加えて拡張することで、レジスト層に下部になるほど微小な、直径が10nm程度からサブnmまでのエッチング加工孔をあけることが出来る。
このように、押し込み加工を所望の規則配列パターンに対応して材料層2に対して繰り返して周期的に規則配列したナノスケールの孔からなるドットパターンを形成する。
【0029】
この孔からなるドットパターを利用してナノワイヤの結晶成長を行う場合は、パターニングされた材料層2A上にAuやPtなどの触媒金属4を蒸着などにより付着させる。次いで、材料層2Aをリフトオフする。この方法では、従来技術のような現像工程、リンス工程がないので、化学的反応生成物が残留することは少なく、リフトオフは容易に行える。リフトオフ後、孔内の底部に付着したナノスケールの粒子からなる金属が基板上に周期的に規則配列されて残留し、パターニングされた触媒金属4Aが形成される。この触媒金属4Aを結晶の成長起点として、VLS法等の公知の手段によりナノサイズの微細構造物5をナノワイヤ状に成長させる。このように、ナノインデンターの角錐状圧子の先端半径に相当するナノメータサイズの孔を利用してアスペクト比が100以上のナノサイズの微細構造物を規則的に配列させて作製することができる。
【0030】
図4は、本発明の方法の第2の実施の形態を示す工程図であり、基板上にレジストからなる材料層を形成し、これにラインパターンを形成する例である。第2の実施の形態の方法は、図4に示すように、第1の実施の形態とは材料層2にラインパターンを形成する工程が相違するのみで他の工程は同じである。
【0031】
すなわち、角錐状圧子10を基板1上に形成した材料層2に押し込み、且つナノインデンターのXYステージをスキャンし、p−h曲線を目安にして移動中のナノインデンターの印加荷重を一定にして角錐状圧子10で基板1上に形成した材料層2を引っかき加工しラインパターンを描画する。これにより、周期的に規則配列したV字状溝からなるパターニングされた材料層2Aを形成する。この押し込みおよび引っかき加工により、圧子の先端半径に相当する幅が10nm程度以下の溝を材料層またはその直下の基板表面にあけることが出来る。第1の実施の形態と同様に溝の底部周辺をエッチング加工により拡張することもできる。
【0032】
溝を利用してナノワイヤの集合体の結晶成長を行う場合は、第1の実施の形態と同様に、触媒金属4を付着させ、次いで、材料層2Aをリフトオフする。リフトオフ後、V字状溝内の底部に付着したナノスケールの粒子からなる金属線が基板上に周期的に規則配列されて残留し、パターニングされた触媒金属4Aが形成される。この触媒金属4Aを結晶の成長起点として、第1の実施の形態と同様に、ナノサイズの微細構造物5をナノワイヤの集合体として膜状に成長させる。
触媒金属を付着させる方法に代えて、この溝にナノサイズの微細構造物を形成する材料を押し込み、又は注入することにより溝形状を転写したナノサイズの微細構造物を形成することもできる。
【0033】
この第2の実施の形態の方法によれば、ナノインデンターの角錐状圧子で形成したV字状のナノサイズの溝を利用して結晶成長方向を基板表面上で2次元的に揃えることができ、アスペクト比(深さと幅の比)が100以上の膜状のナノサイズの微細構造物を基板上に規則配列させて作製することができる。
【0034】
図5は、本発明の作製方法の第3の実施の形態を示す工程図であり、基板上にレジストからなる材料層2を形成し、これにラインパターンを形成するもう一つの例である。第3の実施の形態の方法は、第2の実施の形態の方法と同様に材料層2にラインパターンを形成する例であるが、ナノインデンターとして、押し込み加工によりV字状溝を形成できる刃状型圧子10を用いる点が相違する。
【0035】
基板1上に形成した材料層2に対して、刃状型圧子10を押し込み加工して材料層2に刃状型圧子10の形状を転写したV字状溝を周期的に規則配列したラインパターンを形成する。この後の工程は、第2の実施の形態と同様である。この第3の実施の形態の方法によれば、引っかき加工よりもV字状溝形状が均一化でき、引っかき加工よりも加工速度が速い。
【0036】
【発明の効果】
本発明の作製方法は、従来の電子ビームや光露光プロセスより工程が単純であり、電子ビームや光露光装置を用いる方法よりもはるかに効率的で低コストである。
【図面の簡単な説明】
【図1】図1は、ナノインデンターによる印加荷重と押し込み深さ(変位)との関係の例を示すp−h曲線のグラフである。
【図2】図2は、従来の電子線又は光露光によるレジストパターン作製方法を示す工程図である。
【図3】図3は、本発明の規則配列したナノサイズの微細構造物の作製方法の第1の実施の形態の工程図である。
【図4】図4は、本発明の規則配列したナノサイズの微細構造物の作製方法の第2の実施の形態の工程図である。
【図5】図5は、本発明の規則配列したナノサイズの微細構造物の作製方法の第3の実施の形態の工程図である。
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention uses a nano indenter, which is an ultra-micro hardness meter, for ultra-fine pattern processing of a thin material layer formed on a substrate, and uses nano-meter (nm) -sized fine holes or grooves formed in a regular array. The present invention relates to a method for producing various devices efficiently and at low cost by growing a nano-sized microstructure, for example, a microcrystal having a large aspect ratio, such as a nanowire crystal and an aggregate thereof, using a catalyst metal.
[0002]
[Prior art]
Along with the development of nanotechnology, a method for producing a nano-sized fine structure by ultra-fine processing technology has been developed. As a typical method of forming a dot pattern or a line pattern for regularly arranging nano-sized fine structures on a substrate, a method of forming a resist pattern by electron beam or light exposure is known. FIG. 2 is a process chart showing the conventional method.
[0003]
In a conventional method, a resist layer 2 is applied to the surface of a substrate 1, the resist layer 2 is exposed using a photomask 3, and developed to form a patterned resist layer 2A, on which a catalytic metal (Au) is formed. , Pt, etc.) 4 and a step of lifting off the patterned resist layer 2A. By this step, the patterned catalyst metal 4A adheres and remains on the surface of the substrate 1. Thereafter, an array of the fine structures 5 is formed on the substrate 1 by using a whisker crystal growth method using a catalyst metal such as a CVD method or an MBE method.
[0004]
A method for controlled growth of whisker crystals using such a method and the application of the method to the production of a small-sized pointed cathode or the like are known (Patent Documents 1 to 3). In this method, an opening is formed in a SiO 2 film formed on a substrate such as Si by etching, and Au or Ga fine particles are adhered to the opening as a catalyst metal and heated to grow SiO 2 or Si whiskers. Is the way. As described above, the method of growing whiskers using metal fine particles as a catalyst utilizes a unique phenomenon (VLS mechanism) occurring at the gas-liquid phase or liquid-solid interface, and is known as the VLS method. .
[0005]
Such a whisker crystal has a diameter of 1.0 to 100 nm and a length of about 0.5 to 100 μm, and is also referred to as a nanoscale conductor or nanowire. Various production methods are known in addition to the VLS method. Its applications are also field emission devices, microwave vacuum tube amplifiers, display devices (Patent Literatures 4 and 5), nano-scale conductive connectors (Patent Literature 6), tactile sensors (Patent Literature 7), and micro-interconnect circuit devices (Patents). References 8 and 9) and an emitter structure (Patent Reference 10).
[0006]
In addition, an example in which a gold thin film having a size of about a micron is formed on a sapphire substrate by a resist pattern, and an aggregate of ZnO whisker microcrystals is grown in a direction perpendicular to the substrate (Non-Patent Document 1). Although there is an example of growth (Patent Document 11), regular arrangement of individual whisker microcrystals on a substrate has not been successful.
[0007]
In addition to a method of growing microcrystals on a substrate, a method of using a hole formed by microfabrication as a mold and pushing a thin film into the hole (Patent Document 12), a method of casting a liquid polymer (Patent Document 13), and filling. A method for producing a photonic crystal by a method (Patent Document 14) is also known.
[0008]
Recently, a fine processing method of drawing on a resist by using a scanning probe microscope has been known as a fine processing method instead of the electron beam or light exposure method (Patent Document 15).
[0009]
[Patent Document 1]
JP-A-5-97598 [Patent Document 2]
JP-A-7-221344 [Patent Document 3]
JP 2002-220300 A [Patent Document 4]
JP 2001-57146 A [Patent Document 5]
JP 2001-96499 A [Patent Document 6]
JP 2001-102381 A [Patent Document 7]
JP 2001-153738 A [Patent Document 8]
JP 2001-141633 A [Patent Document 9]
Japanese Patent Application Laid-Open No. 2001-177052 [Patent Document 10]
Japanese Patent Application Laid-Open No. 2001-167792 [Patent Document 11]
JP 2000-203998 A [Patent Document 12]
JP 2000-284136 A [Patent Document 13]
JP 2001-91777 A [Patent Document 14]
JP 2002-277659 A [Patent Document 15]
JP 2000-340485 A
[Non-patent document 1]
M. H. Huang, et al. , Science, VOL. 292, 1897, 2001
[0011]
[Problems to be solved by the invention]
In a conventional electron beam or light exposure method, the minimum processing size is limited to about 1 micron (μm). In the case of an electron beam exposure apparatus, it is possible to use a nanometer (nm), but the apparatus cost is increased. Then, it is difficult to grow a fine crystal or a highly anisotropic crystal. Also, in the fine processing using a scanning probe microscope, processing of about 10 nm is possible, but the thinner the resist film thickness, the smaller the minimum processing line width. Not suitable for microcrystal growth.
[0012]
One example of a method that requires a nanometer-sized crystal is a method of producing a three-dimensional photonic band crystal, which involves performing highly anisotropic etching after crystal growth, or rotating a two-dimensional wire mesh structure by 90 degrees for each layer. Attempts were made to stack them. In the former case, an aspect ratio (ratio of depth to width) of 10 is the limit in order to make it three-dimensional. In the latter case, it takes a lot of trouble, and the aspect ratio of each layer is limited to about 10 similarly to the former.
As described above, it has been generally difficult to precisely arrange nanowires having a high aspect ratio of 100 or more.
[0013]
[Means for Solving the Problems]
The nano indenter, an ultra-micro hardness tester, applies an indenter with a nano-scale tip radius to the surface of an object, applies a load, and pushes it into the object. It is used as an apparatus for measuring the hardness of an object by measuring, and can have an indentation depth of 0 to 20 μm and a measurement resolution of 0.3 nm.
The present invention is characterized in that the nanoindenter is used for the production of regularly arranged nanosized microstructures.
[0014]
That is, the present invention is as follows.
(1) A microfabrication method using a nano indenter, wherein a pyramidal indenter is used and the indenter is pressed into a material layer formed on a substrate to regularly form nano-sized holes in which the pyramidal shape of the indenter has been transferred. A method for producing a regularly arranged nano-sized fine structure, comprising forming an arranged dot pattern in a material layer and forming a nano-sized fine structure using the holes.
(2) A fine processing method using a nano indenter, wherein a pyramid-shaped indenter is used, and the indenter is pressed into a material layer formed on a substrate and scratched to form a nano-shaped nano-shaped indenter. A method for producing a regularly arranged nano-sized fine structure, comprising: forming a line pattern in which size grooves are regularly arranged in a material layer; and forming the nano-sized micro structure using the grooves.
(3) A micromachining method using a nano indenter, wherein a blade-type indenter that can form a V-shaped groove in the material layer by indentation is used, and the blade-type indenter is formed on a substrate. Forming a line pattern in which nano-sized grooves formed in a V-shaped cross section are regularly arranged in the material layer, and forming a nano-sized microstructure using the grooves. A method for producing regularly arranged nano-sized microstructures.
[0015]
(4) The method for producing a regularly arranged nano-sized fine structure according to any one of the above (1) to (3), wherein the thickness of the material layer formed on the substrate is 10 nm to 20 μm. .
(5) The method for producing a regularly arranged nano-sized fine structure according to any one of the above (1) to (4), wherein the material layer formed on the substrate is a material softer than the substrate material. .
(6) The method according to (5) above, wherein the material softer than the substrate material is a resist.
[0016]
(7) The indentation depth of the nano indenter is controlled by monitoring the ph curve obtained by measuring the applied load and the indentation depth of the nano indenter, wherein the indentation depth of the nano indenter is controlled. (6) The method for producing a regularly arranged nano-sized microstructure according to any of (6).
(8) The method of (7), wherein the indentation of the nano indenter is stopped based on the refraction point of the ph curve.
[0017]
(9) The method according to any one of the above (1) to (8), wherein the periphery of the bottom of the hole or groove is expanded by etching.
(10) The method according to any one of (1) to (9) above, wherein a metal is attached to the bottom of the hole or groove.
(11) The method according to (10), wherein the metal is deposited by vapor deposition or electroplating.
(12) The method for producing a regularly arranged nano-sized fine structure according to the above (10) or (11), wherein the nano-sized fine structure is crystal-grown using the attached metal as a catalyst.
(13) The method according to (12), wherein the means for growing the crystal is a VLS method.
(14) An ordered nano-size according to any one of the above (10) to (13), wherein the material layer is peeled off from the substrate in a step before or after the crystal growth of the nano-size microstructure. Method for producing a microstructure.
[0018]
(15) The above-mentioned (1), wherein the material for forming the nano-sized fine structure is pushed or injected into the hole or groove to form the nano-sized micro structure in which the shape of the hole or groove is transferred. (9) The method for producing a regularly arranged nano-sized fine structure according to (9).
(16) The method for producing a regularly arranged nano-sized microstructure according to any one of the above (1) to (15), wherein the aspect ratio of the nano-sized microstructure is 100 or more.
[0019]
ADVANTAGE OF THE INVENTION According to the manufacturing method of this invention, the hole or groove | channel of diameter and width of nanometer size equivalent to the tip radius of the indenter of a nano indenter can be formed correctly and regularly. By using nanoscale metal particles and metal filaments attached to the holes and grooves as a starting point of growth, a microcrystalline material composed of a compound such as ZnO, GaN, TiO, SiO 2 is self-grown by the catalytic action of the metal, Fine nanowires having a thickness of nm and having an aspect ratio of 100 or more can be precisely arranged on a substrate at narrow intervals.
[0020]
The manufacturing method of the present invention can greatly simplify the manufacturing process as compared with the conventional fine processing method, and is useful for shortening the manufacturing time and improving the yield. Further, the manufacturing cost can be significantly reduced as compared with the conventional fine processing method. Among the apparatuses used in the manufacturing method of the present invention, a relatively expensive apparatus is a nano indenter, but it still costs about 10 million yen, and is inexpensive as compared with a very expensive electron beam exposure apparatus of 100 million units. realizable.
[0021]
The fabrication method of the present invention is applicable to the manufacture of all devices in which nanowires are periodically arranged. For optical communication, a multi-wavelength dispersion prism using a three-dimensional photonic band crystal, a diffraction grating, and for a laser, a pulse is used. Examples include a device for dispersion compression of a laser, a uniform arrangement of electron beam sources for a flat display, a quantum effect integrated device, and a surface emitting laser.
[0022]
[Action]
The ph curve obtained by measuring the value of the applied load and the value of the indentation depth of the nano indenter is usually a smooth exponential function curve if the object is a single substance, When the load is unloaded, the curves do not overlap. The non-overlapping portion is a function of the deformed depth, that is, the machining depth. If the object is a multilayer (soft / stiff) structure, there will be a refraction point on the curve. FIG. 1 graphically illustrates a typical example of a ph curve showing the relationship between the indentation load and the indentation depth (displacement) for a resist / sapphire multilayer (soft / hard) structure.
[0023]
This refraction point is a function of the difference between the Young's moduli of the multilayer structure. In multilayer structures having different Young's moduli, a bending point appears on the ph curve. By monitoring the depth of this point, the processing depth of the upper soft layer can be controlled, and the boundary between the upper and lower layers can be controlled. Processing can be stopped. Therefore, processing can be stopped without damaging the underlying material.
[0024]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 3 is a process chart showing a first embodiment of the manufacturing method of the present invention, in which a material layer is formed on a substrate and a dot pattern is formed thereon.
Hereinafter, an example in which a lift-off resist is used as a material layer will be described, but the lift-off material is not limited to the resist. Any material can be used as long as it can be lifted off, such as an organic material, an inorganic material, and a metal material. However, a material whose upper layer is softer than that of the lower layer and whose Young's modulus is lower are preferable. These material layers may have a multilayer structure composed of different materials. Further, a thin film layer may be formed over a substrate, or a thin film layer may be formed over a material layer. Usually, the depth that can be pushed by the nano indenter is about 20 μm or less, so that the thickness of the material layer can be in the range of about 10 nm to 20 μm, but preferably about 100 nm to 10 μm.
[0025]
As shown in FIG. 3, the steps after the step of forming the resist layer and the step of depositing the catalytic metal are the same as the conventional method shown in FIG. However, the method for forming the dot pattern on the material layer 2 made of resist is different. That is, a pyramid-shaped indenter 10 such as a triangular pyramid or a quadrangular pyramid of a nano indenter is pushed into the material layer 2 formed on the substrate 1, and a hole made of an indentation obtained by transferring the pyramidal shape of the indenter 10 to the material layer 2 is formed. I do. As the indentation depth, a position where the indenter 10 reaches the surface of the substrate 1, a position slightly shallower than that, a position where the indenter 10 is slightly pressed into the substrate 1, or the like can be selected.
[0026]
By using the nano indenter, it is possible to display the applied load and the depth data (ph curve) when the material layer 2 is pressed with the indenter 10. The indentation depth is displayed based on the ph curve, and the indentation can be stopped at a predetermined load or depth. In addition, it is possible to perform control so that the sample stage on which the substrate is placed can perform XY scanning, and the indentation can be repeatedly performed at multiple points at intervals of about 10 nm to 10 μm.
[0027]
The control of the depth of the indentation processing is performed by preliminarily testing the refraction point of the ph curve on a sample having a multilayer structure including a substrate and a material layer, and monitoring the depth during the indentation processing, thereby softening the depth. Pushing can be stopped at the boundary between the upper and lower layers. FIG. 3 shows the ph curve, where the curve is clearly refracted. This refraction point means that the hardness of the material is different. By stopping the application of the load at this refraction point, it is possible to stop the indentation at the lower end of the material layer. By this indentation, a hole having a diameter of about 10 nm or less corresponding to the tip radius of the indenter can be formed in the material layer or the substrate surface immediately below it.
[0028]
If a resist is used as a material that can be lifted off, in order to simplify lift-off, instead of penetrating the resist layer, stop the indentation at a slightly shallow position before the penetration, and press the indenter formed by the indentation. Using the fact that the bottom of the nanometer-sized hole corresponding to the tip radius of the hole is very small, by adding a little anisotropic plasma etching or wet etching around the bottom of the hole and expanding it, the finer the bottom of the resist layer In addition, an etching hole having a diameter of about 10 nm to sub-nm can be formed.
In this way, the indentation process is repeated on the material layer 2 corresponding to the desired regular arrangement pattern to form a dot pattern consisting of nano-scale holes periodically arranged regularly.
[0029]
When crystal growth of a nanowire is performed by using the dot pattern formed of the holes, a catalytic metal 4 such as Au or Pt is deposited on the patterned material layer 2A by vapor deposition or the like. Next, the material layer 2A is lifted off. In this method, since there is no developing step and rinsing step as in the prior art, there is little residual chemical reaction product, and lift-off can be easily performed. After the lift-off, the metal composed of nano-scale particles attached to the bottom of the hole is periodically and regularly arranged on the substrate and remains, and the patterned catalyst metal 4A is formed. Using the catalyst metal 4A as a crystal growth starting point, a nano-sized fine structure 5 is grown in a nanowire shape by a known means such as a VLS method. As described above, nano-sized microstructures having an aspect ratio of 100 or more can be regularly arranged using nanometer-sized holes corresponding to the tip radius of the pyramidal indenter of the nanoindenter.
[0030]
FIG. 4 is a process diagram showing a second embodiment of the method of the present invention, in which a material layer made of a resist is formed on a substrate and a line pattern is formed thereon. As shown in FIG. 4, the method of the second embodiment differs from the first embodiment only in the step of forming a line pattern on the material layer 2, and the other steps are the same.
[0031]
That is, the pyramid-shaped indenter 10 is pushed into the material layer 2 formed on the substrate 1, and the XY stage of the nano indenter is scanned, and the applied load of the moving nano indenter is made constant using the ph curve as a guide. The material layer 2 formed on the substrate 1 is scratched with a pyramidal indenter 10 to draw a line pattern. As a result, a patterned material layer 2A composed of V-shaped grooves regularly arranged regularly is formed. By this indenting and scratching, a groove having a width corresponding to the tip radius of the indenter and having a width of about 10 nm or less can be formed in the material layer or the substrate surface immediately below the material layer. Similarly to the first embodiment, the periphery of the bottom of the groove can be expanded by etching.
[0032]
When crystal growth of an aggregate of nanowires is performed using the groove, the catalyst metal 4 is attached, and then the material layer 2A is lifted off, as in the first embodiment. After the lift-off, metal wires composed of nano-scale particles attached to the bottom of the V-shaped groove are periodically arranged and remain on the substrate to form the patterned catalyst metal 4A. Using the catalyst metal 4A as a starting point for crystal growth, the nano-sized fine structure 5 is grown in the form of a film as an aggregate of nanowires as in the first embodiment.
Instead of the method of attaching the catalyst metal, a material for forming a nano-sized microstructure can be pushed or injected into the groove to form a nano-sized microstructure in which the groove shape is transferred.
[0033]
According to the method of the second embodiment, the crystal growth directions can be two-dimensionally aligned on the substrate surface by using a V-shaped nano-sized groove formed by a pyramidal indenter of a nano indenter. Thus, a film-shaped nano-sized microstructure having an aspect ratio (ratio of depth to width) of 100 or more can be regularly arranged on a substrate.
[0034]
FIG. 5 is a process chart showing a third embodiment of the manufacturing method of the present invention, which is another example in which a material layer 2 made of a resist is formed on a substrate and a line pattern is formed thereon. The method of the third embodiment is an example in which a line pattern is formed on the material layer 2 in the same manner as the method of the second embodiment, but a V-shaped groove can be formed as a nano indenter by indentation. The difference is that the blade type indenter 10 is used.
[0035]
A line pattern in which V-shaped grooves in which the shape of the blade-shaped indenter 10 is transferred to the material layer 2 by periodically pressing the blade-shaped indenter 10 into the material layer 2 formed on the substrate 1 are regularly arranged. To form Subsequent steps are the same as in the second embodiment. According to the method of the third embodiment, the V-shaped groove shape can be made more uniform than in the scratching, and the processing speed is faster than in the scratching.
[0036]
【The invention's effect】
The manufacturing method of the present invention has simpler steps than the conventional electron beam or light exposure process, and is much more efficient and lower cost than the method using an electron beam or light exposure apparatus.
[Brief description of the drawings]
FIG. 1 is a graph of a ph curve showing an example of a relationship between a load applied by a nanoindenter and an indentation depth (displacement).
FIG. 2 is a process chart showing a conventional method for producing a resist pattern by electron beam or light exposure.
FIG. 3 is a process chart of a first embodiment of a method for producing a regularly arranged nano-sized microstructure according to the present invention.
FIG. 4 is a process chart of a second embodiment of the method for producing a regularly arranged nano-sized fine structure according to the present invention.
FIG. 5 is a process chart of a third embodiment of the method for producing a regularly arranged nano-sized microstructure according to the present invention.

Claims (16)

ナノインデンターを用いる微細加工方法であって、角錐状圧子を用い、該圧子を基板上に形成した材料層に押し込むことによって、該圧子の角錐形状を転写したナノサイズの孔を規則配列したドットパターンを材料層に形成し、該孔を利用してナノサイズの微細構造物を形成することを特徴とする規則配列したナノサイズの微細構造物の作製方法。A micromachining method using a nanoindenter, using a pyramid-shaped indenter, by pressing the indenter into a material layer formed on a substrate, regularly arranged dots of nano-sized holes to which the pyramid shape of the indenter is transferred. A method for producing a regularly arranged nano-sized microstructure, comprising forming a pattern in a material layer and forming a nano-sized microstructure using the holes. ナノインデンターを用いる微細加工方法であって、角錐状圧子を用い、該圧子を基板上に形成した材料層に押し込み、且つ引っかき加工することによって、断面V字状に形成されたナノサイズの溝を規則配列したラインパターンを材料層に形成し、該溝を利用してナノサイズの微細構造物を形成することを特徴とする 規則配列したナノサイズの微細構造物の作製方法。A micromachining method using a nanoindenter, wherein a pyramidal indenter is used, the indenter is pressed into a material layer formed on a substrate, and is scratched to form a nano-sized groove formed in a V-shaped cross section. Is formed in a material layer, and a nano-sized fine structure is formed by using the groove. (2) A method for producing a regularly arranged nano-sized fine structure. ナノインデンターを用いる微細加工方法であって、押し込み加工により材料層に断面V字状の溝を形成できる刃状型圧子を用い、該刃状型圧子を基板上に形成した材料層に押し込むことによって、断面V字状に形成されたナノサイズの溝を規則配列したラインパターンを材料層に形成し、該溝を利用してナノサイズの微細構造物を形成することを特徴とする規則配列した ナノサイズの微細構造物の作製方法。A micromachining method using a nano indenter, wherein a blade-shaped indenter capable of forming a V-shaped groove in a material layer by indentation is used, and the blade-shaped indenter is pressed into a material layer formed on a substrate. Thus, a line pattern in which nano-sized grooves formed in a V-shaped cross section are regularly arranged is formed in the material layer, and nano-sized microstructures are formed using the grooves. A method for producing a nano-sized microstructure. 基板上に形成した材料層の厚みが10nm〜20μmであることを特徴とする請求項1ないし3のいずれかに記載の規則配列したナノサイズの微細構造物の作製方法。4. The method according to claim 1, wherein the thickness of the material layer formed on the substrate is 10 nm to 20 [mu] m. 基板上に形成した材料層が基板材料より柔らかい材料であることを特徴とする請求項1ないし4記載の規則配列した ナノサイズの微細構造物の作製方法。5. The method according to claim 1, wherein the material layer formed on the substrate is softer than the substrate material. 基板材料より柔らかい材料がレジストであることを特徴とする請求項5記載の規則配列したナノサイズの微細構造物の作製方法。6. The method according to claim 5, wherein a material softer than the substrate material is a resist. ナノインデンターの印加荷重と押し込み深さの値を計測して得られるp−h曲線をモニターすることによりナノインデンターの押し込み深さを制御することを特徴とする請求項1ないし6のいずれかに記載の規則配列したナノサイズの微細構造物の作製方法。7. The indentation depth of the nano indenter is controlled by monitoring a ph curve obtained by measuring the applied load and the indentation depth of the nano indenter. 3. The method for producing a regularly arranged nano-sized microstructure described in 1. above. p−h曲線の屈折点を基準にしてナノインデンターの押し込みを停止することを特徴とする請求項7記載の規則配列したナノサイズの微細構造物の作製方法。8. The method according to claim 7, wherein the indentation of the nano indenter is stopped based on the refraction point of the ph curve. 孔又は溝の底部周辺をエッチング加工により拡張することを特徴とする請求項1ないし8のいずれかに記載の規則配列したナノサイズの微細構造物の作製方法。9. The method according to claim 1, wherein the periphery of the bottom of the hole or groove is expanded by etching. 孔又は溝の底部に金属を付着させることを特徴とする請求項1ないし9のいずれかに記載の規則配列したナノサイズの微細構造物の作製方法。10. The method according to claim 1, wherein a metal is attached to the bottom of the hole or the groove. 該金属を蒸着又は電気メッキにより付着させることを特徴とする請求項10記載の規則配列したナノサイズの微細構造物の作製方法。11. The method according to claim 10, wherein the metal is deposited by vapor deposition or electroplating. 付着した金属を触媒としてナノサイズの微細構造物を結晶成長させることを特徴とする請求項10又は11記載の規則配列したナノサイズの微細構造物の作製方法。12. The method according to claim 10, wherein a crystal of a nano-sized microstructure is grown using the attached metal as a catalyst. 結晶成長させる手段がVLS法であることを特徴とする請求項12記載の規則配列したナノサイズの微細構造物の作製方法。13. The method according to claim 12, wherein the means for growing the crystal is a VLS method. ナノサイズの微細構造物を結晶成長させる前工程又は後工程で材料層を基板から剥離することを特徴とする請求項10ないし13のいずれかに記載の規則配列したナノサイズの微細構造物の作製方法。14. The method according to claim 10, wherein the material layer is peeled off from the substrate in a step before or after the crystal growth of the nano-sized microstructure. Method. 孔又は溝にナノサイズの微細構造物を形成する材料を押し込み、又は注入することにより孔又は溝形状を転写したナノサイズの微細構造物を形成することを特徴とする請求項1ないし9記載の規則配列したナノサイズの微細構造物の作製方法。10. The nano-sized microstructure in which the shape of the hole or the groove is transferred by pushing or injecting a material for forming the nano-sized microstructure into the hole or the groove. A method for producing regularly arranged nano-sized microstructures. ナノサイズの微細構造物のアスペクト比が100以上であることを特徴とする請求項1ないし15のいずれかに記載の規則配列した ナノサイズの微細構造物の作製方法。16. The method according to claim 1, wherein an aspect ratio of the nano-sized fine structure is 100 or more.
JP2002289190A 2002-10-01 2002-10-01 Manufacturing method of regular arrangement microstructure of nano size Pending JP2004122283A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002289190A JP2004122283A (en) 2002-10-01 2002-10-01 Manufacturing method of regular arrangement microstructure of nano size

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002289190A JP2004122283A (en) 2002-10-01 2002-10-01 Manufacturing method of regular arrangement microstructure of nano size

Publications (1)

Publication Number Publication Date
JP2004122283A true JP2004122283A (en) 2004-04-22

Family

ID=32281468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002289190A Pending JP2004122283A (en) 2002-10-01 2002-10-01 Manufacturing method of regular arrangement microstructure of nano size

Country Status (1)

Country Link
JP (1) JP2004122283A (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006102936A (en) * 2004-10-01 2006-04-20 Sharp Corp SELECTIVE DEPOSITION OF ZnO NANOSTRUCTURE ON SILICON SUBSTRATE USING NICKEL CATALYST AND EITHER PATTERNED POLYSILICON OR SILICON SURFACE MODIFICATION
WO2006085559A1 (en) * 2005-02-10 2006-08-17 Matsushita Electric Industrial Co., Ltd. Structure for holding fine structure, semiconductor device, tft driving circuit, panel, display, sensor and their manufacturing methods
EP1700935A1 (en) * 2005-03-09 2006-09-13 Samsung Electronics Co., Ltd. Nano wires and method of manufacturing the same
JP2006308559A (en) * 2005-04-26 2006-11-09 Sharp Corp Method for manufacturing nanowire chemfet sensor device utilizing selective deposition of nanowire
JP2007514630A (en) * 2003-11-06 2007-06-07 ナノハイブリッド カンパニー リミテッド Formation method of ZnO nano-array and ZnO nanowall array for UV laser on silicon substrate
JP2008215940A (en) * 2007-03-01 2008-09-18 Canon Inc Foreign matter inspection device and foreign matter inspection method using the same
JP2009029648A (en) * 2007-07-25 2009-02-12 Nagaoka Univ Of Technology Ceramic structure and its manufacturing method
US7910930B2 (en) 2005-03-17 2011-03-22 Samsung Electronics Co., Ltd. Thin film transistor and thin film transistor display panel having a frame and a line-shaped semiconductor
JP2012030340A (en) * 2010-08-03 2012-02-16 Tokyo Institute Of Technology Method for forming nanodot
US8790998B2 (en) 2008-12-16 2014-07-29 Samsung Electronics Co., Ltd. Method of forming core-shell type structure and method of manufacturing transistor using the same
CN107350817A (en) * 2017-09-05 2017-11-17 厦门理工学院 The processing method and processing unit (plant) of roller die surface micro-structural
CN111081534A (en) * 2019-12-25 2020-04-28 上海集成电路研发中心有限公司 Method for forming semiconductor nano-wire

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4648907B2 (en) * 2003-11-06 2011-03-09 ナノハイブリッド カンパニー リミテッド Formation method of ZnO nano-array and ZnO nanowall array for UV laser on silicon substrate
JP2007514630A (en) * 2003-11-06 2007-06-07 ナノハイブリッド カンパニー リミテッド Formation method of ZnO nano-array and ZnO nanowall array for UV laser on silicon substrate
JP2006102936A (en) * 2004-10-01 2006-04-20 Sharp Corp SELECTIVE DEPOSITION OF ZnO NANOSTRUCTURE ON SILICON SUBSTRATE USING NICKEL CATALYST AND EITHER PATTERNED POLYSILICON OR SILICON SURFACE MODIFICATION
US7772125B2 (en) 2005-02-10 2010-08-10 Panasonic Corporation Structure in which cylindrical microstructure is maintained in anisotropic groove, method for fabricating the same, and semiconductor device, TFT driving circuit, panel, display and sensor using the structure in which cylindrical microstructure is maintained in anisotropic groove
WO2006085559A1 (en) * 2005-02-10 2006-08-17 Matsushita Electric Industrial Co., Ltd. Structure for holding fine structure, semiconductor device, tft driving circuit, panel, display, sensor and their manufacturing methods
JP5127442B2 (en) * 2005-02-10 2013-01-23 パナソニック株式会社 Structure manufacturing method for holding fine structure, semiconductor device manufacturing method, and sensor manufacturing method
CN1976869B (en) * 2005-02-10 2010-12-22 松下电器产业株式会社 Structure for holding fine structure, semiconductor device, TFT driving circuit, panel, display, sensor and their manufacturing methods
KR101138865B1 (en) * 2005-03-09 2012-05-14 삼성전자주식회사 Nano wire and manufacturing method for the same
EP1700935A1 (en) * 2005-03-09 2006-09-13 Samsung Electronics Co., Ltd. Nano wires and method of manufacturing the same
US7649192B2 (en) 2005-03-09 2010-01-19 Samsung Electronics Co., Ltd. Nano wires and method of manufacturing the same
JP2006248893A (en) * 2005-03-09 2006-09-21 Samsung Electronics Co Ltd Nano-wires and method of manufacturing the same
US7910930B2 (en) 2005-03-17 2011-03-22 Samsung Electronics Co., Ltd. Thin film transistor and thin film transistor display panel having a frame and a line-shaped semiconductor
JP4574570B2 (en) * 2005-04-26 2010-11-04 シャープ株式会社 Method for manufacturing nanowire CHEMFET sensor device using selective deposition of nanowire
JP2006308559A (en) * 2005-04-26 2006-11-09 Sharp Corp Method for manufacturing nanowire chemfet sensor device utilizing selective deposition of nanowire
JP2008215940A (en) * 2007-03-01 2008-09-18 Canon Inc Foreign matter inspection device and foreign matter inspection method using the same
JP2009029648A (en) * 2007-07-25 2009-02-12 Nagaoka Univ Of Technology Ceramic structure and its manufacturing method
US8790998B2 (en) 2008-12-16 2014-07-29 Samsung Electronics Co., Ltd. Method of forming core-shell type structure and method of manufacturing transistor using the same
JP2012030340A (en) * 2010-08-03 2012-02-16 Tokyo Institute Of Technology Method for forming nanodot
CN107350817A (en) * 2017-09-05 2017-11-17 厦门理工学院 The processing method and processing unit (plant) of roller die surface micro-structural
CN107350817B (en) * 2017-09-05 2024-02-13 厦门理工学院 Processing method and processing device for surface microstructure of roller die
CN111081534A (en) * 2019-12-25 2020-04-28 上海集成电路研发中心有限公司 Method for forming semiconductor nano-wire
CN111081534B (en) * 2019-12-25 2023-10-27 上海集成电路研发中心有限公司 Method for forming semiconductor nanowire

Similar Documents

Publication Publication Date Title
US20210293999A1 (en) Inverted nanocone structure for optical device and method of producing the same
Lei et al. Highly ordered nanostructures with tunable size, shape and properties: A new way to surface nano-patterning using ultra-thin alumina masks
US5705321A (en) Method for manufacture of quantum sized periodic structures in Si materials
US20090045720A1 (en) Method for producing nanowires using porous glass template, and multi-probe, field emission tip and devices employing the nanowires
JP2004122283A (en) Manufacturing method of regular arrangement microstructure of nano size
JP5403862B2 (en) Method for producing fine metal pattern
JP2009532665A (en) Monolithic high aspect ratio nano-sized scanning probe microscope (SPM) tips formed by nanowire growth
KR20050062778A (en) A method of forming catalyst nanoparticles for nanowire growth and other applications
JP2005532181A (en) Nanostructure and manufacturing method thereof
US9334571B2 (en) Method of forming individual metallic microstructures
Huang et al. InAs nanowires grown by metal–organic vapor-phase epitaxy (MOVPE) employing PS/PMMA diblock copolymer nanopatterning
KR101224785B1 (en) Method for Producing Nanowire Using Porous Glass Template and Method for Producing Multi-Probe
CN1599939A (en) Microstructures
KR100678557B1 (en) Method for fabricating submicro-gratings by using impermeable mold
JP2010517055A (en) A probe capable of video rates for atomic force microscopy
KR101434463B1 (en) The fabrication method of thin film pattern using soft lithography and the thin film pattern thereby
JP4684570B2 (en) Formation method of carbon nanotubes using catalytic metal fine particles regularly arranged on a substrate
KR100405974B1 (en) Method for developing carbon nanotube horizontally
US9494615B2 (en) Method of making and assembling capsulated nanostructures
KR20070104034A (en) Method of manufacturing tips for field emission, tips for field emission manufactured by the same, and device comprising the same
KR20050099888A (en) Nano wire manufacturing method
US20200185219A1 (en) Atomic force microscopy based on nanowire tips for high aspect ratio nanoscale metrology/confocal microscopy
JP2007137762A (en) Method for manufacturing nanowire by utilizing porous template, multiprobe by using nanowire, and field emission-chip and -element
US20070155184A1 (en) Method for producing a nanostructure such as a nanoscale cantilever
KR102453534B1 (en) Method for manufacturing fine pattern and fine pattern manufactured by the same

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040129

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070410

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070530

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070626