JP2004103325A - 配線装置の製造方法および配線装置 - Google Patents
配線装置の製造方法および配線装置 Download PDFInfo
- Publication number
- JP2004103325A JP2004103325A JP2002261466A JP2002261466A JP2004103325A JP 2004103325 A JP2004103325 A JP 2004103325A JP 2002261466 A JP2002261466 A JP 2002261466A JP 2002261466 A JP2002261466 A JP 2002261466A JP 2004103325 A JP2004103325 A JP 2004103325A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- opening
- interlayer insulating
- electron
- wiring device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
【課題】層間絶縁層と基板界面間に作用する応力を緩和させる。
【解決手段】下部導電層１０２上に、一方向に延びた層間絶縁膜１０６を介して、同方向に延びた上部導電層が形成され、層間絶縁膜の開孔１０７を通して下部の導電層と上部の導電層とが接続された配線装置の製造方法において、層間絶縁膜の内側壁により全周が囲まれた開孔における一方向に沿った少なくとも一方の側壁側を覆い、且つ残りの開孔を露出する上部導電層形成用のマスク１１１を施し、マスクの開口部１１０を介して上部導電層となる材料を付与する。開孔１０７は、層間絶縁膜の内側壁により全周が囲まれた開孔であり、開孔における一方向に沿った側壁と、上部導電層との間に隙間が設けられている配線装置。
【選択図】 図１
【解決手段】下部導電層１０２上に、一方向に延びた層間絶縁膜１０６を介して、同方向に延びた上部導電層が形成され、層間絶縁膜の開孔１０７を通して下部の導電層と上部の導電層とが接続された配線装置の製造方法において、層間絶縁膜の内側壁により全周が囲まれた開孔における一方向に沿った少なくとも一方の側壁側を覆い、且つ残りの開孔を露出する上部導電層形成用のマスク１１１を施し、マスクの開口部１１０を介して上部導電層となる材料を付与する。開孔１０７は、層間絶縁膜の内側壁により全周が囲まれた開孔であり、開孔における一方向に沿った側壁と、上部導電層との間に隙間が設けられている配線装置。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、配線装置の製造方法および配線装置に係わり、特に下部導電層上に、一方向に延びた層間絶縁膜を介して、同方向に延びた上部導電層が形成され、該層間絶縁膜の開孔を通して下部の導電層と上部の導電層とが接続された配線装置の製造方法および配線装置に関する。
【０００２】
【従来の技術】
下部導電層上に一方向に延びた層間絶縁膜を介して、同方向に延びた上部導電層を形成し、層間絶縁膜の開孔を通して両導電層を接続する配線装置は、マトリクス配線を用いる、プラズマディスプレイ、アクティブマトリクス液晶表示素子、電子放出素子を用いたフラットディスプレイ、光電変換部にアモルファスシリコンを用いた二次元光センサ等に用いられている。以下、電子放出素子を用いたフラットディスプレイの電子源基板を例にとって配線構造を説明する。電子源基板は基板上に配線をマトリクス状に配置し、上部配線と下部配線との交差部近傍にそれぞれ上部配線と下部配線とに接続される電子放出素子を配置したものである。電子放出素子としてはここでは、薄膜に設けられた電子放出部から電子を放出する表面伝導型電子放出素子と呼ばれる素子を用いている。
【０００３】
図１１はマトリクス方式の配線を有する電子源基板の配線交差部近傍を示す構成図であり、図１２は図１１の上部配線の一部を切り欠いて、開孔部と下部配線を示した構成図である。
【０００４】
図１１及び図１２において、１０１は表面伝導型電子放出素子であり、電子放出部が形成される電子放出部形成用薄膜１０４、薄膜１０４の両端とそれぞれ接続される素子電極１０２及び１０３から構成される。１０５は素子電極１０３と接続される第一導電層、１０６は層間絶縁層、１０７は層間絶縁層１０６に設けられる抜けパターン（コンタクトホール）、１０８は第二導電層である。抜けパターン１０７を介して素子電極１０２（下部導電層）と第二導電層１０８（上部電極層）とが接続され、表面伝導型電子放出素子に電流を流すことで、薄膜１０４に形成される電子放出部から電子が放出される。
【０００５】
【発明が解決しようとする課題】
ここで、素子電極１０２と第二導電層１０８が接続される部分では、層間絶縁層１０６に設けられた抜けパターン１０７によって第二導電層１０８が落ち込む構成で形成されるために、少なからず第二導電層１０８の膜厚が厚くなる。さらに、低抵抗マトリクス配線を実現するに際しても、各導電層の膜厚は厚くなる傾向にある。
【０００６】
第二導電層１０８は、低抵抗化の目的から金属含有成分比が大きく、線膨張係数が下地の層間絶縁層１０６よりも大きい。図１２中のＢ−Ｂ’断面図である図１３を参照しながら説明する（図１３では素子電極１０２は省略されている。）。焼成時の収縮と線膨張係数の差により、焼成後、室温に戻した際に層間絶縁層１０６に大きな引張り応力が作用してしまう。すると、層間絶縁層１０６と絶縁性基板３１との境界領域に破壊が生じてしまい、最悪の場合には素子電極１０２が引き裂かれてしまい、不良素子を発生させることになる。
【０００７】
【課題を解決するための手段】
本発明の配線装置の製造方法は、下部導電層上に、一方向に延びた層間絶縁膜を介して、該一方向に延びた上部導電層が形成され、
前記層間絶縁膜の開孔を通して前記下部導電層と前記上部導電層とが接続された配線装置の製造方法において、
前記層間絶縁膜の内側壁により全周が囲まれた前記開孔における前記一方向に沿った少なくとも一方の側壁側を覆い、且つ残りの前記開孔を露出する上部導電層形成用のマスクを施し、
前記マスクを介して前記上部導電層となる材料を付与することを特徴とする。
【０００８】
本発明の配線装置は、下部導電層上に、一方向に延びた層間絶縁膜を介して、該一方法に延びた上部導電層が形成され、
前記層間絶縁膜の開孔を通して前記下部導電層と前記上部導電層とが接続された配線装置において、
前記開孔は、前記層間絶縁膜の内側壁により全周が囲まれた開孔であり、
前記開孔における前記一方向に沿った側壁と、前記上部導電層との間に隙間が設けられており、前記一方向と垂直な他の方向の前記層間絶縁膜の幅の中心に対して該他の方向の前記開孔の幅の中心は、前記一方の側壁側にずれていることを特徴とする。
【０００９】
ここで、前記他の方向の前記開孔の幅の中心は、前記下部導電層に接続された能動素子が配置されている側にずれていることが望ましく、更には、前記開孔の前記一方の側壁側と反対側では、その角部を覆うように前記層間絶縁膜上に前記上部導電層が設けられていることがより望ましい。
【００１０】
また、前記上部電極層は印刷配線層であるとよい。
【００１１】
【発明の実施の形態】
以下、図面を用いて、本発明の好適な実施形態について説明する。ここでは、電子放出素子を用いたフラットディスプレイの電子源基板を例にとって説明を行う。電子源基板は基板上に配線をマトリクス状に配置し、上部配線と下部配線との交差部近傍にそれぞれ上部配線と下部配線とに接続される電子放出素子を配置したものである。電子放出素子としてはここでは、薄膜に設けられた電子放出部から電子を放出する表面伝導型電子放出素子と呼ばれる素子を用いている。
【００１２】
上記表面伝導型電子放出素子としては、本件出願人により、多数の素子を配列して駆動するための方法が特開昭６４−３１３３２号公報に開示され、画像表示装置への応用が本出願人によるＵＳＰ５，０６６，８８３号や特開平２−２５７５５１号公報、特開平４−２８１３７号公報等において開示されている。
【００１３】
図１に、本発明の実施形態に係る画像表示装置で用いられる電子源基板の製造方法を示す。図１では、層間絶縁層１０６まで作成した電子源基板に第二導電層１０８（図１において不図示）をパターンニングするためのマスク１１１をアライメント後の上面図を示す。なお、図１１及び図１２と同一構成部材については同一符号を付する（以下の図３以降の各図でも同様とする。）。
【００１４】
図１において、１０１は表面伝導型電子放出素子であり、電子放出部が形成される電子放出部形成用薄膜１０４、薄膜１０４の両端と接続される素子電極１０２及び１０３から構成される。１０５は素子電極１０３と接続される第一導電層、１０６はＸ方向に延びた層間絶縁層、１０７は層間絶縁層１０６に設けられる抜けパターン（コンタクトホール）である、また、１１１は第二導電膜１０８（図１において不図示）をパターンニングするための金属マスクであり、１１０は金属マスク１１１の開口部、１０９は金属マスク１１１の遮蔽部である。抜けパターン１０７を介して素子電極１０２（下部導電層）とマスク１１１を用いて層間絶縁膜１０６上に形成される第二導電層１０８（上部導電層）とが接続され、表面伝導型電子放出素子に電流を流すことで、薄膜１０４に形成される電子放出部から電子が放出される。
【００１５】
図１の通りに作成した層間絶縁層１０６の抜けパターン１０７の断面図（図１中のＢ−Ｂ’断面）を第二導電層１０８も含めて、図２に示す。第二導電層１０８はマスク１１１を用いて層間絶縁膜１０６上に形成される。図１に示すように、マスク１１１は、マスク１１１の開口部１１０内に抜けパターン１０７全体が含まれるように設けられておらず、抜けパターン１０７のＸ方向に沿った側壁側の一方がマスク１１１の遮蔽部１０９で覆われるように配置されている。このようにマスク１１１を配置することで図２に示すように、層間絶縁膜の一方の側壁（図２中左側の側壁）と第二導電層１０８との間には隙間ｄが設けられている。ここで隙間ｄは一方の側壁の上端部と第二導電層１０８とが接していない空間をいい、側壁の上端部と接していなければ第二導電層１０８が側壁と接するように破線部１０８ａまで延びて形成されてもよい。
【００１６】
上記のように隙間ｄを設けることで、図１３で応力集中が発生していた層間絶縁層１０６と絶縁基板３１の境界領域への応力集中が低減された。この原因は必ずしも明確でないが、次のように考察することができる。図１３を用いて説明すると、焼成時の収縮と第二導電層１０８との線膨張係数の差により生じた層間絶縁層１０６に引張り応力が作用しても図１３の開孔を形成する部分の層間絶縁層１０６の幅Ｄに比べて、図２に示すように開孔を形成する部分の層間絶縁層１０６の幅Ｄ１を大きくすれば（Ｄ１＞Ｄ）、基板３１と層間絶縁層１０６との接着力が強くなり層間絶縁層１０６と絶縁性基板３１との境界領域の応力集中を緩和することができる。また、層間絶縁層１０６に引張り応力が作用しても第二導電層１０８と層間絶縁層１０６との接触面積が小さければ層間絶縁層１０６にかかる引張り応力の値は小さくなり、層間絶縁層１０６と絶縁性基板３１との境界領域の応力集中を緩和することができる。
【００１７】
つまり、コンタクトホールを左側に寄せたことによる、層間絶縁層１０６の右側の応力低減効果と、図１に示す印刷マスクの開口からコンタクトホールの開孔の一部が見えないように（側壁側の一方がマスク１１１の遮蔽部１０９で覆われるように）印刷し、層間絶縁層１０６と第二導電層１０８の接触部面積が減少したことによる、層間絶縁層１０６の左側の応力低減効果によるものと考えられる。特に、図１、２のように、非対称な構成とすると、図２中右側の応力は、図２中左側の応力よりも３０％程度更に小さくなることが、確認されている。よって、図１、２の形態はより好適な形態となっている。
【００１８】
なお、本発明の他の実施形態として、図９に示すように、抜けパターン１０７のＸ方向に沿った側壁の両側がマスク１１１の遮蔽部１０９で覆われるようにして、層間絶縁層１０６と第二導電層１０８の接触部面積の減少による応力低減効果のみで、層間絶縁層１０６と絶縁性基板３１との境界領域の応力集中を緩和することが可能である。また、さらに他の実施形態として、図１０に示すように、図１に示した構成にさらに、抜けパターン１０７のＸ方向に沿った側壁のもう一方をマスク１１１の遮蔽部１０９で覆われるようにして、層間絶縁層１０６と第二導電層１０８の接触部面積の減少による応力低減効果を側壁のもう一方にも実現することができる。
【００１９】
以下、図３の工程フロー図を参照して、各実施態様に係る電子源基板の製造方法を説明する。
【００２０】
まず、基板（不図示）に、素子電極２、３を形成する（図３（ａ））。素子電極２、３は、電子放出部形成用薄膜４と第一導電層５及び第二導電層８とのオーミックな電気的接触とするために設けられるものである。
【００２１】
素子電極２、３の形成方法としては、真空蒸着法、スパッタリング法、プラズマＣＶＤ法等の真空系を用いる方法や、溶媒にＡｇ成分及びガラス成分を混合した厚膜ペーストを印刷、焼成することにより形成する厚膜印刷法、さらにはＰｔペーストを用いたオフセット印刷法、等がある。なお、配線用の各導電層５及び８を、例えばスパッタリング法により薄膜にて構成する場合は、必ずしも素子電極２、３を設ける必要は無く、配線用の第一導電層５と同時に形成することが可能である。
【００２２】
次に、素子電極対の一方（本例では素子電極３）と接続する第一導電層５を形成する（図３（ｂ））。第一導電層５の形成方法には、素子電極２、３の形成方法と同様の手法が適用可能であるが、低抵抗配線の必要性から、厚膜印刷法を用いるのが有利である。
【００２３】
近年、厚膜ペースト印刷にフォトリソグラフィー技術を導入したフォトペースト法による膜形成技術も開発されており、フォトペースト法による形成も、勿論可能であり、配線（第一導電層５）の幅が狭くなる場合、大型基板に対応して位置精度が要求される場合などは、フォトペースト法が有利である。
【００２４】
次に、層間絶縁層６を形成する（図３（ｃ））。層間絶縁層６は、第一導電層５の一部、具体的には第一導電層５の第二導電層８との交差部を覆うようにして、形成する。
【００２５】
層間絶縁層６の構成材料は絶縁性を保てるものであればよく、例えば金属成分を含有しない厚膜ペーストである。勿論、金属成分を含有しないフォトペーストの適用も可能である。
【００２６】
次に、第二導電層８を形成する（図３（ｄ））。形成方法は第一導電層５と同様の方法が適用可能である。この場合、低抵抗配線の必要性から、厚膜印刷法を用いるのが有利である。
【００２７】
本実施形態では、素子電極対の片方（本実施態様では素子電極２）と第二導電層８との接続を確保するために設けられる層間絶縁層６の抜けパターン７の開孔エッジの一方のＸ方向に沿う側壁側または両方の側壁側が第二導電層８のパターンニング用金属マスク１１開口上から不可視である（マスク１１の遮蔽部で覆われている）。また、層間絶縁層６の抜けパターン７と層間絶縁層が偏心して配置されている。すなわち、図４に示すように、Ｘ方向と垂直なＹ方向の層間絶縁層１０６又は第二導電層８の幅の中心Ｃ１に対して（ここでは、層間絶縁層１０６の幅の中心と第二導電層８の幅の中心は一致している。）、抜けパターン７のＹ方向の幅の中心Ｃ２を距離ｄＣだけずらして（偏心して）配置している。
【００２８】
次に、電子放出部形成用薄膜４を形成して冷陰極電子ビーム源用の素子１が完成する（図３（ｅ））。電子放出部形成用薄膜４の成膜方法および電子放出部の形成方法は、従来の方法をそのまま適用することが可能である。
【００２９】
このようにして、単純マトリクス構成の電子源基板が完成する。
【００３０】
なお表面伝導型電子放出素子の構成及び製造方法、特性については、例えば特開平２−５６８２２号公報に開示されており、本実施形態でもその構成および製造方法を用いることができる。ここでは表面伝導型電子放出素子の構成及び製造方法、特性の概要を述べるに留める。
【００３１】
図５は、本発明に係る典型的な表面伝導型電子放出素子の構成を示す図である。図５において、３１は絶縁性基板、３２と３３は素子電極、３４は素子電極３２、３３が両端にそれぞれ接続される電子放出部形成用薄膜、３５は電子放出部形成用薄膜３４に形成された電子放出部である。
【００３２】
本実施形態における、電子放出部３５を含む電子放出部形成用薄膜３４のうち電子放出部３５としては、粒径が数ｎｍの電気伝導性粒子からなり、電子放出部３５を含む電子放出部形成用薄膜３４のうち電子放出部３５以外の部分は、微粒子膜よりなる。なお、ここで述べる微粒子膜とは、複数の微粒子が集合した膜であり、その微細構造として、微粒子が個々に分散した状態のみならず、微粒子が互いに隣接あるいは重なり合った状態（島状も含む）の膜を指す。
【００３３】
電子放出部を含む電子放出部形成用薄膜３４の構成原子又は分子の具体例としては、Ｐｄ、Ｒｕ、Ａｇ、Ａｕ、Ｔｉ、Ｉｎ、Ｃｕ、Ｃｒ、Ｆｅ、Ｚｎ、Ｓｎ、Ｔａ、Ｗ、Ｐｂ等の金属、ＰｄＯ、ＳｎＯ２、Ｉｎ２Ｏ３、ＰｂＯ、Ｓｂ２Ｏ３等の酸化物、ＨｆＢ２、ＺｒＢ２、ＬａＢ６、ＣｅＢ６、ＹＢ４、ＧｄＢ４等のホウ化物、ＴｉＣ、ＺｒＣ、ＨｆＣ、ＴａＣ、ＳｉＣ、ＷＣ等の炭化物、ＴｉＮ、ＺｒＮ、ＨｆＮ等の窒化物、Ｓｉ、Ｇｅ等の半導体、さらにはカーボン、ＡｇＭｇ、ＮｉＣｕ、ＰｂＳｎ等である。
【００３４】
また、電子放出部形成用薄膜３４の形成方法としては、真空蒸着法、スパッタリング法、化学的気相成長法、分散塗布法、ディッピング法、スピナー法等がある。
【００３５】
図５に示した表面伝導型電子放出素子の形成方法としては、様々な手法があるが、その一例を図６に示す。
【００３６】
以下、素子の形成方法を説明する。なお、以下の説明は単一の素子の形成方法を説明したものであるが、本発明の実施態様による電子源基板の製造方法にも適用されるものである。
（１）絶縁性基板３１を洗剤、純水および有機溶剤により十分に洗浄後、真空蒸着技術、フォトリソグラフィー技術により該絶縁性基板３１の面上に素子電極３２，３３を形成する（図６（ａ））。素子電極３２、３３の材料としては電気伝導性を有するものであれば、どのようなものであっても構わないが、例えばニッケル金属が挙げられる。素子電極３２、３３の寸法については、例えば、素子電極間隔Ｌは１０μｍ、素子電極長さＷは３００μｍ、膜厚ｄ１は１００ｎｍである。素子電極３２、３３の形成方法として、厚膜印刷法を用いても良い。印刷法の材料としては有機金属ペースト（ＭＯＤ）等がある。
（２）絶縁性基板３１上に設けられた素子電極３２と３３との間に、有機金属溶液を塗布して放置することにより、有機金属薄膜を形成する。なお、有機金属溶液とは、Ｐｄ、Ｒｕ、Ａｇ、Ａｕ、Ｔｉ、Ｉｎ、Ｃｕ、Ｃｒ、Ｆｅ、Ｚｎ、Ｓｎ、Ｔａ、Ｗ、Ｐｂ等の金属を主元素とする有機化合物の溶液である。この後、有機金属薄膜を加熱焼成してリフトオフ、エッチング等によりパターンニングし、電子放出部形成用薄膜３４を形成する（図６（ｂ））。
（３）続いて、フォーミングと呼ばれる通電処理により素子電極３２、３３間に電圧を印加することにより、電子放出部形成用薄膜３４の部分に構造的変化を生じた電子放出部３５が形成される（図６（ｃ））。この通電処理により電子放出部形成用薄膜３４を局所的に破壊、変形もしくは変質せしめ、構造の変化した部位を電子放出部３５と呼ぶ。先に説明したように電子放出部３５は金属微粒子で構成されていることが観察された。
【００３７】
フォーミング処理中の電圧波形を図７に示す。図７中、Ｔ１およびＴ２はそれぞれ電圧波形のパルス幅とパルス間隔であり、Ｔ１を１マイクロ秒〜１０ミリ秒、Ｔ２を１０マイクロ秒〜１００ミリ秒、三角波の波高値（フォーミング時のピーク電圧）は４Ｖから１０Ｖ程度とし、フォーミング処理は真空雰囲気下で数十秒間で適時設定した。
【００３８】
以上、説明した電子放出部を形成する際に、素子電極間の三角波パルスを印加してフォーミング処理を行っているが、素子電極間に印加する波形は三角波に限定することなく、矩形波など所望の波形を用いても良く、その波高値およびパルス幅、パルス間隔等についても上述の値に限るものではなく、電子放出部を良好に形成されれば所望の値を選択することが出来る。
【００３９】
上記の通りに作成した電子源基板を用いた画像表示装置９１の構成と製造方法について説明する。図８に示すように、基板８１上に電子放出素子を複数個配置し、Ｘ方向配線８６とＹ方向配線８５と電気的に接続し、単純マトリクス配線構造としている。基板８１の２ｍｍ上方にフェースプレート９０（ガラス基板８７の内面に蛍光体膜８８とメタルバック８９が形成されている）を支持枠８３を介して配置し、フェースプレート９０、支持枠８３、基板８１の接合部にフリットガラスを塗布し、大気中もしくは窒素雰囲気中にて４００℃乃至５００℃で１０分間程度焼成することにより封着した。図８において、３５は電子放出素子、８５，８６はそれぞれ第一、第二導電層（Ｙ，Ｘ方向配線）である。
【００４０】
このようにして作成された画像表示装置内を不図示の排気管を通じて真空ポンプにて十分な真空度まで排気する。その後、容器外の引き出し配線３０を通じ、素子電極間に電圧を印加して、前述のフォーミング処理を行い、電子放出部を形成し、電子放出素子３５を作成する。最後に、１０−４Ｐａ程度以下の真空度にて、排気管を熱して溶着し、真空外囲気の封止を行う。さらに、封止後に真空度を維持するために、ゲッター処理工程を行う。これは、封止後に抵抗加熱或いは高周波過熱により、画像表示装置内部に設置されたゲッター（不図示）を加熱して、ゲッター蒸着膜を形成する。ゲッターとしては通常、Ｂａ等が主成分であり、該蒸着膜のポンプ作用により真空度を維持するものである。
【００４１】
上述のとおりに作成された画像表示装置に画像表示を行うには、引き出し配線３０を通じて素子に走査信号と表示信号の電圧を印加する駆動ドライバーと、フェースプレートのメタルバックに印加に高電圧を印加する高圧電源を不図示の高圧端子に接続する。このようにして画像を表示することが可能となる。
【００４２】
なお、本実施形態では電子放出素子として冷陰極素子を用いたが、熱陰極素子を用いてもよい。また冷陰極素子としては、表面伝導型電子放出素子の他に、電界放出型素子（以下、ＦＥ型と記す）、金属／絶縁層／金属型放出素子（以下、ＭＩＭ型と記す）、カーボンナノチューブを用いた電子放出素子等があるがこれらのいずれの素子を用いてもよい。
【００４３】
本発明の配線装置とその製造方法は、上述したような電子放出素子を用いたフラットディスプレイの他に、マトリクス配線を用いる、プラズマディスプレイ、液晶表示素子、光電変換部にアモルファスシリコンを用いた二次元光センサ等に用いることができる。
【００４４】
【実施例】
以下、具体的な実施例を挙げて本発明を説明するが、本発明はこれらの実施例に限定されるものではなく、本発明の目的が達成される範囲内での各要素の置換や設計変更がなされたものも包含する。
【００４５】
（実施例１）
本発明の第１の実施例を図１及び図２を参照して説明する。
【００４６】
本実施例は、層間絶縁層１０６の抜けパターン（コンタクトホール）１０７の一方のエッジ（図１中では下辺）が、第二導電層１０８のパターンニング用マスク１１１の開口部１１０上から不可視（遮蔽部１０９に隠蔽される）となった形態である。また、層間絶縁層１０６の中心と抜けパターン１０７の中心が一致せず、抜けパターン１０７が図１の紙面下方向へ偏心した形態としたものである。
【００４７】
次に、電子源基板の製造方法について、図３を参照しつつ詳述する。
【００４８】
まず、素子電極２、３を形成する。本実施例では、Ｐｔターゲットによりスパッタリング法により膜を形成した。膜厚は５０ｎｍ程度である。スパッタリング法により基板全面に膜を形成後、フォトリソグラフィーにより、所望のパターンを形成した（図３（ａ））。
【００４９】
次に、第一導電層５を形成する（図３（ｂ））。形成方法は、スクリーン印刷法を用いた。印刷に使用した材料は、導体成分としてＡｇを含有したスクリーン印刷用ペーストである。
【００５０】
次に、抜けパターン（コンタクトホール）７を紙面下方向へ偏心させた層間絶縁層６を形成する（図３（ｃ））。ペースト材料はＰｂＯを主成分としたガラスバインダーと樹脂及び感光成分を混合した感光性絶縁ペーストである。焼成温度は４８０℃で、ピーク保持時間は１０分である。通常、層間絶縁層６は第一、第二導電層５、８間の絶縁性を十分確保するために、全面印刷、パターン露光、現像、乾燥、焼成を繰り返す。パターン形成方法は種々可能であるが、本実施例では（１）全面印刷、（２）パターン露光、（３）現像、（４）乾燥、（５）焼成の順番で工程を実施した。なお、膜総数は、絶縁性を考慮して増減される。
【００５１】
次に、第二導電層８を形成する（図３（ｄ））。形成方法は厚膜スクリーン印刷法を用いた。その際に、先に説明した図１のＳＵＳ製の金属マスクを用いた。こうしたマスクを用いることにより、図２に示すような第二導電層１０８が得られる。図２は図１中のＢ−Ｂ’断面を示すものであり、同一の部材には同一符号を付してある。
【００５２】
このような形態により、層間絶縁層１０６と基板３１の界面に作用する応力が低減されるため、この界面での剥離、破壊がほとんど見られなくなった。すなわち、素子欠陥が激減したことを意味する。
【００５３】
なお、抜けパターン（コンタクトホール）１０７の位置、及びエッジと第二導電層１０８のマスクエッジの位置関係の具体的な値は、それぞれのサイズ、ペースト物性（粘弾性、粘度）、印刷条件等により適宜決められる。
【００５４】
以上で、マトリクス配線の部分が完成するが、ペースト材料、印刷方法等は、ここで記載されたものに限定されるものではない。
【００５５】
配線完成後、電子放出部形成用薄膜４（図３（ｄ））を形成する。具体的には、上記配線基板上に有機パラジウム（ＣＣＰ４２３０、奥野製薬工業（株）製）をスピンナーにより回転塗布後、３００℃で１０分間の加熱処理を実施し、Ｐｄからなる薄膜を形成する。このようにして形成されたＰｄ薄膜は、Ｐｄを主元素とする微粒子から構成され、その膜厚は１０ｎｍ、シート抵抗は５×１０４Ω／□であった。シート抵抗値は長さと幅が等しい導体の単位長さ換算の抵抗値として定義される。このＰｄ薄膜をフォトリソグラフィー法を用いて、パターニングすることにより電子放出部形成用薄膜４を形成した。
【００５６】
この基板を用いて図８に示したような画像表示装置９１を組み立てた。
【００５７】
次に、フォーミング処理を施す。フォーミング方法は、従来の方法を導入することが可能であり、本実施例では、以下の条件とした。図７（ａ）中、Ｔ１及びＴ２は電圧波形のパルス幅とパルス間隔であり、本実施例ではＴ１を１ミリ秒、Ｔ２を１０ミリ秒とし、三角波の波高値（フォーミング時のピーク電圧）は１４Ｖとしフォーミング処理は約１．３×１０−４Ｐａの真空雰囲気下で６０秒間実施した。このようにして作成された電子放出部は、パラジウム元素を主成分とする微粒子が分散配置された状態となり、その微粒子の平均粒径は３ｎｍであった。なお、真空引きは不図示の排気管からスクロールポンプにて行った。
【００５８】
そして、排気管をガスバーナーで熱して溶着し、外囲気の封止を行った。
【００５９】
なお、封止後の真空度を維持するために、ゲッター処理を実施した。これは、封止を行う直前に高周波加熱により、画像表示装置内の所定の位置（不図示）に配置されたゲッターを加熱し、蒸着膜を形成する処理である。ゲッターとしてはＢａゲッターを用いた。
【００６０】
以上のとおりに完成した本実施例の画像表示装置において、容器外配線３０に走査信号及び変調信号を信号発生手段（不図示）から印加し、電子放出素子から電子放出させ、高圧導入端子（不図示）を通じてメタルバック８９に数ｋＶ（本実施例では６ｋｖ）を印加し、電子ビームを加速して蛍光体膜に衝突、励起、発光させることで画像を表示させた。
【００６１】
比較例として、図１１、図１２に示す第二導電層１０８を形成した画像表示装置を作成し、比較のために画像表示を行ったところ、本発明による製造方法による画像表示装置の方が明らかに画素欠陥が激減していることが確認された。すなわち、画像パネルの量産性、歩留りを向上させるために必要な技術であることが確認された。本実施例では、数百個の画素欠陥が数個〜数十個まで減少し、発生率としては１０％以下となった。
【００６２】
（実施例２）
本発明の第２の実施例を図９を参照して説明する。
【００６３】
本実施例は、層間絶縁層１０６の抜けパターン（コンタクトホール）１０７の両方のエッジ（図８中では上下辺）が、第二導電層１０８のパターンニング用マスク１１１の開口部１１０上から不可視（遮蔽部１０９に隠蔽される）となった形態である。本実施例では実施例１と異なり、層間絶縁層１０６の中心と抜けパターン１０７の中心が一致した形態としている。
【００６４】
上記以外の電子源基板及び画像表示装置の製造方法は、実施例１と全く同様であり、省略する。
【００６５】
以上のとおりに完成した本実施例の画像表示装置において、容器外配線３０に走査信号及び変調信号を信号発生手段（不図示）から印加して電子放出素子から電子放出させ、高圧導入端子（不図示）を通じてメタルバック８９に数ｋＶ（本実施例では６ｋｖ）を印加して電子ビームを加速して蛍光体膜に衝突、励起、発光させることで画像を表示させた。
【００６６】
比較例として、図１１、図１２に示す第二導電層１０８を形成した画像表示装置を作成し、比較のために画像表示を行ったところ、本発明による製造方法による画像表示装置の方が明らかに画素欠陥が激減していることが確認された。すなわち、画像パネルの量産性、歩留りを向上させるために必要な技術であることが確認された。本実施例では数百個の画素欠陥が数個〜数十個まで減少し、発生率としては１０％以下となった。
【００６７】
（実施例３）
本発明の第３の実施例を図１０を参照して説明する。
【００６８】
本実施例は、層間絶縁層１０６の抜けパターン（コンタクトホール）１０７の両方のエッジ（図８中では上下辺）が、第二導電層１０８のパターンニング用マスク１１１の開口部１１０上から不可視（遮蔽部１０９に隠蔽される）となった形態である。また、層間絶縁層１０６の中心と抜けパターン１０７の中心が一致せず、抜けパターン１０７が図１の紙面下方向へ偏心した形態としたものである。
【００６９】
上記以外の電子源基板及び画像表示装置の製造方法は、実施例１、２と全く同様であり、省略する。
【００７０】
以上のとおりに完成した本実施例の画像表示装置において、容器外配線３０に走査信号及び変調信号を信号発生手段（不図示）から印加して電子放出素子から電子放出させ、高圧導入端子（不図示）を通じてメタルバック８９に数ｋＶ（本実施例では６ｋｖ）を印加して電子ビームを加速して蛍光体膜に衝突、励起、発光させることで画像を表示させた。
【００７１】
比較例として、図１１、図１２に示す第二導電層１０８を形成した画像表示装置を作成し、比較のために画像表示を行ったところ、本発明による製造方法による画像表示装置の方が明らかに画素欠陥が激減していることが確認された。すなわち、画像パネルの量産性、歩留りを向上させるために必要な技術であることが確認された。本実施例では数百個の画素欠陥が数個〜数十個まで減少し、発生率としては１０％以下となった。
【００７２】
【発明の効果】
以上説明したように、本発明によれば、層間絶縁層と基板界面間に作用する応力を緩和させることが可能となり、その結果、例えば画像表示装置に本発明を用いた場合には画素欠陥（不良素子）を従来に比較して、激減させることが可能とり、画像表示装置の信頼性向上とともに、歩留り向上も可能となる。
【図面の簡単な説明】
【図１】本発明に係る電子源基板の製造方法の一実施形態を示す概略図である。
【図２】本発明により製造された電子源基板の一実施形態を示す概略断面図である。
【図３】本発明に係る一実施形態の電子源基板の製造方法フロー図である。
【図４】本発明による配線構造を説明するための図である。
【図５】表面伝導型電子放出素子の典型的な構成を示す図である。
【図６】表面伝導型電子放出素子の作製方法のプロセス工程を示す図である。
【図７】フォーミング処理に用いる典型的な波形を示す図である。
【図８】本発明の一実施形態に係る画像表示装置の一部を切り欠いて示す斜視図である。
【図９】本発明により製造された電子源基板の第二実施形態を示す概略断面図である。
【図１０】本発明に係る電子源基板の製造方法の第三実施形態を示す概略図である。
【図１１】従来の電子源基板の一部を模式的に示す図である。
【図１２】従来の電子源基板の一部を模式的に示す図である。
【図１３】従来例の応力集中を模式的に示す説明図である。
【符号の説明】
２，３ 素子電極、 ４ 電子放出部、 ５ 第一導電層、 ６ 層間絶縁層、７ 抜けパターン（コンタクトホール）、 ８ 第二導電層、
３１ 絶縁性基板、 ３２，３３ 素子電極、 ３４ 電子放出部形成用薄膜、 ３５ 電子放出部、
８１ 電子源基板、８３ 支持枠、 ８５ 第一導電層（Ｙ方向配線）、 ８６ 第二導電層（Ｘ方向配線）、 ８７ ガラス基板、 ８８ 蛍光体膜、 ８９ メタルバック、 ９０ フェースプレート、 ９１ 画像表示装置
１０２，１０３ 素子電極、 １０４ 電子放出部、 １０５ 第一導電層、１０６ 層間絶縁層、 １０７ 抜けパターン（コンタクトホール）、 １０８ 第二導電層。
【発明の属する技術分野】
本発明は、配線装置の製造方法および配線装置に係わり、特に下部導電層上に、一方向に延びた層間絶縁膜を介して、同方向に延びた上部導電層が形成され、該層間絶縁膜の開孔を通して下部の導電層と上部の導電層とが接続された配線装置の製造方法および配線装置に関する。
【０００２】
【従来の技術】
下部導電層上に一方向に延びた層間絶縁膜を介して、同方向に延びた上部導電層を形成し、層間絶縁膜の開孔を通して両導電層を接続する配線装置は、マトリクス配線を用いる、プラズマディスプレイ、アクティブマトリクス液晶表示素子、電子放出素子を用いたフラットディスプレイ、光電変換部にアモルファスシリコンを用いた二次元光センサ等に用いられている。以下、電子放出素子を用いたフラットディスプレイの電子源基板を例にとって配線構造を説明する。電子源基板は基板上に配線をマトリクス状に配置し、上部配線と下部配線との交差部近傍にそれぞれ上部配線と下部配線とに接続される電子放出素子を配置したものである。電子放出素子としてはここでは、薄膜に設けられた電子放出部から電子を放出する表面伝導型電子放出素子と呼ばれる素子を用いている。
【０００３】
図１１はマトリクス方式の配線を有する電子源基板の配線交差部近傍を示す構成図であり、図１２は図１１の上部配線の一部を切り欠いて、開孔部と下部配線を示した構成図である。
【０００４】
図１１及び図１２において、１０１は表面伝導型電子放出素子であり、電子放出部が形成される電子放出部形成用薄膜１０４、薄膜１０４の両端とそれぞれ接続される素子電極１０２及び１０３から構成される。１０５は素子電極１０３と接続される第一導電層、１０６は層間絶縁層、１０７は層間絶縁層１０６に設けられる抜けパターン（コンタクトホール）、１０８は第二導電層である。抜けパターン１０７を介して素子電極１０２（下部導電層）と第二導電層１０８（上部電極層）とが接続され、表面伝導型電子放出素子に電流を流すことで、薄膜１０４に形成される電子放出部から電子が放出される。
【０００５】
【発明が解決しようとする課題】
ここで、素子電極１０２と第二導電層１０８が接続される部分では、層間絶縁層１０６に設けられた抜けパターン１０７によって第二導電層１０８が落ち込む構成で形成されるために、少なからず第二導電層１０８の膜厚が厚くなる。さらに、低抵抗マトリクス配線を実現するに際しても、各導電層の膜厚は厚くなる傾向にある。
【０００６】
第二導電層１０８は、低抵抗化の目的から金属含有成分比が大きく、線膨張係数が下地の層間絶縁層１０６よりも大きい。図１２中のＢ−Ｂ’断面図である図１３を参照しながら説明する（図１３では素子電極１０２は省略されている。）。焼成時の収縮と線膨張係数の差により、焼成後、室温に戻した際に層間絶縁層１０６に大きな引張り応力が作用してしまう。すると、層間絶縁層１０６と絶縁性基板３１との境界領域に破壊が生じてしまい、最悪の場合には素子電極１０２が引き裂かれてしまい、不良素子を発生させることになる。
【０００７】
【課題を解決するための手段】
本発明の配線装置の製造方法は、下部導電層上に、一方向に延びた層間絶縁膜を介して、該一方向に延びた上部導電層が形成され、
前記層間絶縁膜の開孔を通して前記下部導電層と前記上部導電層とが接続された配線装置の製造方法において、
前記層間絶縁膜の内側壁により全周が囲まれた前記開孔における前記一方向に沿った少なくとも一方の側壁側を覆い、且つ残りの前記開孔を露出する上部導電層形成用のマスクを施し、
前記マスクを介して前記上部導電層となる材料を付与することを特徴とする。
【０００８】
本発明の配線装置は、下部導電層上に、一方向に延びた層間絶縁膜を介して、該一方法に延びた上部導電層が形成され、
前記層間絶縁膜の開孔を通して前記下部導電層と前記上部導電層とが接続された配線装置において、
前記開孔は、前記層間絶縁膜の内側壁により全周が囲まれた開孔であり、
前記開孔における前記一方向に沿った側壁と、前記上部導電層との間に隙間が設けられており、前記一方向と垂直な他の方向の前記層間絶縁膜の幅の中心に対して該他の方向の前記開孔の幅の中心は、前記一方の側壁側にずれていることを特徴とする。
【０００９】
ここで、前記他の方向の前記開孔の幅の中心は、前記下部導電層に接続された能動素子が配置されている側にずれていることが望ましく、更には、前記開孔の前記一方の側壁側と反対側では、その角部を覆うように前記層間絶縁膜上に前記上部導電層が設けられていることがより望ましい。
【００１０】
また、前記上部電極層は印刷配線層であるとよい。
【００１１】
【発明の実施の形態】
以下、図面を用いて、本発明の好適な実施形態について説明する。ここでは、電子放出素子を用いたフラットディスプレイの電子源基板を例にとって説明を行う。電子源基板は基板上に配線をマトリクス状に配置し、上部配線と下部配線との交差部近傍にそれぞれ上部配線と下部配線とに接続される電子放出素子を配置したものである。電子放出素子としてはここでは、薄膜に設けられた電子放出部から電子を放出する表面伝導型電子放出素子と呼ばれる素子を用いている。
【００１２】
上記表面伝導型電子放出素子としては、本件出願人により、多数の素子を配列して駆動するための方法が特開昭６４−３１３３２号公報に開示され、画像表示装置への応用が本出願人によるＵＳＰ５，０６６，８８３号や特開平２−２５７５５１号公報、特開平４−２８１３７号公報等において開示されている。
【００１３】
図１に、本発明の実施形態に係る画像表示装置で用いられる電子源基板の製造方法を示す。図１では、層間絶縁層１０６まで作成した電子源基板に第二導電層１０８（図１において不図示）をパターンニングするためのマスク１１１をアライメント後の上面図を示す。なお、図１１及び図１２と同一構成部材については同一符号を付する（以下の図３以降の各図でも同様とする。）。
【００１４】
図１において、１０１は表面伝導型電子放出素子であり、電子放出部が形成される電子放出部形成用薄膜１０４、薄膜１０４の両端と接続される素子電極１０２及び１０３から構成される。１０５は素子電極１０３と接続される第一導電層、１０６はＸ方向に延びた層間絶縁層、１０７は層間絶縁層１０６に設けられる抜けパターン（コンタクトホール）である、また、１１１は第二導電膜１０８（図１において不図示）をパターンニングするための金属マスクであり、１１０は金属マスク１１１の開口部、１０９は金属マスク１１１の遮蔽部である。抜けパターン１０７を介して素子電極１０２（下部導電層）とマスク１１１を用いて層間絶縁膜１０６上に形成される第二導電層１０８（上部導電層）とが接続され、表面伝導型電子放出素子に電流を流すことで、薄膜１０４に形成される電子放出部から電子が放出される。
【００１５】
図１の通りに作成した層間絶縁層１０６の抜けパターン１０７の断面図（図１中のＢ−Ｂ’断面）を第二導電層１０８も含めて、図２に示す。第二導電層１０８はマスク１１１を用いて層間絶縁膜１０６上に形成される。図１に示すように、マスク１１１は、マスク１１１の開口部１１０内に抜けパターン１０７全体が含まれるように設けられておらず、抜けパターン１０７のＸ方向に沿った側壁側の一方がマスク１１１の遮蔽部１０９で覆われるように配置されている。このようにマスク１１１を配置することで図２に示すように、層間絶縁膜の一方の側壁（図２中左側の側壁）と第二導電層１０８との間には隙間ｄが設けられている。ここで隙間ｄは一方の側壁の上端部と第二導電層１０８とが接していない空間をいい、側壁の上端部と接していなければ第二導電層１０８が側壁と接するように破線部１０８ａまで延びて形成されてもよい。
【００１６】
上記のように隙間ｄを設けることで、図１３で応力集中が発生していた層間絶縁層１０６と絶縁基板３１の境界領域への応力集中が低減された。この原因は必ずしも明確でないが、次のように考察することができる。図１３を用いて説明すると、焼成時の収縮と第二導電層１０８との線膨張係数の差により生じた層間絶縁層１０６に引張り応力が作用しても図１３の開孔を形成する部分の層間絶縁層１０６の幅Ｄに比べて、図２に示すように開孔を形成する部分の層間絶縁層１０６の幅Ｄ１を大きくすれば（Ｄ１＞Ｄ）、基板３１と層間絶縁層１０６との接着力が強くなり層間絶縁層１０６と絶縁性基板３１との境界領域の応力集中を緩和することができる。また、層間絶縁層１０６に引張り応力が作用しても第二導電層１０８と層間絶縁層１０６との接触面積が小さければ層間絶縁層１０６にかかる引張り応力の値は小さくなり、層間絶縁層１０６と絶縁性基板３１との境界領域の応力集中を緩和することができる。
【００１７】
つまり、コンタクトホールを左側に寄せたことによる、層間絶縁層１０６の右側の応力低減効果と、図１に示す印刷マスクの開口からコンタクトホールの開孔の一部が見えないように（側壁側の一方がマスク１１１の遮蔽部１０９で覆われるように）印刷し、層間絶縁層１０６と第二導電層１０８の接触部面積が減少したことによる、層間絶縁層１０６の左側の応力低減効果によるものと考えられる。特に、図１、２のように、非対称な構成とすると、図２中右側の応力は、図２中左側の応力よりも３０％程度更に小さくなることが、確認されている。よって、図１、２の形態はより好適な形態となっている。
【００１８】
なお、本発明の他の実施形態として、図９に示すように、抜けパターン１０７のＸ方向に沿った側壁の両側がマスク１１１の遮蔽部１０９で覆われるようにして、層間絶縁層１０６と第二導電層１０８の接触部面積の減少による応力低減効果のみで、層間絶縁層１０６と絶縁性基板３１との境界領域の応力集中を緩和することが可能である。また、さらに他の実施形態として、図１０に示すように、図１に示した構成にさらに、抜けパターン１０７のＸ方向に沿った側壁のもう一方をマスク１１１の遮蔽部１０９で覆われるようにして、層間絶縁層１０６と第二導電層１０８の接触部面積の減少による応力低減効果を側壁のもう一方にも実現することができる。
【００１９】
以下、図３の工程フロー図を参照して、各実施態様に係る電子源基板の製造方法を説明する。
【００２０】
まず、基板（不図示）に、素子電極２、３を形成する（図３（ａ））。素子電極２、３は、電子放出部形成用薄膜４と第一導電層５及び第二導電層８とのオーミックな電気的接触とするために設けられるものである。
【００２１】
素子電極２、３の形成方法としては、真空蒸着法、スパッタリング法、プラズマＣＶＤ法等の真空系を用いる方法や、溶媒にＡｇ成分及びガラス成分を混合した厚膜ペーストを印刷、焼成することにより形成する厚膜印刷法、さらにはＰｔペーストを用いたオフセット印刷法、等がある。なお、配線用の各導電層５及び８を、例えばスパッタリング法により薄膜にて構成する場合は、必ずしも素子電極２、３を設ける必要は無く、配線用の第一導電層５と同時に形成することが可能である。
【００２２】
次に、素子電極対の一方（本例では素子電極３）と接続する第一導電層５を形成する（図３（ｂ））。第一導電層５の形成方法には、素子電極２、３の形成方法と同様の手法が適用可能であるが、低抵抗配線の必要性から、厚膜印刷法を用いるのが有利である。
【００２３】
近年、厚膜ペースト印刷にフォトリソグラフィー技術を導入したフォトペースト法による膜形成技術も開発されており、フォトペースト法による形成も、勿論可能であり、配線（第一導電層５）の幅が狭くなる場合、大型基板に対応して位置精度が要求される場合などは、フォトペースト法が有利である。
【００２４】
次に、層間絶縁層６を形成する（図３（ｃ））。層間絶縁層６は、第一導電層５の一部、具体的には第一導電層５の第二導電層８との交差部を覆うようにして、形成する。
【００２５】
層間絶縁層６の構成材料は絶縁性を保てるものであればよく、例えば金属成分を含有しない厚膜ペーストである。勿論、金属成分を含有しないフォトペーストの適用も可能である。
【００２６】
次に、第二導電層８を形成する（図３（ｄ））。形成方法は第一導電層５と同様の方法が適用可能である。この場合、低抵抗配線の必要性から、厚膜印刷法を用いるのが有利である。
【００２７】
本実施形態では、素子電極対の片方（本実施態様では素子電極２）と第二導電層８との接続を確保するために設けられる層間絶縁層６の抜けパターン７の開孔エッジの一方のＸ方向に沿う側壁側または両方の側壁側が第二導電層８のパターンニング用金属マスク１１開口上から不可視である（マスク１１の遮蔽部で覆われている）。また、層間絶縁層６の抜けパターン７と層間絶縁層が偏心して配置されている。すなわち、図４に示すように、Ｘ方向と垂直なＹ方向の層間絶縁層１０６又は第二導電層８の幅の中心Ｃ１に対して（ここでは、層間絶縁層１０６の幅の中心と第二導電層８の幅の中心は一致している。）、抜けパターン７のＹ方向の幅の中心Ｃ２を距離ｄＣだけずらして（偏心して）配置している。
【００２８】
次に、電子放出部形成用薄膜４を形成して冷陰極電子ビーム源用の素子１が完成する（図３（ｅ））。電子放出部形成用薄膜４の成膜方法および電子放出部の形成方法は、従来の方法をそのまま適用することが可能である。
【００２９】
このようにして、単純マトリクス構成の電子源基板が完成する。
【００３０】
なお表面伝導型電子放出素子の構成及び製造方法、特性については、例えば特開平２−５６８２２号公報に開示されており、本実施形態でもその構成および製造方法を用いることができる。ここでは表面伝導型電子放出素子の構成及び製造方法、特性の概要を述べるに留める。
【００３１】
図５は、本発明に係る典型的な表面伝導型電子放出素子の構成を示す図である。図５において、３１は絶縁性基板、３２と３３は素子電極、３４は素子電極３２、３３が両端にそれぞれ接続される電子放出部形成用薄膜、３５は電子放出部形成用薄膜３４に形成された電子放出部である。
【００３２】
本実施形態における、電子放出部３５を含む電子放出部形成用薄膜３４のうち電子放出部３５としては、粒径が数ｎｍの電気伝導性粒子からなり、電子放出部３５を含む電子放出部形成用薄膜３４のうち電子放出部３５以外の部分は、微粒子膜よりなる。なお、ここで述べる微粒子膜とは、複数の微粒子が集合した膜であり、その微細構造として、微粒子が個々に分散した状態のみならず、微粒子が互いに隣接あるいは重なり合った状態（島状も含む）の膜を指す。
【００３３】
電子放出部を含む電子放出部形成用薄膜３４の構成原子又は分子の具体例としては、Ｐｄ、Ｒｕ、Ａｇ、Ａｕ、Ｔｉ、Ｉｎ、Ｃｕ、Ｃｒ、Ｆｅ、Ｚｎ、Ｓｎ、Ｔａ、Ｗ、Ｐｂ等の金属、ＰｄＯ、ＳｎＯ２、Ｉｎ２Ｏ３、ＰｂＯ、Ｓｂ２Ｏ３等の酸化物、ＨｆＢ２、ＺｒＢ２、ＬａＢ６、ＣｅＢ６、ＹＢ４、ＧｄＢ４等のホウ化物、ＴｉＣ、ＺｒＣ、ＨｆＣ、ＴａＣ、ＳｉＣ、ＷＣ等の炭化物、ＴｉＮ、ＺｒＮ、ＨｆＮ等の窒化物、Ｓｉ、Ｇｅ等の半導体、さらにはカーボン、ＡｇＭｇ、ＮｉＣｕ、ＰｂＳｎ等である。
【００３４】
また、電子放出部形成用薄膜３４の形成方法としては、真空蒸着法、スパッタリング法、化学的気相成長法、分散塗布法、ディッピング法、スピナー法等がある。
【００３５】
図５に示した表面伝導型電子放出素子の形成方法としては、様々な手法があるが、その一例を図６に示す。
【００３６】
以下、素子の形成方法を説明する。なお、以下の説明は単一の素子の形成方法を説明したものであるが、本発明の実施態様による電子源基板の製造方法にも適用されるものである。
（１）絶縁性基板３１を洗剤、純水および有機溶剤により十分に洗浄後、真空蒸着技術、フォトリソグラフィー技術により該絶縁性基板３１の面上に素子電極３２，３３を形成する（図６（ａ））。素子電極３２、３３の材料としては電気伝導性を有するものであれば、どのようなものであっても構わないが、例えばニッケル金属が挙げられる。素子電極３２、３３の寸法については、例えば、素子電極間隔Ｌは１０μｍ、素子電極長さＷは３００μｍ、膜厚ｄ１は１００ｎｍである。素子電極３２、３３の形成方法として、厚膜印刷法を用いても良い。印刷法の材料としては有機金属ペースト（ＭＯＤ）等がある。
（２）絶縁性基板３１上に設けられた素子電極３２と３３との間に、有機金属溶液を塗布して放置することにより、有機金属薄膜を形成する。なお、有機金属溶液とは、Ｐｄ、Ｒｕ、Ａｇ、Ａｕ、Ｔｉ、Ｉｎ、Ｃｕ、Ｃｒ、Ｆｅ、Ｚｎ、Ｓｎ、Ｔａ、Ｗ、Ｐｂ等の金属を主元素とする有機化合物の溶液である。この後、有機金属薄膜を加熱焼成してリフトオフ、エッチング等によりパターンニングし、電子放出部形成用薄膜３４を形成する（図６（ｂ））。
（３）続いて、フォーミングと呼ばれる通電処理により素子電極３２、３３間に電圧を印加することにより、電子放出部形成用薄膜３４の部分に構造的変化を生じた電子放出部３５が形成される（図６（ｃ））。この通電処理により電子放出部形成用薄膜３４を局所的に破壊、変形もしくは変質せしめ、構造の変化した部位を電子放出部３５と呼ぶ。先に説明したように電子放出部３５は金属微粒子で構成されていることが観察された。
【００３７】
フォーミング処理中の電圧波形を図７に示す。図７中、Ｔ１およびＴ２はそれぞれ電圧波形のパルス幅とパルス間隔であり、Ｔ１を１マイクロ秒〜１０ミリ秒、Ｔ２を１０マイクロ秒〜１００ミリ秒、三角波の波高値（フォーミング時のピーク電圧）は４Ｖから１０Ｖ程度とし、フォーミング処理は真空雰囲気下で数十秒間で適時設定した。
【００３８】
以上、説明した電子放出部を形成する際に、素子電極間の三角波パルスを印加してフォーミング処理を行っているが、素子電極間に印加する波形は三角波に限定することなく、矩形波など所望の波形を用いても良く、その波高値およびパルス幅、パルス間隔等についても上述の値に限るものではなく、電子放出部を良好に形成されれば所望の値を選択することが出来る。
【００３９】
上記の通りに作成した電子源基板を用いた画像表示装置９１の構成と製造方法について説明する。図８に示すように、基板８１上に電子放出素子を複数個配置し、Ｘ方向配線８６とＹ方向配線８５と電気的に接続し、単純マトリクス配線構造としている。基板８１の２ｍｍ上方にフェースプレート９０（ガラス基板８７の内面に蛍光体膜８８とメタルバック８９が形成されている）を支持枠８３を介して配置し、フェースプレート９０、支持枠８３、基板８１の接合部にフリットガラスを塗布し、大気中もしくは窒素雰囲気中にて４００℃乃至５００℃で１０分間程度焼成することにより封着した。図８において、３５は電子放出素子、８５，８６はそれぞれ第一、第二導電層（Ｙ，Ｘ方向配線）である。
【００４０】
このようにして作成された画像表示装置内を不図示の排気管を通じて真空ポンプにて十分な真空度まで排気する。その後、容器外の引き出し配線３０を通じ、素子電極間に電圧を印加して、前述のフォーミング処理を行い、電子放出部を形成し、電子放出素子３５を作成する。最後に、１０−４Ｐａ程度以下の真空度にて、排気管を熱して溶着し、真空外囲気の封止を行う。さらに、封止後に真空度を維持するために、ゲッター処理工程を行う。これは、封止後に抵抗加熱或いは高周波過熱により、画像表示装置内部に設置されたゲッター（不図示）を加熱して、ゲッター蒸着膜を形成する。ゲッターとしては通常、Ｂａ等が主成分であり、該蒸着膜のポンプ作用により真空度を維持するものである。
【００４１】
上述のとおりに作成された画像表示装置に画像表示を行うには、引き出し配線３０を通じて素子に走査信号と表示信号の電圧を印加する駆動ドライバーと、フェースプレートのメタルバックに印加に高電圧を印加する高圧電源を不図示の高圧端子に接続する。このようにして画像を表示することが可能となる。
【００４２】
なお、本実施形態では電子放出素子として冷陰極素子を用いたが、熱陰極素子を用いてもよい。また冷陰極素子としては、表面伝導型電子放出素子の他に、電界放出型素子（以下、ＦＥ型と記す）、金属／絶縁層／金属型放出素子（以下、ＭＩＭ型と記す）、カーボンナノチューブを用いた電子放出素子等があるがこれらのいずれの素子を用いてもよい。
【００４３】
本発明の配線装置とその製造方法は、上述したような電子放出素子を用いたフラットディスプレイの他に、マトリクス配線を用いる、プラズマディスプレイ、液晶表示素子、光電変換部にアモルファスシリコンを用いた二次元光センサ等に用いることができる。
【００４４】
【実施例】
以下、具体的な実施例を挙げて本発明を説明するが、本発明はこれらの実施例に限定されるものではなく、本発明の目的が達成される範囲内での各要素の置換や設計変更がなされたものも包含する。
【００４５】
（実施例１）
本発明の第１の実施例を図１及び図２を参照して説明する。
【００４６】
本実施例は、層間絶縁層１０６の抜けパターン（コンタクトホール）１０７の一方のエッジ（図１中では下辺）が、第二導電層１０８のパターンニング用マスク１１１の開口部１１０上から不可視（遮蔽部１０９に隠蔽される）となった形態である。また、層間絶縁層１０６の中心と抜けパターン１０７の中心が一致せず、抜けパターン１０７が図１の紙面下方向へ偏心した形態としたものである。
【００４７】
次に、電子源基板の製造方法について、図３を参照しつつ詳述する。
【００４８】
まず、素子電極２、３を形成する。本実施例では、Ｐｔターゲットによりスパッタリング法により膜を形成した。膜厚は５０ｎｍ程度である。スパッタリング法により基板全面に膜を形成後、フォトリソグラフィーにより、所望のパターンを形成した（図３（ａ））。
【００４９】
次に、第一導電層５を形成する（図３（ｂ））。形成方法は、スクリーン印刷法を用いた。印刷に使用した材料は、導体成分としてＡｇを含有したスクリーン印刷用ペーストである。
【００５０】
次に、抜けパターン（コンタクトホール）７を紙面下方向へ偏心させた層間絶縁層６を形成する（図３（ｃ））。ペースト材料はＰｂＯを主成分としたガラスバインダーと樹脂及び感光成分を混合した感光性絶縁ペーストである。焼成温度は４８０℃で、ピーク保持時間は１０分である。通常、層間絶縁層６は第一、第二導電層５、８間の絶縁性を十分確保するために、全面印刷、パターン露光、現像、乾燥、焼成を繰り返す。パターン形成方法は種々可能であるが、本実施例では（１）全面印刷、（２）パターン露光、（３）現像、（４）乾燥、（５）焼成の順番で工程を実施した。なお、膜総数は、絶縁性を考慮して増減される。
【００５１】
次に、第二導電層８を形成する（図３（ｄ））。形成方法は厚膜スクリーン印刷法を用いた。その際に、先に説明した図１のＳＵＳ製の金属マスクを用いた。こうしたマスクを用いることにより、図２に示すような第二導電層１０８が得られる。図２は図１中のＢ−Ｂ’断面を示すものであり、同一の部材には同一符号を付してある。
【００５２】
このような形態により、層間絶縁層１０６と基板３１の界面に作用する応力が低減されるため、この界面での剥離、破壊がほとんど見られなくなった。すなわち、素子欠陥が激減したことを意味する。
【００５３】
なお、抜けパターン（コンタクトホール）１０７の位置、及びエッジと第二導電層１０８のマスクエッジの位置関係の具体的な値は、それぞれのサイズ、ペースト物性（粘弾性、粘度）、印刷条件等により適宜決められる。
【００５４】
以上で、マトリクス配線の部分が完成するが、ペースト材料、印刷方法等は、ここで記載されたものに限定されるものではない。
【００５５】
配線完成後、電子放出部形成用薄膜４（図３（ｄ））を形成する。具体的には、上記配線基板上に有機パラジウム（ＣＣＰ４２３０、奥野製薬工業（株）製）をスピンナーにより回転塗布後、３００℃で１０分間の加熱処理を実施し、Ｐｄからなる薄膜を形成する。このようにして形成されたＰｄ薄膜は、Ｐｄを主元素とする微粒子から構成され、その膜厚は１０ｎｍ、シート抵抗は５×１０４Ω／□であった。シート抵抗値は長さと幅が等しい導体の単位長さ換算の抵抗値として定義される。このＰｄ薄膜をフォトリソグラフィー法を用いて、パターニングすることにより電子放出部形成用薄膜４を形成した。
【００５６】
この基板を用いて図８に示したような画像表示装置９１を組み立てた。
【００５７】
次に、フォーミング処理を施す。フォーミング方法は、従来の方法を導入することが可能であり、本実施例では、以下の条件とした。図７（ａ）中、Ｔ１及びＴ２は電圧波形のパルス幅とパルス間隔であり、本実施例ではＴ１を１ミリ秒、Ｔ２を１０ミリ秒とし、三角波の波高値（フォーミング時のピーク電圧）は１４Ｖとしフォーミング処理は約１．３×１０−４Ｐａの真空雰囲気下で６０秒間実施した。このようにして作成された電子放出部は、パラジウム元素を主成分とする微粒子が分散配置された状態となり、その微粒子の平均粒径は３ｎｍであった。なお、真空引きは不図示の排気管からスクロールポンプにて行った。
【００５８】
そして、排気管をガスバーナーで熱して溶着し、外囲気の封止を行った。
【００５９】
なお、封止後の真空度を維持するために、ゲッター処理を実施した。これは、封止を行う直前に高周波加熱により、画像表示装置内の所定の位置（不図示）に配置されたゲッターを加熱し、蒸着膜を形成する処理である。ゲッターとしてはＢａゲッターを用いた。
【００６０】
以上のとおりに完成した本実施例の画像表示装置において、容器外配線３０に走査信号及び変調信号を信号発生手段（不図示）から印加し、電子放出素子から電子放出させ、高圧導入端子（不図示）を通じてメタルバック８９に数ｋＶ（本実施例では６ｋｖ）を印加し、電子ビームを加速して蛍光体膜に衝突、励起、発光させることで画像を表示させた。
【００６１】
比較例として、図１１、図１２に示す第二導電層１０８を形成した画像表示装置を作成し、比較のために画像表示を行ったところ、本発明による製造方法による画像表示装置の方が明らかに画素欠陥が激減していることが確認された。すなわち、画像パネルの量産性、歩留りを向上させるために必要な技術であることが確認された。本実施例では、数百個の画素欠陥が数個〜数十個まで減少し、発生率としては１０％以下となった。
【００６２】
（実施例２）
本発明の第２の実施例を図９を参照して説明する。
【００６３】
本実施例は、層間絶縁層１０６の抜けパターン（コンタクトホール）１０７の両方のエッジ（図８中では上下辺）が、第二導電層１０８のパターンニング用マスク１１１の開口部１１０上から不可視（遮蔽部１０９に隠蔽される）となった形態である。本実施例では実施例１と異なり、層間絶縁層１０６の中心と抜けパターン１０７の中心が一致した形態としている。
【００６４】
上記以外の電子源基板及び画像表示装置の製造方法は、実施例１と全く同様であり、省略する。
【００６５】
以上のとおりに完成した本実施例の画像表示装置において、容器外配線３０に走査信号及び変調信号を信号発生手段（不図示）から印加して電子放出素子から電子放出させ、高圧導入端子（不図示）を通じてメタルバック８９に数ｋＶ（本実施例では６ｋｖ）を印加して電子ビームを加速して蛍光体膜に衝突、励起、発光させることで画像を表示させた。
【００６６】
比較例として、図１１、図１２に示す第二導電層１０８を形成した画像表示装置を作成し、比較のために画像表示を行ったところ、本発明による製造方法による画像表示装置の方が明らかに画素欠陥が激減していることが確認された。すなわち、画像パネルの量産性、歩留りを向上させるために必要な技術であることが確認された。本実施例では数百個の画素欠陥が数個〜数十個まで減少し、発生率としては１０％以下となった。
【００６７】
（実施例３）
本発明の第３の実施例を図１０を参照して説明する。
【００６８】
本実施例は、層間絶縁層１０６の抜けパターン（コンタクトホール）１０７の両方のエッジ（図８中では上下辺）が、第二導電層１０８のパターンニング用マスク１１１の開口部１１０上から不可視（遮蔽部１０９に隠蔽される）となった形態である。また、層間絶縁層１０６の中心と抜けパターン１０７の中心が一致せず、抜けパターン１０７が図１の紙面下方向へ偏心した形態としたものである。
【００６９】
上記以外の電子源基板及び画像表示装置の製造方法は、実施例１、２と全く同様であり、省略する。
【００７０】
以上のとおりに完成した本実施例の画像表示装置において、容器外配線３０に走査信号及び変調信号を信号発生手段（不図示）から印加して電子放出素子から電子放出させ、高圧導入端子（不図示）を通じてメタルバック８９に数ｋＶ（本実施例では６ｋｖ）を印加して電子ビームを加速して蛍光体膜に衝突、励起、発光させることで画像を表示させた。
【００７１】
比較例として、図１１、図１２に示す第二導電層１０８を形成した画像表示装置を作成し、比較のために画像表示を行ったところ、本発明による製造方法による画像表示装置の方が明らかに画素欠陥が激減していることが確認された。すなわち、画像パネルの量産性、歩留りを向上させるために必要な技術であることが確認された。本実施例では数百個の画素欠陥が数個〜数十個まで減少し、発生率としては１０％以下となった。
【００７２】
【発明の効果】
以上説明したように、本発明によれば、層間絶縁層と基板界面間に作用する応力を緩和させることが可能となり、その結果、例えば画像表示装置に本発明を用いた場合には画素欠陥（不良素子）を従来に比較して、激減させることが可能とり、画像表示装置の信頼性向上とともに、歩留り向上も可能となる。
【図面の簡単な説明】
【図１】本発明に係る電子源基板の製造方法の一実施形態を示す概略図である。
【図２】本発明により製造された電子源基板の一実施形態を示す概略断面図である。
【図３】本発明に係る一実施形態の電子源基板の製造方法フロー図である。
【図４】本発明による配線構造を説明するための図である。
【図５】表面伝導型電子放出素子の典型的な構成を示す図である。
【図６】表面伝導型電子放出素子の作製方法のプロセス工程を示す図である。
【図７】フォーミング処理に用いる典型的な波形を示す図である。
【図８】本発明の一実施形態に係る画像表示装置の一部を切り欠いて示す斜視図である。
【図９】本発明により製造された電子源基板の第二実施形態を示す概略断面図である。
【図１０】本発明に係る電子源基板の製造方法の第三実施形態を示す概略図である。
【図１１】従来の電子源基板の一部を模式的に示す図である。
【図１２】従来の電子源基板の一部を模式的に示す図である。
【図１３】従来例の応力集中を模式的に示す説明図である。
【符号の説明】
２，３ 素子電極、 ４ 電子放出部、 ５ 第一導電層、 ６ 層間絶縁層、７ 抜けパターン（コンタクトホール）、 ８ 第二導電層、
３１ 絶縁性基板、 ３２，３３ 素子電極、 ３４ 電子放出部形成用薄膜、 ３５ 電子放出部、
８１ 電子源基板、８３ 支持枠、 ８５ 第一導電層（Ｙ方向配線）、 ８６ 第二導電層（Ｘ方向配線）、 ８７ ガラス基板、 ８８ 蛍光体膜、 ８９ メタルバック、 ９０ フェースプレート、 ９１ 画像表示装置
１０２，１０３ 素子電極、 １０４ 電子放出部、 １０５ 第一導電層、１０６ 層間絶縁層、 １０７ 抜けパターン（コンタクトホール）、 １０８ 第二導電層。
Claims (8)
- 下部導電層上に、一方向に延びた層間絶縁膜を介して、該一方向に延びた上部導電層が形成され、
前記層間絶縁膜の開孔を通して前記下部導電層と前記上部導電層とが接続された配線装置の製造方法において、
前記層間絶縁膜の内側壁により全周が囲まれた前記開孔における前記一方向に沿った少なくとも一方の側壁側を覆い、且つ残りの前記開孔を露出する上部導電層形成用のマスクを施し、
前記マスクを介して前記上部導電層となる材料を付与することを特徴とする配線装置の製造方法。 - 請求項１記載の配線装置の製造方法において、前記マスクは前記開孔における前記一方向に沿った一方の側壁側を覆い、
前記一方向と垂直な他の方向の前記層間絶縁膜の幅の中心に対して該他の方向の前記開孔の幅の中心は、前記マスクで覆う該一方の側壁側にずれている配線装置の製造方法。 - 請求項１記載の配線装置の製造方法において、前記マスクは前記開孔における前記一方向に沿った一方の側壁側を覆い、
前記一方向と垂直な他の方向の前記上層導電層の幅の中心に対して該他の方向の前記開孔の幅の中心は、前記マスクで覆う該一方の側壁側にずれている配線装置の製造方法。 - 請求項１から３のいずれか１項に記載の配線装置の製造方法において、前記上部電極層は印刷法により形成される配線装置の製造方法。
- 下部導電層上に、一方向に延びた層間絶縁膜を介して、該一方法に延びた上部導電層が形成され、
前記層間絶縁膜の開孔を通して前記下部導電層と前記上部導電層とが接続された配線装置において、
前記開孔は、前記層間絶縁膜の内側壁により全周が囲まれた開孔であり、
前記開孔における前記一方向に沿った側壁と、前記上部導電層との間に隙間が設けられており、前記一方向と垂直な他の方向の前記層間絶縁膜の幅の中心に対して該他の方向の前記開孔の幅の中心は、前記一方の側壁側にずれていることを特徴とする配線装置。 - 請求項５に記載の配線装置において、前記他の方向の前記開孔の幅の中心は、前記下部導電層に接続された能動素子が配置されている側にずれている配線装置。
- 請求項５に記載の配線装置において、前記他の方向の前記開孔の幅の中心は、前記下部導電層に接続された能動素子が配置されている側にずれており、前記開孔の前記一方の側壁側と反対側では、その角部を覆うように前記層間絶縁膜上に前記上部導電層が設けられている配線装置。
- 請求項５から７のいずれか１項に記載の配線装置において、前記上部電極層は印刷配線層である配線装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002261466A JP3848228B2 (ja) | 2002-09-06 | 2002-09-06 | 配線装置の製造方法、電子源基板の製造方法及び画像表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002261466A JP3848228B2 (ja) | 2002-09-06 | 2002-09-06 | 配線装置の製造方法、電子源基板の製造方法及び画像表示装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004103325A true JP2004103325A (ja) | 2004-04-02 |
| JP2004103325A5 JP2004103325A5 (ja) | 2006-06-08 |
| JP3848228B2 JP3848228B2 (ja) | 2006-11-22 |
Family
ID=32261836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002261466A Expired - Fee Related JP3848228B2 (ja) | 2002-09-06 | 2002-09-06 | 配線装置の製造方法、電子源基板の製造方法及び画像表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3848228B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1758146A3 (en) * | 2005-08-24 | 2008-09-03 | Canon Kabushiki Kaisha | Electron source and image display apparatus |
-
2002
- 2002-09-06 JP JP2002261466A patent/JP3848228B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1758146A3 (en) * | 2005-08-24 | 2008-09-03 | Canon Kabushiki Kaisha | Electron source and image display apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3848228B2 (ja) | 2006-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7442406B2 (en) | Electron-emitting device, electron source substrate, electron beam apparatus, display apparatus, and manufacturing method thereof | |
| JP4366235B2 (ja) | 電子放出素子、電子源及び画像表示装置の製造方法 | |
| JP2009277460A (ja) | 電子放出素子及び画像表示装置 | |
| US20090284120A1 (en) | Electron emitter and image display apparatus | |
| JP3848228B2 (ja) | 配線装置の製造方法、電子源基板の製造方法及び画像表示装置の製造方法 | |
| JP3397520B2 (ja) | 電子源、表示パネルおよび画像形成装置ならびにそれらの製造方法 | |
| JP4058187B2 (ja) | 電子源基板、画像表示装置及び電子源基板の製造方法 | |
| JP4147072B2 (ja) | 電子源基板とその製造方法、並びに該電子源基板を用いた画像表示装置 | |
| JPH0765708A (ja) | 電子放出素子並びに画像形成装置の製造方法 | |
| JP3450533B2 (ja) | 電子源基板および画像形成装置の製造方法 | |
| JP3332673B2 (ja) | 電子源基板および画像形成装置ならびにそれらの製造方法 | |
| JP3450565B2 (ja) | 電子源基板および画像形成装置の製造方法 | |
| JP2010067387A (ja) | 電子源および画像表示装置 | |
| JP3459705B2 (ja) | 電子源基板の製造方法、及び画像形成装置の製造方法 | |
| JP3044434B2 (ja) | 電子源の製造方法及び画像形成装置 | |
| JP2002216616A (ja) | 電子源基板、画像表示装置、及びこれらの製造方法 | |
| JP2004071370A (ja) | 配線基板、電子源基板および画像形成装置 | |
| JPH09283064A (ja) | 画像形成装置およびその製造方法 | |
| JP2000244079A (ja) | マトリックス配線基板、電子源基板および画像形成装置 | |
| JP2000251778A (ja) | 表示パネルおよびパネル封着方法 | |
| JPH07104676A (ja) | 画像形成装置 | |
| JP2003123628A (ja) | 電子源及びその製造方法 | |
| JP2000251681A (ja) | 電子源基板、画像表示装置、電子源基板の製造方法及び記憶媒体 | |
| JPH11312462A (ja) | 電子源基板及び画像表示装置並びに電子源基板の製造方法 | |
| JP2003178670A (ja) | 部材パターンの製造方法、電子源の製造方法、並びに画像表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050701 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060414 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060525 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060703 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060726 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060816 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060824 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130901 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |