JP2004093705A - マスクパターンの補正方法 - Google Patents

マスクパターンの補正方法 Download PDF

Info

Publication number
JP2004093705A
JP2004093705A JP2002252163A JP2002252163A JP2004093705A JP 2004093705 A JP2004093705 A JP 2004093705A JP 2002252163 A JP2002252163 A JP 2002252163A JP 2002252163 A JP2002252163 A JP 2002252163A JP 2004093705 A JP2004093705 A JP 2004093705A
Authority
JP
Japan
Prior art keywords
correction
pattern
block
mask pattern
corner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002252163A
Other languages
English (en)
Inventor
Yuji Setsuda
説田 雄二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002252163A priority Critical patent/JP2004093705A/ja
Publication of JP2004093705A publication Critical patent/JP2004093705A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

【課題】マスクパターンの補正方法に関し、従来よりも広範な線幅のパターンにおけるコーナーラウンディングを簡単な手法により抑制するとともに、括れを低減する。
【解決手段】マスクパターンの少なくともコーナー内部に組み込まれる形で補正する第1のブロック2と、前記マスクパターンのコーナー輪郭部分の形状を補正する第2のブロック5の2つのブロックによって補正する。
【選択図】     図1

Description

【0001】
【発明の属する技術分野】
本発明はマスクパターンの補正方法に関するものであり、特に、ルールベース近接効果補正(OPC:Optical Proximity Correct)に基づいて露光用マスクに設けるマスクパターンを簡便に且つ精度良く補正するためのセリフ(serif)に特徴のあるマスクパターンの補正方法に関するものである。
【0002】
【従来の技術】
半導体装置の微細化の進展に伴い半導体製造装置に対する微細化対応への要求は絶え間なく続いており、近年では半導体装置の製造プロセスで用いる露光用光源の波長以下となる線幅のパターンが要求されるようになった。
【0003】
これに伴い、露光プロセスで用いる露光用マスクとこの露光用マスクを使用して得られる転写パターン、即ち、レジストパターンの形状の差異が顕著化するようになったので、この形状の差異を図13を用いて説明する。
【0004】
図13(a)及び(b)参照
図13(a)は設計パターンを示しており、A21,A22は、線幅が140nm、A23,A24は、線幅が110nmの場合を示している。
図13(b)は、図13(a)に示した設計パターン通りの露光用マスクを用いて露光・現像した場合のレジストの転写パターンであり、コーナラウンディングが顕著に生じている。
例えば、内角即ち凹部では脹らみが生じ、外角即ち凸部では丸みが生ずる。
【0005】
この様な形状の差異は近接効果による影響であり、これを補正する方法の1つに近接効果補正(OPC)があり、とりわけパターンの凸部及び凹部の形状の差異には主にセリフと呼ばれる補正パターンを導入し適当な論理処理を経て、補正されたマスクパターンを製作し、それを露光プロセスに用いていたので、ここで、図14を参照して従来の補正パターン露光による転写パターンを説明する(必要ならば、特開2001−100389号公報参照)。
【0006】
図14(a)参照
図14(a)は、正方形のセリフ、即ち、補正用ブロック21,22を用いて設計パターンを補正したマスクパターンを示しており、設計パターンの凹部に補正用ブロック21を用いて重なり部を除去し、一方、設計パターンの凸部においては、補正用ブロック22を用いて補正用ブロック22の非重なり部を補填する。
【0007】
図14(b)参照
図14(b)は、図14(a)に示した設計パターン通りの露光用マスクを用いて露光・現像した場合のレジストの転写パターンであり、マスクパターンのコーナーの除去或いは補填によりコーナーラウンディングを改善している。
【0008】
この従来の補正方法は、予め指定されたルールに従い、マスクパターン上の凸部もしくは凹部の適切な位置に2つ以上の補正矩形(セリフ)を導入し、所望のレジスト形状を得る為に必要なマスクパターンを高速に且つ忠実に実現することを目的としているルールベースOPCによるものであり、予め決められた値や法則に則り、補正されたマスクパターン図形を取得する手法である。
【0009】
【発明が解決しようとする課題】
しかし、この従来の補正技術に用いる補正用ブロック21,22には、補正量のサイズ依存性があり、その範疇に無いものに対しては不具合が生じる。
即ち、フォトリソグラフィーにおける近接効果がもたらすラウンディングや先端後退の影響を抑制もしくは低減する目的で、補正用ブロック21,22のような四角形を種々のパターン線幅に対して適用すると、場合によっては抑制もしくは低減の効果が期待以上のものとなり、対象となるパターン形状のコーナー部における括れ、断線、短絡を招くという問題を生じる。
【0010】
例えば、補正量が過少な場合は、忠実に補正の目的を達成できず、また補正量が過多の場合には、マスクパターンや延いてはレジストパターンに括れ、断線等の不具合が発生していた。
【0011】
再び、図14(b)参照
補正用ブロック21,22のサイズを固定して種々の線幅のパターンに適用することを考慮すると、A31,A32に示すように補正量が有効なマスクパターン線幅と比較して、A33,A34に示すように相対的に細いマスクパターンに対し、同じ大きさの補正用ブロック21,22を適用すると、近接効果抑制の程度が過大となり、線幅が設計値よりも細くなり括れやパターンショートを招いていた。
【0012】
これは、A31,A32に示す線幅が140nm世代にパターンに最適化された大きさの補正用ブロック21,22を、それより細い110nm世代にA33,A34にもそのまま適用した結果である。
【0013】
図7参照
図7を借用して説明すると、補正なしの場合に比べてラウンディング量は大幅に改善されるものの、線幅がパターンA33,A34のように110nmになると、マイナスになり、補正が過大になり配線抵抗の増大等の問題が発生する。
【0014】
図8参照
また、図8を借用して説明すると、設計値からの最大減少量、即ち、最大括れ量が、−10nm程度になっており、図から明らかなように、180nm世代やや140nm世代と比較して110nm世代において大きな括れが発生しており、補正が過大であることが明らかである。
なお、ここでは、便宜上、当世代の線幅を140nm、次世代、次々世代の線幅を110nm、そして旧世代の線幅を180nmとする。
【0015】
当世代の製造技術においても、旧世代が混在していることは常であると共に、次世代、次々世代の開発要素やモニターを目的とする直近世代の最小線幅よりさらに微細なパターンを含むことがあるが、従来、補正用ブロック21,22の最適値は一番の律則となる当世代のルールを基に設計されており、今日の世代で最適化された補正形状は、次世代、次々世代のルールに対しては過剰な補正をもたらし、結果として括れを発生させることになる。
【0016】
また、この様な補正用ブロック21,22の適用により相互に近接したパターンが存在した場合に、不所望な接続部が形成される場合があるので、その様子を図15を参照して説明する。
図15(a)及び(b)参照
図15(a)は設計パターンであり、また、図15(b)は、図15(a)に示した設計パターン通りの露光用マスクを用いて露光した場合の転写パターンである。
パターンB25,B26に示すように、半導体装置の微細化に伴い、近接効果に伴う先端後退は無視できない状況になっている。
【0017】
これを補正するため、矩形パターンの先端部のコーナに矩形状の補正パターンを用いて、設計データをA35,A36の形状へと補正した場合、単純矩形パターンA35の場合には、先端後退が抑制された転写パターンB35が得られる。
【0018】
しかし、パターンA36のように矩形パターンの長辺に対して直角に対向する近接パターンが存在する場合、補正パターンによる補正形状が負の効果をもたらし、B36に示すように、矩形パターンと近接パターンとの間に接続部が残存し、両パターンの分離が行われないという問題が発生する。
【0019】
また、フォトマスクの製造時の歪み・変形を考慮してさらに微細補正を行うことも提案されているので、図16を参照して説明する(必要ならば、特開2001−324794号公報参照)。
図16(a)参照
矩形の設計パターン41に対して、4つのコーナーに従来の補正パターンと同様の一次補正用ブロック42による補填処理を行うとともに、フォトマスクの製造時の歪みを補正するために、一次補正用ブロック42の3つのコーナーに微小な二次補正用ブロック43を補填処理したものであり、これによって、コーナーにおけるラウンディングの発生がより抑制される。
【0020】
図16(b)参照
図16(b)の場合には、パターンの粗密により、粗の部分の幅が細くなることを補償するために、中央の矩形の設計パターン51の上部、即ち、近接パターンの存在しない部分に大きな一次補正用ブロック54による補填処理を施すとともに、この大きな一次補正用ブロック54のフォトマスクの製造時の歪み・変形を補償するために、コーナーに二次補正用ブロック55を設け、且つ、外周部にも二次補正用ブロック56を補填処理する。
【0021】
なお、設計パターン51の底辺部においても若干の一次補正用ブロック54及び二次補正用ブロック55による補填処理を行うとともに、隣接する矩形状の設計パターン52,53に対しても一次補正用ブロック54及び二次補正用ブロック55による補填処理を行う。
【0022】
しかし、この様なモデルベース的なOPCはシミュレーション技術に基づき忠実なマスクパターン図形を取得することが可能であるが、適切な計算用パラメーターの設定が必要と同時に、補正されたマスクパターン図形を得るにはかなり長い計算時間が必要であるという問題がある。
【0023】
したがって、本発明は、従来よりも広範な線幅のパターンにおけるコーナーラウンディングを簡単な手法により抑制するとともに、括れを低減することを目的とする。
【0024】
【課題を解決するための手段】
図1は本発明の原理的構成の説明図であり、この図1を参照して本発明における課題を解決するための手段を説明する。
図1参照
上記の目的を達成するため、本発明は、マスクパターンの補正方法において、マスクパターンの少なくともコーナー内部に組み込まれる形で補正する第1のブロック2と、前記マスクパターンのコーナー輪郭部分の形状を補正する第2のブロック5の2つのブロックによって補正することを特徴とする。
【0025】
この様に各世代のパターンに対して共通のルールを適用するルールベースOPCに基づいて、マスクパターンのコーナー内部に組み込まれる形で補正する第1のブロック2と、マスクパターンのコーナー輪郭部分の形状を補正する第2のブロック5の2つのブロックを用いることによって、過度の補正を防止してラウンディング量がマイナスになることなく、且つ、最大括れ量を極力低減することができる。
【0026】
上述の補正をする場合、マスクパターンのコーナー内部に組み込まれる形で補正する際に、第1のブロック2を用いて設計パターン1との排他処理して第1の補正パターン4を形成するとともに、マスクパターンのコーナー輪郭部分の形状を補正する際に、第2のブロック5を用いて設計パターン1との排他処理して第2の補正パターン6を形成し、次いで、両者のマスクパターン4,6の共通部分を統合処理することによって補正マスクパターン7を形成すれば良い。
【0027】
また、コーナー外部に組み込まれる第3のブロック3を用いてコーナー外部も補正することが望ましく、その場合にもコーナー外部の輪郭部分は第2のブロック5によって補正する。
この場合、コーナー内部に組み込まれる第1のブロック2の面積を、コーナー外部に組み込まれる第3のブロック3の面積より大きくすることが望ましい。
【0028】
また、コーナー外部を補正する場合には、コーナー外部においては、第1の補正パターン4を形成する際に、第3のブロック3を用いて付加処理を行い、また、第2の補正パターン6を形成する際に、第2のブロックを用いて付加処理を行い、両者のマスクパターン4,6の共通部分を統合処理することによって補正マスクパターン7を形成すれば良い。
【0029】
また、少なくとも先端部が長辺状の矩形部を有するマスクパターンの先端コーナー部を補正する場合には、先端コーナー部に組み込まれる第1のブロック2と、先端コーナー部のコーナー輪郭部分の形状を補正する第2のブロック5によって補正すれば良く、それによって、コーナー先端部の後退或いは隣接するパターンとの間の短絡を防止することができる。
【0030】
或いは、相対的に大きな第1のブロック2と相対的に小さな第2のブロック5を重ね合わせた複合補正用ブロックを予め形成し、この複合補正用ブロックを用いてマスクパターンのコーナー内部及び外部を補正しても良いものである。
【0031】
この場合の論理処理は、マスクパターンのコーナー内部を補正する際に、複合補正用ブロックを用いて排他処理する一度の論理処理で良くなり、工程が簡素化される。
【0032】
また、この様な複合補正用ブロックを用いて、少なくとも先端部が長辺状の矩形部を有するマスクパターンの先端コーナー部を補正しても良いものである。
【0033】
また、以上の処理における第1のブロック2と第2のブロック5との位置関係は、第1のブロック2の対角線と第2のブロック5の対角線とが一部において互いに重なるようにすることが望ましく、それによって、コーナー部の形状を過度に補正することなく、適切に補正することが可能になる。
【0034】
【発明の実施の形態】
ここで、図2乃至図10を参照して、本発明の第1の実施の形態のマスクパターンの補正方法を説明する。
図2参照
図2は、本発明の第1の実施の形態のマスクパターンの補正方法のフロー図であり、ルールベースOPCに基づいて、まず、設計データ原図に対して線幅補正を目的としたOPCを施した第1ステップの後に、大補正用ブロック12を用いて内角の場合は排他処理し外角の場合は付加処理する第2ステップを経て、次いで、小補正用ブロック13を用い、内角の場合は排他処理し外角の場合は付加処理する第3ステップによってマスク描画データを作製する。
【0035】
図3参照
図3は、本発明の第1の実施の形態に用いる補正パターン及び重なり量の説明図であり、140nmの当世代の露光条件を考慮すると、小補正用ブロック13と大補正用ブロック12とを重ね合わせた補正用ブロック11の1辺の長さd1 は、内角用の場合には80〜120nmが適当であり、外角用には40〜60nmが適当である。
【0036】
なお、この場合の補正用ブロック11のサイズは、従来の補正用パターン21,22のサイズと同等になるように設定するものであり、設計パターンとの重なり量としては内角用の場合には15〜35nmが適当であり、外角用の場合には30〜40nmが適当である。
【0037】
例えば、半導体装置用MASK製造技術を考慮する必要があるが、小補正用ブロック13に関しては、シミュレーションの結果、その大きさはd3 =20〜30nm、例えば30□nm(d3 =30nm)とし、一方、大補正用ブロック12のサイズとしては、内角用が85□nm(d2 =85nm)、外角用として45nm(d2 =45nm)とする。
【0038】
図4参照
図4は、本発明の第1の実施の形態に用いる補正パターンにおける補正パターンの重合わせ量の説明図である。
大補正用ブロック12に関しては、設計パターンと重なることに対して2つの要素があり、それらはコーナー部に対して水平方向及び垂直方向の重なり量であるが、同様にシミュレーションにて効果を確認すると垂直方向の重なり量Hとしては、H=15〜20nm、水平方向の重なり量Wとしては、W=75〜95nmが適当と考えられる。
【0039】
上述の110nm〜180nmまでの3つの3世代に対しての内角用の最適値は、30nm□の小補正用ブロック13をコーナー部に埋め込み、85nm□の大補正用ブロック12を互いに15nm重なるように配置して、全体として100nmになるようにすることが最適と判断した。
【0040】
また外角用の補正パターンの最適値としては、30nm□の小補正用ブロック13をコーナー部に埋め込み、45nm□の大補正用ブロック12を互いに15nm重なるように配置して全体として60nmとなるようにすることが最適と判断した。
【0041】
次に、図5を参照して、本発明の補正方法の評価基準となるラウンディング量の定義について説明するが、ここでは、説明を簡単にするために、内角用、即ち、インナーセリフの場合について説明する。
図5参照
図に示すように、転写パターン15の内角及び外角において設計パターン14から膨らんだラウンディング部16,17が発生するが、内角のラウンディング部16のラウンディング量Rは、設計パターン14の内角コーナーから50nm離れた位置における設計値からの変化量で定義する。
【0042】
図6(a)及び(b)参照
図6(a)は設計パターンを示しており、A11,A12は、線幅が140nm、A13,A14は、線幅が110nmの場合を示している。
図6(b)は、図6(a)に示した設計パターン通りの露光用マスクを用いて露光・現像した場合のレジストの転写パターンであり、設計パターンA11,A12,A13,A14に対応する転写パターンB11,B12,B13,B14を示している。
【0043】
図7参照
図7は、本発明の第1の実施の形態のマスクパターン補正方法におけるラウンディング量の説明図であり、補正形状を採用していない補正なしのラウンデイング量と比較すると、ラウンディング量が低減していることが分かる。
また、方形の補正パターンのみを用いる従来例と比べてマイナスのラウンディング量が発生することなく、旧世代の180nmルールに対しては補正程度が緩やかな感があった。
【0044】
図8参照
図8は、本発明の第1の実施の形態のマスクパターン補正方法における最大括れ量の説明図であり、補正形状を採用していない補正なしの場合の最大括れ量と同様に殆ど括れが発生せず、大きな括れ量が発生する従来例に比べて大幅な改善が見られた。
【0045】
以上、説明したように、大補正用ブロック12及び小補正用ブロック13とを組み合わせて、予め決めたルールに従って設計パターンに適用することによって、ラウンディング低減という主たる目的に加えて、過剰補正がもたらす括れ問題も抑制することが可能であり、加えて幅広い線幅に対して適用することが可能となった。
【0046】
また、大補正用ブロック12及び小補正用ブロック13自体のサイズ、更には、大補正用ブロック12及び小補正用ブロック13の重なりのサイズを調整することが可能であり、従来の補正用ブロック21,22よりも所望のパターンに容易に、高速に、且つ、忠実に近づけることが可能になる。
【0047】
また、上述の図16において説明したように、半導体装置の微細化に伴い、近接効果に伴う先端後退は無視できない状況になってきており、図16のB36に示すように長辺に対して直角に対向するパターンが存在する場合、補正形状が負の効果をもたらし、パターン同士が接続し、配線の場合には短絡が生ずることになる。
【0048】
図9(a)及び(b)参照
図9は、矩形パターンA15に対して本発明の第1の実施の形態のマスクパターンの補正方法を適用した場合であり、図9(a)は設計パターンを示しており、図9(b)は、図9(a)に示した設計パターン通りの露光用マスクを用いて露光・現像した場合のレジストの転写パターンを示している。
【0049】
図15のB25に示すように、補正前のパターンではリソグラフィーがもたらす近接効果によりレジストパターンの先端後退を生じていたが、図9(b)に示すように、矩形パターンB15の先端部の後退は大幅に抑制されており、本発明による複数の補正用ブロックを用いる手法は外角のみに対しても有効である。
【0050】
図10(a)及び(b)参照
図10は、矩形パターンA15に対して直角に対向するパターンA16が存在する場合に、本発明の第1の実施の形態のマスクパターンの補正方法を矩形パターンA15に対して適用したものであり、図10(a)は設計パターンを示しており、図10(b)は、図10(a)に示した設計パターン通りの露光用マスクを用いて露光・現像した場合のレジストの転写パターンを示している。
【0051】
図10(b)に示すように、矩形パターンB15の先端部の後退は大幅に抑制されるとともに、近接するパターンB16における膨張部は小さくなっているので、両者の間の接続・短絡が防止されることが理解され、本発明の補正パターンの適用により隣接するパターンB16との短絡を意図的に抑えることが可能になる。
【0052】
次に、図11を参照して、本発明の第2の実施の形態を説明する。
図11参照
図11は、本発明の第2の実施の形態のマスクパターンの補正方法のフロー図であり、ルールベースOPCに基づいて、まず、設計データ原図に対して線幅補正を目的としたOPCを施した第1ステップの後に、大補正用ブロック12と小補正用ブロック13を用いて形成した複合補正用ブロック18を用いて、内角の場合は排他処理し外角の場合は付加処理する第2ステップによってマスク描画データを作製する。
【0053】
図12参照
図12は、本発明の第2の実施の形態に用いる複合補正用ブロックの説明図であり、大補正用ブロック12と小補正用ブロック13とを互いの対角線が一部において重なるように重ね合わせて複合補正用ブロック18を形成したものである。
【0054】
本発明の第2の実施の形態においては、予め形成した複合補正用ブロック18を用いているので、補正の際の論理処理は一度で良くなり、補正処理がより簡素化される。
【0055】
以上、本発明の各実施の形態を説明してきたが、本発明は各実施の形態に記載した構成に限られるものではなく、各種の変更が可能である。
例えば、上記の第1の実施の形態の説明においては、大補正用ブロックを用いて論理処理を行って補正マスクパターンを作製し、この補正マスクパターンに対して小補正用ブロックを用いて論理処理を行って最終補正マスクパターンを作製しているが、必ずしも、この様な手順に限られるものではない。
【0056】
例えば、設計パターンに対する大補正用ブロックを用いた論理処理と、小補正用ブロックを用いた論理処理とを別個に並列に行ったのち、両方の補正マスクパターンどうしの共通エリアを内角部においては排他処理し、外角部においては付加処理して、最終補正マスクパターンとして発生させても良いものである。
【0057】
また、上記の各実施の形態においては、一つの大補正用ブロックに対して一つの小補正用ブロックを重ね合わせているが、一つの大補正用ブロックに対して複数の小補正用ブロックを重ね合わせても良いものである。
【0058】
また、上記の各実施の形態においては、小補正用ブロックの大きさを内角に対しても外角に対しても同じにしていたが、互いに異なる大きさの小補正用ブロックを用いても良いものである。
【0059】
また、上記の各実施の形態においては、大補正用ブロック及び小補正用ブロックを正方形としているが、正方形に限られるものではなく、長方形を用いても良いものであり、さらには、設計パターンのコーナー部の形状に応じて平行四辺形状のパターンを用いても良いものである。
【0060】
ここで、再び、図1を参照して、改めて本発明の詳細な特徴を説明する。
再び、図1参照
(付記1) マスクパターンの少なくともコーナー内部に組み込まれる形で補正する第1のブロック2と、前記マスクパターンのコーナー輪郭部分の形状を補正する第2のブロック5の2つのブロックによって補正することを特徴とするマスクパターンの補正方法。
(付記2) 上記マスクパターンのコーナー内部に組み込まれる形で補正する際に、上記第1のブロック2を用いて排他処理するとともに、上記マスクパターンのコーナー輪郭部分の形状を補正する際に、上記第2のブロック5を用いて排他処理し、次いで、前記の両者のマスクパターンエリアの共通部分を統合処理することを特徴とする付記1記載のマスクパターンの補正方法。
(付記3) 上記マスクパターンのコーナー外部に組み込まれる第3のブロック3によってコーナー外部を補正することを特徴とする付記1または2に記載のマスクパターンの補正方法。
(付記4) 上記第1の補正ブロックの面積が、上記の第3のブロックの面積より大きいことを特徴とする付記3記載のマスクパターンの補正方法。
(付記5) 少なくとも先端部が長辺状の矩形部を有するマスクパターンの先端コーナー部に組み込まれる第1のブロック2と、先端コーナー部のコーナー輪郭部分の形状を補正する第2のブロック5によって補正することを特徴とするマスクパターンの補正方法。
(付記6) 相対的に大きな第1のブロック2と相対的に小さな第2のブロック5を重ね合わせた複合補正用ブロックを用いてマスクパターンの少なくともコーナー内部を補正することを特徴とするマスクパターンの補正方法。
(付記7) 上記マスクパターンのコーナー内部を補正する際に、上記複合補正用ブロックを用いて排他処理することを特徴とする付記6記載のマスクパターンの補正方法。
(付記8) 少なくとも先端部が長辺状の矩形部を有するマスクパターンの先端コーナー部を、相対的に大きな第1のブロック2と相対的に小さな第2のブロック5を重ね合わせた複合補正用ブロックを用いて補正することを特徴とするマスクパターンの補正方法。
(付記9) 上記第1のブロック2の対角線と、上記第2のブロック5の対角線とが一部において互いに重なることを特徴とする付記1乃至8のいずれか1に記載のマスクパターンの補正方法。
【0061】
【発明の効果】
本発明によれば、マスクパターンを補正する際に、コーナーの内外角部に組み込まれる形で補正する第1のブロックと、コーナーの輪郭部分の補正を行う第2のブロックを用いているので、リソグラフィーがもたらす近接効果によるパターンのコーナーラウンディングや先端後退の程度を抑制もしくは低減することができ、それによって、過度な抑制や低減がもたらす不具合を解決でき、且つ、従来よりも広範囲なパターンに対して適用できるので、露光工程の精度を向上することができ、ひいては、半導体装置の性能向上に寄与するところが大きい。
【図面の簡単な説明】
【図1】本発明の原理的構成の説明図である。
【図2】本発明の第1の実施の形態のマスクパターンの補正方法のフロー図である。
【図3】本発明の第1の実施の形態に用いる補正パターン及び重なり量の説明図である。
【図4】本発明の第1の実施の形態のマスクパターン補正方法における補正パターンの重合わせ量の説明図である。
【図5】本発明の第1の実施の形態のマスクパターン補正方法によるラウンディング量の定義の説明図である。
【図6】本発明の第1の実施の形態のマスクパターンの補正方法の説明図である。。
【図7】本発明の第1の実施の形態のマスクパターン補正方法におけるラウンディング量の説明図である。
【図8】本発明の第1の実施の形態のマスクパターン補正方法における最大括れ量の説明図である。
【図9】本発明の第1の実施の形態のマスクパターン補正方法による矩形パターンにおける先端部後退改善効果の説明図である。
【図10】本発明の第1の実施の形態のマスクパターン補正方法による相互近接パターンの短絡改善効果の説明図である。
【図11】本発明の第2の実施の形態のマスクパターンの補正方法のフロー図である。ある。
【図12】本発明の第2の実施の形態のマスクパターンの補正方法に用いる複合補正用ブロックの説明図である。
【図13】従来の補正なし露光による転写パターンの説明図である。
【図14】従来の補正パターン露光による転写パターンの説明図である。
【図15】従来の補正パターンによる露光における近接パターンの影響の説明図である。
【図16】従来の他のマスクパターンの補正方法の説明図である。
【符号の説明】
1 設計パターン
2 第1のブロック
3 第3のブロック
4 第1の補正パターン
5 第2のブロック
6 第2の補正パターン
7 補正マスクパターン
11 補正用ブロック
12 大補正用ブロック
13 小補正用ブロック
14 設計パターン
15 転写パターン
16 ラウンディング部
17 ラウンディング部
18 複合補正用ブロック
21 補正用ブロック
22 補正用ブロック
41 設計パターン
42 一次補正用ブロック
43 二次補正用ブロック
51 設計パターン
52 設計パターン
53 設計パターン
54 一次補正用ブロック
55 二次補正用ブロック
56 二次補正用ブロック

Claims (5)

  1. マスクパターンの少なくともコーナー内部に組み込まれる形で補正する第1のブロックと、前記マスクパターンのコーナー輪郭部分の形状を補正する第2のブロックの2つのブロックによって補正することを特徴とするマスクパターンの補正方法。
  2. 上記マスクパターンのコーナー内部に組み込まれる形で補正する際に、上記第1のブロックを用いて排他処理するとともに、上記マスクパターンのコーナー輪郭部分の形状を補正する際に、上記第2のブロックを用いて排他処理し、次いで、前記の両者のマスクパターンエリアの共通部分を統合処理することを特徴とする請求項1のマスクパターンの補正方法。
  3. 少なくとも先端部が長辺状の矩形部を有するマスクパターンの先端コーナー部に組み込まれる第1のブロックと、先端コーナー部のコーナー輪郭部分の形状を補正する第2のブロックによって補正することを特徴とするマスクパターンの補正方法。
  4. 相対的に大きな第1のブロックと相対的に小さな第2のブロックを重ね合わせた複合補正用ブロックを用いてマスクパターンの少なくともコーナー内部を補正することを特徴とするマスクパターンの補正方法。
  5. 上記マスクパターンのコーナー内部を補正する際に、上記複合補正用ブロックを用いて排他処理することを特徴とする請求項4記載のマスクパターンの補正方法。
JP2002252163A 2002-08-29 2002-08-29 マスクパターンの補正方法 Pending JP2004093705A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002252163A JP2004093705A (ja) 2002-08-29 2002-08-29 マスクパターンの補正方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002252163A JP2004093705A (ja) 2002-08-29 2002-08-29 マスクパターンの補正方法

Publications (1)

Publication Number Publication Date
JP2004093705A true JP2004093705A (ja) 2004-03-25

Family

ID=32058510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002252163A Pending JP2004093705A (ja) 2002-08-29 2002-08-29 マスクパターンの補正方法

Country Status (1)

Country Link
JP (1) JP2004093705A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006119475A (ja) * 2004-10-22 2006-05-11 Toppan Printing Co Ltd 近接効果補正方法、フォトマスク、デバイス、近接効果補正装置
JP2008076724A (ja) * 2006-09-21 2008-04-03 Toppan Printing Co Ltd カラーフィルタ用フォトマスク、カラーフィルタの製造方法、カラーフィルタ、及び液晶表示装置
US7452825B2 (en) 2006-08-29 2008-11-18 Samsung Electronics Co., Ltd. Method of forming a mask structure and method of forming a minute pattern using the same
US7863753B2 (en) 2006-09-20 2011-01-04 Panasonic Corporation Semiconductor device and manufacturing method thereof
JP2011248347A (ja) * 2010-04-28 2011-12-08 Semiconductor Energy Lab Co Ltd フォトマスク
JP2015106264A (ja) * 2013-11-29 2015-06-08 凸版印刷株式会社 配線フィルム製造用フォトマスク及び配線フィルムの製造方法
CN106019815A (zh) * 2016-07-13 2016-10-12 武汉华星光电技术有限公司 一种具有曝光补正的光罩
CN106200257A (zh) * 2016-07-13 2016-12-07 武汉华星光电技术有限公司 一种具有曝光补正的光罩
US10042245B2 (en) 2016-07-13 2018-08-07 Wuhan China Star Optoelectronics Technology Co., Ltd. Photomask having an exposure correction function

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006119475A (ja) * 2004-10-22 2006-05-11 Toppan Printing Co Ltd 近接効果補正方法、フォトマスク、デバイス、近接効果補正装置
JP4677760B2 (ja) * 2004-10-22 2011-04-27 凸版印刷株式会社 近接効果補正方法、フォトマスク、近接効果補正装置
US7452825B2 (en) 2006-08-29 2008-11-18 Samsung Electronics Co., Ltd. Method of forming a mask structure and method of forming a minute pattern using the same
US7863753B2 (en) 2006-09-20 2011-01-04 Panasonic Corporation Semiconductor device and manufacturing method thereof
JP2008076724A (ja) * 2006-09-21 2008-04-03 Toppan Printing Co Ltd カラーフィルタ用フォトマスク、カラーフィルタの製造方法、カラーフィルタ、及び液晶表示装置
JP2011248347A (ja) * 2010-04-28 2011-12-08 Semiconductor Energy Lab Co Ltd フォトマスク
JP2015106264A (ja) * 2013-11-29 2015-06-08 凸版印刷株式会社 配線フィルム製造用フォトマスク及び配線フィルムの製造方法
CN106019815A (zh) * 2016-07-13 2016-10-12 武汉华星光电技术有限公司 一种具有曝光补正的光罩
CN106200257A (zh) * 2016-07-13 2016-12-07 武汉华星光电技术有限公司 一种具有曝光补正的光罩
WO2018010227A1 (zh) * 2016-07-13 2018-01-18 武汉华星光电技术有限公司 一种具有曝光补正的光罩
WO2018010228A1 (zh) * 2016-07-13 2018-01-18 武汉华星光电技术有限公司 一种具有曝光补正的光罩
US10042245B2 (en) 2016-07-13 2018-08-07 Wuhan China Star Optoelectronics Technology Co., Ltd. Photomask having an exposure correction function

Similar Documents

Publication Publication Date Title
US10261410B2 (en) OPC method for a pattern corner
CN110456610B (zh) 优化通孔层工艺窗口的辅助图形及方法
US8788983B2 (en) Method for correcting layout pattern and mask thereof
KR100732772B1 (ko) 마스크 레이아웃 형성 방법 및 이에 따른 레이아웃
US8775978B2 (en) Selective shielding for multiple exposure masks
US7818709B2 (en) Circuit-pattern-data correction method and semiconductor-device manufacturing method
CN109407460B (zh) 曝光辅助图形添加方法
CN107450266A (zh) 光学临近效应的修正方法及***
JP2011059513A (ja) パターン作成方法、マスクの製造方法および半導体デバイスの製造方法
CN113495425A (zh) 一种光学临近修正方法及装置
JP2002323748A (ja) マスクおよびその形成方法
JP2004093705A (ja) マスクパターンの補正方法
JP2009076677A (ja) 半導体装置の製造方法及びフォトマスクの設計方法
JP2005026360A (ja) フォトマスクの欠陥検査方法、半導体装置の製造方法、およびフォトマスクの製造方法
JP2010026420A (ja) パターン作成方法
US8127257B2 (en) Designing method of photo-mask and method of manufacturing semiconductor device using the photo-mask
TWI588595B (zh) 光學鄰近修正方法
US8701052B1 (en) Method of optical proximity correction in combination with double patterning technique
US8617797B2 (en) Pattern forming method, semiconductor device manufacturing method and phase shift photomask having dummy gate patterns
JP4383752B2 (ja) マスクパタン生成方法およびマスクパタン生成装置
JP2009271174A (ja) マスクパターン作成方法及びパターン形成方法
CN114077155A (zh) 针对版图中角对角结构的光学邻近校正方法
US20050074679A1 (en) Method of manufacturing semiconductor device
JP2004157475A (ja) 集積回路のパターン設計方法、露光マスクの作成方法、露光マスク、および集積回路装置の製造方法
JP2005134520A (ja) マスクパターンデータ作成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080327

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081028

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090623