JP2004088203A - 周波数逓倍器 - Google Patents
周波数逓倍器 Download PDFInfo
- Publication number
- JP2004088203A JP2004088203A JP2002243226A JP2002243226A JP2004088203A JP 2004088203 A JP2004088203 A JP 2004088203A JP 2002243226 A JP2002243226 A JP 2002243226A JP 2002243226 A JP2002243226 A JP 2002243226A JP 2004088203 A JP2004088203 A JP 2004088203A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- wave
- harmonic
- input
- multiplier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【解決手段】周波数逓倍器を逓倍部1と増幅部2とから構成し、前記逓倍部1には必要帯域に亘り基本波を抑圧し2倍波を通過させる高域通過フィルタ10を配す。前記増幅部2においては、必要帯域に亘り2倍波を増幅し3倍波以上の不要高調波を減衰させる周波数特性を、1/4波長線路等を用いた共振回路に依らず、入出力整合回路20及び21により実現する。
【選択図】 図3
Description
【発明の属する技術分野】
本発明は、マイクロ波・ミリ波帯で用いられる周波数逓倍器に関する。
【0002】
【従来の技術】
従来のマイクロ波・ミリ波帯における周波数逓倍器について、図面を参照して説明する。
【0003】
図15は、従来の周波数逓倍器の例を示す回路図である。
【0004】
この従来の周波数逓倍器は、ヘテロ接合バイポーラトランジスタ(Hetero−junction Bipolar Transistor、以下「HBT」という)47を能動素子として用い、基本波周波数(f0)成分を2倍波周波数(2f0)成分に変換する。基本波周波数(f0)成分は入力端子45から入力され、2倍波周波数(2f0)成分は出力端子46から出力される。HBT47のベース端子には、ベースバイアス回路50から直流電源が供給される。ベースバイアス回路50は、伝送線路56、高周波接地容量57a、ベースバイアス端子53から構成される。伝送線路56は基本波周波数f0において1/4波長の電気長を有する。HBT47のコレクタ端子には、コレクタバイアス回路51から直流電源が供給される。コレクタバイアス回路51は、伝送線路58、高周波接地容量57b、コレクタバイアス端子54から構成される。伝送線路58は2倍波周波数2f0において1/4波長の電気長を有する。コレクタバイアス回路51は直流電源供給を目的とした回路であるが付随的に4の整数倍の次数の高調波成分(4f0、8f0、・・・)を除去する機能を有する。直流電源は入出力端子に設けられた直流遮断容量52及び直流遮断容量55により回路外部と遮断される。回路の入力側には入力整合回路48が挿入される。入力整合回路48は、伝送線路59aと先端開放スタブ60aとから構成される。入力整合回路48は通常、回路の入力インピーダンスが基本波周波数f0において信号源インピーダンスと整合するよう設計される。出力整合回路49は、伝送線路59bと先端開放スタブ60bとから構成される。出力整合回路49は通常、回路の出力インピーダンスが2倍波周波数2f0において負荷インピーダンスと整合するよう設計される。回路の出力側には先端開放スタブ61が接続される。先端開放スタブ61は、基本波周波数f0において1/4波長の電気長を持ち、基本波及び奇数次高調波周波数成分(f0、3f0、5f0、・・・)を抑圧する機能を有する。
【0005】
次に図16は、従来の周波数逓倍器の別の例を示す回路図である。
【0006】
図16に示す従来の周波数逓倍器は、図15に示した周波数逓倍器の先端開放スタブ61の代りに帯域通過フィルタ62が出力端に接続された構成である。図15と同一符号は同一部、同一機能を示すので説明を省略する。基本波周波数f0を2倍波周波数2f0に変換する。帯域通過フィルタ62は、2倍波(2f0)成分を低損失で通過させ、基本波(f0)及び不要高調波(3f0、4f0、・・・)成分を抑圧する機能を有する。
【0007】
また図17は、従来の周波数逓倍器の別の例を示す回路図である。このような例は特開平10−4319に示されている。なお特開平10−4319では、n逓倍器(基本波周波数f0をn倍波周波数nf0に変換する回路)として一般化されているが、以下では例としてn=2の場合、すなわち基本波周波数f0を2倍波周波数2f0に変換する回路について説明する。
【0008】
この従来の周波数逓倍器は、逓倍部63と増幅部64から構成される。基本波周波数(f0)成分は入力端子65から入力され、2倍波周波数(2f0)成分は出力端子66から出力される。逓倍部63と増幅部64はDCカット73を介して接続される。逓倍部63、増幅部64は、能動素子としてGaAs電界効果トランジスタ(GaAs Field Effect Transistor、以下「GaAs FET」という)69及び70を含む。逓倍部63の入力側には基本波整合回路68が設けられる。逓倍部63の出力側には先端開放スタブ75aが設けられる。先端開放スタブ75aは、基本波周波数f0における1/4波長の電気長を有し、基本波周波数成分f0(及び奇数次高調波成分3f0、5f0、・・・)を除去する機能を有する。直流電源は開放スタブ用電源端子76aからGaAs FET69に供給される。逓倍部63の出力側には更に高域通過フィルタ67が設けられる。高域通過フィルタ67は、インダクタ71a、71b、及びキャパシタ72から構成され、基本波周波数f0を更に抑圧し、2倍波以上の周波数成分(2f0、3f0、・・・)を低損失で通過させる機能を有する。逓倍部63と増幅部64を接続するDCカット73は、2倍波周波数2f0における1/4波長の電気長を有する結合線路で構成され、偶数次高調波成分(2f0、4f0、6f0、・・・)を低損失で通過させ、基本波及び奇数次高調波成分(f0、3f0、5f0、・・・)を抑圧する機能を有する。増幅部64の入力及び出力側に設けられたインダクタ74a及び74bは、2倍波周波数(2f0)成分における入出力整合の機能を有する。増幅部64の出力側には先端開放スタブ75bが設けられる。先端開放スタブ75bは、先端開放スタブ75aと同様、基本波周波数f0における1/4波長の電気長を有し、基本波周波数成分f0(及び奇数次高調波成分3f0、5f0、・・・)を除去する機能を有する。直流電源は開放スタブ用電源端子76bからGaAs FET70に供給される。
【0009】
【発明が解決しようとする課題】
先に図15に示した従来の周波数逓倍器では、先端開放スタブ61によって基本波(f0)及び奇数次不要高調波(3f0、5f0、・・・)成分の抑圧を行い、コレクタバイアス回路51により4の整数倍次の不要高調波成分(4f0、8f0、・・・)の抑圧を行う。しかしながら、先端開放スタブ61やコレクタバイアス回路51は1/4波長線路を用いた共振回路であるため、前記の基本波及び不要高調波成分除去機能が狭帯域でしか実現されないという問題があった。また、一部の高調波成分(6f0、10f0、・・・)が原理的に抑圧されないという問題があった。
【0010】
これに対し図16に示した従来の周波数逓倍器では、基本波及び不要高調波成分抑圧機能を帯域通過フィルタ62に負わせている。したがって帯域通過フィルタ62の通過帯域や帯域外抑圧比を所望の値に設計すれば、所望の帯域で基本波及び不要高調波成分抑圧機能が実現される。しかしながら、そのような帯域通過フィルタ62は複雑な構成となるため、設計性の確保が困難であり、また回路が大型化するという問題があった。
【0011】
また図17に示した従来の周波数逓倍器では、高域通過フィルタ67を用いて基本波成分(f0)の抑圧を行うため、広帯域に亘って基本波成分抑圧が可能となる。またここで用いられる高域通過フィルタ67は、図16における帯域通過フィルタ62に比べ単純な構成で実現可能で、小型化及び設計性の確保も比較的容易である。しかしながら、奇数次の不要高調波成分(3f0、5f0、・・・)の抑圧は先端開放スタブ75a、75b、及びDCカット73によっている。先端開放スタブ75a、75bによる抑圧機能は共振回路を利用しているために狭帯域であり、一方、DCカット73に依る抑圧機能は比較的広帯域であるが抑圧比が十分確保できず、結果的に、奇数次の不要高調波成分(3f0、5f0、・・・)の抑圧は狭帯域でしか十分に実現されないという問題があった。更に、偶数次の不要高調波成分(4f0、6f0、・・・)の抑圧機能を有しないという問題があった。
【0012】
そこで本発明は以上の点に鑑みためされたもので、広帯域に亘って基本波及び不要な逓倍波抑圧を実現した周波数逓倍器を提供することを課題とする。
【0013】
【問題を解決するための手段】
上記課題を解決するため、請求項1に記載の発明は、基本波を入力し、入力された前記基本波の逓倍波を生成する逓倍部と、前記逓倍波のうち、あらかじめ設定された周波数を有する対象逓倍波を増幅し出力する増幅部と、を有する周波数逓倍器において、前記逓倍部は、前記基本波と、前記逓倍波のうち前記対象逓倍波の周波数に満たない周波数を有する低逓倍波を、必要帯域に亘り抑圧する第1の抑圧手段を備え、前記増幅部は、前記逓倍波のうち前記対象逓倍波の周波数を超える周波数を有する高逓倍波を、必要帯域に亘り抑圧する第2の抑圧手段を備えることを特徴として構成する。
【0014】
請求項1に記載の発明によれば、基本波と、所望される対象逓倍波以外の低逓倍波及び高逓倍波、すなわち不要高調波を必要帯域に亘り抑圧することができる。
【0015】
上記課題を解決するため、請求項2に記載の発明は、請求項1に記載の発明において、前記第1の抑圧手段は、高域通過フィルタであることを特徴として構成する。
【0016】
請求項2に記載の発明によれば、請求項1に記載の発明の効果に加えて、高域通過フィルタが広帯域特性を有するため、基本波及び不要高調波を広帯域に亘り抑圧することができる。
【0017】
上記課題を解決するため、請求項3に記載の発明は、請求項1又は請求項2に記載の発明において、前記第2の抑圧手段は、前記対象逓倍波の周波数及びその周辺の必要帯域における入力反射係数及び出力反射係数の絶対値がそれぞれ0.2以下であり、前記高逓倍波の周波数及びその周辺の必要帯域における入力反射係数及び出力反射係数の絶対値の少なくともいずれか一方が0.8以上となる入力整合回路及び出力整合回路であることを特徴として構成する。
【0018】
請求項3に記載の発明によれば、請求項1又は請求項2に記載の発明の効果に加えて、所望される対象逓倍波周波数及びその周辺の必要帯域において入出力整合がとられているため、対象逓倍波を広帯域にわたり増幅することができる。
【0019】
また、高逓倍波の周波数及びその周辺の必要帯域において、増幅部の入力反射係数及び出力反射係数の絶対値の少なくともいずれか一方が0.8以上の値を有するので、不要高調波を十分に抑圧することができる。
【0020】
さらに、帯域通過フィルタのような複雑な構成によらず、設計性を確保しつつ、回路の大型化を抑えることができる。
【0021】
上記課題を解決するため、請求項4に記載の発明は、請求項3に記載の発明において、前記入力整合回路及び前記出力整合回路は、伝送線路と先端開放スタブを配した回路を含むことを特徴して構成する。
【0022】
請求項4に記載の発明によれば、請求項3に記載の発明の効果に加えて、入力整合回路及び出力整合回路は、伝送線路と先端開放スタブを配した回路を含むので、簡易な構成で各周波数帯域における所望の反射係数を実現することができる。
【0023】
上記課題を解決するため、請求項5に記載の発明は、請求項3に記載の発明において、前記入力整合回路及び前記出力整合回路は、伝送線路と先端開放スタブを2重に配した回路を含むことを特徴として構成する。
【0024】
請求項5に記載の発明によれば、請求項3に記載の発明の効果に加えて、入力整合回路及び出力整合回路は、伝送線路と先端開放スタブを2重に配した回路を含むので、能動素子の周波数特性等に応じた回路定数選択の自由度が上がり、所望の反射係数特性を各周波数帯域で実現することができる。
【0025】
上記課題を解決するため、請求項6に記載の発明は、請求項1乃至請求項5いずれか1項に記載の発明において、前記増幅部の能動素子の接地端子に誘導性素子を付加したことを特徴として構成する。
【0026】
請求項6に記載の発明によれば、請求項1乃至請求項5いずれか1項に記載の発明の効果に加えて、能動素子の接地端子に付加された誘導性素子は増幅部の利得を下げる効果を有し、その効果は高周波になるほど顕著であるため、対象逓倍波成分に対する不要高調波成分の抑圧比を高めることができる。
【0027】
上記課題を解決するため、請求項7に記載の発明は、請求項1又は請求項2に記載の発明において、前記第2の抑圧手段は、カスコード型分布型増幅器であり、前記カスコード型分布型増幅器は、前記対象逓倍波と、前記高逓倍波のうち前記対象逓倍波に最も近似する周波数を有する1の前記高逓倍波と、の間の帯域に位置する遮断周波数を有することを特徴して構成する。
【0028】
請求項7に記載の発明によれば、請求項1又は請求項2に記載の発明の効果に加えて、広帯域に亘って平坦な利得を有し、遮断周波数を超えると利得が急激に減少し、以降十分な損失を有しかつ周波数依存性の少ない安定した減衰器として動作するため、対象逓倍波成分に対し不要高調波成分を広帯域に亘り大きな抑圧比で抑圧することができる。
【0029】
【実施の形態】
以下、図面を参照して本発明の実施の形態について詳細に説明する。なお、以下に説明する実施の形態は、基本波を入力し、2倍波を必要逓倍波として取り出し、基本波及び3倍波以上の不要高調波成分を効果的に抑圧する周波数逓倍器について本発明を適用したものである。
1.第一の実施形態
まず本発明に係る第一の実施形態について図1を用いて説明する。図1は、本発明の第一の実施の形態の周波数逓倍器の構成図である。本実施形態の周波数逓倍器は、逓倍部1、増幅部2、入力端子3、出力端子4とを含んで構成される。
【0030】
前記逓倍部1は、HBT5、入力整合回路6、出力整合回路7、ベースバイアス回路8、コレクタバイアス回路9、高域通過フィルタ10、伝送線路11、直流遮断キャパシタ12と、を含んで構成される。
【0031】
前記ベースバイアス回路8は、インダクタ13a及びベースバイアス端子14aとから構成される。前記コレクタバイアス回路9は、インダクタ13b及びコレクタバイアス端子15aとから構成される。前記高域通過フィルタ10は、容量16、容量17、及びインダクタ18から構成され、第1の抑圧手段として機能する。
【0032】
前記入力整合回路6は、基本波周波数f0及びその周辺の必要帯域において逓倍部1の入力反射係数の絶対値を0.2以下とするような特性を有する。前記出力整合回路7は、2倍波周波数2f0及びその周辺の必要帯域において逓倍部1の出力反射係数の絶対値を0.2以下とするような特性を有する。前記高域通過フィルタ10は、基本波周波数f0及びその周辺の必要帯域の信号を抑圧し、2倍波周波数2f0及びその周辺の必要帯域の信号を低損失で通過させるよう、容量16、容量17、及びインダクタ18の値が設定される。
【0033】
前記増幅部2は、HBT19、入力整合回路20、出力整合回路21、ベースバイアス回路22、コレクタバイアス回路23、直流遮断容量24とを含んでから構成される。前記ベースバイアス回路22は、インダクタ13c及びベースバイアス端子14bとから構成される。前記コレクタバイアス回路23は、インダクタ13d及びコレクタバイアス端子15bと、から構成される。前記入力整合回路20及び前記出力整合回路21は、2倍波周波数2f0及びその周辺の必要帯域において増幅部2の入力及び出力反射係数の絶対値の両方を0.2以下とし且つ、3倍波以上の高調波周波数及びそれらの周辺の必要帯域において増幅部2の入力及び出力反射係数の絶対値の少なくとも一方を0.8以上とするような特性を有する第2の抑圧手段として機能する。
【0034】
次にこの実施の形態の周波数逓倍器の動作について説明する。入力信号である基本波周波数(f0)成分は入力端子3から入力される。この基本波周波数(f0)成分は入力整合回路6を介してHBT5のベース端子に入力され、HBT5の非線型性により対象逓倍波としての2倍波(2f0)成分及び3倍波以上の不要高調波成分(3f0、4f0、・・・)が生成される。したがってHBT5のコレクタ端子からは基本波周波数(f0)成分、2倍波(2f0)成分及び3倍波以上の不要高調波成分(3f0、4f0、・・・)が出力される。
【0035】
これらのうち、基本波周波数(f0)成分は高域通過フィルタ10により抑圧され、2倍波(2f0)成分及び3倍波以上の不要高調波成分(3f0、4f0、・・・)は低損失で高域通過フィルタ10を通過する。この基本波周波数(f0)成分の抑圧は、高域通過フィルタ10が広帯域特性を有するため、広帯域に亘り実現される。通過した2倍波(2f0)成分及び3倍波以上の不要高調波成分(3f0、4f0、・・・)は、出力整合回路7を介して増幅部2へ入力される。
【0036】
増幅部2の入力及び出力反射係数の絶対値は2倍波周波数2f0及びその周辺の必要帯域において0.2以下の値を有する。すなわち、前記周波数帯域において入出力整合がとられているため、2倍波周波数(2f0)成分は広帯域に亘り増幅される。逆に3倍波以上の高調波周波数(3f0、4f0、・・・)及びそれらの周辺の必要帯域においては、増幅部2の入力及び出力反射係数の絶対値の少なくとも一方は0.8以上の値を有するため、増幅部2はこれらの周波数帯域において減衰器として動作する。
【0037】
以上により、出力端子4には2倍波周波数(2f0)成分が出力され、基本波周波数(f0)成分及び3倍波以上の不要高調波成分(3f0、4f0、・・・)は十分に抑圧されることになる。この抑圧作用は、1/4波長線路等を用いた共振回路に依るものでないことから、広帯域に亘り実現される。
2.第二の実施形態
次に本発明に係る第二の実施形態について図2を用いて説明する。図2は、本発明の第二の実施の形態の周波数逓倍器の構成図である。なお図1に示した第一の実施の形態の周波数逓倍器と同一部には同一の符号を付してある。
【0038】
本実施の形態の周波数逓倍器においては、逓倍部1のベースバイアス回路8は、伝送線路25、高周波接地容量26a、ベースバイアス端子14aとから構成され、コレクタバイアス回路9は、伝送線路27a、高周波接地容量26b、コレクタバイアス端子15aとから構成される。
【0039】
また、増幅部1のベースバイアス回路22は、伝送線路27b、高周波接地容量26c、ベースバイアス端子14bとから構成され、コレクタバイアス回路23は、伝送線路27c、高周波接地容量26d、コレクタバイアス端子15bとから構成される。ここで、伝送線路25は基本波周波数f0において1/4波長の電気長を有する。また、伝送線路27a、27b、27cは2倍波周波数2f0において1/4波長の電気長を有する。また高域通過フィルタ10は、容量16、容量17、及び先端短絡スタブ28とから構成される。
【0040】
上述した第一の実施の形態との動作上の相違は、バイアス回路9、22、23が不要高調波成分のうち4倍波の整数倍の周波数成分(4f0、8f0、・・・)の抑圧機能を有することである。この抑圧機能は、共振回路に依るものであり狭帯域でしか実現されない。しかし、第一の実施の形態と同様、4倍波の整数倍の周波数成分(4f0、8f0、・・・)を含む不要高調波成分に対する抑圧機能は増幅部2に依り広帯域に亘って実現されている。したがって、この実施の形態においても、不要高調波成分の抑圧機能が広帯域に亘り実現されることに変りは無い。
3.第三の実施形態
次に本発明に係る第三の実施形態について図3を用いて説明する。図3は、本発明の第三の実施の形態の周波数逓倍器の構成図である。なお図2に示した第二の実施の形態の周波数逓倍器と同一部には同一の符号を付してある。
【0041】
この実施の形態の周波数逓倍器においては、逓倍部1の入力整合回路6が伝送線路29a及び先端開放スタブ30aから構成され、出力整合回路7が伝送線路29b及び先端開放スタブ30bから構成される。
【0042】
増幅部2の入力整合回路20が伝送線路29c及び先端開放スタブ30cから構成され、出力整合回路21が伝送線路29d及び先端開放スタブ30dから構成される。逓倍部1の伝送線路29a、29b、及び先端開放スタブ30a、30bの特性インピーダンスと電気長は、基本波周波数f0及びその周辺の必要帯域における逓倍部1の入力反射係数の絶対値を0.2以下とし、2倍波周波数2f0及びその周辺の必要帯域における逓倍部1の出力反射係数の絶対値を0.2以下とするよう決定される。
【0043】
増幅部2の伝送線路29c、29d、及び先端開放スタブ30c、30dの特性インピーダンスと電気長は、2倍波周波数2f0及びその周辺の必要帯域において増幅部2の入力及び出力反射係数の絶対値の両方を0.2以下とし且つ、3倍波以上の高調波周波数及びその周辺の必要帯域において増幅部2の入力及び出力反射係数の絶対値の少なくとも一方を0.8以上とするよう決定される。
【0044】
この実施の形態の周波数逓倍器の動作についてシミュレーション結果を用いて説明する。なおこの周波数逓倍器は40Gbps光通信システムを想定し設計されたもので、基本波周波数f0は20GHz帯、2倍波周波数2f0は40GHz帯である。2つのクロック信号周波数39.8GHzと43.0GHzを含む広帯域で動作することを目的として設計されている。
【0045】
まず、高域通過フィルタの挿入損失の周波数依存性について図4を用いて説明する。図4は高域通過フィルタの挿入損失の周波数依存性(シミュレーション)を示した図である。
【0046】
図4に示すように、基本波周波数f0=20GHzにおける挿入損失は−69.7dB、2倍波周波数2f0=40GHzにおける挿入損失は−2.0dB、抑圧比は67.7dBと十分な値が得られている。さらに、周辺の周波数帯域においても十分な抑圧比が得られていることが分かる。
【0047】
次に、増幅部2の入力及び出力反射係数について図5及び図6を用いて説明する。図5は増幅部2の入力反射係数を、図6は増幅部2の出力反射係数をそれぞれスミス図表により示したものである。
【0048】
図5及び図6に示すように、2倍波周波数2f0=40GHzにおける入力反射係数の絶対値は0.149、出力反射係数の絶対値は0.075であり、何れも0.2以下と小さい値となっている。また40GHzの周辺の周波数帯においても入力反射係数の絶対値は小さな値に保たれている。すなわち、2倍波周波数2f0及びその周辺の周波数帯に対しては入出力整合がとられており、2倍波周波数成分は広帯域に増幅される。
【0049】
一方、3倍波周波数3f0=60GHzにおける入力反射係数の絶対値は0.979であり十分1に近い。60GHzの周辺の周波数帯においても入力反射係数の絶対値は1に近い値に保たれている。このことは逓倍部1から増幅部2へ入力された3倍波周波数成分のほとんどが広帯域に反射されることを意味している。したがって出力端4へは3倍波周波数成分はほとんど出力されることなく、広帯域に亘って抑圧される。
【0050】
また4倍波周波数4f0=80GHzにおける入力反射係数及び出力反射係数はそれぞれ0.961及び0.966であり何れも1に近い。80GHzの周辺の周波数帯においても入力反射係数の絶対値は1に近い値に保たれている。これは逓倍部1から増幅部2へ入力された4倍波周波数成分のほとんどが反射され、さらに僅かに増幅部2の出力側に漏れ出た4倍波周波数成分も負荷で広帯域に反射されることを意味している。
【0051】
次に増幅部2の入力及び出力反射損失の周波数依存性について図7及び図8を用いて説明する。図7は増幅部2の入力反射損失の周波数依存性を、図8は増幅部2の出力反射損失の周波数依存性を、それぞれ示した図である。これらは図5及び図6で示した事項を別の側面で現したものである。
【0052】
図7及び図8に示すように、2倍波周波数2f0=40GHzにおける入力反射損失は−16.5dB、出力反射損失は−22.5dBであり、何れも周辺の周波数帯を含め小さな値に保たれている。
【0053】
一方、3倍波周波数3f0=60GHzにおける入力反射損失は−0.2dBであり、周辺の周波数帯を含め0dBに近い値に保たれている。また4倍波周波数4f0=80GHzにおける入力及び出力反射損失は何れも−0.3dBであり、周辺の周波数帯を含め0dBに近い値に保たれている。
【0054】
次に増幅部2の利得の周波数依存性について図9を用いて説明する。図9は、増幅部2の利得の周波数依存性を示した図である。
【0055】
図9に示すように、2倍波周波数2f0=40GHzにおける利得は8.4dBであり、40GHzの周辺の周波数帯においてもほぼ同等の利得が保たれている。
【0056】
一方、3倍波周波数3f0=60GHz及び4倍波周波数4f0=80GHzにおける損失は28dB及び41dBであり、それぞれの周辺の周波数帯を含め大きな損失が保たれていることがわかる。つまり、2倍波周波数(2f0=40GHz)成分に対して、3倍波周波数(3f0=60GHz)成分及び4倍波周波数(4f0=80GHz)成分はそれぞれ36.4dB、49.4dBの抑圧比で抑圧される。これらの抑圧比は、それぞれの周辺の周波数帯においても同等の値が保たれている。
【0057】
図9に示した増幅部2の周波数特性は、増幅部2の入出力反射係数が各周波数帯において図5乃至図8に示したような所望の値となるよう定数を設定した入力整合回路20及び出力整合21を付加した結果である。
【0058】
次に本実施形態の周波数逓倍器の大信号特性について図10を用いて説明する。図10は、図3に示した周波数逓倍器についてハーモニック・バランス法により計算した大信号特性であり、出力端子4における出力電圧の2倍波周波数(2f0)成分の、入力周波数(基本波周波数f0)依存性を示している。
【0059】
図10に示すように、入力端子3から入力される入力電圧は800mVp−pとしている。2f0=39.8GHzと43.0GHzを含む広い周波数帯域で2倍波出力が得られていることが分かる。
【0060】
また図11は、図10同様、本実施形態に係る周波数逓倍器についてハーモニック・バランス法により計算した大信号特性である。出力端子4における出力電圧の基本波(f0)及び不要高調波(3f0、4f0)成分の2倍波周波数(2f0)成分に対する抑圧比の、入力周波数(基本波周波数f0)依存性を示している。簡単のため5倍波以上の不要高調波成分を省略したが、それらの成分は示した周波数範囲で−30dB以下に抑圧されている。図11に示したように、39.8GHzと43.0GHzを含む広い周波数帯域で、基本波及び不要高調波成分が十分抑圧されていることが分かる。
4.第四の実施形態
次に本発明に係る第四の実施形態について図12を用いて説明する。図12は、本発明の第四の実施の形態の周波数逓倍器の構成図である。なお図3に示した第三の実施の形態の周波数逓倍器と同一部には同一の符号を付してある。
【0061】
図12に示すように、この実施の形態の周波数逓倍器においては、増幅部2の入力整合回路を、伝送線路29c、31a、先端開放スタブ30c、32aにより構成している。また増幅部2の出力整合回路を、伝送線路29d、31b、先端開放スタブ30d、32bにより構成している。
【0062】
図3に示した第三の実施の形態においては、本実施形態に比較し単純な構成の整合回路で各周波数帯域における所望の反射係数を実現できたが、能動素子の周波数特性等によっては所望の反射係数特性を各周波数帯域で同時に実現することが困難な場合も想定される。そのような場合には、例えば本実施形態のように2重スタブ構造とすることにより回路定数選択の自由度を上げることで対応することが可能である。
【0063】
なお本形態では、伝送線路と先端開放スタブで構成された2重スタブ構造を一例として示したが、より自由度の高い様々な整合回路形式が可能であることは言うまでもない。
5.第五の実施形態
次に本発明に係る第五の実施形態について図13を用いて説明する。図13は、本発明の第五の実施の形態の周波数逓倍器の構成図である。なお図3に示した第三の実施の形態の周波数逓倍器と同一部には同一の符号を付してある。
【0064】
図13に示すように、この実施の形態の周波数逓倍器においては、HBT19のエミッタ端子に誘導性の先端短絡スタブ33を誘導性素子として付加している。
【0065】
この誘導性の先端短絡スタブ33は増幅部2の利得を下げる効果を有し、その効果は高周波になる程顕著となる。したがって、誘導性の先端短絡スタブ33を付加することにより、2倍波成分に対する不要高調波成分の抑圧比を高める効果が得られる。
【0066】
なお、誘導性素子は、先端短絡スタブ33に限るものではなく、他端を接地したインダクタを付加しても同様の効果が得られる。
6.第六の実施形態
次に本発明に係る第六の実施形態について図14を用いて説明する。図14は、本発明の第六の実施の形態の周波数逓倍器の構成図である。なお図3に示した第三の実施の形態の周波数逓倍器と同一部には同一の符号を付してある。
【0067】
図14に示すようにこの実施の形態の周波数逓倍器においては、逓倍部1における第1の抑圧手段としての高域通過フィルタ10を有し、増幅部2においてはカスコード型分布型増幅器を有して構成している。
【0068】
本形態におけるカスコード型分布型増幅器は、HBT34とHBT35をカスコード接続し構成したHBTカスコード対36を用いたカスコード型の3段構成の分布型増幅器であり、第2の抑圧手段として機能する。HBT34のベース端子には、終端抵抗43を介してベースバイアス端子40より直流電源が供給される。HBT35のコレクタ端子には、終端抵抗43を介してコレクタバイアス端子41より直流電源が供給される。HBT35のベース端子には、終端抵抗43を介してカスコードバイアス端子42より直流電源が供給される。HBT35のベース端子は、高周波接地容量44を介して高周波的に接地されている。HBT34及びHBT35の寄生リアクタンスと高インピーダンス伝送線路37及び38を組み合わせてカットオフ周波数の高い、信号源インピーダンス及び負荷インピーダンスに等しい特性インピーダンスを有する伝送線路を形成している。
【0069】
このような構成の増幅器は、広帯域にわたって平坦な利得を有し、且つ遮断周波数を越えると利得が急激に減少し、以降十分な損失を有し且つ周波数依存性の少ない安定した減衰器として動作する特徴を有する。
【0070】
したがって、遮断周波数を2倍波周波数以上3倍波周波数以下に設定することにより、2倍波周波数成分に対し不要高調波成分を、広帯域に亘り大きな抑圧比で抑圧することが可能になる。即ちこのような構成の増幅器で増幅部2を構成することは、広帯域で不要高調波成分の抑圧比の大きい周波数逓倍器を実現する効果を有する。また、このような構成の増幅器は、上記実施の形態1乃至5に示した構成の増幅器に比較し一般に小型であるため、周波数逓倍器全体を小型化できる効果をも有する。
【0071】
なお、以上の実施の形態1乃至6においては、基本素子としてヘテロ接合バイポーラトランジスタHBTを用いているが、本発明はこれに限るものではなく、MESFET(Metal Semiconductor Field Effect Transistor)やHEMT(High Electron Mobility Transistor)等のFETや、シリコンバイポ−ラトランジスタ等、如何なる種類のデバイスを用いた回路に適用可能であることは言うまでもない。
【0072】
さらに、以上の実施の形態1乃至6においては、基本周波数を2倍波周波数に変換する回路について説明したが、本発明は2倍波周波数に変換する場合に限るものではなく、基本周波数をn倍波周波数に変換する一般的なn逓倍器として適用可能であることは言うまでもない。その際には高域通過フィルタ10は基本波及び逓倍波のうちn逓倍波周波数に満たない周波数を有する低逓倍波を、必要帯域に亘り抑圧するように設定される。
【0073】
【発明の効果】
以上説明したように本発明は、周波数逓倍器を逓倍部と増幅部とから構成し、前記逓倍部には必要帯域に亘り基本波及び不要な低逓倍波を抑圧し対象逓倍波を通過させる高域通過フィルタを配し、且つ、前記増幅部においては、必要帯域に亘り対象逓倍波を増幅し不要な高逓倍波を減衰させる周波数特性を1/4波長線路等を用いた共振回路に依らずに実現することにより、広帯域に亘る基本波及び不要高調波成分の抑圧を可能にする効果を有する。
【図面の簡単な説明】
【図1】本発明の第一の実施の形態の周波数逓倍器の構成図である。
【図2】本発明の第二の実施の形態の周波数逓倍器の構成図である。
【図3】本発明の第三の実施の形態の周波数逓倍器の構成図である。
【図4】本発明の第三の実施の形態における高域通過フィルタ10の挿入損失の周波数依存性(シミュレーション)を示した図である。
【図5】本発明の第三の実施の形態における増幅部2の入力反射係数を示した図である。
【図6】本発明の第三の実施の形態における増幅部2の出力反射係数を示した図である。
【図7】本発明の第三の実施の形態における増幅部2の入力反射損失の周波数依存性を示した図である。
【図8】本発明の第三の実施の形態における増幅部2の出力反射損失の周波数依存性を示した図である。
【図9】本発明の第三の実施の形態における増幅部2の利得の周波数依存性を示した図である。
【図10】本発明の第三の実施の形態における出力端子4における出力電圧の2倍波周波数成分の入力周波数依存性を示した図である。
【図11】本発明の第三の実施の形態における出力端子4における出力電圧の基本波及び不要高調波成分の2倍波周波数成分に対する抑圧比の入力周波数依存性を示した図である。
【図12】本発明の第四の実施の形態の周波数逓倍器の構成図である。
【図13】本発明の第五の実施の形態の周波数逓倍器の構成図である。
【図14】本発明の第六の実施の形態の周波数逓倍器の構成図である。
【図15】従来の周波数逓倍器を説明するための回路図である。
【図16】従来の周波数逓倍器を説明するための回路図である。
【図17】従来の周波数逓倍器を説明するための回路図である。
【符号の説明】
1・・・逓倍部
2・・・増幅部
3・・・入力端子
4・・・出力端子
5・・・ヘテロ接合バイポーラトランジスタ(HBT)
6・・・入力整合回路
7・・・出力整合回路
8・・・ベースバイアス回路
9・・・コレクタバイアス回路
10・・・高域通過フィイルタ
11・・・伝送線路
12・・・直流遮断容量
13a、13b、13c、13d・・・インダクタ
14a、14b・・・ベースバイアス端子
15a、15b・・・コレクタバイアス端子
16・・・容量
17・・・容量
18・・・インダクタ
19・・・ヘテロ接合バイポーラトランジスタ(HBT)
20・・・入力整合回路
21・・・出力整合回路
22・・・ベースバイアス回路
23・・・コレクタバイアス回路
24・・・直流遮断容量
25・・・伝送線路
26a、26b、26c、26d・・・高周波接地容量
27a、27b、27c・・・伝送線路
28・・・先端短絡スタブ
29a、29b、29c、29d・・・伝送線路
30a、30b、30c、30d・・・先端開放スタブ
31a、31b・・・伝送線路
32a、32b・・・先端開放スタブ
33・・・先端短絡スタブ
34、35・・・ヘテロ接合バイポーラトランジスタ(HBT)
36・・・HBTカスコード対
37・・・出力側高インピーダンス伝送線路
38・・・入力側高インピーダンス伝送線路
39・・・伝送線路
40・・・ベースバイアス端子
41・・・コレクタバイアス端子
42・・・カスコードバイアス端子
43・・・終端抵抗
44・・・高周波接地容量
45・・・入力端子
46・・・出力端子
47・・・ヘテロ接合バイポーラトランジスタ(HBT)
48・・・入力整合回路
49・・・出力整合回路
50・・・ベースバイアス回路
51・・・コレクタバイアス回路
52・・・直流遮断容量
53・・・ベースバイアス端子
54・・コレクタバイアス端子
55・・・直流遮断容量
56・・・伝送線路
57a、57b・・・高周波接地容量
58・・・伝送線路
59a、59b・・・伝送線路
60a、60b・・・先端開放スタブ
61・・・先端開放スタブ
62・・・帯域通過フィルタ
63・・・逓倍部
64・・・増幅部
65・・・入力端子
66・・・出力端子
67・・・高域通過フィイルタ
68・・・基本波整合回路
69、70・・・GaAs FET(GaAs電界効果トランジスタ)
71a、71b・・・インダクタ
72・・・キャパシタ
73・・・DCカット(分布定数形直流電圧阻止回路)
74a、74b・・・インダクタ
75a、75b・・・先端開放スタブ
76a、76b・・・開放スタブ用電源端子
Claims (7)
- 基本波を入力し、入力された前記基本波の逓倍波を生成する逓倍部と、
前記逓倍波のうち、あらかじめ設定された周波数を有する対象逓倍波を増幅し出力する増幅部と、
を有する周波数逓倍器において、
前記逓倍部は、前記基本波と、前記逓倍波のうち前記対象逓倍波の周波数に満たない周波数を有する低逓倍波を、必要帯域に亘り抑圧する第1の抑圧手段を備え、
前記増幅部は、前記逓倍波のうち前記対象逓倍波の周波数を超える周波数を有する高逓倍波を、必要帯域に亘り抑圧する第2の抑圧手段を備えることを特徴とする周波数逓倍器。 - 前記第1の抑圧手段は、高域通過フィルタであることを特徴とする請求項1に記載の周波数逓倍器。
- 前記第2の抑圧手段は、
前記対象逓倍波の周波数及びその周辺の必要帯域における入力反射係数及び出力反射係数の絶対値がそれぞれ0.2以下であり、
前記高逓倍波の周波数及びその周辺の必要帯域における入力反射係数及び出力反射係数の絶対値の少なくともいずれか一方が0.8以上となる入力整合回路及び出力整合回路であることを特徴とする請求項1又は請求項2に記載の周波数逓倍器。 - 前記入力整合回路及び前記出力整合回路は、伝送線路と先端開放スタブを配した回路を含むことを特徴とする請求項3に記載の周波数逓倍器。
- 前記入力整合回路及び前記出力整合回路は、伝送線路と先端開放スタブを2重に配した回路を含むことを特徴とする請求項3に記載の周波数逓倍器。
- 前記増幅部の能動素子の接地端子に誘導性素子を付加したことを特徴とする請求項1乃至請求項5いずれか1項に記載の周波数逓倍器。
- 前記第2の抑圧手段は、カスコード型分布型増幅器であり、前記カスコード型分布型増幅器は、
前記対象逓倍波と、前記高逓倍波のうち前記対象逓倍波に最も近似する周波数を有する1の前記高逓倍波と、の間の帯域に位置する遮断周波数を有することを特徴とする請求項1又は請求項2に記載の周波数逓倍器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002243226A JP2004088203A (ja) | 2002-08-23 | 2002-08-23 | 周波数逓倍器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002243226A JP2004088203A (ja) | 2002-08-23 | 2002-08-23 | 周波数逓倍器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004088203A true JP2004088203A (ja) | 2004-03-18 |
Family
ID=32052034
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002243226A Pending JP2004088203A (ja) | 2002-08-23 | 2002-08-23 | 周波数逓倍器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004088203A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007158803A (ja) * | 2005-12-06 | 2007-06-21 | Sharp Corp | 周波数逓倍器および無線通信装置 |
WO2016041575A1 (en) * | 2014-09-16 | 2016-03-24 | Telefonaktiebolaget L M Ericsson (Publ) | A power efficient frequency multiplier |
JP2017098664A (ja) * | 2015-11-19 | 2017-06-01 | 三菱電機株式会社 | 周波数逓倍器 |
-
2002
- 2002-08-23 JP JP2002243226A patent/JP2004088203A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007158803A (ja) * | 2005-12-06 | 2007-06-21 | Sharp Corp | 周波数逓倍器および無線通信装置 |
WO2016041575A1 (en) * | 2014-09-16 | 2016-03-24 | Telefonaktiebolaget L M Ericsson (Publ) | A power efficient frequency multiplier |
JP2017098664A (ja) * | 2015-11-19 | 2017-06-01 | 三菱電機株式会社 | 周波数逓倍器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6320462B1 (en) | Amplifier circuit | |
JP5512731B2 (ja) | 2段のマイクロ波のe級電力増幅器 | |
Kang et al. | Design of bandwidth-enhanced Doherty power amplifiers for handset applications | |
US7567128B2 (en) | Power amplifier suppressing radiation of second harmonic over wide frequency band | |
TWI548208B (zh) | 功率放大器以及使用主動與被動元件的線性化技術 | |
US20060238269A1 (en) | Reflection loss suppression circuit | |
WO2015069426A1 (en) | A quasi-doherty architecture amplifier and method | |
JP2001111362A (ja) | 高調波処理回路及びそれを用いた高電力効率増幅回路 | |
CN110808716A (zh) | 一种Doherty射频功率放大器及其输出匹配网络结构 | |
US6198365B1 (en) | Frequency multiplier capable of taking out efficiently and stably harmonics higher than fourth order | |
JPWO2004013928A1 (ja) | 伝送線路及び半導体集積回路装置 | |
JP3439344B2 (ja) | 半導体増幅器 | |
JP2004088203A (ja) | 周波数逓倍器 | |
WO2019215849A1 (ja) | 分布型増幅器 | |
JP2722054B2 (ja) | 増幅器 | |
JP3231449B2 (ja) | マイクロ波回路 | |
JPH11234063A (ja) | 高周波用増幅器 | |
Itoh et al. | A 4 to 25 GHz 0.5 W monolithic lossy match amplifier | |
JP2008236354A (ja) | 増幅器 | |
Wang et al. | 4 w, 7-12 GHz, compact CB HBT MMIC power amplifier | |
JP2006093857A (ja) | 歪補償回路 | |
Abdrahman et al. | Design of a 10W, highly linear, ultra wideband power amplifier based on GaN HEMT | |
Li et al. | A 8–12 GHz power amplifier with high out-of-band rejection | |
CN117155316B (zh) | 用于氮化镓材料制作的单片微波集成电路中的功率放大器 | |
US20230092413A1 (en) | Radiofrequency amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20031107 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040427 |
|
A977 | Report on retrieval |
Effective date: 20060403 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
A02 | Decision of refusal |
Effective date: 20061107 Free format text: JAPANESE INTERMEDIATE CODE: A02 |