JP2004082651A

JP2004082651A - Light emitting element array chip and its manufacturing method

Info

Publication number: JP2004082651A
Application number: JP2002249987A
Authority: JP
Inventors: Shunsuke Otsuka; 大塚　俊介
Original assignee: Nippon Sheet Glass Co Ltd
Current assignee: Nippon Sheet Glass Co Ltd
Priority date: 2002-08-29
Filing date: 2002-08-29
Publication date: 2004-03-18

Abstract

<P>PROBLEM TO BE SOLVED: To reduce a variation of an emission quantity of light in a light emitting element chip. <P>SOLUTION: A dummy light emitting element L<SB>D</SB>is arranged at a region more outside than both end light emitting elements L<SB>1</SB>and L<SB>128</SB>used as light emitting elements. The dummy light emitting element L<SB>D</SB>is constructed in the same structure as that of the other light emitting elements L<SB>1</SB>-L<SB>128</SB>. By this structure, connecting parts of both end light emitting elements to be actually used as light emitting elements to anode electrodes can be formed by patterning without breaking the pattern continuity, so that connecting parts at all light emitting elements to be used can be made uniform in dimensions. Since connecting parts which partly block light emitting regions can be uniformed in dimensions at all light emitting elements, and emission areas of the light emitting regions can be made uniform, a good SLED chip without any variation of the emission quantity of light can be manufactured accordingly. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、発光素子アレイチップおよびその製造方法、特に、１チップ内で発光素子の発光光量のばらつきを低減した発光素子アレイチップおよびその製造方法を提供することにある。
【０００２】
【従来の技術】
多数個の発光素子を同一基板上に集積した発光素子アレイは、その駆動用ＩＣと組み合わせて光プリンタヘッド等の書込み用光源として利用されている。本出願人は発光素子アレイの構成要素としてｐｎｐｎ構造を持つ発光サイリスタに注目し、発光素子の自己走査が実現できることを既に特許出願（特開平１−２３８９６２号公報、特開平２−１４５８４号公報、特開平２−９２６５０号公報、特開平２−９２６５１号公報）し、光プリンタヘッド用光源として実装上簡便となること、発光素子ピッチを細かくできること、コンパクトな自己走査型発光素子アレイ（Ｓｅｌｆ−ｓｃａｎｎｉｎｇ　ｔｙｐｅ　Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ　Ｄｅｖｉｃｅ：ＳＬＥＤ）を作製できること等を示した。
【０００３】
さらに本出願人は、転送素子アレイをシフト部として、発光部である発光素子アレイと分離した構造の自己走査型発光素子アレイを提案している（特開平２−２６３６６８号）。
【０００４】
図１に、この自己走査型発光素子アレイの等価回路図を示す。この自己走査型発光素子アレイは、転送素子Ｔ_１　，Ｔ_２　，Ｔ_３　，…、書込み用発光素子Ｌ_１　，Ｌ_２　，Ｌ_３　，…からなる。シフト部の構成は、ダイオード接続を用いている。Ｖ_ＧＫは電源（通常５Ｖ）であり、電源ライン６から各負荷抵抗Ｒ_Ｌ　を経て各転送素子のゲート電極Ｇ_１　，Ｇ_２　，Ｇ_３　，…に接続されている。また、転送素子のゲート電極Ｇ_１　，Ｇ_２　，Ｇ_３　，…は、書込み用発光素子のゲート電極にも接続される。転送素子Ｔ_１　のゲート電極にはスタートパルスφ_Ｓ　が加えられ、転送素子のアノード電極には、交互に転送用クロックパルスφ１，φ２が加えられる。これらクロックパルスは、クロックパルスライン２，４（φ１ライン２，φ２ライン４）を経て供給される。書込み用発光素子のアノード電極には、信号ライン（φ_Ｉ　ライン）８を経て、書込み信号φ_Ｉ　が加えられている。
【０００５】
動作を簡単に説明する。まず転送用クロックパルスφ１の電圧がハイレベルで転送素子Ｔ_２　がオン状態であるとする。このとき、ゲート電極Ｇ_２　の電位はＶ_ＧＫの５Ｖからほぼ０Ｖにまで低下する。この電位降下の影響はダイオードＤ_２　によってゲート電極Ｇ_３　に伝えられ、その電位を約１Ｖに（ダイオードＤ_２　の順方向立上り電圧（拡散電位に等しい））に設定する。しかし、ダイオードＤ_１　は逆バイアス状態であるためゲート電極Ｇ_１　への電位の接続は行われず、ゲート電極Ｇ_１　の電位は５Ｖのままとなる。発光サイリスタのオン電位は、ゲート電極電位＋ｐｎ接合の拡散電位（約１Ｖ）で近似されるから、次の転送用クロックパルスφ２のＨレベル電圧は約２Ｖ（転送素子Ｔ_３　をオンさせるために必要な電圧）以上でありかつ約４Ｖ（転送素子Ｔ_５　をオンさせるために必要な電圧）以下に設定しておけば転送素子Ｔ_３　のみがオンし、これ以外の転送素子はオフのままにすることができる。従って２本の転送用クロックパルスでオン状態が転送されることになる。
【０００６】
スタートパルスφ_Ｓ　は、このような転送動作を開始させるためのパルスであり、スタートパルスφ_Ｓ　をＬレベル（約０Ｖ）にすると同時に転送用クロックパルスφ２をＨレベル（約２〜約４Ｖ）とし、転送素子Ｔ_１　をオンさせる。その後すぐ、スタートパルスφ_Ｓ　はＨレベルに戻される。
【０００７】
いま、転送素子Ｔ_２　がオン状態にあるとすると、ゲート電極Ｇ_２　の電位は、Ｖ_ＧＫ（ここでは５ボルトと想定する）より低下し、ほぼ０Ｖとなる。したがって、書込み信号φ_Ｉ　の電圧が、ｐｎ接合の拡散電位（約１Ｖ）以上であれば、発光素子Ｌ_２　を発光状態とすることができる。
【０００８】
これに対し、ゲート電極Ｇ_１　は約５Ｖであり、ゲート電極Ｇ_３　は約１Ｖとなる。したがって、発光素子Ｌ_１　の書込み電圧は約６Ｖ、発光素子Ｌ_３　の書込み電圧は約２Ｖとなる。これから、発光素子Ｌ_２　のみに書き込める書込み信号φ_Ｉ　の電圧は、１〜２Ｖの範囲となる。発光素子Ｌ_２　がオン、すなわち発光状態に入ると、発光強度は書込み信号φ_Ｉ　に流す電流量で決められ、任意の強度にて画像書込みが可能となる。また、発光状態を次の発光素子に転送するためには、書込み信号φ_Ｉ　ラインの電圧を一度０Ｖまでおとし、発光している発光素子をいったんオフにしておく必要がある。
【０００９】
このような自己走査型発光素子アレイ（ＳＬＥＤ）は、例えば６００ｄｐｉ／１２８発光素子のＳＬＥＤチップを、複数個並べることによって作製される。このようなＳＬＥＤチップは、ウェハ上に作製され、ダイシングすることにより得られる。
【００１０】
図２は、ＳＬＥＤチップ１００の発光素子，転送素子，配線，ボンディングパッドを示す部分平面図である。なお、図２は図面を簡単にするため簡略化して示してある。ＳＬＥＤチップ１００には、ｎ形半導体基板上に積層されたｐｎｐｎ構造の島１０が多数個一列に配列されている。１個の島には、１個の発光素子Ｌと１個の転送素子Ｔとが形成されている。各発光素子の最上層のｐ形半導体層上には、アノード電極が設けられている。アノード電極の周辺部は、発光領域を形成している。アノード電極には、信号ライン（φ_Ｉ　ライン）８から書込み信号φ_Ｉ　が供給される。アノード電極は、発光素子の発光領域のほぼ中央にあるので、デバイスのデザイン上、φ_Ｉ　ライン８から直角方向に接続部２０が発光領域上を延び、この接続部がアノード電極に接続される。本実施例では、接続部２０は、図２からわかるように、信号ライン８から延びる三角形状部分と、この三角形状部分の頂点から延びる矩形状部分とからなる。
【００１１】
また、奇数番の転送素子Ｔ_１　，Ｔ_３　，…のアノード電極には、φ２ライン４からクロックパルスφ２が、偶数番の転送素子Ｔ_２　，Ｔ_４　，…のアノード電極には、φ１ライン２からクロックパルスφ１が供給される。なお、図中１２，１４，１６，１８は、各ラインのボンディングパッドを示している。
【００１２】
【発明が解決しようとする課題】
以上のような構成のＳＬＥＤチップには、次のような問題点があった。すなわち、ＳＬＥＤチップ内の両端の発光素子（１２８発光素子の場合、発光素子Ｌ_１　とＬ_１２８　）の発光光量が他の発光素子の発光光量に比べて減少する。これが原因で、チップ内の発光光量のばらつき特性を劣化させていた。図３は、全ての発光素子が同一構造の従来型ＳＬＥＤチップの１２８発光素子の発光特性を示している。横軸は発光素子番号（１〜１２８）を、縦軸は各発光素子の発光光量の変動を示す。別ロットの５ウェハからそれぞれ１０チップを取り出し、測定して平均したデータである。この発光特性から、両端の発光素子Ｌ_１　，Ｌ_１２８　の発光光量が低下していることがわかる。
【００１３】
このように、両端の発光素子の発光光量が減少する原因は、発光領域を一部遮蔽することになる、信号用配線（φ_Ｉ　ライン）８から延びる接続部２０の寸法が、ウェットエッチング工程の際、両端の発光素子で大きく形成されるためである。
【００１４】
ＳＬＥＤチップの配線（ボンディングパッド１２，１４，１６，１８，ライン２，４，６，８，接続部２０を含む）は、材質がアルミニウムを母材としており、アルミニウムを成膜後にフォトリソグラフィ工程およびウェットエッチング工程によって、配線パターンを形成している。両端の発光素子は、パターンの連続性が途切れる部分であり、発光素子周囲の配線材料のエッチング量や、エッチング中に発生する反応ガスの量的状況が変化する部分である。
【００１５】
両端以外の発光素子には、必ずその両側に別の発光素子が存在するが、両端に位置する発光素子は、その片側の領域（図２に点線で囲った領域２２で示す）には発光素子は存在しない。これは、両端の発光素子近傍では、その片側の領域２２には接続部２０を形成する必要がなく、片側領域２２ではエッチングすべき配線材料の量が相対的に多くなることを意味する。エッチングすべき配線材料の量が相対的に多いことは、被エッチング物の周囲のエッチング液の能力は相対的に低くなる。従って、両端の発光素子の接続部の寸法は、エッチングが抑制される結果、他の発光素子の接続部の寸法よりも大きくなり、他の発光素子に比べて発光領域を多く遮蔽するので発光光量が低くなることになる。
【００１６】
また、エッチング液として燐酸系の薬液を使用すると、配線母材であるアルミニウムをエッチングする際に水素ガスが発生する。この水素ガスは、エッチング液の被エッチング材料であるアルミニウムへの供給を阻害するものである。上記のように両端の発光素子の片側の領域２２では、エッチングすべき配線材料の量が相対的に多いため、これに伴い発生する水素ガスも多く、エッチングを阻害する効果が大きくなる。従って、両端の発光素子の接続部寸法はそれ以外の部分の発光素子の接続部寸法よりも大きくなり、発光領域からの光の光量が低くなる。
【００１７】
更に、両端の発光素子は、デバイス回路上から見ても連続性が途切れる部分である。一般に、ウェットエッチングでは、エッチング液と被エッチング物との組成の違いから電気化学的作用を受けて、部分的なエッチング速度の違いとして影響が現れる。ＳＬＥＤチップも例外ではなく、両端の発光素子から見た回路構成は、それ以外の発光素子から見た回路構成と異なる。デバイスは、半導体層，絶縁層，配線層など、多種材料から構成されており、ウェットエッチング液中において両端の発光素子のエッチング速度を変動させる電気化学作用が発生していると考えられる。エッチング速度を促進させる場合もあれば、抑制する場合もある。いずれの場合も、両端の発光素子の接続部寸法を、それ以外の部分の発光素子の接続部寸法と異ならせることにつながり、アレイ内での発光光量ばらつきを大きくする原因となるものである。
【００１８】
上記のようにチップ両端の発光素子では、パターン形成時において配線寸法を大きくする作用と小さくする作用が混在しており、両端以外の発光素子の接続部と同一の寸法を形成して発光光量のばらつき特性の良好なチップを作製することが困難であった。
【００１９】
本発明は、このような従来の問題点に着目してなされたもので、その目的は、発光素子チップ内の両端の発光素子を含めた全ての発光素子で、発光領域を一部遮蔽することになる信号用の接続部寸法を同一に形成する技術を提供することにより、チップ内発光光量のばらつきを低減することにある。
【００２０】
【課題を解決するための手段】
本発明は、直線状に配列された複数の発光素子と、少なくとも１本の信号ラインと、各発光素子の発光領域内に設けられた電極へ、前記信号ラインから発光のための信号を供給する接続部とを備える発光素子アレイチップの製造方法であって、前記直線状に配列された複数の発光素子を作製する際に、両端の発光素子の外側領域に、少なくとも１個のダミー発光素子をそれぞれ同時に作製する工程と、前記信号ラインと、前記複数の発光素子およびダミー発光素子の各電極への接続部とを、リソグラフィおよびウェットエッチングによって作製する工程とを含む。
【００２１】
この製造方法においては、前記ダミー発光素子の電極への各接続部の形状は、前記複数の発光素子の電極への複数の接続部の繰り返し連続性を保持するような形状とする。
【００２２】
このようなダミー発光素子を設ける構造にすると、発光素子として実際に使用する両端発光素子は、パターンの連続性が途切れずにパターニング形成できるようになるため、発光素子と使用する全ての発光素子での接続部形状を均一に揃えることができる。
【００２３】
また、本発明は、このような製造方法によって製造された発光素子アレイチップであって、直線状に配列され、実際に使用される複数の発光素子と、前記複数の発光素子のうちの両端の発光素子の外側領域にそれぞれ設けられた少なくとも１個のダミー発光素子と、前記複数の発光素子およびダミー発光素子の各発光素子の発光領域内に設けられた各電極へ、前記信号ラインから発光のための信号を供給する接続部とを備える。
【００２４】
【発明の実施の形態】
【第１の実施例】
図４は、本発明の第１の実施例である１２８発光素子ＳＬＥＤチップ２００の部分平面図である。このＳＬＥＤチップでは、発光素子として使用する両端発光素子Ｌ_１　，Ｌ_１２８　の更に外側領域に、通常は使用しない発光素子（ダミー発光素子）を配置する構造とした。
【００２５】
図４は、ＳＬＥＤチップ２００の片側部分のみを示しており、発光素子Ｌ_１　の外側領域に設けられたダミー発光素子をＬ_Ｄ　で示している。ダミー発光素子Ｌ_Ｄ　の構造は、他の発光素子Ｌ_１　〜Ｌ_１２８　と同一構造とした。その他の構造は、図２のＳＬＥＤチップ１００と同じであり、同一の要素には、同一の参照番号を付して示している。
【００２６】
従来のＳＬＥＤチップは、図２に示したように、チップの両端部にボンディングパッドが設けられているので、ボンディングパッドの周囲にはスペースが空いており、このスペースにダミー発光素子Ｌ_Ｄ　を設けることができる。したがって、ダミー発光素子を設けても、チップ寸法は増大しない。
【００２７】
本実施例のＳＬＥＤチップ２００の作製は、図２に示した従来のＳＬＥＤチップ１００と同じであり、配線パターン（ボンディングパッド，ライン，接続部を含む）の形成は、アルミニウムを全面に付着し、フォトリソグラフィおよびエッチングにより行う。フォトリソグラフィ工程およびエッチング工程は、従来のＳＬＥＤチップを作製する場合と同一の条件とし、フォトリソグラフィ工程で用いるフォトマスクのみを変えた。ダミー発光素子Ｌ_Ｄ　のアノード電極への接続部の形状は、使用される発光素子Ｌ_１　〜Ｌ_１２８　のアノード電極への接続部の形状と同一とした。
【００２８】
図５は、ダミー発光素子を設けて作製したＳＬＥＤチップ２００の発光特性を示している。別ロットの５ウェハからそれぞれ１０チップを取り出し、測定して平均したデータである。図３のデータでは両端の発光素子Ｌ_１　，Ｌ_１２８　の光量が低下しているのに対して、図５のデータではダミー発光素子を除いた両端の発光素子の光量の低下が見られず、ダミー発光素子配置の効果を確認できた。
【００２９】
本実施例のように、両端発光素子の外側領域に、実際には使用しない発光素子（ダミー発光素子）を形成する構造にすると、発光素子として実際に使用する両端発光素子のアノード電極への接続部は、パターンの連続性が途切れずにパターニング形成できるようになるため、使用するすべての発光素子での接続部の寸法を均一に揃えることができる。このように全発光素子において、発光領域を一部遮蔽する接続部の寸法を均一にすることができ、発光領域の発光面積を均一に揃えることができるため、発光光量のばらつきのない良好なＳＬＥＤチップを作製できた。
【００３０】
本実施例のＳＬＥＤチップを用いて、光プリンタヘッドの光源を作製するには、本実施例によるＳＬＥＤチップを千鳥配置で配列して、隣接するＬＥＤチップ間で発光素子の配列ピッチが揃うようにすればよい。
【００３１】
【第２実施例】
第１の実施例では、１本の信号ラインから、すべての発光素子のアノード電極へ各接続部２０が延びているが、２本の信号ラインを平行に設け、奇数番目の発光素子のアノード電極と、偶数番目の発光素子のアノード電極へは、別々の信号ラインから接続部を延ばすようにしてもよい。
【００３２】
このような場合のＳＬＥＤチップの両端部にダミー発光素子を設けた例を、図６に示す。２本の信号ラインを、８１，８２で示す。２本の信号ライン８１，８２からは、発光素子Ｌ_１　〜Ｌ_１２８　のアノード電極に向けて、接続部２０が交互に延びている。
【００３３】
このように、発光素子のアノード電極への接続部２０が、繰り返し連続して配列されているので、この繰り返し連続性を保持するように、ダミー発光素子への接続部を形成するとよい。
【００３４】
１２８個の発光素子を有するＳＬＥＤチップを形成する場合、第１番目の発光素子Ｌ_１　の外側領域に形成するダミー発光素子Ｌ_Ｄ　のアノード電極には、偶数番目の発光素子が接続される信号ライン８２から接続部を延ばし、第１２８番目の発光素子Ｌ_１２８　の外側領域に形成するダミー発光素子Ｌ_Ｄ　のアノード電極には、奇数番目の発光素子が接続される信号ライン８１から接続部を延ばす。
【００３５】
このように、ダミー発光素子のアノード電極への接続部、および使用される発光素子のアノード電極への接続部が繰り返し連続性を保ってダミー発光素子への接続部が形成されるように、アルミニウムを全面に付着した後、フォトリソグラフィ工程およびウェットエッチング工程を行う。その結果、両端の発光素子Ｌ_１　，Ｌ_１２８　のアノード電極への接続部の寸法は大きくならない。したがって、発光領域の発光面積を均一に揃えることができるため、発光光量のばらつきのない良好なＳＬＥＤチップを作製できた。
【００３６】
【第３の実施例】
第２の実施例では、接続部２０の形状がすべて同じであった。次に、信号ライン８１から延びる接続部の形状と、信号ライン８２から延びる接続部の形状とが異なる場合の例を説明する。この場合においても、第２の実施例と同様に、接続部の繰り返し連続性を保持するようにダミー発光素子のアノード電極への接続部を形成するとよい。
【００３７】
図７は、このようにした第３の実施例のＳＬＥＤチップを示す。信号ライン８１から延びる接続部２０ａは矩形状であり、信号ライン８２から延びる接続部２０ｂは図４，図６で示したものと同じ形状であるとする。したがって、接続部は、２０ａ，２０ｂが繰り返し連続している。このような場合、発光素子Ｌ_１　の外側の領域に形成されるダミー発光素子Ｌ_Ｄ　への接続部は、信号ライン８２から延びる接続部と同じ形状のものとする。また、発光素子Ｌ_１２８　の外側の領域に形成されるダミー発光素子Ｌ_Ｄ　への接続部は、信号ライン８１から延びる接続部と同じ形状のものとする。
【００３８】
このように、ダミー発光素子への接続部および使用される発光素子への接続部が繰り返し連続性を保ってダミー発光素子への接続部が形成されるように、アルミニウムを全面に付着した後、フォトリソグラフィ工程およびウェットエッチング工程を行う。その結果、両端の発光素子Ｌ_１　，Ｌ_１２８　のアノード電極への接続部の寸法は大きくならない。したがって、発光領域の発光面積を均一に揃えることができるため、発光光量のばらつきのない良好なＳＬＥＤチップを作製できた。
【００３９】
【第４の実施例】
第３の実施例では、各信号ライン８１，８２から延びる接続部の形状が異なっていたが、図８に示すように、さらに信号ライン８２から延びる接続部の形状が異なっている例について説明する。
【００４０】
図８では、信号ライン８２からは矩形状の接続部２０ａと、図２，図６と同じ接続部２０ｂとが２個続いて延び、信号ライン８１からは図２，図６と同じ接続部２０ｃが延びている。したがって、接続部２０ａ，２０ｂ，２０ｃが繰り返し連続している。このような場合、発光素子Ｌ_１　の外側の領域に形成されるダミー発光素子Ｌ_Ｄ　のアノード電極への接続部は、信号ライン８１から延びる接続部２０ｃと同一形状のものとする。また、発光素子Ｌ_１２８　の外側の領域に形成されるダミー発光素子Ｌ_Ｄ　のアノード電極への接続部は、信号ライン８１から延びる接続部２０ｃと同一形状のものとする。
【００４１】
このように、ダミー発光素子のアノード電極への接続部および使用される発光素子のアノード電極への接続部が繰り返し連続性を保ってダミー発光素子への接続部が形成されるように、アルミニウムを全面に付着した後、フォトリソグラフィ工程およびウェットエッチング工程を行う。その結果、両端の発光素子Ｌ_１　，Ｌ_１２８　のアノード電極への接続部の寸法は大きくならない。したがって、発光領域の発光面積を均一に揃えることができるため、発光光量のばらつきのない良好なＳＬＥＤチップを作製できた。
【００４２】
以上の第１〜第４の実施例では、発光素子として、ｎ型半導体基板上に、ｐｎｐｎ構造が形成された３端子発光サイリスタを用いた側を説明したが、ｐ型半導体基板上に、ｎｐｎｐ構造が形成された３端子発光サイリスタを用いてもよい。この場合、発光領域に形成される電極は、カソード電極となる。
【００４３】
以上、４つの実施例について示したが、本発明は、これら実施例に限られるものではなく種々の変形，変更が可能である。
【００４４】
例えば、ダミー発光素子は両端に１個ずつ形成した場合を説明したが、両端にそれぞれ１個以上設けてもよい。
【００４５】
また、ダミー発光素子の代わりにダミー接続部だけとしても、チップ内での接続部形状を揃える効果がある。
【００４６】
また、ＳＬＥＤのみならず、一般的な発光デバイス（例えばＬＥＤアレイ）のパターニングについても適用できる。また、配線材料もアルミニウムに限らず、エッチングで配線を形成する場合の材料、例えば金，銅にも適用できる。
【００４７】
また、本発明は、接続部に限らず、発光領域上に形成されて、発光を遮光することになる電極の形成にも適用できる。
【００４８】
【第５の実施例】
次に、以上に説明したＳＬＥＤチップを用いた光プリンタヘッド、このような光プリンタヘッドを用いた光プリンタについて説明する。
【００４９】
図９は、光プリンタヘッドの主要部を示す斜視図である。光プリンタヘッドは、実装基板３０上に複数個のＳＬＥＤチップ３２を千鳥配置で配列して構成された自己走査型発光素子アレイ３４と、複数個の正立等倍レンズ（ロッドレンズ）３６を配列して構成された正立等倍レンズアレイ３８とを備えている。
【００５０】
発光素子アレイ３４から出た光は、レンズアレイ３８により集光されて、感光ドラム（図示せず）上に照射される。
【００５１】
図１０は、このような光プリンタヘッド４０を備える光プリンタの構成を示す。円筒形の感光ドラム４２の表面に、アモルファスＳｉ等の光導電性を持つ材料（感光体）が作られている。このドラムはプリントの速度で回転している。回転しているドラムの感光体表面を、帯電器４４で一様に帯電させる。そして、光プリンタヘッド４０で、印字するドットイメージの光を感光体上に照射し、光の当たったところの帯電を中和する。続いて、現像器４８で感光体上の帯電状態にしたがって、トナーを感光体上につける。そして、転写器５０でカセット５２中から送られてきた用紙５４上に、トナーを転写する。用紙は、定着器４６にて熱等を加えられ定着され、スタッカ５８に送られる。一方、転写の終了したドラムは、消去ランプ６０で帯電が全面にわたって中和され、清掃器６２で残ったトナーが除去される。
【００５２】
【発明の効果】
本発明によれば、両端の発光素子の外側領域に、通常は使用しない発光素子（ダミー発光素子）を形成する構造とした。このようなダミー発光素子を設ける構造にすると、発光素子として実際に使用する両端発光素子は、パターンの連続性が途切れずにパターニング形成できるようになるため、発光素子として使用する全ての発光素子での接続部寸法を均一に揃えることができる。
【００５３】
したがって、発光領域の発光面積を均一に揃えることができるため、発光光量のばらつきのない良好な発光素子アレイチップを作製できた。
【図面の簡単な説明】
【図１】自己走査型発光素子アレイ（ＳＬＥＤ）の等価回路図を示す図である。
【図２】ＳＬＥＤチップの発光素子，転送素子，配線，ボンディングパッドを示す部分平面図である。
【図３】従来型ＳＬＥＤチップの１２８発光素子の発光特性を示すグラフである。
【図４】本発明の第１の実施例である１２８発光素子ＳＬＥＤチップの部分平面図である。
【図５】ダミー発光素子を設けて作製したＳＬＥＤチップの発光特性を示すグラフである。
【図６】本発明の第２の実施例である１２８発光素子ＳＬＥＤチップの部分平面図である。
【図７】本発明の第３の実施例である１２８発光素子ＳＬＥＤチップの部分平面図である。
【図８】本発明の第４の実施例である１２８発光素子ＳＬＥＤチップの部分平面図である。
【図９】本発明のＳＬＥＤチップを用いた光プリンタヘッドの構成を示す図である。
【図１０】図９の光プリンタヘッドを用いた光プリンタの構成を示す図である。
【符号の説明】
２　φ１ライン
４　φ２ライン
６　電源ライン
８　φ_Ｉ　ライン
１２，１４，１６，１８　ボンディングパッド
２０　接続部
３０　実装基板
３２，１００，２００　ＳＬＥＤチップ
３４　自己走査型発光素子アレイ
３６　正立等倍レンズ
３８　正立等倍レンズアレイ
４０　光プリンタヘッド
４２　感光ドラム
４４　帯電器
４６　定着器
４８　現像器
５０　転写器
５２　カセット
５４　用紙
５８　スタッカ
６０　消去ランプ
６２　清掃器[0001]
TECHNICAL FIELD OF THE INVENTION
An object of the present invention is to provide a light-emitting element array chip and a method of manufacturing the same, and more particularly, to provide a light-emitting element array chip in which variation in the amount of light emitted from a light-emitting element within one chip is reduced, and a method of manufacturing the same.
[0002]
[Prior art]
A light-emitting element array in which a large number of light-emitting elements are integrated on the same substrate is used as a light source for writing such as an optical printer head in combination with a driving IC. The present applicant has focused on a light-emitting thyristor having a pnpn structure as a component of a light-emitting element array, and has already applied for patents (Japanese Patent Application Laid-Open Nos. 1-238962 and 2-158484) to realize self-scanning of a light-emitting element. Japanese Patent Application Laid-Open Nos. 2-92650 and 2-92651), the light source for the optical printer head can be easily mounted, the pitch of the light emitting elements can be reduced, and a compact self-scanning light emitting element array (Self-scanning). It has been shown that a type light-emitting device (SLED) can be manufactured.
[0003]
Further, the present applicant has proposed a self-scanning light emitting element array having a structure in which a transfer element array is used as a shift section and is separated from a light emitting element array as a light emitting section (Japanese Patent Laid-Open No. Hei 2-263668).
[0004]
FIG. 1 shows an equivalent circuit diagram of the self-scanning light emitting element array. This self-scanning light emitting element array includes transfer elements T ₁ , T ₂ , T ₃ ,..., And writing light emitting elements L ₁ , L ₂ , L ₃ ,. The configuration of the shift unit uses diode connection. V _GK is a power supply (normally 5 V), and is connected from the power supply line 6 to the gate electrodes G ₁ , G ₂ , G ₃ ,... Of each transfer element via each load resistance _RL . Further, the gate electrodes G ₁ , G ₂ , G ₃ ,... Of the transfer elements are also connected to the gate electrodes of the light emitting elements for writing. The gate electrode of the transfer element T ₁ is applied start pulse phi _S, the anode electrodes of the transfer elements, transfer clock pulses φ1 alternately, .phi.2 is applied. These clock pulses are supplied via clock pulse lines 2 and 4 (φ1 line 2 and φ2 line 4). The anode electrode of the writing light emitting device, via a signal line (phi _I line) 8, the write signal phi _I is added.
[0005]
The operation will be briefly described. First voltage of the transfer clock pulses φ1 to the transfer element T ₂ at the high level is on. At this time, the potential of the gate electrode _{G 2} is lowered to approximately 0V from 5V to _{V GK.} The effect of this potential drop is transmitted by the diode D ₂ to the gate electrode G _3, it is set to the potential of about 1V (forward threshold voltage of the diode D ₂ (equal to the diffusion potential)). However, the connection of the potential of the gate electrode G ₁ for the diode D ₁ is reverse biased state is not performed, the potential of the gate electrode G ₁ remains at 5V. ON potential of the light-emitting thyristor, since is approximated by a diffusion potential of the gate electrode potential + pn junction (approximately 1V), H-level voltage of the next transfer clock pulse φ2 it is necessary to turn on about 2V (transfer element T ₃ voltage) or more and and about 4V (only the transfer element T ₃ by setting the voltage) or less necessary to turn on the transfer element T ₅ is turned on such, other transfer devices are to remain off be able to. Therefore, the ON state is transferred by two transfer clock pulses.
[0006]
Start pulse phi _S is a pulse for starting such a transfer operation, and the start pulse phi _S L level (about 0V) to simultaneously transfer clock pulse .phi.2 H level (about 2 to about 4V) , to turn on the transfer element _{T 1.} Shortly thereafter, a start pulse φ _S is returned to the H level.
[0007]
Assuming that the transfer element T ₂ is in the on state, the potential of the gate electrode G ₂ is, lower than V _{GK (here} assume that 5 volts), becomes substantially 0V. Accordingly, the voltage of the write signal phi _I is, if the diffusion potential (about 1V) or more pn junctions, can be a light-emitting element L ₂ and the light-emitting state.
[0008]
In contrast, the gate electrode _{wherein G 1} is about 5V, the gate electrode _{G 3} are approximately 1V. Accordingly, the write voltage of the light-emitting element _{L 1} is about 6V, the write voltage of the light-emitting element _{L 3} is about 2V. Now, the voltage of the write signal phi _I can write only in the light-emitting element _{L 2} is in the range of 1 to 2 V. When the light-emitting element L ₂ is turned on, i.e., enters the emission state, the light emission intensity is decided to the amount of current flowing to the write signal phi _I, it is possible to image writing at any intensity. Further, in order to transfer the light-emitting state to the next light emitting element is dropped to 0V the voltage of the write signal phi _I line once, it is necessary to once turn off the light-emitting element that emits light.
[0009]
Such a self-scanning light emitting element array (SLED) is manufactured by arranging a plurality of SLED chips of, for example, 600 dpi / 128 light emitting elements. Such an SLED chip is manufactured on a wafer and obtained by dicing.
[0010]
FIG. 2 is a partial plan view showing the light emitting element, the transfer element, the wiring, and the bonding pad of the SLED chip 100. FIG. 2 is simplified for simplicity. In the SLED chip 100, a large number of islands 10 having a pnpn structure stacked on an n-type semiconductor substrate are arranged in a line. One light emitting element L and one transfer element T are formed on one island. An anode electrode is provided on the uppermost p-type semiconductor layer of each light emitting element. The periphery of the anode electrode forms a light emitting region. The anode electrode, the write signal phi _I from the signal line (phi _I line) 8 is supplied. Anode electrode, because the approximate center of the light emitting region of the light emitting element, the design of the device, extending the connection portion 20 is the light emitting region above the phi _I line 8 at a right angle, the connection portion is connected to the anode electrode. In the present embodiment, as shown in FIG. 2, the connecting portion 20 includes a triangular portion extending from the signal line 8 and a rectangular portion extending from the vertex of the triangular portion.
[0011]
The clock pulse φ2 from the φ2 line 4 is applied to the anode electrodes of the odd-numbered transfer elements T ₁ , T ₃ ,..., And the φ1 line 2 is applied to the anode electrodes of the even-numbered transfer elements T ₂ , T ₄ ,. Supplies a clock pulse φ1. In the drawing, 12, 14, 16, and 18 indicate bonding pads of each line.
[0012]
[Problems to be solved by the invention]
The SLED chip configured as described above has the following problems. That is, the amount of light emitted from the light emitting elements at both ends in the SLED chip (in the case of 128 light emitting elements, the light emitting elements L ₁ and L ₁₂₈ ) is reduced as compared with the light emitting amounts of the other light emitting elements. Due to this, the variation characteristic of the light emission amount in the chip has been deteriorated. FIG. 3 shows the light emission characteristics of 128 light emitting elements of a conventional SLED chip in which all light emitting elements have the same structure. The horizontal axis indicates the light emitting element number (1 to 128), and the vertical axis indicates the variation of the light emission amount of each light emitting element. This is data obtained by taking out 10 chips from 5 wafers of another lot and measuring and averaging them. From the light emission characteristics, it is understood that the light emission amounts of the light emitting elements L ₁ and L ₁₂₈ at both ends are reduced.
[0013]
Thus, due to the light emission amount decreases of the light emitting element at both ends, so that the shield portion a light emitting region, the dimension of the connecting portion 20 extending from the signal line (phi _I line) 8, the wet etching step In this case, the light emitting elements at both ends are formed large.
[0014]
The wiring of the SLED chip (including the bonding pads 12, 14, 16, 18, the lines 2, 4, 6, 8, and the connection portion 20) is made of aluminum as a base material. The wiring pattern is formed by a wet etching process. The light emitting elements at both ends are portions where the pattern continuity is interrupted, and are portions where the amount of etching of the wiring material around the light emitting element and the quantitative situation of the reaction gas generated during the etching change.
[0015]
Light-emitting elements other than both ends always have other light-emitting elements on both sides, and the light-emitting elements located on both ends are provided in one region (indicated by a region 22 surrounded by a dotted line in FIG. 2). Does not exist. This means that it is not necessary to form the connection portion 20 in the region 22 on one side near the light emitting elements at both ends, and the amount of the wiring material to be etched becomes relatively large in the region 22 on one side. If the amount of wiring material to be etched is relatively large, the ability of the etchant around the object to be etched is relatively low. Therefore, the dimensions of the connection portions of the light emitting elements at both ends are suppressed from being etched, so that the dimensions of the connection portions of the other light emitting elements are larger than the other light emitting elements. Will be lower.
[0016]
Further, when a phosphoric acid-based chemical is used as an etching solution, hydrogen gas is generated when etching aluminum as a wiring base material. This hydrogen gas hinders the supply of the etching solution to aluminum as the material to be etched. As described above, in the regions 22 on one side of the light emitting elements at both ends, since the amount of wiring material to be etched is relatively large, a large amount of hydrogen gas is generated along with this, and the effect of inhibiting etching is increased. Therefore, the dimensions of the connection portions of the light emitting elements at both ends are larger than the dimensions of the connection portions of the light emitting elements in the other portions, and the amount of light from the light emitting region decreases.
[0017]
Further, the light emitting elements at both ends are portions where continuity is broken even when viewed from the device circuit. In general, in wet etching, an electrochemical effect is exerted by a difference in composition between an etching solution and an object to be etched, and an effect appears as a partial difference in etching rate. The SLED chip is no exception, and the circuit configuration viewed from the light emitting elements at both ends is different from the circuit configuration viewed from the other light emitting elements. The device is composed of various materials such as a semiconductor layer, an insulating layer, and a wiring layer, and it is considered that an electrochemical action that causes the etching rate of the light emitting elements at both ends to fluctuate occurs in the wet etching solution. In some cases, the etching rate is accelerated, and in other cases it is suppressed. In either case, the dimensions of the connecting portions of the light emitting elements at both ends are different from the dimensions of the connecting portions of the light emitting elements in the other portions, which causes a large variation in the amount of emitted light in the array.
[0018]
As described above, in the light emitting elements at both ends of the chip, the function of increasing the wiring size and the function of reducing the wiring size at the time of pattern formation are mixed. It was difficult to manufacture a chip having good variation characteristics.
[0019]
The present invention has been made in view of such a conventional problem, and an object thereof is to partially shield a light emitting region in all light emitting elements including light emitting elements at both ends in a light emitting element chip. An object of the present invention is to provide a technique for forming the same signal connection portion dimensions to reduce variations in the amount of light emitted in a chip.
[0020]
[Means for Solving the Problems]
According to the present invention, a signal for emitting light is supplied from the signal line to a plurality of light emitting elements arranged linearly, at least one signal line, and an electrode provided in a light emitting region of each light emitting element. And a method of manufacturing a light emitting element array chip including a connection portion, wherein, when producing a plurality of light emitting elements arranged in a straight line, at least one dummy light emitting element in an outer region of the light emitting elements at both ends. A step of simultaneously producing each of them; and a step of producing the signal lines and the connection portions of the plurality of light emitting elements and the dummy light emitting elements to the respective electrodes by lithography and wet etching.
[0021]
In this manufacturing method, the shape of each connecting portion to the electrode of the dummy light emitting element is a shape that maintains the repetitive continuity of the plurality of connecting portions to the electrode of the plurality of light emitting devices.
[0022]
With such a structure in which the dummy light emitting element is provided, the light emitting element which is actually used as a light emitting element can be patterned without interruption of pattern continuity. Can be uniformly arranged.
[0023]
Further, the present invention is a light emitting element array chip manufactured by such a manufacturing method, arranged in a straight line, a plurality of light emitting elements actually used, and both ends of the plurality of light emitting elements At least one dummy light emitting element provided in an outer region of the light emitting element, and light emission from the signal line to each electrode provided in a light emitting area of each of the plurality of light emitting elements and the dummy light emitting element. For supplying a signal for the
[0024]
BEST MODE FOR CARRYING OUT THE INVENTION
[First Embodiment]
FIG. 4 is a partial plan view of the 128 light emitting element SLED chip 200 according to the first embodiment of the present invention. This SLED chip has a structure in which a light emitting element (dummy light emitting element) which is not normally used is arranged in a region further outside the light emitting elements L ₁ and L ₁₂₈ at both ends used as light emitting elements.
[0025]
Figure 4 shows shows only one side portion of the SLED chip 200, the dummy light-emitting element provided in the outer region of the light-emitting element L ₁ with L _D. Structure of the dummy light emitting element _{L D} were the same structure as the other light-emitting elements _L 1 _{~L 128.} Other structures are the same as those of the SLED chip 100 in FIG. 2, and the same elements are denoted by the same reference numerals.
[0026]
Conventional SLED chips, as shown in FIG. 2, since the bonding pads are provided on both end portions of the chip, the periphery of the bonding pad has space available, the dummy light emitting element L _D in this space be able to. Therefore, the provision of the dummy light emitting element does not increase the chip size.
[0027]
The fabrication of the SLED chip 200 of the present embodiment is the same as that of the conventional SLED chip 100 shown in FIG. 2, and the formation of the wiring pattern (including bonding pads, lines, and connection portions) is performed by depositing aluminum over the entire surface. This is performed by photolithography and etching. The photolithography and etching steps were performed under the same conditions as those for manufacturing a conventional SLED chip, and only the photomask used in the photolithography step was changed. Shape of the connecting portion to the anode electrode of the dummy light emitting element L _D were the same as the shape of the connection to the anode electrode of the light emitting element L ₁ ~L ₁₂₈ used.
[0028]
FIG. 5 shows the light emission characteristics of the SLED chip 200 manufactured by providing the dummy light emitting elements. This is data obtained by taking out 10 chips from 5 wafers of another lot and measuring and averaging them. In the data of FIG. 3, the light amounts of the light emitting elements L ₁ and L ₁₂₈ at both ends are reduced, whereas in the data of FIG. 5, the light amounts of the light emitting elements at both ends excluding the dummy light emitting element are not reduced. The effect of the dummy light emitting element arrangement was confirmed.
[0029]
When a light emitting element (dummy light emitting element) that is not actually used is formed in the outer region of the light emitting element at both ends as in this embodiment, the connection of the light emitting element which is actually used as the light emitting element to the anode electrode Since the portions can be formed without interruption in pattern continuity, the dimensions of the connection portions in all the light emitting elements to be used can be made uniform. As described above, in all the light-emitting elements, the dimensions of the connection portion that partially blocks the light-emitting region can be made uniform, and the light-emitting area of the light-emitting region can be made uniform, so that a good SLED with no variation in the amount of emitted light can be obtained. A chip could be made.
[0030]
In order to fabricate the light source of the optical printer head using the SLED chips of the present embodiment, the SLED chips of the present embodiment are arranged in a staggered arrangement so that the arrangement pitch of the light emitting elements is equal between adjacent LED chips. do it.
[0031]
[Second embodiment]
In the first embodiment, each connection part 20 extends from one signal line to the anode electrodes of all the light emitting elements. However, two signal lines are provided in parallel, and the anode electrodes of the odd-numbered light emitting elements are provided. Then, a connection portion may be extended from a separate signal line to the anode electrode of the even-numbered light emitting element.
[0032]
FIG. 6 shows an example in which dummy light emitting elements are provided at both ends of the SLED chip in such a case. Two signal lines are indicated by 81 and 82. The two signal lines 81 and 82, toward the anode electrode of the light emitting element _L 1 _{~L 128,} the connection portion 20 extends alternately.
[0033]
As described above, since the connection portions 20 to the anode electrode of the light emitting element are repeatedly and continuously arranged, it is preferable to form a connection portion to the dummy light emitting element so as to maintain the repetition continuity.
[0034]
When forming a SLED chip having 128 light emitting element, the anode electrode of the dummy light emitting element L _D to form the 1st outer region of the light emitting elements L _1, the signal line even-numbered light emitting elements are connected 82 extending connecting portion from the anode electrode of the dummy light emitting element L _D to form the outer region of the 128th light emitting element L _128, extending a connection from a signal line 81 to the odd-numbered light-emitting element is connected.
[0035]
As described above, aluminum is connected so that the connection portion of the dummy light emitting element to the anode electrode and the connection portion of the used light emitting element to the anode electrode are repeatedly connected to form the connection portion to the dummy light emitting element. Is adhered to the entire surface, a photolithography step and a wet etching step are performed. As a result, the dimensions of the connection portions of the light emitting elements L ₁ and L ₁₂₈ at both ends to the anode electrode do not increase. Therefore, since the light emitting areas of the light emitting regions can be made uniform, a good SLED chip having no variation in the amount of emitted light can be manufactured.
[0036]
[Third embodiment]
In the second embodiment, the shapes of the connecting portions 20 are all the same. Next, an example in which the shape of the connecting portion extending from the signal line 81 is different from the shape of the connecting portion extending from the signal line 82 will be described. Also in this case, similarly to the second embodiment, it is preferable to form a connection portion to the anode electrode of the dummy light emitting element so as to maintain the repetitive continuity of the connection portion.
[0037]
FIG. 7 shows an SLED chip according to the third embodiment as described above. The connecting portion 20a extending from the signal line 81 has a rectangular shape, and the connecting portion 20b extending from the signal line 82 has the same shape as that shown in FIGS. Therefore, in the connection portion, 20a and 20b are continuously repeated. In this case, connection to the dummy light emitting element L _D formed in a region outside the light-emitting element L ₁ is assumed the same shape as connecting portion extending from the signal line 82. Further, connection to the dummy light-emitting element L _D formed outside the region of the light emitting element L ₁₂₈ shall be of the same shape as the connecting portion extending from the signal line 81.
[0038]
In this manner, aluminum is adhered to the entire surface so that the connection part to the dummy light emitting element and the connection part to the light emitting element to be used repeatedly and continuously form the connection part to the dummy light emitting element, A photolithography step and a wet etching step are performed. As a result, the dimensions of the connection portions of the light emitting elements L ₁ and L ₁₂₈ at both ends to the anode electrode do not increase. Therefore, since the light emitting areas of the light emitting regions can be made uniform, a good SLED chip having no variation in the amount of emitted light can be manufactured.
[0039]
[Fourth embodiment]
In the third embodiment, the shape of the connecting portion extending from each of the signal lines 81 and 82 is different. However, as shown in FIG. 8, an example in which the shape of the connecting portion extending from the signal line 82 is further different will be described. .
[0040]
In FIG. 8, a rectangular connection portion 20a and two connection portions 20b identical to those in FIGS. 2 and 6 extend continuously from the signal line 82, and a connection portion 20c identical to those in FIGS. Is extending. Therefore, the connecting portions 20a, 20b, and 20c are repeatedly continuous. In this case, connection to the anode electrode of the dummy light emitting element L _D formed in a region outside the light-emitting element L ₁ is assumed in the connecting portion 20c of the same shape extending from the signal line 81. Further, connection to the anode electrode of the dummy light emitting element L _D formed outside the region of the light emitting element L ₁₂₈ are intended for connecting portion 20c of the same shape extending from the signal line 81.
[0041]
As described above, aluminum is connected so that the connection portion of the dummy light emitting element to the anode electrode and the connection portion of the light emitting element to be used to the anode electrode are repeatedly connected to form the connection portion to the dummy light emitting element. After adhering to the entire surface, a photolithography step and a wet etching step are performed. As a result, the dimensions of the connection portions of the light emitting elements L ₁ and L ₁₂₈ at both ends to the anode electrode do not increase. Therefore, since the light emitting areas of the light emitting regions can be made uniform, a good SLED chip having no variation in the amount of emitted light can be manufactured.
[0042]
In the above-described first to fourth embodiments, the side using the three-terminal light-emitting thyristor having the pnpn structure formed on the n-type semiconductor substrate as the light-emitting element has been described. A three-terminal light-emitting thyristor having a structure may be used. In this case, the electrode formed in the light emitting region becomes a cathode electrode.
[0043]
Although four embodiments have been described above, the present invention is not limited to these embodiments, and various modifications and changes can be made.
[0044]
For example, the case where one dummy light emitting element is formed at each end has been described, but one or more dummy light emitting elements may be provided at each end.
[0045]
In addition, even if only the dummy connection portion is used instead of the dummy light emitting element, there is an effect of making the connection portion shape in the chip uniform.
[0046]
In addition, the present invention can be applied to patterning of not only SLEDs but also general light emitting devices (for example, LED arrays). Further, the wiring material is not limited to aluminum, and can be applied to a material for forming a wiring by etching, for example, gold or copper.
[0047]
In addition, the present invention is not limited to the connection portion, and can be applied to formation of an electrode formed on a light emitting region to block light emission.
[0048]
[Fifth embodiment]
Next, an optical printer head using the above-described SLED chip and an optical printer using such an optical printer head will be described.
[0049]
FIG. 9 is a perspective view showing a main part of the optical printer head. The optical printer head includes a self-scanning light emitting element array 34 in which a plurality of SLED chips 32 are arranged in a staggered arrangement on a mounting substrate 30 and a plurality of erecting equal-magnification lenses (rod lenses) 36. And an erecting equal-magnification lens array 38 configured as described above.
[0050]
Light emitted from the light emitting element array 34 is condensed by the lens array 38 and is irradiated on a photosensitive drum (not shown).
[0051]
FIG. 10 shows a configuration of an optical printer including such an optical printer head 40. A photoconductive material (photoconductor) such as amorphous Si is formed on the surface of the cylindrical photosensitive drum 42. This drum rotates at the speed of the print. The photoreceptor surface of the rotating drum is uniformly charged by the charger 44. Then, light of the dot image to be printed is irradiated onto the photoreceptor by the optical printer head 40 to neutralize the charging at the place where the light is applied. Subsequently, toner is applied to the photoconductor by the developing device 48 according to the charged state on the photoconductor. Then, the transfer device 50 transfers the toner onto the paper 54 sent from the cassette 52. The paper is fixed by applying heat or the like in the fixing device 46 and sent to the stacker 58. On the other hand, the drum on which the transfer has been completed is neutralized over the entire surface by the erase lamp 60, and the remaining toner is removed by the cleaner 62.
[0052]
【The invention's effect】
According to the present invention, a structure in which light emitting elements (dummy light emitting elements) that are not normally used are formed in regions outside the light emitting elements at both ends. With such a structure in which the dummy light emitting elements are provided, the light emitting elements that are actually used as light emitting elements can be formed by patterning without discontinuity of pattern continuity. Can be uniformly arranged.
[0053]
Therefore, since the light emitting areas of the light emitting regions can be made uniform, a good light emitting element array chip having no variation in the amount of emitted light can be manufactured.
[Brief description of the drawings]
FIG. 1 is a diagram showing an equivalent circuit diagram of a self-scanning light emitting element array (SLED).
FIG. 2 is a partial plan view showing a light emitting element, a transfer element, a wiring, and a bonding pad of the SLED chip.
FIG. 3 is a graph showing light emission characteristics of 128 light emitting elements of a conventional SLED chip.
FIG. 4 is a partial plan view of the 128 light emitting element SLED chip according to the first embodiment of the present invention.
FIG. 5 is a graph showing light emission characteristics of an SLED chip manufactured by providing a dummy light emitting element.
FIG. 6 is a partial plan view of a 128 light emitting element SLED chip according to a second embodiment of the present invention.
FIG. 7 is a partial plan view of a 128 light emitting element SLED chip according to a third embodiment of the present invention.
FIG. 8 is a partial plan view of a 128 light emitting element SLED chip according to a fourth embodiment of the present invention.
FIG. 9 is a diagram showing a configuration of an optical printer head using the SLED chip of the present invention.
FIG. 10 is a diagram showing a configuration of an optical printer using the optical printer head of FIG.
[Explanation of symbols]
2 φ1 line 4 φ2 line 6 Power supply line 8 φ _I line 12, 14, 16, 18 Bonding pad 20 Connection part 30 Mounting substrate 32, 100, 200 SLED chip 34 Self-scanning light emitting element array 36 Erecting equal-magnification lens 38 Positive 1: 1 lens array 40 Optical printer head 42 Photosensitive drum 44 Charger 46 Fixer 48 Developer 50 Transfer unit 52 Cassette 54 Paper 58 Stacker 60 Erase lamp 62 Cleaner

Claims

直線状に配列された複数の発光素子と、少なくとも１本の信号ラインと、各発光素子の発光領域内に設けられた電極へ、前記信号ラインから発光のための信号を供給する接続部とを備える発光素子アレイチップの製造方法であって、
前記直線状に配列された複数の発光素子を作製する際に、両端の発光素子の外側領域に、少なくとも１個のダミー発光素子をそれぞれ同時に作製する工程と、
前記信号ラインと、前記複数の発光素子およびダミー発光素子の各電極への接続部とを、リソグラフィおよびウェットエッチングによって作製する工程と、
を含む発光素子アレイチップの製造方法。A plurality of light-emitting elements arranged in a straight line, at least one signal line, and a connection portion for supplying a signal for light emission from the signal line to an electrode provided in a light-emitting region of each light-emitting element. A method for manufacturing a light emitting element array chip comprising:
When producing a plurality of light-emitting elements arranged in a straight line, a step of simultaneously producing at least one dummy light-emitting element in the outer region of the light-emitting elements at both ends,
A step of producing the signal line and a connection part to each electrode of the plurality of light emitting elements and the dummy light emitting element by lithography and wet etching;
A method for manufacturing a light emitting element array chip comprising:

前記ダミー発光素子の電極への各接続部の形状は、前記複数の発光素子の電極への複数の接続部の繰り返し連続性を保持するような形状とする、請求項１に記載の発光素子アレイチップの製造方法。The light-emitting element array according to claim 1, wherein the shape of each connection part to the electrode of the dummy light-emitting element is shaped to maintain the repetitive continuity of the plurality of connection parts to the electrode of the plurality of light-emitting elements. Chip manufacturing method.

前記複数の発光素子の電極への各接続部の形状が同一である場合、前記ダミー発光素子の電極への各接続部の形状は、前記複数の発光素子の電極への接続部の形状と同一にする、請求項２に記載の発光素子アレイチップの製造方法。When the shape of each connection part to the electrode of the plurality of light emitting elements is the same, the shape of each connection part to the electrode of the dummy light emitting element is the same as the shape of the connection part to the electrode of the plurality of light emitting elements. The method for manufacturing a light-emitting element array chip according to claim 2, wherein

前記発光素子は、発光ダイオードであり、前記電極は、アノード電極またはカソード電極である請求項１〜３のいずれかに記載の発光素子アレイチップの製造方法。4. The method according to claim 1, wherein the light emitting device is a light emitting diode, and the electrode is an anode electrode or a cathode electrode. 5.

前記発光素子は、３端子発光サイリスタであり、前記電極は、アノード電極またはカソード電極である請求項１〜３のいずれかに記載の発光素子アレイチップの製造方法。4. The method according to claim 1, wherein the light emitting device is a three-terminal light emitting thyristor, and the electrode is an anode electrode or a cathode electrode. 5.

前記発光素子アレイチップは、自己走査型発光素子アレイチップである、請求項５に記載の発光素子アレイチップの製造方法。The method for manufacturing a light emitting element array chip according to claim 5, wherein the light emitting element array chip is a self-scanning light emitting element array chip.

請求項１〜６のいずれかの製造方法により製造された発光素子アレイチップにおいて、前記ダミー発光素子を実際には用いない、発光素子アレイチップの使用方法。7. A method of using a light-emitting element array chip manufactured by the method according to claim 1, wherein the dummy light-emitting element is not actually used.

直線状に配列され、実際に使用される複数の発光素子と、
前記複数の発光素子のうちの両端の発光素子の外側領域にそれぞれ設けられた少なくとも１個のダミー発光素子と、
前記複数の発光素子およびダミー発光素子の各発光素子の発光領域内に設けられた各電極へ、前記信号ラインから発光のための信号を供給する接続部と、
を備える発光素子アレイチップ。A plurality of light emitting elements that are arranged linearly and are actually used,
At least one dummy light emitting element provided in an outer region of the light emitting element at both ends of the plurality of light emitting elements,
A connection unit for supplying a signal for light emission from the signal line to each electrode provided in a light emitting region of each of the plurality of light emitting elements and the dummy light emitting element;
A light emitting element array chip comprising:

前記ダミー発光素子の電極への各接続部の形状は、前記複数の発光素子の電極への複数の接続部の繰り返し連続性を保持するような形状である、請求項８に記載の発光素子アレイチップ。The light-emitting element array according to claim 8, wherein the shape of each connection part to the electrode of the dummy light-emitting element is a shape that maintains the repetitive continuity of the plurality of connection parts to the electrode of the plurality of light-emitting elements. Chips.

前記複数の発光素子の電極への各接続部の形状が同一である場合、前記ダミー発光素子の電極への各接続部の形状は、前記複数の発光素子の電極への接続部の形状と同一である、請求項９に記載の発光素子アレイチップ。When the shape of each connecting portion to the electrode of the plurality of light emitting elements is the same, the shape of each connecting portion to the electrode of the dummy light emitting device is the same as the shape of the connecting portion to the electrode of the plurality of light emitting devices. The light emitting element array chip according to claim 9, wherein

前記発光素子は発光ダイオードであり、前記電極はアノード電極またはカソード電極である、請求項８〜１０のいずれかに記載の発光素子アレイチップ。The light emitting element array chip according to claim 8, wherein the light emitting element is a light emitting diode, and the electrode is an anode electrode or a cathode electrode.

前記発光素子は３端子発光サイリスタであり、前記電極はアノード電極またはカソード電極である、請求項８〜１０のいずれかに記載の発光素子アレイチップ。The light emitting element array chip according to any one of claims 8 to 10, wherein the light emitting element is a three-terminal light emitting thyristor, and the electrode is an anode electrode or a cathode electrode.

前記発光素子アレイチップは、自己走査型発光素子アレイチップである、請求項１２に記載の発光素子アレイチップ。The light emitting element array chip according to claim 12, wherein the light emitting element array chip is a self-scanning light emitting element array chip.

請求項８〜１３のいずれかに記載の複数個の発光素子アレイチップが配列されて形成された発光素子アレイを備える光プリンタヘッド。An optical printer head comprising a light emitting element array formed by arranging a plurality of light emitting element array chips according to any one of claims 8 to 13.

請求項１４に記載の光プリンタヘッドを備える光プリンタ。An optical printer comprising the optical printer head according to claim 14.