JP2004063921A - Manufacturing method for semiconductor device - Google Patents
Manufacturing method for semiconductor device Download PDFInfo
- Publication number
- JP2004063921A JP2004063921A JP2002222310A JP2002222310A JP2004063921A JP 2004063921 A JP2004063921 A JP 2004063921A JP 2002222310 A JP2002222310 A JP 2002222310A JP 2002222310 A JP2002222310 A JP 2002222310A JP 2004063921 A JP2004063921 A JP 2004063921A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- manufacturing
- semiconductor device
- mask
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造方法にかかわり、特にプラズマを用いて半導体基板のトレンチ形成を行う製造方法に関する。
【0002】
【従来の技術】
半導体素子の高集積化に伴い、半導体装置の素子分離技術として、トレンチ分離技術により素子分離間隔を縮小することが必須となってきた。トレンチ分離技術は半導体基板上にトレンチを形成するが、半導体基板上面とトレンチ側壁およびトレンチ底面の接合部が直線的に接合した形を有する場合、その接合部(端部)に置いて電界集中が起こることが知られている。この原因として、端部の結晶欠陥やパッド酸化膜の膜厚不均一等が考えられる。その解決策として、トレンチ上端部と下端部に丸みをもたせることが提案されている。
【0003】
例えば、特開2001−345375号公報においては、レジストマスクを残した状態でHBrおよびCF4を反応性ガスとしてトレンチ上端部の丸め加工を行っている。
【0004】
【発明が解決しようとする課題】
上記のように、トレンチ上端部の丸め加工のためにレジストをマスクとして半導体基板の加工を行った場合、半導体基板に対するレジストからの汚染が素子特性に影響する可能性を考慮し、半導体基板上の絶縁膜はレジストをマスクとして開口した後、レジストを除去し、絶縁膜をマスクとして半導体基板をトレンチ加工する場合もあった。しかしながらその場合、レジストとの反応生成物を期待したエッチングガスを用いると、トレンチ上端部に十分な丸みを形成することが困難であった。
【0005】
本発明の目的は、上述の問題点を解決するため、レジストをマスクとして開口した後、レジストを除去し、絶縁膜をマスクとした半導体基板のトレンチ上端部に十分な大きさの丸みを加工する半導体装置の製造方法を提供するものである。
【0006】
【課題を解決するための手段】
上記課題を解決するために、本発明は、真空容器とその中にプラズマを発生させる手段、及び該プラズマにより表面加工される試料を設置する試料台と前記試料台へ高周波電圧を印加するための電源からなる表面加工装置を用いて、絶縁膜をマスクとした半導体基板にHBrガスおよびCHF3ガスの混合ガスを用いて半導体基板をエッチングしながら、その反応生成物をパターン側壁に付着させ、該付着したサイドウォールを微小エッチングしてトレンチ上端部に十分な大きさの丸みを形成することにある。
【0007】
【発明の実施の形態】
以下、本発明の一実施例を図1と図2により説明する。
【0008】
図1はプラズマ処理装置のプラズマ生成部の詳細を示した図である。本一実施例はプラズマを生成する手段としてUHF波と磁界を利用した例である。図1において、1はUHF波導入のためのアンテナ、2は磁場を発生するソレノイドコイル、3はUHF波透過窓(例えば石英平板)、4は真空容器、5は試料であるウエハを配置する試料台、6は試料台を上下に移動させる駆動機構、7はプラズマ処理、例えばエッチング時に試料台に高周波バイアス電圧を印加するための高周波電源、8は試料台に配置されるウエハを静電吸着させるための静電吸着電源である。真空容器4の内部には電極である試料台5近傍に接地電位の部材であるアース電極9を配置する。アース電極9は接地電位となっており、真空容器4の内側に取り付けられ、真空容器4とプラズマ10との電気導通性を確保する働きを有するものである。
【0009】
以上の装置構成において、ウエハ(試料)のエッチング処理の際には真空ポンプ(図示省略)およびターボ分子ポンプ(図示省略)によって減圧された真空容器4の内部にプロセスガスを導入する。真空容器内部の圧力はバリアブルバルブ(図示省略)によって調圧され、アンテナ1よりUHF波を導入する。
【0010】
アンテナ1より導入されUHF波透過窓3を介して入射したUHF波と真空容器4の外側に巻装されたソレノイドコイル2による磁界の作用によって、プロセスガス中の電子は効率よくエネルギーを与えられ、電子サイクロトロン共鳴(Electron Cyclotron Resonance、以下「ECR」と略す)による高密度なプラズマ10が生成される。プラズマ10が生成した後に静電吸着電源8よりウエハを試料台5に吸着させるための直流電圧を出力する。ウエハが試料台5に吸着された後に、さらに高周波電源7より高周波バイアス電圧を出力しプロセス処理を開始する。
【0011】
図2は図1の装置を用いた本発明の実施の形態における半導体装置の製造方法を示す図である。
【0012】
以下、図2を用いて本発明の実施の形態について説明する。
【0013】
図2に示すように、レジスト15は露光領域に応じて既にパターニングされている。該パターニングされたレジスト15をパターンとしてパッド酸化膜12と窒化シリコン11からなるマスクを専用のエッチング装置でエッチングを行った。その後、別のアッシング装置でレジストを除去した後、上述のエッチング装置又は他のエッチング装置を用いて、エッチングガスとしてCHF3とHBrを含んだ混合ガスを用い、シリコン基板13のエッチングを行った。
【0014】
該エッチング条件は、圧力は2.0Pa、この時のHBr/CHF3のガス流量比は約5/1(HBrガス量に対するCHF3ガス量の割合を約20%)とし、ウエハ面内の反応生成物制御のためO2ガスを3mL/min程度添加して、第1のエッチングを15秒間程度行った。その後、CL2,O2,HBrガスを用いて第2のエッチングを行い、メインのトレンチ部を形成した。
【0015】
第1のエッチングによりマスク側面にシリコン基板13とエッチングガスからなる反応生成物がサイドウォール14として徐々に付着する。その時、シリコン基板13は異方性にエッチングされることから、順テーパに仕上がる。
【0016】
順テーパの形状は添加したO2ガス、その他総ガス流量、圧力などで制御可能である。
【0017】
その後、第2のエッチングにより素子分離を形成する。この時、第1のエッチングにより付着したサイドウォール14もわずかにエッチングされるため、素子分離領域にせり出した先端もエッチングされ、第2のエッチングの部分となめらかに繋がる。
【0018】
また、素子分離領域にせり出した先端を大きくエッチングしたくない場合は、メインのトレンチ部の形成条件にHBr,O2,CF4を含む混合ガスを使用することもできる。
【0019】
次に、素子分離領域にせり出した先端を大きくエッチングしたい場合について図3を用いて説明する。
【0020】
図3の実施例の相違点は、図2の実施例に対して第1のエッチング時間を約15秒から5秒程度(ウエハバイアス100W程度は変わらず)に短縮し、ウエハバイアスを100W程度から20W程度に下げて10秒間程度エッチングする実施形態である。このようなエッチング条件、エッチングステップを用いることにより、テーパの角度を変え積極的に丸みを付けることも可能である。
【0021】
さらに、トレンチ下端部にも十分な丸みが必要なため、高周波電源パワーの調整やHBr,O2,CF4ガスを用いた条件でトレンチ底のエッチングを行うことも可能である。
【0022】
次に、トレンチ部底面を丸みをつけるエッチングをしたい場合について図4を用いて説明する。
【0023】
図4の実施例に対して所望のトレンチ深さが得られる80%〜90%程度から前記のようにウエハバイアスを100W程度から20W程度に下げエッチングすることにより丸みをつけることが可能となる。
【0024】
以上、本実施例によれば、半導体基板のエッチング以外の工程である、デポジションや熱酸化に頼ることなく、半導体基板に形成するトレンチの上端部に十分な丸みを形成することができた。
【0025】
尚、本実施例は、プラズマを生成する手段としてUHF波と磁界を利用した事例で説明したが、本願発明はこの構造に限定されるものではない。つまり、本願発明はECRプラズマ方式の装置のみならず、RFプラズマ等他方式のプラズマを用いた半導体装置にも応用可能である
【0026】
【発明の効果】
本発明によれば、レジストをマスクとして開口した後、レジストを除去し、絶縁膜をマスクとした半導体基板を、マスク側壁に反応生成物を付着させながらエッチングすることにより、トレンチ上端部に十分な丸みを形成することができる。
【図面の簡単な説明】
【図1】本発明の実施例説明に用いたエッチング装置を示した概略図。
【図2】本発明の実施例を説明するための半導体基板の要所断面図。
【図3】本発明の他の実施例を説明するための半導体基板の要所断面図。
【図4】本発明の他の実施例を説明するための半導体基板の要所断面図。
【符号の説明】
1…アンテナ、2…ソレノイドコイル、3…UHF波透過窓、4…真空容器、5…試料台、6…試料台駆動機構、7…高周波電源、8…静電吸着電源、9…アース電極、10…プラズマ、11…窒化シリコン、12…パッド酸化膜、13…シリコン基板、14…サイドウォール[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for forming a trench in a semiconductor substrate using plasma.
[0002]
[Prior art]
With the increase in the degree of integration of semiconductor elements, it has become essential to reduce the element separation interval by a trench isolation technique as an element isolation technique of a semiconductor device. According to the trench isolation technique, a trench is formed on a semiconductor substrate. If the junction between the top surface of the semiconductor substrate and the sidewall of the trench and the bottom of the trench has a linearly joined shape, electric field concentration occurs at the junction (end). It is known to happen. This may be caused by a crystal defect at the end portion, an uneven thickness of the pad oxide film, or the like. As a solution, it has been proposed to make the upper end and the lower end of the trench round.
[0003]
For example, in Japanese Patent Application Laid-Open No. 2001-345375, the upper end of the trench is rounded using HBr and CF4 as reactive gases with the resist mask left.
[0004]
[Problems to be solved by the invention]
As described above, when processing a semiconductor substrate using a resist as a mask for rounding the upper end portion of the trench, in consideration of the possibility that contamination of the semiconductor substrate from the resist affects element characteristics, In some cases, the insulating film is opened using the resist as a mask, and then the resist is removed, and the semiconductor substrate is trenched using the insulating film as a mask. However, in this case, it is difficult to form a sufficient roundness at the upper end portion of the trench by using an etching gas that expects a reaction product with the resist.
[0005]
An object of the present invention is to solve the above-described problem, remove the resist after opening it using a resist as a mask, and process a sufficiently large roundness at the upper end of the trench of the semiconductor substrate using the insulating film as a mask. A method for manufacturing a semiconductor device is provided.
[0006]
[Means for Solving the Problems]
In order to solve the above problems, the present invention provides a vacuum vessel and a means for generating plasma therein, a sample table on which a sample to be surface-processed by the plasma is installed, and a high-frequency voltage applied to the sample table. Using a surface processing apparatus including a power supply, while etching the semiconductor substrate using a mixed gas of HBr gas and CHF3 gas on the semiconductor substrate using the insulating film as a mask, the reaction product is attached to a pattern side wall, and the deposition is performed. The purpose of the present invention is to form a sufficiently large roundness at the upper end portion of the trench by microetching the formed sidewall.
[0007]
BEST MODE FOR CARRYING OUT THE INVENTION
An embodiment of the present invention will be described below with reference to FIGS.
[0008]
FIG. 1 is a diagram showing details of a plasma generation unit of the plasma processing apparatus. This embodiment is an example in which UHF waves and a magnetic field are used as means for generating plasma. In FIG. 1, reference numeral 1 denotes an antenna for introducing a UHF wave, 2 denotes a solenoid coil for generating a magnetic field, 3 denotes a UHF wave transmission window (for example, a quartz flat plate), 4 denotes a vacuum vessel, and 5 denotes a sample on which a wafer as a sample is placed. The table, 6 is a drive mechanism for moving the sample table up and down, 7 is a high frequency power supply for applying a high frequency bias voltage to the sample table during plasma processing, for example, etching, and 8 is electrostatically attracting a wafer placed on the sample table. Is a power supply for electrostatic attraction. An
[0009]
In the above-described apparatus configuration, when etching a wafer (sample), a process gas is introduced into the vacuum chamber 4 which is depressurized by a vacuum pump (not shown) and a turbo molecular pump (not shown). The pressure inside the vacuum vessel is regulated by a variable valve (not shown), and a UHF wave is introduced from the antenna 1.
[0010]
Electrons in the process gas are efficiently given energy by the action of the UHF wave introduced from the antenna 1 and incident through the UHF
[0011]
FIG. 2 is a diagram showing a method of manufacturing a semiconductor device according to an embodiment of the present invention using the device of FIG.
[0012]
Hereinafter, an embodiment of the present invention will be described with reference to FIG.
[0013]
As shown in FIG. 2, the
[0014]
The etching conditions were such that the pressure was 2.0 Pa, the gas flow ratio of HBr / CHF3 was about 5/1 (the ratio of the amount of CHF3 gas to the amount of HBr gas was about 20%), and the reaction products in the wafer surface were changed. For control, O2 gas was added at about 3 mL / min, and the first etching was performed for about 15 seconds. Thereafter, a second etching was performed using CL2, O2, and HBr gases to form a main trench portion.
[0015]
By the first etching, a reaction product composed of the
[0016]
The shape of the forward taper can be controlled by the added O2 gas, the total gas flow rate, the pressure, and the like.
[0017]
After that, element isolation is formed by second etching. At this time, the
[0018]
If the tip protruding into the element isolation region is not to be greatly etched, a mixed gas containing HBr, O2, and CF4 can be used as a condition for forming the main trench portion.
[0019]
Next, a case in which the tip protruding into the element isolation region is to be largely etched will be described with reference to FIG.
[0020]
The difference between the embodiment of FIG. 3 and the embodiment of FIG. 2 is that the first etching time is reduced from about 15 seconds to about 5 seconds (a wafer bias of about 100 W is not changed) and the wafer bias is reduced from about 100 W to the embodiment of FIG. This is an embodiment in which the power is reduced to about 20 W and the etching is performed for about 10 seconds. By using such etching conditions and etching steps, it is possible to change the angle of the taper and aggressively round.
[0021]
Further, since the lower end of the trench needs to be sufficiently rounded, it is also possible to adjust the power of the high-frequency power source and to etch the bottom of the trench under conditions using HBr, O2, and CF4 gas.
[0022]
Next, a case where it is desired to perform etching for rounding the bottom surface of the trench portion will be described with reference to FIG.
[0023]
As compared with the embodiment of FIG. 4 where the desired trench depth can be obtained from about 80% to 90%, the wafer bias can be reduced from about 100 W to about 20 W as described above, and rounded by etching.
[0024]
As described above, according to the present example, a sufficient roundness could be formed at the upper end of the trench formed in the semiconductor substrate without relying on the deposition and thermal oxidation, which are steps other than the etching of the semiconductor substrate.
[0025]
Although the present embodiment has been described with respect to the case where UHF waves and magnetic fields are used as means for generating plasma, the present invention is not limited to this structure. In other words, the present invention is applicable not only to an ECR plasma type apparatus but also to a semiconductor device using another type of plasma such as RF plasma.
【The invention's effect】
According to the present invention, after opening using a resist as a mask, the resist is removed, and the semiconductor substrate using the insulating film as a mask is etched while attaching a reaction product to a mask side wall, so that a sufficient amount is formed at the upper end of the trench. Roundness can be formed.
[Brief description of the drawings]
FIG. 1 is a schematic diagram showing an etching apparatus used for explaining an embodiment of the present invention.
FIG. 2 is an essential part cross-sectional view of the semiconductor substrate for explaining the embodiment of the present invention.
FIG. 3 is an essential part cross-sectional view of a semiconductor substrate for explaining another embodiment of the present invention.
FIG. 4 is an essential part cross-sectional view of a semiconductor substrate for explaining another embodiment of the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Antenna, 2 ... Solenoid coil, 3 ... UHF wave transmission window, 4 ... Vacuum container, 5 ... Sample stage, 6 ... Sample stage drive mechanism, 7 ... High frequency power supply, 8 ... Electrostatic adsorption power supply, 9 ... Earth electrode, 10 plasma, 11 silicon nitride, 12 pad oxide film, 13 silicon substrate, 14 sidewall
Claims (12)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002222310A JP2004063921A (en) | 2002-07-31 | 2002-07-31 | Manufacturing method for semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002222310A JP2004063921A (en) | 2002-07-31 | 2002-07-31 | Manufacturing method for semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004063921A true JP2004063921A (en) | 2004-02-26 |
Family
ID=31942357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002222310A Pending JP2004063921A (en) | 2002-07-31 | 2002-07-31 | Manufacturing method for semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004063921A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015050229A (en) * | 2013-08-30 | 2015-03-16 | 株式会社日立ハイテクノロジーズ | Plasma etching method |
JP2015099820A (en) * | 2013-11-18 | 2015-05-28 | パナソニックIpマネジメント株式会社 | Method for etching silicon carbide substrate |
-
2002
- 2002-07-31 JP JP2002222310A patent/JP2004063921A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015050229A (en) * | 2013-08-30 | 2015-03-16 | 株式会社日立ハイテクノロジーズ | Plasma etching method |
JP2015099820A (en) * | 2013-11-18 | 2015-05-28 | パナソニックIpマネジメント株式会社 | Method for etching silicon carbide substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060043066A1 (en) | Processes for pre-tapering silicon or silicon-germanium prior to etching shallow trenches | |
US20070175856A1 (en) | Notch-Free Etching of High Aspect SOI Structures Using A Time Division Multiplex Process and RF Bias Modulation | |
JP3527901B2 (en) | Plasma etching method | |
US20040097077A1 (en) | Method and apparatus for etching a deep trench | |
JP5271267B2 (en) | Mask layer processing method before performing etching process | |
JP2003023000A (en) | Production method for semiconductor device | |
JP4351806B2 (en) | Improved technique for etching using a photoresist mask. | |
WO2000031787A1 (en) | Dry etching device and dry etching method | |
KR100932763B1 (en) | Plasma Etching Method of Sample | |
JP3950446B2 (en) | Anisotropic etching method | |
US6709984B2 (en) | Method for manufacturing semiconductor device | |
JP2022535212A (en) | Method for dry etching compound materials | |
JP4342984B2 (en) | Etching method | |
JP2004063921A (en) | Manufacturing method for semiconductor device | |
JPH03263827A (en) | Digital etching apparatus | |
JP2001156041A (en) | Method for manufacturing semiconductor device and manufacturing apparatus for the same | |
JP4577328B2 (en) | Manufacturing method of semiconductor device | |
JP5171091B2 (en) | Plasma processing method | |
JP2004259927A (en) | Dry etching method | |
JP2003059911A (en) | Manufacturing method for semiconductor device | |
JPH02156529A (en) | Oxide layer inclined etching method of semiconductor wafer | |
JP3172340B2 (en) | Plasma processing equipment | |
JP2000012521A (en) | Plasma ashing method | |
JP3732079B2 (en) | Sample surface processing method | |
JP2750430B2 (en) | Plasma control method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Effective date: 20040927 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041206 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060214 |