JPH03263827A - Digital etching apparatus - Google Patents
Digital etching apparatusInfo
- Publication number
- JPH03263827A JPH03263827A JP6125590A JP6125590A JPH03263827A JP H03263827 A JPH03263827 A JP H03263827A JP 6125590 A JP6125590 A JP 6125590A JP 6125590 A JP6125590 A JP 6125590A JP H03263827 A JPH03263827 A JP H03263827A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- plasma source
- controlled
- etching apparatus
- discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005530 etching Methods 0.000 title claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 150000002500 ions Chemical class 0.000 claims abstract description 25
- 239000002052 molecular layer Substances 0.000 claims abstract description 17
- 238000001020 plasma etching Methods 0.000 claims abstract description 13
- 238000001179 sorption measurement Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 abstract description 22
- 239000007789 gas Substances 0.000 description 29
- 238000010586 diagram Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 7
- 239000012159 carrier gas Substances 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 238000010849 ion bombardment Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000001443 photoexcitation Effects 0.000 description 2
- 238000005513 bias potential Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 238000003306 harvesting Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000005596 ionic collisions Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006557 surface reaction Methods 0.000 description 1
- 230000005469 synchrotron radiation Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、超ＬＳＩ及び超超ＬＳＩ製造プロセスにおけ
るデジタルエツチング装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a digital etching device used in a VLSI and a VLSI manufacturing process.
［従来の技術］
従来ウェハプロセスに用いられてきたエツチング装置は
主として平行平板型の反応性イオンエツチング（ＲＩ
Ｅ）装置であり、原理的には添附図面の第６図に示すよ
うに真空容器Ａ内に配置された下部電極ＢにウェハＣを
載置し、この下部電極ＢをブロッキングコンデンサＤを
介して高周波電源Ｅに接続しており、ブロッキングコン
デンサＤにより下部電極Ｂを負の自己バイアス電位にし
、プラズマ中のイオンを引き込み、方向性のあるエツチ
ングを達成するように構成されている。このうな従来の
ＲＩＥによるエツチングプロセスにおいては、真空容器
Ａ内に導入されるハロゲンを含んだガスがプラズマ中で
分解され、それにより生じたラジカルがウェハＣの表面
に吸着して反応すると同時に、プラズマで生じたイオン
が反応表面に衝突する。このイオン衝突は原子同志の結
合を破壊すると同時に表面に存在する原子にエネルギを
与え、反応を促進させる働きをする。これらの過程を経
て、表面の原子は揮発性のハロゲン化物となり、表面か
ら脱離する。これらの一連の過程を総称してエツチング
プロセスと呼ばれ、従ってイオン衝撃がエツチング過程
に大きく寄与しており、ＲＩＥはこれを積極的に利用す
る方法として用いられてきた。[Prior Art] Etching equipment conventionally used in wafer processes is mainly a parallel plate type reactive ion etching (RI).
E) This is an apparatus, in principle, as shown in Figure 6 of the attached drawings, a wafer C is placed on a lower electrode B placed in a vacuum container A, and this lower electrode B is connected via a blocking capacitor D. It is connected to a high frequency power source E, and is configured to set the lower electrode B to a negative self-bias potential by means of a blocking capacitor D, draw in ions in the plasma, and achieve directional etching. In such a conventional RIE etching process, a halogen-containing gas introduced into the vacuum chamber A is decomposed in the plasma, and the resulting radicals are adsorbed onto the surface of the wafer C and react with it. The ions generated collide with the reaction surface. These ion collisions break bonds between atoms and at the same time provide energy to the atoms on the surface, promoting reactions. Through these processes, atoms on the surface become volatile halides and are desorbed from the surface. A series of these processes is collectively called an etching process, and therefore, ion bombardment greatly contributes to the etching process, and RIE has been used as a method that actively utilizes this.
ところで、超ＬＳＩの進展と共にデバイスプロセスは益
々微細化し、トレンチや多層配線等の高アスペクト比（
深さ７幅）構造の形成、その部位への絶縁物や金属の埋
込み、その際の低損傷プロセス等が要求されてきている
。しかしながら従来用いられてきた平行平板型のＲＩＥ
装置では、微細加工はイオンの運動量移送て達成されて
おり、損傷低減のためイオンエネルギを下げると化学反
応性か優勢となり、微細性が劣化するので、上記のよう
な要求を満し得なくなってきた。例えばナノメータ加工
が要求される電子波デバイスにおいてはＲＩＥ加工時の
損傷のため動作しないことが報告されている ［Ｅ、Ｍ
、Ｃ１ａｕｓｅｎ、 Ｊｒ、、ｅｔ ａｔＡｂｓｔｒｕ
ｃｔｓ ｆｏｒ Ｔｈｅ ３３ｒｄ ＰＩＰＢ、 Ｍｏ
ｎｔｅｒｅｙ、 ｐ−３（１９８９）］。By the way, with the progress of VLSI, device processes are becoming increasingly finer, and high aspect ratios (such as trenches and multilayer wiring)
There is a growing need for low-damage processes for forming structures (depth, 7 widths), embedding insulators or metals into the regions, and for forming such structures. However, the conventionally used parallel plate type RIE
In the device, microfabrication is achieved by transferring the momentum of ions, and if the ion energy is lowered to reduce damage, chemical reactivity becomes dominant and the fineness deteriorates, making it impossible to meet the above requirements. Ta. For example, it has been reported that electronic wave devices that require nanometer processing do not work due to damage during RIE processing [E,M
, C1ausen, Jr., et atAbstru
cts for The 33rd PIPB, Mo
Nterey, p-3 (1989)].
素子構造が微細になる６４Ｍ、２５６ ＭＤＲＡＭ及び
それよりさらに微細となる超超ＬＳＩでは、従来用いら
れてきた上述のようなＲＩＥ技術では、加工線幅及びコ
ンタクト孔等が０．５６ｍ以下になり、イオン照射によ
って線幅縮小や孔拡大成いは深い部分への損傷か起り、
そしてイオン照射による損傷は数百オングストロームに
まで及んでいるといわれているので、このようなＲＩＥ
技術は使用できない恐れがある。In 64M, 256MDRAM, and ultra-ultra LSI, which have finer element structures, the previously used RIE technology described above reduces the processing line width, contact hole, etc. to 0.56m or less. Due to ion irradiation, line width reduction and pore enlargement may cause damage to deep parts.
It is said that the damage caused by ion irradiation extends to several hundred angstroms, so this type of RIE
The technology may not be usable.
これを解決するため、イオンを用いない方向性のあるエ
ツチング方法が求めるられるようになってきた。例えば
、光励起プロセスも考えられたが実用には至っていない
。すなわち、その主な理由としては２００ｎｍ程度の光
では回折や反射現象により微細な加工が難しく、また、
より短波長光として放射光を用いた場合にはプロセス用
として十分な光量が得られないからと考えられる。従っ
て従来の方法の延長線上で考える限りこれに応える実用
的な技術は実際問題として開発されない。To solve this problem, there has been a demand for a directional etching method that does not use ions. For example, a photoexcitation process has been considered, but has not been put to practical use. In other words, the main reason for this is that fine processing is difficult with light of about 200 nm due to diffraction and reflection phenomena, and
This is thought to be because when synchrotron radiation is used as shorter wavelength light, a sufficient amount of light for process use cannot be obtained. Therefore, as long as we consider this as an extension of conventional methods, no practical technology has been developed to meet this requirement.
このような観点から、低損傷でしかも微細加工に適した
エツチング注として要求されることは、徹底的に表面反
応律速にし、原子スケールでエツチングを制御すること
である。すなわち、人為的に一原子・分子層づづデジタ
ル的にプロセスを行い、下地基板に一切損傷を与えない
ことが必要であると提案されている（日経マイクロデバ
イス、８、Ｎｏ、 ５ （１，９８９） １３５ ）
、添附図面の第７図にはこの考えに基いてデジタルエツ
チングの可能性を得るために製作された実験装置の概要
を示し、二の実験装置においては、図示したようにロー
ト部Ｆから搬入された試料Ｇを試料回転台Ｈに載置し、
ＣＦ４＋０２の放電部■に移送して、ＣＦ４＋０２（４
％）の短時間放電によって得られたＦラジカルをダウン
ストリームで輸送し、冷却された試料Ｇ上に一原子・分
子層を吸着させる（添附図面の第８図参照）。この場合
、試料Ｇは、自然発生的なエツチングが起きないように
冷却しておくことが必要である。場合によってはこうし
た状態において光励起手段Ｊにより反応を促進させ、第
８図に示すように単反応層を形成することもある。その
後、ＥＣＲイオンソース部Ｋに移送し、低イオンエネル
ギＡｒ”によって短い時間に一原子・分子層のみのエツ
チングを行う。この場合Ａ「イオンのエネルギはプロー
ブ測定の結果２０ｅＶか適当であることか認められ、こ
の操作か一反応サイクルであり、試料回転台Ｈに載置し
た試料Ｇに対して上記の操作を繰返し行うことにより一
原子・分子層毎のエツチングが可能であることか日本学
術振興会第１５３委員会第７回研究会資料（１９８９年
１０月１９日）において発表された。From this point of view, what is required for etching with low damage and suitable for microfabrication is to completely control the rate of surface reaction and to control etching on an atomic scale. In other words, it has been proposed that it is necessary to digitally process each atomic/molecular layer without causing any damage to the underlying substrate (Nikkei Micro Devices, 8, No. 5 (1,989) ) 135 )
Figure 7 of the attached drawings shows an outline of the experimental equipment manufactured based on this idea in order to obtain the possibility of digital etching. Place the sample G on the sample rotating table H,
Transfer to the discharge section ■ of CF4+02, and
%) is transported downstream and adsorbed in a single atomic/molecular layer onto the cooled sample G (see Figure 8 of the accompanying drawings). In this case, sample G needs to be cooled to prevent spontaneous etching. In some cases, the reaction may be promoted in such a state by the photoexcitation means J to form a single reaction layer as shown in FIG. 8. After that, it is transferred to the ECR ion source part K, and only one atomic/molecular layer is etched in a short time using low ion energy Ar. It is recognized that this operation is one reaction cycle, and that by repeating the above operation on the sample G placed on the sample rotating table H, it is possible to etch each atomic or molecular layer. Presented in the materials of the 7th study session of the 153rd Committee of the Society (October 19, 1989).
［発明か解決しようとする課題］
上述のように第７図に示す装置を用いることにより一原
子層毎のエツチングの可能性が明らかになった。しかし
なから、このような従来提案された装置は一原子層毎の
エツチングに時間がかかり過ぎてプロセス装置として実
用化できる段階に至っていない。[Problems to be Solved by the Invention] As described above, by using the apparatus shown in FIG. 7, the possibility of etching one atomic layer at a time has become clear. However, such conventionally proposed devices take too much time to etch each atomic layer, and have not reached the stage where they can be put to practical use as process devices.
ところで、プロセス装置としては、再現性、信頼性を得
るために構造はできるだけ単純でしかも真空内部動部は
ない方が良い。Incidentally, in order to obtain reproducibility and reliability, it is better for the process apparatus to have a structure as simple as possible and to have no vacuum internal moving parts.
このような観点から、本発明は、上記の問題点を解決し
て構造が簡単でプロセス装置として実用化できるデジタ
ルエツチング装置を提供することにある。From this viewpoint, an object of the present invention is to provide a digital etching apparatus which solves the above-mentioned problems, has a simple structure, and can be put to practical use as a process apparatus.
［課題を解決するための手段］
上記の目的を達成するために、本発明によれば、真空容
器内で放電部に対向させて基板を配置し、反応性イオン
エツチングを行うようにしたデジタルエツチング装置に
おいて、放電部が、エッチャントを生成する第１プラズ
マ源及び基板上の吸着層のみを剥離するようにエネルギ
制御されたイオンを基板に照射する第２プラズマ源とを
備え、また基板保持台が、第１プラズマ源で生成された
エッチャントを基板上に一原子・分子層だけ吸着させる
ように温度制御されそして第２プラズマ源で発生された
イオンを基板側へ引き寄せさせる基板バイアス電圧印加
機構を備えていることを特徴としている。[Means for Solving the Problems] In order to achieve the above object, according to the present invention, a digital etching method is provided in which a substrate is placed facing a discharge part in a vacuum container and reactive ion etching is performed. In the apparatus, the discharge section includes a first plasma source that generates an etchant and a second plasma source that irradiates the substrate with ions whose energy is controlled so as to peel off only the adsorption layer on the substrate, and the substrate holder includes a The temperature is controlled so that the etchant generated by the first plasma source is adsorbed onto the substrate in one atomic/molecular layer, and the substrate bias voltage application mechanism is provided to draw the ions generated by the second plasma source toward the substrate. It is characterized by
第１プラズマ源及び第２プラズマ源は、パルス状に放電
するように制御され、好ましくは、第１プラズマ源はプ
ラズマ分解された活性種が基板上に一原子・分子層を形
成するように時間制御され得、また第２プラズマ源は第
１プラズマ源の休止中に作動され、そして発生するイオ
ンのエネルギを２０ｅＶ〜１５０ｅＶの範囲で制御でき
るようにされ得る。The first plasma source and the second plasma source are controlled to discharge in a pulsed manner. Preferably, the first plasma source is controlled to generate a pulsed discharge over a period of time such that the plasma-decomposed active species form a single atomic/molecular layer on the substrate. The second plasma source may be activated during periods of inactivity of the first plasma source, and the energy of the generated ions may be controlled in the range of 20 eV to 150 eV.
代わりに、第１、第２プラズマ源は同一のプラズマ発生
装置として構成され得る。Alternatively, the first and second plasma sources may be configured as the same plasma generator.
［作 用コ
このように構成したデジタルエツチング装置においては
、真空容器内には常に一定の放電を起こすためにキャリ
アガスが導入される。第１プラズマ源は放電部に第１放
電ガスをパルス状に導入し、放電部においてプラズマ分
解される。そして第１放電ガスのパルス幅は、分解され
た活性種か冷却された基板上で一原子・分子層を形成す
る時間に設定される。第１プラズマ源の作動中、バイア
ス電圧印加機構は基板にバイアス電圧を印加しない。[Function] In the digital etching apparatus constructed in this way, a carrier gas is always introduced into the vacuum container in order to cause a constant discharge. The first plasma source introduces the first discharge gas into the discharge section in a pulsed manner, and the first discharge gas is plasma decomposed in the discharge section. The pulse width of the first discharge gas is set to a time during which the decomposed active species forms a single atomic/molecular layer on the cooled substrate. During operation of the first plasma source, the bias voltage application mechanism does not apply a bias voltage to the substrate.
その後、第２プラズマ源より第２放電ガスが真空容器内
の放電部にパルス状に供給され、それと同時にバイアス
電圧印加機構により基板に負のバイアスパルス電圧が印
加される。これによって、放電部で生成されたイオン種
は基板側に引き寄せられ、基板上をイオン衝撃する。イ
オン衝撃を受けた基板上では吸着した活性種か基板と反
応を起こし、基板の物質をエツチングする。吸着層は一
原子・分子層であるため、一原子・分子層の剥離の生し
た後、エツチング反応は停止する。第２放電ガスの導入
時間及び基板バイアス電圧の印加時間すなわちパルス幅
は、一原子・分子層エツチングか十分起る時間に設定さ
れる。また適性な電位は条件によってプラズマ電位か変
化するため経験的に決められるが、実用範囲としては−
１０〜−１００Ｖの範囲の電圧が選ばれ得る。バイアス
電圧か低すぎると、一原子・分子層の剥離に時間かかる
だけてなく、エツチング反応か起らないことが生し得、
反対にバイアス電圧か高すぎると、一原子・分子層エツ
チングか終了した後でもイオンスパッタエツチングか起
ってしまい、一原子・分子層エツチングの制御ができな
くなるので、バイアス電圧は種々のファクタを考慮して
経験的に設定されるべきである。Thereafter, the second discharge gas is supplied in a pulsed manner from the second plasma source to the discharge section in the vacuum container, and at the same time, a negative bias pulse voltage is applied to the substrate by the bias voltage application mechanism. As a result, the ion species generated in the discharge section are attracted to the substrate side and bombard the substrate with ions. On the substrate subjected to ion bombardment, the adsorbed active species react with the substrate, etching the material on the substrate. Since the adsorption layer is a single atomic/molecular layer, the etching reaction stops after one atomic/molecular layer is peeled off. The introduction time of the second discharge gas and the application time of the substrate bias voltage, that is, the pulse width, are set to a time sufficient to cause one atomic/molecular layer etching. In addition, the appropriate potential can be determined empirically as the plasma potential changes depending on the conditions, but as a practical range -
Voltages in the range 10 to -100V may be chosen. If the bias voltage is too low, not only will it take a long time to peel off a single atomic/molecular layer, but the etching reaction may not occur.
On the other hand, if the bias voltage is too high, ion sputter etching will occur even after single atomic/molecular layer etching has been completed, making it impossible to control single atomic/molecular layer etching, so various factors should be taken into account when determining the bias voltage. should be established empirically.
［実施例］
以下添附図面の第１図〜第５図を参照して本発明の実施
例について説明する。[Embodiments] Examples of the present invention will be described below with reference to FIGS. 1 to 5 of the accompanying drawings.
第１図には本発明のデジタルエツチング装置の一実施例
を概略的に示し、第１図において１は適当な型式の真空
ポンプ（図示してない）で排気できるようにされた真空
容器で、この真空容器１内には図示したように絶縁シー
ル部材２を介して基板保持台３が挿設されており、この
基板保持台３は液体窒素のような適当な冷媒を内部に循
環できるように構成されており、またこの基板保持台３
には負のバイアス電源４が接続され、基板保持台３上に
保持された基板５に後で説明するように負のバイアス電
圧を印加するように構成されている。FIG. 1 schematically shows an embodiment of the digital etching apparatus of the present invention, in which numeral 1 denotes a vacuum container which can be evacuated by a suitable type of vacuum pump (not shown); As shown in the figure, a substrate holder 3 is inserted into the vacuum container 1 via an insulating seal member 2, and the substrate holder 3 is designed to allow a suitable coolant such as liquid nitrogen to circulate inside the vacuum container 1. This board holding stand 3
A negative bias power supply 4 is connected to and configured to apply a negative bias voltage to the substrate 5 held on the substrate holder 3 as described later.
基板保持台３に対向して真空容器１には放電部６が設け
られ、この放電部６は高周波またはマイクロ波によって
放電できるように例えばガラス管によって構成され、そ
の一端は真空容器１内に開放し、他端には二つの三方弁
７．８及びガス流量制御装置９〜１１を介してキャリヤ
ガス供給源、第１放電ガス供給源及び第２放電ガス供給
源（これらのガス供給源はいずれも図示してない）が結
合されている。また各ガス供給管路はそれぞれ三方弁７
．８の上流でバルブ１２〜１４を介して真空ポンプに接
続されている。A discharge section 6 is provided in the vacuum container 1 facing the substrate holding table 3, and the discharge section 6 is made of, for example, a glass tube so as to be able to discharge by high frequency or microwave, and one end thereof is open into the vacuum container 1. The other end is connected to a carrier gas supply source, a first discharge gas supply source, and a second discharge gas supply source (which of these gas supply sources are connected via two three-way valves 7.8 and gas flow rate control devices 9 to 11). (not shown) are connected. In addition, each gas supply pipe has a three-way valve 7.
．． 8 is connected to a vacuum pump via valves 12-14.
各三方弁７．８は貫通型の流路にデッドボリュウムの生
しないように一方向ハルブを組み込んて構成され、人出
口が三方向にある。各三方弁７．８が閉状態の時にはキ
ャリアカス、第１放電ガス及び第２放電ガスはそれぞれ
排気側バルブ１２〜１４を介して排気されており、また
各三方弁７．８が開状態の時には、排気側バルブ１２〜
１４は閉しられ、圧力変動か生じないように制御される
。本実施例において、第１放電ガス供給系及び第２放電
カス供給系は放電部６と組合さってそれぞれ第１プラズ
マ源及び第２プラズマ源を構成している。Each three-way valve 7.8 is constructed by incorporating a one-way valve in a through-type flow path so as not to create a dead volume, and there are exits in three directions. When each three-way valve 7.8 is in a closed state, the carrier scum, first discharge gas, and second discharge gas are exhausted through the exhaust side valves 12 to 14, respectively, and when each three-way valve 7.8 is in an open state, Sometimes, the exhaust side valve 12~
14 is closed and controlled so that no pressure fluctuations occur. In this embodiment, the first discharge gas supply system and the second discharge dregs supply system are combined with the discharge section 6 to constitute a first plasma source and a second plasma source, respectively.
バイアス電源４は、例えば持続時間０１〜１００秒の負
のパルスを発生でき、基準電圧が＋５０〜Ｏｖ１パルス
高が０〜−２００Ｖの範囲の電圧を任意に選択できるよ
うに構成されている。The bias power supply 4 is configured to be able to generate a negative pulse with a duration of 01 to 100 seconds, for example, and to arbitrarily select a voltage in the range of a reference voltage of +50 to an Ov1 pulse height of 0 to -200V.
このように構成した図示装置の動作について第２図を参
照しながら説明する。The operation of the illustrated apparatus constructed in this way will be explained with reference to FIG.
第２図には第１図に示す装置を用いてデジタルエツチン
グを行う際のタイムシーケンスの一例を示す。キャリア
ガスとしてはＡｒガスを使用し、常時＋００ＳＣＣＭの
流量て真空容器］内に供給する。また第１放電ガス及び
第２放電ガスとしてはそれぞれＣＦ４＋０２ （４％）
及び八「を使用し、それぞれＩＯ３ＣＣＭでパルス状に
予め設定された時間間隔て交互に導入される。このよう
にして常に放電を行いながら、基板５上で活性種の吸着
及びエツチングか繰返される。FIG. 2 shows an example of a time sequence when performing digital etching using the apparatus shown in FIG. Ar gas is used as the carrier gas and is constantly supplied into the vacuum vessel at a flow rate of +00 SCCM. In addition, the first discharge gas and the second discharge gas are each CF4+02 (4%).
and 8'' are used, respectively, and are introduced alternately in a pulsed manner at preset time intervals using IO3CCM. In this way, adsorption and etching of the active species on the substrate 5 are repeated while constantly discharging.
第２放電ガスの導入と同時にイオンを基板５側へ引き込
むための負のバイアス電圧がバイアス電源４によって印
加される。この負のバイアスとして図示例ではＯ〜−７
０Ｖのパルス電圧が印加される。Simultaneously with the introduction of the second discharge gas, a negative bias voltage is applied by the bias power supply 4 to draw ions toward the substrate 5 side. In the illustrated example, this negative bias is O~-7
A pulse voltage of 0V is applied.
図示例では、放電のマツチングを取り易くするのと各放
電ガスをパルス状に導入する観点からキャリアガスを常
時ＪＯＯ８ＣＣＭ流しているが、キャリアガスを流さず
に放電ガスをパルス状でのみ導入することもでき、その
場合には放電が可能なように放電ガスを導入したときの
マツチング条件に設定しておく必要がある。In the illustrated example, the carrier gas is constantly flowing at JOO8CCM from the viewpoint of making it easier to match the discharge and introducing each discharge gas in a pulsed manner, but it is possible to introduce the discharge gas only in a pulsed manner without flowing the carrier gas. In that case, it is necessary to set the matching conditions when the discharge gas is introduced so that discharge is possible.
また、図示例では第２放電ガスの導入と同時に負のバイ
アスを掛けるようにしているが、吸着ガスすなわち第１
放電ガスの導入時に基板５付近てシースが形成される場
合にはそのプラズマ電位によってイオンが飛来し、吸着
か阻害されないようにするため、プラズマ電位に相当す
る正の電位を印加しておき、−〜三原子・分子層をエツ
チングするためのＡｒガスすなわち第２放電ガスの導入
と同時に負のバイアスを掛けるようにすることもできる
。In addition, in the illustrated example, a negative bias is applied at the same time as the introduction of the second discharge gas, but the adsorbed gas, that is, the first
If a sheath is formed near the substrate 5 when the discharge gas is introduced, a positive potential corresponding to the plasma potential is applied to prevent ions from flying in and being adsorbed or inhibited by the plasma potential. It is also possible to apply a negative bias simultaneously with the introduction of the Ar gas, ie, the second discharge gas, for etching the triatomic/molecular layer.
第３図〜第５図には大きなウェハをエツチングするよう
に構成した本発明の別の実施例を示し、第３図は放電ｌ
去としてＥＣＲを用いた場合の実施例を示し、第１図の
装置における構成要素と対応した部分は第１図で用いた
符号と同し符号で示す。3-5 illustrate another embodiment of the invention configured to etch large wafers, FIG.
An example in which an ECR is used as an alternative is shown, and parts corresponding to the components in the apparatus of FIG. 1 are designated by the same reference numerals as used in FIG. 1.
真空容器１の上部外周にはＥＣＲ用コイル１５か設けら
れ、また１６は補助コイルで、この補助コイル１６は磁
場を制御して発散磁場やミラー磁場を形成するのに用い
られる。また真空容器］の上部には第１図に示すものと
同様なガス導入機構（図示してない）及びマイクロ波導
入機構（図示してない）が結合され、電子サイクロトロ
ン共鳴によるブラスマ源を構成している。An ECR coil 15 is provided on the upper outer periphery of the vacuum container 1, and 16 is an auxiliary coil, which is used to control the magnetic field to form a divergent magnetic field or a mirror magnetic field. In addition, a gas introduction mechanism (not shown) and a microwave introduction mechanism (not shown) similar to those shown in FIG. 1 are connected to the upper part of the vacuum vessel, and a plasma source using electron cyclotron resonance is constructed. ing.
バイアス用パルス電源４はフィルタ１７を介して基板保
持台３に接続され、二のフィルタ１７はバイアス用高周
波電源１８からの高周波をカットするように作用してい
る。The bias pulse power source 4 is connected to the substrate holder 3 via a filter 17, and the second filter 17 acts to cut off high frequencies from the bias high frequency power source 18.
この実施例において、マイクロ波を用いて比較的高い圧
力（０，１〜５ Ｔｏｒｒ）で運転する場合にはマツチ
ングが多少ずれていても放電は起り易いが、その場合に
もキャリアガスを流しておいた方がパルスの切れが良く
なる。In this example, when operating at a relatively high pressure (0.1 to 5 Torr) using microwaves, discharge is likely to occur even if the matching is slightly misaligned, but even in that case, the carrier gas is not allowed to flow. The pulse will be sharper if you leave it on.
また第４図には本発明を容量結合型放電式により実施し
たデジタルエツチング装置を示し、真空容器１の上部に
は石英製のチャンバー１９が設けられ、その外周には高
周波放電電極２０．２１が配置され、これらの放電電極
は放電用高周波電源２２に接続され、また石英製のチャ
ンバー１９の頂部には第１図に示すものと同様なガス導
入機構（図示してない）が結合されている。このように
して放電部が構成されている。Furthermore, FIG. 4 shows a digital etching apparatus in which the present invention is implemented using a capacitively coupled discharge type, in which a chamber 19 made of quartz is provided in the upper part of the vacuum container 1, and high-frequency discharge electrodes 20, 21 are arranged around the outer periphery of the chamber 19 made of quartz. These discharge electrodes are connected to a high frequency power source 22 for discharge, and a gas introduction mechanism (not shown) similar to that shown in FIG. 1 is connected to the top of the quartz chamber 19. . The discharge section is configured in this way.
基板保持台３は第３図の実施例と同様にフィルタ１７を
介してバイアス用パルス電源４にまたブロッキングコン
デンサ２３を介してバイアス用高周波電源１８にそれぞ
れ接続されている。この実施例では基板バイアス用と放
電用とに高周波を利用するためバイアス用高周波電源１
８と放電用高周波電源２２とは移相器２４により相互に
干渉しないように位相制御される。The substrate holding table 3 is connected to the bias pulse power source 4 through the filter 17 and to the bias high frequency power source 18 through the blocking capacitor 23, as in the embodiment shown in FIG. In this embodiment, high frequency power source 1 for bias is used for substrate bias and discharge.
8 and the discharge high frequency power source 22 are phase controlled by a phase shifter 24 so as not to interfere with each other.
第５図は本発明を誘導結合型高周波放電式により実施し
たデジタルエツチング装置を示し、この例は第４図の高
周波放電電極の代わりに高周波誘導コイル２５を用いて
おり、それ以外の構成は第４図の場合と実質的に同しで
ある。FIG. 5 shows a digital etching apparatus in which the present invention is implemented using an inductively coupled high-frequency discharge method. This example uses a high-frequency induction coil 25 instead of the high-frequency discharge electrode in FIG. 4, and the other configuration is as shown in FIG. This is substantially the same as the case shown in FIG.
［発明の効果］
以上説明してきたように、本発明によるデジタルエツチ
ング装置においては、第１プラズマ源で生成されたエッ
チャントを基板上に一層だけ吸着させ、第２プラズマ源
により基板上の吸着層のみを剥離するようにエネルギ制
御されたイオンを基板に照射し、そして第２プラズマ源
と同期して、第２ブラスマ源で発生されたイオンを基板
側へ弓き寄せさせるバイアス電圧を基板へ印加するよう
に構成しているので、一原子・分子層毎のエツチングを
実用的に効率よく行うことかできる。[Effects of the Invention] As explained above, in the digital etching apparatus according to the present invention, the etchant generated by the first plasma source is adsorbed onto only one layer of the substrate, and the second plasma source adsorbs only the adsorbed layer on the substrate. The substrate is irradiated with ions whose energy is controlled so as to peel off the substrate, and in synchronization with the second plasma source, a bias voltage is applied to the substrate to draw the ions generated by the second plasma source toward the substrate. With this structure, etching can be carried out practically and efficiently for each atomic or molecular layer.
また本発明による装置は真空内部動部をもたないので、
再現性、信頼性の高い実用的なプロセス装置を提供する
ことができる。Furthermore, since the device according to the present invention has no vacuum internal moving parts,
A practical process device with high reproducibility and reliability can be provided.
第１図は本発明の一実施例を示す概路線図、第２図は第
１図の装置の動作を説明するためのデジタルエツチング
のタイムシーケンスの一例を示す図、第３図はＥＣＲ型
デジタルエツチング装置として実施した本発明の別の実
施例を示す概路線図、第４図は本発明を容量結合型放電
式デジタルエツチング装置として実施した例を示す概路
線図、第５図は本発明を誘導結合型放電式デジタルエツ
チング装置として実施した例を示す概路線図、第６図は
従来の平行平板型反応性イオンエツチング装置の構成を
示す概路線図、第７図は従来提案されたデジタルエツチ
ング実験装置を示す概略斜視図、第８図はデジタルエツ
チングのプロセスを示す説明図である。
図 中 １ 真空容器
２：絶縁シール部材
３：基板保持台
４、負のバイアス電源
５：基板
６：放電部
７．８．三方弁
９〜１１：ガス流量制御装置
１２〜１４：ハルブ
１５：ＥＣＲ用コイル
１６：補助コイル
１７：フィルタ
１８、バイアス用高周波電源
１９ 石英製のチャンバー
２０．２１ 高周波放電電極
２２：放電用高周波電源
２３、ブロッキングコンデンサ
２４ 移相器
２５、高周波誘導コイル
第
１
図
第２図
日マま八！ｂ
第６図
第７図
淑１４１呈系FIG. 1 is a schematic diagram showing an embodiment of the present invention, FIG. 2 is a diagram showing an example of a time sequence of digital etching to explain the operation of the device shown in FIG. 1, and FIG. 3 is an ECR type digital etching diagram. FIG. 4 is a schematic diagram showing another embodiment of the present invention implemented as an etching device. FIG. 4 is a schematic diagram showing an example of implementing the present invention as a capacitively coupled discharge type digital etching device. FIG. A schematic diagram showing an example implemented as an inductively coupled discharge type digital etching device, FIG. 6 is a schematic diagram showing the configuration of a conventional parallel plate type reactive ion etching device, and FIG. 7 is a schematic diagram showing the configuration of a conventional parallel plate type reactive ion etching device. FIG. 8 is a schematic perspective view showing the experimental apparatus and an explanatory diagram showing the digital etching process. In the figure 1 Vacuum container 2: Insulating seal member 3: Substrate holding table 4, Negative bias power supply 5: Substrate 6: Discharge section 7.8. Three-way valves 9 to 11: Gas flow rate controllers 12 to 14: Harvest 15: ECR coil 16: Auxiliary coil 17: Filter 18, high frequency power source for bias 19 Quartz chamber 20.21 High frequency discharge electrode 22: High frequency power source for discharge 23, Blocking capacitor 24 Phase shifter 25, High frequency induction coil 1st figure 2nd day Mamahachi! b Figure 6 Figure 7 Shuku 141 presentation system
Claims (4)
置し、反応性イオンエッチングを行うようにしたデジタ
ルエッチング装置において、放電部が、エッチャントを
生成する第１プラズマ源及び基板上の吸着層のみを剥離
するようにエネルギ制御されたイオンを基板に照射する
第２プラズマ源とを備え、また基板保持台が、第１プラ
ズマ源で生成されたエッチャントを基板上に一原子・分
子層だけ吸着させるように温度制御されそして第２プラ
ズマ源で発生されたイオンを基板側へ引き寄せさせる基
板バイアス電圧印加機構を備えていることを特徴とする
デジタルエッチング装置。1. In a digital etching apparatus that performs reactive ion etching by disposing a substrate holding stand and a discharge section facing each other in a vacuum container, the discharge section includes a first plasma source that generates an etchant and an adsorption layer on the substrate. and a second plasma source that irradiates the substrate with ions whose energy is controlled so as to strip the substrate, and a substrate holding table that adsorbs only one atomic or molecular layer of the etchant generated by the first plasma source onto the substrate. What is claimed is: 1. A digital etching apparatus comprising: a substrate bias voltage applying mechanism which is temperature-controlled so as to cause the ions to be drawn toward the substrate;
された時間間隔でパルス状に放電するように制御される
請求項１に記載のデジタルエッチング装置。2. 2. The digital etching apparatus according to claim 1, wherein the first plasma source and the second plasma source are controlled to alternately discharge in a pulsed manner at controlled time intervals.
〜１５０ｅＶの範囲で制御できるように構成された請求
項１に記載のデジタルエッチング装置。3. The second plasma source increases the energy of the generated ions by 20
The digital etching apparatus according to claim 1, wherein the digital etching apparatus is configured to be controllable in the range of ~150 eV.
して構成される請求項１に記載のデジタルエッチング装
置。4. The digital etching apparatus according to claim 1, wherein the first and second plasma sources are configured as the same plasma generator.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6125590A JPH03263827A (en) | 1990-03-14 | 1990-03-14 | Digital etching apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6125590A JPH03263827A (en) | 1990-03-14 | 1990-03-14 | Digital etching apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03263827A true JPH03263827A (en) | 1991-11-25 |
Family
ID=13165946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6125590A Pending JPH03263827A (en) | 1990-03-14 | 1990-03-14 | Digital etching apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03263827A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5817559A (en) * | 1994-05-16 | 1998-10-06 | Matsushita Electric Industrial Co., Ltd. | Production method for a semiconductor device |
| JP2005502198A (en) * | 2001-08-29 | 2005-01-20 | 東京エレクトロン株式会社 | Apparatus and method for plasma processing |
| JP2012529777A (en) * | 2009-12-15 | 2012-11-22 | ユニバーシティ オブ ヒューストン システム | Atomic layer etching using pulsed plasma |
| WO2013168509A1 (en) * | 2012-05-08 | 2013-11-14 | 東京エレクトロン株式会社 | Etching method for substrate to be processed and plasma-etching device |
| JP2015503223A (en) * | 2011-11-15 | 2015-01-29 | ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ | Hybrid pulsed plasma processing system |
| KR20170141666A (en) | 2015-04-20 | 2017-12-26 | 도쿄엘렉트론가부시키가이샤 | A method of etching the etched layer |
| WO2019117130A1 (en) | 2017-12-15 | 2019-06-20 | 東京エレクトロン株式会社 | Plasma etching method and plasma etching apparatus |
| KR20190089222A (en) * | 2016-12-19 | 2019-07-30 | 램 리써치 코포레이션 | Designer ALE (ATOMIC LAYER ETCHING) |
| US11450513B2 (en) | 2018-03-30 | 2022-09-20 | Lam Research Corporation | Atomic layer etching and smoothing of refractory metals and other high surface binding energy materials |
-
1990
- 1990-03-14 JP JP6125590A patent/JPH03263827A/en active Pending
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5817559A (en) * | 1994-05-16 | 1998-10-06 | Matsushita Electric Industrial Co., Ltd. | Production method for a semiconductor device |
| US6169004B1 (en) | 1994-05-16 | 2001-01-02 | Matsushita Electric Industrial Co., Ltd. | Production method for a semiconductor device |
| JP2005502198A (en) * | 2001-08-29 | 2005-01-20 | 東京エレクトロン株式会社 | Apparatus and method for plasma processing |
| JP4763235B2 (en) * | 2001-08-29 | 2011-08-31 | 東京エレクトロン株式会社 | Apparatus and method for plasma processing |
| JP2012529777A (en) * | 2009-12-15 | 2012-11-22 | ユニバーシティ オブ ヒューストン システム | Atomic layer etching using pulsed plasma |
| US10515782B2 (en) | 2009-12-15 | 2019-12-24 | University Of Houston System | Atomic layer etching with pulsed plasmas |
| JP2014007432A (en) * | 2009-12-15 | 2014-01-16 | Univ Of Houston System | Atomic layer etching with pulsed plasmas |
| KR101392838B1 (en) * | 2009-12-15 | 2014-05-15 | 유니버시티 오브 휴스턴 시스템 | Atomic layer etching with pulsed plasmas |
| JP2015503223A (en) * | 2011-11-15 | 2015-01-29 | ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ | Hybrid pulsed plasma processing system |
| US9721803B2 (en) | 2012-05-08 | 2017-08-01 | Tokyo Electron Limited | Etching method for substrate to be processed and plasma-etching device |
| KR20150018499A (en) * | 2012-05-08 | 2015-02-23 | 도쿄엘렉트론가부시키가이샤 | Etching method for substrate to be processed and plasma-etching device |
| WO2013168509A1 (en) * | 2012-05-08 | 2013-11-14 | 東京エレクトロン株式会社 | Etching method for substrate to be processed and plasma-etching device |
| US10347499B2 (en) | 2015-04-20 | 2019-07-09 | Tokyo Electron Limited | Method for etching layer to be etched |
| KR20170141666A (en) | 2015-04-20 | 2017-12-26 | 도쿄엘렉트론가부시키가이샤 | A method of etching the etched layer |
| KR20190089222A (en) * | 2016-12-19 | 2019-07-30 | 램 리써치 코포레이션 | Designer ALE (ATOMIC LAYER ETCHING) |
| KR20190089231A (en) * | 2016-12-19 | 2019-07-30 | 램 리써치 코포레이션 | ALE of TANTALUM |
| JP2020502811A (en) * | 2016-12-19 | 2020-01-23 | ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ | Designer atomic layer etching |
| US11721558B2 (en) | 2016-12-19 | 2023-08-08 | Lam Research Corporation | Designer atomic layer etching |
| TWI832325B (en) * | 2016-12-19 | 2024-02-11 | 美商蘭姆研究公司 | Designer atomic layer etching |
| WO2019117130A1 (en) | 2017-12-15 | 2019-06-20 | 東京エレクトロン株式会社 | Plasma etching method and plasma etching apparatus |
| KR20200094751A (en) | 2017-12-15 | 2020-08-07 | 도쿄엘렉트론가부시키가이샤 | Plasma etching method and plasma etching device |
| US11120999B2 (en) | 2017-12-15 | 2021-09-14 | Tokyo Electron Limited | Plasma etching method |
| US11450513B2 (en) | 2018-03-30 | 2022-09-20 | Lam Research Corporation | Atomic layer etching and smoothing of refractory metals and other high surface binding energy materials |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102510737B1 (en) | Atomic layer etching method | |
| JP4657473B2 (en) | Plasma processing equipment | |
| KR100279091B1 (en) | Etching Method and Etching Equipment | |
| KR20210042939A (en) | Equipment and process for electron beam mediated plasma etching and deposition process | |
| US20150279687A1 (en) | Halogen-free gas-phase silicon etch | |
| KR970005035B1 (en) | Method and apparatus for generating highly dense uniform plasma by use of a high frequency rotating electric field | |
| JP5271267B2 (en) | Mask layer processing method before performing etching process | |
| JP3706027B2 (en) | Plasma processing method | |
| JP2001168086A (en) | Method of manufacturing semiconductor device and manufacturing apparatus | |
| JPH04253328A (en) | Surface treatment device | |
| KR20200115273A (en) | Atomic layer etch(ale) of tungsten or other matal layers | |
| JPH03184335A (en) | Apparatus and method for surface cleaning | |
| US10991594B2 (en) | Method for area-selective etching of silicon nitride layers for the manufacture of microelectronic workpieces | |
| JPH03263827A (en) | Digital etching apparatus | |
| JP3217875B2 (en) | Etching equipment | |
| WO2003056617A1 (en) | Etching method and plasma etching device | |
| JPH10144668A (en) | Plasma treating method | |
| JP2000068227A (en) | Method for processing surface and device thereof | |
| JPH03204925A (en) | Plasma processor | |
| JPH0789545B2 (en) | Plasma etching method | |
| JP4141021B2 (en) | Plasma deposition method | |
| JPH03276719A (en) | Digital etching method | |
| JPH04137532A (en) | Surface processing method and its equipment | |
| JP3202877B2 (en) | Plasma ashing device | |
| JP3170849B2 (en) | Dry etching method |