JP2004056221A - 送受信装置 - Google Patents
送受信装置 Download PDFInfo
- Publication number
- JP2004056221A JP2004056221A JP2002207396A JP2002207396A JP2004056221A JP 2004056221 A JP2004056221 A JP 2004056221A JP 2002207396 A JP2002207396 A JP 2002207396A JP 2002207396 A JP2002207396 A JP 2002207396A JP 2004056221 A JP2004056221 A JP 2004056221A
- Authority
- JP
- Japan
- Prior art keywords
- storage
- unit
- protocol
- transmission
- capacity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Communication Control (AREA)
Abstract
【課題】回路の規模が小さく、製造コストの低い送受信装置を提供する。
【解決手段】図1に示すように、送受信装置1000は、IEEE1394バスに接続され、IEEE1394の物理層を実現する物理層信号処理部1と、物理層信号処理部1に接続され、IEEE1394のLINK層を実現するLINK層信号処理部2と、LINK層信号処理部2に接続されたデータ転送制御手段100と、データ転送制御手段100に接続されたn個(nは任意の自然数)の外部インターフェース6a〜6nとを備えている。図2に示すように、データ転送制御手段100は、n個のプロトコル制御部8a〜8nと、m個(mは任意の自然数)の記憶部12a〜12mと、プロトコル制御部8a〜8nと記憶部12a〜12mとが接続されている選択部11と、選択部11に接続されている容量決定部9と、容量決定部10に接続されている外部入力部9とを備えている。
【選択図】 図1
【解決手段】図1に示すように、送受信装置1000は、IEEE1394バスに接続され、IEEE1394の物理層を実現する物理層信号処理部1と、物理層信号処理部1に接続され、IEEE1394のLINK層を実現するLINK層信号処理部2と、LINK層信号処理部2に接続されたデータ転送制御手段100と、データ転送制御手段100に接続されたn個(nは任意の自然数)の外部インターフェース6a〜6nとを備えている。図2に示すように、データ転送制御手段100は、n個のプロトコル制御部8a〜8nと、m個(mは任意の自然数)の記憶部12a〜12mと、プロトコル制御部8a〜8nと記憶部12a〜12mとが接続されている選択部11と、選択部11に接続されている容量決定部9と、容量決定部10に接続されている外部入力部9とを備えている。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、複数のプロトコルに対応した送受信装置に関するものである。
【0002】
【従来の技術】
現在、IEEE1394、USB2.0など、様々なインターフェースの規格で多数のプロトコルが定義されている。現在も様々な種類のプロトコルが開発されており、今後も多数のプロトコルが定義される見込みである。
【0003】
図8は、IEEE1394準拠のプロトコルである「Serial Bus Protcol 2」(以下SBP2と称する)と、「AV Protocol」(以下AVプロトコルと称する)との2つのプロトコルに対応している従来の送受信装置を示すブロック図である。
【0004】
図8に示すように、送受信装置700は、IEEE1394バスに接続され、IEEE1394の物理層を実現する物理層信号処理部1と、物理層信号処理部1に接続され、IEEE1394のLINK層を実現するLINK層信号処理部2と、LINK層信号処理部2にそれぞれ接続されたAVプロトコル制御部3およびSBP2プロトコル制御部4と、AVプロトコル制御部3に接続されたAVプロトコル用記憶部5aと、SBP2プロトコル制御部4に接続されたSBP2プロトコル用記憶部5bと、AVプロトコル制御部3に接続された外部インターフェース6と、SBP2プロトコル制御部4に接続されたDMAインターフェース7とを備えている。
【0005】
次に、各部の動作を説明する。
【0006】
物理層信号処理部1は、パケットをIEEE1394バスに入出力する。
【0007】
LINK層信号処理部2は、物理層で転送可能なパケットに加工する。また、パケットに復元する。
【0008】
AVプロトコル制御部3は、Isochronousパケットによるデータ転送を制御する。
【0009】
SBP2プロトコル制御部4は、Asynchronousパケットによる大容量データ転送を制御する。
【0010】
AVプロトコル用記憶部5aおよびSBP2プロトコル用記憶部5bは、それぞれデータを記憶する。
【0011】
外部インターフェース6は、マルチメディアデータの外部との入出力を行なう。
【0012】
DMAインターフェース7は、SBP2用のデータの外部との入出力を行なう。
【0013】
AVプロトコルは、Isochronousパケットを用いてマルチメディアデータ(ビデオデータおよびオーディオデータ)を転送することを目的とするプロトコルである。AVプロトコル制御部3は、外部インターフェース6から入力されたマルチメディアデータを、Isochronousパケットに変換して、LINK層信号処理部2と、物理層信号処理部1とを通じてIEEE1394バスに出力する。また、逆に、IEEE1394バスから物理層1、LINK層2を通してIsochronousパケットを受信してマルチメディアデータに変換し、外部インターフェース6に出力する。
【0014】
なお、マルチメディアデータには「Packet Identification」(以下PIDと記述)が挿入されており、PIDによってソースのプログラムが判別できるようになっている。AVプロトコル制御部3は、PIDを判別することによって任意のプログラムをフィルタリングすることもできる。この際にマルチメディアデータを一時的に記憶しておくためにAVプロトコル用記憶部5aが必要である。
【0015】
SBP2は、Asynchronousパケットを用いて大容量のデータ転送をすることを目的とするプロトコルである。SBP2プロトコル制御部4では、DMAインターフェース7から入力されたデータをAsynchronous パケットに変換して、LINK層信号処理部2と、物理層信号処理部1を通してIEEE1394バスに出力する。また、逆に、IEEE1394バスから物理層信号処理部1、LINK層信号処理部2を通してAsynchronousパケットを受信してデータに変換し、DMAインターフェース7に出力する。これらの大容量データ転送をハードウェアで実現するためには、パケット送受信用のFIFO(First−In First−Out memory)としてSBP2プロトコル用記憶部5bが必要である。
【0016】
【発明が解決しようとする課題】
しかしながら、上記従来の構成では今後、複数のプロトコルに対応した送受信装置を実現するためには、1つのプロトコルに対して少なくとも1つの専用の記憶部が必要となる。つまり、実現したいプロトコルの数以上の各プロトコル専用の記憶部が必要となる。このため、送受信装置の回路規模が大幅に増大し、それに伴って送受信装置の製造コストも大幅に増大するという不具合がある。
【0017】
本発明は上記従来の不具合を解決するためになされたものであり、回路の規模が小さく、製造コストの低い送受信装置を提供することを目的とする。
【0018】
【課題を解決するための手段】
本発明の送受信装置は、外部機器に接続するためのインターフェース手段と、データを入出力するデータ入出力手段と、上記インターフェース手段と上記データ入出力手段との間に接続されたデータ転送制御手段とを備える送受信装置であって、上記データ転送制御手段は、それぞれが特定のプロトコルでのデータ転送を制御する複数のプロトコル制御部と、それぞれがデータを記憶する複数の記憶部と、上記複数のプロトコル制御部と上記複数の記憶部との間に接続された選択部と、上記選択部に接続された容量決定部とを有し、上記容量決定部は、上記複数のプロトコル制御部のそれぞれが使用する記憶容量を決定し、上記選択部は、上記容量決定部によって決定された上記各記憶容量に基づいて、上記複数のプロトコル制御部のそれぞれが使用する上記複数の記憶部のうちの少なくとも1つの記憶部を選択することを特徴とする。
【0019】
本発明の送受信装置では、各プロトコル制御部で使用する記憶容量を容量決定部によって設定し、選択部によって各プロトコル制御部で必要な記憶容量を有する記憶部を選択することができる。つまり、全ての記憶部を無駄なく利用することが可能な送受信装置が得られる。従って、本発明によれば、従来の送受信装置のように各プロトコル専用の記憶部を設ける必要がない。このため、送受信装置の回路規模を縮小することができ、それに伴って送受信装置の製造コストも低減できる。
【0020】
上記容量決定部に接続され、上記複数のプロトコル制御部のそれぞれが使用する記憶容量を設定するための設定情報を外部から入力する外部入力部をさらに備え、上記容量決定部は、上記外部入力部からの上記設定情報を基に上記複数のプロトコル制御部のそれぞれが使用する記憶容量を決定する構成としてもよい。
【0021】
上記容量決定部に接続され、上記データ入出力手段の使用帯域を判別する帯域判別部をさらに備え、上記容量決定部は、上記帯域判別部からの判別結果を受けて自動的に上記複数のプロトコル制御部のそれぞれが使用する記憶容量を決定する構成としてもよい。
【0022】
上記複数の記憶部における記憶部の個数は、上記複数のプロトコル制御部におけるプロトコル制御部の個数よりも少ない構成としてもよい。
【0023】
このことによって、送受信装置の回路規模をさらに縮小しつつ、多数のプロトコルでの送受信を実現できる。
【0024】
上記複数のプロトコル制御部のそれぞれは、IEEE1394準拠プロトコルでのデータ転送を制御する構成としてもよい。
【0025】
本発明の別の送受信装置は、外部機器に接続するためのインターフェース手段と、データを入出力するデータ入出力手段と、上記インターフェース手段と上記データ入出力手段との間に接続されたデータ転送制御手段とを備える送受信装置であって、上記データ転送制御手段は、それぞれが特定のプロトコルでのデータ転送を制御する複数のプロトコル制御部と、データを記憶する記憶領域を備える記憶部と、上記複数のプロトコル制御部と上記記憶部との間に接続された領域分割選択部と、上記領域分割選択部に接続された容量決定部とを有し、上記容量決定部は、上記複数のプロトコル制御部のそれぞれが使用する記憶容量を決定し、上記領域分割選択部は、上記容量決定部によって決定された上記各記憶容量に基づいて、上記記憶領域を上記複数のプロトコル制御部のそれぞれが使用する複数のサブ記憶領域に分割し、上記複数のプロトコル制御部のそれぞれが使用する上記複数のサブ記憶領域のうちの少なくとも1つのサブ記憶領域を選択することを特徴とする。
【0026】
本発明の別の送受信装置では、各プロトコル制御部で使用する記憶容量を容量決定部によって設定し、領域分割選択部によって各プロトコル制御部で必要な記憶容量を有するサブ記憶領域を選択することができる。つまり、記憶部内の全ての記憶領域を無駄なく利用することが可能な送受信装置が得られる。従って、本発明によれば、従来の送受信装置のように各プロトコル専用の記憶部を設ける必要がない。このため、送受信装置の回路規模を縮小することができ、それに伴って送受信装置の製造コストも低減できる。
【0027】
上記容量決定部に接続され、上記複数のプロトコル制御部のそれぞれが使用する記憶容量を設定するための設定情報を外部から入力する外部入力部をさらに備え、上記容量決定部は、上記外部入力部からの上記設定情報を基に上記複数のプロトコル制御部のそれぞれが使用する記憶容量を決定する構成としてもよい。
【0028】
上記容量決定部に接続され、上記データ入出力手段の使用帯域を判別する帯域判別部をさらに備え、上記容量決定部は、上記帯域判別部からの判別結果を受けて自動的に上記複数のプロトコル制御部のそれぞれが使用する記憶容量を決定する構成としてもよい。
【0029】
上記複数のプロトコル制御部のそれぞれは、IEEE1394準拠プロトコルでのデータ転送を制御する構成としてもよい。
【0030】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、簡単のため、各実施形態に共通する構成要素は、同一の参照符号で示す。
【0031】
(実施形態1)
図1は、本実施形態の送受信装置のブロック図を示す。
【0032】
図1に示すように、本実施形態の送受信装置1000は、IEEE1394バスに接続され、IEEE1394の物理層を実現する物理層信号処理部1と、物理層信号処理部1に接続され、IEEE1394のLINK層を実現するLINK層信号処理部2と、LINK層信号処理部2に接続されたデータ転送制御手段100と、データ転送制御手段100に接続されたn個(nは任意の自然数)の外部インターフェース6a〜6nとを備えている。
【0033】
次に、本実施形態の送受信装置1000の各部の動作を説明する。
【0034】
物理層信号処理部1は、パケットをIEEE1394バスに入出力する。
【0035】
LINK層信号処理部2は、データを物理層で転送可能なパケットに加工する。また、物理層信号処理部1から転送されてくるパケットからデータを復元する。
【0036】
データ転送制御手段100は、パケットによるデータ転送を制御する。
【0037】
外部インターフェース6a〜6nは、マルチメディアデータの外部との入出力を行なう。
【0038】
図2は、図1中に示されているデータ転送制御手段100のブロック図を示す。
【0039】
図2に示すように、本実施形態のデータ転送制御手段100は、n個のプロトコル制御部8a〜8nと、m個(mは任意の自然数)の記憶部12a〜12mと、プロトコル制御部8a〜8nと記憶部12a〜12mとが接続されている選択部11と、選択部11に接続されている容量決定部9と、容量決定部10に接続されている外部入力部9とを備えている。なお、ここでは、記憶部の個数とプロトコル制御部の個数とが同数である構成(すなわち、n=m)としている。
【0040】
次に、データ転送制御手段100の各部の動作を説明する。
【0041】
プロトコル制御部8a〜8nは、n個のプロトコルにそれぞれ対応しており、それぞれのプロトコルにおいて用いられるパケットによるデータ転送を制御する。
【0042】
外部入力部9は、容量決定部10において記憶容量を決定するデータを入力するためのものである。
【0043】
容量決定部10は、外部入力部9から入力されたデータを受けて、パケットからなるデータを一時的に記憶しておくためにプロトコル制御部8a〜8nが使用する記憶容量を決定する。
【0044】
選択部11は、プロトコル制御部8a〜8nが使用する記憶部を、記憶部12a〜12mの中から選択する。
【0045】
記憶部12a〜12mは、それぞれデータを記憶する。また、記憶部12a〜12mは、それぞれ様々な記憶容量を有する。
【0046】
以上のように構成されたデータ転送制御手段100の動作について、以下に説明する。
【0047】
まず、容量決定部10は、外部入力部9から入力されたデータを基に、プロトコル制御部8aで使用する記憶容量を決定する。次に、選択部11は、容量決定部10で決定された記憶容量の情報を基に、プロトコル制御部8aが使用する記憶部を、記憶部12a〜12mの中から選択する。このことによって、プロトコル制御部8aで使用する記憶部が決定される。
【0048】
以上の動作を、さらにプロトコル制御部8bからプロトコル制御部8nまでについても、同様の動作を繰り返すことによって、プロトコル制御部8a〜8nのそれぞれが利用する記憶部が決定される。
【0049】
上記の動作によって、データ転送制御手段100は、各プロトコルによるデータ転送を制御することが可能になり、送受信装置1000においてデータの送受信が可能となる。
【0050】
上述のように、本実施形態の送受信装置1000では、プロトコル制御部8a〜8nで使用する記憶容量を外部入力部9からのデータ入力によって設定し、プロトコル制御部8a〜8nのそれぞれが利用する記憶部を決定できる構成となっている。この構成によって、外部入力部9に入力するデータに応じて記憶容量および記憶部を変更することができる。このため、プロトコル制御部8a〜8nのそれぞれにおいて必要な記憶容量を有する記憶部を、プロトコル制御部8a〜8nのそれぞれに割り当てることができる。つまり、全ての記憶部を無駄なく利用することが可能な送受信装置が得られる。
【0051】
従って、本実施形態で得られる送受信装置1000では、従来の送受信装置のように各プロトコル専用の記憶部を設ける必要がない。このため、送受信装置の回路規模を縮小することができ、それに伴って送受信装置の製造コストも低減できる。
【0052】
なお、本実施形態で説明した送受信装置1000では、記憶部の個数とプロトコル制御部の個数とが同数である構成(すなわち、n=m)としているが、これに限定されない。
【0053】
例えば、記憶部の個数がプロトコル制御部の個数よりも少ない構成(すなわち、n>m)とすることも可能である。このことによって、送受信装置の回路規模をさらに縮小しつつ、多数のプロトコルでの送受信を実現できる。
【0054】
また、記憶部の個数がプロトコル制御部の個数よりも多い構成(すなわち、n<m)とすることも可能である。このことによって、送受信装置100の回路規模を縮小しつつ、大きな記憶容量を必要とするプロトコル制御部に複数の記憶部を割り当てることができる。
【0055】
(実施形態2)
図3は、本実施形態のデータ転送制御手段100aを示すブロック図である。本実施形態の送受信装置は上記実施形態1とほぼ同じ構成であり、上記実施形態1のデータ転送制御手段100に代えて、図3に示すデータ転送制御手段100aを設けた点でのみ異なる。以下に、本実施形態のデータ転送制御手段100aを説明する。
【0056】
図3に示すように、本実施形態のデータ転送制御手段100aは、プロトコル制御部8a〜8nと、記憶部12と、n個(nは任意の自然数)のプロトコル制御部8a〜8nと記憶部12とが接続されている領域分割選択部13と、領域分割選択部13に接続されている容量決定部9と、容量決定部10に接続されている外部入力部9とを備えている。
【0057】
次に、データ転送制御手段100aの各部の動作を説明する。
【0058】
プロトコル制御部8a〜8nは、n個のプロトコルに対応しており、それぞれのプロトコルにおいて用いられるパケットによるデータ転送を制御する。
【0059】
外部入力部9は、容量決定部10において記憶容量を決定するデータを入力するためのものである。
【0060】
容量決定部10は、外部入力部9から入力されたデータを受けて、パケットからなるデータを一時的に記憶しておくためにプロトコル制御部8a〜8nが使用する記憶容量を決定する。
【0061】
記憶部12は、データを記憶する。
【0062】
領域分割選択部13は、容量決定部10で決定された記憶容量の情報を基に記憶部12をm個(mは任意の自然数)の記憶領域22a〜22mに分割し、プロトコル制御部8a〜8nが使用する記憶領域を選択する。
【0063】
以上のように構成されたデータ転送制御手段100aの動作について、以下に説明する。
【0064】
まず、容量決定部10は、外部入力部9から入力されたデータを基に、プロトコル制御部8aで使用する記憶容量を決定する。次に、領域分割選択部11は、容量決定部10で決定された記憶容量の情報を基に記憶部12を複数の記憶領域に分割し、プロトコル制御部8a〜8nが使用する記憶領域を選択する。このことによって、プロトコル制御部8aで使用する記憶領域が決定される。
【0065】
以上の動作を、さらにプロトコル制御部8bからプロトコル制御部8nまでについても、同様の動作を繰り返すことによって、プロトコル制御部8a〜8nのそれぞれが利用する記憶領域が決定される。
【0066】
上記の動作によって、データ転送制御手段100aは、各プロトコルによるデータ転送を制御することが可能になり、送受信装置1000においてデータの送受信が可能となる。
【0067】
上述のように、本実施形態によれば、送受信装置1000は、プロトコル制御部8a〜8nで使用する記憶容量を外部入力部9からのデータ入力によって設定し、プロトコル制御部8a〜8nのそれぞれが利用する記憶部12内の記憶領域を決定できる構成となっている。この構成によって、外部入力部9に入力するデータによって、プロトコル制御部8a〜8nのそれぞれが利用する記憶容量を自由に変更することができる。このことによって、本実施形態の送受信装置1000では、プロトコル制御部8a〜8nのそれぞれにおいて必要な記憶容量をプロトコル制御部8a〜8nのそれぞれに割り当てることができる。
【0068】
従って、本実施形態で得られる送受信装置1000では、従来の送受信装置のように各プロトコル毎に専用の記憶部を設ける必要がない。このため、回路規模を縮小することができ、それに伴って送受信装置の製造コストも低減できる。
【0069】
また、本実施形態で得られる送受信装置1000では、プロトコル制御部8a〜8nのそれぞれが利用する記憶容量を自由に変更することができるので、記憶部12内に無駄になる記憶領域がなくなり、記憶部を効率的に利用することができる。
【0070】
なお、本実施形態で説明した送受信装置1000では、記憶領域の個数とプロトコル制御部の個数とが同数である構成(すなわち、n=m)としているが、これに限定されない。
【0071】
例えば、記憶領域の個数がプロトコル制御部の個数よりも多い構成(すなわち、n<m)とすることも可能である。このことによって、送受信装置1000の回路規模を縮小しつつ、大きな記憶容量を必要とするプロトコル制御部に複数の記憶領域を割り当てることができる。
【0072】
(実施形態3)
図4は、本実施形態のデータ転送制御手段100bを示すブロック図である。本実施形態の送受信装置は上記実施形態1とほぼ同じ構成であり、上記実施形態1のデータ転送制御手段100に代えて、図4に示すデータ転送制御手段100bを設けた点でのみ異なる。以下に、本実施形態のデータ転送制御手段100bを説明する。
【0073】
図4に示すように、本実施形態のデータ転送制御手段100bは、n個(nは任意の自然数)のプロトコル制御部8a〜8nと、m個(mは任意の自然数)の記憶部12a〜12mと、プロトコル制御部8a〜8nと記憶部12a〜12mとが接続されている選択部11と、選択部11に接続されている容量決定部9と、容量決定部10に接続されている帯域判別部14とを備えている。なお、ここでは、記憶部の個数とプロトコル制御部の個数とが同数である構成(すなわち、n=m)としている。
【0074】
次に、データ転送制御手段100bの各部の動作を説明する。
【0075】
プロトコル制御部8a〜8nは、n個のプロトコルにそれぞれ対応しており、それぞれのプロトコルにおいて用いられるパケットによるデータ転送を制御する。
【0076】
帯域判別部14は、物理層信号処理部1に接続されているバス(本実施形態ではIEEE1394バス)上の使用帯域を判別する。
【0077】
容量決定部10は、帯域判別部14からバスの使用帯域の判別結果を受けて、プロトコル制御部8a〜8nがデータを一時的に記憶しておくために使用する記憶容量を決定する。
【0078】
選択部11は、プロトコル制御部8a〜8nが使用する記憶部を、記憶部12a〜12mの中から選択する。
【0079】
記憶部12a〜12mは、それぞれデータを記憶する。また、記憶部12a〜12mは、それぞれ様々な記憶容量を有する。
【0080】
以上のように構成されたデータ転送制御手段100の動作について、以下に説明する。
【0081】
まず、帯域判別部14が物理層信号処理部1に接続されているバス(本実施形態ではIEEE1394バス)上の使用帯域を判別する。次に、容量決定部10は、帯域判別部14からのバスの使用帯域の判別結果を基にプロトコル制御部8aで使用する記憶容量を自動的に決定する。次に、選択部11は、容量決定部10で決定された記憶容量の情報を基に、プロトコル制御部8aが使用する記憶部を、記憶部12a〜12mの中から選択する。このことによって、プロトコル制御部8aで使用する記憶部が決定される。
【0082】
以上の動作を、さらにプロトコル制御部8bからプロトコル制御部8nまでについても、同様の動作を繰り返すことによって、プロトコル制御部8a〜8nのそれぞれが利用する記憶部が決定される。
【0083】
上記の動作によって、データ転送制御手段100は、各プロトコルによるデータ転送を制御することが可能になり、送受信装置1000においてデータの送受信が可能となる。
【0084】
上述のように、本実施形態では、帯域判別部14で物理層信号処理部1に接続されているバス(本実施形態ではIEEE1394バス)上の使用帯域を判別し、その結果によりプロトコル制御部8a〜8nで使用する記憶容量を自動的に設定する構成としたことによって、バスの状態が変化した時に、プロトコル制御部8aが使用する記憶領域および記憶部を自動的に変更することができる。このため、バスの状態に応じて、プロトコル制御部8a〜8nのそれぞれにおいて必要な記憶容量を有する記憶部を、プロトコル制御部8a〜8nのそれぞれに割り当てることができる。つまり、本実施形態によれば、全ての記憶部を効率よく利用することが可能な送受信装置が得られる。
【0085】
従って、本実施形態で得られる送受信装置1000では、従来の送受信装置のように各プロトコル専用の記憶部を設ける必要がない。このため、送受信装置全体の回路規模を縮小することができ、それに伴って送受信装置の製造コストも低減できる。
【0086】
また、本実施形態で得られる送受信装置1000では、帯域判別部14を備えていることによって、バスの状態に応じて、プロトコル制御部8a〜8nのそれぞれが利用する記憶容量および記憶部を自由に変更することができるので、記憶部を効率的に利用することができる。
【0087】
なお、本実施形態で説明した送受信装置1000では、記憶部の個数とプロトコル制御部の個数とが同数である構成(すなわち、n=m)としているが、これに限定されない。
【0088】
例えば、記憶部の個数がプロトコル制御部の個数よりも少ない構成(すなわち、n>m)とすることも可能である。このことによって、送受信装置全体の回路規模をさらに縮小しつつ、多数のプロトコルでの送受信を実現できる。
【0089】
また、記憶部の個数がプロトコル制御部の個数よりも多い構成(すなわち、n<m)とすることも可能である。このことによって、送受信装置全体の回路規模を縮小しつつ、大きな記憶容量を必要とするプロトコル制御部に複数の記憶部を割り当てることができる。
【0090】
(実施形態4)
図5は、本実施形態のデータ転送制御手段100cを示すブロック図である。本実施形態の送受信装置は上記実施形態1とほぼ同じ構成であり、上記実施形態1のデータ転送制御手段100に代えて、図5に示すデータ転送制御手段100cを設けた点でのみ異なる。以下に、本実施形態のデータ転送制御手段100cを説明する。
【0091】
図5に示すように、本実施形態のデータ転送制御手段100cは、プロトコル制御部8a〜8nと、記憶部12と、n個(nは任意の自然数)のプロトコル制御部8a〜8nと記憶部12とが接続されている領域分割選択部13と、領域分割選択部13に接続されている容量決定部9と、容量決定部10に接続されている帯域判別部14とを備えている。
【0092】
次に、データ転送制御手段100cの各部の動作を説明する。
【0093】
プロトコル制御部8a〜8nは、n個のプロトコルに対応しており、それぞれのプロトコルにおいて用いられるパケットによるデータ転送を制御する。
【0094】
帯域判別部14は、物理層信号処理部1に接続されているバス(本実施形態ではIEEE1394バス)上の使用帯域を判別する。
【0095】
容量決定部10は、帯域判別部14からバスの使用帯域の判別結果を受けて、プロトコル制御部8a〜8nがデータを一時的に記憶しておくために使用する記憶容量を決定する。
【0096】
記憶部12は、データを記憶する。
【0097】
領域分割選択部13は、容量決定部10で決定された記憶容量の情報を基に記憶部12をm個(mは任意の自然数)の記憶領域22a〜22mに分割し、プロトコル制御部8a〜8nが使用する記憶領域を選択する。
【0098】
以上のように構成されたデータ転送制御手段100cの動作について、以下に説明する。
【0099】
まず、帯域判別部14が物理層信号処理部1に接続されているバス(本実施形態ではIEEE1394バス)上の使用帯域を判別する。次に、容量決定部10は、帯域判別部14からのバスの使用帯域の判別結果を基にプロトコル制御部8aで使用する記憶容量を自動的に決定する。次に、領域分割選択部11は、容量決定部10で決定された記憶容量の情報を基に記憶部12を複数の記憶領域に分割し、プロトコル制御部8a〜8nが使用する記憶領域を選択する。このことによって、プロトコル制御部8aで使用する記憶領域が決定される。
【0100】
以上の動作を、さらにプロトコル制御部8bからプロトコル制御部8nまでについても、同様の動作を繰り返すことによって、プロトコル制御部8a〜8nのそれぞれが利用する記憶領域が決定される。
【0101】
上記の動作によって、データ転送制御手段100cは、各プロトコルによるデータ転送を制御することが可能になり、送受信装置1000においてデータの送受信が可能となる。
【0102】
上述のように、本実施形態では、送受信装置1000は、プロトコル制御部8a〜8nで使用する記憶容量を帯域判別部14からのデータ入力によって設定し、プロトコル制御部8a〜8nのそれぞれが利用する記憶部12内の記憶領域を決定できる構成となっている。この構成によって、帯域判別部14に入力するデータによって、プロトコル制御部8a〜8nのそれぞれが利用する記憶容量を自由に変更することができる。このことによって、本実施形態の送受信装置1000では、プロトコル制御部8a〜8nのそれぞれにおいて必要な記憶容量をプロトコル制御部8a〜8nのそれぞれに割り当てることができる。
【0103】
従って、本実施形態で得られる送受信装置1000では、従来の送受信装置のように各プロトコル毎に専用の記憶部を設ける必要がない。このため、回路規模を縮小することができ、それに伴って送受信装置の製造コストも低減できる。
【0104】
また、本実施形態で得られる送受信装置1000では、帯域判別部14を備えていることによって、バスの状態に応じて、プロトコル制御部8a〜8nのそれぞれが利用する記憶容量を自由に変更することができるので、記憶部12内に無駄になる記憶領域がなくなり、記憶部を効率的に利用することができる。
【0105】
なお、本実施形態で説明した送受信装置1000では、記憶領域の個数とプロトコル制御部の個数とが同数である構成(すなわち、n=m)としているが、これに限定されない。
【0106】
例えば、記憶領域の個数がプロトコル制御部の個数よりも多い構成(すなわち、n<m)とすることも可能である。このことによって、送受信装置1000の回路規模を縮小しつつ、大きな記憶容量を必要とするプロトコル制御部に複数の記憶領域を割り当てることができる。
【0107】
(実施形態5)
図6は、本実施形態のデータ転送制御手段100dを示すブロック図である。本実施形態の送受信装置は上記実施形態1とほぼ同じ構成であり、上記実施形態1のデータ転送制御手段100に代えて、図6に示すデータ転送制御手段100dを設けた点でのみ異なる。以下に、本実施形態のデータ転送制御手段100dを説明する。
【0108】
図6に示すように、本実施形態のデータ転送制御手段100dは、n個(nは任意の自然数)のプロトコル制御部8a〜8nと、m個(mは任意の自然数)の記憶部12a〜12mと、プロトコル制御部8a〜8nと記憶部12a〜12mとが接続されている選択部11と、選択部11に接続されている容量決定部9と、容量決定部10に接続されている外部入力部9とを備えている。なお、ここでは、記憶部の個数とプロトコル制御部の個数とが同数である構成(すなわち、n=m)としている。
【0109】
次に、データ転送制御手段100dの各部の動作を説明する。
【0110】
プロトコル制御部8a〜8nは、n個のプロトコルにそれぞれ対応しており、それぞれのプロトコルにおいて用いられるパケットによるデータ転送を制御する。
【0111】
外部入力部9は、容量決定部10において記憶容量を決定するデータを入力するためのものである。
【0112】
帯域判別部14は、物理層信号処理部1に接続されているバス(本実施形態ではIEEE1394バス)上の使用帯域を判別する。
【0113】
容量決定部10は、外部入力部9から入力されたデータ、あるいは帯域判別部14からバスの使用帯域の判別結果を受けて、プロトコル制御部8a〜8nがデータを一時的に記憶しておくために使用する記憶容量を決定する。
【0114】
選択部11は、プロトコル制御部8a〜8nが使用する記憶部を、記憶部12a〜12mの中から選択する。
【0115】
記憶部12a〜12mは、それぞれデータを記憶する。また、記憶部12a〜12mは、それぞれ様々な記憶容量を有する。
【0116】
以上のように構成されたデータ転送制御手段100dの動作について、以下に説明する。
【0117】
まず、容量決定部10は、外部入力部9から入力されたデータ、あるいは帯域判別部14のバスの使用帯域の判断結果を基に、プロトコル制御部8aで使用する記憶容量を決定する。次に、選択部11は、容量決定部10で決定された記憶容量の情報を基に、プロトコル制御部8aが使用する記憶部を、記憶部12a〜12mの中から選択する。このことによって、プロトコル制御部8aで使用する記憶部が決定される。
【0118】
以上の動作を、さらにプロトコル制御部8bからプロトコル制御部8nまでについても、同様の動作を繰り返すことによって、プロトコル制御部8a〜8nのそれぞれが利用する記憶部が決定される。
【0119】
上記の動作によって、データ転送制御手段100dは、各プロトコルによるデータ転送を制御することが可能になり、送受信装置1000においてデータの送受信が可能となる。
【0120】
上述のように、本実施形態の送受信装置1000では、プロトコル制御部8a〜8nのそれぞれにおいて必要な記憶容量を有する記憶部を、プロトコル制御部8a〜8nのそれぞれに割り当てることができる。つまり、全ての記憶部を無駄なく利用することが可能な送受信装置が得られる。
【0121】
従って、本実施形態で得られる送受信装置1000では、従来の送受信装置のように各プロトコル専用の記憶部を設ける必要がない。このため、送受信装置の回路規模を縮小することができ、それに伴って送受信装置の製造コストも低減できる。
【0122】
特に、本実施形態では、プロトコル制御部8a〜8nで使用する記憶容量を、外部入力部9で外部から設定する方法と、帯域判別部14でバス上の使用帯域を判別し、その結果により使用する記憶容量を自動的に設定する方法が選択できる。このため、帯域の変化によって必要な記憶容量が変化しないプロトコルでのデータの送受信では、外部入力部9で外部から任意に設定する方法を使用し、帯域の変化によって必要な記憶容量が変化するプロトコルでのデータの送受信では、帯域判別部14でバス上の使用帯域を判別し、その結果により使用する記憶容量を自動的に設定する方法を使用することが可能である。このため、本実施形態で得られる送受信装置では、全ての記憶部をより効率的に利用することができる。
【0123】
なお、本実施形態で説明した送受信装置1000では、記憶部の個数とプロトコル制御部の個数とが同数である構成(すなわち、n=m)としているが、これに限定されない。
【0124】
例えば、記憶部の個数がプロトコル制御部の個数よりも少ない構成(すなわち、n>m)とすることも可能である。このことによって、送受信装置の回路規模をさらに縮小しつつ、多数のプロトコルでの送受信を実現できる。
【0125】
また、記憶部の個数がプロトコル制御部の個数よりも多い構成(すなわち、n<m)とすることも可能である。このことによって、送受信装置100の回路規模を縮小しつつ、大きな記憶容量を必要とするプロトコル制御部に複数の記憶部を割り当てることができる。
【0126】
(実施形態6)
図7は、本実施形態のデータ転送制御手段100eを示すブロック図である。本実施形態の送受信装置は上記実施形態1とほぼ同じ構成であり、上記実施形態1のデータ転送制御手段100に代えて、図7に示すデータ転送制御手段100eを設けた点でのみ異なる。以下に、本実施形態のデータ転送制御手段100eを説明する。
【0127】
図7に示すように、本実施形態のデータ転送制御手段100eは、プロトコル制御部8a〜8nと、記憶部12と、n個(nは任意の自然数)のプロトコル制御部8a〜8nと記憶部12とが接続されている領域分割選択部13と、領域分割選択部13に接続されている容量決定部9と、容量決定部10に接続されている外部入力部9とを備えている。
【0128】
次に、データ転送制御手段100eの各部の動作を説明する。
【0129】
プロトコル制御部8a〜8nは、n個のプロトコルに対応しており、それぞれのプロトコルにおいて用いられるパケットによるデータ転送を制御する。
【0130】
外部入力部9は、容量決定部10において記憶容量を決定するデータを入力するためのものである。
【0131】
帯域判別部14は、物理層信号処理部1に接続されているバス(本実施形態ではIEEE1394バス)上の使用帯域を判別する。
【0132】
容量決定部10は、外部入力部9から入力されたデータ、あるいは帯域判別部14からバスの使用帯域の判別結果を受けて、パケットからなるデータを一時的に記憶しておくためにプロトコル制御部8a〜8nが使用する記憶容量を決定する。
【0133】
記憶部12は、データを記憶する。
【0134】
領域分割選択部13は、容量決定部10で決定された記憶容量の情報を基に記憶部12をm個(mは任意の自然数)の記憶領域22a〜22mに分割し、プロトコル制御部8a〜8nが使用する記憶領域を選択する。
【0135】
以上のように構成されたデータ転送制御手段100eの動作について、以下に説明する。
【0136】
まず、容量決定部10は、外部入力部9から入力されたデータ、あるいは帯域判別部14のバスの使用帯域の判断結果を基に、プロトコル制御部8aで使用する記憶容量を決定する。次に、領域分割選択部11は、容量決定部10で決定された記憶容量の情報を基に記憶部12を複数の記憶領域に分割し、プロトコル制御部8a〜8nが使用する記憶領域を選択する。このことによって、プロトコル制御部8aで使用する記憶領域が決定される。
【0137】
以上の動作を、さらにプロトコル制御部8bからプロトコル制御部8nまでについても、同様の動作を繰り返すことによって、プロトコル制御部8a〜8nのそれぞれが利用する記憶領域が決定される。
【0138】
上記の動作によって、データ転送制御手段100eは、各プロトコルによるデータ転送を制御することが可能になり、送受信装置1000においてデータの送受信が可能となる。
【0139】
上述のように、本実施形態の送受信装置1000では、プロトコル制御部8a〜8nのそれぞれにおいて必要な記憶容量を有する記憶領域を、プロトコル制御部8a〜8nのそれぞれに割り当てることができる。つまり、全ての記憶部を無駄なく利用することが可能な送受信装置が得られる。
【0140】
従って、本実施形態で得られる送受信装置1000では、従来の送受信装置のように各プロトコル専用の記憶部を設ける必要がない。このため、送受信装置の回路規模を縮小することができ、それに伴って送受信装置の製造コストも低減できる。
【0141】
特に、本実施形態では、プロトコル制御部8a〜8nで使用する記憶容量を、外部入力部9で外部から設定する方法と、帯域判別部14でバス上の使用帯域を判別し、その結果により使用する記憶容量を自動的に設定する方法が選択できる。このため、帯域の変化によって必要な記憶容量が変化しないプロトコルでのデータの送受信では、外部入力部9で外部から任意に設定する方法を使用し、帯域の変化によって必要な記憶容量が変化するプロトコルでのデータの送受信では、帯域判別部14でバス上の使用帯域を判別し、その結果により使用する記憶容量を自動的に設定する方法を使用することが可能である。このため、本実施形態で得られる送受信装置では、記憶部12内の記憶領域をより効率的に利用することができる。
【0142】
なお、本実施形態で説明した送受信装置1000では、記憶領域の個数とプロトコル制御部の個数とが同数である構成(すなわち、n=m)としているが、これに限定されない。
【0143】
例えば、記憶領域の個数がプロトコル制御部の個数よりも多い構成(すなわち、n<m)とすることも可能である。このことによって、送受信装置1000の回路規模を縮小しつつ、大きな記憶容量を必要とするプロトコル制御部に複数の記憶領域を割り当てることができる。
【0144】
【発明の効果】
本発明によれば、回路規模が小さく、製造コストが低い送受信装置を提供することができる。
【図面の簡単な説明】
【図1】図1は、本発明の送受信装置の構成を表すブロック図である。
【図2】図2は、本発明の実施形態1のデータ転送制御手段の構成を表すブロック図である。
【図3】図3は、本発明の実施形態2のデータ転送制御手段の構成を表すブロック図である。
【図4】図4は、本発明の実施形態3のデータ転送制御手段の構成を表すブロック図である。
【図5】図5は、本発明の実施形態4のデータ転送制御手段の構成を表すブロック図である。
【図6】図6は、本発明の実施形態5のデータ転送制御手段の構成を表すブロック図である。
【図7】図7は、本発明の実施形態6のデータ転送制御手段の構成を表すブロック図である。
【図8】図8は、従来の送受信装置の構成を表すブロック図である。
【符号の説明】
1 物理層信号処理部
2 LINK層信号処理部
3 AVプロトコル制御部
4 SBP2プロトコル制御部
5a AVプロトコル用記憶部
5b SBP2プロトコル用記憶部
8、8a、8b、8n プロトコル制御装置
9 外部入力部
10 容量決定部
11 選択部
12、12a、12b、12m 記憶部
13 領域分割選択部
14 帯域判別部
22a、22b、22m 記憶領域
100、100a、100b、100c、100d、100e データ転送制御手段
700、1000 送受信装置
【発明の属する技術分野】
本発明は、複数のプロトコルに対応した送受信装置に関するものである。
【0002】
【従来の技術】
現在、IEEE1394、USB2.0など、様々なインターフェースの規格で多数のプロトコルが定義されている。現在も様々な種類のプロトコルが開発されており、今後も多数のプロトコルが定義される見込みである。
【0003】
図8は、IEEE1394準拠のプロトコルである「Serial Bus Protcol 2」(以下SBP2と称する)と、「AV Protocol」(以下AVプロトコルと称する)との2つのプロトコルに対応している従来の送受信装置を示すブロック図である。
【0004】
図8に示すように、送受信装置700は、IEEE1394バスに接続され、IEEE1394の物理層を実現する物理層信号処理部1と、物理層信号処理部1に接続され、IEEE1394のLINK層を実現するLINK層信号処理部2と、LINK層信号処理部2にそれぞれ接続されたAVプロトコル制御部3およびSBP2プロトコル制御部4と、AVプロトコル制御部3に接続されたAVプロトコル用記憶部5aと、SBP2プロトコル制御部4に接続されたSBP2プロトコル用記憶部5bと、AVプロトコル制御部3に接続された外部インターフェース6と、SBP2プロトコル制御部4に接続されたDMAインターフェース7とを備えている。
【0005】
次に、各部の動作を説明する。
【0006】
物理層信号処理部1は、パケットをIEEE1394バスに入出力する。
【0007】
LINK層信号処理部2は、物理層で転送可能なパケットに加工する。また、パケットに復元する。
【0008】
AVプロトコル制御部3は、Isochronousパケットによるデータ転送を制御する。
【0009】
SBP2プロトコル制御部4は、Asynchronousパケットによる大容量データ転送を制御する。
【0010】
AVプロトコル用記憶部5aおよびSBP2プロトコル用記憶部5bは、それぞれデータを記憶する。
【0011】
外部インターフェース6は、マルチメディアデータの外部との入出力を行なう。
【0012】
DMAインターフェース7は、SBP2用のデータの外部との入出力を行なう。
【0013】
AVプロトコルは、Isochronousパケットを用いてマルチメディアデータ(ビデオデータおよびオーディオデータ)を転送することを目的とするプロトコルである。AVプロトコル制御部3は、外部インターフェース6から入力されたマルチメディアデータを、Isochronousパケットに変換して、LINK層信号処理部2と、物理層信号処理部1とを通じてIEEE1394バスに出力する。また、逆に、IEEE1394バスから物理層1、LINK層2を通してIsochronousパケットを受信してマルチメディアデータに変換し、外部インターフェース6に出力する。
【0014】
なお、マルチメディアデータには「Packet Identification」(以下PIDと記述)が挿入されており、PIDによってソースのプログラムが判別できるようになっている。AVプロトコル制御部3は、PIDを判別することによって任意のプログラムをフィルタリングすることもできる。この際にマルチメディアデータを一時的に記憶しておくためにAVプロトコル用記憶部5aが必要である。
【0015】
SBP2は、Asynchronousパケットを用いて大容量のデータ転送をすることを目的とするプロトコルである。SBP2プロトコル制御部4では、DMAインターフェース7から入力されたデータをAsynchronous パケットに変換して、LINK層信号処理部2と、物理層信号処理部1を通してIEEE1394バスに出力する。また、逆に、IEEE1394バスから物理層信号処理部1、LINK層信号処理部2を通してAsynchronousパケットを受信してデータに変換し、DMAインターフェース7に出力する。これらの大容量データ転送をハードウェアで実現するためには、パケット送受信用のFIFO(First−In First−Out memory)としてSBP2プロトコル用記憶部5bが必要である。
【0016】
【発明が解決しようとする課題】
しかしながら、上記従来の構成では今後、複数のプロトコルに対応した送受信装置を実現するためには、1つのプロトコルに対して少なくとも1つの専用の記憶部が必要となる。つまり、実現したいプロトコルの数以上の各プロトコル専用の記憶部が必要となる。このため、送受信装置の回路規模が大幅に増大し、それに伴って送受信装置の製造コストも大幅に増大するという不具合がある。
【0017】
本発明は上記従来の不具合を解決するためになされたものであり、回路の規模が小さく、製造コストの低い送受信装置を提供することを目的とする。
【0018】
【課題を解決するための手段】
本発明の送受信装置は、外部機器に接続するためのインターフェース手段と、データを入出力するデータ入出力手段と、上記インターフェース手段と上記データ入出力手段との間に接続されたデータ転送制御手段とを備える送受信装置であって、上記データ転送制御手段は、それぞれが特定のプロトコルでのデータ転送を制御する複数のプロトコル制御部と、それぞれがデータを記憶する複数の記憶部と、上記複数のプロトコル制御部と上記複数の記憶部との間に接続された選択部と、上記選択部に接続された容量決定部とを有し、上記容量決定部は、上記複数のプロトコル制御部のそれぞれが使用する記憶容量を決定し、上記選択部は、上記容量決定部によって決定された上記各記憶容量に基づいて、上記複数のプロトコル制御部のそれぞれが使用する上記複数の記憶部のうちの少なくとも1つの記憶部を選択することを特徴とする。
【0019】
本発明の送受信装置では、各プロトコル制御部で使用する記憶容量を容量決定部によって設定し、選択部によって各プロトコル制御部で必要な記憶容量を有する記憶部を選択することができる。つまり、全ての記憶部を無駄なく利用することが可能な送受信装置が得られる。従って、本発明によれば、従来の送受信装置のように各プロトコル専用の記憶部を設ける必要がない。このため、送受信装置の回路規模を縮小することができ、それに伴って送受信装置の製造コストも低減できる。
【0020】
上記容量決定部に接続され、上記複数のプロトコル制御部のそれぞれが使用する記憶容量を設定するための設定情報を外部から入力する外部入力部をさらに備え、上記容量決定部は、上記外部入力部からの上記設定情報を基に上記複数のプロトコル制御部のそれぞれが使用する記憶容量を決定する構成としてもよい。
【0021】
上記容量決定部に接続され、上記データ入出力手段の使用帯域を判別する帯域判別部をさらに備え、上記容量決定部は、上記帯域判別部からの判別結果を受けて自動的に上記複数のプロトコル制御部のそれぞれが使用する記憶容量を決定する構成としてもよい。
【0022】
上記複数の記憶部における記憶部の個数は、上記複数のプロトコル制御部におけるプロトコル制御部の個数よりも少ない構成としてもよい。
【0023】
このことによって、送受信装置の回路規模をさらに縮小しつつ、多数のプロトコルでの送受信を実現できる。
【0024】
上記複数のプロトコル制御部のそれぞれは、IEEE1394準拠プロトコルでのデータ転送を制御する構成としてもよい。
【0025】
本発明の別の送受信装置は、外部機器に接続するためのインターフェース手段と、データを入出力するデータ入出力手段と、上記インターフェース手段と上記データ入出力手段との間に接続されたデータ転送制御手段とを備える送受信装置であって、上記データ転送制御手段は、それぞれが特定のプロトコルでのデータ転送を制御する複数のプロトコル制御部と、データを記憶する記憶領域を備える記憶部と、上記複数のプロトコル制御部と上記記憶部との間に接続された領域分割選択部と、上記領域分割選択部に接続された容量決定部とを有し、上記容量決定部は、上記複数のプロトコル制御部のそれぞれが使用する記憶容量を決定し、上記領域分割選択部は、上記容量決定部によって決定された上記各記憶容量に基づいて、上記記憶領域を上記複数のプロトコル制御部のそれぞれが使用する複数のサブ記憶領域に分割し、上記複数のプロトコル制御部のそれぞれが使用する上記複数のサブ記憶領域のうちの少なくとも1つのサブ記憶領域を選択することを特徴とする。
【0026】
本発明の別の送受信装置では、各プロトコル制御部で使用する記憶容量を容量決定部によって設定し、領域分割選択部によって各プロトコル制御部で必要な記憶容量を有するサブ記憶領域を選択することができる。つまり、記憶部内の全ての記憶領域を無駄なく利用することが可能な送受信装置が得られる。従って、本発明によれば、従来の送受信装置のように各プロトコル専用の記憶部を設ける必要がない。このため、送受信装置の回路規模を縮小することができ、それに伴って送受信装置の製造コストも低減できる。
【0027】
上記容量決定部に接続され、上記複数のプロトコル制御部のそれぞれが使用する記憶容量を設定するための設定情報を外部から入力する外部入力部をさらに備え、上記容量決定部は、上記外部入力部からの上記設定情報を基に上記複数のプロトコル制御部のそれぞれが使用する記憶容量を決定する構成としてもよい。
【0028】
上記容量決定部に接続され、上記データ入出力手段の使用帯域を判別する帯域判別部をさらに備え、上記容量決定部は、上記帯域判別部からの判別結果を受けて自動的に上記複数のプロトコル制御部のそれぞれが使用する記憶容量を決定する構成としてもよい。
【0029】
上記複数のプロトコル制御部のそれぞれは、IEEE1394準拠プロトコルでのデータ転送を制御する構成としてもよい。
【0030】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、簡単のため、各実施形態に共通する構成要素は、同一の参照符号で示す。
【0031】
(実施形態1)
図1は、本実施形態の送受信装置のブロック図を示す。
【0032】
図1に示すように、本実施形態の送受信装置1000は、IEEE1394バスに接続され、IEEE1394の物理層を実現する物理層信号処理部1と、物理層信号処理部1に接続され、IEEE1394のLINK層を実現するLINK層信号処理部2と、LINK層信号処理部2に接続されたデータ転送制御手段100と、データ転送制御手段100に接続されたn個(nは任意の自然数)の外部インターフェース6a〜6nとを備えている。
【0033】
次に、本実施形態の送受信装置1000の各部の動作を説明する。
【0034】
物理層信号処理部1は、パケットをIEEE1394バスに入出力する。
【0035】
LINK層信号処理部2は、データを物理層で転送可能なパケットに加工する。また、物理層信号処理部1から転送されてくるパケットからデータを復元する。
【0036】
データ転送制御手段100は、パケットによるデータ転送を制御する。
【0037】
外部インターフェース6a〜6nは、マルチメディアデータの外部との入出力を行なう。
【0038】
図2は、図1中に示されているデータ転送制御手段100のブロック図を示す。
【0039】
図2に示すように、本実施形態のデータ転送制御手段100は、n個のプロトコル制御部8a〜8nと、m個(mは任意の自然数)の記憶部12a〜12mと、プロトコル制御部8a〜8nと記憶部12a〜12mとが接続されている選択部11と、選択部11に接続されている容量決定部9と、容量決定部10に接続されている外部入力部9とを備えている。なお、ここでは、記憶部の個数とプロトコル制御部の個数とが同数である構成(すなわち、n=m)としている。
【0040】
次に、データ転送制御手段100の各部の動作を説明する。
【0041】
プロトコル制御部8a〜8nは、n個のプロトコルにそれぞれ対応しており、それぞれのプロトコルにおいて用いられるパケットによるデータ転送を制御する。
【0042】
外部入力部9は、容量決定部10において記憶容量を決定するデータを入力するためのものである。
【0043】
容量決定部10は、外部入力部9から入力されたデータを受けて、パケットからなるデータを一時的に記憶しておくためにプロトコル制御部8a〜8nが使用する記憶容量を決定する。
【0044】
選択部11は、プロトコル制御部8a〜8nが使用する記憶部を、記憶部12a〜12mの中から選択する。
【0045】
記憶部12a〜12mは、それぞれデータを記憶する。また、記憶部12a〜12mは、それぞれ様々な記憶容量を有する。
【0046】
以上のように構成されたデータ転送制御手段100の動作について、以下に説明する。
【0047】
まず、容量決定部10は、外部入力部9から入力されたデータを基に、プロトコル制御部8aで使用する記憶容量を決定する。次に、選択部11は、容量決定部10で決定された記憶容量の情報を基に、プロトコル制御部8aが使用する記憶部を、記憶部12a〜12mの中から選択する。このことによって、プロトコル制御部8aで使用する記憶部が決定される。
【0048】
以上の動作を、さらにプロトコル制御部8bからプロトコル制御部8nまでについても、同様の動作を繰り返すことによって、プロトコル制御部8a〜8nのそれぞれが利用する記憶部が決定される。
【0049】
上記の動作によって、データ転送制御手段100は、各プロトコルによるデータ転送を制御することが可能になり、送受信装置1000においてデータの送受信が可能となる。
【0050】
上述のように、本実施形態の送受信装置1000では、プロトコル制御部8a〜8nで使用する記憶容量を外部入力部9からのデータ入力によって設定し、プロトコル制御部8a〜8nのそれぞれが利用する記憶部を決定できる構成となっている。この構成によって、外部入力部9に入力するデータに応じて記憶容量および記憶部を変更することができる。このため、プロトコル制御部8a〜8nのそれぞれにおいて必要な記憶容量を有する記憶部を、プロトコル制御部8a〜8nのそれぞれに割り当てることができる。つまり、全ての記憶部を無駄なく利用することが可能な送受信装置が得られる。
【0051】
従って、本実施形態で得られる送受信装置1000では、従来の送受信装置のように各プロトコル専用の記憶部を設ける必要がない。このため、送受信装置の回路規模を縮小することができ、それに伴って送受信装置の製造コストも低減できる。
【0052】
なお、本実施形態で説明した送受信装置1000では、記憶部の個数とプロトコル制御部の個数とが同数である構成(すなわち、n=m)としているが、これに限定されない。
【0053】
例えば、記憶部の個数がプロトコル制御部の個数よりも少ない構成(すなわち、n>m)とすることも可能である。このことによって、送受信装置の回路規模をさらに縮小しつつ、多数のプロトコルでの送受信を実現できる。
【0054】
また、記憶部の個数がプロトコル制御部の個数よりも多い構成(すなわち、n<m)とすることも可能である。このことによって、送受信装置100の回路規模を縮小しつつ、大きな記憶容量を必要とするプロトコル制御部に複数の記憶部を割り当てることができる。
【0055】
(実施形態2)
図3は、本実施形態のデータ転送制御手段100aを示すブロック図である。本実施形態の送受信装置は上記実施形態1とほぼ同じ構成であり、上記実施形態1のデータ転送制御手段100に代えて、図3に示すデータ転送制御手段100aを設けた点でのみ異なる。以下に、本実施形態のデータ転送制御手段100aを説明する。
【0056】
図3に示すように、本実施形態のデータ転送制御手段100aは、プロトコル制御部8a〜8nと、記憶部12と、n個(nは任意の自然数)のプロトコル制御部8a〜8nと記憶部12とが接続されている領域分割選択部13と、領域分割選択部13に接続されている容量決定部9と、容量決定部10に接続されている外部入力部9とを備えている。
【0057】
次に、データ転送制御手段100aの各部の動作を説明する。
【0058】
プロトコル制御部8a〜8nは、n個のプロトコルに対応しており、それぞれのプロトコルにおいて用いられるパケットによるデータ転送を制御する。
【0059】
外部入力部9は、容量決定部10において記憶容量を決定するデータを入力するためのものである。
【0060】
容量決定部10は、外部入力部9から入力されたデータを受けて、パケットからなるデータを一時的に記憶しておくためにプロトコル制御部8a〜8nが使用する記憶容量を決定する。
【0061】
記憶部12は、データを記憶する。
【0062】
領域分割選択部13は、容量決定部10で決定された記憶容量の情報を基に記憶部12をm個(mは任意の自然数)の記憶領域22a〜22mに分割し、プロトコル制御部8a〜8nが使用する記憶領域を選択する。
【0063】
以上のように構成されたデータ転送制御手段100aの動作について、以下に説明する。
【0064】
まず、容量決定部10は、外部入力部9から入力されたデータを基に、プロトコル制御部8aで使用する記憶容量を決定する。次に、領域分割選択部11は、容量決定部10で決定された記憶容量の情報を基に記憶部12を複数の記憶領域に分割し、プロトコル制御部8a〜8nが使用する記憶領域を選択する。このことによって、プロトコル制御部8aで使用する記憶領域が決定される。
【0065】
以上の動作を、さらにプロトコル制御部8bからプロトコル制御部8nまでについても、同様の動作を繰り返すことによって、プロトコル制御部8a〜8nのそれぞれが利用する記憶領域が決定される。
【0066】
上記の動作によって、データ転送制御手段100aは、各プロトコルによるデータ転送を制御することが可能になり、送受信装置1000においてデータの送受信が可能となる。
【0067】
上述のように、本実施形態によれば、送受信装置1000は、プロトコル制御部8a〜8nで使用する記憶容量を外部入力部9からのデータ入力によって設定し、プロトコル制御部8a〜8nのそれぞれが利用する記憶部12内の記憶領域を決定できる構成となっている。この構成によって、外部入力部9に入力するデータによって、プロトコル制御部8a〜8nのそれぞれが利用する記憶容量を自由に変更することができる。このことによって、本実施形態の送受信装置1000では、プロトコル制御部8a〜8nのそれぞれにおいて必要な記憶容量をプロトコル制御部8a〜8nのそれぞれに割り当てることができる。
【0068】
従って、本実施形態で得られる送受信装置1000では、従来の送受信装置のように各プロトコル毎に専用の記憶部を設ける必要がない。このため、回路規模を縮小することができ、それに伴って送受信装置の製造コストも低減できる。
【0069】
また、本実施形態で得られる送受信装置1000では、プロトコル制御部8a〜8nのそれぞれが利用する記憶容量を自由に変更することができるので、記憶部12内に無駄になる記憶領域がなくなり、記憶部を効率的に利用することができる。
【0070】
なお、本実施形態で説明した送受信装置1000では、記憶領域の個数とプロトコル制御部の個数とが同数である構成(すなわち、n=m)としているが、これに限定されない。
【0071】
例えば、記憶領域の個数がプロトコル制御部の個数よりも多い構成(すなわち、n<m)とすることも可能である。このことによって、送受信装置1000の回路規模を縮小しつつ、大きな記憶容量を必要とするプロトコル制御部に複数の記憶領域を割り当てることができる。
【0072】
(実施形態3)
図4は、本実施形態のデータ転送制御手段100bを示すブロック図である。本実施形態の送受信装置は上記実施形態1とほぼ同じ構成であり、上記実施形態1のデータ転送制御手段100に代えて、図4に示すデータ転送制御手段100bを設けた点でのみ異なる。以下に、本実施形態のデータ転送制御手段100bを説明する。
【0073】
図4に示すように、本実施形態のデータ転送制御手段100bは、n個(nは任意の自然数)のプロトコル制御部8a〜8nと、m個(mは任意の自然数)の記憶部12a〜12mと、プロトコル制御部8a〜8nと記憶部12a〜12mとが接続されている選択部11と、選択部11に接続されている容量決定部9と、容量決定部10に接続されている帯域判別部14とを備えている。なお、ここでは、記憶部の個数とプロトコル制御部の個数とが同数である構成(すなわち、n=m)としている。
【0074】
次に、データ転送制御手段100bの各部の動作を説明する。
【0075】
プロトコル制御部8a〜8nは、n個のプロトコルにそれぞれ対応しており、それぞれのプロトコルにおいて用いられるパケットによるデータ転送を制御する。
【0076】
帯域判別部14は、物理層信号処理部1に接続されているバス(本実施形態ではIEEE1394バス)上の使用帯域を判別する。
【0077】
容量決定部10は、帯域判別部14からバスの使用帯域の判別結果を受けて、プロトコル制御部8a〜8nがデータを一時的に記憶しておくために使用する記憶容量を決定する。
【0078】
選択部11は、プロトコル制御部8a〜8nが使用する記憶部を、記憶部12a〜12mの中から選択する。
【0079】
記憶部12a〜12mは、それぞれデータを記憶する。また、記憶部12a〜12mは、それぞれ様々な記憶容量を有する。
【0080】
以上のように構成されたデータ転送制御手段100の動作について、以下に説明する。
【0081】
まず、帯域判別部14が物理層信号処理部1に接続されているバス(本実施形態ではIEEE1394バス)上の使用帯域を判別する。次に、容量決定部10は、帯域判別部14からのバスの使用帯域の判別結果を基にプロトコル制御部8aで使用する記憶容量を自動的に決定する。次に、選択部11は、容量決定部10で決定された記憶容量の情報を基に、プロトコル制御部8aが使用する記憶部を、記憶部12a〜12mの中から選択する。このことによって、プロトコル制御部8aで使用する記憶部が決定される。
【0082】
以上の動作を、さらにプロトコル制御部8bからプロトコル制御部8nまでについても、同様の動作を繰り返すことによって、プロトコル制御部8a〜8nのそれぞれが利用する記憶部が決定される。
【0083】
上記の動作によって、データ転送制御手段100は、各プロトコルによるデータ転送を制御することが可能になり、送受信装置1000においてデータの送受信が可能となる。
【0084】
上述のように、本実施形態では、帯域判別部14で物理層信号処理部1に接続されているバス(本実施形態ではIEEE1394バス)上の使用帯域を判別し、その結果によりプロトコル制御部8a〜8nで使用する記憶容量を自動的に設定する構成としたことによって、バスの状態が変化した時に、プロトコル制御部8aが使用する記憶領域および記憶部を自動的に変更することができる。このため、バスの状態に応じて、プロトコル制御部8a〜8nのそれぞれにおいて必要な記憶容量を有する記憶部を、プロトコル制御部8a〜8nのそれぞれに割り当てることができる。つまり、本実施形態によれば、全ての記憶部を効率よく利用することが可能な送受信装置が得られる。
【0085】
従って、本実施形態で得られる送受信装置1000では、従来の送受信装置のように各プロトコル専用の記憶部を設ける必要がない。このため、送受信装置全体の回路規模を縮小することができ、それに伴って送受信装置の製造コストも低減できる。
【0086】
また、本実施形態で得られる送受信装置1000では、帯域判別部14を備えていることによって、バスの状態に応じて、プロトコル制御部8a〜8nのそれぞれが利用する記憶容量および記憶部を自由に変更することができるので、記憶部を効率的に利用することができる。
【0087】
なお、本実施形態で説明した送受信装置1000では、記憶部の個数とプロトコル制御部の個数とが同数である構成(すなわち、n=m)としているが、これに限定されない。
【0088】
例えば、記憶部の個数がプロトコル制御部の個数よりも少ない構成(すなわち、n>m)とすることも可能である。このことによって、送受信装置全体の回路規模をさらに縮小しつつ、多数のプロトコルでの送受信を実現できる。
【0089】
また、記憶部の個数がプロトコル制御部の個数よりも多い構成(すなわち、n<m)とすることも可能である。このことによって、送受信装置全体の回路規模を縮小しつつ、大きな記憶容量を必要とするプロトコル制御部に複数の記憶部を割り当てることができる。
【0090】
(実施形態4)
図5は、本実施形態のデータ転送制御手段100cを示すブロック図である。本実施形態の送受信装置は上記実施形態1とほぼ同じ構成であり、上記実施形態1のデータ転送制御手段100に代えて、図5に示すデータ転送制御手段100cを設けた点でのみ異なる。以下に、本実施形態のデータ転送制御手段100cを説明する。
【0091】
図5に示すように、本実施形態のデータ転送制御手段100cは、プロトコル制御部8a〜8nと、記憶部12と、n個(nは任意の自然数)のプロトコル制御部8a〜8nと記憶部12とが接続されている領域分割選択部13と、領域分割選択部13に接続されている容量決定部9と、容量決定部10に接続されている帯域判別部14とを備えている。
【0092】
次に、データ転送制御手段100cの各部の動作を説明する。
【0093】
プロトコル制御部8a〜8nは、n個のプロトコルに対応しており、それぞれのプロトコルにおいて用いられるパケットによるデータ転送を制御する。
【0094】
帯域判別部14は、物理層信号処理部1に接続されているバス(本実施形態ではIEEE1394バス)上の使用帯域を判別する。
【0095】
容量決定部10は、帯域判別部14からバスの使用帯域の判別結果を受けて、プロトコル制御部8a〜8nがデータを一時的に記憶しておくために使用する記憶容量を決定する。
【0096】
記憶部12は、データを記憶する。
【0097】
領域分割選択部13は、容量決定部10で決定された記憶容量の情報を基に記憶部12をm個(mは任意の自然数)の記憶領域22a〜22mに分割し、プロトコル制御部8a〜8nが使用する記憶領域を選択する。
【0098】
以上のように構成されたデータ転送制御手段100cの動作について、以下に説明する。
【0099】
まず、帯域判別部14が物理層信号処理部1に接続されているバス(本実施形態ではIEEE1394バス)上の使用帯域を判別する。次に、容量決定部10は、帯域判別部14からのバスの使用帯域の判別結果を基にプロトコル制御部8aで使用する記憶容量を自動的に決定する。次に、領域分割選択部11は、容量決定部10で決定された記憶容量の情報を基に記憶部12を複数の記憶領域に分割し、プロトコル制御部8a〜8nが使用する記憶領域を選択する。このことによって、プロトコル制御部8aで使用する記憶領域が決定される。
【0100】
以上の動作を、さらにプロトコル制御部8bからプロトコル制御部8nまでについても、同様の動作を繰り返すことによって、プロトコル制御部8a〜8nのそれぞれが利用する記憶領域が決定される。
【0101】
上記の動作によって、データ転送制御手段100cは、各プロトコルによるデータ転送を制御することが可能になり、送受信装置1000においてデータの送受信が可能となる。
【0102】
上述のように、本実施形態では、送受信装置1000は、プロトコル制御部8a〜8nで使用する記憶容量を帯域判別部14からのデータ入力によって設定し、プロトコル制御部8a〜8nのそれぞれが利用する記憶部12内の記憶領域を決定できる構成となっている。この構成によって、帯域判別部14に入力するデータによって、プロトコル制御部8a〜8nのそれぞれが利用する記憶容量を自由に変更することができる。このことによって、本実施形態の送受信装置1000では、プロトコル制御部8a〜8nのそれぞれにおいて必要な記憶容量をプロトコル制御部8a〜8nのそれぞれに割り当てることができる。
【0103】
従って、本実施形態で得られる送受信装置1000では、従来の送受信装置のように各プロトコル毎に専用の記憶部を設ける必要がない。このため、回路規模を縮小することができ、それに伴って送受信装置の製造コストも低減できる。
【0104】
また、本実施形態で得られる送受信装置1000では、帯域判別部14を備えていることによって、バスの状態に応じて、プロトコル制御部8a〜8nのそれぞれが利用する記憶容量を自由に変更することができるので、記憶部12内に無駄になる記憶領域がなくなり、記憶部を効率的に利用することができる。
【0105】
なお、本実施形態で説明した送受信装置1000では、記憶領域の個数とプロトコル制御部の個数とが同数である構成(すなわち、n=m)としているが、これに限定されない。
【0106】
例えば、記憶領域の個数がプロトコル制御部の個数よりも多い構成(すなわち、n<m)とすることも可能である。このことによって、送受信装置1000の回路規模を縮小しつつ、大きな記憶容量を必要とするプロトコル制御部に複数の記憶領域を割り当てることができる。
【0107】
(実施形態5)
図6は、本実施形態のデータ転送制御手段100dを示すブロック図である。本実施形態の送受信装置は上記実施形態1とほぼ同じ構成であり、上記実施形態1のデータ転送制御手段100に代えて、図6に示すデータ転送制御手段100dを設けた点でのみ異なる。以下に、本実施形態のデータ転送制御手段100dを説明する。
【0108】
図6に示すように、本実施形態のデータ転送制御手段100dは、n個(nは任意の自然数)のプロトコル制御部8a〜8nと、m個(mは任意の自然数)の記憶部12a〜12mと、プロトコル制御部8a〜8nと記憶部12a〜12mとが接続されている選択部11と、選択部11に接続されている容量決定部9と、容量決定部10に接続されている外部入力部9とを備えている。なお、ここでは、記憶部の個数とプロトコル制御部の個数とが同数である構成(すなわち、n=m)としている。
【0109】
次に、データ転送制御手段100dの各部の動作を説明する。
【0110】
プロトコル制御部8a〜8nは、n個のプロトコルにそれぞれ対応しており、それぞれのプロトコルにおいて用いられるパケットによるデータ転送を制御する。
【0111】
外部入力部9は、容量決定部10において記憶容量を決定するデータを入力するためのものである。
【0112】
帯域判別部14は、物理層信号処理部1に接続されているバス(本実施形態ではIEEE1394バス)上の使用帯域を判別する。
【0113】
容量決定部10は、外部入力部9から入力されたデータ、あるいは帯域判別部14からバスの使用帯域の判別結果を受けて、プロトコル制御部8a〜8nがデータを一時的に記憶しておくために使用する記憶容量を決定する。
【0114】
選択部11は、プロトコル制御部8a〜8nが使用する記憶部を、記憶部12a〜12mの中から選択する。
【0115】
記憶部12a〜12mは、それぞれデータを記憶する。また、記憶部12a〜12mは、それぞれ様々な記憶容量を有する。
【0116】
以上のように構成されたデータ転送制御手段100dの動作について、以下に説明する。
【0117】
まず、容量決定部10は、外部入力部9から入力されたデータ、あるいは帯域判別部14のバスの使用帯域の判断結果を基に、プロトコル制御部8aで使用する記憶容量を決定する。次に、選択部11は、容量決定部10で決定された記憶容量の情報を基に、プロトコル制御部8aが使用する記憶部を、記憶部12a〜12mの中から選択する。このことによって、プロトコル制御部8aで使用する記憶部が決定される。
【0118】
以上の動作を、さらにプロトコル制御部8bからプロトコル制御部8nまでについても、同様の動作を繰り返すことによって、プロトコル制御部8a〜8nのそれぞれが利用する記憶部が決定される。
【0119】
上記の動作によって、データ転送制御手段100dは、各プロトコルによるデータ転送を制御することが可能になり、送受信装置1000においてデータの送受信が可能となる。
【0120】
上述のように、本実施形態の送受信装置1000では、プロトコル制御部8a〜8nのそれぞれにおいて必要な記憶容量を有する記憶部を、プロトコル制御部8a〜8nのそれぞれに割り当てることができる。つまり、全ての記憶部を無駄なく利用することが可能な送受信装置が得られる。
【0121】
従って、本実施形態で得られる送受信装置1000では、従来の送受信装置のように各プロトコル専用の記憶部を設ける必要がない。このため、送受信装置の回路規模を縮小することができ、それに伴って送受信装置の製造コストも低減できる。
【0122】
特に、本実施形態では、プロトコル制御部8a〜8nで使用する記憶容量を、外部入力部9で外部から設定する方法と、帯域判別部14でバス上の使用帯域を判別し、その結果により使用する記憶容量を自動的に設定する方法が選択できる。このため、帯域の変化によって必要な記憶容量が変化しないプロトコルでのデータの送受信では、外部入力部9で外部から任意に設定する方法を使用し、帯域の変化によって必要な記憶容量が変化するプロトコルでのデータの送受信では、帯域判別部14でバス上の使用帯域を判別し、その結果により使用する記憶容量を自動的に設定する方法を使用することが可能である。このため、本実施形態で得られる送受信装置では、全ての記憶部をより効率的に利用することができる。
【0123】
なお、本実施形態で説明した送受信装置1000では、記憶部の個数とプロトコル制御部の個数とが同数である構成(すなわち、n=m)としているが、これに限定されない。
【0124】
例えば、記憶部の個数がプロトコル制御部の個数よりも少ない構成(すなわち、n>m)とすることも可能である。このことによって、送受信装置の回路規模をさらに縮小しつつ、多数のプロトコルでの送受信を実現できる。
【0125】
また、記憶部の個数がプロトコル制御部の個数よりも多い構成(すなわち、n<m)とすることも可能である。このことによって、送受信装置100の回路規模を縮小しつつ、大きな記憶容量を必要とするプロトコル制御部に複数の記憶部を割り当てることができる。
【0126】
(実施形態6)
図7は、本実施形態のデータ転送制御手段100eを示すブロック図である。本実施形態の送受信装置は上記実施形態1とほぼ同じ構成であり、上記実施形態1のデータ転送制御手段100に代えて、図7に示すデータ転送制御手段100eを設けた点でのみ異なる。以下に、本実施形態のデータ転送制御手段100eを説明する。
【0127】
図7に示すように、本実施形態のデータ転送制御手段100eは、プロトコル制御部8a〜8nと、記憶部12と、n個(nは任意の自然数)のプロトコル制御部8a〜8nと記憶部12とが接続されている領域分割選択部13と、領域分割選択部13に接続されている容量決定部9と、容量決定部10に接続されている外部入力部9とを備えている。
【0128】
次に、データ転送制御手段100eの各部の動作を説明する。
【0129】
プロトコル制御部8a〜8nは、n個のプロトコルに対応しており、それぞれのプロトコルにおいて用いられるパケットによるデータ転送を制御する。
【0130】
外部入力部9は、容量決定部10において記憶容量を決定するデータを入力するためのものである。
【0131】
帯域判別部14は、物理層信号処理部1に接続されているバス(本実施形態ではIEEE1394バス)上の使用帯域を判別する。
【0132】
容量決定部10は、外部入力部9から入力されたデータ、あるいは帯域判別部14からバスの使用帯域の判別結果を受けて、パケットからなるデータを一時的に記憶しておくためにプロトコル制御部8a〜8nが使用する記憶容量を決定する。
【0133】
記憶部12は、データを記憶する。
【0134】
領域分割選択部13は、容量決定部10で決定された記憶容量の情報を基に記憶部12をm個(mは任意の自然数)の記憶領域22a〜22mに分割し、プロトコル制御部8a〜8nが使用する記憶領域を選択する。
【0135】
以上のように構成されたデータ転送制御手段100eの動作について、以下に説明する。
【0136】
まず、容量決定部10は、外部入力部9から入力されたデータ、あるいは帯域判別部14のバスの使用帯域の判断結果を基に、プロトコル制御部8aで使用する記憶容量を決定する。次に、領域分割選択部11は、容量決定部10で決定された記憶容量の情報を基に記憶部12を複数の記憶領域に分割し、プロトコル制御部8a〜8nが使用する記憶領域を選択する。このことによって、プロトコル制御部8aで使用する記憶領域が決定される。
【0137】
以上の動作を、さらにプロトコル制御部8bからプロトコル制御部8nまでについても、同様の動作を繰り返すことによって、プロトコル制御部8a〜8nのそれぞれが利用する記憶領域が決定される。
【0138】
上記の動作によって、データ転送制御手段100eは、各プロトコルによるデータ転送を制御することが可能になり、送受信装置1000においてデータの送受信が可能となる。
【0139】
上述のように、本実施形態の送受信装置1000では、プロトコル制御部8a〜8nのそれぞれにおいて必要な記憶容量を有する記憶領域を、プロトコル制御部8a〜8nのそれぞれに割り当てることができる。つまり、全ての記憶部を無駄なく利用することが可能な送受信装置が得られる。
【0140】
従って、本実施形態で得られる送受信装置1000では、従来の送受信装置のように各プロトコル専用の記憶部を設ける必要がない。このため、送受信装置の回路規模を縮小することができ、それに伴って送受信装置の製造コストも低減できる。
【0141】
特に、本実施形態では、プロトコル制御部8a〜8nで使用する記憶容量を、外部入力部9で外部から設定する方法と、帯域判別部14でバス上の使用帯域を判別し、その結果により使用する記憶容量を自動的に設定する方法が選択できる。このため、帯域の変化によって必要な記憶容量が変化しないプロトコルでのデータの送受信では、外部入力部9で外部から任意に設定する方法を使用し、帯域の変化によって必要な記憶容量が変化するプロトコルでのデータの送受信では、帯域判別部14でバス上の使用帯域を判別し、その結果により使用する記憶容量を自動的に設定する方法を使用することが可能である。このため、本実施形態で得られる送受信装置では、記憶部12内の記憶領域をより効率的に利用することができる。
【0142】
なお、本実施形態で説明した送受信装置1000では、記憶領域の個数とプロトコル制御部の個数とが同数である構成(すなわち、n=m)としているが、これに限定されない。
【0143】
例えば、記憶領域の個数がプロトコル制御部の個数よりも多い構成(すなわち、n<m)とすることも可能である。このことによって、送受信装置1000の回路規模を縮小しつつ、大きな記憶容量を必要とするプロトコル制御部に複数の記憶領域を割り当てることができる。
【0144】
【発明の効果】
本発明によれば、回路規模が小さく、製造コストが低い送受信装置を提供することができる。
【図面の簡単な説明】
【図1】図1は、本発明の送受信装置の構成を表すブロック図である。
【図2】図2は、本発明の実施形態1のデータ転送制御手段の構成を表すブロック図である。
【図3】図3は、本発明の実施形態2のデータ転送制御手段の構成を表すブロック図である。
【図4】図4は、本発明の実施形態3のデータ転送制御手段の構成を表すブロック図である。
【図5】図5は、本発明の実施形態4のデータ転送制御手段の構成を表すブロック図である。
【図6】図6は、本発明の実施形態5のデータ転送制御手段の構成を表すブロック図である。
【図7】図7は、本発明の実施形態6のデータ転送制御手段の構成を表すブロック図である。
【図8】図8は、従来の送受信装置の構成を表すブロック図である。
【符号の説明】
1 物理層信号処理部
2 LINK層信号処理部
3 AVプロトコル制御部
4 SBP2プロトコル制御部
5a AVプロトコル用記憶部
5b SBP2プロトコル用記憶部
8、8a、8b、8n プロトコル制御装置
9 外部入力部
10 容量決定部
11 選択部
12、12a、12b、12m 記憶部
13 領域分割選択部
14 帯域判別部
22a、22b、22m 記憶領域
100、100a、100b、100c、100d、100e データ転送制御手段
700、1000 送受信装置
Claims (9)
- 外部機器に接続するためのインターフェース手段と、データを入出力するデータ入出力手段と、上記インターフェース手段と上記データ入出力手段との間に接続されたデータ転送制御手段とを備える送受信装置であって、
上記データ転送制御手段は、それぞれが特定のプロトコルでのデータ転送を制御する複数のプロトコル制御部と、それぞれがデータを記憶する複数の記憶部と、上記複数のプロトコル制御部と上記複数の記憶部との間に接続された選択部と、上記選択部に接続された容量決定部とを有し、
上記容量決定部は、上記複数のプロトコル制御部のそれぞれが使用する記憶容量を決定し、
上記選択部は、上記容量決定部によって決定された上記各記憶容量に基づいて、上記複数のプロトコル制御部のそれぞれが使用する上記複数の記憶部のうちの少なくとも1つの記憶部を選択することを特徴とする送受信装置。 - 請求項1に記載の送受信装置において、
上記容量決定部に接続され、上記複数のプロトコル制御部のそれぞれが使用する記憶容量を設定するための設定情報を外部から入力する外部入力部をさらに備え、
上記容量決定部は、上記外部入力部からの上記設定情報を基に上記複数のプロトコル制御部のそれぞれが使用する記憶容量を決定することを特徴とする送受信装置。 - 請求項1または2に記載の送受信装置において、
上記容量決定部に接続され、上記データ入出力手段の使用帯域を判別する帯域判別部をさらに備え、
上記容量決定部は、上記帯域判別部からの判別結果を受けて自動的に上記複数のプロトコル制御部のそれぞれが使用する記憶容量を決定することを特徴とする送受信装置。 - 請求項1から3のいずれか1つに記載の送受信装置において、
上記複数の記憶部における記憶部の個数は、上記複数のプロトコル制御部におけるプロトコル制御部の個数よりも少ないことを特徴とする送受信装置。 - 請求項1から4のいずれか1つに記載の送受信装置において、
上記複数のプロトコル制御部のそれぞれは、IEEE1394準拠プロトコルでのデータ転送を制御することを特徴とする送受信装置。 - 外部機器に接続するためのインターフェース手段と、データを入出力するデータ入出力手段と、上記インターフェース手段と上記データ入出力手段との間に接続されたデータ転送制御手段とを備える送受信装置であって、上記データ転送制御手段は、それぞれが特定のプロトコルでのデータ転送を制御する複数のプロトコル制御部と、データを記憶する記憶領域を備える記憶部と、上記複数のプロトコル制御部と上記記憶部との間に接続された領域分割選択部と、上記領域分割選択部に接続された容量決定部とを有し、
上記容量決定部は、上記複数のプロトコル制御部のそれぞれが使用する記憶容量を決定し、
上記領域分割選択部は、上記容量決定部によって決定された上記各記憶容量に基づいて、上記記憶領域を上記複数のプロトコル制御部のそれぞれが使用する複数のサブ記憶領域に分割し、上記複数のプロトコル制御部のそれぞれが使用する上記複数のサブ記憶領域のうちの少なくとも1つのサブ記憶領域を選択することを特徴とする送受信装置。 - 請求項6に記載の送受信装置において、
上記容量決定部に接続され、上記複数のプロトコル制御部のそれぞれが使用する記憶容量を設定するための設定情報を外部から入力する外部入力部をさらに備え、
上記容量決定部は、上記外部入力部からの上記設定情報を基に上記複数のプロトコル制御部のそれぞれが使用する記憶容量を決定することを特徴とする送受信装置。 - 請求項6または7に記載の送受信装置において、
上記容量決定部に接続され、上記データ入出力手段の使用帯域を判別する帯域判別部をさらに備え、
上記容量決定部は、上記帯域判別部からの判別結果を受けて自動的に上記複数のプロトコル制御部のそれぞれが使用する記憶容量を決定することを特徴とする送受信装置。 - 請求項6から8のいずれか1つに記載の送受信装置において、
上記複数のプロトコル制御部のそれぞれは、IEEE1394準拠プロトコルでのデータ転送を制御することを特徴とする送受信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002207396A JP2004056221A (ja) | 2002-07-16 | 2002-07-16 | 送受信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002207396A JP2004056221A (ja) | 2002-07-16 | 2002-07-16 | 送受信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004056221A true JP2004056221A (ja) | 2004-02-19 |
Family
ID=31931869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002207396A Pending JP2004056221A (ja) | 2002-07-16 | 2002-07-16 | 送受信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004056221A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008516533A (ja) * | 2004-10-12 | 2008-05-15 | アウェア, インコーポレイテッド | 電気通信環境における資源の共有 |
US8335956B2 (en) | 2006-04-12 | 2012-12-18 | Tq Delta, Llc | Packet retransmission and memory sharing |
-
2002
- 2002-07-16 JP JP2002207396A patent/JP2004056221A/ja active Pending
Cited By (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10579291B2 (en) | 2004-10-12 | 2020-03-03 | Tq Delta, Llc | Resource sharing in a telecommunications environment |
US9547608B2 (en) | 2004-10-12 | 2017-01-17 | Tq Delta, Llc | Resource sharing in a telecommunications environment |
JP4889646B2 (ja) * | 2004-10-12 | 2012-03-07 | アウェア, インコーポレイテッド | 電気通信環境における資源の共有 |
US8276048B2 (en) | 2004-10-12 | 2012-09-25 | Aware, Inc. | Resource sharing in a telecommunications environment |
US11543979B2 (en) | 2004-10-12 | 2023-01-03 | Tq Delta, Llc | Resource sharing in a telecommunications environment |
US11010073B2 (en) | 2004-10-12 | 2021-05-18 | Tq Delta, Llc | Resource sharing in a telecommunications environment |
JP2009065692A (ja) * | 2004-10-12 | 2009-03-26 | Aware Inc | 電気通信環境における資源の共有 |
US8495473B2 (en) | 2004-10-12 | 2013-07-23 | Tq Delta, Llc | Resource sharing in a telecommunications environment |
US9898220B2 (en) | 2004-10-12 | 2018-02-20 | Tq Delta, Llc | Resource sharing in a telecommunications environment |
US8607126B1 (en) | 2004-10-12 | 2013-12-10 | Tq Delta, Llc | Resource sharing in a telecommunications environment |
US10409510B2 (en) | 2004-10-12 | 2019-09-10 | Tq Delta, Llc | Resource sharing in a telecommunications environment |
US9069718B2 (en) | 2004-10-12 | 2015-06-30 | Tq Delta, Llc | Resource sharing in a telecommunications environment |
JP2008516533A (ja) * | 2004-10-12 | 2008-05-15 | アウェア, インコーポレイテッド | 電気通信環境における資源の共有 |
US9286251B2 (en) | 2004-10-12 | 2016-03-15 | Tq Delta, Llc | Resource sharing in a telecommunications environment |
US9094348B2 (en) | 2006-04-12 | 2015-07-28 | Tq Delta, Llc | Packet retransmission |
US9485055B2 (en) | 2006-04-12 | 2016-11-01 | Tq Delta, Llc | Packet retransmission and memory sharing |
US9749235B2 (en) | 2006-04-12 | 2017-08-29 | Tq Delta, Llc | Packet retransmission |
US8645784B2 (en) | 2006-04-12 | 2014-02-04 | Tq Delta, Llc | Packet retransmission and memory sharing |
US10044473B2 (en) | 2006-04-12 | 2018-08-07 | Tq Delta, Llc | Packet retransmission and memory sharing |
US8595577B2 (en) | 2006-04-12 | 2013-11-26 | Tq Delta, Llc | Packet retransmission |
US10484140B2 (en) | 2006-04-12 | 2019-11-19 | Tq Delta, Llc | Packet retransmission and memory sharing |
US10498495B2 (en) | 2006-04-12 | 2019-12-03 | Tq Delta, Llc | Packet retransmission |
US8468411B2 (en) | 2006-04-12 | 2013-06-18 | Tq Delta, Llc | Packet retransmission |
US10833809B2 (en) | 2006-04-12 | 2020-11-10 | Tq Delta, Llc | Techniques for packet and message communication in a multicarrier transceiver environment |
US8407546B2 (en) | 2006-04-12 | 2013-03-26 | Tq Delta, Llc | Packet retransmission and memory sharing |
US11362765B2 (en) | 2006-04-12 | 2022-06-14 | Tq Delta, Llc | Packet retransmission using one or more delay requirements |
US8335956B2 (en) | 2006-04-12 | 2012-12-18 | Tq Delta, Llc | Packet retransmission and memory sharing |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100981461B1 (ko) | 통신 칩 및 메시지 관리자에 의한 통신 칩의 메시지 메모리의 데이터에 대한 액세스 제어 방법 | |
US20070115995A1 (en) | NoC system employing AXI protocol and interleaving method thereof | |
US20090092147A1 (en) | Packet communication device, packet communication system, packet communication system, packet communication module, data processor, and data transfer system | |
US20060161694A1 (en) | DMA apparatus | |
US20100146157A1 (en) | Multi-radio interfacing and direct memory access based data transferring methods and sink node for performing the same in wireless sensor network | |
US9021171B2 (en) | Bus system including a master device, a slave device, an interconnector coupled between the master device and the slave device, and an operating method thereof | |
KR20070039120A (ko) | 통신 구성 요소의 메시지 메모리의 데이터를 액세스하기위한 방법 및 장치 | |
JPH04243347A (ja) | 通信制御装置 | |
JP2008544390A (ja) | アドレスベースのプロデューサ回路及びコンシューマ回路間の自己同期型データストリーミング | |
WO2001089161A2 (en) | Bandwidth and path allocation method for a switched fabric connecting multiple multimedia buses | |
KR20070037634A (ko) | 플렉스레이 통신 구성 요소 | |
US9001841B2 (en) | Communication control device, parallel computer system, and communication control method | |
KR20070039937A (ko) | 메시지 메모리 내에서 메시지를 저장하기 위한 방법 및상응하는 메시지 메모리 | |
CN107852423A (zh) | 用于usb 2.0带宽保留的方法及*** | |
US20210409510A1 (en) | Transmitter and Receiver, Serializer and Deserializer and Methods for Transmitting and Receiving, Serializing and Deserializing | |
WO2010122896A1 (ja) | データ伝送システム、データ伝送方法およびデータ送信装置 | |
JP6847334B2 (ja) | ネットワーク装置、ネットワークシステム、ネットワーク方法、およびネットワークプログラム | |
JP2004056221A (ja) | 送受信装置 | |
US8824333B2 (en) | Method and apparatus for full duplex serial shifting mode and switch mode data transmission | |
JP2008252753A (ja) | セル処理装置、セルのスイッチ処理方法 | |
KR100745681B1 (ko) | 방송 스트림 데이터를 인터넷 프로토콜 패킷화하는 장치 및그 방법 | |
CN209543343U (zh) | 大数据运算加速*** | |
KR100378372B1 (ko) | 데이터 네트워크에서 패킷 스위치 장치 및 방법 | |
US7573836B2 (en) | Switch system and loop transfer method | |
JP2546743B2 (ja) | 音声およびデータのためのパケット/高速パケット交換機 |