JP2004056221A - 送受信装置 - Google Patents
送受信装置 Download PDFInfo
- Publication number
- JP2004056221A JP2004056221A JP2002207396A JP2002207396A JP2004056221A JP 2004056221 A JP2004056221 A JP 2004056221A JP 2002207396 A JP2002207396 A JP 2002207396A JP 2002207396 A JP2002207396 A JP 2002207396A JP 2004056221 A JP2004056221 A JP 2004056221A
- Authority
- JP
- Japan
- Prior art keywords
- storage
- unit
- protocol
- transmission
- capacity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Communication Control (AREA)
Abstract
【課題】回路の規模が小さく、製造コストの低い送受信装置を提供する。
【解決手段】図１に示すように、送受信装置１０００は、ＩＥＥＥ１３９４バスに接続され、ＩＥＥＥ１３９４の物理層を実現する物理層信号処理部１と、物理層信号処理部１に接続され、ＩＥＥＥ１３９４のＬＩＮＫ層を実現するＬＩＮＫ層信号処理部２と、ＬＩＮＫ層信号処理部２に接続されたデータ転送制御手段１００と、データ転送制御手段１００に接続されたｎ個（ｎは任意の自然数）の外部インターフェース６ａ〜６ｎとを備えている。図２に示すように、データ転送制御手段１００は、ｎ個のプロトコル制御部８ａ〜８ｎと、ｍ個（ｍは任意の自然数）の記憶部１２ａ〜１２ｍと、プロトコル制御部８ａ〜８ｎと記憶部１２ａ〜１２ｍとが接続されている選択部１１と、選択部１１に接続されている容量決定部９と、容量決定部１０に接続されている外部入力部９とを備えている。
【選択図】 図１
【解決手段】図１に示すように、送受信装置１０００は、ＩＥＥＥ１３９４バスに接続され、ＩＥＥＥ１３９４の物理層を実現する物理層信号処理部１と、物理層信号処理部１に接続され、ＩＥＥＥ１３９４のＬＩＮＫ層を実現するＬＩＮＫ層信号処理部２と、ＬＩＮＫ層信号処理部２に接続されたデータ転送制御手段１００と、データ転送制御手段１００に接続されたｎ個（ｎは任意の自然数）の外部インターフェース６ａ〜６ｎとを備えている。図２に示すように、データ転送制御手段１００は、ｎ個のプロトコル制御部８ａ〜８ｎと、ｍ個（ｍは任意の自然数）の記憶部１２ａ〜１２ｍと、プロトコル制御部８ａ〜８ｎと記憶部１２ａ〜１２ｍとが接続されている選択部１１と、選択部１１に接続されている容量決定部９と、容量決定部１０に接続されている外部入力部９とを備えている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、複数のプロトコルに対応した送受信装置に関するものである。
【０００２】
【従来の技術】
現在、ＩＥＥＥ１３９４、ＵＳＢ２．０など、様々なインターフェースの規格で多数のプロトコルが定義されている。現在も様々な種類のプロトコルが開発されており、今後も多数のプロトコルが定義される見込みである。
【０００３】
図８は、ＩＥＥＥ１３９４準拠のプロトコルである「Ｓｅｒｉａｌ Ｂｕｓ Ｐｒｏｔｃｏｌ ２」（以下ＳＢＰ２と称する）と、「ＡＶ Ｐｒｏｔｏｃｏｌ」（以下ＡＶプロトコルと称する）との２つのプロトコルに対応している従来の送受信装置を示すブロック図である。
【０００４】
図８に示すように、送受信装置７００は、ＩＥＥＥ１３９４バスに接続され、ＩＥＥＥ１３９４の物理層を実現する物理層信号処理部１と、物理層信号処理部１に接続され、ＩＥＥＥ１３９４のＬＩＮＫ層を実現するＬＩＮＫ層信号処理部２と、ＬＩＮＫ層信号処理部２にそれぞれ接続されたＡＶプロトコル制御部３およびＳＢＰ２プロトコル制御部４と、ＡＶプロトコル制御部３に接続されたＡＶプロトコル用記憶部５ａと、ＳＢＰ２プロトコル制御部４に接続されたＳＢＰ２プロトコル用記憶部５ｂと、ＡＶプロトコル制御部３に接続された外部インターフェース６と、ＳＢＰ２プロトコル制御部４に接続されたＤＭＡインターフェース７とを備えている。
【０００５】
次に、各部の動作を説明する。
【０００６】
物理層信号処理部１は、パケットをＩＥＥＥ１３９４バスに入出力する。
【０００７】
ＬＩＮＫ層信号処理部２は、物理層で転送可能なパケットに加工する。また、パケットに復元する。
【０００８】
ＡＶプロトコル制御部３は、Ｉｓｏｃｈｒｏｎｏｕｓパケットによるデータ転送を制御する。
【０００９】
ＳＢＰ２プロトコル制御部４は、Ａｓｙｎｃｈｒｏｎｏｕｓパケットによる大容量データ転送を制御する。
【００１０】
ＡＶプロトコル用記憶部５ａおよびＳＢＰ２プロトコル用記憶部５ｂは、それぞれデータを記憶する。
【００１１】
外部インターフェース６は、マルチメディアデータの外部との入出力を行なう。
【００１２】
ＤＭＡインターフェース７は、ＳＢＰ２用のデータの外部との入出力を行なう。
【００１３】
ＡＶプロトコルは、Ｉｓｏｃｈｒｏｎｏｕｓパケットを用いてマルチメディアデータ（ビデオデータおよびオーディオデータ）を転送することを目的とするプロトコルである。ＡＶプロトコル制御部３は、外部インターフェース６から入力されたマルチメディアデータを、Ｉｓｏｃｈｒｏｎｏｕｓパケットに変換して、ＬＩＮＫ層信号処理部２と、物理層信号処理部１とを通じてＩＥＥＥ１３９４バスに出力する。また、逆に、ＩＥＥＥ１３９４バスから物理層１、ＬＩＮＫ層２を通してＩｓｏｃｈｒｏｎｏｕｓパケットを受信してマルチメディアデータに変換し、外部インターフェース６に出力する。
【００１４】
なお、マルチメディアデータには「Ｐａｃｋｅｔ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ」（以下ＰＩＤと記述）が挿入されており、ＰＩＤによってソースのプログラムが判別できるようになっている。ＡＶプロトコル制御部３は、ＰＩＤを判別することによって任意のプログラムをフィルタリングすることもできる。この際にマルチメディアデータを一時的に記憶しておくためにＡＶプロトコル用記憶部５ａが必要である。
【００１５】
ＳＢＰ２は、Ａｓｙｎｃｈｒｏｎｏｕｓパケットを用いて大容量のデータ転送をすることを目的とするプロトコルである。ＳＢＰ２プロトコル制御部４では、ＤＭＡインターフェース７から入力されたデータをＡｓｙｎｃｈｒｏｎｏｕｓ パケットに変換して、ＬＩＮＫ層信号処理部２と、物理層信号処理部１を通してＩＥＥＥ１３９４バスに出力する。また、逆に、ＩＥＥＥ１３９４バスから物理層信号処理部１、ＬＩＮＫ層信号処理部２を通してＡｓｙｎｃｈｒｏｎｏｕｓパケットを受信してデータに変換し、ＤＭＡインターフェース７に出力する。これらの大容量データ転送をハードウェアで実現するためには、パケット送受信用のＦＩＦＯ（Ｆｉｒｓｔ−Ｉｎ Ｆｉｒｓｔ−Ｏｕｔ ｍｅｍｏｒｙ）としてＳＢＰ２プロトコル用記憶部５ｂが必要である。
【００１６】
【発明が解決しようとする課題】
しかしながら、上記従来の構成では今後、複数のプロトコルに対応した送受信装置を実現するためには、１つのプロトコルに対して少なくとも１つの専用の記憶部が必要となる。つまり、実現したいプロトコルの数以上の各プロトコル専用の記憶部が必要となる。このため、送受信装置の回路規模が大幅に増大し、それに伴って送受信装置の製造コストも大幅に増大するという不具合がある。
【００１７】
本発明は上記従来の不具合を解決するためになされたものであり、回路の規模が小さく、製造コストの低い送受信装置を提供することを目的とする。
【００１８】
【課題を解決するための手段】
本発明の送受信装置は、外部機器に接続するためのインターフェース手段と、データを入出力するデータ入出力手段と、上記インターフェース手段と上記データ入出力手段との間に接続されたデータ転送制御手段とを備える送受信装置であって、上記データ転送制御手段は、それぞれが特定のプロトコルでのデータ転送を制御する複数のプロトコル制御部と、それぞれがデータを記憶する複数の記憶部と、上記複数のプロトコル制御部と上記複数の記憶部との間に接続された選択部と、上記選択部に接続された容量決定部とを有し、上記容量決定部は、上記複数のプロトコル制御部のそれぞれが使用する記憶容量を決定し、上記選択部は、上記容量決定部によって決定された上記各記憶容量に基づいて、上記複数のプロトコル制御部のそれぞれが使用する上記複数の記憶部のうちの少なくとも１つの記憶部を選択することを特徴とする。
【００１９】
本発明の送受信装置では、各プロトコル制御部で使用する記憶容量を容量決定部によって設定し、選択部によって各プロトコル制御部で必要な記憶容量を有する記憶部を選択することができる。つまり、全ての記憶部を無駄なく利用することが可能な送受信装置が得られる。従って、本発明によれば、従来の送受信装置のように各プロトコル専用の記憶部を設ける必要がない。このため、送受信装置の回路規模を縮小することができ、それに伴って送受信装置の製造コストも低減できる。
【００２０】
上記容量決定部に接続され、上記複数のプロトコル制御部のそれぞれが使用する記憶容量を設定するための設定情報を外部から入力する外部入力部をさらに備え、上記容量決定部は、上記外部入力部からの上記設定情報を基に上記複数のプロトコル制御部のそれぞれが使用する記憶容量を決定する構成としてもよい。
【００２１】
上記容量決定部に接続され、上記データ入出力手段の使用帯域を判別する帯域判別部をさらに備え、上記容量決定部は、上記帯域判別部からの判別結果を受けて自動的に上記複数のプロトコル制御部のそれぞれが使用する記憶容量を決定する構成としてもよい。
【００２２】
上記複数の記憶部における記憶部の個数は、上記複数のプロトコル制御部におけるプロトコル制御部の個数よりも少ない構成としてもよい。
【００２３】
このことによって、送受信装置の回路規模をさらに縮小しつつ、多数のプロトコルでの送受信を実現できる。
【００２４】
上記複数のプロトコル制御部のそれぞれは、ＩＥＥＥ１３９４準拠プロトコルでのデータ転送を制御する構成としてもよい。
【００２５】
本発明の別の送受信装置は、外部機器に接続するためのインターフェース手段と、データを入出力するデータ入出力手段と、上記インターフェース手段と上記データ入出力手段との間に接続されたデータ転送制御手段とを備える送受信装置であって、上記データ転送制御手段は、それぞれが特定のプロトコルでのデータ転送を制御する複数のプロトコル制御部と、データを記憶する記憶領域を備える記憶部と、上記複数のプロトコル制御部と上記記憶部との間に接続された領域分割選択部と、上記領域分割選択部に接続された容量決定部とを有し、上記容量決定部は、上記複数のプロトコル制御部のそれぞれが使用する記憶容量を決定し、上記領域分割選択部は、上記容量決定部によって決定された上記各記憶容量に基づいて、上記記憶領域を上記複数のプロトコル制御部のそれぞれが使用する複数のサブ記憶領域に分割し、上記複数のプロトコル制御部のそれぞれが使用する上記複数のサブ記憶領域のうちの少なくとも１つのサブ記憶領域を選択することを特徴とする。
【００２６】
本発明の別の送受信装置では、各プロトコル制御部で使用する記憶容量を容量決定部によって設定し、領域分割選択部によって各プロトコル制御部で必要な記憶容量を有するサブ記憶領域を選択することができる。つまり、記憶部内の全ての記憶領域を無駄なく利用することが可能な送受信装置が得られる。従って、本発明によれば、従来の送受信装置のように各プロトコル専用の記憶部を設ける必要がない。このため、送受信装置の回路規模を縮小することができ、それに伴って送受信装置の製造コストも低減できる。
【００２７】
上記容量決定部に接続され、上記複数のプロトコル制御部のそれぞれが使用する記憶容量を設定するための設定情報を外部から入力する外部入力部をさらに備え、上記容量決定部は、上記外部入力部からの上記設定情報を基に上記複数のプロトコル制御部のそれぞれが使用する記憶容量を決定する構成としてもよい。
【００２８】
上記容量決定部に接続され、上記データ入出力手段の使用帯域を判別する帯域判別部をさらに備え、上記容量決定部は、上記帯域判別部からの判別結果を受けて自動的に上記複数のプロトコル制御部のそれぞれが使用する記憶容量を決定する構成としてもよい。
【００２９】
上記複数のプロトコル制御部のそれぞれは、ＩＥＥＥ１３９４準拠プロトコルでのデータ転送を制御する構成としてもよい。
【００３０】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、簡単のため、各実施形態に共通する構成要素は、同一の参照符号で示す。
【００３１】
（実施形態１）
図１は、本実施形態の送受信装置のブロック図を示す。
【００３２】
図１に示すように、本実施形態の送受信装置１０００は、ＩＥＥＥ１３９４バスに接続され、ＩＥＥＥ１３９４の物理層を実現する物理層信号処理部１と、物理層信号処理部１に接続され、ＩＥＥＥ１３９４のＬＩＮＫ層を実現するＬＩＮＫ層信号処理部２と、ＬＩＮＫ層信号処理部２に接続されたデータ転送制御手段１００と、データ転送制御手段１００に接続されたｎ個（ｎは任意の自然数）の外部インターフェース６ａ〜６ｎとを備えている。
【００３３】
次に、本実施形態の送受信装置１０００の各部の動作を説明する。
【００３４】
物理層信号処理部１は、パケットをＩＥＥＥ１３９４バスに入出力する。
【００３５】
ＬＩＮＫ層信号処理部２は、データを物理層で転送可能なパケットに加工する。また、物理層信号処理部１から転送されてくるパケットからデータを復元する。
【００３６】
データ転送制御手段１００は、パケットによるデータ転送を制御する。
【００３７】
外部インターフェース６ａ〜６ｎは、マルチメディアデータの外部との入出力を行なう。
【００３８】
図２は、図１中に示されているデータ転送制御手段１００のブロック図を示す。
【００３９】
図２に示すように、本実施形態のデータ転送制御手段１００は、ｎ個のプロトコル制御部８ａ〜８ｎと、ｍ個（ｍは任意の自然数）の記憶部１２ａ〜１２ｍと、プロトコル制御部８ａ〜８ｎと記憶部１２ａ〜１２ｍとが接続されている選択部１１と、選択部１１に接続されている容量決定部９と、容量決定部１０に接続されている外部入力部９とを備えている。なお、ここでは、記憶部の個数とプロトコル制御部の個数とが同数である構成（すなわち、ｎ＝ｍ）としている。
【００４０】
次に、データ転送制御手段１００の各部の動作を説明する。
【００４１】
プロトコル制御部８ａ〜８ｎは、ｎ個のプロトコルにそれぞれ対応しており、それぞれのプロトコルにおいて用いられるパケットによるデータ転送を制御する。
【００４２】
外部入力部９は、容量決定部１０において記憶容量を決定するデータを入力するためのものである。
【００４３】
容量決定部１０は、外部入力部９から入力されたデータを受けて、パケットからなるデータを一時的に記憶しておくためにプロトコル制御部８ａ〜８ｎが使用する記憶容量を決定する。
【００４４】
選択部１１は、プロトコル制御部８ａ〜８ｎが使用する記憶部を、記憶部１２ａ〜１２ｍの中から選択する。
【００４５】
記憶部１２ａ〜１２ｍは、それぞれデータを記憶する。また、記憶部１２ａ〜１２ｍは、それぞれ様々な記憶容量を有する。
【００４６】
以上のように構成されたデータ転送制御手段１００の動作について、以下に説明する。
【００４７】
まず、容量決定部１０は、外部入力部９から入力されたデータを基に、プロトコル制御部８ａで使用する記憶容量を決定する。次に、選択部１１は、容量決定部１０で決定された記憶容量の情報を基に、プロトコル制御部８ａが使用する記憶部を、記憶部１２ａ〜１２ｍの中から選択する。このことによって、プロトコル制御部８ａで使用する記憶部が決定される。
【００４８】
以上の動作を、さらにプロトコル制御部８ｂからプロトコル制御部８ｎまでについても、同様の動作を繰り返すことによって、プロトコル制御部８ａ〜８ｎのそれぞれが利用する記憶部が決定される。
【００４９】
上記の動作によって、データ転送制御手段１００は、各プロトコルによるデータ転送を制御することが可能になり、送受信装置１０００においてデータの送受信が可能となる。
【００５０】
上述のように、本実施形態の送受信装置１０００では、プロトコル制御部８ａ〜８ｎで使用する記憶容量を外部入力部９からのデータ入力によって設定し、プロトコル制御部８ａ〜８ｎのそれぞれが利用する記憶部を決定できる構成となっている。この構成によって、外部入力部９に入力するデータに応じて記憶容量および記憶部を変更することができる。このため、プロトコル制御部８ａ〜８ｎのそれぞれにおいて必要な記憶容量を有する記憶部を、プロトコル制御部８ａ〜８ｎのそれぞれに割り当てることができる。つまり、全ての記憶部を無駄なく利用することが可能な送受信装置が得られる。
【００５１】
従って、本実施形態で得られる送受信装置１０００では、従来の送受信装置のように各プロトコル専用の記憶部を設ける必要がない。このため、送受信装置の回路規模を縮小することができ、それに伴って送受信装置の製造コストも低減できる。
【００５２】
なお、本実施形態で説明した送受信装置１０００では、記憶部の個数とプロトコル制御部の個数とが同数である構成（すなわち、ｎ＝ｍ）としているが、これに限定されない。
【００５３】
例えば、記憶部の個数がプロトコル制御部の個数よりも少ない構成（すなわち、ｎ＞ｍ）とすることも可能である。このことによって、送受信装置の回路規模をさらに縮小しつつ、多数のプロトコルでの送受信を実現できる。
【００５４】
また、記憶部の個数がプロトコル制御部の個数よりも多い構成（すなわち、ｎ＜ｍ）とすることも可能である。このことによって、送受信装置１００の回路規模を縮小しつつ、大きな記憶容量を必要とするプロトコル制御部に複数の記憶部を割り当てることができる。
【００５５】
（実施形態２）
図３は、本実施形態のデータ転送制御手段１００ａを示すブロック図である。本実施形態の送受信装置は上記実施形態１とほぼ同じ構成であり、上記実施形態１のデータ転送制御手段１００に代えて、図３に示すデータ転送制御手段１００ａを設けた点でのみ異なる。以下に、本実施形態のデータ転送制御手段１００ａを説明する。
【００５６】
図３に示すように、本実施形態のデータ転送制御手段１００ａは、プロトコル制御部８ａ〜８ｎと、記憶部１２と、ｎ個（ｎは任意の自然数）のプロトコル制御部８ａ〜８ｎと記憶部１２とが接続されている領域分割選択部１３と、領域分割選択部１３に接続されている容量決定部９と、容量決定部１０に接続されている外部入力部９とを備えている。
【００５７】
次に、データ転送制御手段１００ａの各部の動作を説明する。
【００５８】
プロトコル制御部８ａ〜８ｎは、ｎ個のプロトコルに対応しており、それぞれのプロトコルにおいて用いられるパケットによるデータ転送を制御する。
【００５９】
外部入力部９は、容量決定部１０において記憶容量を決定するデータを入力するためのものである。
【００６０】
容量決定部１０は、外部入力部９から入力されたデータを受けて、パケットからなるデータを一時的に記憶しておくためにプロトコル制御部８ａ〜８ｎが使用する記憶容量を決定する。
【００６１】
記憶部１２は、データを記憶する。
【００６２】
領域分割選択部１３は、容量決定部１０で決定された記憶容量の情報を基に記憶部１２をｍ個（ｍは任意の自然数）の記憶領域２２ａ〜２２ｍに分割し、プロトコル制御部８ａ〜８ｎが使用する記憶領域を選択する。
【００６３】
以上のように構成されたデータ転送制御手段１００ａの動作について、以下に説明する。
【００６４】
まず、容量決定部１０は、外部入力部９から入力されたデータを基に、プロトコル制御部８ａで使用する記憶容量を決定する。次に、領域分割選択部１１は、容量決定部１０で決定された記憶容量の情報を基に記憶部１２を複数の記憶領域に分割し、プロトコル制御部８ａ〜８ｎが使用する記憶領域を選択する。このことによって、プロトコル制御部８ａで使用する記憶領域が決定される。
【００６５】
以上の動作を、さらにプロトコル制御部８ｂからプロトコル制御部８ｎまでについても、同様の動作を繰り返すことによって、プロトコル制御部８ａ〜８ｎのそれぞれが利用する記憶領域が決定される。
【００６６】
上記の動作によって、データ転送制御手段１００ａは、各プロトコルによるデータ転送を制御することが可能になり、送受信装置１０００においてデータの送受信が可能となる。
【００６７】
上述のように、本実施形態によれば、送受信装置１０００は、プロトコル制御部８ａ〜８ｎで使用する記憶容量を外部入力部９からのデータ入力によって設定し、プロトコル制御部８ａ〜８ｎのそれぞれが利用する記憶部１２内の記憶領域を決定できる構成となっている。この構成によって、外部入力部９に入力するデータによって、プロトコル制御部８ａ〜８ｎのそれぞれが利用する記憶容量を自由に変更することができる。このことによって、本実施形態の送受信装置１０００では、プロトコル制御部８ａ〜８ｎのそれぞれにおいて必要な記憶容量をプロトコル制御部８ａ〜８ｎのそれぞれに割り当てることができる。
【００６８】
従って、本実施形態で得られる送受信装置１０００では、従来の送受信装置のように各プロトコル毎に専用の記憶部を設ける必要がない。このため、回路規模を縮小することができ、それに伴って送受信装置の製造コストも低減できる。
【００６９】
また、本実施形態で得られる送受信装置１０００では、プロトコル制御部８ａ〜８ｎのそれぞれが利用する記憶容量を自由に変更することができるので、記憶部１２内に無駄になる記憶領域がなくなり、記憶部を効率的に利用することができる。
【００７０】
なお、本実施形態で説明した送受信装置１０００では、記憶領域の個数とプロトコル制御部の個数とが同数である構成（すなわち、ｎ＝ｍ）としているが、これに限定されない。
【００７１】
例えば、記憶領域の個数がプロトコル制御部の個数よりも多い構成（すなわち、ｎ＜ｍ）とすることも可能である。このことによって、送受信装置１０００の回路規模を縮小しつつ、大きな記憶容量を必要とするプロトコル制御部に複数の記憶領域を割り当てることができる。
【００７２】
（実施形態３）
図４は、本実施形態のデータ転送制御手段１００ｂを示すブロック図である。本実施形態の送受信装置は上記実施形態１とほぼ同じ構成であり、上記実施形態１のデータ転送制御手段１００に代えて、図４に示すデータ転送制御手段１００ｂを設けた点でのみ異なる。以下に、本実施形態のデータ転送制御手段１００ｂを説明する。
【００７３】
図４に示すように、本実施形態のデータ転送制御手段１００ｂは、ｎ個（ｎは任意の自然数）のプロトコル制御部８ａ〜８ｎと、ｍ個（ｍは任意の自然数）の記憶部１２ａ〜１２ｍと、プロトコル制御部８ａ〜８ｎと記憶部１２ａ〜１２ｍとが接続されている選択部１１と、選択部１１に接続されている容量決定部９と、容量決定部１０に接続されている帯域判別部１４とを備えている。なお、ここでは、記憶部の個数とプロトコル制御部の個数とが同数である構成（すなわち、ｎ＝ｍ）としている。
【００７４】
次に、データ転送制御手段１００ｂの各部の動作を説明する。
【００７５】
プロトコル制御部８ａ〜８ｎは、ｎ個のプロトコルにそれぞれ対応しており、それぞれのプロトコルにおいて用いられるパケットによるデータ転送を制御する。
【００７６】
帯域判別部１４は、物理層信号処理部１に接続されているバス（本実施形態ではＩＥＥＥ１３９４バス）上の使用帯域を判別する。
【００７７】
容量決定部１０は、帯域判別部１４からバスの使用帯域の判別結果を受けて、プロトコル制御部８ａ〜８ｎがデータを一時的に記憶しておくために使用する記憶容量を決定する。
【００７８】
選択部１１は、プロトコル制御部８ａ〜８ｎが使用する記憶部を、記憶部１２ａ〜１２ｍの中から選択する。
【００７９】
記憶部１２ａ〜１２ｍは、それぞれデータを記憶する。また、記憶部１２ａ〜１２ｍは、それぞれ様々な記憶容量を有する。
【００８０】
以上のように構成されたデータ転送制御手段１００の動作について、以下に説明する。
【００８１】
まず、帯域判別部１４が物理層信号処理部１に接続されているバス（本実施形態ではＩＥＥＥ１３９４バス）上の使用帯域を判別する。次に、容量決定部１０は、帯域判別部１４からのバスの使用帯域の判別結果を基にプロトコル制御部８ａで使用する記憶容量を自動的に決定する。次に、選択部１１は、容量決定部１０で決定された記憶容量の情報を基に、プロトコル制御部８ａが使用する記憶部を、記憶部１２ａ〜１２ｍの中から選択する。このことによって、プロトコル制御部８ａで使用する記憶部が決定される。
【００８２】
以上の動作を、さらにプロトコル制御部８ｂからプロトコル制御部８ｎまでについても、同様の動作を繰り返すことによって、プロトコル制御部８ａ〜８ｎのそれぞれが利用する記憶部が決定される。
【００８３】
上記の動作によって、データ転送制御手段１００は、各プロトコルによるデータ転送を制御することが可能になり、送受信装置１０００においてデータの送受信が可能となる。
【００８４】
上述のように、本実施形態では、帯域判別部１４で物理層信号処理部１に接続されているバス（本実施形態ではＩＥＥＥ１３９４バス）上の使用帯域を判別し、その結果によりプロトコル制御部８ａ〜８ｎで使用する記憶容量を自動的に設定する構成としたことによって、バスの状態が変化した時に、プロトコル制御部８ａが使用する記憶領域および記憶部を自動的に変更することができる。このため、バスの状態に応じて、プロトコル制御部８ａ〜８ｎのそれぞれにおいて必要な記憶容量を有する記憶部を、プロトコル制御部８ａ〜８ｎのそれぞれに割り当てることができる。つまり、本実施形態によれば、全ての記憶部を効率よく利用することが可能な送受信装置が得られる。
【００８５】
従って、本実施形態で得られる送受信装置１０００では、従来の送受信装置のように各プロトコル専用の記憶部を設ける必要がない。このため、送受信装置全体の回路規模を縮小することができ、それに伴って送受信装置の製造コストも低減できる。
【００８６】
また、本実施形態で得られる送受信装置１０００では、帯域判別部１４を備えていることによって、バスの状態に応じて、プロトコル制御部８ａ〜８ｎのそれぞれが利用する記憶容量および記憶部を自由に変更することができるので、記憶部を効率的に利用することができる。
【００８７】
なお、本実施形態で説明した送受信装置１０００では、記憶部の個数とプロトコル制御部の個数とが同数である構成（すなわち、ｎ＝ｍ）としているが、これに限定されない。
【００８８】
例えば、記憶部の個数がプロトコル制御部の個数よりも少ない構成（すなわち、ｎ＞ｍ）とすることも可能である。このことによって、送受信装置全体の回路規模をさらに縮小しつつ、多数のプロトコルでの送受信を実現できる。
【００８９】
また、記憶部の個数がプロトコル制御部の個数よりも多い構成（すなわち、ｎ＜ｍ）とすることも可能である。このことによって、送受信装置全体の回路規模を縮小しつつ、大きな記憶容量を必要とするプロトコル制御部に複数の記憶部を割り当てることができる。
【００９０】
（実施形態４）
図５は、本実施形態のデータ転送制御手段１００ｃを示すブロック図である。本実施形態の送受信装置は上記実施形態１とほぼ同じ構成であり、上記実施形態１のデータ転送制御手段１００に代えて、図５に示すデータ転送制御手段１００ｃを設けた点でのみ異なる。以下に、本実施形態のデータ転送制御手段１００ｃを説明する。
【００９１】
図５に示すように、本実施形態のデータ転送制御手段１００ｃは、プロトコル制御部８ａ〜８ｎと、記憶部１２と、ｎ個（ｎは任意の自然数）のプロトコル制御部８ａ〜８ｎと記憶部１２とが接続されている領域分割選択部１３と、領域分割選択部１３に接続されている容量決定部９と、容量決定部１０に接続されている帯域判別部１４とを備えている。
【００９２】
次に、データ転送制御手段１００ｃの各部の動作を説明する。
【００９３】
プロトコル制御部８ａ〜８ｎは、ｎ個のプロトコルに対応しており、それぞれのプロトコルにおいて用いられるパケットによるデータ転送を制御する。
【００９４】
帯域判別部１４は、物理層信号処理部１に接続されているバス（本実施形態ではＩＥＥＥ１３９４バス）上の使用帯域を判別する。
【００９５】
容量決定部１０は、帯域判別部１４からバスの使用帯域の判別結果を受けて、プロトコル制御部８ａ〜８ｎがデータを一時的に記憶しておくために使用する記憶容量を決定する。
【００９６】
記憶部１２は、データを記憶する。
【００９７】
領域分割選択部１３は、容量決定部１０で決定された記憶容量の情報を基に記憶部１２をｍ個（ｍは任意の自然数）の記憶領域２２ａ〜２２ｍに分割し、プロトコル制御部８ａ〜８ｎが使用する記憶領域を選択する。
【００９８】
以上のように構成されたデータ転送制御手段１００ｃの動作について、以下に説明する。
【００９９】
まず、帯域判別部１４が物理層信号処理部１に接続されているバス（本実施形態ではＩＥＥＥ１３９４バス）上の使用帯域を判別する。次に、容量決定部１０は、帯域判別部１４からのバスの使用帯域の判別結果を基にプロトコル制御部８ａで使用する記憶容量を自動的に決定する。次に、領域分割選択部１１は、容量決定部１０で決定された記憶容量の情報を基に記憶部１２を複数の記憶領域に分割し、プロトコル制御部８ａ〜８ｎが使用する記憶領域を選択する。このことによって、プロトコル制御部８ａで使用する記憶領域が決定される。
【０１００】
以上の動作を、さらにプロトコル制御部８ｂからプロトコル制御部８ｎまでについても、同様の動作を繰り返すことによって、プロトコル制御部８ａ〜８ｎのそれぞれが利用する記憶領域が決定される。
【０１０１】
上記の動作によって、データ転送制御手段１００ｃは、各プロトコルによるデータ転送を制御することが可能になり、送受信装置１０００においてデータの送受信が可能となる。
【０１０２】
上述のように、本実施形態では、送受信装置１０００は、プロトコル制御部８ａ〜８ｎで使用する記憶容量を帯域判別部１４からのデータ入力によって設定し、プロトコル制御部８ａ〜８ｎのそれぞれが利用する記憶部１２内の記憶領域を決定できる構成となっている。この構成によって、帯域判別部１４に入力するデータによって、プロトコル制御部８ａ〜８ｎのそれぞれが利用する記憶容量を自由に変更することができる。このことによって、本実施形態の送受信装置１０００では、プロトコル制御部８ａ〜８ｎのそれぞれにおいて必要な記憶容量をプロトコル制御部８ａ〜８ｎのそれぞれに割り当てることができる。
【０１０３】
従って、本実施形態で得られる送受信装置１０００では、従来の送受信装置のように各プロトコル毎に専用の記憶部を設ける必要がない。このため、回路規模を縮小することができ、それに伴って送受信装置の製造コストも低減できる。
【０１０４】
また、本実施形態で得られる送受信装置１０００では、帯域判別部１４を備えていることによって、バスの状態に応じて、プロトコル制御部８ａ〜８ｎのそれぞれが利用する記憶容量を自由に変更することができるので、記憶部１２内に無駄になる記憶領域がなくなり、記憶部を効率的に利用することができる。
【０１０５】
なお、本実施形態で説明した送受信装置１０００では、記憶領域の個数とプロトコル制御部の個数とが同数である構成（すなわち、ｎ＝ｍ）としているが、これに限定されない。
【０１０６】
例えば、記憶領域の個数がプロトコル制御部の個数よりも多い構成（すなわち、ｎ＜ｍ）とすることも可能である。このことによって、送受信装置１０００の回路規模を縮小しつつ、大きな記憶容量を必要とするプロトコル制御部に複数の記憶領域を割り当てることができる。
【０１０７】
（実施形態５）
図６は、本実施形態のデータ転送制御手段１００ｄを示すブロック図である。本実施形態の送受信装置は上記実施形態１とほぼ同じ構成であり、上記実施形態１のデータ転送制御手段１００に代えて、図６に示すデータ転送制御手段１００ｄを設けた点でのみ異なる。以下に、本実施形態のデータ転送制御手段１００ｄを説明する。
【０１０８】
図６に示すように、本実施形態のデータ転送制御手段１００ｄは、ｎ個（ｎは任意の自然数）のプロトコル制御部８ａ〜８ｎと、ｍ個（ｍは任意の自然数）の記憶部１２ａ〜１２ｍと、プロトコル制御部８ａ〜８ｎと記憶部１２ａ〜１２ｍとが接続されている選択部１１と、選択部１１に接続されている容量決定部９と、容量決定部１０に接続されている外部入力部９とを備えている。なお、ここでは、記憶部の個数とプロトコル制御部の個数とが同数である構成（すなわち、ｎ＝ｍ）としている。
【０１０９】
次に、データ転送制御手段１００ｄの各部の動作を説明する。
【０１１０】
プロトコル制御部８ａ〜８ｎは、ｎ個のプロトコルにそれぞれ対応しており、それぞれのプロトコルにおいて用いられるパケットによるデータ転送を制御する。
【０１１１】
外部入力部９は、容量決定部１０において記憶容量を決定するデータを入力するためのものである。
【０１１２】
帯域判別部１４は、物理層信号処理部１に接続されているバス（本実施形態ではＩＥＥＥ１３９４バス）上の使用帯域を判別する。
【０１１３】
容量決定部１０は、外部入力部９から入力されたデータ、あるいは帯域判別部１４からバスの使用帯域の判別結果を受けて、プロトコル制御部８ａ〜８ｎがデータを一時的に記憶しておくために使用する記憶容量を決定する。
【０１１４】
選択部１１は、プロトコル制御部８ａ〜８ｎが使用する記憶部を、記憶部１２ａ〜１２ｍの中から選択する。
【０１１５】
記憶部１２ａ〜１２ｍは、それぞれデータを記憶する。また、記憶部１２ａ〜１２ｍは、それぞれ様々な記憶容量を有する。
【０１１６】
以上のように構成されたデータ転送制御手段１００ｄの動作について、以下に説明する。
【０１１７】
まず、容量決定部１０は、外部入力部９から入力されたデータ、あるいは帯域判別部１４のバスの使用帯域の判断結果を基に、プロトコル制御部８ａで使用する記憶容量を決定する。次に、選択部１１は、容量決定部１０で決定された記憶容量の情報を基に、プロトコル制御部８ａが使用する記憶部を、記憶部１２ａ〜１２ｍの中から選択する。このことによって、プロトコル制御部８ａで使用する記憶部が決定される。
【０１１８】
以上の動作を、さらにプロトコル制御部８ｂからプロトコル制御部８ｎまでについても、同様の動作を繰り返すことによって、プロトコル制御部８ａ〜８ｎのそれぞれが利用する記憶部が決定される。
【０１１９】
上記の動作によって、データ転送制御手段１００ｄは、各プロトコルによるデータ転送を制御することが可能になり、送受信装置１０００においてデータの送受信が可能となる。
【０１２０】
上述のように、本実施形態の送受信装置１０００では、プロトコル制御部８ａ〜８ｎのそれぞれにおいて必要な記憶容量を有する記憶部を、プロトコル制御部８ａ〜８ｎのそれぞれに割り当てることができる。つまり、全ての記憶部を無駄なく利用することが可能な送受信装置が得られる。
【０１２１】
従って、本実施形態で得られる送受信装置１０００では、従来の送受信装置のように各プロトコル専用の記憶部を設ける必要がない。このため、送受信装置の回路規模を縮小することができ、それに伴って送受信装置の製造コストも低減できる。
【０１２２】
特に、本実施形態では、プロトコル制御部８ａ〜８ｎで使用する記憶容量を、外部入力部９で外部から設定する方法と、帯域判別部１４でバス上の使用帯域を判別し、その結果により使用する記憶容量を自動的に設定する方法が選択できる。このため、帯域の変化によって必要な記憶容量が変化しないプロトコルでのデータの送受信では、外部入力部９で外部から任意に設定する方法を使用し、帯域の変化によって必要な記憶容量が変化するプロトコルでのデータの送受信では、帯域判別部１４でバス上の使用帯域を判別し、その結果により使用する記憶容量を自動的に設定する方法を使用することが可能である。このため、本実施形態で得られる送受信装置では、全ての記憶部をより効率的に利用することができる。
【０１２３】
なお、本実施形態で説明した送受信装置１０００では、記憶部の個数とプロトコル制御部の個数とが同数である構成（すなわち、ｎ＝ｍ）としているが、これに限定されない。
【０１２４】
例えば、記憶部の個数がプロトコル制御部の個数よりも少ない構成（すなわち、ｎ＞ｍ）とすることも可能である。このことによって、送受信装置の回路規模をさらに縮小しつつ、多数のプロトコルでの送受信を実現できる。
【０１２５】
また、記憶部の個数がプロトコル制御部の個数よりも多い構成（すなわち、ｎ＜ｍ）とすることも可能である。このことによって、送受信装置１００の回路規模を縮小しつつ、大きな記憶容量を必要とするプロトコル制御部に複数の記憶部を割り当てることができる。
【０１２６】
（実施形態６）
図７は、本実施形態のデータ転送制御手段１００ｅを示すブロック図である。本実施形態の送受信装置は上記実施形態１とほぼ同じ構成であり、上記実施形態１のデータ転送制御手段１００に代えて、図７に示すデータ転送制御手段１００ｅを設けた点でのみ異なる。以下に、本実施形態のデータ転送制御手段１００ｅを説明する。
【０１２７】
図７に示すように、本実施形態のデータ転送制御手段１００ｅは、プロトコル制御部８ａ〜８ｎと、記憶部１２と、ｎ個（ｎは任意の自然数）のプロトコル制御部８ａ〜８ｎと記憶部１２とが接続されている領域分割選択部１３と、領域分割選択部１３に接続されている容量決定部９と、容量決定部１０に接続されている外部入力部９とを備えている。
【０１２８】
次に、データ転送制御手段１００ｅの各部の動作を説明する。
【０１２９】
プロトコル制御部８ａ〜８ｎは、ｎ個のプロトコルに対応しており、それぞれのプロトコルにおいて用いられるパケットによるデータ転送を制御する。
【０１３０】
外部入力部９は、容量決定部１０において記憶容量を決定するデータを入力するためのものである。
【０１３１】
帯域判別部１４は、物理層信号処理部１に接続されているバス（本実施形態ではＩＥＥＥ１３９４バス）上の使用帯域を判別する。
【０１３２】
容量決定部１０は、外部入力部９から入力されたデータ、あるいは帯域判別部１４からバスの使用帯域の判別結果を受けて、パケットからなるデータを一時的に記憶しておくためにプロトコル制御部８ａ〜８ｎが使用する記憶容量を決定する。
【０１３３】
記憶部１２は、データを記憶する。
【０１３４】
領域分割選択部１３は、容量決定部１０で決定された記憶容量の情報を基に記憶部１２をｍ個（ｍは任意の自然数）の記憶領域２２ａ〜２２ｍに分割し、プロトコル制御部８ａ〜８ｎが使用する記憶領域を選択する。
【０１３５】
以上のように構成されたデータ転送制御手段１００ｅの動作について、以下に説明する。
【０１３６】
まず、容量決定部１０は、外部入力部９から入力されたデータ、あるいは帯域判別部１４のバスの使用帯域の判断結果を基に、プロトコル制御部８ａで使用する記憶容量を決定する。次に、領域分割選択部１１は、容量決定部１０で決定された記憶容量の情報を基に記憶部１２を複数の記憶領域に分割し、プロトコル制御部８ａ〜８ｎが使用する記憶領域を選択する。このことによって、プロトコル制御部８ａで使用する記憶領域が決定される。
【０１３７】
以上の動作を、さらにプロトコル制御部８ｂからプロトコル制御部８ｎまでについても、同様の動作を繰り返すことによって、プロトコル制御部８ａ〜８ｎのそれぞれが利用する記憶領域が決定される。
【０１３８】
上記の動作によって、データ転送制御手段１００ｅは、各プロトコルによるデータ転送を制御することが可能になり、送受信装置１０００においてデータの送受信が可能となる。
【０１３９】
上述のように、本実施形態の送受信装置１０００では、プロトコル制御部８ａ〜８ｎのそれぞれにおいて必要な記憶容量を有する記憶領域を、プロトコル制御部８ａ〜８ｎのそれぞれに割り当てることができる。つまり、全ての記憶部を無駄なく利用することが可能な送受信装置が得られる。
【０１４０】
従って、本実施形態で得られる送受信装置１０００では、従来の送受信装置のように各プロトコル専用の記憶部を設ける必要がない。このため、送受信装置の回路規模を縮小することができ、それに伴って送受信装置の製造コストも低減できる。
【０１４１】
特に、本実施形態では、プロトコル制御部８ａ〜８ｎで使用する記憶容量を、外部入力部９で外部から設定する方法と、帯域判別部１４でバス上の使用帯域を判別し、その結果により使用する記憶容量を自動的に設定する方法が選択できる。このため、帯域の変化によって必要な記憶容量が変化しないプロトコルでのデータの送受信では、外部入力部９で外部から任意に設定する方法を使用し、帯域の変化によって必要な記憶容量が変化するプロトコルでのデータの送受信では、帯域判別部１４でバス上の使用帯域を判別し、その結果により使用する記憶容量を自動的に設定する方法を使用することが可能である。このため、本実施形態で得られる送受信装置では、記憶部１２内の記憶領域をより効率的に利用することができる。
【０１４２】
なお、本実施形態で説明した送受信装置１０００では、記憶領域の個数とプロトコル制御部の個数とが同数である構成（すなわち、ｎ＝ｍ）としているが、これに限定されない。
【０１４３】
例えば、記憶領域の個数がプロトコル制御部の個数よりも多い構成（すなわち、ｎ＜ｍ）とすることも可能である。このことによって、送受信装置１０００の回路規模を縮小しつつ、大きな記憶容量を必要とするプロトコル制御部に複数の記憶領域を割り当てることができる。
【０１４４】
【発明の効果】
本発明によれば、回路規模が小さく、製造コストが低い送受信装置を提供することができる。
【図面の簡単な説明】
【図１】図１は、本発明の送受信装置の構成を表すブロック図である。
【図２】図２は、本発明の実施形態１のデータ転送制御手段の構成を表すブロック図である。
【図３】図３は、本発明の実施形態２のデータ転送制御手段の構成を表すブロック図である。
【図４】図４は、本発明の実施形態３のデータ転送制御手段の構成を表すブロック図である。
【図５】図５は、本発明の実施形態４のデータ転送制御手段の構成を表すブロック図である。
【図６】図６は、本発明の実施形態５のデータ転送制御手段の構成を表すブロック図である。
【図７】図７は、本発明の実施形態６のデータ転送制御手段の構成を表すブロック図である。
【図８】図８は、従来の送受信装置の構成を表すブロック図である。
【符号の説明】
１ 物理層信号処理部
２ ＬＩＮＫ層信号処理部
３ ＡＶプロトコル制御部
４ ＳＢＰ２プロトコル制御部
５ａ ＡＶプロトコル用記憶部
５ｂ ＳＢＰ２プロトコル用記憶部
８、８ａ、８ｂ、８ｎ プロトコル制御装置
９ 外部入力部
１０ 容量決定部
１１ 選択部
１２、１２ａ、１２ｂ、１２ｍ 記憶部
１３ 領域分割選択部
１４ 帯域判別部
２２ａ、２２ｂ、２２ｍ 記憶領域
１００、１００ａ、１００ｂ、１００ｃ、１００ｄ、１００ｅ データ転送制御手段
７００、１０００ 送受信装置
【発明の属する技術分野】
本発明は、複数のプロトコルに対応した送受信装置に関するものである。
【０００２】
【従来の技術】
現在、ＩＥＥＥ１３９４、ＵＳＢ２．０など、様々なインターフェースの規格で多数のプロトコルが定義されている。現在も様々な種類のプロトコルが開発されており、今後も多数のプロトコルが定義される見込みである。
【０００３】
図８は、ＩＥＥＥ１３９４準拠のプロトコルである「Ｓｅｒｉａｌ Ｂｕｓ Ｐｒｏｔｃｏｌ ２」（以下ＳＢＰ２と称する）と、「ＡＶ Ｐｒｏｔｏｃｏｌ」（以下ＡＶプロトコルと称する）との２つのプロトコルに対応している従来の送受信装置を示すブロック図である。
【０００４】
図８に示すように、送受信装置７００は、ＩＥＥＥ１３９４バスに接続され、ＩＥＥＥ１３９４の物理層を実現する物理層信号処理部１と、物理層信号処理部１に接続され、ＩＥＥＥ１３９４のＬＩＮＫ層を実現するＬＩＮＫ層信号処理部２と、ＬＩＮＫ層信号処理部２にそれぞれ接続されたＡＶプロトコル制御部３およびＳＢＰ２プロトコル制御部４と、ＡＶプロトコル制御部３に接続されたＡＶプロトコル用記憶部５ａと、ＳＢＰ２プロトコル制御部４に接続されたＳＢＰ２プロトコル用記憶部５ｂと、ＡＶプロトコル制御部３に接続された外部インターフェース６と、ＳＢＰ２プロトコル制御部４に接続されたＤＭＡインターフェース７とを備えている。
【０００５】
次に、各部の動作を説明する。
【０００６】
物理層信号処理部１は、パケットをＩＥＥＥ１３９４バスに入出力する。
【０００７】
ＬＩＮＫ層信号処理部２は、物理層で転送可能なパケットに加工する。また、パケットに復元する。
【０００８】
ＡＶプロトコル制御部３は、Ｉｓｏｃｈｒｏｎｏｕｓパケットによるデータ転送を制御する。
【０００９】
ＳＢＰ２プロトコル制御部４は、Ａｓｙｎｃｈｒｏｎｏｕｓパケットによる大容量データ転送を制御する。
【００１０】
ＡＶプロトコル用記憶部５ａおよびＳＢＰ２プロトコル用記憶部５ｂは、それぞれデータを記憶する。
【００１１】
外部インターフェース６は、マルチメディアデータの外部との入出力を行なう。
【００１２】
ＤＭＡインターフェース７は、ＳＢＰ２用のデータの外部との入出力を行なう。
【００１３】
ＡＶプロトコルは、Ｉｓｏｃｈｒｏｎｏｕｓパケットを用いてマルチメディアデータ（ビデオデータおよびオーディオデータ）を転送することを目的とするプロトコルである。ＡＶプロトコル制御部３は、外部インターフェース６から入力されたマルチメディアデータを、Ｉｓｏｃｈｒｏｎｏｕｓパケットに変換して、ＬＩＮＫ層信号処理部２と、物理層信号処理部１とを通じてＩＥＥＥ１３９４バスに出力する。また、逆に、ＩＥＥＥ１３９４バスから物理層１、ＬＩＮＫ層２を通してＩｓｏｃｈｒｏｎｏｕｓパケットを受信してマルチメディアデータに変換し、外部インターフェース６に出力する。
【００１４】
なお、マルチメディアデータには「Ｐａｃｋｅｔ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ」（以下ＰＩＤと記述）が挿入されており、ＰＩＤによってソースのプログラムが判別できるようになっている。ＡＶプロトコル制御部３は、ＰＩＤを判別することによって任意のプログラムをフィルタリングすることもできる。この際にマルチメディアデータを一時的に記憶しておくためにＡＶプロトコル用記憶部５ａが必要である。
【００１５】
ＳＢＰ２は、Ａｓｙｎｃｈｒｏｎｏｕｓパケットを用いて大容量のデータ転送をすることを目的とするプロトコルである。ＳＢＰ２プロトコル制御部４では、ＤＭＡインターフェース７から入力されたデータをＡｓｙｎｃｈｒｏｎｏｕｓ パケットに変換して、ＬＩＮＫ層信号処理部２と、物理層信号処理部１を通してＩＥＥＥ１３９４バスに出力する。また、逆に、ＩＥＥＥ１３９４バスから物理層信号処理部１、ＬＩＮＫ層信号処理部２を通してＡｓｙｎｃｈｒｏｎｏｕｓパケットを受信してデータに変換し、ＤＭＡインターフェース７に出力する。これらの大容量データ転送をハードウェアで実現するためには、パケット送受信用のＦＩＦＯ（Ｆｉｒｓｔ−Ｉｎ Ｆｉｒｓｔ−Ｏｕｔ ｍｅｍｏｒｙ）としてＳＢＰ２プロトコル用記憶部５ｂが必要である。
【００１６】
【発明が解決しようとする課題】
しかしながら、上記従来の構成では今後、複数のプロトコルに対応した送受信装置を実現するためには、１つのプロトコルに対して少なくとも１つの専用の記憶部が必要となる。つまり、実現したいプロトコルの数以上の各プロトコル専用の記憶部が必要となる。このため、送受信装置の回路規模が大幅に増大し、それに伴って送受信装置の製造コストも大幅に増大するという不具合がある。
【００１７】
本発明は上記従来の不具合を解決するためになされたものであり、回路の規模が小さく、製造コストの低い送受信装置を提供することを目的とする。
【００１８】
【課題を解決するための手段】
本発明の送受信装置は、外部機器に接続するためのインターフェース手段と、データを入出力するデータ入出力手段と、上記インターフェース手段と上記データ入出力手段との間に接続されたデータ転送制御手段とを備える送受信装置であって、上記データ転送制御手段は、それぞれが特定のプロトコルでのデータ転送を制御する複数のプロトコル制御部と、それぞれがデータを記憶する複数の記憶部と、上記複数のプロトコル制御部と上記複数の記憶部との間に接続された選択部と、上記選択部に接続された容量決定部とを有し、上記容量決定部は、上記複数のプロトコル制御部のそれぞれが使用する記憶容量を決定し、上記選択部は、上記容量決定部によって決定された上記各記憶容量に基づいて、上記複数のプロトコル制御部のそれぞれが使用する上記複数の記憶部のうちの少なくとも１つの記憶部を選択することを特徴とする。
【００１９】
本発明の送受信装置では、各プロトコル制御部で使用する記憶容量を容量決定部によって設定し、選択部によって各プロトコル制御部で必要な記憶容量を有する記憶部を選択することができる。つまり、全ての記憶部を無駄なく利用することが可能な送受信装置が得られる。従って、本発明によれば、従来の送受信装置のように各プロトコル専用の記憶部を設ける必要がない。このため、送受信装置の回路規模を縮小することができ、それに伴って送受信装置の製造コストも低減できる。
【００２０】
上記容量決定部に接続され、上記複数のプロトコル制御部のそれぞれが使用する記憶容量を設定するための設定情報を外部から入力する外部入力部をさらに備え、上記容量決定部は、上記外部入力部からの上記設定情報を基に上記複数のプロトコル制御部のそれぞれが使用する記憶容量を決定する構成としてもよい。
【００２１】
上記容量決定部に接続され、上記データ入出力手段の使用帯域を判別する帯域判別部をさらに備え、上記容量決定部は、上記帯域判別部からの判別結果を受けて自動的に上記複数のプロトコル制御部のそれぞれが使用する記憶容量を決定する構成としてもよい。
【００２２】
上記複数の記憶部における記憶部の個数は、上記複数のプロトコル制御部におけるプロトコル制御部の個数よりも少ない構成としてもよい。
【００２３】
このことによって、送受信装置の回路規模をさらに縮小しつつ、多数のプロトコルでの送受信を実現できる。
【００２４】
上記複数のプロトコル制御部のそれぞれは、ＩＥＥＥ１３９４準拠プロトコルでのデータ転送を制御する構成としてもよい。
【００２５】
本発明の別の送受信装置は、外部機器に接続するためのインターフェース手段と、データを入出力するデータ入出力手段と、上記インターフェース手段と上記データ入出力手段との間に接続されたデータ転送制御手段とを備える送受信装置であって、上記データ転送制御手段は、それぞれが特定のプロトコルでのデータ転送を制御する複数のプロトコル制御部と、データを記憶する記憶領域を備える記憶部と、上記複数のプロトコル制御部と上記記憶部との間に接続された領域分割選択部と、上記領域分割選択部に接続された容量決定部とを有し、上記容量決定部は、上記複数のプロトコル制御部のそれぞれが使用する記憶容量を決定し、上記領域分割選択部は、上記容量決定部によって決定された上記各記憶容量に基づいて、上記記憶領域を上記複数のプロトコル制御部のそれぞれが使用する複数のサブ記憶領域に分割し、上記複数のプロトコル制御部のそれぞれが使用する上記複数のサブ記憶領域のうちの少なくとも１つのサブ記憶領域を選択することを特徴とする。
【００２６】
本発明の別の送受信装置では、各プロトコル制御部で使用する記憶容量を容量決定部によって設定し、領域分割選択部によって各プロトコル制御部で必要な記憶容量を有するサブ記憶領域を選択することができる。つまり、記憶部内の全ての記憶領域を無駄なく利用することが可能な送受信装置が得られる。従って、本発明によれば、従来の送受信装置のように各プロトコル専用の記憶部を設ける必要がない。このため、送受信装置の回路規模を縮小することができ、それに伴って送受信装置の製造コストも低減できる。
【００２７】
上記容量決定部に接続され、上記複数のプロトコル制御部のそれぞれが使用する記憶容量を設定するための設定情報を外部から入力する外部入力部をさらに備え、上記容量決定部は、上記外部入力部からの上記設定情報を基に上記複数のプロトコル制御部のそれぞれが使用する記憶容量を決定する構成としてもよい。
【００２８】
上記容量決定部に接続され、上記データ入出力手段の使用帯域を判別する帯域判別部をさらに備え、上記容量決定部は、上記帯域判別部からの判別結果を受けて自動的に上記複数のプロトコル制御部のそれぞれが使用する記憶容量を決定する構成としてもよい。
【００２９】
上記複数のプロトコル制御部のそれぞれは、ＩＥＥＥ１３９４準拠プロトコルでのデータ転送を制御する構成としてもよい。
【００３０】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、簡単のため、各実施形態に共通する構成要素は、同一の参照符号で示す。
【００３１】
（実施形態１）
図１は、本実施形態の送受信装置のブロック図を示す。
【００３２】
図１に示すように、本実施形態の送受信装置１０００は、ＩＥＥＥ１３９４バスに接続され、ＩＥＥＥ１３９４の物理層を実現する物理層信号処理部１と、物理層信号処理部１に接続され、ＩＥＥＥ１３９４のＬＩＮＫ層を実現するＬＩＮＫ層信号処理部２と、ＬＩＮＫ層信号処理部２に接続されたデータ転送制御手段１００と、データ転送制御手段１００に接続されたｎ個（ｎは任意の自然数）の外部インターフェース６ａ〜６ｎとを備えている。
【００３３】
次に、本実施形態の送受信装置１０００の各部の動作を説明する。
【００３４】
物理層信号処理部１は、パケットをＩＥＥＥ１３９４バスに入出力する。
【００３５】
ＬＩＮＫ層信号処理部２は、データを物理層で転送可能なパケットに加工する。また、物理層信号処理部１から転送されてくるパケットからデータを復元する。
【００３６】
データ転送制御手段１００は、パケットによるデータ転送を制御する。
【００３７】
外部インターフェース６ａ〜６ｎは、マルチメディアデータの外部との入出力を行なう。
【００３８】
図２は、図１中に示されているデータ転送制御手段１００のブロック図を示す。
【００３９】
図２に示すように、本実施形態のデータ転送制御手段１００は、ｎ個のプロトコル制御部８ａ〜８ｎと、ｍ個（ｍは任意の自然数）の記憶部１２ａ〜１２ｍと、プロトコル制御部８ａ〜８ｎと記憶部１２ａ〜１２ｍとが接続されている選択部１１と、選択部１１に接続されている容量決定部９と、容量決定部１０に接続されている外部入力部９とを備えている。なお、ここでは、記憶部の個数とプロトコル制御部の個数とが同数である構成（すなわち、ｎ＝ｍ）としている。
【００４０】
次に、データ転送制御手段１００の各部の動作を説明する。
【００４１】
プロトコル制御部８ａ〜８ｎは、ｎ個のプロトコルにそれぞれ対応しており、それぞれのプロトコルにおいて用いられるパケットによるデータ転送を制御する。
【００４２】
外部入力部９は、容量決定部１０において記憶容量を決定するデータを入力するためのものである。
【００４３】
容量決定部１０は、外部入力部９から入力されたデータを受けて、パケットからなるデータを一時的に記憶しておくためにプロトコル制御部８ａ〜８ｎが使用する記憶容量を決定する。
【００４４】
選択部１１は、プロトコル制御部８ａ〜８ｎが使用する記憶部を、記憶部１２ａ〜１２ｍの中から選択する。
【００４５】
記憶部１２ａ〜１２ｍは、それぞれデータを記憶する。また、記憶部１２ａ〜１２ｍは、それぞれ様々な記憶容量を有する。
【００４６】
以上のように構成されたデータ転送制御手段１００の動作について、以下に説明する。
【００４７】
まず、容量決定部１０は、外部入力部９から入力されたデータを基に、プロトコル制御部８ａで使用する記憶容量を決定する。次に、選択部１１は、容量決定部１０で決定された記憶容量の情報を基に、プロトコル制御部８ａが使用する記憶部を、記憶部１２ａ〜１２ｍの中から選択する。このことによって、プロトコル制御部８ａで使用する記憶部が決定される。
【００４８】
以上の動作を、さらにプロトコル制御部８ｂからプロトコル制御部８ｎまでについても、同様の動作を繰り返すことによって、プロトコル制御部８ａ〜８ｎのそれぞれが利用する記憶部が決定される。
【００４９】
上記の動作によって、データ転送制御手段１００は、各プロトコルによるデータ転送を制御することが可能になり、送受信装置１０００においてデータの送受信が可能となる。
【００５０】
上述のように、本実施形態の送受信装置１０００では、プロトコル制御部８ａ〜８ｎで使用する記憶容量を外部入力部９からのデータ入力によって設定し、プロトコル制御部８ａ〜８ｎのそれぞれが利用する記憶部を決定できる構成となっている。この構成によって、外部入力部９に入力するデータに応じて記憶容量および記憶部を変更することができる。このため、プロトコル制御部８ａ〜８ｎのそれぞれにおいて必要な記憶容量を有する記憶部を、プロトコル制御部８ａ〜８ｎのそれぞれに割り当てることができる。つまり、全ての記憶部を無駄なく利用することが可能な送受信装置が得られる。
【００５１】
従って、本実施形態で得られる送受信装置１０００では、従来の送受信装置のように各プロトコル専用の記憶部を設ける必要がない。このため、送受信装置の回路規模を縮小することができ、それに伴って送受信装置の製造コストも低減できる。
【００５２】
なお、本実施形態で説明した送受信装置１０００では、記憶部の個数とプロトコル制御部の個数とが同数である構成（すなわち、ｎ＝ｍ）としているが、これに限定されない。
【００５３】
例えば、記憶部の個数がプロトコル制御部の個数よりも少ない構成（すなわち、ｎ＞ｍ）とすることも可能である。このことによって、送受信装置の回路規模をさらに縮小しつつ、多数のプロトコルでの送受信を実現できる。
【００５４】
また、記憶部の個数がプロトコル制御部の個数よりも多い構成（すなわち、ｎ＜ｍ）とすることも可能である。このことによって、送受信装置１００の回路規模を縮小しつつ、大きな記憶容量を必要とするプロトコル制御部に複数の記憶部を割り当てることができる。
【００５５】
（実施形態２）
図３は、本実施形態のデータ転送制御手段１００ａを示すブロック図である。本実施形態の送受信装置は上記実施形態１とほぼ同じ構成であり、上記実施形態１のデータ転送制御手段１００に代えて、図３に示すデータ転送制御手段１００ａを設けた点でのみ異なる。以下に、本実施形態のデータ転送制御手段１００ａを説明する。
【００５６】
図３に示すように、本実施形態のデータ転送制御手段１００ａは、プロトコル制御部８ａ〜８ｎと、記憶部１２と、ｎ個（ｎは任意の自然数）のプロトコル制御部８ａ〜８ｎと記憶部１２とが接続されている領域分割選択部１３と、領域分割選択部１３に接続されている容量決定部９と、容量決定部１０に接続されている外部入力部９とを備えている。
【００５７】
次に、データ転送制御手段１００ａの各部の動作を説明する。
【００５８】
プロトコル制御部８ａ〜８ｎは、ｎ個のプロトコルに対応しており、それぞれのプロトコルにおいて用いられるパケットによるデータ転送を制御する。
【００５９】
外部入力部９は、容量決定部１０において記憶容量を決定するデータを入力するためのものである。
【００６０】
容量決定部１０は、外部入力部９から入力されたデータを受けて、パケットからなるデータを一時的に記憶しておくためにプロトコル制御部８ａ〜８ｎが使用する記憶容量を決定する。
【００６１】
記憶部１２は、データを記憶する。
【００６２】
領域分割選択部１３は、容量決定部１０で決定された記憶容量の情報を基に記憶部１２をｍ個（ｍは任意の自然数）の記憶領域２２ａ〜２２ｍに分割し、プロトコル制御部８ａ〜８ｎが使用する記憶領域を選択する。
【００６３】
以上のように構成されたデータ転送制御手段１００ａの動作について、以下に説明する。
【００６４】
まず、容量決定部１０は、外部入力部９から入力されたデータを基に、プロトコル制御部８ａで使用する記憶容量を決定する。次に、領域分割選択部１１は、容量決定部１０で決定された記憶容量の情報を基に記憶部１２を複数の記憶領域に分割し、プロトコル制御部８ａ〜８ｎが使用する記憶領域を選択する。このことによって、プロトコル制御部８ａで使用する記憶領域が決定される。
【００６５】
以上の動作を、さらにプロトコル制御部８ｂからプロトコル制御部８ｎまでについても、同様の動作を繰り返すことによって、プロトコル制御部８ａ〜８ｎのそれぞれが利用する記憶領域が決定される。
【００６６】
上記の動作によって、データ転送制御手段１００ａは、各プロトコルによるデータ転送を制御することが可能になり、送受信装置１０００においてデータの送受信が可能となる。
【００６７】
上述のように、本実施形態によれば、送受信装置１０００は、プロトコル制御部８ａ〜８ｎで使用する記憶容量を外部入力部９からのデータ入力によって設定し、プロトコル制御部８ａ〜８ｎのそれぞれが利用する記憶部１２内の記憶領域を決定できる構成となっている。この構成によって、外部入力部９に入力するデータによって、プロトコル制御部８ａ〜８ｎのそれぞれが利用する記憶容量を自由に変更することができる。このことによって、本実施形態の送受信装置１０００では、プロトコル制御部８ａ〜８ｎのそれぞれにおいて必要な記憶容量をプロトコル制御部８ａ〜８ｎのそれぞれに割り当てることができる。
【００６８】
従って、本実施形態で得られる送受信装置１０００では、従来の送受信装置のように各プロトコル毎に専用の記憶部を設ける必要がない。このため、回路規模を縮小することができ、それに伴って送受信装置の製造コストも低減できる。
【００６９】
また、本実施形態で得られる送受信装置１０００では、プロトコル制御部８ａ〜８ｎのそれぞれが利用する記憶容量を自由に変更することができるので、記憶部１２内に無駄になる記憶領域がなくなり、記憶部を効率的に利用することができる。
【００７０】
なお、本実施形態で説明した送受信装置１０００では、記憶領域の個数とプロトコル制御部の個数とが同数である構成（すなわち、ｎ＝ｍ）としているが、これに限定されない。
【００７１】
例えば、記憶領域の個数がプロトコル制御部の個数よりも多い構成（すなわち、ｎ＜ｍ）とすることも可能である。このことによって、送受信装置１０００の回路規模を縮小しつつ、大きな記憶容量を必要とするプロトコル制御部に複数の記憶領域を割り当てることができる。
【００７２】
（実施形態３）
図４は、本実施形態のデータ転送制御手段１００ｂを示すブロック図である。本実施形態の送受信装置は上記実施形態１とほぼ同じ構成であり、上記実施形態１のデータ転送制御手段１００に代えて、図４に示すデータ転送制御手段１００ｂを設けた点でのみ異なる。以下に、本実施形態のデータ転送制御手段１００ｂを説明する。
【００７３】
図４に示すように、本実施形態のデータ転送制御手段１００ｂは、ｎ個（ｎは任意の自然数）のプロトコル制御部８ａ〜８ｎと、ｍ個（ｍは任意の自然数）の記憶部１２ａ〜１２ｍと、プロトコル制御部８ａ〜８ｎと記憶部１２ａ〜１２ｍとが接続されている選択部１１と、選択部１１に接続されている容量決定部９と、容量決定部１０に接続されている帯域判別部１４とを備えている。なお、ここでは、記憶部の個数とプロトコル制御部の個数とが同数である構成（すなわち、ｎ＝ｍ）としている。
【００７４】
次に、データ転送制御手段１００ｂの各部の動作を説明する。
【００７５】
プロトコル制御部８ａ〜８ｎは、ｎ個のプロトコルにそれぞれ対応しており、それぞれのプロトコルにおいて用いられるパケットによるデータ転送を制御する。
【００７６】
帯域判別部１４は、物理層信号処理部１に接続されているバス（本実施形態ではＩＥＥＥ１３９４バス）上の使用帯域を判別する。
【００７７】
容量決定部１０は、帯域判別部１４からバスの使用帯域の判別結果を受けて、プロトコル制御部８ａ〜８ｎがデータを一時的に記憶しておくために使用する記憶容量を決定する。
【００７８】
選択部１１は、プロトコル制御部８ａ〜８ｎが使用する記憶部を、記憶部１２ａ〜１２ｍの中から選択する。
【００７９】
記憶部１２ａ〜１２ｍは、それぞれデータを記憶する。また、記憶部１２ａ〜１２ｍは、それぞれ様々な記憶容量を有する。
【００８０】
以上のように構成されたデータ転送制御手段１００の動作について、以下に説明する。
【００８１】
まず、帯域判別部１４が物理層信号処理部１に接続されているバス（本実施形態ではＩＥＥＥ１３９４バス）上の使用帯域を判別する。次に、容量決定部１０は、帯域判別部１４からのバスの使用帯域の判別結果を基にプロトコル制御部８ａで使用する記憶容量を自動的に決定する。次に、選択部１１は、容量決定部１０で決定された記憶容量の情報を基に、プロトコル制御部８ａが使用する記憶部を、記憶部１２ａ〜１２ｍの中から選択する。このことによって、プロトコル制御部８ａで使用する記憶部が決定される。
【００８２】
以上の動作を、さらにプロトコル制御部８ｂからプロトコル制御部８ｎまでについても、同様の動作を繰り返すことによって、プロトコル制御部８ａ〜８ｎのそれぞれが利用する記憶部が決定される。
【００８３】
上記の動作によって、データ転送制御手段１００は、各プロトコルによるデータ転送を制御することが可能になり、送受信装置１０００においてデータの送受信が可能となる。
【００８４】
上述のように、本実施形態では、帯域判別部１４で物理層信号処理部１に接続されているバス（本実施形態ではＩＥＥＥ１３９４バス）上の使用帯域を判別し、その結果によりプロトコル制御部８ａ〜８ｎで使用する記憶容量を自動的に設定する構成としたことによって、バスの状態が変化した時に、プロトコル制御部８ａが使用する記憶領域および記憶部を自動的に変更することができる。このため、バスの状態に応じて、プロトコル制御部８ａ〜８ｎのそれぞれにおいて必要な記憶容量を有する記憶部を、プロトコル制御部８ａ〜８ｎのそれぞれに割り当てることができる。つまり、本実施形態によれば、全ての記憶部を効率よく利用することが可能な送受信装置が得られる。
【００８５】
従って、本実施形態で得られる送受信装置１０００では、従来の送受信装置のように各プロトコル専用の記憶部を設ける必要がない。このため、送受信装置全体の回路規模を縮小することができ、それに伴って送受信装置の製造コストも低減できる。
【００８６】
また、本実施形態で得られる送受信装置１０００では、帯域判別部１４を備えていることによって、バスの状態に応じて、プロトコル制御部８ａ〜８ｎのそれぞれが利用する記憶容量および記憶部を自由に変更することができるので、記憶部を効率的に利用することができる。
【００８７】
なお、本実施形態で説明した送受信装置１０００では、記憶部の個数とプロトコル制御部の個数とが同数である構成（すなわち、ｎ＝ｍ）としているが、これに限定されない。
【００８８】
例えば、記憶部の個数がプロトコル制御部の個数よりも少ない構成（すなわち、ｎ＞ｍ）とすることも可能である。このことによって、送受信装置全体の回路規模をさらに縮小しつつ、多数のプロトコルでの送受信を実現できる。
【００８９】
また、記憶部の個数がプロトコル制御部の個数よりも多い構成（すなわち、ｎ＜ｍ）とすることも可能である。このことによって、送受信装置全体の回路規模を縮小しつつ、大きな記憶容量を必要とするプロトコル制御部に複数の記憶部を割り当てることができる。
【００９０】
（実施形態４）
図５は、本実施形態のデータ転送制御手段１００ｃを示すブロック図である。本実施形態の送受信装置は上記実施形態１とほぼ同じ構成であり、上記実施形態１のデータ転送制御手段１００に代えて、図５に示すデータ転送制御手段１００ｃを設けた点でのみ異なる。以下に、本実施形態のデータ転送制御手段１００ｃを説明する。
【００９１】
図５に示すように、本実施形態のデータ転送制御手段１００ｃは、プロトコル制御部８ａ〜８ｎと、記憶部１２と、ｎ個（ｎは任意の自然数）のプロトコル制御部８ａ〜８ｎと記憶部１２とが接続されている領域分割選択部１３と、領域分割選択部１３に接続されている容量決定部９と、容量決定部１０に接続されている帯域判別部１４とを備えている。
【００９２】
次に、データ転送制御手段１００ｃの各部の動作を説明する。
【００９３】
プロトコル制御部８ａ〜８ｎは、ｎ個のプロトコルに対応しており、それぞれのプロトコルにおいて用いられるパケットによるデータ転送を制御する。
【００９４】
帯域判別部１４は、物理層信号処理部１に接続されているバス（本実施形態ではＩＥＥＥ１３９４バス）上の使用帯域を判別する。
【００９５】
容量決定部１０は、帯域判別部１４からバスの使用帯域の判別結果を受けて、プロトコル制御部８ａ〜８ｎがデータを一時的に記憶しておくために使用する記憶容量を決定する。
【００９６】
記憶部１２は、データを記憶する。
【００９７】
領域分割選択部１３は、容量決定部１０で決定された記憶容量の情報を基に記憶部１２をｍ個（ｍは任意の自然数）の記憶領域２２ａ〜２２ｍに分割し、プロトコル制御部８ａ〜８ｎが使用する記憶領域を選択する。
【００９８】
以上のように構成されたデータ転送制御手段１００ｃの動作について、以下に説明する。
【００９９】
まず、帯域判別部１４が物理層信号処理部１に接続されているバス（本実施形態ではＩＥＥＥ１３９４バス）上の使用帯域を判別する。次に、容量決定部１０は、帯域判別部１４からのバスの使用帯域の判別結果を基にプロトコル制御部８ａで使用する記憶容量を自動的に決定する。次に、領域分割選択部１１は、容量決定部１０で決定された記憶容量の情報を基に記憶部１２を複数の記憶領域に分割し、プロトコル制御部８ａ〜８ｎが使用する記憶領域を選択する。このことによって、プロトコル制御部８ａで使用する記憶領域が決定される。
【０１００】
以上の動作を、さらにプロトコル制御部８ｂからプロトコル制御部８ｎまでについても、同様の動作を繰り返すことによって、プロトコル制御部８ａ〜８ｎのそれぞれが利用する記憶領域が決定される。
【０１０１】
上記の動作によって、データ転送制御手段１００ｃは、各プロトコルによるデータ転送を制御することが可能になり、送受信装置１０００においてデータの送受信が可能となる。
【０１０２】
上述のように、本実施形態では、送受信装置１０００は、プロトコル制御部８ａ〜８ｎで使用する記憶容量を帯域判別部１４からのデータ入力によって設定し、プロトコル制御部８ａ〜８ｎのそれぞれが利用する記憶部１２内の記憶領域を決定できる構成となっている。この構成によって、帯域判別部１４に入力するデータによって、プロトコル制御部８ａ〜８ｎのそれぞれが利用する記憶容量を自由に変更することができる。このことによって、本実施形態の送受信装置１０００では、プロトコル制御部８ａ〜８ｎのそれぞれにおいて必要な記憶容量をプロトコル制御部８ａ〜８ｎのそれぞれに割り当てることができる。
【０１０３】
従って、本実施形態で得られる送受信装置１０００では、従来の送受信装置のように各プロトコル毎に専用の記憶部を設ける必要がない。このため、回路規模を縮小することができ、それに伴って送受信装置の製造コストも低減できる。
【０１０４】
また、本実施形態で得られる送受信装置１０００では、帯域判別部１４を備えていることによって、バスの状態に応じて、プロトコル制御部８ａ〜８ｎのそれぞれが利用する記憶容量を自由に変更することができるので、記憶部１２内に無駄になる記憶領域がなくなり、記憶部を効率的に利用することができる。
【０１０５】
なお、本実施形態で説明した送受信装置１０００では、記憶領域の個数とプロトコル制御部の個数とが同数である構成（すなわち、ｎ＝ｍ）としているが、これに限定されない。
【０１０６】
例えば、記憶領域の個数がプロトコル制御部の個数よりも多い構成（すなわち、ｎ＜ｍ）とすることも可能である。このことによって、送受信装置１０００の回路規模を縮小しつつ、大きな記憶容量を必要とするプロトコル制御部に複数の記憶領域を割り当てることができる。
【０１０７】
（実施形態５）
図６は、本実施形態のデータ転送制御手段１００ｄを示すブロック図である。本実施形態の送受信装置は上記実施形態１とほぼ同じ構成であり、上記実施形態１のデータ転送制御手段１００に代えて、図６に示すデータ転送制御手段１００ｄを設けた点でのみ異なる。以下に、本実施形態のデータ転送制御手段１００ｄを説明する。
【０１０８】
図６に示すように、本実施形態のデータ転送制御手段１００ｄは、ｎ個（ｎは任意の自然数）のプロトコル制御部８ａ〜８ｎと、ｍ個（ｍは任意の自然数）の記憶部１２ａ〜１２ｍと、プロトコル制御部８ａ〜８ｎと記憶部１２ａ〜１２ｍとが接続されている選択部１１と、選択部１１に接続されている容量決定部９と、容量決定部１０に接続されている外部入力部９とを備えている。なお、ここでは、記憶部の個数とプロトコル制御部の個数とが同数である構成（すなわち、ｎ＝ｍ）としている。
【０１０９】
次に、データ転送制御手段１００ｄの各部の動作を説明する。
【０１１０】
プロトコル制御部８ａ〜８ｎは、ｎ個のプロトコルにそれぞれ対応しており、それぞれのプロトコルにおいて用いられるパケットによるデータ転送を制御する。
【０１１１】
外部入力部９は、容量決定部１０において記憶容量を決定するデータを入力するためのものである。
【０１１２】
帯域判別部１４は、物理層信号処理部１に接続されているバス（本実施形態ではＩＥＥＥ１３９４バス）上の使用帯域を判別する。
【０１１３】
容量決定部１０は、外部入力部９から入力されたデータ、あるいは帯域判別部１４からバスの使用帯域の判別結果を受けて、プロトコル制御部８ａ〜８ｎがデータを一時的に記憶しておくために使用する記憶容量を決定する。
【０１１４】
選択部１１は、プロトコル制御部８ａ〜８ｎが使用する記憶部を、記憶部１２ａ〜１２ｍの中から選択する。
【０１１５】
記憶部１２ａ〜１２ｍは、それぞれデータを記憶する。また、記憶部１２ａ〜１２ｍは、それぞれ様々な記憶容量を有する。
【０１１６】
以上のように構成されたデータ転送制御手段１００ｄの動作について、以下に説明する。
【０１１７】
まず、容量決定部１０は、外部入力部９から入力されたデータ、あるいは帯域判別部１４のバスの使用帯域の判断結果を基に、プロトコル制御部８ａで使用する記憶容量を決定する。次に、選択部１１は、容量決定部１０で決定された記憶容量の情報を基に、プロトコル制御部８ａが使用する記憶部を、記憶部１２ａ〜１２ｍの中から選択する。このことによって、プロトコル制御部８ａで使用する記憶部が決定される。
【０１１８】
以上の動作を、さらにプロトコル制御部８ｂからプロトコル制御部８ｎまでについても、同様の動作を繰り返すことによって、プロトコル制御部８ａ〜８ｎのそれぞれが利用する記憶部が決定される。
【０１１９】
上記の動作によって、データ転送制御手段１００ｄは、各プロトコルによるデータ転送を制御することが可能になり、送受信装置１０００においてデータの送受信が可能となる。
【０１２０】
上述のように、本実施形態の送受信装置１０００では、プロトコル制御部８ａ〜８ｎのそれぞれにおいて必要な記憶容量を有する記憶部を、プロトコル制御部８ａ〜８ｎのそれぞれに割り当てることができる。つまり、全ての記憶部を無駄なく利用することが可能な送受信装置が得られる。
【０１２１】
従って、本実施形態で得られる送受信装置１０００では、従来の送受信装置のように各プロトコル専用の記憶部を設ける必要がない。このため、送受信装置の回路規模を縮小することができ、それに伴って送受信装置の製造コストも低減できる。
【０１２２】
特に、本実施形態では、プロトコル制御部８ａ〜８ｎで使用する記憶容量を、外部入力部９で外部から設定する方法と、帯域判別部１４でバス上の使用帯域を判別し、その結果により使用する記憶容量を自動的に設定する方法が選択できる。このため、帯域の変化によって必要な記憶容量が変化しないプロトコルでのデータの送受信では、外部入力部９で外部から任意に設定する方法を使用し、帯域の変化によって必要な記憶容量が変化するプロトコルでのデータの送受信では、帯域判別部１４でバス上の使用帯域を判別し、その結果により使用する記憶容量を自動的に設定する方法を使用することが可能である。このため、本実施形態で得られる送受信装置では、全ての記憶部をより効率的に利用することができる。
【０１２３】
なお、本実施形態で説明した送受信装置１０００では、記憶部の個数とプロトコル制御部の個数とが同数である構成（すなわち、ｎ＝ｍ）としているが、これに限定されない。
【０１２４】
例えば、記憶部の個数がプロトコル制御部の個数よりも少ない構成（すなわち、ｎ＞ｍ）とすることも可能である。このことによって、送受信装置の回路規模をさらに縮小しつつ、多数のプロトコルでの送受信を実現できる。
【０１２５】
また、記憶部の個数がプロトコル制御部の個数よりも多い構成（すなわち、ｎ＜ｍ）とすることも可能である。このことによって、送受信装置１００の回路規模を縮小しつつ、大きな記憶容量を必要とするプロトコル制御部に複数の記憶部を割り当てることができる。
【０１２６】
（実施形態６）
図７は、本実施形態のデータ転送制御手段１００ｅを示すブロック図である。本実施形態の送受信装置は上記実施形態１とほぼ同じ構成であり、上記実施形態１のデータ転送制御手段１００に代えて、図７に示すデータ転送制御手段１００ｅを設けた点でのみ異なる。以下に、本実施形態のデータ転送制御手段１００ｅを説明する。
【０１２７】
図７に示すように、本実施形態のデータ転送制御手段１００ｅは、プロトコル制御部８ａ〜８ｎと、記憶部１２と、ｎ個（ｎは任意の自然数）のプロトコル制御部８ａ〜８ｎと記憶部１２とが接続されている領域分割選択部１３と、領域分割選択部１３に接続されている容量決定部９と、容量決定部１０に接続されている外部入力部９とを備えている。
【０１２８】
次に、データ転送制御手段１００ｅの各部の動作を説明する。
【０１２９】
プロトコル制御部８ａ〜８ｎは、ｎ個のプロトコルに対応しており、それぞれのプロトコルにおいて用いられるパケットによるデータ転送を制御する。
【０１３０】
外部入力部９は、容量決定部１０において記憶容量を決定するデータを入力するためのものである。
【０１３１】
帯域判別部１４は、物理層信号処理部１に接続されているバス（本実施形態ではＩＥＥＥ１３９４バス）上の使用帯域を判別する。
【０１３２】
容量決定部１０は、外部入力部９から入力されたデータ、あるいは帯域判別部１４からバスの使用帯域の判別結果を受けて、パケットからなるデータを一時的に記憶しておくためにプロトコル制御部８ａ〜８ｎが使用する記憶容量を決定する。
【０１３３】
記憶部１２は、データを記憶する。
【０１３４】
領域分割選択部１３は、容量決定部１０で決定された記憶容量の情報を基に記憶部１２をｍ個（ｍは任意の自然数）の記憶領域２２ａ〜２２ｍに分割し、プロトコル制御部８ａ〜８ｎが使用する記憶領域を選択する。
【０１３５】
以上のように構成されたデータ転送制御手段１００ｅの動作について、以下に説明する。
【０１３６】
まず、容量決定部１０は、外部入力部９から入力されたデータ、あるいは帯域判別部１４のバスの使用帯域の判断結果を基に、プロトコル制御部８ａで使用する記憶容量を決定する。次に、領域分割選択部１１は、容量決定部１０で決定された記憶容量の情報を基に記憶部１２を複数の記憶領域に分割し、プロトコル制御部８ａ〜８ｎが使用する記憶領域を選択する。このことによって、プロトコル制御部８ａで使用する記憶領域が決定される。
【０１３７】
以上の動作を、さらにプロトコル制御部８ｂからプロトコル制御部８ｎまでについても、同様の動作を繰り返すことによって、プロトコル制御部８ａ〜８ｎのそれぞれが利用する記憶領域が決定される。
【０１３８】
上記の動作によって、データ転送制御手段１００ｅは、各プロトコルによるデータ転送を制御することが可能になり、送受信装置１０００においてデータの送受信が可能となる。
【０１３９】
上述のように、本実施形態の送受信装置１０００では、プロトコル制御部８ａ〜８ｎのそれぞれにおいて必要な記憶容量を有する記憶領域を、プロトコル制御部８ａ〜８ｎのそれぞれに割り当てることができる。つまり、全ての記憶部を無駄なく利用することが可能な送受信装置が得られる。
【０１４０】
従って、本実施形態で得られる送受信装置１０００では、従来の送受信装置のように各プロトコル専用の記憶部を設ける必要がない。このため、送受信装置の回路規模を縮小することができ、それに伴って送受信装置の製造コストも低減できる。
【０１４１】
特に、本実施形態では、プロトコル制御部８ａ〜８ｎで使用する記憶容量を、外部入力部９で外部から設定する方法と、帯域判別部１４でバス上の使用帯域を判別し、その結果により使用する記憶容量を自動的に設定する方法が選択できる。このため、帯域の変化によって必要な記憶容量が変化しないプロトコルでのデータの送受信では、外部入力部９で外部から任意に設定する方法を使用し、帯域の変化によって必要な記憶容量が変化するプロトコルでのデータの送受信では、帯域判別部１４でバス上の使用帯域を判別し、その結果により使用する記憶容量を自動的に設定する方法を使用することが可能である。このため、本実施形態で得られる送受信装置では、記憶部１２内の記憶領域をより効率的に利用することができる。
【０１４２】
なお、本実施形態で説明した送受信装置１０００では、記憶領域の個数とプロトコル制御部の個数とが同数である構成（すなわち、ｎ＝ｍ）としているが、これに限定されない。
【０１４３】
例えば、記憶領域の個数がプロトコル制御部の個数よりも多い構成（すなわち、ｎ＜ｍ）とすることも可能である。このことによって、送受信装置１０００の回路規模を縮小しつつ、大きな記憶容量を必要とするプロトコル制御部に複数の記憶領域を割り当てることができる。
【０１４４】
【発明の効果】
本発明によれば、回路規模が小さく、製造コストが低い送受信装置を提供することができる。
【図面の簡単な説明】
【図１】図１は、本発明の送受信装置の構成を表すブロック図である。
【図２】図２は、本発明の実施形態１のデータ転送制御手段の構成を表すブロック図である。
【図３】図３は、本発明の実施形態２のデータ転送制御手段の構成を表すブロック図である。
【図４】図４は、本発明の実施形態３のデータ転送制御手段の構成を表すブロック図である。
【図５】図５は、本発明の実施形態４のデータ転送制御手段の構成を表すブロック図である。
【図６】図６は、本発明の実施形態５のデータ転送制御手段の構成を表すブロック図である。
【図７】図７は、本発明の実施形態６のデータ転送制御手段の構成を表すブロック図である。
【図８】図８は、従来の送受信装置の構成を表すブロック図である。
【符号の説明】
１ 物理層信号処理部
２ ＬＩＮＫ層信号処理部
３ ＡＶプロトコル制御部
４ ＳＢＰ２プロトコル制御部
５ａ ＡＶプロトコル用記憶部
５ｂ ＳＢＰ２プロトコル用記憶部
８、８ａ、８ｂ、８ｎ プロトコル制御装置
９ 外部入力部
１０ 容量決定部
１１ 選択部
１２、１２ａ、１２ｂ、１２ｍ 記憶部
１３ 領域分割選択部
１４ 帯域判別部
２２ａ、２２ｂ、２２ｍ 記憶領域
１００、１００ａ、１００ｂ、１００ｃ、１００ｄ、１００ｅ データ転送制御手段
７００、１０００ 送受信装置
Claims (9)
- 外部機器に接続するためのインターフェース手段と、データを入出力するデータ入出力手段と、上記インターフェース手段と上記データ入出力手段との間に接続されたデータ転送制御手段とを備える送受信装置であって、
上記データ転送制御手段は、それぞれが特定のプロトコルでのデータ転送を制御する複数のプロトコル制御部と、それぞれがデータを記憶する複数の記憶部と、上記複数のプロトコル制御部と上記複数の記憶部との間に接続された選択部と、上記選択部に接続された容量決定部とを有し、
上記容量決定部は、上記複数のプロトコル制御部のそれぞれが使用する記憶容量を決定し、
上記選択部は、上記容量決定部によって決定された上記各記憶容量に基づいて、上記複数のプロトコル制御部のそれぞれが使用する上記複数の記憶部のうちの少なくとも１つの記憶部を選択することを特徴とする送受信装置。 - 請求項１に記載の送受信装置において、
上記容量決定部に接続され、上記複数のプロトコル制御部のそれぞれが使用する記憶容量を設定するための設定情報を外部から入力する外部入力部をさらに備え、
上記容量決定部は、上記外部入力部からの上記設定情報を基に上記複数のプロトコル制御部のそれぞれが使用する記憶容量を決定することを特徴とする送受信装置。 - 請求項１または２に記載の送受信装置において、
上記容量決定部に接続され、上記データ入出力手段の使用帯域を判別する帯域判別部をさらに備え、
上記容量決定部は、上記帯域判別部からの判別結果を受けて自動的に上記複数のプロトコル制御部のそれぞれが使用する記憶容量を決定することを特徴とする送受信装置。 - 請求項１から３のいずれか１つに記載の送受信装置において、
上記複数の記憶部における記憶部の個数は、上記複数のプロトコル制御部におけるプロトコル制御部の個数よりも少ないことを特徴とする送受信装置。 - 請求項１から４のいずれか１つに記載の送受信装置において、
上記複数のプロトコル制御部のそれぞれは、ＩＥＥＥ１３９４準拠プロトコルでのデータ転送を制御することを特徴とする送受信装置。 - 外部機器に接続するためのインターフェース手段と、データを入出力するデータ入出力手段と、上記インターフェース手段と上記データ入出力手段との間に接続されたデータ転送制御手段とを備える送受信装置であって、上記データ転送制御手段は、それぞれが特定のプロトコルでのデータ転送を制御する複数のプロトコル制御部と、データを記憶する記憶領域を備える記憶部と、上記複数のプロトコル制御部と上記記憶部との間に接続された領域分割選択部と、上記領域分割選択部に接続された容量決定部とを有し、
上記容量決定部は、上記複数のプロトコル制御部のそれぞれが使用する記憶容量を決定し、
上記領域分割選択部は、上記容量決定部によって決定された上記各記憶容量に基づいて、上記記憶領域を上記複数のプロトコル制御部のそれぞれが使用する複数のサブ記憶領域に分割し、上記複数のプロトコル制御部のそれぞれが使用する上記複数のサブ記憶領域のうちの少なくとも１つのサブ記憶領域を選択することを特徴とする送受信装置。 - 請求項６に記載の送受信装置において、
上記容量決定部に接続され、上記複数のプロトコル制御部のそれぞれが使用する記憶容量を設定するための設定情報を外部から入力する外部入力部をさらに備え、
上記容量決定部は、上記外部入力部からの上記設定情報を基に上記複数のプロトコル制御部のそれぞれが使用する記憶容量を決定することを特徴とする送受信装置。 - 請求項６または７に記載の送受信装置において、
上記容量決定部に接続され、上記データ入出力手段の使用帯域を判別する帯域判別部をさらに備え、
上記容量決定部は、上記帯域判別部からの判別結果を受けて自動的に上記複数のプロトコル制御部のそれぞれが使用する記憶容量を決定することを特徴とする送受信装置。 - 請求項６から８のいずれか１つに記載の送受信装置において、
上記複数のプロトコル制御部のそれぞれは、ＩＥＥＥ１３９４準拠プロトコルでのデータ転送を制御することを特徴とする送受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002207396A JP2004056221A (ja) | 2002-07-16 | 2002-07-16 | 送受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002207396A JP2004056221A (ja) | 2002-07-16 | 2002-07-16 | 送受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004056221A true JP2004056221A (ja) | 2004-02-19 |
Family
ID=31931869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002207396A Pending JP2004056221A (ja) | 2002-07-16 | 2002-07-16 | 送受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004056221A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008516533A (ja) * | 2004-10-12 | 2008-05-15 | アウェア， インコーポレイテッド | 電気通信環境における資源の共有 |
| US8335956B2 (en) | 2006-04-12 | 2012-12-18 | Tq Delta, Llc | Packet retransmission and memory sharing |
-
2002
- 2002-07-16 JP JP2002207396A patent/JP2004056221A/ja active Pending
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10579291B2 (en) | 2004-10-12 | 2020-03-03 | Tq Delta, Llc | Resource sharing in a telecommunications environment |
| US9547608B2 (en) | 2004-10-12 | 2017-01-17 | Tq Delta, Llc | Resource sharing in a telecommunications environment |
| JP4889646B2 (ja) * | 2004-10-12 | 2012-03-07 | アウェア， インコーポレイテッド | 電気通信環境における資源の共有 |
| US8276048B2 (en) | 2004-10-12 | 2012-09-25 | Aware, Inc. | Resource sharing in a telecommunications environment |
| US11543979B2 (en) | 2004-10-12 | 2023-01-03 | Tq Delta, Llc | Resource sharing in a telecommunications environment |
| US11010073B2 (en) | 2004-10-12 | 2021-05-18 | Tq Delta, Llc | Resource sharing in a telecommunications environment |
| JP2009065692A (ja) * | 2004-10-12 | 2009-03-26 | Aware Inc | 電気通信環境における資源の共有 |
| US8495473B2 (en) | 2004-10-12 | 2013-07-23 | Tq Delta, Llc | Resource sharing in a telecommunications environment |
| US9898220B2 (en) | 2004-10-12 | 2018-02-20 | Tq Delta, Llc | Resource sharing in a telecommunications environment |
| US8607126B1 (en) | 2004-10-12 | 2013-12-10 | Tq Delta, Llc | Resource sharing in a telecommunications environment |
| US10409510B2 (en) | 2004-10-12 | 2019-09-10 | Tq Delta, Llc | Resource sharing in a telecommunications environment |
| US9069718B2 (en) | 2004-10-12 | 2015-06-30 | Tq Delta, Llc | Resource sharing in a telecommunications environment |
| JP2008516533A (ja) * | 2004-10-12 | 2008-05-15 | アウェア， インコーポレイテッド | 電気通信環境における資源の共有 |
| US9286251B2 (en) | 2004-10-12 | 2016-03-15 | Tq Delta, Llc | Resource sharing in a telecommunications environment |
| US9094348B2 (en) | 2006-04-12 | 2015-07-28 | Tq Delta, Llc | Packet retransmission |
| US9485055B2 (en) | 2006-04-12 | 2016-11-01 | Tq Delta, Llc | Packet retransmission and memory sharing |
| US9749235B2 (en) | 2006-04-12 | 2017-08-29 | Tq Delta, Llc | Packet retransmission |
| US8645784B2 (en) | 2006-04-12 | 2014-02-04 | Tq Delta, Llc | Packet retransmission and memory sharing |
| US10044473B2 (en) | 2006-04-12 | 2018-08-07 | Tq Delta, Llc | Packet retransmission and memory sharing |
| US8595577B2 (en) | 2006-04-12 | 2013-11-26 | Tq Delta, Llc | Packet retransmission |
| US10484140B2 (en) | 2006-04-12 | 2019-11-19 | Tq Delta, Llc | Packet retransmission and memory sharing |
| US10498495B2 (en) | 2006-04-12 | 2019-12-03 | Tq Delta, Llc | Packet retransmission |
| US8468411B2 (en) | 2006-04-12 | 2013-06-18 | Tq Delta, Llc | Packet retransmission |
| US10833809B2 (en) | 2006-04-12 | 2020-11-10 | Tq Delta, Llc | Techniques for packet and message communication in a multicarrier transceiver environment |
| US8407546B2 (en) | 2006-04-12 | 2013-03-26 | Tq Delta, Llc | Packet retransmission and memory sharing |
| US11362765B2 (en) | 2006-04-12 | 2022-06-14 | Tq Delta, Llc | Packet retransmission using one or more delay requirements |
| US8335956B2 (en) | 2006-04-12 | 2012-12-18 | Tq Delta, Llc | Packet retransmission and memory sharing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100981461B1 (ko) | 통신 칩 및 메시지 관리자에 의한 통신 칩의 메시지 메모리의 데이터에 대한 액세스 제어 방법 | |
| US20070115995A1 (en) | NoC system employing AXI protocol and interleaving method thereof | |
| US20090092147A1 (en) | Packet communication device, packet communication system, packet communication system, packet communication module, data processor, and data transfer system | |
| US20060161694A1 (en) | DMA apparatus | |
| US20100146157A1 (en) | Multi-radio interfacing and direct memory access based data transferring methods and sink node for performing the same in wireless sensor network | |
| US9021171B2 (en) | Bus system including a master device, a slave device, an interconnector coupled between the master device and the slave device, and an operating method thereof | |
| KR20070039120A (ko) | 통신 구성 요소의 메시지 메모리의 데이터를 액세스하기위한 방법 및 장치 | |
| JPH04243347A (ja) | 通信制御装置 | |
| JP2008544390A (ja) | アドレスベースのプロデューサ回路及びコンシューマ回路間の自己同期型データストリーミング | |
| WO2001089161A2 (en) | Bandwidth and path allocation method for a switched fabric connecting multiple multimedia buses | |
| KR20070037634A (ko) | 플렉스레이 통신 구성 요소 | |
| US9001841B2 (en) | Communication control device, parallel computer system, and communication control method | |
| KR20070039937A (ko) | 메시지 메모리 내에서 메시지를 저장하기 위한 방법 및상응하는 메시지 메모리 | |
| CN107852423A (zh) | 用于usb 2.0带宽保留的方法及*** | |
| US20210409510A1 (en) | Transmitter and Receiver, Serializer and Deserializer and Methods for Transmitting and Receiving, Serializing and Deserializing | |
| WO2010122896A1 (ja) | データ伝送システム、データ伝送方法およびデータ送信装置 | |
| JP6847334B2 (ja) | ネットワーク装置、ネットワークシステム、ネットワーク方法、およびネットワークプログラム | |
| JP2004056221A (ja) | 送受信装置 | |
| US8824333B2 (en) | Method and apparatus for full duplex serial shifting mode and switch mode data transmission | |
| JP2008252753A (ja) | セル処理装置、セルのスイッチ処理方法 | |
| KR100745681B1 (ko) | 방송 스트림 데이터를 인터넷 프로토콜 패킷화하는 장치 및그 방법 | |
| CN209543343U (zh) | 大数据运算加速*** | |
| KR100378372B1 (ko) | 데이터 네트워크에서 패킷 스위치 장치 및 방법 | |
| US7573836B2 (en) | Switch system and loop transfer method | |
| JP2546743B2 (ja) | 音声およびデータのためのパケット／高速パケット交換機 |