JP2004048480A - フリップフロップ回路 - Google Patents

Abstract

【課題】ラッチ回路をスキャンフリップフロップ回路化することを可能にすることで、スキャンテスト時の信号の制御性および観測性を向上するフリップフロップ回路を得る。
【解決手段】データ入力またはスキャンデータ入力をスキャンモード入力に応じて選択するマルチプレクサ部１１と、その選択されたデータを入力するマスタラッチ部１２と、そのデータを入力し、データ出力するスレーブラッチ部１３と、テストモード入力に応じてクロック入力を切り替え制御してマスタラッチ部１２およびスレーブラッチ部１３に供給することで、フリップフロップ回路をスキャンフリップフロップ回路またはラッチ回路に切り替えるクロック制御部１４とを備えた。
【選択図】　　　　図１

Description

【０００１】
【発明の属する技術分野】
この発明は、スキャンテストに用いられるフリップフロップ回路に関するものである。
【０００２】
【従来の技術】
図６は従来のスキャンテスト設計されたラッチ回路を含む論理回路を示す回路図であり、図において、１，３はクロック入力の立上り変化時にデータを取り込むスキャンフリップフロップ回路、２はクロック入力の“Ｈ”レベルでデータを保持するラッチ回路、４，５は論理回路等の組合せ回路である。スキャンモード信号ＳＭＯＤＥは、スキャンフリップフロップ回路１，３のスキャンモード入力端子ＳＭに接続されている。クロック信号ＣＬＫはそれぞれのクロック入力端子Ｔに接続されている。
また、スキャンフリップフロップ回路１，３において、スキャンチェーン入力Ａ，Ｂが入力可能なようにスキャンデータ入力端子ＳＩが設けられている。
【０００３】
次に動作について説明する。
図６において、ラッチ回路２を含む組合せ回路４，５をスキャンテスト化する場合、通常動作時にフリップフロップ回路として用いられるスキャンフリップフロップ回路１，３を、スキャンフリップフロップ回路として用いる。
スキャンテスト時には、スキャンフリップフロップ回路１により組合せ回路４への信号を制御し、組合せ回路４、ラッチ回路２、および組合せ回路５を通過した信号をスキャンフリップフロップ回路３により観測することで、スキャンテストを行っている。
スキャンテスト時のラッチ回路２は、他の組合せ回路４，５と同様に通常動作時と同一の動作をしていた。
また、スキャンチェーン入力Ａをスキャンフリップフロップ回路１のスキャンデータ入力端子ＳＩに入力することで、スキャンフリップフロップ回路１内のスキャンデータ入力端子ＳＩおよびデータ出力端子Ｑ間のパスにより、組合せ回路４への信号を制御するようにしている。なお、スキャンチェーン入力Ｂは、後段のスキャンテスト時の信号入力である。
【０００４】
【発明が解決しようとする課題】
従来のスキャンテスト設計は以上のように構成されているので、スキャンテスト時の信号の制御点は、スキャンフリップフロップ回路１のデータ出力端子Ｑであり、スキャンテスト時の信号の観測点は、スキャンフリップフロップ回路３のデータ入力端子Ｄである。
このように、制御点から観測点の間に、組合せ回路４、ラッチ回路２、組合せ回路５が存在し、かつ、組合せ回路４，５の回路規模が大きい場合には、制御点から観測点の間の回路規模が大きくなり、スキャンテスト時の信号の制御性および観測性が悪化してしまう課題があった。
【０００５】
この発明は上記のような課題を解決するためになされたもので、ラッチ回路をスキャンフリップフロップ回路化することを可能にすることで、スキャンテスト時の信号の制御点および観測点を増加し、制御性および観測性を向上するフリップフロップ回路を得ることを目的とする。
【０００６】
【課題を解決するための手段】
この発明に係るフリップフロップ回路は、データ入力またはスキャンデータ入力をスキャンモード入力に応じて選択するマルチプレクサ部と、マルチプレクサ部によって選択されたデータを入力するマスタラッチ部と、マスタラッチ部からのデータを入力し、データ出力するスレーブラッチ部と、テストモード入力に応じてクロック入力を切り替え制御して、その制御したクロックをマスタラッチ部およびスレーブラッチ部に供給することで、当該フリップフロップ回路をスキャンフリップフロップ回路またはラッチ回路に切り替えるクロック制御部とを備えたものである。
【０００７】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１によるラッチ対応スキャンフリップフロップ回路を示す回路図であり、図において、１１はマルチプレクサ部、１２はマスタラッチ部、１３はスレーブラッチ部、１４はクロック制御部である。
マルチプレクサ部１１において、Ｄはデータ入力端子、ＳＩはスキャンデータ入力端子、ＳＭはスキャンモード入力端子であり、マルチプレクサ部１１は、データ入力またはスキャンデータ入力をスキャンモード入力に応じて選択する機能を有するものである。
また、マスタラッチ部１２において、１２ａ，１２ｂはトランスミッションゲート、１２ｃ，１２ｄはインバータ、イ，ロはクロック端子である。
さらに、スレーブラッチ部１３において、１３ａ，１３ｂはトランスミッションゲート、１３ｃ，１３ｄはインバータ、ハ，ニはクロック端子、Ｑはデータ出力端子である。
さらに、クロック制御部１４において、１４ａ〜１４ｃはインバータ、１４ｄはノアゲート、Ｔはクロック入力端子、ＴＭはテストモード入力端子であり、クロック制御部１４は、テストモード入力に応じてクロック入力を切り替え制御して、その制御したクロックをマスタラッチ部１２およびスレーブラッチ部１３に供給することで、ラッチ対応スキャンフリップフロップ回路をスキャンフリップフロップ回路またはラッチ回路に切り替える機能を有するものである。
【０００８】
図２はこの発明の実施の形態１によるスキャンテスト設計されたラッチ対応スキャンフリップフロップ回路を含む論理回路を示す回路図であり、図において、１，３はクロック入力の立上り変化時にデータを取り込むスキャンフリップフロップ回路、１０は図１で示した立上り変化時にデータを取り込むラッチ対応スキャンフリップフロップ回路、４，５は論理回路等の組合せ回路である。スキャンモード信号ＳＭＯＤＥは、スキャンフリップフロップ回路１，３、ラッチ対応スキャンフリップフロップ回路１０のスキャンモード入力端子ＳＭに接続されている。クロック信号ＣＬＫはそれぞれのクロック入力端子Ｔに接続されている。テストモード信号ＴＭＯＤＥは、ラッチ対応スキャンフリップフロップ回路１０のテストモード入力端子ＴＭに接続されている。
また、スキャンフリップフロップ回路１，３、ラッチ対応スキャンフリップフロップ回路１０において、スキャンチェーン入力Ａ〜Ｃが入力可能なようにスキャンデータ入力端子ＳＩが設けられている。
【０００９】
次に動作について説明する。
図１において、クロック制御部１４のテストモード入力端子ＴＭに“Ｌ”レベルのテストモード入力が入力された場合、クロック端子ハは、クロック入力端子Ｔからのクロック入力と等価論理となる。同様に、クロック端子ニは、クロック入力端子Ｔからのクロック入力と反転論理となる。
クロック入力端子Ｔからのクロック入力が“Ｌ”レベルの場合、クロック端子イ，ニは“Ｈ”レベルとなり、クロック端子ロ，ハは“Ｌ”レベルとなるので、マスタラッチ部１２はデータスルー状態となり、スレーブラッチ部１３はデータ保持状態となる。
逆に、クロック入力端子Ｔからのクロック入力が“Ｈ”レベルの場合、クロック端子イ，ニは“Ｌ”レベルとなり、クロック端子ロ，ハは“Ｈ”レベルとなるので、マスタラッチ部１２はデータ保持状態となり、スレーブラッチ部１３はデータスルー状態となる。
この動作は、立上りクロックでデータを取り込むマスタスレーブ型フリップフロップ回路と等価な動作となり、このフリップフロップ入力に、データ入力端子Ｄからのデータ入力またはスキャンデータ入力端子ＳＩからのスキャンデータ入力を、スキャンモード入力端子ＳＭからのスキャンモード入力に応じて選択するマルチプレクサ部１１を有しているため、立上りクロックでデータを取り込むスキャンフリップフロップ回路と等価な動作となる。
【００１０】
クロック制御部１４のテストモード入力端子ＴＭに“Ｈ”レベルのテストモード入力が入力された場合、クロック端子ハは“Ｈ”レベルに、クロック端子ニは“Ｌ”レベルに固定される。スレーブラッチ部１３は、クロック入力端子Ｔからのクロック入力の状態にかかわらずデータスルー状態となり、マスタラッチ部１２の出力をデータ出力端子Ｑに伝搬し続ける。
マスタラッチ部１２は、テストモード入力端子ＴＭのテストモード入力にかかわらず、クロック入力端子Ｔからのクロック入力で動作する。さらに、スキャンモード入力端子ＳＭからのスキャンモード入力を、データ入力端子Ｄからのデータ入力を選択するように論理固定すれば、“Ｈ”レベルのクロックでデータを保持するラッチ回路と等価な動作になる。
【００１１】
図２は図１で示したラッチ対応スキャンフリップフロップ回路１０をスキャンテストに用いたものである。
図２において、ラッチ対応スキャンフリップフロップ回路１０を含む組合せ回路４，５をスキャンテスト化する場合、通常動作時にフリップフロップ回路として用いられるスキャンフリップフロップ回路１，３を、スキャンフリップフロップ回路として用いる。
また、図１で示したように、ラッチ対応スキャンフリップフロップ回路１０は、スキャンテスト時には、“Ｌ”レベルのテストモード信号ＴＭＯＤＥによって、スキャンフリップフロップ回路として動作させることが可能である。
このため、スキャンチェーン入力Ａをスキャンフリップフロップ回路１のスキャンデータ入力端子ＳＩに入力することで、スキャンフリップフロップ回路１内のスキャンデータ入力端子ＳＩおよびデータ出力端子Ｑ間のパスにより、組合せ回路４への信号を制御し、組合せ回路４を通過した信号を、スキャンフリップフロップ回路化されたラッチ対応スキャンフリップフロップ回路１０により観測することができる。
この場合、スキャンテスト時の信号の制御点は、スキャンフリップフロップ回路１のデータ出力端子Ｑであり、スキャンテスト時の信号の観測点は、スキャンフリップフロップ回路化されたラッチ対応スキャンフリップフロップ回路１０のデータ入力端子Ｄである。その結果、スキャンテスト時の観測性を高めることができる。
また、スキャンチェーン入力Ｃをスキャンフリップフロップ回路化されたラッチ対応スキャンフリップフロップ回路１０のスキャンデータ入力端子ＳＩに入力することで、ラッチ対応スキャンフリップフロップ回路１０内のスキャンデータ入力端子ＳＩおよびデータ出力端子Ｑ間のパスにより、組合せ回路５への信号を制御し、組合せ回路５を通過した信号を、スキャンフリップフロップ回路３により観測することができる。
その結果、スキャンテスト時の制御性を高めることができる。
なお、スキャンチェーン入力Ｂは、後段のスキャンテスト時の信号入力である。
このように、信号の制御性および観測性を高めることで、故障検出率向上の効果が見込め、また、テストベクタの削減も期待できる。
【００１２】
図３はこの発明の実施の形態１によるラッチ対応スキャンフリップフロップ回路の変形例を示す回路図であり、クロック制御部１４において、１４ｅはナンドゲート、１４ｆはインバータである。その他の構成については、図１と同一である。
図３に示した回路図では、通常動作時において、クロック入力端子Ｔからの“Ｌ”レベルのクロック入力で、データ保持のラッチ動作となる。
【００１３】
図４はこの発明の実施の形態１によるラッチ対応スキャンフリップフロップ回路の変形例を示す回路図であり、クロック制御部１４において、１４ｇはナンドゲートである。また、マスタラッチ部１２、スレーブラッチ部１３内のクロック端子イ〜ニが異なる以外は、その他の構成について図１と同一である。
図４に示した回路図では、通常動作時において、クロック入力端子Ｔからの“Ｌ”レベルのクロック入力で、データ保持のラッチ動作となり、テストモード時において、立ち下がりクロックでデータを取り込むスキャンフリップフロップ回路として動作するものとなる。
【００１４】
図５はこの発明の実施の形態１によるラッチ対応スキャンフリップフロップ回路の変形例を示す回路図であり、クロック制御部１４において、１４ｈはノアゲートである。また、マスタラッチ部１２、スレーブラッチ部１３内のクロック端子イ〜ニが異なる以外は、その他の構成について図１と同一である。
図５に示した回路図では、テストモード時において、立ち下がりクロックでデータを取り込むスキャンフリップフロップ回路として動作するものとなる。
【００１５】
【発明の効果】
以上のように、この発明によれば、データ入力またはスキャンデータ入力をスキャンモード入力に応じて選択するマルチプレクサ部と、マルチプレクサ部によって選択されたデータを入力するマスタラッチ部と、マスタラッチ部からのデータを入力し、データ出力するスレーブラッチ部と、テストモード入力に応じてクロック入力を切り替え制御して、その制御したクロックをマスタラッチ部およびスレーブラッチ部に供給することで、当該フリップフロップ回路をスキャンフリップフロップ回路またはラッチ回路に切り替えるクロック制御部とを備えるように構成したので、テストモード入力に応じて当該フリップフロップ回路をスキャンフリップフロップ回路またはラッチ回路に切り替えることができ、ラッチ回路を含む論理回路をスキャンテスト化する場合、ラッチ回路をスキャンフリップフロップ回路化することで、観測点および制御点を増加し、観測性および制御性を向上させることができる。
また、スキャンモード入力に応じてデータ入力またはスキャンデータ入力を選択することができ、スキャンテスト化時に有効となる効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるラッチ対応スキャンフリップフロップ回路を示す回路図である。
【図２】この発明の実施の形態１によるスキャンテスト設計されたラッチ対応スキャンフリップフロップ回路を含む論理回路を示す回路図である。
【図３】この発明の実施の形態１によるラッチ対応スキャンフリップフロップ回路の変形例を示す回路図である。
【図４】この発明の実施の形態１によるラッチ対応スキャンフリップフロップ回路の変形例を示す回路図である。
【図５】この発明の実施の形態１によるラッチ対応スキャンフリップフロップ回路の変形例を示す回路図である。
【図６】従来のスキャンテスト設計されたラッチ回路を含む論理回路を示す回路図である。
【符号の説明】
１，３　スキャンフリップフロップ回路、４，５　組合せ回路、１０　ラッチ対応スキャンフリップフロップ回路、１１　マルチプレクサ部、１２　マスタラッチ部、１２ａ，１２ｂ，１３ａ，１３ｂ　トランスミッションゲート、１２ｃ，１２ｄ，１３ｃ，１３ｄ，１４ａ〜１４ｃ，１４ｆ　インバータ、１３　スレーブラッチ部、１４　クロック制御部、１４ｄ，１４ｈ　ノアゲート、１４ｅ，１４ｇ　ナンドゲート、Ｄ　データ入力端子、ＳＩ　スキャンデータ入力端子、ＳＭ　スキャンモード入力端子、Ｑ　データ出力端子、Ｔ　クロック入力端子、ＴＭ　テストモード入力端子、イ，ロ，ハ，ニ　クロック端子。

Claims (1)

1. データ入力またはスキャンデータ入力をスキャンモード入力に応じて選択するマルチプレクサ部と、
   上記マルチプレクサ部によって選択されたデータを入力するマスタラッチ部と、
   上記マスタラッチ部からのデータを入力し、データ出力するスレーブラッチ部と、
   テストモード入力に応じてクロック入力を切り替え制御して、その制御したクロックを上記マスタラッチ部および上記スレーブラッチ部に供給することで、当該フリップフロップ回路をスキャンフリップフロップ回路またはラッチ回路に切り替えるクロック制御部とを備えたフリップフロップ回路。

Images