JP2004039813A - 半導体装置および非晶質高誘電体膜の堆積方法 - Google Patents
半導体装置および非晶質高誘電体膜の堆積方法 Download PDFInfo
- Publication number
- JP2004039813A JP2004039813A JP2002193789A JP2002193789A JP2004039813A JP 2004039813 A JP2004039813 A JP 2004039813A JP 2002193789 A JP2002193789 A JP 2002193789A JP 2002193789 A JP2002193789 A JP 2002193789A JP 2004039813 A JP2004039813 A JP 2004039813A
- Authority
- JP
- Japan
- Prior art keywords
- high dielectric
- substrate
- amorphous
- dielectric film
- metal oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】活性化熱処理で結晶化しない非晶質高誘電体膜を提供する。
【解決手段】非晶質高誘電体膜２中の膜厚方向の組成分布を、基板１に近い側で高誘電率の金属酸化物を多く含有し、基板１から遠い側で結晶化を抑制する絶縁性酸化物を多く含有するようにする。結晶化が起こりやすい基板１から遠い側を、結晶化を抑制する絶縁性酸化物を多くして結晶化を抑制する。一方、結晶化しにくい基板１に近い側では、高誘電率の金属酸化物を多くして、非晶質高誘電体膜２の実効誘電率を高くする。
【選択図】 図１
【解決手段】非晶質高誘電体膜２中の膜厚方向の組成分布を、基板１に近い側で高誘電率の金属酸化物を多く含有し、基板１から遠い側で結晶化を抑制する絶縁性酸化物を多く含有するようにする。結晶化が起こりやすい基板１から遠い側を、結晶化を抑制する絶縁性酸化物を多くして結晶化を抑制する。一方、結晶化しにくい基板１に近い側では、高誘電率の金属酸化物を多くして、非晶質高誘電体膜２の実効誘電率を高くする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は高温の熱処理後も非晶質状態を保持する高誘電体膜を備えた半導体装置に関し、とくにＭＯＳトランジスタ（ＭＯＳ型電界効果トランジスタ）に使用される高誘電率のゲート絶縁膜に関する。
【０００２】
【従来の技術】
微小なＭＯＳトランジスタの高速動作及び低電圧動作を確保するため、ＳｉＯ２ より誘電率の高い高誘電率物質をゲート絶縁膜として使用する試みがなされている。例えば、ＨｆＯｘ 、ＺｒＯｘ 等の高誘電率金属酸化物からなる非晶質薄膜をゲート絶縁膜とするＭＯＳトランジスタが提案されている。
【０００３】
しかし、これらの金属酸化物は、８００℃以上の温度で容易に結晶化する。このため、非晶質金属酸化物をゲート絶縁膜として使用すると、ゲート絶縁膜を堆積した後に施されるソース・ドレイン領域の活性化熱処理により非晶質ゲート絶縁膜が結晶化してしまう。かかるゲート絶縁膜の結晶化は、ゲート絶縁膜の下地であるシリコン基板の表面に低誘電率のＳｉＯ２ 膜を生成させ、ゲート絶縁膜の実効膜厚を増加させる。また、結晶化はクラスター状に起こるため、ゲート絶縁膜の電気的特性及び物理的特性の場所的なゆらぎを発生させる。このため、トランジスタの特性が安定しない。
【０００４】
かかる高誘電率金属酸化物の結晶化を抑制する方法が、特開２０００−１２８４０号公報及び特開２００１−７７１１１号公報に開示されている。前者は、ＴａＯＹ −ＡｌＯＸ 、ＴａＯＹ −ＳｉＯＸ 、又はこれらの混合酸化物からなる非晶質薄膜をゲート絶縁膜とする。後者は、ＨｆＯＹ 又はＺｒＯＹ と、三価の金属の酸化物、例えばＡｌ、Ｌａ又はＳｃの酸化物との混合酸化物からなる非晶質薄膜をゲート絶縁膜とする。これらの混合酸化物からなる非晶質薄膜は、Ｔａ、Ｈｆ又はＺｒの酸化物から生ずる高い誘電率を有しつつ、８００℃以上の熱処理によっても結晶化を起こさない。このため、高い誘電率を有する均一なゲート絶縁膜を安定して製造することができる。
【０００５】
しかし、これらの結晶化が抑制された非晶質薄膜では、高誘電率を有するＴａ、Ｈｆ又はＺｒの酸化物に、これより低誘電率の酸化物、例えばＳｉＯＸ 又は三価の金属の酸化物を混合している。このため、これらの非晶質薄膜は、Ｔａ、Ｈｆ又はＺｒの酸化物のような高い誘電率を有することはできない。
【０００６】
【発明が解決しようとする課題】
上述したように、従来の高誘電率を有する金属酸化物からなる非晶質高誘電体膜は、結晶化温度が低く容易に結晶化するため、ゲート絶縁膜として用いた場合にトランジスタ特性のばらつきを発生しやすいという問題があった。
また、結晶化を抑制するため金属酸化物に低誘電率の酸化物を混合した非晶質薄膜は、高い誘電率を得難いという問題がある。
【０００７】
本発明は、熱処理での結晶化が抑制され、かつ高い誘電率を有する非晶質高誘電体膜を提供することを目的としている。
【０００８】
【課題を解決するための手段】
上記課題を解決するための本発明の第一の構成では、基板上に形成される非晶質高誘電体膜の材料を、高誘電率を有する金属酸化物と絶縁性酸化物とを成分として含む混合酸化物とする。この混合酸化物は、金属酸化物と絶縁性酸化物とを成分とするものが好ましい。しかし、誘電体特性及び絶縁特性を満たすならば、金属酸化物と絶縁性酸化物とを主たる成分とし、他の酸化物を含ませることもできる。
【０００９】
この金属酸化物として、高誘電体となる遷移金属の酸化物、例えば、比誘電率が略３０のＨｆＯｘ 、１２〜２５のＺｒＯｘ 、２５〜６５のＴａ２ Ｏｘ 、略５５のＴｉＯｘ 若しくは１００以上のＢＳＴ（ＢｉＳｒＴｉ酸化物）、又はこれらを成分とする混合酸化物を用いることができる。とくに、ＨｆＯｘ 及びＺｒＯｘ は、ゲート絶縁膜としての優れた特性を有しており好ましい。また、他の遷移金属の酸化物、例えば、Ｙ２ Ｏｘ 、ＬａＯｘ 、ＰｒＯｘ 、ＧｄＯｘ 、Ｖ２ Ｏｘ 、Ｎｂ２ Ｏｘ 、Ｃｒ２ Ｏｘ 、Ｍｏ２ Ｏｘ 若しくはＷＯｘ 、又はこれらの混合酸化物を用いてもよい。なお、上述した非晶質の混合酸化物は、酸素濃度が化学量論的組成から３０％程度ずれていてもよく、この範囲の酸素濃度を本明細書中ではＯｘ と表記する。
【００１０】
絶縁性酸化物は、非晶質高誘電体膜の絶縁特性を劣化させない程度の絶縁性を有する酸化物であって、例えば２酸化シリコン（ＳｉＯ２ ）、酸化アルミニウム（Ａｌ２ Ｏ３ ）又は酸窒化シリコン（ＳｉＯＮ）を用いることができる。また、絶縁性酸化物として、非晶質相の結晶化温度が上述の非晶質金属酸化物より高い酸化物を用いてもよい。これらの絶縁性酸化物は、よく知られているように、金属酸化物との混合酸化物からなる非晶質高誘電体膜において、活性化熱処理の際に非晶質高誘電体膜の結晶化を抑制する。
【００１１】
さらに本発明の第一の構成では、非晶質高誘電体膜中の組成が膜厚方向に変化する組成分布を有する。即ち、基板近傍では金属酸化物が多く絶縁性酸化物が少ない。他方、基板から離れるにつれて金属酸化物の割合が少なくなり絶縁性酸化物の割合が多くなる。
上述した本発明の構成は、本発明の発明者が明らかにした非晶質金属薄膜の結晶化に関する以下の知見に基づき発明された。
【００１２】
本発明の発明者は、非晶質金属酸化膜の結晶化が基板界面から離れた位置から始まり、非晶質金属酸化膜全体に伝播することをシミュレーションにより明らかにした。以下、このシミュレーションを説明する。
図２及び図３は、それぞれシミュレーション結果断面図（その１）及び（その２）であり、基板上に堆積された非晶質金属酸化物層中の金属原子位置を表している。
【００１３】
まず、図２（ａ）を参照して、非晶質のＳｉＯ２ 基板１上に非晶質相の金属酸化物層２０を積層した分子配置を初期条件として与えた。ここでは説明を簡単にするため、金属酸化物としてＨｆＯ２ を用いたシミュレーションを説明する。次いで、金属酸化物層２０が基板１と接する部分（図２（ａ）中のＣＤ間）の一部を金属酸化物の結晶核２１で置換する。結晶核２１は、一辺が１．５ｎｍの立方体とした。次いで、温度を１２２７℃に昇温して金属酸化物層２０中の金属原子（ここではＨｆ）の再配置位置を計算した。計算は分子動力学に基づくシミュレーションによりなされた。図２（ｂ）に、昇温から３２０ｐ秒間経過した後のシミュレーション結果を示す。図２（ｂ）を参照して、金属酸化物層２０中の金属原子の熱処理後の配置は、結晶核２１として与えられた規則的な配列が消失し、初期条件と同様の非晶質相の配置に変化している。この結果は、基板１との界面近傍で結晶核が発生しても、この結晶核は成長せず消滅することを明らかにしている。このことは、基板近傍からは非晶質金属酸化物層２０全体の結晶化につながるような結晶核の成長は起こりにくいことを示している。
【００１４】
次に、図３（ａ）を参照して、結晶核２１を基板１から１．５ｎｍ離れた位置（図３中のＥＦ間）に配置して、熱処理後の金属原子の再配置位置を計算した。結晶核２１の位置を除き、他の条件は図２を参照して説明した上述のシミュレーション条件と同様である。
図３（ｂ）を参照して、１２２７℃に昇温した後３２０ｐ秒経過した時には、金属酸化物層２０の全体が結晶化している。この結果は、基板１との界面から離れた位置に生成した結晶核は、金属酸化物層２０全体を結晶化させることを明らかにしている。
【００１５】
図２及び図３を参照して説明した上述の２つのシミュレーション結果は、金属酸化物層２０の結晶化は、基板１との界面から離れた位置に生成された結晶核を契機とし金属酸化物層２０全体へ伝播することを示している。このとき、基板１近傍の金属酸化物層２０は、本来自発的な結晶化が起こらないにもかかわらず、界面から離れた位置で始まった結晶化の伝播により結晶化してしまう。即ち、非晶質の金属酸化物層２０の結晶化は、初めに基板から離れた位置で結晶化が起こり、これが伝播して全体が結晶化する。
【００１６】
このように結晶核の生成位置により結晶化の進行情況が異なるのは、結晶核と接する金属酸化物のポテンシャルに関連すると本発明の発明者は考えている。
無歪み状態での結晶核及び非晶質金属酸化物のポテンシャル周期は、いずれも平均すると金属酸化物の結晶格子に近い周期を有している。従って、基板から遠いため基板との格子不整の影響が小さな位置では、金属酸化物のポテンシャル周期は結晶核のポテンシャル周期と略一致する。このため、結晶核が成長しやすく、また結晶核の生成エネルギも小さい。
【００１７】
他方、基板と金属酸化物の格子不整（非晶質では平均原子間距離の不整合を意味する。）に起因して、基板近傍の金属酸化物は大きく歪んでいる。従って、基板近傍では、結晶核のポテンシャル周期と周囲の金属酸化物とのポテンシャル周期との差が大きい。このため、結晶核の成長が阻害され、また結晶核の生成エネルギーも大きい。
【００１８】
このように、基板近傍では結晶核が生成しにくく、かつ結晶核の成長も抑制される。これに対して、基板から離れた位置では、結晶核が生成しやすく、かつ容易に結晶核が成長する。このシミュレーション結果は、ＨｆＯｘ を５ｎｍの厚さに堆積すると非晶質膜となるが、同一堆積条件で２５ｎｍ堆積すると結晶質膜となるという本発明の発明者が行った実験事実をよく説明している。
【００１９】
本発明は、かかる知見に基づき発明された。図１は本発明の原理を説明する断面図であり、図１（ａ）は基板上に形成された本発明に係る非晶質高誘電体膜を、図１（ｂ）はその組成分布を表している。
本発明の第一の構成の非晶質高誘電体膜は、図１を参照して、基板１近傍では金属酸化物（図１（ｂ）中の曲線Ａを参照）が多く絶縁性酸化物（図１（ｂ）中の曲線Ｂを参照）が少ない。従って、基板１近傍の非晶質高誘電体膜２は、高い誘電率を有する金属酸化物の組成比が大きく、高い誘電率を有する。他方、基板１から離れるにつれて金属酸化物の割合が少なくなり結晶化を抑制する絶縁性酸化物の割合が多くなる。従って、基板１から離れた位置にある非晶質高誘電体膜２の結晶化が抑制される。即ち、本構成の非晶質高誘電体膜は、結晶化を起こしやすい基板から離れた位置では誘電率の低下を許容して結晶化を抑制する組成とし、結晶化を起こしにくい基板近傍では誘電率を低下する組成を少なくして高誘電率を有する組成とする。
【００２０】
かかる構成では、基板から離れた位置での結晶化の発生が抑制されるので、ここから伝播して引き起こされる非晶質高誘電体膜全体の結晶化を回避することができる。一方、基板近傍では高誘電率の組成を有するから、非晶質高誘電体膜の実効誘電率は高くなる。このような高誘電率の組成の非晶質高誘電体膜は一般的に結晶化しやすいが、本構成では基板近傍に配置されるため結晶化は十分に抑制されている。従って、結晶化が抑制されかつ高い実効誘電率を有する非晶質高誘電体膜が提供される。
【００２１】
これを従来のものと比較すると、従来の混合酸化物からなる非晶質高誘電体膜では、全体が均一な組成で構成されている。従って、従来は、基板から最も遠い位置にあり結晶化が最も起こりやすい部分でも結晶化が起こらない組成により非晶質高誘電体膜全体を構成しなければならない。このような組成は、本構成での基板から最も離れた位置の組成、即ち絶縁性酸化物が最も多くそのため誘電率が最も低い部分の組成に該当する。このため、従来の非晶質高誘電体膜の実効誘電率は本発明のものより低くなる。
【００２２】
本第一の構成において、金属酸化物の組成比分布は、高い誘電率を有しかつ結晶化しにくい組成分布でなければならない。実験によれば、金属酸化物の組成比が５０％、厚さ６５ｎｍの非晶質高誘電体膜は、１０００℃、数秒間の熱処理により結晶化してしまう。従って、基板から離れた位置では金属酸化物の組成比は５０モル％以下であることが望ましい。例えば、金属酸化物の組成比を、基板近傍で４０〜１００モル％、より好ましくは６０〜１００モル％とし、基板から最遠の位置で０〜４０モル％、より好ましくは０〜２０モル％とすることが好ましい。ここで、０モル％及び１００モル％とは、意図的には金属酸化物を含有しない組成、及び金属酸化物以外の成分を意図的には含有しない組成との意味である。
【００２３】
上述したシミュレーションは、非晶質のＳｉＯ２ を基板としている。この基板を結晶質のＳｉＯ２ に代えても、また結晶質のＳｉに代えても、同様の結果が得られた。このことは、結晶化の傾向は非晶質高誘電体膜の下地である基板の平均原子間距離に依存し、基板の結晶質と非晶質との相違は大きな影響を与えないことを示唆している。
【００２４】
なお、本発明に係る該非晶質高誘電体膜は、非晶質高誘電体膜を使用する半導体装置一般に適用することができる。とくに、電界効果トランジスタのゲート絶縁膜として優れている。また、キャパシタの誘電体として使用し、リーク電流を少なくすることもできる。
【００２５】
【発明の実施の形態】
本発明を、ゲート絶縁膜に適用した実施形態例の製造工程を参照して説明する。
図４は本発明の第一実施形態例断面工程図であり、ＭＯＳトランジスタの製造工程を表している。図４（ａ）を参照して、シリコン基板１ａ表面にフィールド酸化膜６により画定されたトランジスタ形成領域を形成し、そのトランジスタ形成領域に表出するシリコン基板１ａ表面を酸化して、厚さ０．５〜１ｎｍのＳｉＯ２ 薄膜１ｂを形成する。このＳｉＯ２ 薄膜１ｂは、この上に堆積される非晶質高誘電体膜２とシリコン基板１ａとの反応により、その界面に不均一な厚さのＳｉＯ２ 層が形成されるのを防止するためのもので、その必要がなければ形成しなくてもよい。
【００２６】
次いで、図４（ｂ）を参照して、ＣＶＤ法（化学的気相堆積法）を用いて、シリコン基板１ａ上全面に厚さ４ｎｍの非晶質高誘電体膜２を堆積する。ＣＶＤ法は、基板温度を５００℃とし、Ｈｆ又はＺｒの原料ガスとＳｉＯ２ 又はＡｌ２ Ｏ３ の原料ガスとを混合して全圧が６５Ｐａになるように供給した。ここで、Ｈｆ又はＺｒの原料ガスのＳｉＯ２ 又はＡｌ２ Ｏ３ の原料ガスに対する混合比を、堆積が０．５ｎｍ進行するごとにＨｆ又はＺｒの組成比が５％増加するように堆積の進行とともに階段状に増加した。もちろん、原料ガスの混合比の他、組成比を変化する他の方法を用いても差し支えない。
【００２７】
図５は本発明の第一実施形態例組成分布図であり、非晶質高誘電体膜の組成分布を表している。上記のＣＶＤ法による非晶質高誘電体膜２の堆積の結果、図５を参照して、シリコン基板１ａの表面に形成されたＳｉＯ２ 薄膜１ｂ上に、ＨｆＯｘ 又はＺｒＯｘ とＳｉＯ２ 又はＡｌ２ Ｏ３ との混合酸化物からなる非晶質高誘電体膜２が形成された。なお、図５には、説明を簡単にするためＨｆＯｘ とＳｉＯ２ との混合酸化物のみ記載している。
【００２８】
高誘電率を有する金属酸化物の成分、例えばＨｆＯｘ は、図５中の実線（イ）を参照して、基板１との界面では６０モル％であり、基板１界面から離れるにつれ直線的に減少し、非晶質高誘電体膜の表面では２０モル％になった。他方、結晶化を抑制する酸化物、例えばＳｉＯ２ は、金属酸化物の分布とは逆に、４０モル％から８０モル％まで基板界面から離れるにつれ増加している。
【００２９】
次いで、図４（ｃ）を参照して、非晶質高誘電体膜２上にゲート電極３を形成し、ゲート電極３の外側に延在する非晶質高誘電体膜２及びＳｉＯ２ 薄膜１ｂをエッチングして除去する。次いで、ゲート電極３をマスクとするイオン注入により低濃度領域４ａを形成後、ゲート電極３の側壁にサイドウオール３ａを形成し、イオン注入により高濃度領域４ｂを形成する。
【００３０】
次いで、図４（ｄ）を参照して、ランプアニールにより１０００℃、１０秒間の活性化熱処理を行い、イオン注入された低濃度領域４ａ及び高濃度領域４ｂを活性化して活性化された低濃度領域５ａ及び高濃度領域５ｂからなるソース・ドレイン領域を形成する。
この工程により製造されたＭＯＳトランジスタのゲート絶縁膜（厚さ０．５ｎｍのＳｉＯ２ 薄膜１ｂと厚さ４ｎｍの非晶質高誘電体膜２からなる積層膜）は、高い実効誘電率を有するとともに、完全に非晶質相の状態を保持していた。
【００３１】
本発明の第二実施形態例は、第一実施形態例の非晶質高誘電体膜２の製造工程をスパッタ法に変えたものである。他の製造工程は第一実施形態例と同一である。
図１（ａ）を参照して、第一実施形態例と同様にして、シリコン基板１ａ表面にＳｉＯ２ 薄膜１ｂを形成する。次いで、図４（ｂ）を参照して、スパッタ法を用いて、シリコン基板１ａ上全面に厚さ５ｎｍの非晶質高誘電体膜２を堆積した。スパッタ条件は、基板温度を３００℃、Ａｒガス圧を１．０Ｐａ、堆積初期のスパッタ電力を３００Ｗとした。なお、Ａｒガスに酸化性ガスを混合することが堆積膜中の酸素量を増加するために好ましい。
【００３２】
ターゲットは、金属酸化物、例えばＨｆＯ２ 又はＺｒＯ２ の焼結板と、Ａｌ２ Ｏ３ の焼結板又はＳｉＯ２ の板を用いた。スパッタは、まずＨｆＯ２ 又はＺｒＯ２ の焼結板をターゲットとしてＨｆＯ２ 又はＺｒＯ２ を堆積した。次いで、ＨｆＯ２ 又はＺｒＯ２ と、Ａｌ２ Ｏ３ 又はＳｉＯ２ とを、同時に又は交互にスパッタして、金属酸化物とＡｌ２ Ｏ３ 又はＳｉＯ２ との混合酸化物からなる非晶質高誘電体膜２を堆積した。
【００３３】
スパッタ中は、堆積が１．０ｎｍ進行するごとにＨｆ又はＺｒの組成比が２０％減少するように、ＨｆＯ２ 又はＺｒＯ２ のスパッタ電力あるいはＡｌ２ Ｏ３ 又はＳｉＯ２ のスパッタ電力を、それぞれ調整した。
このスパッタ法による非晶質高誘電体膜の堆積の結果、シリコン基板１ａの表面に形成されたＳｉＯ２ 薄膜１ｂ上に、ＨｆＯｘ 又はＺｒＯｘ とＳｉＯ２ 又はＡｌ２ Ｏ３ との混合酸化物からなる非晶質高誘電体膜２が形成された。
【００３４】
高誘電率を有する金属酸化物の成分、例えばＨｆＯｘ は、基板１との界面では１００モル％であり、基板１界面から離れるにつれ直線的に減少し、非晶質高誘電体膜の表面では０モル％になった。他方、結晶化を抑制する酸化物、例えばＳｉＯ２ は、金属酸化物の分布とは逆に、０モル％から１００モル％まで基板界面から離れるにつれ増加している。
【００３５】
次いで、第一実施形態例と同様の工程でＭＯＳトランジスタを制作した。このＭＯＳトランジスタのゲート絶縁膜は、非晶質相の状態を完全に保持していた。
上述した本明細書には、以下の付記記載の発明が含まれている。
（付記１）基板上に形成された非晶質高誘電体膜を有する半導体装置において、
該非晶質高誘電体膜は、高誘電率を有する金属酸化物と、非晶質相の結晶化温度が該金属酸化物より高温の絶縁性酸化物とを含有する混合酸化物からなり、
該非晶質高誘電体膜中の膜厚方向の組成分布は、該金属酸化物の該絶縁性酸化物に対する組成比が該基板から離れるにつれ小さくなることを特徴とする半導体装置。
【００３６】
（付記２）基板上に形成された非晶質高誘電体膜を有する半導体装置において、
該非晶質高誘電体膜は、高誘電率を有する金属酸化物と、酸化シリコン又は酸化アルミニウムとを含有する混合酸化物からなり、
該非晶質高誘電体膜中の膜厚方向の組成分布は、該金属酸化物の該酸化シリコン又は該酸化アルミニウムに対する組成比が該基板から離れるにつれ小さくなることを特徴とする半導体装置。
【００３７】
（付記３）該金属酸化物の組成比を、基板近傍では６０モル％以上とし、基板から最遠では２０％以下とした付記１又は２記載の半導体装置。
（付記４）該金属酸化物が、ＨｆＯｘ 、ＺｒＯｘ 、Ｔａ２ Ｏｘ 、ＴｉＯｘ 、Ｙ２ Ｏｘ 、Ｌａ２ Ｏｘ 若しくはＰｒ２ Ｏｘ 、又はこれらの混合酸化物からなる付記１、２又は３記載の半導体装置。
【００３８】
（付記５）該金属酸化物が、ＨｆＯｘ 、ＺｒＯｘ 若しくはＴｉＯｘ 、又はこれらの混合酸化物からなる付記１、２又は３記載の半導体装置。
（付記６）該非晶質高誘電体膜をゲート絶縁膜とする電界効果トランジスタを備えた付記１、２、３、４又は５記載の半導体装置。
（付記７）該基板は、シリコン基板と該シリコン基板の表面に形成されたＳｉＯ２ 薄膜とを有する付記１、２、３、４、５又は６記載の半導体装置。
【００３９】
（付記８）該基板は、シリコン基板からなる付記１、２、３、４、５、６又は７記載の半導体装置。
（付記９）基板上に、高誘電率を有する金属酸化物と、非晶質相の結晶化温度が該金属酸化物より高温の絶縁性酸化物とを含有する混合酸化物からなる非晶質高誘電体膜の堆積方法において、
該非晶質高誘電体膜中の該金属酸化物の該絶縁性酸化物に対する組成比が堆積の進行と共に小さくなるように該非晶質高誘電体膜の堆積条件を変化させることを特徴とする非晶質高誘電体膜の堆積方法。
【００４０】
（付記１０）該非晶質高誘電体膜の堆積は、ＣＶＤ法（化学的気相堆積法）を用いることを特徴とする付記９記載の非晶質高誘電体膜の堆積方法。
【００４１】
【発明の効果】
上述したように、本発明によれば結晶化しにくくかつ実効誘電率が高い誘電体膜を形成することができるので、ＭＯＳトランジスタ又はキャパシタの性能向上に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明の原理を説明する断面図
【図２】シミュレーション結果断面図（その１）
【図３】シミュレーション結果断面図（その２）
【図４】本発明の第一実施形態例断面工程図
【図５】本発明の第一実施形態例組成分布図
【符号の説明】
１ 基板
１ａ シリコン基板
１ｂ ＳｉＯ２ 薄膜
２ 非晶質高誘電体膜
３ ゲート電極
３ａ サイドウオール
４ イオン注入領域
４ａ，５ａ 低濃度領域
４ｂ，５ｂ 高濃度領域
５ ソース・ドレイン領域
６ フィールド酸化膜
２０ 金属酸化物層
２１ 結晶核
【発明の属する技術分野】
本発明は高温の熱処理後も非晶質状態を保持する高誘電体膜を備えた半導体装置に関し、とくにＭＯＳトランジスタ（ＭＯＳ型電界効果トランジスタ）に使用される高誘電率のゲート絶縁膜に関する。
【０００２】
【従来の技術】
微小なＭＯＳトランジスタの高速動作及び低電圧動作を確保するため、ＳｉＯ２ より誘電率の高い高誘電率物質をゲート絶縁膜として使用する試みがなされている。例えば、ＨｆＯｘ 、ＺｒＯｘ 等の高誘電率金属酸化物からなる非晶質薄膜をゲート絶縁膜とするＭＯＳトランジスタが提案されている。
【０００３】
しかし、これらの金属酸化物は、８００℃以上の温度で容易に結晶化する。このため、非晶質金属酸化物をゲート絶縁膜として使用すると、ゲート絶縁膜を堆積した後に施されるソース・ドレイン領域の活性化熱処理により非晶質ゲート絶縁膜が結晶化してしまう。かかるゲート絶縁膜の結晶化は、ゲート絶縁膜の下地であるシリコン基板の表面に低誘電率のＳｉＯ２ 膜を生成させ、ゲート絶縁膜の実効膜厚を増加させる。また、結晶化はクラスター状に起こるため、ゲート絶縁膜の電気的特性及び物理的特性の場所的なゆらぎを発生させる。このため、トランジスタの特性が安定しない。
【０００４】
かかる高誘電率金属酸化物の結晶化を抑制する方法が、特開２０００−１２８４０号公報及び特開２００１−７７１１１号公報に開示されている。前者は、ＴａＯＹ −ＡｌＯＸ 、ＴａＯＹ −ＳｉＯＸ 、又はこれらの混合酸化物からなる非晶質薄膜をゲート絶縁膜とする。後者は、ＨｆＯＹ 又はＺｒＯＹ と、三価の金属の酸化物、例えばＡｌ、Ｌａ又はＳｃの酸化物との混合酸化物からなる非晶質薄膜をゲート絶縁膜とする。これらの混合酸化物からなる非晶質薄膜は、Ｔａ、Ｈｆ又はＺｒの酸化物から生ずる高い誘電率を有しつつ、８００℃以上の熱処理によっても結晶化を起こさない。このため、高い誘電率を有する均一なゲート絶縁膜を安定して製造することができる。
【０００５】
しかし、これらの結晶化が抑制された非晶質薄膜では、高誘電率を有するＴａ、Ｈｆ又はＺｒの酸化物に、これより低誘電率の酸化物、例えばＳｉＯＸ 又は三価の金属の酸化物を混合している。このため、これらの非晶質薄膜は、Ｔａ、Ｈｆ又はＺｒの酸化物のような高い誘電率を有することはできない。
【０００６】
【発明が解決しようとする課題】
上述したように、従来の高誘電率を有する金属酸化物からなる非晶質高誘電体膜は、結晶化温度が低く容易に結晶化するため、ゲート絶縁膜として用いた場合にトランジスタ特性のばらつきを発生しやすいという問題があった。
また、結晶化を抑制するため金属酸化物に低誘電率の酸化物を混合した非晶質薄膜は、高い誘電率を得難いという問題がある。
【０００７】
本発明は、熱処理での結晶化が抑制され、かつ高い誘電率を有する非晶質高誘電体膜を提供することを目的としている。
【０００８】
【課題を解決するための手段】
上記課題を解決するための本発明の第一の構成では、基板上に形成される非晶質高誘電体膜の材料を、高誘電率を有する金属酸化物と絶縁性酸化物とを成分として含む混合酸化物とする。この混合酸化物は、金属酸化物と絶縁性酸化物とを成分とするものが好ましい。しかし、誘電体特性及び絶縁特性を満たすならば、金属酸化物と絶縁性酸化物とを主たる成分とし、他の酸化物を含ませることもできる。
【０００９】
この金属酸化物として、高誘電体となる遷移金属の酸化物、例えば、比誘電率が略３０のＨｆＯｘ 、１２〜２５のＺｒＯｘ 、２５〜６５のＴａ２ Ｏｘ 、略５５のＴｉＯｘ 若しくは１００以上のＢＳＴ（ＢｉＳｒＴｉ酸化物）、又はこれらを成分とする混合酸化物を用いることができる。とくに、ＨｆＯｘ 及びＺｒＯｘ は、ゲート絶縁膜としての優れた特性を有しており好ましい。また、他の遷移金属の酸化物、例えば、Ｙ２ Ｏｘ 、ＬａＯｘ 、ＰｒＯｘ 、ＧｄＯｘ 、Ｖ２ Ｏｘ 、Ｎｂ２ Ｏｘ 、Ｃｒ２ Ｏｘ 、Ｍｏ２ Ｏｘ 若しくはＷＯｘ 、又はこれらの混合酸化物を用いてもよい。なお、上述した非晶質の混合酸化物は、酸素濃度が化学量論的組成から３０％程度ずれていてもよく、この範囲の酸素濃度を本明細書中ではＯｘ と表記する。
【００１０】
絶縁性酸化物は、非晶質高誘電体膜の絶縁特性を劣化させない程度の絶縁性を有する酸化物であって、例えば２酸化シリコン（ＳｉＯ２ ）、酸化アルミニウム（Ａｌ２ Ｏ３ ）又は酸窒化シリコン（ＳｉＯＮ）を用いることができる。また、絶縁性酸化物として、非晶質相の結晶化温度が上述の非晶質金属酸化物より高い酸化物を用いてもよい。これらの絶縁性酸化物は、よく知られているように、金属酸化物との混合酸化物からなる非晶質高誘電体膜において、活性化熱処理の際に非晶質高誘電体膜の結晶化を抑制する。
【００１１】
さらに本発明の第一の構成では、非晶質高誘電体膜中の組成が膜厚方向に変化する組成分布を有する。即ち、基板近傍では金属酸化物が多く絶縁性酸化物が少ない。他方、基板から離れるにつれて金属酸化物の割合が少なくなり絶縁性酸化物の割合が多くなる。
上述した本発明の構成は、本発明の発明者が明らかにした非晶質金属薄膜の結晶化に関する以下の知見に基づき発明された。
【００１２】
本発明の発明者は、非晶質金属酸化膜の結晶化が基板界面から離れた位置から始まり、非晶質金属酸化膜全体に伝播することをシミュレーションにより明らかにした。以下、このシミュレーションを説明する。
図２及び図３は、それぞれシミュレーション結果断面図（その１）及び（その２）であり、基板上に堆積された非晶質金属酸化物層中の金属原子位置を表している。
【００１３】
まず、図２（ａ）を参照して、非晶質のＳｉＯ２ 基板１上に非晶質相の金属酸化物層２０を積層した分子配置を初期条件として与えた。ここでは説明を簡単にするため、金属酸化物としてＨｆＯ２ を用いたシミュレーションを説明する。次いで、金属酸化物層２０が基板１と接する部分（図２（ａ）中のＣＤ間）の一部を金属酸化物の結晶核２１で置換する。結晶核２１は、一辺が１．５ｎｍの立方体とした。次いで、温度を１２２７℃に昇温して金属酸化物層２０中の金属原子（ここではＨｆ）の再配置位置を計算した。計算は分子動力学に基づくシミュレーションによりなされた。図２（ｂ）に、昇温から３２０ｐ秒間経過した後のシミュレーション結果を示す。図２（ｂ）を参照して、金属酸化物層２０中の金属原子の熱処理後の配置は、結晶核２１として与えられた規則的な配列が消失し、初期条件と同様の非晶質相の配置に変化している。この結果は、基板１との界面近傍で結晶核が発生しても、この結晶核は成長せず消滅することを明らかにしている。このことは、基板近傍からは非晶質金属酸化物層２０全体の結晶化につながるような結晶核の成長は起こりにくいことを示している。
【００１４】
次に、図３（ａ）を参照して、結晶核２１を基板１から１．５ｎｍ離れた位置（図３中のＥＦ間）に配置して、熱処理後の金属原子の再配置位置を計算した。結晶核２１の位置を除き、他の条件は図２を参照して説明した上述のシミュレーション条件と同様である。
図３（ｂ）を参照して、１２２７℃に昇温した後３２０ｐ秒経過した時には、金属酸化物層２０の全体が結晶化している。この結果は、基板１との界面から離れた位置に生成した結晶核は、金属酸化物層２０全体を結晶化させることを明らかにしている。
【００１５】
図２及び図３を参照して説明した上述の２つのシミュレーション結果は、金属酸化物層２０の結晶化は、基板１との界面から離れた位置に生成された結晶核を契機とし金属酸化物層２０全体へ伝播することを示している。このとき、基板１近傍の金属酸化物層２０は、本来自発的な結晶化が起こらないにもかかわらず、界面から離れた位置で始まった結晶化の伝播により結晶化してしまう。即ち、非晶質の金属酸化物層２０の結晶化は、初めに基板から離れた位置で結晶化が起こり、これが伝播して全体が結晶化する。
【００１６】
このように結晶核の生成位置により結晶化の進行情況が異なるのは、結晶核と接する金属酸化物のポテンシャルに関連すると本発明の発明者は考えている。
無歪み状態での結晶核及び非晶質金属酸化物のポテンシャル周期は、いずれも平均すると金属酸化物の結晶格子に近い周期を有している。従って、基板から遠いため基板との格子不整の影響が小さな位置では、金属酸化物のポテンシャル周期は結晶核のポテンシャル周期と略一致する。このため、結晶核が成長しやすく、また結晶核の生成エネルギも小さい。
【００１７】
他方、基板と金属酸化物の格子不整（非晶質では平均原子間距離の不整合を意味する。）に起因して、基板近傍の金属酸化物は大きく歪んでいる。従って、基板近傍では、結晶核のポテンシャル周期と周囲の金属酸化物とのポテンシャル周期との差が大きい。このため、結晶核の成長が阻害され、また結晶核の生成エネルギーも大きい。
【００１８】
このように、基板近傍では結晶核が生成しにくく、かつ結晶核の成長も抑制される。これに対して、基板から離れた位置では、結晶核が生成しやすく、かつ容易に結晶核が成長する。このシミュレーション結果は、ＨｆＯｘ を５ｎｍの厚さに堆積すると非晶質膜となるが、同一堆積条件で２５ｎｍ堆積すると結晶質膜となるという本発明の発明者が行った実験事実をよく説明している。
【００１９】
本発明は、かかる知見に基づき発明された。図１は本発明の原理を説明する断面図であり、図１（ａ）は基板上に形成された本発明に係る非晶質高誘電体膜を、図１（ｂ）はその組成分布を表している。
本発明の第一の構成の非晶質高誘電体膜は、図１を参照して、基板１近傍では金属酸化物（図１（ｂ）中の曲線Ａを参照）が多く絶縁性酸化物（図１（ｂ）中の曲線Ｂを参照）が少ない。従って、基板１近傍の非晶質高誘電体膜２は、高い誘電率を有する金属酸化物の組成比が大きく、高い誘電率を有する。他方、基板１から離れるにつれて金属酸化物の割合が少なくなり結晶化を抑制する絶縁性酸化物の割合が多くなる。従って、基板１から離れた位置にある非晶質高誘電体膜２の結晶化が抑制される。即ち、本構成の非晶質高誘電体膜は、結晶化を起こしやすい基板から離れた位置では誘電率の低下を許容して結晶化を抑制する組成とし、結晶化を起こしにくい基板近傍では誘電率を低下する組成を少なくして高誘電率を有する組成とする。
【００２０】
かかる構成では、基板から離れた位置での結晶化の発生が抑制されるので、ここから伝播して引き起こされる非晶質高誘電体膜全体の結晶化を回避することができる。一方、基板近傍では高誘電率の組成を有するから、非晶質高誘電体膜の実効誘電率は高くなる。このような高誘電率の組成の非晶質高誘電体膜は一般的に結晶化しやすいが、本構成では基板近傍に配置されるため結晶化は十分に抑制されている。従って、結晶化が抑制されかつ高い実効誘電率を有する非晶質高誘電体膜が提供される。
【００２１】
これを従来のものと比較すると、従来の混合酸化物からなる非晶質高誘電体膜では、全体が均一な組成で構成されている。従って、従来は、基板から最も遠い位置にあり結晶化が最も起こりやすい部分でも結晶化が起こらない組成により非晶質高誘電体膜全体を構成しなければならない。このような組成は、本構成での基板から最も離れた位置の組成、即ち絶縁性酸化物が最も多くそのため誘電率が最も低い部分の組成に該当する。このため、従来の非晶質高誘電体膜の実効誘電率は本発明のものより低くなる。
【００２２】
本第一の構成において、金属酸化物の組成比分布は、高い誘電率を有しかつ結晶化しにくい組成分布でなければならない。実験によれば、金属酸化物の組成比が５０％、厚さ６５ｎｍの非晶質高誘電体膜は、１０００℃、数秒間の熱処理により結晶化してしまう。従って、基板から離れた位置では金属酸化物の組成比は５０モル％以下であることが望ましい。例えば、金属酸化物の組成比を、基板近傍で４０〜１００モル％、より好ましくは６０〜１００モル％とし、基板から最遠の位置で０〜４０モル％、より好ましくは０〜２０モル％とすることが好ましい。ここで、０モル％及び１００モル％とは、意図的には金属酸化物を含有しない組成、及び金属酸化物以外の成分を意図的には含有しない組成との意味である。
【００２３】
上述したシミュレーションは、非晶質のＳｉＯ２ を基板としている。この基板を結晶質のＳｉＯ２ に代えても、また結晶質のＳｉに代えても、同様の結果が得られた。このことは、結晶化の傾向は非晶質高誘電体膜の下地である基板の平均原子間距離に依存し、基板の結晶質と非晶質との相違は大きな影響を与えないことを示唆している。
【００２４】
なお、本発明に係る該非晶質高誘電体膜は、非晶質高誘電体膜を使用する半導体装置一般に適用することができる。とくに、電界効果トランジスタのゲート絶縁膜として優れている。また、キャパシタの誘電体として使用し、リーク電流を少なくすることもできる。
【００２５】
【発明の実施の形態】
本発明を、ゲート絶縁膜に適用した実施形態例の製造工程を参照して説明する。
図４は本発明の第一実施形態例断面工程図であり、ＭＯＳトランジスタの製造工程を表している。図４（ａ）を参照して、シリコン基板１ａ表面にフィールド酸化膜６により画定されたトランジスタ形成領域を形成し、そのトランジスタ形成領域に表出するシリコン基板１ａ表面を酸化して、厚さ０．５〜１ｎｍのＳｉＯ２ 薄膜１ｂを形成する。このＳｉＯ２ 薄膜１ｂは、この上に堆積される非晶質高誘電体膜２とシリコン基板１ａとの反応により、その界面に不均一な厚さのＳｉＯ２ 層が形成されるのを防止するためのもので、その必要がなければ形成しなくてもよい。
【００２６】
次いで、図４（ｂ）を参照して、ＣＶＤ法（化学的気相堆積法）を用いて、シリコン基板１ａ上全面に厚さ４ｎｍの非晶質高誘電体膜２を堆積する。ＣＶＤ法は、基板温度を５００℃とし、Ｈｆ又はＺｒの原料ガスとＳｉＯ２ 又はＡｌ２ Ｏ３ の原料ガスとを混合して全圧が６５Ｐａになるように供給した。ここで、Ｈｆ又はＺｒの原料ガスのＳｉＯ２ 又はＡｌ２ Ｏ３ の原料ガスに対する混合比を、堆積が０．５ｎｍ進行するごとにＨｆ又はＺｒの組成比が５％増加するように堆積の進行とともに階段状に増加した。もちろん、原料ガスの混合比の他、組成比を変化する他の方法を用いても差し支えない。
【００２７】
図５は本発明の第一実施形態例組成分布図であり、非晶質高誘電体膜の組成分布を表している。上記のＣＶＤ法による非晶質高誘電体膜２の堆積の結果、図５を参照して、シリコン基板１ａの表面に形成されたＳｉＯ２ 薄膜１ｂ上に、ＨｆＯｘ 又はＺｒＯｘ とＳｉＯ２ 又はＡｌ２ Ｏ３ との混合酸化物からなる非晶質高誘電体膜２が形成された。なお、図５には、説明を簡単にするためＨｆＯｘ とＳｉＯ２ との混合酸化物のみ記載している。
【００２８】
高誘電率を有する金属酸化物の成分、例えばＨｆＯｘ は、図５中の実線（イ）を参照して、基板１との界面では６０モル％であり、基板１界面から離れるにつれ直線的に減少し、非晶質高誘電体膜の表面では２０モル％になった。他方、結晶化を抑制する酸化物、例えばＳｉＯ２ は、金属酸化物の分布とは逆に、４０モル％から８０モル％まで基板界面から離れるにつれ増加している。
【００２９】
次いで、図４（ｃ）を参照して、非晶質高誘電体膜２上にゲート電極３を形成し、ゲート電極３の外側に延在する非晶質高誘電体膜２及びＳｉＯ２ 薄膜１ｂをエッチングして除去する。次いで、ゲート電極３をマスクとするイオン注入により低濃度領域４ａを形成後、ゲート電極３の側壁にサイドウオール３ａを形成し、イオン注入により高濃度領域４ｂを形成する。
【００３０】
次いで、図４（ｄ）を参照して、ランプアニールにより１０００℃、１０秒間の活性化熱処理を行い、イオン注入された低濃度領域４ａ及び高濃度領域４ｂを活性化して活性化された低濃度領域５ａ及び高濃度領域５ｂからなるソース・ドレイン領域を形成する。
この工程により製造されたＭＯＳトランジスタのゲート絶縁膜（厚さ０．５ｎｍのＳｉＯ２ 薄膜１ｂと厚さ４ｎｍの非晶質高誘電体膜２からなる積層膜）は、高い実効誘電率を有するとともに、完全に非晶質相の状態を保持していた。
【００３１】
本発明の第二実施形態例は、第一実施形態例の非晶質高誘電体膜２の製造工程をスパッタ法に変えたものである。他の製造工程は第一実施形態例と同一である。
図１（ａ）を参照して、第一実施形態例と同様にして、シリコン基板１ａ表面にＳｉＯ２ 薄膜１ｂを形成する。次いで、図４（ｂ）を参照して、スパッタ法を用いて、シリコン基板１ａ上全面に厚さ５ｎｍの非晶質高誘電体膜２を堆積した。スパッタ条件は、基板温度を３００℃、Ａｒガス圧を１．０Ｐａ、堆積初期のスパッタ電力を３００Ｗとした。なお、Ａｒガスに酸化性ガスを混合することが堆積膜中の酸素量を増加するために好ましい。
【００３２】
ターゲットは、金属酸化物、例えばＨｆＯ２ 又はＺｒＯ２ の焼結板と、Ａｌ２ Ｏ３ の焼結板又はＳｉＯ２ の板を用いた。スパッタは、まずＨｆＯ２ 又はＺｒＯ２ の焼結板をターゲットとしてＨｆＯ２ 又はＺｒＯ２ を堆積した。次いで、ＨｆＯ２ 又はＺｒＯ２ と、Ａｌ２ Ｏ３ 又はＳｉＯ２ とを、同時に又は交互にスパッタして、金属酸化物とＡｌ２ Ｏ３ 又はＳｉＯ２ との混合酸化物からなる非晶質高誘電体膜２を堆積した。
【００３３】
スパッタ中は、堆積が１．０ｎｍ進行するごとにＨｆ又はＺｒの組成比が２０％減少するように、ＨｆＯ２ 又はＺｒＯ２ のスパッタ電力あるいはＡｌ２ Ｏ３ 又はＳｉＯ２ のスパッタ電力を、それぞれ調整した。
このスパッタ法による非晶質高誘電体膜の堆積の結果、シリコン基板１ａの表面に形成されたＳｉＯ２ 薄膜１ｂ上に、ＨｆＯｘ 又はＺｒＯｘ とＳｉＯ２ 又はＡｌ２ Ｏ３ との混合酸化物からなる非晶質高誘電体膜２が形成された。
【００３４】
高誘電率を有する金属酸化物の成分、例えばＨｆＯｘ は、基板１との界面では１００モル％であり、基板１界面から離れるにつれ直線的に減少し、非晶質高誘電体膜の表面では０モル％になった。他方、結晶化を抑制する酸化物、例えばＳｉＯ２ は、金属酸化物の分布とは逆に、０モル％から１００モル％まで基板界面から離れるにつれ増加している。
【００３５】
次いで、第一実施形態例と同様の工程でＭＯＳトランジスタを制作した。このＭＯＳトランジスタのゲート絶縁膜は、非晶質相の状態を完全に保持していた。
上述した本明細書には、以下の付記記載の発明が含まれている。
（付記１）基板上に形成された非晶質高誘電体膜を有する半導体装置において、
該非晶質高誘電体膜は、高誘電率を有する金属酸化物と、非晶質相の結晶化温度が該金属酸化物より高温の絶縁性酸化物とを含有する混合酸化物からなり、
該非晶質高誘電体膜中の膜厚方向の組成分布は、該金属酸化物の該絶縁性酸化物に対する組成比が該基板から離れるにつれ小さくなることを特徴とする半導体装置。
【００３６】
（付記２）基板上に形成された非晶質高誘電体膜を有する半導体装置において、
該非晶質高誘電体膜は、高誘電率を有する金属酸化物と、酸化シリコン又は酸化アルミニウムとを含有する混合酸化物からなり、
該非晶質高誘電体膜中の膜厚方向の組成分布は、該金属酸化物の該酸化シリコン又は該酸化アルミニウムに対する組成比が該基板から離れるにつれ小さくなることを特徴とする半導体装置。
【００３７】
（付記３）該金属酸化物の組成比を、基板近傍では６０モル％以上とし、基板から最遠では２０％以下とした付記１又は２記載の半導体装置。
（付記４）該金属酸化物が、ＨｆＯｘ 、ＺｒＯｘ 、Ｔａ２ Ｏｘ 、ＴｉＯｘ 、Ｙ２ Ｏｘ 、Ｌａ２ Ｏｘ 若しくはＰｒ２ Ｏｘ 、又はこれらの混合酸化物からなる付記１、２又は３記載の半導体装置。
【００３８】
（付記５）該金属酸化物が、ＨｆＯｘ 、ＺｒＯｘ 若しくはＴｉＯｘ 、又はこれらの混合酸化物からなる付記１、２又は３記載の半導体装置。
（付記６）該非晶質高誘電体膜をゲート絶縁膜とする電界効果トランジスタを備えた付記１、２、３、４又は５記載の半導体装置。
（付記７）該基板は、シリコン基板と該シリコン基板の表面に形成されたＳｉＯ２ 薄膜とを有する付記１、２、３、４、５又は６記載の半導体装置。
【００３９】
（付記８）該基板は、シリコン基板からなる付記１、２、３、４、５、６又は７記載の半導体装置。
（付記９）基板上に、高誘電率を有する金属酸化物と、非晶質相の結晶化温度が該金属酸化物より高温の絶縁性酸化物とを含有する混合酸化物からなる非晶質高誘電体膜の堆積方法において、
該非晶質高誘電体膜中の該金属酸化物の該絶縁性酸化物に対する組成比が堆積の進行と共に小さくなるように該非晶質高誘電体膜の堆積条件を変化させることを特徴とする非晶質高誘電体膜の堆積方法。
【００４０】
（付記１０）該非晶質高誘電体膜の堆積は、ＣＶＤ法（化学的気相堆積法）を用いることを特徴とする付記９記載の非晶質高誘電体膜の堆積方法。
【００４１】
【発明の効果】
上述したように、本発明によれば結晶化しにくくかつ実効誘電率が高い誘電体膜を形成することができるので、ＭＯＳトランジスタ又はキャパシタの性能向上に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明の原理を説明する断面図
【図２】シミュレーション結果断面図（その１）
【図３】シミュレーション結果断面図（その２）
【図４】本発明の第一実施形態例断面工程図
【図５】本発明の第一実施形態例組成分布図
【符号の説明】
１ 基板
１ａ シリコン基板
１ｂ ＳｉＯ２ 薄膜
２ 非晶質高誘電体膜
３ ゲート電極
３ａ サイドウオール
４ イオン注入領域
４ａ，５ａ 低濃度領域
４ｂ，５ｂ 高濃度領域
５ ソース・ドレイン領域
６ フィールド酸化膜
２０ 金属酸化物層
２１ 結晶核
Claims (5)
- 基板上に形成された非晶質高誘電体膜を有する半導体装置において、
該非晶質高誘電体膜は、高誘電率を有する金属酸化物と、非晶質相の結晶化温度が該金属酸化物より高温の絶縁性酸化物とを含有する混合酸化物からなり、
該非晶質高誘電体膜中の膜厚方向の組成分布は、該金属酸化物の該絶縁性酸化物に対する組成比が該基板から離れるにつれ小さくなることを特徴とする半導体装置。 - 基板上に形成された非晶質高誘電体膜を有する半導体装置において、
該非晶質高誘電体膜は、高誘電率を有する金属酸化物と、酸化シリコン又は酸化アルミニウムとを含有する混合酸化物からなり、
該非晶質高誘電体膜中の膜厚方向の組成分布は、該金属酸化物の該酸化シリコン又は該酸化アルミニウムに対する組成比が該基板から離れるにつれ小さくなることを特徴とする半導体装置。 - 該金属酸化物の組成比を、基板近傍では６０モル％以上とし、基板から最遠では２０％以下とした請求項１又は２記載の半導体装置。
- 基板上に、高誘電率を有する金属酸化物と、非晶質相の結晶化温度が該金属酸化物より高温の絶縁性酸化物とを含有する混合酸化物からなる非晶質高誘電体膜の堆積方法において、
該非晶質高誘電体膜中の該金属酸化物の該絶縁性酸化物に対する組成比が堆積の進行と共に小さくなるように該非晶質高誘電体膜の堆積条件を変化させることを特徴とする非晶質高誘電体膜の堆積方法。 - 該非晶質高誘電体膜の堆積は、ＣＶＤ法（化学的気相堆積法）を用いることを特徴とする請求項４記載の非晶質高誘電体膜の堆積方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002193789A JP4075485B2 (ja) | 2002-07-02 | 2002-07-02 | 半導体装置および非晶質高誘電体膜の堆積方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002193789A JP4075485B2 (ja) | 2002-07-02 | 2002-07-02 | 半導体装置および非晶質高誘電体膜の堆積方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004039813A true JP2004039813A (ja) | 2004-02-05 |
| JP4075485B2 JP4075485B2 (ja) | 2008-04-16 |
Family
ID=31702669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002193789A Expired - Fee Related JP4075485B2 (ja) | 2002-07-02 | 2002-07-02 | 半導体装置および非晶質高誘電体膜の堆積方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4075485B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004214366A (ja) * | 2002-12-27 | 2004-07-29 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| JP2005244170A (ja) * | 2004-02-28 | 2005-09-08 | Samsung Electronics Co Ltd | 非晶質誘電体膜及びその製造方法 |
| US7030000B2 (en) | 2003-06-17 | 2006-04-18 | Nagoya University | Method for fabricating a metallic oxide of high dielectric constant, metallic oxide of high dielectric constant, gate insulating film and semiconductor element |
| WO2016152058A1 (ja) * | 2015-03-24 | 2016-09-29 | 株式会社デンソー | 半導体装置 |
| WO2016152059A1 (ja) * | 2015-03-24 | 2016-09-29 | 株式会社デンソー | 半導体装置 |
| US10181359B2 (en) | 2009-10-09 | 2019-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Shift register and display device |
-
2002
- 2002-07-02 JP JP2002193789A patent/JP4075485B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004214366A (ja) * | 2002-12-27 | 2004-07-29 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| US7030000B2 (en) | 2003-06-17 | 2006-04-18 | Nagoya University | Method for fabricating a metallic oxide of high dielectric constant, metallic oxide of high dielectric constant, gate insulating film and semiconductor element |
| JP2005244170A (ja) * | 2004-02-28 | 2005-09-08 | Samsung Electronics Co Ltd | 非晶質誘電体膜及びその製造方法 |
| US10181359B2 (en) | 2009-10-09 | 2019-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Shift register and display device |
| WO2016152058A1 (ja) * | 2015-03-24 | 2016-09-29 | 株式会社デンソー | 半導体装置 |
| WO2016152059A1 (ja) * | 2015-03-24 | 2016-09-29 | 株式会社デンソー | 半導体装置 |
| JP2016181617A (ja) * | 2015-03-24 | 2016-10-13 | 株式会社デンソー | 半導体装置 |
| JP2016181618A (ja) * | 2015-03-24 | 2016-10-13 | 株式会社デンソー | 半導体装置 |
| CN107431093A (zh) * | 2015-03-24 | 2017-12-01 | 丰田自动车株式会社 | 半导体装置 |
| US10128344B2 (en) | 2015-03-24 | 2018-11-13 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| US10290707B2 (en) | 2015-03-24 | 2019-05-14 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4075485B2 (ja) | 2008-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI240315B (en) | A method for making a semiconductor device having a high-K gate dielectric | |
| US6303481B2 (en) | Method for forming a gate insulating film for semiconductor devices | |
| US6407435B1 (en) | Multilayer dielectric stack and method | |
| KR101052587B1 (ko) | 유전체막 및 유전체막을 사용하는 반도체 디바이스 | |
| US20020001906A1 (en) | Method of manufacturing a gate in a semiconductor device | |
| TWI420601B (zh) | 製造一氮化閘極介電層之方法 | |
| KR20020001337A (ko) | 반도체 소자의 게이트산화막 형성 방법 | |
| KR20060099105A (ko) | 원자층 증착법에 의한 고유전막 형성 방법 및 고유전막을 갖는 반도체소자의 제조 방법 | |
| KR19990088522A (ko) | 모스실리콘소자및그제조방법 | |
| WO2010050292A1 (ja) | 誘電体膜ならびに半導体装置の製造方法、誘電体膜、および、記録媒体 | |
| JP2006216918A (ja) | 半導体素子の製造方法 | |
| JP2005317647A (ja) | 半導体装置及びその製造方法 | |
| KR20050031851A (ko) | 원자층 증착 공정을 이용한 물질 형성 방법, 이를 이용한박막 형성 방법 및 캐패시터의 제조 방법 | |
| JP4075485B2 (ja) | 半導体装置および非晶質高誘電体膜の堆積方法 | |
| JP2006049882A (ja) | 原子層の積層方法、これを用いたゲート構造物の製造方法、及びキャパシタの製造方法 | |
| JP5050351B2 (ja) | 半導体装置の製造方法 | |
| JP5197986B2 (ja) | 半導体装置の製造装置 | |
| JP3540234B2 (ja) | 半導体装置の製造方法 | |
| JP4691873B2 (ja) | 半導体装置およびその製造方法 | |
| JP3696196B2 (ja) | 半導体装置 | |
| KR100351254B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR20050106250A (ko) | 플라즈마를 이용한 다결정 박막 트랜지스터의 제조 방법 | |
| JP2004241612A (ja) | 半導体装置及びその製造方法 | |
| JP4602214B2 (ja) | 半導体装置およびその製造方法 | |
| KR100678626B1 (ko) | 미세 전자 소자의 다층 유전체막 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040610 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040610 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050615 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080121 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140208 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |