JP2004021782A - Reverse overcurrent preventive circuit - Google Patents
Reverse overcurrent preventive circuit Download PDFInfo
- Publication number
- JP2004021782A JP2004021782A JP2002178229A JP2002178229A JP2004021782A JP 2004021782 A JP2004021782 A JP 2004021782A JP 2002178229 A JP2002178229 A JP 2002178229A JP 2002178229 A JP2002178229 A JP 2002178229A JP 2004021782 A JP2004021782 A JP 2004021782A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- channel mos
- output voltage
- power supply
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、ボルテージレギュレータなどの半導体装置に適用される逆過電流防止回路に関し、特に定電圧電源回路よりも高い電圧を供給する他の電源回路との組み合わせ時の問題点を解決するための逆過電流防止回路に関するものである。
【0002】
【従来の技術】
充電式シェーバーで、ACアダプタを用い商用電源での使用ができるものを使用する定電圧電源回路を例にとって説明する。定電圧電源回路とACアダプターとは出力がシェーバー内でショートして、どちらかを使用するようになっているが、ACアダプタが選択された場合、この定電圧電源回路にACアダプタから流れる電流を防止する逆流保護ダイオードを接続する必要があった。この場合、定電圧電源回路の出力ドライバに、バルクーソース間をショートしたトランジスタを接続していた。使用するトランジスタは、バイポーラ型ではなく、MOS型のトランジスタを必要とされていたので、メーカに手間をとらせていた。
【0003】
図5は、従来における定電圧電源回路の出力電圧制御用のPチャネルMOSトランジスタの断面構造図である。
Pウェル22上の基板(Nウェル)21内に、P+領域18、P+領域19、およびN+領域20を設ける。P+領域18をドレイン電極15、P+領域19とN+領域20をソース電極16、P+領域18とP+領域19をゲート電極14、N+領域20を基板電極17とし、ここではソース電極16と基板電極17に入力端子電圧11が、ドレイン電極15に出力端子電圧13が、ゲート電極14に出力電圧制御電圧12が、それぞれ印加される。
【0004】
出力電圧13より入力電圧11の方が高い通常動作では、トランジスタのソース電極(P+)16および基板電極(N+)17には、入力電圧11が与えられる。Nウェル21には、基板電極(N+)20と共通となり、入力電圧11が与えられる。ドレイン電極15は、ゲート電極14で制御された出力電圧を出力する(Vin>Vout)。
【0005】
多電源で使用するようなアプリケーションでは、定電圧電源の出力電圧端子13を他の電源回路の出力電圧とショートとして使用される場合がある。この時、出力電圧端子(Vout)13に対して外部より強制的に入力電圧11より高い電圧が与えられると、ドレイン電極(P+)15のP型領域18に対してNウェル21および基板電極(N+)17はN型領域となっており、ダイオードの順方向特性を示す。従って、この定電圧電源回路の出力端子13より入力端子11に向って順方向の過電流が流れてしまい、メタル配線の電流容量をオーバーするなどして破壊してしまうおそれがある(Vin<Vout)。
【0006】
図6は、従来における外付けの逆流保護ダイオードを付加する場合の概略図である。
図5において、逆過電圧により逆流電流が予想される場合には、通常、図6に示すような外付けの逆流保護ダイオード30を付加することがある。
すなわち、入力電圧27と出力電圧28を与えられる定電圧電源回路25と、ACアダプター等の他電源回路26とが並列に接続されたアプリケーション29においては、定電圧電源25の出力電圧28よりも高い電圧がACアダプター等の他電源回路26から与えられると、定電圧電源回路25の出力電圧28から入力電圧27に向って逆電流が流れてしまうので、これを防止するために、逆流保護ダイオード30の付加が必要となる。
【0007】
【発明が解決しようとする課題】
このように、従来の定電圧電源回路(ボルテージレギュレータ)においては、定電圧電源回路を多電源で使用するようなアプリケーションでは、定電圧電源回路の出力電圧端子より高い電圧が強制的に他の電源から与えられることがあった。そのために、逆流保護ダイオードを接続する必要があった。
【0008】
そこで、本発明の目的は、このような従来の課題を解決し、定電圧電源回路に与えられる入力電圧よりも高い電圧が定電圧電源回路の出力電圧端子に与えられたとしても、過電流が回路内に流れ込まないような過電流制限回路を設けることで、逆過電流による破壊等を防止することが可能な逆過電流防止回路を提供することにある。
【0009】
【課題を解決するための手段】
上記目的を達成するため、本発明の逆過電流防止回路は、定電圧電源回路の出力ドライバにバルクードレイン間をショートしたトランジスタを接続することで、定電圧電源回路のVinとVoutの電位の大きい方を選択して、ドライバのバルク電位をそれにするようにしている。すなわち、このような構造にすることで、出力トランジスタの逆耐圧を保持し、出力トランジスタを保護することが可能となる。
【0010】
【発明の実施の形態】
以下、本発明の実施形態を、図面により詳細に説明する。
図1は、本発明が適用されるMOSトランジスタを用いた定電圧電源回路の回路構成図である。
定電圧電源回路の入力電圧(Vin)31、出力電圧(Vout)32、グランド(GND)34、定電圧回路(VREF)33、定電流回路(I1)、PチャネルMOSトランジスタM1,M2,M5、NチャネルMOSトランジスタM3,M4、出力電圧値を決めるための抵抗R1,R2から構成されている。
定電圧回路33と定電流回路I1とPチャネルMOSトランジスタM1,M2とNチャネルMOSトランジスタM3,M4により、誤差増幅器を構成している。また、PチャネルMOSトランジスタM5は、出力制御用のトランジスタである。
【0011】
図1において、入力電圧31より出力電圧32の方が高い場合、出力電圧であるPチャネルMOSトランジスタM5のドレイン端子はP型領域であり、N型領域であるNウェル基板を通してN型領域の基板電極(Vin)および入力端子に向ってダイオードの順方向電流が流れてしまう。すなわち、PチャネルMOSトランジスタM5は、図5に示すような構造であり、ドレイン電極15はP+領域18であり、N型領域のNウェル基板21を通してN+領域20と入力端子11に向って順方向電流が流れることになる。
【0012】
図2は、本発明の第1の実施例を示すMOSトランジスタを使用した定電圧電源回路の回路構成図である。
図1における逆過電流を回避するためには、基板電極とPチャネルMOSトランジスタM5のソース電極を電気的に分離する必要がある。そのため、図2に示すようなPチャネルMOSトランジスタM8を追加した構成を採用する。
PチャネルMOSトランジスタM8のソース電位は入力電圧(Vin)41、ゲート電圧は出力電圧(Vout)42となっている。ドレインと基板は接続されている。すなわち、M8のドレイン電極はゲート電流の下流の基板で接続されている。
【0013】
図2において、通常時、すなわちVin>Voutの時には、PチャネルMOSトランジスタM8のドレインと基板の電位はVinと等しくなる。すなわち、M8のソース電位がVinであるため、図5に示すように、ゲート電極14にそれほど大きな電圧が印加されないときには、ソース電極16からドレイン電極15に電子流は流れず、かつドレイン電極15と基板21は同電位であるからである。
【0014】
一方、逆流時、すなわちVin<Voutの時には、PチャネルMOSトランジスタM8のドレインと基板をPチャネルMOSトランジスタM5の基板と接続しているため、PチャネルMOSトランジスタM5のドレインを介してPチャネルMOSトランジスタM8のドレインと基板の電位はVoutとなる。また、PチャネルMOSトランジスタM5のソース電位は、入力電圧(Vin)41である。従って、Vin<Voutの時にPチャネルMOSトランジスタM5の基板電極とPチャネルMOSトランジスタM5のソース電極を電気的に分離でき、その結果、ドレイン端子のP型領域からN型領域であるNウェル基板を通してN型領域の基板電極(Vin)41および入力端子に向かってダイオードの順方向電流が流れてしまうことを防止することができる。
【0015】
この時の限界電圧(Vout−Vin)は、PチャネルMOSトランジスタM5のソース端子のP型とNウェル基板のN型との接合耐圧で決まる。
しかしながら、Vin<Voutの時にPチャネルMOSトランジスタM5の基板電位をVout42として、ソース電位と分離することで、PチャネルMOSトランジスタM5のソースとドレインの機能の逆転が起こり、PチャネルMOSトランジスタM5がトランジスタとしてONしてしまい、電流がVout42からVin41に向かって流れてしまう。これを防ぐためには、PチャネルMOSトランジスタM5のゲート電位をVout42にしておく必要がある。
【0016】
図3は、本発明の第3の実施例を示すMOSトランジスタを使用した定電圧電源回路の回路構成図である。
図2において、PチャネルMOSトランジスタM5のソースとドレインの機能の逆転が起こるのを防止するために、図3では、PチャネルMOSトランジスタM7を新たに設ける。
すなわち、図3に示すように、PチャネルMOSトランジスタM7は、ゲートをVin51とし、ソースをPチャネルMOSトランジスタM5のゲート、ドレインをVout52、基板をPチャネルMOSトランジスタM8の基板に、それぞれ接続している。
Vin<Voutの時、PチャネルMOSトランジスタM8の基板電位、すなわち、PチャネルMOSトランジスタM7の基板はVout52の電位となっている。
【0017】
従って、PチャネルMOSトランジスタM7により、PチャネルMOSトランジスタM5のゲート電位はVout52になり、PチャネルMOSトランジスタM5はトランジスタとしてはOFFしており、PチャネルMOSトランジスタM5の逆流電流は流れない。
しかしながら、Vin<Voutの時、PチャネルMOSトランジスタM5のゲート電位をVout52にすることにより、PチャネルMOSトランジスタM5のゲートと接続されているPチャネルMOSトランジスタM1にも、PチャネルMOSトランジスタM5と同様に、ドレインのP型領域からN型領域であるNウェル基板および基板電極に向かってダイオードの順方向電流が流れてしまう。
【0018】
図4は、本発明の第4の実施例を示すMOSトランジスタを使用した定電圧電源回路の回路構成図である。
図3において、PチャネルMOSトランジスタM1にも、PチャネルMOSトランジスタM5と同様に、ドレインのP型領域からN型領域であるNウェル基板および基板電極に向かってダイオードの順方向電流が流れるので、これを防止する必要がある。
【0019】
本実施例では、図4に示すように、PチャネルMOSトランジスタM5と同様に、PチャネルMOSトランジスタM1の基板をPチャネルMOSトランジスタM8の基板に接続する。また、PチャネルMOSトランジスタM1のゲートもPチャネルMOSトランジスタM5と同様にVout62にしておく必要があるため、ゲートをVin61とし、ソースをPチャネルMOSトランジスタM1のゲート、ドレインをPチャネルMOSトランジスタM5のゲート、基板をPチャネルMOSトランジスタM8の基板に接続したPチャネルMOSトランジスタM6を追加する。
【0020】
Vin<Voutの時、PチャネルMOSトランジスタM8の基板電位、すなわちPチャネルMOSトランジスタM6の基板電位は、Vout62の電位となっている。このため、PチャネルMOSトランジスタM6によりPチャネルMOSトランジスタM1のゲート電位はVout62になり、PチャネルMOSトランジスタM1はトランジスタとしてはOFFしており、PチャネルMOSトランジスタM1の逆流電流は流れない。
【0021】
PチャネルMOSトランジスタM1のゲートと、PチャネルMOSトランジスタM2のゲート、およびドレインは接続されている。PチャネルMOSトランジスタM1と同様にPチャネルMOSトランジスタM2のドレインのP型領域からN型領域であるNウェル基板および基板電極に向かってダイオードの順方向電流が流れてしまう。従って、図4に示すように、PチャネルMOSトランジスタM1と同様に、PチャネルMOSトランジスタM2の基板は、PチャネルMOSトランジスタM8の基板に接続する。
【0022】
以上のように、PチャネルMOSトランジスタM6,M7,M8を追加することにより、Vin<Voutの時において、Vout端子からのVin端子への逆過電流は流れない。
なお、Vin>Voutの時においても、PチャネルMOSトランジスタM6,M7のゲートはVinに接続され、かつ基板電位はPチャネルMOSトランジスタM8であり、そのPチャネルMOSトランジスタM8はドレインおよび基板電位がVinとなっているため、PチャネルMOSトランジスタM6,M7はトランジスタとしてはOFFしており、通常のレギュレーション動作には影響しない。
【0023】
【発明の効果】
以上説明したように、本発明によれば、PチャネルMOSトランジスタを出力電圧制御用として用いる定電圧電源回路においては、定電圧電源回路に与えられる入力電圧より高い電圧が定電圧電源回路の出力電圧端子に外部より強制的に与えられたとしても、過電流が回路内に流れ込まないような過電流制限回路を備えたため、回路内で定められたPN接合の逆方向耐圧までの電圧が出力端子と入力端子間にかかったとしても、逆過電流による破壊等を防止することができる。
その結果、多電源で使用するようにアプリケーションで、定電圧電源の出力電圧端子を他の電源回路の出力電圧とショートとして使用される場合などに極めて有効である。
【図面の簡単な説明】
【図1】本発明が適用されるMOSトランジスタを用いた定電圧電源回路の回路構成図である。
【図2】本発明の第1の実施例を示すMOSトランジスタを用いた定電圧電源回路の回路構成図である。
【図3】本発明の第2の実施例を示すMOSトランジスタを用いた定電圧電源回路の回路構成図である。
【図4】本発明の第3の実施例を示すMOSトランジスタを用いた定電圧電源回路の回路構成図である。
【図5】従来におけるMOSトランジスタを用いた定電圧電源回路の断面構造図である。
【図6】従来におけるMOSトランジスタを用いた定電圧電源回路に逆流保護ダイオードを接続した構成図である。
【符号の説明】
31,41,51,61…入力電圧(Vin)、
32,42,52,62…出力電圧(Vout)、
33,43,53,63…定電圧回路(VREF)、
34,44,54,64…グランド(GND)、
I1…定電流回路、R1,R2…抵抗、
M1,M2…PチャネルMOSトランジスタ、
M3,M4…NチャネルMOSトランジスタ、
M5…定電圧電源回路の出力ドライバ、
M6,M7,M8…追加されたPチャネルMOSトランジスタ、
11…入力端子電圧、12…出力電圧制御電圧、
13…出力端子電圧、14…ゲード電極、15…ドレイン電極、
16…ソース電極、17…基板電極、18,19…P+領域、
20…N+領域、21…Nウェル(基板)、22…Pウェル、
27…入力電圧、25…定電圧電源回路、28…出力電圧、
26…ACアダプター等の他電源回路、29…アプリケーション、
30…逆流保護ダイオード。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a reverse overcurrent prevention circuit applied to a semiconductor device such as a voltage regulator, and particularly to a reverse overcurrent prevention circuit for solving a problem when combined with another power supply circuit that supplies a higher voltage than a constant voltage power supply circuit. The present invention relates to an overcurrent prevention circuit.
[0002]
[Prior art]
A constant-voltage power supply circuit using a rechargeable shaver that can be used with a commercial power supply using an AC adapter will be described as an example. The output is short-circuited in the shaver between the constant-voltage power supply circuit and the AC adapter, and either one is used. When the AC adapter is selected, the current flowing from the AC adapter is supplied to this constant-voltage power supply circuit. It was necessary to connect a backflow protection diode to prevent it. In this case, a transistor having a short circuit between the bulk and the source is connected to the output driver of the constant voltage power supply circuit. A transistor to be used is required to be a MOS transistor instead of a bipolar transistor, so that the maker has to take time.
[0003]
FIG. 5 is a sectional view of a conventional P-channel MOS transistor for controlling an output voltage of a constant voltage power supply circuit.
In a substrate (N well) 21 on a
[0004]
In a normal operation in which the
[0005]
In an application using multiple power supplies, the
[0006]
FIG. 6 is a schematic view of a case where an externally attached reverse current protection diode is added in the related art.
In FIG. 5, when a reverse current is expected due to a reverse overvoltage, an external reverse
That is, in an
[0007]
[Problems to be solved by the invention]
As described above, in an application in which a conventional constant voltage power supply circuit (voltage regulator) uses a constant voltage power supply circuit with multiple power supplies, a voltage higher than the output voltage terminal of the constant voltage power supply circuit is forcibly applied to another power supply. Was sometimes given by Therefore, it was necessary to connect a backflow protection diode.
[0008]
Therefore, an object of the present invention is to solve such a conventional problem, and even if a voltage higher than the input voltage supplied to the constant voltage power supply circuit is supplied to the output voltage terminal of the constant voltage power supply circuit, an overcurrent occurs. An object of the present invention is to provide a reverse overcurrent prevention circuit capable of preventing a breakdown or the like due to a reverse overcurrent by providing an overcurrent limiting circuit that does not flow into the circuit.
[0009]
[Means for Solving the Problems]
In order to achieve the above object, the reverse overcurrent prevention circuit according to the present invention comprises connecting a transistor whose bulk-drain is short-circuited to the output driver of the constant voltage power supply circuit, thereby reducing the potential of Vin and Vout of the constant voltage power supply circuit. The larger one is selected so that the bulk potential of the driver is the same. That is, with such a structure, the reverse breakdown voltage of the output transistor can be maintained and the output transistor can be protected.
[0010]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 is a circuit configuration diagram of a constant voltage power supply circuit using a MOS transistor to which the present invention is applied.
Input voltage (Vin) 31, output voltage (Vout) 32, ground (GND) 34, constant voltage circuit (VREF) 33, constant current circuit (I1), P-channel MOS transistors M1, M2, M5, It comprises N-channel MOS transistors M3 and M4 and resistors R1 and R2 for determining an output voltage value.
An error amplifier is formed by the
[0011]
In FIG. 1, when the
[0012]
FIG. 2 is a circuit diagram of a constant voltage power supply circuit using MOS transistors according to the first embodiment of the present invention.
In order to avoid the reverse overcurrent in FIG. 1, it is necessary to electrically separate the substrate electrode from the source electrode of the P-channel MOS transistor M5. Therefore, a configuration in which a P-channel MOS transistor M8 is added as shown in FIG. 2 is employed.
The source potential of the P-channel MOS transistor M8 is the input voltage (Vin) 41, and the gate voltage is the output voltage (Vout) 42. The drain and the substrate are connected. That is, the drain electrode of M8 is connected at the substrate downstream of the gate current.
[0013]
In FIG. 2, at normal time, that is, when Vin> Vout, the potential of the drain of the P-channel MOS transistor M8 and the substrate becomes equal to Vin. That is, since the source potential of M8 is Vin, as shown in FIG. 5, when a very large voltage is not applied to the
[0014]
On the other hand, at the time of reverse flow, that is, when Vin <Vout, the drain and the substrate of the P-channel MOS transistor M8 are connected to the substrate of the P-channel MOS transistor M5. The potential of the drain of M8 and the substrate becomes Vout. The source potential of the P-channel MOS transistor M5 is the input voltage (Vin) 41. Therefore, when Vin <Vout, the substrate electrode of the P-channel MOS transistor M5 and the source electrode of the P-channel MOS transistor M5 can be electrically separated from each other. As a result, the drain electrode passes through the N-well substrate, which is the N-type region, from the P-type region of the drain terminal. It is possible to prevent a forward current of the diode from flowing toward the substrate electrode (Vin) 41 and the input terminal in the N-type region.
[0015]
The limit voltage (Vout−Vin) at this time is determined by the junction breakdown voltage between the P-type of the source terminal of the P-channel MOS transistor M5 and the N-type of the N-well substrate.
However, when Vin <Vout, the substrate potential of the P-channel MOS transistor M5 is set to Vout42 and is separated from the source potential, so that the functions of the source and the drain of the P-channel MOS transistor M5 are reversed, and the P-channel MOS transistor M5 is turned off. And the current flows from
[0016]
FIG. 3 is a circuit diagram of a constant voltage power supply circuit using MOS transistors according to a third embodiment of the present invention.
In FIG. 2, a P-channel MOS transistor M7 is newly provided in FIG. 3 to prevent the function of the source and the drain of the P-channel MOS transistor M5 from being reversed.
That is, as shown in FIG. 3, the P-channel MOS transistor M7 has a gate connected to Vin51, a source connected to the gate of the P-channel MOS transistor M5, a drain connected to Vout52, and a substrate connected to the substrate of the P-channel MOS transistor M8. I have.
When Vin <Vout, the substrate potential of the P-channel MOS transistor M8, that is, the substrate of the P-channel MOS transistor M7 has the potential of Vout52.
[0017]
Therefore, the gate potential of the P-channel MOS transistor M5 becomes Vout52 by the P-channel MOS transistor M7, the P-channel MOS transistor M5 is turned off as a transistor, and the reverse current of the P-channel MOS transistor M5 does not flow.
However, when Vin <Vout, the gate potential of the P-channel MOS transistor M5 is set to Vout52, so that the P-channel MOS transistor M1 connected to the gate of the P-channel MOS transistor M5 has the same configuration as the P-channel MOS transistor M5. Then, a forward current of the diode flows from the drain P-type region toward the N-well substrate and the substrate electrode as the N-type region.
[0018]
FIG. 4 is a circuit diagram of a constant voltage power supply circuit using MOS transistors according to a fourth embodiment of the present invention.
In FIG. 3, a forward current of the diode flows from the P-type drain region to the N-well substrate and the substrate electrode, which is the N-type region, in the P-channel MOS transistor M1 as in the P-channel MOS transistor M5. It is necessary to prevent this.
[0019]
In this embodiment, as shown in FIG. 4, similarly to the P-channel MOS transistor M5, the substrate of the P-channel MOS transistor M1 is connected to the substrate of the P-channel MOS transistor M8. Since the gate of the P-channel MOS transistor M1 also needs to be set to Vout62 in the same manner as the P-channel MOS transistor M5, the gate is set to Vin61, the source is the gate of the P-channel MOS transistor M1, and the drain is the P-channel MOS transistor M5. A P-channel MOS transistor M6 having a gate and a substrate connected to the substrate of the P-channel MOS transistor M8 is added.
[0020]
When Vin <Vout, the substrate potential of the P-channel MOS transistor M8, that is, the substrate potential of the P-channel MOS transistor M6 is the potential of Vout62. Therefore, the gate potential of the P-channel MOS transistor M1 becomes Vout62 by the P-channel MOS transistor M6, the P-channel MOS transistor M1 is turned off as a transistor, and the reverse current of the P-channel MOS transistor M1 does not flow.
[0021]
The gate of P-channel MOS transistor M1 is connected to the gate and drain of P-channel MOS transistor M2. As with the P-channel MOS transistor M1, a forward current of the diode flows from the P-type region at the drain of the P-channel MOS transistor M2 toward the N-well substrate and the substrate electrode, which are the N-type regions. Therefore, as shown in FIG. 4, similarly to the P-channel MOS transistor M1, the substrate of the P-channel MOS transistor M2 is connected to the substrate of the P-channel MOS transistor M8.
[0022]
As described above, by adding the P-channel MOS transistors M6, M7, and M8, no reverse overcurrent flows from the Vout terminal to the Vin terminal when Vin <Vout.
Even when Vin> Vout, the gates of P-channel MOS transistors M6 and M7 are connected to Vin, and the substrate potential is P-channel MOS transistor M8. P-channel MOS transistor M8 has a drain and a substrate potential of Vin. Therefore, the P-channel MOS transistors M6 and M7 are OFF as transistors, and do not affect the normal regulation operation.
[0023]
【The invention's effect】
As described above, according to the present invention, in a constant voltage power supply circuit using a P-channel MOS transistor for output voltage control, a voltage higher than an input voltage applied to the constant voltage power supply circuit is output from the constant voltage power supply circuit. An overcurrent limiting circuit is provided to prevent overcurrent from flowing into the circuit even if it is forcibly applied to the terminal, so that the voltage up to the reverse breakdown voltage of the PN junction specified in the circuit is connected to the output terminal. Even if the voltage is applied between the input terminals, it is possible to prevent a breakdown or the like due to a reverse overcurrent.
As a result, the present invention is extremely effective when the output voltage terminal of the constant voltage power supply is used as a short circuit with the output voltage of another power supply circuit in an application such as use with multiple power supplies.
[Brief description of the drawings]
FIG. 1 is a circuit configuration diagram of a constant voltage power supply circuit using a MOS transistor to which the present invention is applied.
FIG. 2 is a circuit diagram of a constant voltage power supply circuit using MOS transistors according to a first embodiment of the present invention.
FIG. 3 is a circuit configuration diagram of a constant voltage power supply circuit using MOS transistors according to a second embodiment of the present invention.
FIG. 4 is a circuit configuration diagram of a constant voltage power supply circuit using MOS transistors according to a third embodiment of the present invention.
FIG. 5 is a sectional structural view of a conventional constant voltage power supply circuit using MOS transistors.
FIG. 6 is a configuration diagram in which a backflow protection diode is connected to a conventional constant voltage power supply circuit using MOS transistors.
[Explanation of symbols]
31, 41, 51, 61 ... input voltage (Vin),
32, 42, 52, 62 ... output voltage (Vout),
33, 43, 53, 63 ... constant voltage circuit (VREF),
34, 44, 54, 64 ... ground (GND),
I1: constant current circuit, R1, R2: resistor,
M1, M2 ... P-channel MOS transistors,
M3, M4 ... N-channel MOS transistors,
M5: output driver of constant voltage power supply circuit,
M6, M7, M8 ... additional P-channel MOS transistors,
11: input terminal voltage, 12: output voltage control voltage,
13: output terminal voltage, 14: gate electrode, 15: drain electrode,
16 ... source electrode, 17 ... substrate electrode, 18, 19 ... P + region,
20 ... N + region, 21 ... N well (substrate), 22 ... P well,
27: input voltage, 25: constant voltage power supply circuit, 28: output voltage,
26 ... Other power supply circuit such as AC adapter, 29 ... Application,
30 ... Backflow protection diode.
Claims (5)
該定電圧電源回路に与えられる入力電圧より高い電圧が出力電圧に外部より強制的に印加された場合、該出力電圧制御用のMOSトランジスタの基板電極とソース電極を電気的に分離して、該定電圧電源回路内に過電流が流れ込まないようにする過電流制限回路を設けたことを特徴とする逆過電流防止回路。In a reverse overcurrent prevention circuit of a constant voltage power supply circuit using a MOS transistor for output voltage control,
When a voltage higher than the input voltage applied to the constant voltage power supply circuit is forcibly applied to the output voltage from the outside, the substrate electrode and the source electrode of the output voltage control MOS transistor are electrically separated from each other, A reverse overcurrent prevention circuit comprising an overcurrent limiting circuit for preventing overcurrent from flowing into the constant voltage power supply circuit.
該出力電圧制御用のMOSトランジスタに、該MOSトランジスタのバルク−ドレイン間をショートしたトランジスタを接続し、
該トランジスタにより該定電圧電源回路の入力電圧と出力電圧の電位の大きい方を選択して、該出力電圧制御用のMOSトランジスタのバルク電位を選択した電位にすることで、該出力電圧制御用のMOSトランジスタの逆耐圧を保つことを特徴とする逆過電流防止回路。In a reverse overcurrent prevention circuit of a constant voltage power supply circuit using a MOS transistor for output voltage control,
Connecting a short-circuited transistor between the bulk and drain of the MOS transistor to the output voltage control MOS transistor;
By selecting the larger of the input voltage and the output voltage of the constant voltage power supply circuit by the transistor and setting the bulk potential of the output voltage control MOS transistor to the selected potential, the output voltage control A reverse overcurrent prevention circuit characterized by maintaining a reverse breakdown voltage of a MOS transistor.
該出力電圧制御用のPチャネルMOSトランジスタの基板に接続されたドレイン電極と、該定電圧電源回路の入力電圧に接続されたソース電極と、該定電圧電源回路の出力電圧に接続されたゲート電極とを備えたPチャネルMOSトランジスタを設け、
該定電圧電源回路に与えられる入力電圧より高い電圧が出力電圧に外部より強制的に印加された場合に、過電流が回路内に流れ込まないようにしたことを特徴とする逆過電流防止回路。In a reverse overcurrent prevention circuit of a constant voltage power supply circuit using a P-channel MOS transistor for output voltage control,
A drain electrode connected to the substrate of the P-channel MOS transistor for controlling the output voltage, a source electrode connected to the input voltage of the constant voltage power supply circuit, and a gate electrode connected to the output voltage of the constant voltage power supply circuit A P-channel MOS transistor having
A reverse overcurrent prevention circuit, wherein an overcurrent is prevented from flowing into the circuit when a voltage higher than the input voltage applied to the constant voltage power supply circuit is forcibly applied to the output voltage from the outside.
該出力電圧制御用のPチャネルMOSトランジスタおよび該誤差増幅用のPチャネルMOSトランジスタの基板に接続されたドレイン電極と、該定電圧電源回路の入力電圧に接続されたソース電極と、該定電圧電源回路の出力電圧に接続されたゲート電極とを備えた複数のPチャネルMOSトランジスタを設け、
該定電圧電源回路に与えられる入力電圧より高い電圧が出力電圧に外部より強制的に印加された場合に、過電流が該出力電圧制御用および該誤差増幅用のPチャネルMOSトランジスタ内に流れ込まないようにしたことを特徴とする逆過電流防止回路。In a reverse overcurrent prevention circuit of a constant voltage power supply circuit using a P-channel MOS transistor as an error amplifier and an output voltage controller,
A drain electrode connected to the substrate of the output voltage control P-channel MOS transistor and the error amplification P-channel MOS transistor; a source electrode connected to the input voltage of the constant voltage power supply circuit; A plurality of P-channel MOS transistors having a gate electrode connected to the output voltage of the circuit;
When a voltage higher than the input voltage applied to the constant voltage power supply circuit is forcibly applied to the output voltage from the outside, an overcurrent does not flow into the output voltage control and error amplification P-channel MOS transistors. A reverse overcurrent prevention circuit, characterized in that:
前記新設のPチャネルMOSトランジスタのドレイン電極と基板を出力電圧制御用PチャネルMOSトランジスタの基板と接続しているため、
前記入力電圧>出力電圧の時は、該新設のPチャネルMOSトランジスタのドレイン電極と基板の電位は該入力電位と等しく、
前記入力電圧<出力電圧の時は、該出力電圧制御用PチャネルMOSトランジスタのドレイン電極を介して該新設のPチャネルMOSトランジスタのドレイン電極と基板の電位は該出力電位と等しくなることを特徴とする逆過電流防止回路。The reverse overcurrent prevention circuit according to claim 2 or 3,
Since the drain electrode and substrate of the new P-channel MOS transistor are connected to the substrate of the P-channel MOS transistor for output voltage control,
When the input voltage> the output voltage, the potential of the drain electrode of the newly provided P-channel MOS transistor and the potential of the substrate are equal to the input potential;
When the input voltage is smaller than the output voltage, the potential of the drain electrode of the newly provided P-channel MOS transistor and the potential of the substrate via the drain electrode of the output voltage controlling P-channel MOS transistor are equal to the output potential. Reverse overcurrent protection circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002178229A JP4072755B2 (en) | 2002-06-19 | 2002-06-19 | Reverse overcurrent protection circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002178229A JP4072755B2 (en) | 2002-06-19 | 2002-06-19 | Reverse overcurrent protection circuit |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007305215A Division JP4671364B2 (en) | 2007-11-27 | 2007-11-27 | Reverse overcurrent protection circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004021782A true JP2004021782A (en) | 2004-01-22 |
JP4072755B2 JP4072755B2 (en) | 2008-04-09 |
Family
ID=31176019
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002178229A Expired - Fee Related JP4072755B2 (en) | 2002-06-19 | 2002-06-19 | Reverse overcurrent protection circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4072755B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006009268A1 (en) * | 2004-07-20 | 2006-01-26 | Ricoh Company, Ltd. | Switching regulator, power supply circuit and secondary cell charging circuit including the same |
JP2006228027A (en) * | 2005-02-18 | 2006-08-31 | Mitsumi Electric Co Ltd | Power source device and power source control method |
JP2007316954A (en) * | 2006-05-25 | 2007-12-06 | Mitsumi Electric Co Ltd | Power supply device |
JP2008021166A (en) * | 2006-07-13 | 2008-01-31 | Ricoh Co Ltd | Voltage regulator |
-
2002
- 2002-06-19 JP JP2002178229A patent/JP4072755B2/en not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006009268A1 (en) * | 2004-07-20 | 2006-01-26 | Ricoh Company, Ltd. | Switching regulator, power supply circuit and secondary cell charging circuit including the same |
KR100749510B1 (en) * | 2004-07-20 | 2007-08-17 | 가부시키가이샤 리코 | Switching regulator, power supply circuit and secondary cell charging circuit including the same |
US7319311B2 (en) | 2004-07-20 | 2008-01-15 | Ricoh Company, Ltd. | Step down switching regulator with the substrate of the switching transistor selectively connected to either its drain or source |
US7482796B2 (en) | 2004-07-20 | 2009-01-27 | Ricoh Company, Ltd | Switching regulator, power supply circuit and secondary cell charging circuit including the same |
JP2006228027A (en) * | 2005-02-18 | 2006-08-31 | Mitsumi Electric Co Ltd | Power source device and power source control method |
JP4591110B2 (en) * | 2005-02-18 | 2010-12-01 | ミツミ電機株式会社 | Power supply device and power supply control method |
JP2007316954A (en) * | 2006-05-25 | 2007-12-06 | Mitsumi Electric Co Ltd | Power supply device |
JP2008021166A (en) * | 2006-07-13 | 2008-01-31 | Ricoh Co Ltd | Voltage regulator |
Also Published As
Publication number | Publication date |
---|---|
JP4072755B2 (en) | 2008-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7488438B2 (en) | Current sensing and control for transistor power switches. | |
US7215183B2 (en) | Reference voltage generator circuit | |
US7602162B2 (en) | Voltage regulator with over-current protection | |
US7719242B2 (en) | Voltage regulator | |
US6979984B2 (en) | Method of forming a low quiescent current voltage regulator and structure therefor | |
US7430131B2 (en) | Start-up circuit for providing a start-up voltage to an application circuit | |
US7755337B2 (en) | Current sensing circuit and voltage regulator using the same | |
EP3202003A1 (en) | Short-circuit protection for voltage regulators | |
JP2005333691A (en) | Overcurrent detection circuit and power supply having it | |
US20190305686A1 (en) | Power supply circuit | |
US8085006B2 (en) | Shunt regulator | |
JP2013206381A (en) | Overcurrent protection circuit, and power supply device | |
JP2013003699A (en) | Semiconductor integrated circuit for regulator | |
JP2002108465A (en) | Temperature detection circuit, heating protection circuit and various electronic equipment including these circuits | |
US6967378B2 (en) | Semiconductor integrated circuit device configured to prevent the generation of a reverse current in a MOS transistor | |
JP7038531B2 (en) | Load drive circuit with reverse power supply protection function | |
US20050094340A1 (en) | Programmable current limiting using a shunt resistor | |
JP4072755B2 (en) | Reverse overcurrent protection circuit | |
JP2009104455A (en) | Clamp circuit, overvoltage protection circuit using the same, and electronic equipment using the same | |
JP5403592B2 (en) | Current drive circuit | |
JP3963597B2 (en) | Short circuit protection circuit | |
JP4671364B2 (en) | Reverse overcurrent protection circuit | |
JP3834673B2 (en) | Power regulator circuit | |
JP2005236535A (en) | Power supply unit | |
JP2004213697A (en) | Constant voltage circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070928 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071228 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080110 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130201 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130201 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140201 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |