JP4671364B2 - Reverse overcurrent protection circuit - Google Patents
Reverse overcurrent protection circuit Download PDFInfo
- Publication number
- JP4671364B2 JP4671364B2 JP2007305215A JP2007305215A JP4671364B2 JP 4671364 B2 JP4671364 B2 JP 4671364B2 JP 2007305215 A JP2007305215 A JP 2007305215A JP 2007305215 A JP2007305215 A JP 2007305215A JP 4671364 B2 JP4671364 B2 JP 4671364B2
- Authority
- JP
- Japan
- Prior art keywords
- channel mos
- mos transistor
- power supply
- circuit
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Amplifiers (AREA)
Description
本発明は、ボルテージレギュレータなどの半導体装置に適用される逆過電流防止回路に関し、特に定電圧電源回路よりも高い電圧を供給する他の電源回路との組み合わせ時の問題点を解決するための逆過電流防止回路に関するものである。 The present invention relates to a reverse overcurrent prevention circuit applied to a semiconductor device such as a voltage regulator, and in particular, a reverse circuit for solving a problem when combined with another power supply circuit that supplies a higher voltage than a constant voltage power supply circuit. The present invention relates to an overcurrent prevention circuit.
充電式シェーバーで、ＡＣアダプタを用い商用電源での使用ができるものを使用する定電圧電源回路を例にとって説明する。定電圧電源回路とＡＣアダプターとは出力がシェーバー内でショートして、どちらかを使用するようになっているが、ＡＣアダプタが選択された場合、この定電圧電源回路にＡＣアダプタから流れる電流を防止する逆流保護ダイオードを接続する必要があった。この場合、定電圧電源回路の出力ドライバに、バルクーソース間をショートしたトランジスタを接続していた。使用するトランジスタは、バイポーラ型ではなく、ＭＯＳ型のトランジスタを必要とされていたので、メーカに手間をとらせていた。 A constant voltage power supply circuit using a rechargeable shaver that can be used with a commercial power supply using an AC adapter will be described as an example. The constant voltage power supply circuit and the AC adapter are designed so that either the output is short-circuited in the shaver and either one is used. However, when the AC adapter is selected, the current flowing from the AC adapter to this constant voltage power supply circuit is used. It was necessary to connect a backflow protection diode to prevent. In this case, a transistor having a short circuit between the bulk and the source is connected to the output driver of the constant voltage power supply circuit. Since the transistor to be used was not a bipolar type but a MOS type transistor was required, it took time for the manufacturer.
図５は、従来における定電圧電源回路の出力電圧制御用のＰチャネルＭＯＳトランジスタの断面構造図である。
Ｐウェル２２上の基板（Ｎウェル）２１内に、Ｐ＋領域１８、Ｐ＋領域１９、およびＮ＋領域２０を設ける。Ｐ＋領域１８をドレイン電極１５、Ｐ＋領域１９とＮ＋領域２０をソース電極１６、Ｐ＋領域１８とＰ＋領域１９をゲート電極１４、Ｎ＋領域２０を基板電極１７とし、ここではソース電極１６と基板電極１７に入力端子電圧１１が、ドレイン電極１５に出力端子電圧１３が、ゲート電極１４に出力電圧制御電圧１２が、それぞれ印加される。
FIG. 5 is a cross-sectional view of a conventional P-channel MOS transistor for controlling the output voltage of a constant voltage power supply circuit.
A P +
出力電圧１３より入力電圧１１の方が高い通常動作では、トランジスタのソース電極（Ｐ＋）１６および基板電極（Ｎ＋）１７には、入力電圧１１が与えられる。Ｎウェル２１には、基板電極（Ｎ＋）２０と共通となり、入力電圧１１が与えられる。ドレイン電極１５は、ゲート電極１４で制御された出力電圧を出力する（Ｖｉｎ＞Ｖｏｕｔ）。
In a normal operation in which the
多電源で使用するようなアプリケーションでは、定電圧電源の出力電圧端子１３を他の電源回路の出力電圧とショートとして使用される場合がある。この時、出力電圧端子（Ｖｏｕｔ）１３に対して外部より強制的に入力電圧１１より高い電圧が与えられると、ドレイン電極（Ｐ＋）１５のＰ型領域１８に対してＮウェル２１および基板電極（Ｎ＋）１７はＮ型領域となっており、ダイオードの順方向特性を示す。従って、この定電圧電源回路の出力端子１３より入力端子１１に向って順方向の過電流が流れてしまい、メタル配線の電流容量をオーバーするなどして破壊してしまうおそれがある（Ｖｉｎ＜Ｖｏｕｔ）。
In an application that uses multiple power supplies, the
図６は、従来における外付けの逆流保護ダイオードを付加する場合の概略図である。
図５において、逆過電圧により逆流電流が予想される場合には、通常、図６に示すような外付けの逆流保護ダイオード３０を付加することがある。
すなわち、入力電圧２７と出力電圧２８を与えられる定電圧電源回路２５と、ＡＣアダプター等の他電源回路２６とが並列に接続されたアプリケーション２９においては、定電圧電源２５の出力電圧２８よりも高い電圧がＡＣアダプター等の他電源回路２６から与えられると、定電圧電源回路２５の出力電圧２８から入力電圧２７に向って逆電流が流れてしまうので、これを防止するために、逆流保護ダイオード３０の付加が必要となる。
FIG. 6 is a schematic diagram in the case where a conventional external backflow protection diode is added.
In FIG. 5, when a reverse current is expected due to the reverse overvoltage, an external reverse
That is, in the
このように、従来の定電圧電源回路（ボルテージレギュレータ）においては、定電圧電源回路を多電源で使用するようなアプリケーションでは、定電圧電源回路の出力電圧端子より高い電圧が強制的に他の電源から与えられることがあった。そのために、逆流保護ダイオードを接続する必要があった。 As described above, in the conventional constant voltage power supply circuit (voltage regulator), in an application where the constant voltage power supply circuit is used with multiple power supplies, a voltage higher than the output voltage terminal of the constant voltage power supply circuit is forced to other power supplies. It was given from. Therefore, it is necessary to connect a backflow protection diode.
そこで、本発明の目的は、このような従来の課題を解決し、定電圧電源回路に与えられる入力電圧よりも高い電圧が定電圧電源回路の出力電圧端子に与えられたとしても、過電流が回路内に流れ込まないような過電流制限回路を設けることで、逆過電流による破壊等を防止することが可能な逆過電流防止回路を提供することにある。 Therefore, the object of the present invention is to solve such a conventional problem, and even if a voltage higher than the input voltage applied to the constant voltage power supply circuit is applied to the output voltage terminal of the constant voltage power supply circuit, an overcurrent is generated. An object of the present invention is to provide a reverse overcurrent prevention circuit capable of preventing destruction due to reverse overcurrent by providing an overcurrent limiting circuit that does not flow into the circuit.
上記目的を達成するため、本発明の逆過電流防止回路は、ＰチャネルＭＯＳトランジスタを出力電圧制御用として用いる定電圧電源回路の逆過電流防止回路において、該出力電圧制御用のＰチャネルＭＯＳトランジスタの基板に接続されたドレイン電極と、該定電圧電源回路の入力電圧に接続されたソース電極と、該定電圧電源回路の出力電圧に接続されたゲート電極とを備えたＰチャネルＭＯＳトランジスタを新たに設けるとともに、該出力電圧制御用のＰチャネルＭＯＳトランジスタのゲートに接続されたソース電極と、該定電圧電源回路の入力電圧に接続されたゲート電極と、該定電圧電源回路の出力電圧に接続されたドレイン電極とを備えたＰチャネルＭＯＳトランジスタを新たに設け、該定電圧電源回路に与えられる入力電圧より高い電圧が出力電圧に外部より印加された場合に、過電流が回路内に流れ込まないようにしたことを特徴としている。
また、ＰチャネルＭＯＳトランジスタを誤差増幅器および出力電圧制御器として用いる定電圧電源回路の逆過電流防止回路において、該出力電圧制御用のＰチャネルＭＯＳトランジスタおよび該誤差増幅用のＰチャネルＭＯＳトランジスタの基板に接続されたドレイン電極と、該定電圧電源回路の入力電圧に接続されたソース電極と、該定電圧電源回路の出力電圧に接続されたゲート電極とを備えたＰチャネルＭＯＳトランジスタを新たに設けるとともに、該出力電圧制御用のＰチャネルＭＯＳトランジスタのゲートに接続されたソース電極と、該定電圧電源回路の入力電圧に接続されたゲート電極と、該定電圧電源回路の出力電圧に接続されたドレイン電極とを備えたＰチャネルＭＯＳトランジスタを新たに設け、さらに、該誤差増幅用のＰチャネルＭＯＳトランジスタのゲートに接続されたソース電極と、該定電圧電源回路の入力電圧に接続されたゲート電極と、該出力電圧制御用のＰチャネルＭＯＳトランジスタのゲートに接続されたドレイン電極とを備えたＰチャネルＭＯＳトランジスタを新たに設け、該定電圧電源回路に与えられる入力電圧より高い電圧が出力電圧に外部より印加された場合に、過電流が該出力電圧制御用および該誤差増幅用のＰチャネルＭＯＳトランジスタ内に流れ込まないようにしたことを特徴としている。
In order to achieve the above object, a reverse overcurrent prevention circuit of the present invention comprises a P channel MOS transistor for controlling output voltage in a reverse overcurrent prevention circuit of a constant voltage power supply circuit using a P channel MOS transistor for controlling output voltage. A P-channel MOS transistor having a drain electrode connected to the substrate, a source electrode connected to the input voltage of the constant voltage power supply circuit, and a gate electrode connected to the output voltage of the constant voltage power supply circuit is newly provided. A source electrode connected to the gate of the P-channel MOS transistor for controlling the output voltage, a gate electrode connected to the input voltage of the constant voltage power supply circuit, and an output voltage of the constant voltage power supply circuit A P-channel MOS transistor having a drain electrode formed is newly provided, and an input voltage applied to the constant voltage power supply circuit is It is characterized in that overcurrent does not flow into the circuit when a high voltage is applied to the output voltage from the outside.
In a reverse overcurrent prevention circuit of a constant voltage power supply circuit using a P channel MOS transistor as an error amplifier and an output voltage controller, the output voltage control P channel MOS transistor and the substrate of the error amplification P channel MOS transistor A P-channel MOS transistor having a drain electrode connected to the source voltage, a source electrode connected to the input voltage of the constant voltage power supply circuit, and a gate electrode connected to the output voltage of the constant voltage power supply circuit is newly provided A source electrode connected to the gate of the P-channel MOS transistor for controlling the output voltage, a gate electrode connected to the input voltage of the constant voltage power supply circuit, and an output voltage of the constant voltage power supply circuit A P-channel MOS transistor having a drain electrode is newly provided, and the error amplification A source electrode connected to the gate of the channel MOS transistor, a gate electrode connected to the input voltage of the constant voltage power supply circuit, and a drain electrode connected to the gate of the P channel MOS transistor for controlling the output voltage When a voltage higher than the input voltage applied to the constant voltage power supply circuit is externally applied to the output voltage, an overcurrent is applied to the output voltage control and the error amplification P. It is characterized by not flowing into the channel MOS transistor.
本発明によれば、ＰチャネルＭＯＳトランジスタを出力電圧制御用として用いる定電圧電源回路においては、定電圧電源回路に与えられる入力電圧より高い電圧が定電圧電源回路の出力電圧端子に外部より強制的に与えられたとしても、過電流が回路内に流れ込まないような過電流制限回路を備えたため、回路内で定められたＰＮ接合の逆方向耐圧までの電圧が出力端子と入力端子間にかかったとしても、逆過電流による破壊等を防止することができる。
その結果、多電源で使用するようにアプリケーションで、定電圧電源の出力電圧端子を他の電源回路の出力電圧とショートとして使用される場合などに極めて有効である。
According to the present invention, in a constant voltage power supply circuit using a P-channel MOS transistor for output voltage control, a voltage higher than the input voltage applied to the constant voltage power supply circuit is forced from the outside to the output voltage terminal of the constant voltage power supply circuit. Even if it is given, the overcurrent limiting circuit that prevents the overcurrent from flowing into the circuit is provided, so that a voltage up to the reverse breakdown voltage of the PN junction determined in the circuit is applied between the output terminal and the input terminal. However, destruction due to reverse overcurrent can be prevented.
As a result, it is extremely effective when the output voltage terminal of the constant voltage power supply is used as a short circuit with the output voltage of another power supply circuit in an application for use with multiple power supplies.
以下、本発明の実施形態を、図面により詳細に説明する。
図１は、本発明が適用されるＭＯＳトランジスタを用いた定電圧電源回路の回路構成図である。
定電圧電源回路の入力電圧（Ｖｉｎ）３１、出力電圧（Ｖｏｕｔ）３２、グランド（ＧＮＤ）３４、定電圧回路（ＶＲＥＦ）３３、定電流回路（Ｉ１）、ＰチャネルＭＯＳトランジスタＭ１，Ｍ２，Ｍ５、ＮチャネルＭＯＳトランジスタＭ３，Ｍ４、出力電圧値を決めるための抵抗Ｒ１，Ｒ２から構成されている。
定電圧回路３３と定電流回路Ｉ１とＰチャネルＭＯＳトランジスタＭ１，Ｍ２とＮチャネルＭＯＳトランジスタＭ３，Ｍ４により、誤差増幅器を構成している。また、ＰチャネルＭＯＳトランジスタＭ５は、出力制御用のトランジスタである。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 is a circuit configuration diagram of a constant voltage power supply circuit using a MOS transistor to which the present invention is applied.
An input voltage (Vin) 31, an output voltage (Vout) 32, a ground (GND) 34, a constant voltage circuit (VREF) 33, a constant current circuit (I1), P channel MOS transistors M1, M2, M5, N-channel MOS transistors M3 and M4 and resistors R1 and R2 for determining an output voltage value.
The constant voltage circuit 33, the constant current circuit I1, the P channel MOS transistors M1 and M2, and the N channel MOS transistors M3 and M4 constitute an error amplifier. The P channel MOS transistor M5 is an output control transistor.
図１において、入力電圧３１より出力電圧３２の方が高い場合、出力電圧であるＰチャネルＭＯＳトランジスタＭ５のドレイン端子はＰ型領域であり、Ｎ型領域であるＮウェル基板を通してＮ型領域の基板電極（Ｖｉｎ）および入力端子に向ってダイオードの順方向電流が流れてしまう。すなわち、ＰチャネルＭＯＳトランジスタＭ５は、図５に示すような構造であり、ドレイン電極１５はＰ＋領域１８であり、Ｎ型領域のＮウェル基板２１を通してＮ＋領域２０と入力端子１１に向って順方向電流が流れることになる。
In FIG. 1, when the
図２は、本発明の第１の実施例を示すＭＯＳトランジスタを使用した定電圧電源回路の回路構成図である。
図１における逆過電流を回避するためには、基板電極とＰチャネルＭＯＳトランジスタＭ５のソース電極を電気的に分離する必要がある。そのため、図２に示すようなＰチャネルＭＯＳトランジスタＭ８を追加した構成を採用する。
ＰチャネルＭＯＳトランジスタＭ８のソース電位は入力電圧（Ｖｉｎ）４１、ゲート電圧は出力電圧（Ｖｏｕｔ）４２となっている。ドレインと基板は接続されている。すなわち、Ｍ８のドレイン電極はゲート電流の下流の基板で接続されている。
FIG. 2 is a circuit configuration diagram of a constant voltage power supply circuit using a MOS transistor according to the first embodiment of the present invention.
In order to avoid the reverse overcurrent in FIG. 1, it is necessary to electrically isolate the substrate electrode and the source electrode of the P-channel MOS transistor M5. Therefore, a configuration in which a P-channel MOS transistor M8 as shown in FIG. 2 is added is adopted.
The source potential of the P-channel MOS transistor M8 is an input voltage (Vin) 41, and the gate voltage is an output voltage (Vout) 42. The drain and the substrate are connected. That is, the drain electrode of M8 is connected by the substrate downstream of the gate current.
図２において、通常時、すなわちＶｉｎ＞Ｖｏｕｔの時には、ＰチャネルＭＯＳトランジスタＭ８のドレインと基板の電位はＶｉｎと等しくなる。すなわち、Ｍ８のソース電位がＶｉｎであるため、図５に示すように、ゲート電極１４にそれほど大きな電圧が印加されないときには、ソース電極１６からドレイン電極１５に電子流は流れず、かつドレイン電極１５と基板２１は同電位であるからである。
In FIG. 2, at the normal time, that is, when Vin> Vout, the potential of the drain of the P-channel MOS transistor M8 and the substrate is equal to Vin. That is, since the source potential of M8 is Vin, as shown in FIG. 5, when a very large voltage is not applied to the
一方、逆流時、すなわちＶｉｎ＜Ｖｏｕｔの時には、ＰチャネルＭＯＳトランジスタＭ８のドレインと基板をＰチャネルＭＯＳトランジスタＭ５の基板と接続しているため、ＰチャネルＭＯＳトランジスタＭ５のドレインを介してＰチャネルＭＯＳトランジスタＭ８のドレインと基板の電位はＶｏｕｔとなる。また、ＰチャネルＭＯＳトランジスタＭ５のソース電位は、入力電圧（Ｖｉｎ）４１である。従って、Ｖｉｎ＜Ｖｏｕｔの時にＰチャネルＭＯＳトランジスタＭ５の基板電極とＰチャネルＭＯＳトランジスタＭ５のソース電極を電気的に分離でき、その結果、ドレイン端子のＰ型領域からＮ型領域であるＮウェル基板を通してＮ型領域の基板電極（Ｖｉｎ）４１および入力端子に向かってダイオードの順方向電流が流れてしまうことを防止することができる。 On the other hand, at the time of reverse flow, that is, when Vin <Vout, the drain and substrate of the P channel MOS transistor M8 are connected to the substrate of the P channel MOS transistor M5, so that the P channel MOS transistor is connected via the drain of the P channel MOS transistor M5. The potential of the drain of M8 and the substrate is Vout. The source potential of the P-channel MOS transistor M5 is an input voltage (Vin) 41. Therefore, when Vin <Vout, the substrate electrode of the P-channel MOS transistor M5 and the source electrode of the P-channel MOS transistor M5 can be electrically separated, and as a result, the P-type region of the drain terminal passes through the N-well substrate which is the N-type region. It is possible to prevent the forward current of the diode from flowing toward the substrate electrode (Vin) 41 and the input terminal in the N-type region.
この時の限界電圧（Ｖｏｕｔ−Ｖｉｎ）は、ＰチャネルＭＯＳトランジスタＭ５のソース端子のＰ型とＮウェル基板のＮ型との接合耐圧で決まる。
しかしながら、Ｖｉｎ＜Ｖｏｕｔの時にＰチャネルＭＯＳトランジスタＭ５の基板電位をＶｏｕｔ４２として、ソース電位と分離することで、ＰチャネルＭＯＳトランジスタＭ５のソースとドレインの機能の逆転が起こり、ＰチャネルＭＯＳトランジスタＭ５がトランジスタとしてＯＮしてしまい、電流がＶｏｕｔ４２からＶｉｎ４１に向かって流れてしまう。これを防ぐためには、ＰチャネルＭＯＳトランジスタＭ５のゲート電位をＶｏｕｔ４２にしておく必要がある。
The limit voltage (Vout−Vin) at this time is determined by the junction breakdown voltage between the P-type of the source terminal of the P-channel MOS transistor M5 and the N-type of the N-well substrate.
However, when Vin <Vout, the substrate potential of the P-channel MOS transistor M5 is set to Vout42 and is separated from the source potential, so that the function of the source and drain of the P-channel MOS transistor M5 is reversed, and the P-channel MOS transistor M5 becomes a transistor And the current flows from Vout 42 toward
図３は、本発明の第３の実施例を示すＭＯＳトランジスタを使用した定電圧電源回路の回路構成図である。
図２において、ＰチャネルＭＯＳトランジスタＭ５のソースとドレインの機能の逆転が起こるのを防止するために、図３では、ＰチャネルＭＯＳトランジスタＭ７を新たに設ける。
すなわち、図３に示すように、ＰチャネルＭＯＳトランジスタＭ７は、ゲートをＶｉｎ５１とし、ソースをＰチャネルＭＯＳトランジスタＭ５のゲート、ドレインをＶｏｕｔ５２、基板をＰチャネルＭＯＳトランジスタＭ８の基板に、それぞれ接続している。
Ｖｉｎ＜Ｖｏｕｔの時、ＰチャネルＭＯＳトランジスタＭ８の基板電位、すなわち、ＰチャネルＭＯＳトランジスタＭ７の基板はＶｏｕｔ５２の電位となっている。
FIG. 3 is a circuit configuration diagram of a constant voltage power supply circuit using a MOS transistor according to a third embodiment of the present invention.
In FIG. 2, a P-channel MOS transistor M7 is newly provided in FIG. 3 to prevent reversal of the function of the source and drain of the P-channel MOS transistor M5.
That is, as shown in FIG. 3, the P-channel MOS transistor M7 has a gate connected to Vin51, a source connected to the gate of the P-channel MOS transistor M5, a drain connected to Vout52, and a substrate connected to the substrate of the P-channel MOS transistor M8. Yes.
When Vin <Vout, the substrate potential of the P channel MOS transistor M8, that is, the substrate of the P channel MOS transistor M7 is at the potential of Vout52.
従って、ＰチャネルＭＯＳトランジスタＭ７により、ＰチャネルＭＯＳトランジスタＭ５のゲート電位はＶｏｕｔ５２になり、ＰチャネルＭＯＳトランジスタＭ５はトランジスタとしてはＯＦＦしており、ＰチャネルＭＯＳトランジスタＭ５の逆流電流は流れない。
しかしながら、Ｖｉｎ＜Ｖｏｕｔの時、ＰチャネルＭＯＳトランジスタＭ５のゲート電位をＶｏｕｔ５２にすることにより、ＰチャネルＭＯＳトランジスタＭ５のゲートと接続されているＰチャネルＭＯＳトランジスタＭ１にも、ＰチャネルＭＯＳトランジスタＭ５と同様に、ドレインのＰ型領域からＮ型領域であるＮウェル基板および基板電極に向かってダイオードの順方向電流が流れてしまう。
Therefore, the gate potential of the P channel MOS transistor M5 becomes Vout52 due to the P channel MOS transistor M7, the P channel MOS transistor M5 is turned off as a transistor, and the reverse current of the P channel MOS transistor M5 does not flow.
However, when Vin <Vout, the gate potential of the P-channel MOS transistor M5 is set to Vout52, so that the P-channel MOS transistor M1 connected to the gate of the P-channel MOS transistor M5 is also similar to the P-channel MOS transistor M5. In addition, the forward current of the diode flows from the P-type region of the drain toward the N-well substrate and the substrate electrode which are the N-type region.
図４は、本発明の第４の実施例を示すＭＯＳトランジスタを使用した定電圧電源回路の回路構成図である。
図３において、ＰチャネルＭＯＳトランジスタＭ１にも、ＰチャネルＭＯＳトランジスタＭ５と同様に、ドレインのＰ型領域からＮ型領域であるＮウェル基板および基板電極に向かってダイオードの順方向電流が流れるので、これを防止する必要がある。
FIG. 4 is a circuit configuration diagram of a constant voltage power supply circuit using a MOS transistor according to a fourth embodiment of the present invention.
In FIG. 3, since the forward current of the diode also flows from the P-type region of the drain to the N-well substrate and the substrate electrode, which is the N-type region, similarly to the P-channel MOS transistor M5, It is necessary to prevent this.
本実施例では、図４に示すように、ＰチャネルＭＯＳトランジスタＭ５と同様に、ＰチャネルＭＯＳトランジスタＭ１の基板をＰチャネルＭＯＳトランジスタＭ８の基板に接続する。また、ＰチャネルＭＯＳトランジスタＭ１のゲートもＰチャネルＭＯＳトランジスタＭ５と同様にＶｏｕｔ６２にしておく必要があるため、ゲートをＶｉｎ６１とし、ソースをＰチャネルＭＯＳトランジスタＭ１のゲート、ドレインをＰチャネルＭＯＳトランジスタＭ５のゲート、基板をＰチャネルＭＯＳトランジスタＭ８の基板に接続したＰチャネルＭＯＳトランジスタＭ６を追加する。 In this embodiment, as shown in FIG. 4, similarly to the P channel MOS transistor M5, the substrate of the P channel MOS transistor M1 is connected to the substrate of the P channel MOS transistor M8. Also, since the gate of the P channel MOS transistor M1 needs to be Vout62 like the P channel MOS transistor M5, the gate is Vin61, the source is the gate of the P channel MOS transistor M1, and the drain is the P channel MOS transistor M5. A P channel MOS transistor M6 having a gate and a substrate connected to the substrate of the P channel MOS transistor M8 is added.
Ｖｉｎ＜Ｖｏｕｔの時、ＰチャネルＭＯＳトランジスタＭ８の基板電位、すなわちＰチャネルＭＯＳトランジスタＭ６の基板電位は、Ｖｏｕｔ６２の電位となっている。このため、ＰチャネルＭＯＳトランジスタＭ６によりＰチャネルＭＯＳトランジスタＭ１のゲート電位はＶｏｕｔ６２になり、ＰチャネルＭＯＳトランジスタＭ１はトランジスタとしてはＯＦＦしており、ＰチャネルＭＯＳトランジスタＭ１の逆流電流は流れない。 When Vin <Vout, the substrate potential of the P-channel MOS transistor M8, that is, the substrate potential of the P-channel MOS transistor M6 is the potential of Vout62. For this reason, the gate potential of the P channel MOS transistor M1 becomes Vout62 by the P channel MOS transistor M6, the P channel MOS transistor M1 is OFF as a transistor, and the reverse current of the P channel MOS transistor M1 does not flow.
ＰチャネルＭＯＳトランジスタＭ１のゲートと、ＰチャネルＭＯＳトランジスタＭ２のゲート、およびドレインは接続されている。ＰチャネルＭＯＳトランジスタＭ１と同様にＰチャネルＭＯＳトランジスタＭ２のドレインのＰ型領域からＮ型領域であるＮウェル基板および基板電極に向かってダイオードの順方向電流が流れてしまう。従って、図４に示すように、ＰチャネルＭＯＳトランジスタＭ１と同様に、ＰチャネルＭＯＳトランジスタＭ２の基板は、ＰチャネルＭＯＳトランジスタＭ８の基板に接続する。 The gate of P channel MOS transistor M1, the gate and drain of P channel MOS transistor M2 are connected. Similar to the P-channel MOS transistor M1, the forward current of the diode flows from the P-type region of the drain of the P-channel MOS transistor M2 toward the N-well substrate and the substrate electrode as the N-type region. Therefore, as shown in FIG. 4, similarly to the P channel MOS transistor M1, the substrate of the P channel MOS transistor M2 is connected to the substrate of the P channel MOS transistor M8.
以上のように、ＰチャネルＭＯＳトランジスタＭ６，Ｍ７，Ｍ８を追加することにより、Ｖｉｎ＜Ｖｏｕｔの時において、Ｖｏｕｔ端子からのＶｉｎ端子への逆過電流は流れない。
なお、Ｖｉｎ＞Ｖｏｕｔの時においても、ＰチャネルＭＯＳトランジスタＭ６，Ｍ７のゲートはＶｉｎに接続され、かつ基板電位はＰチャネルＭＯＳトランジスタＭ８であり、そのＰチャネルＭＯＳトランジスタＭ８はドレインおよび基板電位がＶｉｎとなっているため、ＰチャネルＭＯＳトランジスタＭ６，Ｍ７はトランジスタとしてはＯＦＦしており、通常のレギュレーション動作には影響しない。
As described above, by adding the P-channel MOS transistors M6, M7, and M8, the reverse overcurrent from the Vout terminal to the Vin terminal does not flow when Vin <Vout.
Even when Vin> Vout, the gates of P-channel MOS transistors M6 and M7 are connected to Vin and the substrate potential is P-channel MOS transistor M8. The P-channel MOS transistor M8 has a drain and a substrate potential of Vin. Therefore, the P-channel MOS transistors M6 and M7 are turned off as transistors and do not affect the normal regulation operation.
３１，４１，５１，６１…入力電圧（Ｖｉｎ）、
３２，４２，５２，６２…出力電圧（Ｖｏｕｔ）、
３３，４３，５３，６３…定電圧回路（ＶＲＥＦ）、
３４，４４，５４，６４…グランド（ＧＮＤ）、
Ｉ１…定電流回路、Ｒ１，Ｒ２…抵抗、
Ｍ１，Ｍ２…ＰチャネルＭＯＳトランジスタ、
Ｍ３，Ｍ４…ＮチャネルＭＯＳトランジスタ、
Ｍ５…定電圧電源回路の出力ドライバ、
Ｍ６，Ｍ７，Ｍ８…追加されたＰチャネルＭＯＳトランジスタ、
１１…入力端子電圧、１２…出力電圧制御電圧、
１３…出力端子電圧、１４…ゲード電極、１５…ドレイン電極、
１６…ソース電極、１７…基板電極、１８，１９…Ｐ＋領域、
２０…Ｎ＋領域、２１…Ｎウェル（基板）、２２…Ｐウェル、
２７…入力電圧、２５…定電圧電源回路、２８…出力電圧、
２６…ＡＣアダプター等の他電源回路、２９…アプリケーション、
３０…逆流保護ダイオード。
31, 41, 51, 61 ... input voltage (Vin),
32, 42, 52, 62 ... output voltage (Vout),
33, 43, 53, 63 ... constant voltage circuit (VREF),
34, 44, 54, 64 ... Ground (GND),
I1 ... constant current circuit, R1, R2 ... resistance,
M1, M2 ... P-channel MOS transistors,
M3, M4 ... N-channel MOS transistors,
M5: Output driver for constant voltage power supply circuit,
M6, M7, M8 ... Added P-channel MOS transistors,
11 ... Input terminal voltage, 12 ... Output voltage control voltage,
13 ... Output terminal voltage, 14 ... Gade electrode, 15 ... Drain electrode,
16 ... Source electrode, 17 ... Substrate electrode, 18, 19 ... P + region,
20 ... N + region, 21 ... N well (substrate), 22 ... P well,
27 ... input voltage, 25 ... constant voltage power supply circuit, 28 ... output voltage,
26 ... Other power supply circuit such as AC adapter, 29 ... Application,
30: Backflow protection diode.
Claims (2)
該出力電圧制御用のＰチャネルＭＯＳトランジスタの基板に接続されたドレイン電極と、該定電圧電源回路の入力電圧に接続されたソース電極と、該定電圧電源回路の出力電圧に接続されたゲート電極とを備えたＰチャネルＭＯＳトランジスタを新たに設けるとともに、
該出力電圧制御用のＰチャネルＭＯＳトランジスタのゲートに接続されたソース電極と、該定電圧電源回路の入力電圧に接続されたゲート電極と、該定電圧電源回路の出力電圧に接続されたドレイン電極とを備えたＰチャネルＭＯＳトランジスタを新たに設け、
該定電圧電源回路に与えられる入力電圧より高い電圧が出力電圧に外部より印加された場合に、過電流が回路内に流れ込まないようにしたことを特徴とする逆過電流防止回路。 In a reverse overcurrent prevention circuit of a constant voltage power supply circuit that uses a P-channel MOS transistor for output voltage control,
A drain electrode connected to the substrate of the P-channel MOS transistor for controlling the output voltage, a source electrode connected to the input voltage of the constant voltage power supply circuit, and a gate electrode connected to the output voltage of the constant voltage power supply circuit And a new P-channel MOS transistor provided with
A source electrode connected to the gate of the P-channel MOS transistor for controlling the output voltage, a gate electrode connected to the input voltage of the constant voltage power circuit, and a drain electrode connected to the output voltage of the constant voltage power circuit A new P-channel MOS transistor with
A reverse overcurrent prevention circuit characterized in that an overcurrent does not flow into the circuit when a voltage higher than an input voltage applied to the constant voltage power supply circuit is externally applied to the output voltage.
該出力電圧制御用のＰチャネルＭＯＳトランジスタおよび該誤差増幅用のＰチャネルＭＯＳトランジスタの基板に接続されたドレイン電極と、該定電圧電源回路の入力電圧に接続されたソース電極と、該定電圧電源回路の出力電圧に接続されたゲート電極とを備えたＰチャネルＭＯＳトランジスタを新たに設けるとともに、
該出力電圧制御用のＰチャネルＭＯＳトランジスタのゲートに接続されたソース電極と、該定電圧電源回路の入力電圧に接続されたゲート電極と、該定電圧電源回路の出力電圧に接続されたドレイン電極とを備えたＰチャネルＭＯＳトランジスタを新たに設け、
さらに、該誤差増幅用のＰチャネルＭＯＳトランジスタのゲートに接続されたソース電極と、該定電圧電源回路の入力電圧に接続されたゲート電極と、該出力電圧制御用のＰチャネルＭＯＳトランジスタのゲートに接続されたドレイン電極とを備えたＰチャネルＭＯＳトランジスタを新たに設け、
該定電圧電源回路に与えられる入力電圧より高い電圧が出力電圧に外部より印加された場合に、過電流が該出力電圧制御用および該誤差増幅用のＰチャネルＭＯＳトランジスタ内に流れ込まないようにしたことを特徴とする逆過電流防止回路。 In a reverse overcurrent prevention circuit of a constant voltage power supply circuit using a P-channel MOS transistor as an error amplifier and an output voltage controller,
A drain electrode connected to a substrate of the output voltage control P-channel MOS transistor and the error amplification P-channel MOS transistor; a source electrode connected to an input voltage of the constant voltage power supply circuit; and the constant voltage power supply A new P-channel MOS transistor having a gate electrode connected to the output voltage of the circuit;
A source electrode connected to the gate of the P-channel MOS transistor for controlling the output voltage, a gate electrode connected to the input voltage of the constant voltage power circuit, and a drain electrode connected to the output voltage of the constant voltage power circuit A new P-channel MOS transistor with
Furthermore, a source electrode connected to the gate of the P-channel MOS transistor for error amplification, a gate electrode connected to the input voltage of the constant voltage power supply circuit, and a gate of the P-channel MOS transistor for output voltage control A P-channel MOS transistor having a connected drain electrode is newly provided,
When a voltage higher than the input voltage applied to the constant voltage power supply circuit is externally applied to the output voltage, an overcurrent is prevented from flowing into the output voltage control and error amplification P-channel MOS transistors. A reverse overcurrent prevention circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007305215A JP4671364B2 (en) | 2007-11-27 | 2007-11-27 | Reverse overcurrent protection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007305215A JP4671364B2 (en) | 2007-11-27 | 2007-11-27 | Reverse overcurrent protection circuit |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002178229A Division JP4072755B2 (en) | 2002-06-19 | 2002-06-19 | Reverse overcurrent protection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008077683A JP2008077683A (en) | 2008-04-03 |
| JP4671364B2 true JP4671364B2 (en) | 2011-04-13 |
Family
ID=39349597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007305215A Expired - Fee Related JP4671364B2 (en) | 2007-11-27 | 2007-11-27 | Reverse overcurrent protection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4671364B2 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62109114A (en) * | 1985-11-08 | 1987-05-20 | Seiko Instr & Electronics Ltd | Voltage regulator |
| JPS63307510A (en) * | 1987-06-09 | 1988-12-15 | Seiko Instr & Electronics Ltd | Reverse current preventing circuit for series voltage regulator |
| JPH04116708A (en) * | 1990-09-06 | 1992-04-17 | Seiko Instr Inc | Voltage regulator |
| JPH07227045A (en) * | 1994-02-08 | 1995-08-22 | Sony Corp | Charged type power unit |
| JP2001051735A (en) * | 1999-08-06 | 2001-02-23 | Ricoh Co Ltd | Power source circuit |
-
2007
- 2007-11-27 JP JP2007305215A patent/JP4671364B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62109114A (en) * | 1985-11-08 | 1987-05-20 | Seiko Instr & Electronics Ltd | Voltage regulator |
| JPS63307510A (en) * | 1987-06-09 | 1988-12-15 | Seiko Instr & Electronics Ltd | Reverse current preventing circuit for series voltage regulator |
| JPH04116708A (en) * | 1990-09-06 | 1992-04-17 | Seiko Instr Inc | Voltage regulator |
| JPH07227045A (en) * | 1994-02-08 | 1995-08-22 | Sony Corp | Charged type power unit |
| JP2001051735A (en) * | 1999-08-06 | 2001-02-23 | Ricoh Co Ltd | Power source circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008077683A (en) | 2008-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4953246B2 (en) | Voltage regulator | |
| JP5516320B2 (en) | Semiconductor integrated circuit for regulator | |
| US7719242B2 (en) | Voltage regulator | |
| US7215183B2 (en) | Reference voltage generator circuit | |
| US7755337B2 (en) | Current sensing circuit and voltage regulator using the same | |
| JP2019533961A (en) | Current sensing and control for transistor power switches | |
| JP5078866B2 (en) | Voltage regulator | |
| JP4914738B2 (en) | Voltage regulator | |
| US8665020B2 (en) | Differential amplifier circuit that can change current flowing through a constant-current source according to load variation, and series regulator including the same | |
| JP4587804B2 (en) | Voltage regulator circuit | |
| JP2005333691A (en) | Overcurrent detection circuit and power supply having it | |
| US9071047B2 (en) | Voltage regulator | |
| TW200919130A (en) | Voltage regulator | |
| JP5631918B2 (en) | Overcurrent protection circuit and power supply device | |
| JP5895369B2 (en) | Semiconductor integrated circuit for regulator | |
| JP2019174976A (en) | Voltage regulator | |
| JP4072755B2 (en) | Reverse overcurrent protection circuit | |
| JP7096673B2 (en) | regulator | |
| JP4671364B2 (en) | Reverse overcurrent protection circuit | |
| JP5403592B2 (en) | Current drive circuit | |
| JP5767855B2 (en) | Regulator circuit | |
| KR20160001978A (en) | Voltage regulator having over-current protection circuit | |
| JP3834673B2 (en) | Power regulator circuit | |
| US10848143B2 (en) | Semiconductor integrated circuit | |
| JP7472151B2 (en) | Overcurrent Protection Circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110114 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110114 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140128 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |