JP2004014629A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004014629A JP2004014629A JP2002163212A JP2002163212A JP2004014629A JP 2004014629 A JP2004014629 A JP 2004014629A JP 2002163212 A JP2002163212 A JP 2002163212A JP 2002163212 A JP2002163212 A JP 2002163212A JP 2004014629 A JP2004014629 A JP 2004014629A
- Authority
- JP
- Japan
- Prior art keywords
- filler material
- semiconductor chips
- semiconductor
- semiconductor device
- adhesive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 195
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 239000000945 filler Substances 0.000 claims abstract description 100
- 239000011347 resin Substances 0.000 claims abstract description 77
- 229920005989 resin Polymers 0.000 claims abstract description 77
- 238000007789 sealing Methods 0.000 claims abstract description 41
- 239000000463 material Substances 0.000 claims description 115
- 239000010410 layer Substances 0.000 claims description 38
- 239000012790 adhesive layer Substances 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 20
- 239000011521 glass Substances 0.000 claims description 19
- 239000000843 powder Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 15
- 235000019353 potassium silicate Nutrition 0.000 claims description 8
- 239000000203 mixture Substances 0.000 claims description 7
- 239000011863 silicon-based powder Substances 0.000 claims description 7
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 4
- 239000007788 liquid Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000009429 electrical wiring Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910017083 AlN Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000012765 fibrous filler Substances 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 238000005470 impregnation Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920003217 poly(methylsilsesquioxane) Polymers 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 239000011265 semifinished product Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【解決手段】本発明の一実施形態の半導体装置10Aは、接点パッド3が形成されているチップ面4を備えた複数の半導体チップ1、2が平面状に配列されており、それぞれのチップ面4を除いて各半導体チップ1、2の周りに封止樹脂7で封止されている半導体装置において、各半導体チップ1、2間に低膨張係数のフィラー材8が少なくとも配線6が施される接点パッド4近傍に充填されていることを特徴とする。
【選択図】 図3
Description
【発明の属する技術分野】
本発明は、複数の半導体チップを平面状に集合させたモジュール型半導体装置に関し、特に熱サイクルストレスが掛かっても半導体チップ間の配線が切れ難い集積回路モジュール型半導体装置及びその製造方法に関するものである。
【0002】
【従来の技術】
先ず、図を用いて、従来技術のこの種一形態の半導体装置及びその製造方法を説明する。
【0003】
図8は従来技術の1単位の半導体装置の拡大断面図、そして図9は図8に示した半導体装置の製造方法を説明するための主な製造工程図である。
【0004】
先ず、図8を用いて従来技術の半導体装置の構造を説明する。この半導体装置10は特開平7−7134に開示されているものであって、集積回路が形成されており、複数の接点パッド3が形成されているチップ面4を備えている複数の半導体チップ1、2を、そのチップ面4を除いて半導体チップ1、2の周りを封止樹脂7で充填、被覆し、チップ面4に電気絶縁層5を形成し、前記複数の接点パッド3部分に相当する部分の前記電気絶縁層5を除去した後、良導電性材の配線6で接続した構造で構成されているモジュール型半導体装置である。この半導体装置10の特徴は、封止樹脂7に、粒子状或いは繊維状のフィラー材8、例えば、ガラス、SiC、Al2O3、AlN、ダイアモンド、黒鉛等を混合して熱膨張係数を所望の値に調整している点にある。
【0005】
この半導体装置10は図9に示した製造工程を経て製造されている。
【0006】
先ず、図9Aに示したように、表面の平面に粘着材層Adが塗布、形成された基板Bを用意し、その粘着材層Adを上向きにして水平状態に保持し、その粘着材層Ad上に、複数の半導体チップ1、2を、そのチップ面4側を下側にして載置する。
【0007】
符号Nは吸着ノズルを指し、半導体チップ1、2は、この吸着ノズルNを用いて粘着材層Ad上に載置、実装される。
【0008】
次に、図9Bに示したように、フィラー材8が一様に混入された封止樹脂7を接点パッド3を除外して充填、成型する。
【0009】
次の工程(図9C)では、前記基板B及び接着材層Adを前記接点パッド3及びチップ面4から剥離し、それらの上に電気絶縁層5を被覆する。
【0010】
そして続いて、図9Dに示したように、接点パッド3部分を覆っている電気絶縁層5を除去し、それら接点パッド3に配線6を施し、そして図9Dに示したように、所定の1単位づつ切り出すことにより、図8に示したような一単位の半導体装置10が得られる。
【0011】
【発明が解決しようとする課題】
しかし、以上、記した半導体装置10及びその製造方法によれば、半導体チップ1、2の材料であるSi(シリコン)と封止樹脂7の膨張係数を全く同じにはできないので、例えば、−40°Cのような低温と、例えば、125゜Cのような高温との間を行き来するような環境(熱サイクルストレス)に半導体装置10が曝されると、半導体チップ1、2、封止樹脂7、電気絶縁層5及び配線6の材料間に熱膨張の差が発生してしまい、特に、その半導体チップ1、2と封止樹脂7の境界部において、図8に示したように、配線6にクラックGが生ずることがあった。従って、半導体チップ1、2間の電気的導通が取れなくなる場合があるといった課題があった。
【0012】
本発明はこのような課題を解決しようとするものであって、熱サイクルストレスが加わっても、配線が断線してしまうようなことがない半導体装置及びその製造方法を得ることを目的とするものである。
【0013】
【課題を解決するための手段】
それ故、前記課題を解決するために、本発明の第1の半導体装置は、接点パッドが形成されているチップ面を備えた複数の半導体チップが平面状に配列されており、それら各半導体チップ間に低膨張係数のフィラー材が少なくとも配線が施される前記接点パッド近傍に充填されていて、そのフィラー材がガラス結合を形成する樹脂で固定されていることを特徴とする。
【0014】
また、本発明の第2の半導体装置は、接点パッドが形成されているチップ面を備えた複数の半導体チップが平面状に配列されており、それぞれのチップ面を除いて前記各半導体チップの周りに封止樹脂で封止されている半導体装置において、前記各半導体チップ間に低膨張係数のフィラー材が少なくとも配線が施される前記接点パッド近傍に充填されていることを特徴とする。
【0015】
そして、前記の半導体装置における少なくとも前記電気絶縁層側に存在するフィラー材がガラス結合を形成する樹脂で固定されていることを特徴とする。
【0016】
前記フィラー材はSi02、Ti02、或いはSi粉、または前記フィラー材を少なくとも2種類を混合した混合材であることが好ましい。
【0017】
また、前記フィラー材は球状粉末であることが好ましい。その前記球状粉末フィラー材は大径及び微細径の球状粉末が混合されていることが一層好ましい。
【0018】
一方、本発明の第1の半導体装置の製造方法は、表面に粘着材層が形成されている基板の前記粘着材層に、接点パッドが形成されているチップ面を備えた複数の半導体チップを、各チップ面を粘着材層に向けて平面状に所定の配列で載置する工程と、前記平面状に所定の配列で載置された複数の半導体チップ間に低膨張係数のフィラー材を充填する工程と、前記充填した低膨張係数のフィラー材に、低粘度の液状のガラス結合樹脂を注入する工程と、前記低粘度の液状のガラス結合樹脂で固定された前記各半導体チップと前記フィラー材とから前記粘着材層が形成されている前記基板を剥離する工程と、前記剥離工程で露出したチップ面及び前記ガラス結合樹脂で固定されたフィラー材面に所定の厚さの電気絶縁層を形成する工程と、前記電気絶縁層上及び前記接点パッドに電気配線を施す工程とを含む工程からなる。
【0019】
また、本発明の第2の半導体装置の製造方法は、表面に粘着材層が形成されている基板の前記粘着材層に、接点パッドが形成されているチップ面を備えた複数の半導体チップを、各チップ面を粘着材層に向けて平面状に所定の配列で載置する工程と、前記平面状に所定の配列で載置された複数の半導体チップ間に低膨張係数のフィラー材を充填する工程と、前記各半導体チップの裏面から、それら半導体チップ間に充填されている前記フィラー材を含めて前記各半導体チップを封止樹脂で封止する工程と、封止樹脂で固定された前記各半導体チップと前記フィラーとから前記粘着材層が形成されている前記基板を剥離する工程と、露出したチップ面及びフィラー材面に所定の厚さの電気絶縁層を形成する工程と、前記電気絶縁層上及び前記接点パッドに電気配線を施す工程とを含む工程からなる。
【0020】
更に、本発明の第3の半導体装置の製造方法は、表面に粘着材層が形成されている基板の前記粘着材層に、接点パッドが形成されているチップ面を備えた複数の半導体チップを、各チップ面を前記粘着材層に向けて平面状に所定の配列で載置する工程と、前記平面状に所定の配列で載置された複数の半導体チップ間に低膨張係数のフィラー材を充填する工程と、前記充填した低膨張係数のフィラー材に、低粘度の液状のガラス結合樹脂を注入する工程と、前記各半導体チップの裏面から、前記フィラー材が固定されたガラス結合樹脂を含めて前記各半導体チップを封止樹脂で封止する工程と、封止樹脂で固定された前記各半導体チップと前記固定されたフィラー材とから前記粘着材層が形成されている前記基板を剥離する工程と、露出したチップ面及び前記固定されたフィラー材面に所定の厚さの電気絶縁層を形成する工程と、前記電気絶縁層上及び前記接点パッドに電気配線を施す工程とを含む工程からなる。
【0021】
これら半導体装置の製造方法における前記フィラー材はSi02、Ti02、或いはSi粉、または前記フィラー材を少なくとも2種類を混合した混合材であることが好ましい。また、そのフィラー材料は球状粉末であることが一層好ましい。更に、その球状粉末フィラー材が大径及び微細径の球状粉末の混合材であることがなお一層好ましい。
【0022】
従って、本発明の第1の半導体装置によれば、半導体チップを互いにガラス結合樹脂で接着でき、かつ熱サイクルストレスが加わっても、半導体チップ間及びその間の配線近傍のガラス結合樹脂の見かけ上の膨張係数を半導体チップの材料であるシリコン(Si)の膨張係数に近付けることができるため、熱膨張差を殆どなくすことができる。
【0023】
そして本発明の第2の半導体装置によれば、本発明の第1の半導体装置の作用に加えて、複数の半導体チップを封止樹脂で封止し、半導体チップ間の強度を増大する。
【0024】
また、Si02、Ti02、或いはSi粉、またはこれらを少なくとも2種類を混合した混合材などをフィラー材として用いると、半導体チップのシリコンの膨張係数とほぼ同一の膨張係数であることから半導体チップの配線にクラックが発生することを防止できる。
【0025】
一方、本発明の第1の半導体装置の製造方法によれば、複数の半導体チップ間を接合でき、見かけ上の半導体チップの基材であるシリコンの膨張係数と殆ど同一のガラス結合樹脂を生成でき、熱サイクルストレスが加わっても、半導体チップ間の配線の損傷を軽減でき、しかも極薄い厚みの半導体装置を容易に製造することができる。
【0026】
また、本発明の第2の半導体装置の製造方法によれば、複数の半導体チップ間に見かけ上の半導体チップの基材であるシリコンの膨張係数と殆ど同一の樹脂を充填でき、熱サイクルストレスが加わっても、半導体チップ間の配線の損傷を軽減でき、しかも複数の半導体チップを封止樹脂で強固に封止できる半導体装置を製造することができる。
【0027】
更にまた、本発明の第3の半導体装置の製造方法によれば、複数の半導体チップ間を接合でき、見かけ上の半導体チップの基材であるシリコンの膨張係数と殆ど同一のガラス結合樹脂を生成でき、熱サイクルストレスが加わっても、半導体チップ間の配線の損傷を軽減でき、しかも複数の半導体チップを封止樹脂で強固に封止できる半導体装置を製造することができる。
【0028】
なお、SiO2やTiO2、Si等の低膨張係数のフィラー材を少なくとも配線の近傍に挿入することにより、熱サイクルストレスが加わっても、配線近傍の樹脂の膨張係数が半導体チップの基本材と極度に近似させることができるため、半導体チップと樹脂の境界部において、半導体チップ及び樹脂の材料間の熱膨張差による配線のクラックが生じ難くでき、半導体チップ間の電気的導通が取れなくなるといった不具合が発生し難くなる。
【0029】
【発明の実施の形態】
以下、図を用いて、本発明の半導体装置及びその製造方法を説明する。
【0030】
図1は本発明の第1実施形態の半導体装置の製造方法を説明するための主な製造工程図、図2は図1に示した一工程における一部拡大断面図、図3は本発明の第1実施形態の半導体装置の拡大断面図、図4は本発明の半導体装置の製造に用いて好適なフィラー材の一部拡大断面図、図5は本発明の第2実施形態の半導体装置の製造方法を説明するための一工程における一部拡大断面図、図6は本発明の第3実施形態の半導体装置の製造方法を説明するための一工程を説明するための一部拡大断面図、そして図7は本発明の第3実施形態の半導体装置である。
【0031】
なお、本発明において、従来技術の半導体装置10と同一の構造部分には同一の符号を付して説明する。
【0032】
先ず、図3を用いて、本発明の第1実施形態の半導体装置の構造を説明する。
【0033】
図3において、符号10Aは本発明の第1実施形態の半導体装置を指す。この半導体装置10Aは、集積回路が形成されており、複数の接点パッド3が形成されているチップ面4を備えた複数の半導体チップ1、2を平面状に集合させたモジュール型半導体装置である。
【0034】
この半導体装置10Aは、複数の半導体チップ1、2を、そのチップ面4の少し上方のレベルとチップ面4より少し下方のレベル面までの間に低膨張係数のフィラー材8が充填されており、その下方のレベル面以下の半導体チップ1、2の周りを封止樹脂7で被覆、成形し、それらの接点パッド3の表面を除くチップ面4及びフィラー材8面に形成された電気絶縁層5を介してアルミ或いは銅製の所定の配線6が接点パッド3に接続されている構造の半導体装置である。
【0035】
フィラー材8としては、Si02、Ti02、或いはSi粉、またはこれらフィラー材の少なくとも2種類を混合した混合材を挙げることができる。
【0036】
次に、図1及び図2を用いて、この第1実施形態の半導体装置10Aの製造方法を説明する。
【0037】
先ず、図1Aに示したように、従来通りの方法で、平らな表面に粘着材層Adが塗布、形成された基板Bを用意し、その粘着材層Adを上向きにして水平状態に保持し、その粘着材層Ad上に、実装装置の吸着ノズルNで吸着した半導体チップ1、2を、そのチップ面4側を下側にして必要個数、順次、載置する。
【0038】
次に、図1Bに示した工程及び図2にその工程を拡大して示したように、フィラー材8を半導体チップ1、2の裏面側から、それらの間に所定の厚みで充填する。実施例では、図2において、粘着材層Adに埋まった一部分の接点パッド3を除くチップ面4までの厚みと、両半導体チップ1、2間のそれぞれのチップ面4より少し高いレベルまでの厚みになる程度までにフィラー材8を充填する。
【0039】
フィラー材8としては、例えば、大きさが5μm以下に破砕したSi02粉などを用い、そのフィラー材8を半導体チップ1、2の少なくとも1/10以上の厚さで充填する。フィラー材8の厚さは、後記する封止樹脂による封止時に、充填したフィラー材8全体に封止樹脂7が行き渡る程度にする。また、この時、製造中の半導体装置10Aの半製品全体を振動させることにより、効率的に素早く複数の半導体チップ1、2の間にフィラー材8を充填することができる。
【0040】
次に、図1Cの工程で、半導体チップ1、2の裏面から両者間、それらの裏面及びフィラー材8面を覆うように、封止樹脂7で被覆し、成形する。
【0041】
次に、図1Dに示したように、半導体チップ1、2のそれぞれの接点パッド3及びチップ面4から基板B及び粘着材層Adを剥離し、それらの上に電気絶縁層5を被覆する。
【0042】
そして続いて、図1Eに示したように、接点パッド3部分を覆っている電気絶縁層5を除去し、それら接点パッド3に電気絶縁層5を介して配線6を形成する。そして所定の1単位づつ分割して個片化すことにより、図3に示したような一単位の半導体装置10Aを複数個取り出すことができる。
【0043】
このような本発明の第1実施形態の半導体装置10Aは、従来技術の半導体装置10のように、単に、接点パッド3を含んでいるチップ面を除いて半導体チップ1、2の周りを封止樹脂7で覆い、成形するだけではなく、配線6下近傍の半導体チップ1、2間の封止樹脂7の見かけ上の膨張係数を下げる、SiO2などの低膨張係数のフィラー材8を少なくとも配線6下近傍に密に介在させているので、図3に示したように、配線6の下方において半導体チップ1、2の基本材料であるSiとほぼ同じ膨張係数にすることができる。
【0044】
このため、半導体装置10Aに熱サイクルストレスが加わっても、半導体チップ1、2と配線6近傍のフィラー材8層との膨張係数が極度に近似しており、半導体チップ1、2とフィラー材8層の境界部において、半導体チップ1、2及びフィラー材8層間の熱膨張差により、図8に示したようなクラックGが配線6に生じ難くなり、半導体チップ1、2間の電気的導通が取れなくなるといった不具合が発生し難くなる。
【0045】
なお、前記のフィラー材8としてTiO2を選ぶことによって、更に配線6の材料であるAlやCuと言った材料に封止樹脂7の見かけ上の膨張係数を近づけることができる。また、高価であるが、半導体チップ1、2の材料と同じSi粉を用いることにより、前記熱サイクルストレスが掛かるような環境下であっても、半導体チップ1、2と封止樹脂7との熱膨張係数の差を殆ど無くすことができ、配線6にクラックGを発生し難くすることができる。
【0046】
また、前記の半導体チップ1、2間に挿入する前記フィラー材8の直径を予め30μm程度の球状にすることによって、より密にフィラー材8層を形成できる。
【0047】
更にまた、図4に示したフィラー材8Aのように、直径が1μm以下の微粉末フィラー9を前記のフィラー材8に混入することにより、前記フィラー材8間の隙間に微粉末フィラー9が入り込み、一層密度の高いフィラー層を形成することができる。
【0048】
ところで、本発明の第1実施形態の半導体装置10Aでは、封止樹脂7で全てのフィラー材8が固定されないと、後の工程でフィラー材8の脱落が発生するため、半導体チップ1、2間の封止樹脂7部分に凹みができてしまう。従って、フィラー材8の厚さは、その後の封止樹脂7による封止時に、挿入したフィラー材8全体に封止樹脂7が行き渡る程度に充填する必要があるが、このフィラー材8の層を出来る限り厚くした方が、配線6などに前記クラックGが発生し難くすることができる。
【0049】
そこで、本発明の第2実施形態の半導体装置10Bとして、図5を用いて、フィラー材8の層を厚くする方法について説明する。先ず、第1実施形態の半導体装置10Aと同様の方法で複数の半導体チップ1、2の間にフィラー材8を充填しておき(図1B)、次に、封止樹脂7で封止する前に、その封止樹脂7よりも低粘度の液状の、ガラス結合を形成する液体樹脂R、例えば、オルガノシルセスキオキサンオリゴマー{昭和電工株式会社のグラスレジン(商品名)}をしみ込ませ、フィラー材8を予め固定する。図5に示した状態は液体樹脂Rがフィラー材8の途中まで浸透している状態でした。
【0050】
このように液体樹脂Rをしみ込ませると、フィラー材8が低膨張係数の液体ガラス結合樹脂Rで容易に固定されるので、半導体チップ1、2の厚さ以上のフィラー材8の厚みまで十分に固定でき、また、見掛け上の膨張係数も小さくできる。これを従来技術と同様に、図1C〜図1Eに示したように、半導体チップ1、2の裏面から封止樹脂7で覆い、粘着材7及び基板Bをチップ面4から剥離した後、電気的絶縁層5の塗布、配線6の形成、そして分割することにより、本発明の第2実施形態の半導体装置10Bを得ることができる。このような構造を採ることによって、半導体チップ1、2とそれらの周りのガラス結合樹脂Rとの熱膨張の差が殆ど無くなり、前記の配線6のクラックGが極度に発生し難くすることができる。
【0051】
なお、前記のガラス結合を形成する樹脂Rを用いた場合、図3に示したような封止樹脂7を無くすことも可能となる。即ち、第1実施形態の半導体装置10A及び第2実施形態の半導体装置10Bの製造方法と同様に、図6に示したように、粘着材層Adを備えた基板Bを用意し、その粘着材層Adを上向きにして水平状態に保持し、その粘着材層Ad上に、半導体チップ1、2を、そのチップ面4側を下側にして必要個数、順次、載置する。そしてそれら半導体チップ1、2にフィラー材8を充填する。フィラー材8の充填量は前記第1及び第2実施形態の半導体装置の場合よりも深く(或いは厚く)充填する。そして充填された全てのフィラー材8をガラス結合させる前記低粘度の液体樹脂Rを注入、含浸させ、硬化する。十分に硬化させた後、前記粘着材層Adと基板Bとを、半導体チップ1、2のチップ面4及び硬化樹脂Ra面から剥離する。
【0052】
次に、図7に示したように、半導体チップ1、2のチップ面4及び硬化樹脂層Raの面に電気絶縁層5を形成し、接点パッド3部分の電気絶縁層5を除去して、電気絶縁層5及び接点パッド3に配線6を形成することにより、本発明の第3実施形態の半導体装置10Cがえられる。強度を要する場合には、前記硬化樹脂層Raを半導体チップ1、2の厚さまで厚くすればよく、強度を少し増大させることができる。厚みの薄い半導体装置を要する場合には、この第3実施形態の半導体装置10Cが役立つ。
【0053】
フィラー材8として前記のSiを用いるなどで、本発明の半導体装置として使用する殆どの材料がSiと同じ膨張係数とすることができ、半導体装置の反りも抑制することができる。
【0054】
なお、ガラス結合を形成する前記液体樹脂Rは低粘度であるため、その含浸方法としては、液状のガラス結合を形成する樹脂Rを滴下し、狭い隙間に自動的に浸透させるといった毛細管現象を利用する方法を用いてもよい。また、ガラス結合を形成する樹脂Rをスプレイ状に噴霧することによって、より均一に含浸させることができる。
【0055】
【発明の効果】
以上の説明から明らかなように、本発明の半導体装置によれば、半導体装置に熱サイクルストレスが加わっても、配線にクラックが生じ難くなり、半導体チップ間の電気的導通が取れなくなるといった不具合が発生し難くなるという効果がある。
【0056】
なお、ガラス結合を形成する樹脂を用いた場合、封止樹脂を省略することも可能となり、フィラー材としてSiを用いると、使用する殆どの材料がSiと同じ膨張係数とすることができ、半導体装置の反りも抑制できるという効果がある。
【図面の簡単な説明】
【図1】本発明の第1実施形態の半導体装置の製造方法を説明するための主な製造工程図である。
【図2】図1に示した一工程における一部拡大断面図である。
【図3】本発明の第1実施形態の半導体装置の拡大断面図である。
【図4】本発明の半導体装置の製造に用いて好適なフィラー材の一部拡大断面図である。
【図5】本発明の第2実施形態の半導体装置の製造方法を説明するための一工程における一部拡大断面図である。
【図6】本発明の第3実施形態の半導体装置の製造方法を説明するための一部工程を説明するための一部拡大断面図である。
【図7】本発明の第3実施形態の半導体装置である。
【図8】従来技術の1単位の半導体装置の拡大断面図である。
【図9】図8に示した半導体装置の製造方法を説明するための主な製造工程図である。
【符号の説明】
1,2…半導体チップ、3…接点パッド、4…チップ面、5…電気絶縁層、6…配線、7…封止樹脂、8…フィラー材、8A…高密度フィラー材、9…微粉末フィラー材、B…基板、Ad…粘着材層、R…封止樹脂よりも低粘度の液状樹脂、Ra…フィラー材が低粘度の液状樹脂Rで硬化したガラス結合樹脂、10A…本発明の第1実施形態の半導体装置、10B…本発明の第2実施形態の半導体装置、10C…本発明の第3実施形態の半導体装置
Claims (12)
- 接点パッドが形成されているチップ面を備えた複数の半導体チップが平面状に配列されており、該各半導体チップ間に低膨張係数のフィラー材が少なくとも配線が施される前記接点パッド近傍に充填されていて、該フィラー材がガラス結合を形成する樹脂で固定されていることを特徴とする半導体装置。
- 接点パッドが形成されているチップ面を備えた複数の半導体チップが平面状に配列されており、それぞれの該チップ面を除いて前記各半導体チップの周りに封止樹脂で封止されている半導体装置において、
前記各半導体チップ間に低膨張係数のフィラー材が少なくとも配線が施される前記接点パッド近傍に充填されていることを特徴とする半導体装置。 - 少なくとも前記電気絶縁層側に存在するフィラー材がガラス結合を形成する樹脂で固定されていることを特徴とする請求項2に記載の半導体装置。
- 前記フィラー材がSi02、Ti02、或いはSi粉、または前記フィラー材を少なくとも2種類を混合した混合材であることを特徴とする請求項1及び請求項2に記載の半導体装置。
- 前記フィラー材が球状粉末であることを特徴とする請求項1、請求項2及び請求項4に記載の半導体装置。
- 前記球状粉末フィラー材が大径及び微細径の球状粉末が混合されていることを特徴とする請求項5に記載の半導体装置。
- 表面に粘着材層が形成されている基板の前記粘着材層に、接点パッドが形成されているチップ面を備えた複数の半導体チップを、各チップ面を粘着材層に向けて平面状に所定の配列で載置する工程と、
前記平面状に所定の配列で載置された複数の半導体チップ間に低膨張係数のフィラー材を充填する工程と、
前記充填した低膨張係数のフィラー材に、低粘度の液状のガラス結合樹脂を注入する工程と、
前記低粘度の液状のガラス結合樹脂で固定された前記各半導体チップと前記フィラー材とから前記粘着材層が形成されている前記基板を剥離する工程と、
前記剥離工程で露出したチップ面及び前記ガラス結合樹脂で固定されたフィラー材面に所定の厚さの電気絶縁層を形成する工程と、
前記電気絶縁層上及び前記接点パッドに電気配線を施す工程と
を含む工程からなる半導体装置の製造方法。 - 表面に粘着材層が形成されている基板の前記粘着材層に、接点パッドが形成されているチップ面を備えた複数の半導体チップを、各チップ面を粘着材層に向けて平面状に所定の配列で載置する工程と、
前記平面状に所定の配列で載置された複数の半導体チップ間に低膨張係数のフィラー材を充填する工程と、
前記各半導体チップの裏面から、それら半導体チップ間に充填されている前記フィラー材を含めて前記各半導体チップを封止樹脂で封止する工程と、
封止樹脂で固定された前記各半導体チップと前記フィラーとから前記粘着材層が形成されている前記基板を剥離する工程と、
露出したチップ面及びフィラー材面に所定の厚さの電気絶縁層を形成する工程と、
前記電気絶縁層上及び前記接点パッドに電気配線を施す工程と
を含む工程からなる半導体装置の製造方法。 - 表面に粘着材層が形成されている基板の前記粘着材層に、接点パッドが形成されているチップ面を備えた複数の半導体チップを、各チップ面を前記粘着材層に向けて平面状に所定の配列で載置する工程と、
前記平面状に所定の配列で載置された複数の半導体チップ間に低膨張係数のフィラー材を充填する工程と、
前記充填した低膨張係数のフィラー材に、低粘度の液状のガラス結合樹脂を注入する工程と、
前記各半導体チップの裏面から、前記フィラー材が固定されたガラス結合樹脂を含めて前記各半導体チップを封止樹脂で封止する工程と、
封止樹脂で固定された前記各半導体チップと前記固定されたフィラー材とから前記粘着材層が形成されている前記基板を剥離する工程と、
露出したチップ面及び前記固定されたフィラー材面に所定の厚さの電気絶縁層を形成する工程と、
前記電気絶縁層上及び前記接点パッドに電気配線を施す工程と
を含む工程からなる半導体装置の製造方法。 - 前記フィラー材がSi02、Ti02、或いはSi粉、または前記フィラー材を少なくとも2種類を混合した混合材であることを特徴とする請求項7乃至請求項9に記載の半導体装置の製造方法。
- 前記フィラー材料が球状粉末であることを特徴とする請求項7乃至請求項9に記載の半導体装置の製造方法。
- 前記球状粉末フィラー材が大径及び微細径の球状粉末の混合材であることを特徴とする請求項11に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002163212A JP4029278B2 (ja) | 2002-06-04 | 2002-06-04 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002163212A JP4029278B2 (ja) | 2002-06-04 | 2002-06-04 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004014629A true JP2004014629A (ja) | 2004-01-15 |
JP4029278B2 JP4029278B2 (ja) | 2008-01-09 |
Family
ID=30431752
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002163212A Expired - Fee Related JP4029278B2 (ja) | 2002-06-04 | 2002-06-04 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4029278B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007260866A (ja) * | 2006-03-29 | 2007-10-11 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2010179401A (ja) * | 2009-02-05 | 2010-08-19 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
JP2010212725A (ja) * | 2010-05-18 | 2010-09-24 | Toshiba Corp | 半導体装置 |
JP2012231182A (ja) * | 2012-08-13 | 2012-11-22 | Shinko Electric Ind Co Ltd | 微細配線パッケージ |
JP2013038306A (ja) * | 2011-08-10 | 2013-02-21 | Fujitsu Ltd | 電子装置及びその製造方法 |
US8530753B2 (en) | 2008-12-24 | 2013-09-10 | Shinko Electric Industries Co., Ltd. | Fine wiring package and method of manufacturing the same |
JP2013243175A (ja) * | 2012-05-17 | 2013-12-05 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US8691699B2 (en) | 2011-04-08 | 2014-04-08 | Fujitsu Limited | Manufacturing method of semiconductor device and semiconductor device |
JP2015076519A (ja) * | 2013-10-09 | 2015-04-20 | 富士通株式会社 | 電子部品パッケージおよび電子部品パッケージの製造方法 |
-
2002
- 2002-06-04 JP JP2002163212A patent/JP4029278B2/ja not_active Expired - Fee Related
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007260866A (ja) * | 2006-03-29 | 2007-10-11 | Toshiba Corp | 半導体装置およびその製造方法 |
JP4559993B2 (ja) * | 2006-03-29 | 2010-10-13 | 株式会社東芝 | 半導体装置の製造方法 |
US8530753B2 (en) | 2008-12-24 | 2013-09-10 | Shinko Electric Industries Co., Ltd. | Fine wiring package and method of manufacturing the same |
JP2010179401A (ja) * | 2009-02-05 | 2010-08-19 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
JP2010212725A (ja) * | 2010-05-18 | 2010-09-24 | Toshiba Corp | 半導体装置 |
US8691699B2 (en) | 2011-04-08 | 2014-04-08 | Fujitsu Limited | Manufacturing method of semiconductor device and semiconductor device |
KR101416576B1 (ko) * | 2011-04-08 | 2014-07-07 | 후지쯔 가부시끼가이샤 | 반도체 장치 |
JP2013038306A (ja) * | 2011-08-10 | 2013-02-21 | Fujitsu Ltd | 電子装置及びその製造方法 |
JP2013243175A (ja) * | 2012-05-17 | 2013-12-05 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2012231182A (ja) * | 2012-08-13 | 2012-11-22 | Shinko Electric Ind Co Ltd | 微細配線パッケージ |
JP2015076519A (ja) * | 2013-10-09 | 2015-04-20 | 富士通株式会社 | 電子部品パッケージおよび電子部品パッケージの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4029278B2 (ja) | 2008-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3802936B2 (ja) | 集積回路モジュール | |
JP5570476B2 (ja) | 半導体装置および半導体装置の製造方法 | |
KR100707155B1 (ko) | 열 관리 장치 및 그 제조 방법 | |
US6777814B2 (en) | Semiconductor device | |
US20040156175A1 (en) | Heat dissipating structure of printed circuit board and fabricating method thereof | |
US5677575A (en) | Semiconductor package having semiconductor chip mounted on board in face-down relation | |
KR100726902B1 (ko) | 회로 장치 및 그 제조 방법 | |
JP5847165B2 (ja) | 半導体装置 | |
US20060087020A1 (en) | Semiconductor device and method for producing the same | |
US7372137B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2003258189A (ja) | 半導体装置及びその製造方法 | |
JP2009049410A (ja) | 半導体チップパッケージ、その製造方法及びこれを含む電子素子 | |
CN104051376A (zh) | 功率覆盖结构及其制作方法 | |
JP4029278B2 (ja) | 半導体装置及びその製造方法 | |
JP3972821B2 (ja) | 電力用半導体装置 | |
JP2011109104A (ja) | 電子部品を封入する方法 | |
KR100442557B1 (ko) | 충진층내에 분할된 보이드들을 가진 플립칩형 반도체장치 및 제조방법 | |
EP0645812A1 (en) | Resin-sealed semiconductor device | |
JP2013004766A (ja) | 半導体装置および半導体装置の製造方法 | |
CN1392602A (zh) | 电路装置的制造方法 | |
US6469382B1 (en) | Semiconductor device substrate and method of manufacturing semiconductor device | |
JP2003170465A (ja) | 半導体パッケージの製造方法およびそのための封止金型 | |
JP2007250943A (ja) | 半導体装置 | |
JP2017103426A (ja) | 半導体パッケージおよびパッケージ・オン・パッケージ | |
JP2000252391A (ja) | 半導体素子実装配線基板およびその実装構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050412 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070627 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070827 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070919 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071002 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131026 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |