JP2004006960A - Forming method of dielectric film - Google Patents
Forming method of dielectric film Download PDFInfo
- Publication number
- JP2004006960A JP2004006960A JP2003278964A JP2003278964A JP2004006960A JP 2004006960 A JP2004006960 A JP 2004006960A JP 2003278964 A JP2003278964 A JP 2003278964A JP 2003278964 A JP2003278964 A JP 2003278964A JP 2004006960 A JP2004006960 A JP 2004006960A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- ceo
- film
- ferroelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Physical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
Abstract
Description
本発明は、金属Ｃｅと酸素とを原料として、Ｓｉ基板上に結晶性の高いＣｅＯ2 膜を形成するための形成方法及びその形成装置に関する。 The present invention relates to a method and apparatus for forming a highly crystalline CeO 2 film on a Si substrate using metal Ce and oxygen as raw materials.
近年、Ｓｉ基板上に形成されるＣ−ＭＯＳデバイスの微細化、集積化の進展には著しいものがある。そして、それに伴いＭＯＳＦＥＴの一部を構成するゲート絶縁膜の薄膜化も強く要請されている。ゲート絶縁膜の薄膜化が要請されるのは、以下の理由による。 In recent years, there has been a remarkable progress in miniaturization and integration of C-MOS devices formed on a Si substrate. Accordingly, there is a strong demand for a thinner gate insulating film constituting a part of the MOSFET. The reason why the gate insulating film is required to be thinner is as follows.
まず、省電力を目指して動作電圧が低下しつづけているにも関わらず、素子動作に必要な電荷量はほぼ一定であってさほど低減されていない。Ｑ＝ＣＶ（Ｑ：電荷量、Ｃ：静電容量、Ｖ：電圧）の関係により、電荷量Ｑがほぼ一定でありながら、電圧Ｖが低下しつづけるためには、ゲート絶縁膜に保持することが可能な静電容量Ｃを上げざるを得ない。ここで、Ｃ＝（εr ・Ｓ）／ｄ（εr ：比誘電率、Ｓ：キャパシタ面積、ｄ：電極間隔）であるので、静電容量Ｃを増大するためには、まず、現在ＳｉＯ2 により構成されているゲート絶縁膜の膜厚ｄを薄くすることによって実現できる。そのために、現在では１０ｎｍ〜１５ｎｍあるいは１０ｎｍ以下というゲート絶縁膜の薄膜化が試みられている。 First, despite the fact that the operating voltage continues to decrease with the aim of saving power, the amount of charge required for device operation is almost constant and has not been reduced so much. Due to the relationship of Q = CV (Q: charge amount, C: capacitance, V: voltage), the voltage V must be held down in the gate insulating film so that the charge amount Q is substantially constant and the voltage V keeps decreasing. Has to increase the possible capacitance C. Here, since C = (εr · S) / d (εr: relative permittivity, S: capacitor area, d: electrode interval), in order to increase the capacitance C, first, the current SiO 2 is used. This can be realized by reducing the thickness d of the gate insulating film thus configured. For this purpose, attempts have been made to reduce the thickness of the gate insulating film to 10 nm to 15 nm or 10 nm or less.
しかし、ゲート絶縁膜の薄膜化を進めると、ゲート絶縁膜の破壊耐圧の悪化や、リーク電流の増大という不具合が生じるおそれが出てきた。 However, when the thickness of the gate insulating film is reduced, there is a possibility that the breakdown voltage of the gate insulating film is deteriorated and a leak current is increased.
そこで、最近では、ゲート絶縁膜を比誘電率が約３．９のＳｉＯ2 よりも高い比誘電率εr を有し、しかも、他の電気的特性もＳｉＯ2 に劣らない特性を有する絶縁膜材料が探索されている。すなわち、比誘電率εr を高くすることにより、厚みｄをある程度厚くしても静電容量Ｃを高く維持できるので、低電圧化されても必要な電荷量Ｑを保持できるからである。このような観点から、現行のＳｉＯ2 ゲート絶縁膜と同等の性能を得ることができ、かつ、高い比誘電率と破壊耐圧を持ち、界面準位やリーク電流が小さい新しい絶縁材料からなる絶縁膜のＳｉ基板上への形成方法が検討されつつある。 Therefore, recently, an insulating film material having a relative dielectric constant εr higher than that of SiO 2 having a relative dielectric constant of about 3.9 and having other electrical characteristics not inferior to SiO 2 has been recently developed. Is being searched. That is, by increasing the relative dielectric constant εr, the capacitance C can be maintained high even if the thickness d is increased to some extent, so that the required charge amount Q can be maintained even when the voltage is reduced. From this point of view, it is possible to obtain the same performance as the current SiO 2 gate insulating film, and it has a high relative dielectric constant and breakdown voltage, and has a low interface state and a small leak current. A method for forming a Si film on a Si substrate is being studied.
また、別な要請から、Ｓｉ基板上にＳｉＯ2 とは異なる絶縁体材料による絶縁膜の形成を行なう試みもなされている。例えば非特許文献１に開示されている例では、電界効果型トランジスタのゲートに強誘電性を持つ薄膜を用いてメモリー効果のあるトランジスタを実現することを目的とした研究について示されている。その検討の一つとして、ここでは、強誘電性を持つＰｂＺｒ1-x Ｔｉx Ｏ3 （ＰＺＴ）からなる薄膜（ＰＺＴ膜）の形成を試みている。しかしながら、このＰＺＴ膜は直接Ｓｉ基板上に形成することが困難であるので、ＰＺＴ膜とＳｉ基板との間にＣｅＯ2 などからなるバッファ層となる絶縁膜を積層している。 In response to another request, an attempt has been made to form an insulating film on a Si substrate using an insulating material different from SiO 2 . For example, the example disclosed in Non-Patent Document 1 discloses a study aimed at realizing a transistor having a memory effect by using a ferroelectric thin film for a gate of a field-effect transistor. One of the study, here, trying to form a thin film (PZT film) composed of PbZr 1-x Ti x O 3 having a ferroelectric (PZT). However, since it is difficult to form the PZT film directly on the Si substrate, an insulating film serving as a buffer layer made of CeO 2 or the like is laminated between the PZT film and the Si substrate.
また、強誘電体材料を始めとしてその他の誘電体（例えば超伝導体）膜をＳｉ基板上に形成するためにも、前述のゲート絶縁膜と同じように、比誘電率や破壊耐圧が高く、界面準位やリーク電流が小さいという特性を実現できるような新しい絶縁体膜のＳｉ基板上への形成方法が検討されつつある。 Also, in order to form a ferroelectric material and other dielectric (eg, superconductor) films on a Si substrate, the relative dielectric constant and breakdown voltage are high as in the case of the gate insulating film described above. A method for forming a new insulator film on a Si substrate that can realize characteristics such as a low interface state and a small leak current is being studied.
そして、それらの検討においても、ＣｅＯ2 膜はバッファ層として非常に注目されている絶縁体材料の一つである。これは以下の理由による。ＣｅＯ2 の格子定数は他の材料に比べてＳｉの格子定数に近く、ＣｅＯ2 とＳｉとの格子不整合率が−０．３７％（ａCeO2＝５．４１１Å、ａSi＝５．４３１Å）しかないからである。さらに、ＣｅＯ2 の結晶構造は螢石型であり、ダイヤモンド構造を持つＳｉ基板に連続して結晶格子をつくることができる。すなわち、Ｓｉでは全ての原子が４配位であるのに対して、ＣｅＯ2 の場合は酸素原子が４配位、Ｃｅ原子が８配位となっているという違いはあるが、面心立方格子を基本とした立方晶系であるという点で両結晶は共通しており、両結晶は破綻なく積層することができる（酸素とＣｅの構成比は２：１になっている）。従って、Ｓｉ基板上に非常に高い結晶性の薄膜を作製することが可能となり、さらにその上に重ねて高い結晶性を持つ強誘電体膜や超伝導体膜を形成しやすくなる。また、ＣｅＯ2 はその比誘電率が２６前後と高いので、ＳｉＯ2 に代わるあたらしいゲート絶縁膜材料としての充分な可能性も持っている。 Also, in those studies, the CeO 2 film is one of the insulator materials that has attracted much attention as a buffer layer. This is for the following reason. The lattice constant of CeO 2 is close to the lattice constant of Si compared to other materials, the lattice mismatch ratio between CeO 2 and Si -0.37% (a CeO2 = 5.411Å, a Si = 5.431Å) Because there is only. Further, the crystal structure of CeO 2 is a fluorite type, and a crystal lattice can be continuously formed on a Si substrate having a diamond structure. That is, in Si, all atoms are 4-coordinated, whereas in CeO 2 , there is a difference that oxygen atoms are 4-coordinated and Ce atoms are 8-coordinated. Both crystals are common in that they are a cubic system based on, and both crystals can be stacked without failure (the composition ratio of oxygen and Ce is 2: 1). Therefore, a very crystalline thin film can be formed on a Si substrate, and a ferroelectric film or a superconductor film having high crystallinity can be easily formed thereon. In addition, CeO 2 has a high relative dielectric constant of about 26, and therefore has a sufficient possibility as a new gate insulating film material in place of SiO 2 .
非特許文献１以外にもＳｉ基板上にＣｅＯ2 を形成することに関しては様々な試みが行われており、その代表例を幾つかあげると以下の文献がある。 In addition to Non-Patent Document 1, various attempts have been made regarding the formation of CeO 2 on a Si substrate, and the following documents are cited as typical examples.
非特許文献２に開示されている例では、電子線（ELECTRON BEAM ：ＥＢ）蒸着装置を備えた分子線エピタキシ（MOLECULAR BEAM EPITAXY：ＭＢＥ）装置中において、ペレット状のＣｅＯ2 焼結体にＥＢを照射することによってＣｅＯ2 を蒸発させ、Ｓｉ基板上に結晶性の高いＣｅＯ2 薄膜を形成している。この時、ＣｅＯ2 の蒸発と同時に酸素ガスを供給し、ＣｅＯ2 薄膜の酸素欠損による結晶性の低下を防いでいる。なお、上述の非特許文献１にあるＣｅＯ2 膜の形成もこれと同じ方法で行われている。
In the example disclosed in
非特許文献３に開示されている例では、非特許文献１，２の方法とは異なる薄膜形成方法を用いている。ここでは、金属Ｃｅからなるターゲットを装着した反応性スパッタリング装置を用い、酸素ガスを供給しながらターゲット内のＣｅ原子をスパッタし、Ｓｉ基板上でＣｅと酸素とを反応させることによってＳｉ基板上に結晶性の高いＣｅＯ2 薄膜を形成している。
In the example disclosed in
非特許文献４に開示されている例では、上記各方法とはさらに異なる方法によってＣｅＯ2 膜を形成している。ここでは、外部からＡｒＦによるエキシマレーザー光を導入することが可能なＭＢＥ装置を用い、内部に置かれたペレット状のＣｅＯ2 焼結体にこのレーザー光を照射してＣｅＯ2 を蒸発させ、それと同時に酸素ガスを導入することにより、Ｓｉ基板上に結晶性の高いＣｅＯ2 薄膜を形成している。
しかしながら、上記各文献における結晶性ＣｅＯ2 薄膜の形成においては以下に示すような幾つかの不具合がある。 However, in the formation of the crystalline CeO 2 thin film in each of the above documents, there are some problems as described below.
ただし、以下の記載においては、（００１）面という時は結晶学上｛００１｝面として表される結晶面群を代表的に表すものとする。（０１１），（１１１）という時も同様である。また、（００１）基板又は膜，（０１１）基板又は膜，（１１１）基板又は膜という時は、それぞれ主面が（００１）面，（０１１）面，（１１１）面である基板又は膜をいうものとする。 {However, in the following description, the (001) plane refers to a group of crystal planes represented as {001} planes in crystallography. The same applies to (011) and (111). When a (001) substrate or a film, a (011) substrate or a film, and a (111) substrate or a film are referred to, a substrate or a film whose main surface is a (001) plane, a (011) plane, or a (111) plane, respectively. Shall be referred to.
まず、非特許文献１，２にある例では、ペレット状のＣｅＯ2 をＥＢで加熱させて蒸発させることにより、酸素とＣｅが同時に供給されてしまう。すなわち、Ｓｉ基板表面にはＣｅと酸素とが同時に到達することになり、ＣｅＯ2 と同時にＳｉＯ2 も形成されてしまう。ＳｉＯ2 が形成されてしまった場合、ＳｉＯ2 は一般にアモルファス構造を有しているので、界面構造の結晶性の急峻性が低下し平坦性も悪くなる。また、ＳｉＯ2 膜の形成後、素子として動作させようとした場合、せっかく比誘電率が高いＣｅＯ2 膜を形成しているにも関わらず、加えた電圧がより低い比誘電率を持つＳｉＯ2 膜に集中することになる。その結果、ゲート絶縁膜としての機能を確保するに足る電荷量を蓄積することが困難である。さらに、このようなＳｉＯ2 が混在したＣｅＯ2 膜を強誘電体膜や超伝導体膜のバッファ層として用いた場合にも、必要な電圧を強誘電体層や超伝導体層に印加することが困難である。
First, in the example in
非特許文献２にある例では、（１１１）Ｓｉ基板の上には（１１１）ＣｅＯ2 膜を形成することが可能であるが、（００１）Ｓｉ基板の上には（００１）ＣｅＯ2 膜が形成できず、（０１１）ＣｅＯ2 膜しか形成されていない。すなわち、いくら格子定数が近くとも、両者の面方位がくい違っているために、格子歪みの発生を抑え、欠陥の発生を抑える効果が全く期待できない。しかも、実際には、同じ（０１１）ＣｅＯ2 膜であってもＳｉ基板の主面上で互いに９０°の角度で回転対称となる２つの結晶が混在した多結晶構造となっているので、平滑で均一な単結晶薄膜を得ることは困難である。
In the example in Non-Patent
非特許文献５は、この理由について解説している。すなわち、高真空中で形成されるＳｉ結晶の表面の（００１）面上の２×１再構成構造上に現れるダングリングボンド（末端未結合手、浮遊未結合手）と、ＣｅＯ2 結晶の（０１１）面内の酸素原子の位置とが近いので、両者の（００１）面同士で連続するよりも、Ｓｉ結晶の（００１）面とＣｅＯ2 の（０１１）面とが連続する方が安定性が高いことによると考えられている。
Non-Patent
非特許文献４にある例では、（１１１）Ｓｉ基板に非常に結晶性の高い（１１１）ＣｅＯ2 膜を形成することが可能であることが示されている。この例では、結晶成長中に反射型高エネルギー電子線回折（Reflection High Energy Electron Diffraction ：ＲＨＥＥＤ）観察において、その回折パターン強度の振動（ＲＨＥＥＤ振動）が見られる。このＲＨＥＥＤ振動の発生は、結晶の成長が二次元的であり、高い表面平滑性を持ち、層毎に進行しているということを表している。断面ＴＥＭによる観察でも大きな欠陥の存在はほとんど観測されず、ＳｉとＣｅＯ2 の界面でのＳｉＯ2 の形成も見えない。しかしながら、この例でもＳｉ結晶の（００１）面上でのＣｅＯ2 結晶の（００１）面の形成は報告されていない。
The example in Non-Patent
非特許文献６は、このことについて開示している。すなわち、この系においてもＣｅと酸素が同時に供給されることになるので（００１）Ｓｉ基板の上には、（０１１）ＣｅＯ2 膜が形成されてしまうのである。
非特許文献３にある例においても、非特許文献２，４と同様に、Ｓｉ基板の（１１１）面上に非常に結晶性の高いＣｅＯ2 の（１１１）を形成している。この例にあげられている方法では、供給原料として金属Ｃｅを用いているのでＳｉ基板界面にＣｅだけを供給してＳｉＯ2 の形成を抑制することに成功している。しかしながら、高い結晶性のＣｅＯ2 膜を得るために必要となる金属Ｃｅ単独の層の厚さが５ｎｍと厚い。従って、トランジスタのゲート絶縁膜としての利用を考える場合、厚い金属層が存在してしまうことになり、素子の動作上重大な問題がある。また、やはりこの例においても（００１）Ｓｉ基板上での（００１）ＣｅＯ2 膜の形成は報告されていない。
In the example described in
本発明の目的は、かかる点に鑑み、Ｓｉ基板の上に結晶性の高い単結晶のＣｅＯ2 膜を有する誘電体膜及びその形成方法を提供することにある。 In view of the above, an object of the present invention is to provide a dielectric film having a highly crystalline single crystal CeO 2 film on a Si substrate and a method for forming the same.
まず、本発明に係るＣｅＯ2 膜の形成方法に到達するために行なった考察について説明する。 First, considerations made to reach the method for forming a CeO 2 film according to the present invention will be described.
（００１）Ｓｉ基板の上には（０１１）ＣｅＯ2 膜しか形成できず、（００１）ＣｅＯ2 膜が形成できない理由については、上述の非特許文献５に開示されている。その詳細について、以下に説明する。
The reason why only the (011) CeO 2 film can be formed on the (001) Si substrate and the (001) CeO 2 film cannot be formed is disclosed in the above-mentioned
図１２は、Ｓｉ基板の（００１）面上へのＣｅＯ2 結晶のエピタキシャル状態を示す図であって、非特許文献５中の図２に相当する図である。同図において、大きな白丸はＣｅ原子１を、中ぐらいの斜線付丸はＳｉ原子２を、小さな白丸は酸素原子３をそれぞれ示す。Ｓｉ基板の表面には単位胞４を有するＳｉ結晶の（００１）面が現れている。この単位胞４の１つの辺は［１００］方向に平行であり、単位胞４の他の辺は［０１０］方向に平行である。言い換えると、図１２の紙面をＳｉ結晶の結晶面（００１）に平行な面と規定すると、Ｓｉ結晶のｘ軸，ｙ軸は紙面内に存在しており、Ｓｉ結晶のｚ軸は紙面に垂直である。一方、Ｓｉ結晶の（００１）面と整合するＣｅＯ2 結晶としては、同図に示す単位胞５又は単位胞６で表される２つの結晶が同じ確率で生成される。各単位胞５，６の各１つの辺は［１００］方向（つまりｘ軸方向）に平行であり、他の辺は［０１１］方向（つまりｙ軸に対して４５°傾いた方向）に平行である。そして、単位胞５のｘ軸と単位胞６のｘ軸とは互いに直交しており、単位胞５の［０１１］方向と単位胞６の［０１１］方向とは互いに直交している。言い換えると、単位胞５と単位胞６とは図１２の紙面に垂直な軸の回りに９０°だけ回転移動させた関係にある。なお、各単位胞５，６のｙ軸及びｚ軸は図１２の紙面から４５°傾いている。
FIG. 12 is a diagram showing an epitaxial state of a CeO 2 crystal on a (001) plane of a Si substrate, and is a diagram corresponding to FIG. 2 in
同図に示すように、ＣｅＯ2 の（０１１）面においては、Ｏ原子１がＳｉ結晶中のＳｉ原子列の中間部分の上方に位置している。Ｓｉ結晶の格子構造の［１００］方向に沿って一次元的に見た場合、つまり紙面に垂直な方向から見た場合、このＯ原子１の位置は、Ｓｉ基板の最表面の２×１再構成構造に現れるダングリングボンドの位置と非常に近い。その結果、Ｓｉ基板上に同時に供給されたＣｅとＯ（酸素）とは、ＣｅＯ2 結晶の（００１）面を形成するよりも、ＣｅＯ2 の（０１１）面を形成しやすいことになる。そして、Ｓｉ基板上にＣｅＯ2 結晶の（０１１）面が形成される場合、同図に示すように、単位胞５と単位胞６という互いに回転対称関係にある２つの結晶構造が同等の確率で現れることになる。従って、Ｓｉ基板上にＣｅＯ2 結晶のエピタキシャル成長を行なった場合、２つの異なる方位を有する２つの結晶がドメインを作って混在し、全体として多結晶のＣｅＯ2 膜が形成される。
As shown in the figure, on the (011) plane of CeO 2 , O atom 1 is located above the middle portion of the Si atom row in the Si crystal. When viewed one-dimensionally along the [100] direction of the lattice structure of the Si crystal, that is, when viewed from the direction perpendicular to the plane of the drawing, the position of the O atom 1 is 2 × 1 on the outermost surface of the Si substrate. Very close to the position of the dangling bond that appears in the structure. As a result, Ce and O (oxygen) supplied simultaneously on the Si substrate are more likely to form the (011) plane of CeO 2 than to form the (001) plane of the CeO 2 crystal. Then, when the (011) plane of the CeO 2 crystal is formed on the Si substrate, as shown in the figure, two
図１３は、上記非特許文献５に記載されているもので、ＣｅＯ2 膜に２つのドメインが混在する状態を高分解能走査型トンネル電子顕微鏡（High Resolution Transmission Electron Microscopy：ＨＲＴＭ）で観察して得られた顕微鏡写真図である。同図に示すように、同図の横方向に平行なｘ軸［１００］を有するドメインＣrAと、同図の縦方向に平行なｘ軸［１００］を有するドメインＣrBとが混在しており、各ドメインＣrA，ＣrBのサイズは１０ｎｍ〜５０ｎｍである。
FIG. 13 describes the state in which two domains are mixed in the CeO 2 film obtained by observing with a high-resolution transmission electron microscope (HRTM), which is described in
図１１は、（１００）Ｓｉ基板８の上に形成された（０１１）ＣｅＯ2 膜９中に２種類のＣｅＯ2 結晶のドメインが形成されている状態を示す模式断面図である。 FIG. 11 is a schematic sectional view showing a state in which domains of two types of CeO 2 crystals are formed in the (011) CeO 2 film 9 formed on the (100) Si substrate 8.
次に、（１１１）Ｓｉ基板の上に（１１１）ＣｅＯ2 結晶を形成する過程を考える。この時のＳｉ結晶とＣｅＯ2 結晶の構造については、上述の非特許文献６に開示されている。図１４（ａ）〜（ｃ）は、同文献中の図４に相当する図であって、Ｓｉ基板の（００１）面，（１１１）面及び（１１０）面にそれぞれエピタキシャル成長するＣｅＯ2 結晶の方位を示す図である。図１４（ａ）は、非特許文献５と同様に、Ｓｉ基板の（００１）面上に膜面の方位が（０１１）面であるＣｅＯ2 結晶の２種類のドメインが形成されることを表している。一方、図１４（ｃ）は、（０１１）Ｓｉ基板の上には（０１１）ＣｅＯ2 膜と（１１１）ＣｅＯ2 膜とが形成可能であることを表している。
Next, a process of forming a (111) CeO 2 crystal on a (111) Si substrate will be considered. The structure of the Si crystal and the CeO 2 crystal at this time is disclosed in
ここで、図１４（ｂ）に示すように、（１１１）Ｓｉ基板の上には（１１１）ＣｅＯ2 膜が成長しやすく、格子不整合も小さい。このとき、ＣｅＯ2 結晶の構造は、厳密には基板面と垂直な方向にＣｅのみからなる層と酸素のみからなる層が交互に積層されたものとなっているが、両層の層間距離は非常に近いので、近似的には共通の面内に２つの原子が混在しているとみなすことができる。したがって、Ｃｅ原子とＯ原子という２種類の原子のうち一方の種類の原子を排除して他方の種類の原子のみからなる層を形成するエネルギーは、いずれの種類の原子の層についても大きくない。すなわち、Ｓｉ基板上にＣｅ原子とＯ原子とが同時に供給される場合にも、（１１１）ＣｅＯ2 膜を形成することができ、これとは異なる面方位を有するＣｅＯ2 膜が形成されることはないといってよい。 Here, as shown in FIG. 14B, the (111) CeO 2 film is easily grown on the (111) Si substrate, and the lattice mismatch is small. At this time, strictly speaking, the structure of the CeO 2 crystal is such that layers composed only of Ce and layers composed only of oxygen are alternately stacked in a direction perpendicular to the substrate surface. Since they are very close, it can be approximately considered that two atoms are mixed in a common plane. Therefore, the energy for excluding one of the two types of atoms, Ce atoms and O atoms, to form a layer consisting of only the other type of atoms is not large for any type of atomic layer. That is, even when Ce atoms and O atoms are simultaneously supplied on the Si substrate, the (111) CeO 2 film can be formed, and the CeO 2 film having a different plane orientation from the (111) CeO 2 film can be formed. There is no such thing.
しかるに、（１１１）面はダイヤモンド構造を有する結晶中の最稠密面であるので、（１１１）面上には最も多くのＳｉダングリングボンド（未結合手）が存在している。このＳｉ基板の表面上にＯ原子とＣｅ原子とを同時に供給すると、Ｓｉ基板の表面上にＣｅＯ2 結晶だけでなくＳｉＯ2 層も形成されることになる。従って、結晶性の悪化や比誘電率の低下を招くおそれがある。 However, since the (111) plane is the densest plane in a crystal having a diamond structure, the most Si dangling bonds (unbonded hands) exist on the (111) plane. If O atoms and Ce atoms are supplied simultaneously on the surface of the Si substrate, not only CeO 2 crystals but also a SiO 2 layer will be formed on the surface of the Si substrate. Therefore, there is a possibility that the crystallinity is deteriorated and the relative permittivity is lowered.
なお、非特許文献１，３，４，６では、形成したＣｅＯ2 薄膜の結晶性をＸ線によって評価している。それらのうちで最も小さな半値全幅（Full Width of Half Maximum：ＦＷＨＭ）の回折ピークを示しているのは、非特許文献４のものであるが、それでも半値全幅が３５００ arc sec. と大きい。また、他の文献で得られている半値全幅はそれを大きく上回る。これは、Ｓｉ結晶とＣｅＯ2 結晶との格子不整合率が−０．３７％しかないことを考えると非常に悪い値であると考えられる。例えば、ＧａＡｓに対して０．２６％の格子不整合率（ａGaAs＝５．６５３３、ａZnSe＝５．６６８）を持つＺｎＳｅのＦＷＨＭが３００ arc sec. 以下である（ただし、２θ軸固定，ω軸走査のロッキングカーブの場合）。各文献で得られている半値全幅の値はω−２θ（θ−２θ）両軸走査によって得られている値であるので、その半分がω軸走査の値と等価であるとしてもおよそ６倍の違いがある。すなわち各文献において形成されているＣｅＯ2 膜は、ＴＥＭを用いて観察されるような局所的なレベルでは平滑で欠陥が少ないように見えていても、Ｘ線ビームのスポット径の範囲に亘って格子の乱れ・欠陥等不規則性が大きく、化合物半導体で用いられる結晶と比較した場合、その結晶性はかなり劣ると考えられる。このようにＣｅＯ2 膜の結晶性が低いということも、両者の間にＳｉＯ2 層を形成してしまう要因の一つと考えられる。すなわち、すでに形成されたＣｅＯ2 層で格子が乱れている場合、その部分を酸素（Ｏ）原子が通過しやすくなり、Ｓｉ基板の表面に供給される酸素原子の量が増える。また、Ｓｉ基板の表面部分においても直上のＣｅＯ2 層の結晶格子が乱れた部分にはダングリングボンドが多く存在するので、そこに酸素が結合しやすくなってＳｉＯ2 層の形成が促進される。
In
本発明者は、以上の考察から、蛍石型結晶構造を有する酸化物など、（００１）Ｓｉ基板の上にＳｉのダイヤモンド立方構造に連続する構造を有する薄膜を形成してから、Ｃｅと酸素とを交互に供給することで、ダブルドメインを有する（０１１）ＣｅＯ2 膜は形成されることがなく、単結晶の（００１）ＣｅＯ2 膜を形成することができることを想到するに至った。 From the above considerations, the present inventor formed a thin film having a structure continuous with a diamond cubic structure of Si on a (001) Si substrate, such as an oxide having a fluorite-type crystal structure, and then formed Ce and oxygen. By alternately supplying (011) and ( 2 ), a (001) CeO 2 film having a double domain is not formed, and a single-crystal (001) CeO 2 film can be formed.
以下、以上の考察から導かれた本発明について説明する。 本 Hereinafter, the present invention derived from the above considerations will be described.
本発明の誘電体膜の形成方法は、結晶性半導体層を有する基板を用意する工程（ａ）と、上記結晶性半導体層の上に金属材料のみからなる下地層を形成する工程（ｂ）と、上記下地層の上方から酸素を供給して、上記下地層の少なくとも一部を酸化して金属酸化層を形成する工程（ｃ）と、上記金属酸化層の上に強誘電体層を形成する工程（ｄ）とを含み、上記工程（ｃ）では、Ｍｇ，Ｚｒ，Ｙ，Ｃｅ及びＢｉのうち少なくともいずれか１つから選ばれる金属材料のみからなる下地層を形成する。 The method for forming a dielectric film according to the present invention includes a step (a) of preparing a substrate having a crystalline semiconductor layer and a step (b) of forming an underlayer made of only a metal material on the crystalline semiconductor layer. (C) supplying oxygen from above the underlayer to oxidize at least a part of the underlayer to form a metal oxide layer; and forming a ferroelectric layer on the metal oxide layer. In the step (c), an underlayer made of only a metal material selected from at least one of Mg, Zr, Y, Ce and Bi is formed.
この方法により、半導体材料の酸化膜の形成を抑制しつつ、結晶性の高い下地層が形成されるので、下地層の上に配向性の高い強誘電体層が形成される。したがって、強誘電体デバイスに適した誘電体膜を形成することが可能になる。 (4) According to this method, the formation of an oxide film of a semiconductor material is suppressed, and the base layer with high crystallinity is formed. Therefore, a ferroelectric layer with high orientation is formed on the base layer. Therefore, a dielectric film suitable for a ferroelectric device can be formed.
上記誘電体膜の形成方法において、上記工程（ｃ）を、上記工程（ｄ）における強誘電体層を形成するための酸素の供給を利用して、工程（ｄ）と同時に行なうこともできる。 In the method of forming a dielectric film, the step (c) may be performed simultaneously with the step (d) by using the supply of oxygen for forming the ferroelectric layer in the step (d).
本発明の誘電体膜の形成方法によると、半導体層もしくはその酸化膜の上に金属材料からなる下地層を形成してから、強誘電体膜を形成する際又は別途下地層を酸化することにより、配向性の高い残留分極量の大きい強誘電体層を有する誘電体膜を得ることができる。 According to the method for forming a dielectric film of the present invention, a base layer made of a metal material is formed on a semiconductor layer or an oxide film thereof, and then, when a ferroelectric film is formed or when the base layer is separately oxidized. In addition, it is possible to obtain a dielectric film having a ferroelectric layer having high orientation and a large amount of residual polarization.
（第１の実施形態）
次に、本発明の誘電体膜の形成方法及び誘電体膜の形成装置に関する第１の実施形態について図面を参照しながら説明する。
(1st Embodiment)
Next, a first embodiment of a dielectric film forming method and a dielectric film forming apparatus of the present invention will be described with reference to the drawings.
図１は、本発明の各実施形態で用いたＭＢＥ装置の構造を概略的に示す断面図である。同図に示すように、このＭＢＥ装置は、ＭＢＥ成長又は成膜を行なうための真空容器１３と、真空容器１３内を減圧するための真空ポンプ１６と、ＣｅＯ2 などの薄膜を形成するための第１，第２のＥＢ加熱蒸発装置１７ａ，１７ｂと、真空容器１３内へのＣｅの供給量を制御するためのシャッター１１ａ，１１ｂと、真空容器１３内への酸素ガスの供給量を制御するためのガスバルブ１５とを備えている。そして、図示されていない試料取り付け部に被処理物である基板１４を取り付けて、ＭＢＥ成長又は成膜を行なうように構成されている。ここで、第１のＥＢ加熱蒸発装置１７ａは、金属Ｃｅ１８ａを担持するとともに金属Ｃｅ１８ａに電子線（Ｅlectron Ｂeam ：ＥＢ）を照射して加熱するための機構１９ａを備えている。第２のＥＢ加熱蒸発装置１７ｂは、金属Ｃｅとは異なる金属材料１８ｂ（例えばＭｇ，Ｂｉ，Ｚｒ，Ｙなど）を担持するとともに金属材料１８ｂに電子線を照射して加熱するための機構１９ｂを備えている。そして、各ＥＢ加熱蒸発装置１７ａ，１７ｂは、シャッター１１ａ，１１ｂの操作によっていわゆる分子線状のＣｅ，金属を供給することが可能に構成されている。
FIG. 1 is a sectional view schematically showing the structure of the MBE device used in each embodiment of the present invention. As shown in the figure, the MBE apparatus includes a
なお、第１のＥＢ加熱蒸発装置１７ａの機構１９ａにおいて金属Ｃｅ１８ａを直接担持する部分は、通常のＥＢ装置において用いられているカーボン（Ｃ）や銅（Ｃｕ）ではなく、タングステン（Ｗ）やモリブデン（Ｍｏ）あるいはタンタル（Ｔａ）などによって構成されていることが好ましい。その理由は、以下の通りである。Ｃｕの融点は１０００℃前後であって、Ｃｅの融点に対して１００〜２００℃しか余裕がないので、Ｃｅを融解，蒸発させるときにＣｕも同時に融解して蒸発するおそれがある。また、カーボンは融点が３０００℃前後とかなり高いが、Ｃｅと化合物を形成しやすいため、１０００℃以下でカーボンとＣｅとが化学反応して炭化物を形成し、機構１９ａが壊れてしまうおそれがある。それに対して、Ｗ，Ｍｏ，Ｔａは、それぞれ融点が２０００℃以上であり、かつＣｅと化合物を形成しにくいことから、Ｃｅの融点付近の低温状態では両者が化学反応を生じることもないので、金属Ｃｅ１８ａを直接担持する部分を構成する材料として非常に安定している。なお、第２のＥＢ加熱蒸発装置１７ｂの機構１９ｂにおける金属材料１８ｂを直接担持する部分についても同様である。
In the
そして、シャッター１１ａ，１１ｂの開閉制御により、いわゆる分子線状の金属材料とＣｅとを供給することが可能であるように構成されている。また、真空容器１３にＥＢ加熱蒸発装置１７ａ，１７ｂと共に装着されたガスバルブ１５の制御により、真空容器１３に連続的に、かつ、金属Ｃｅ１８ａや金属材料１８ｂとは個別に、酸素を供給することが可能である。また、酸素の供給量を非常に短く規則正しいパルス状に制御することも可能である。すなわち、ガスバルブ１５には、電磁弁が備えられており、この電磁弁の開閉は０．１秒以内で行なうことが可能であり、かつ、電磁弁を閉鎖した場合にはそのリークレートを１×１０-5cc／sec.以下に抑制することが可能である。
By controlling the opening and closing of the
なお、本実施形態では金属Ｃｅ１８ａと金属材料１８ｂとを供給するためにＥＢ加熱蒸発装置を用いたが、低温でも蒸気圧が充分確保できるＭｇやＢｉの場合には、ＥＢ加熱蒸発装置の代わりにクヌードセンセル（Ｋ−セル）を用いてもよい。
In the present embodiment, the EB heating evaporator is used to supply the metal Ce 18a and the
次に、ＭＢＥの手順について説明する。ＭＢＥ装置内は、真空ポンプ１６によって常時排気されている。この操作により、金属Ｃｅ，金属材料中の不純物や表面付近の汚染物およびＥＢ加熱蒸発装置１７ａ，１７ｂに付着した汚染物を蒸発させることができる。その結果、実際に誘電体膜を形成するに際しては、不純物や汚染物の大部分が除去された高純度の金属Ｃｅ，その他の金属材料を用いてＣｅ原子を真空容器１３内に供給することができ、これにより、後述のように結晶性の良好なＣｅＯ2 薄膜を形成することができる。
Next, the procedure of MBE will be described. The inside of the MBE apparatus is constantly evacuated by the
一方、被処理物である基板１４は、以下のように準備される。まず、Ｓｉ基板上にＬＯＣＯＳ膜などが形成された基板１４が洗浄された後、基板１４が弗化水素（ＨＦ）や弗化アンモニウム（ＮＨ4 Ｆ）を含む液に浸漬されて、水洗，乾燥された後直ちに結晶成長のためのＭＢＥ装置内に装着される。この時、この操作により基板１４の表面は水素（Ｈ）原子やごく薄いＳｉＯ2 アモルファス層によって覆われている。本実施形態においては、Ｓｉ基板２１の主面は（００１）面であるが、（１１１）面や他の高次の面方位、あるいはそれらを数度オフさせた面方位の主面を有するＳｉ基板を用いてもよい。そして、ＭＢＥ装置内で基板１４が１００℃〜４００℃の温度まで昇温されると、基板１４の表面に残る水分や吸着ガスが除去される。その後、さらに基板１４が昇温されて８００℃〜９００℃に保持される。この時、基板１４の表面を覆っていたＨ原子や薄いＳｉＯ2 アモルファス層も脱離し、基板１４の清浄・平滑な面が真空容器１３中に露出される。
On the other hand, the substrate 14 to be processed is prepared as follows. First, after a substrate 14 having a LOCOS film or the like formed on a Si substrate is washed, the substrate 14 is immersed in a solution containing hydrogen fluoride (HF) or ammonium fluoride (NH 4 F), washed with water, and dried. Immediately after this, it is mounted in an MBE apparatus for crystal growth. At this time, the surface of the substrate 14 is covered with hydrogen (H) atoms and a very thin SiO 2 amorphous layer by this operation. In the present embodiment, the main surface of the
図２（ａ）〜（ｃ）は、本実施形態における金属材料であるＭｇと、ＣｅとをＳｉ基板上に積層した後、これらを酸化して、ＣｅＯ2 膜を形成する過程を説明するための図である。 FIGS. 2A to 2C are views for explaining a process of forming a CeO 2 film by stacking Mg, which is a metal material, and Ce on a Si substrate, and then oxidizing them on the Si substrate. FIG.
図１に示す第２ＥＢ加熱蒸発装置１７ｂ，第１ＥＢ加熱蒸発装置１７ａを順次作動させて、金属材料であるＭｇやＣｅを真空容器１３内に供給すると、図２（ａ）に示すように、Ｓｉ基板２１上にそれぞれ単結晶のＭｇ層２２，Ｃｅ層２３が連続して形成される。Ｍｇ層２２，Ｃｅ層２３の厚さは、いずれもＳｉ基板２１の結晶格子の情報を上方に伝達できるほど十分薄いことが望まれる。具体的には、Ｍｇ層２２，Ｃｅ層２３の厚さは、５Å（４原子層）以下であることが好ましい。
When the second EB heating and evaporating
その後、図１に示すガスバルブ１５が開かれると、Ｃｅ層２３の上にＯ2 分子２４が供給される。このＯ2 分子２４（又は原子）は、まず、Ｃｅ層２３内に浸透して拡散するので、図２（ｂ）に示すように、Ｃｅ層２３のＣｅが酸化されてＣｅＯ2 層２５が形成される。Ｏ2 分子２４による酸化を奥方まで行なわずに、図２（ｂ）に示すごとく、ＣｅＯ2 層２５のみが形成される程度にＯ2 分子２４の供給量を制御することも可能である。
Thereafter, when the
しかしながら、実際の工程では、ＣｅＯ2 層２５からの酸素抜けを防ぐために酸化を過剰に行うのが一般的である。また、形成されたＣｅＯ2 層２５はＯ2 分子２４を非常に通過させやすい性質がある。その結果、図２（ｃ）に示すように、ＣｅＯ2 層２５の直下にあるＭｇ層２２中のＭｇも酸化されて、ＭｇＯ層２６が形成される。ここで、Ｍｇは酸素との親和性がＳｉよりも高く，かつ，酸素を通過させにくい。そのために、Ｓｉ基板２１の表面まで酸素が到達することはほとんどあり得ず、Ｓｉ基板２１の表面が酸化されてＳｉＯ2 が形成されるというおそれはほとんどない。
However, in an actual process, it is general that oxidation is performed excessively in order to prevent oxygen from escaping from the CeO 2 layer 25. Further, the formed CeO 2 layer 25 has a property that the O 2 molecules 24 are very easy to pass. As a result, as shown in FIG. 2C, Mg in the
本実施形態の形成方法によると、まず、Ｓｉ基板２１の結晶構造に倣った結晶構造を有するＭｇ層２２及びＣｅ層２３を先に形成してから、Ｏ2 分子２４を供給してＣｅＯ2 層２５を形成するので、ＣｅＯ2 層２５もＳｉ基板２１の結晶構造に倣った結晶構造を有している。本実施形態では、Ｓｉ基板２１として（００１）Ｓｉ基板を用いているので、良好な結晶性を有する（００１）ＣｅＯ2 膜２５が形成される。すでに説明したように、上記従来の製造方法のごとく、Ｏ2 分子とＣｅ原子とが同時に供給される条件でエピタキシャル成長を行なった場合には、ＣｅＯ2 結晶の（０１１）面での結晶成長の方がより起こりやすい。しかし、本実施形態のように、先に（００１）Ｓｉ基板の結晶構造に倣ったＣｅ層２３を形成してあれば、その後Ｃｅ層２３中のＣｅを酸化しても、図１２に示すような共通の格子面にＣｅ原子とＯ原子とが共存する（０１１）ＣｅＯ2 膜は形成されることがない。つまり、本実施形態により、ダブルドメインのない高い結晶性を有する（００１）ＣｅＯ2 膜からなるＣｅＯ2 層２５を容易に形成することができる。すなわち、ＭＩＳデバイスのゲート絶縁膜としても、ＦｅＲＡＭなどにおける強誘電体層のバッファ層としても用いることができる比誘電率の高い（約２９），かつ，結晶性の良好なＣｅＯ2 層を得ることができる。
According to the formation method of the present embodiment, first, the
また、Ｃｅ層２３の下地金属層として、酸素を通過させにくいＭｇ層２２を形成しているので、Ｓｉ基板２１の酸化によって比誘電率の小さいＳｉＯ2 層（比誘電率約３．９）が形成されるのを抑制することができる。そして、ＭＩＳデバイスのゲート絶縁膜としても、ＦｅＲＡＭなどにおける強誘電体層のバッファ層としても用いることができる比誘電率の高い（約９．７），かつ，結晶性の良好なＭｇＯ層を得ることができる。
Further, since the
なお、本実施形態においては、Ｓｉ基板２１として（００１）Ｓｉ基板を用いて、Ｓｉ基板２１の上に（００１）ＣｅＯ2 膜からなるＣｅＯ2 層２５を形成する場合を例にとって説明したが、Ｓｉ基板２１として（１１１）Ｓｉ基板を用いてもよい。その場合には、Ｓｉ（１１１）基板上に（１１１）ＣｅＯ2 膜が形成されることになる。
Note that, in the present embodiment, the case where the (001) Si substrate is used as the
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。本実施形態においても第１の実施形態と同様に、図１に示す製造装置を用いるものとする。ただし、本実施形態においても、金属Ｃｅや金属材料を供給するための装置として図１に示すＥＢ加熱蒸発装置１７ａ，１７ｂの代わりにクヌードセンセル（Ｋ−セル）を用いてもよい。
(Second embodiment)
Next, a second embodiment of the present invention will be described. In the present embodiment, as in the first embodiment, the manufacturing apparatus shown in FIG. 1 is used. However, also in the present embodiment, a Knudsen cell (K-cell) may be used instead of the EB heating and evaporating
次に、本実施形態におけるＣｅＯ2 膜の形成方法について説明する。ＭＢＥ成長に先立ちＳｉ基板を準備する手順は、上記第１の実施形態で説明したとおりである。 Next, a method for forming the CeO 2 film in the present embodiment will be described. The procedure for preparing the Si substrate prior to MBE growth is as described in the first embodiment.
図３（ａ）〜（ｃ）は、本実施形態における金属材料であるＢｉと、ＣｅとをＳｉ基板上に積層した後、これらを酸化して、ＣｅＯ2 膜を形成する過程を説明するための図である。 FIGS. 3A to 3C illustrate a process of forming a CeO 2 film by stacking Bi, which is a metal material, and Ce on a Si substrate, and then oxidizing them on the Si substrate. FIG.
図１に示す第２ＥＢ加熱蒸発装置１７ｂ，第１ＥＢ加熱蒸発装置１７ａを順次作動させて、金属材料であるＢｉやＣｅを真空容器１３内に供給すると、図３（ａ）に示すように、Ｓｉ基板２１上にそれぞれ単結晶のＢｉ層２８，Ｃｅ層２３が連続して形成される。Ｂｉ層２８，Ｃｅ層２３の厚さは、いずれもＳｉ基板２１の結晶格子の情報を上方に伝達できるほど十分薄いことが望まれる。具体的には、Ｂｉ層２８，Ｃｅ層２３の厚さは、５Å（４原子層）以下であることが好ましい。
When the second EB heating and evaporating
その後、図１に示すガスバルブ１５が開かれると、Ｃｅ層２３の上にＯ2 分子２４が供給される。このＯ2 分子２４（又は原子）は、まず、Ｃｅ層２３内に浸透して拡散するので、図３（ｂ）に示すように、Ｃｅ層２３のＣｅが酸化されてＣｅＯ2 層２５が形成される。Ｏ2 分子２４による酸化を奥方まで行なわずに、図３（ｂ）に示すごとく、ＣｅＯ2 層２５のみが形成される程度にＯ2 分子２４の供給量を制御することも可能である。
Thereafter, when the
しかしながら、実際の工程では、ＣｅＯ2 層２５からの酸素抜けを防ぐために酸化を過剰に行うのが一般的である。また、形成されたＣｅＯ2 層２５はＯ2 分子２４を非常に通過させやすい性質がある。その結果、図３（ｃ）に示すように、ＣｅＯ2 層２５の直下にあるＢｉ層２８中の全体又は一部のＢｉも酸化される。このとき、Ｂｉが酸化される形態には２通りの形態がある。
However, in an actual process, it is general that oxidation is performed excessively in order to prevent oxygen from escaping from the CeO 2 layer 25. Further, the formed CeO 2 layer 25 has a property that the O 2 molecules 24 are very easy to pass. As a result, as shown in FIG. 3C, all or part of Bi in the
１つの形態では、Ｂｉが酸素のみと反応する場合であって、この場合にはＢｉ2 Ｏ3 が形成される。ここで、Ｂｉは酸素との親和性がＳｉよりも高く，かつ，酸素を通過させにくい。そのために、Ｓｉ基板２１の表面まで酸素が到達することはほとんどあり得ず、Ｓｉ基板２１の表面が酸化されてＳｉＯ2 が形成されるというおそれはほとんどない。
In one form, Bi reacts only with oxygen, in which case Bi 2 O 3 is formed. Here, Bi has a higher affinity for oxygen than Si and is hard to pass oxygen. Therefore, oxygen hardly reaches the surface of the
また、もう１つの形態では、Ｂｉが酸素（Ｏ），Ｓｉの両方と反応する場合であって、この場合には、図３（ｃ）に示すように、珪酸化合物つまりＢｉ2 ＳｉＯ5 の結晶体からなるＢｉ2 ＳｉＯ5 層２９が形成される。Ｂｉ2 ＳｉＯ5 は、ＳｉＯ2 と異なり、Ｓｉ基板２１の上で容易に高い結晶性の結晶構造を形成する。このＢｉ2 ＳｉＯ5 の結晶構造は立方晶であり、ダイヤモンド立方構造であるＳｉ単結晶の構造と共通している。しかも、いったんＢｉ層，Ｃｅ層を形成してから、酸素を供給するので、酸素が薄いＢｉ層中を拡散しながらＳｉ基板の最表面も巻き込んだ状態でＢｉ2 ＳｉＯ5 の結晶が成長する。言い換えると、Ｂｉ2 ＳｉＯ5 層２９は下方にも成長して形成される。そして、ＳｉＯ2 は形成されないと考えてよい。さらに、Ｂｉ層２８が形成されたときに、Ｂｉ層２８とＳｉ基板２１とが界面で反応するので、界面に存在した浮遊未結合手（ダングリングボンド）が終端されており、界面順位密度を３×１０10ｃｍ-2以下にまで、小さくすることができる。
In another mode, Bi reacts with both oxygen (O) and Si. In this case, as shown in FIG. 3C, a silicate compound, that is, a crystal of Bi 2 SiO 5 is formed. A Bi 2 SiO 5 layer 29 made of a body is formed. Unlike SiO 2 , Bi 2 SiO 5 easily forms a highly crystalline structure on the
以上の２通りのＢｉ層２８の酸化形態は、成膜条件を調整することによって選択することができる。この成膜条件とは、主として基板温度と酸素供給量である。
酸化 The above two oxidation modes of the
本実施形態の形成方法によると、まず、Ｓｉ基板２１の結晶構造に倣った結晶構造を有するＢｉ層２８及びＣｅ層２３を先に形成してから、Ｏ2 分子２４を供給してＣｅＯ2 層２５を形成するので、ＣｅＯ2 層２５もＳｉ基板２１の結晶構造に倣った結晶構造を有している。本実施形態では、Ｓｉ基板２１として（００１）Ｓｉ基板を用いているので、良好な結晶性を有する（００１）ＣｅＯ2 膜であるＣｅＯ2 層２５が形成される。すでに説明したように、上記従来の製造方法のごとく、Ｏ2 分子とＣｅ原子とが同時に供給される条件でエピタキシャル成長を行なった場合には、ＣｅＯ2 結晶の（０１１）面での結晶成長の方がより起こりやすい。しかし、本実施形態のように、先に（００１）Ｓｉ基板の結晶構造に倣ったＣｅ層２３を形成してあれば、その後Ｃｅ層２３中のＣｅを酸化しても、図１２に示すような共通の格子面にＣｅ原子とＯ原子とが共存する（０１１）ＣｅＯ2 膜は形成されることがない。つまり、本実施形態により、ダブルドメインのない高い結晶性を有する（００１）ＣｅＯ2 膜からなるＣｅＯ2 層２５を容易に形成することができる。すなわち、ＭＩＳデバイスのゲート絶縁膜としても、ＦｅＲＡＭなどにおける強誘電体層のバッファ層としても用いることができる比誘電率の高い（約２９），かつ，結晶性の良好なＣｅＯ2 層を得ることができる。
According to the formation method of the present embodiment, first, the
また、Ｃｅ層２３の下地金属層として、酸素を通過させにくいＢｉ層２８を形成しているので、Ｓｉ基板２１の酸化によるＳｉＯ2 層が形成されるのを抑制することができる。そして、ＭＩＳデバイスのゲート絶縁膜としても、ふぇんＲＡＭなどにおける強誘電体層のバッファ層としても用いることができる比誘電率の高い，かつ，結晶性の良好なＢｉＯ2 層又はＢｉ2 ＳｉＯ5 層を得ることができる。
In addition, since the
特に、上述の２つの酸化形態のうちＢｉ2 ＳｉＯ5 層２９が形成される場合は、ダイヤモンド立方構造であるＳｉ単結晶と共通した結晶構造である立方晶の，Ｓｉ基板２１との親和性のよいＢｉ2 ＳｉＯ5 層２９が得られるので、その上に形成されるＣｅＯ2 層２３の結晶性や誘電特性が良好となる。また、強誘電体層のバッファ層としても用いることができる比誘電率の高い，かつ，結晶性の良好なＺｒＯ2 層を得ることができる。
In particular, in the case where the Bi 2 SiO 5 layer 29 is formed of the above two oxidation forms, the affinity of the cubic crystal having a crystal structure common to the Si single crystal having the diamond cubic structure with the
なお、本実施形態においては、Ｓｉ基板２１として（００１）Ｓｉ基板を用いて、Ｓｉ基板２１の上に（００１）ＣｅＯ2 膜からなるＣｅＯ2 層２５を形成する場合を例にとって説明したが、Ｓｉ基板２１として（１１１）Ｓｉ基板を用いてもよい。その場合には、Ｓｉ（１１１）基板上に（１１１）ＣｅＯ2 膜が形成されることになる。
Note that, in the present embodiment, the case where the (001) Si substrate is used as the
なお、Ｂｉ2 ＳｉＯ5 層は強誘電性を発揮しうるので、これを強誘電体層として用いることも可能である。 Since the Bi 2 SiO 5 layer can exhibit ferroelectricity, it can be used as a ferroelectric layer.
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。本実施形態においても第１の実施形態と同様に、図１に示す製造装置を用いるものとする。ただし、本実施形態においても、金属Ｃｅや金属材料を供給するための装置として図１に示すＥＢ加熱蒸発装置１７ａ，１７ｂの代わりにクヌードセンセル（Ｋ−セル）を用いてもよい。
(Third embodiment)
Next, a third embodiment of the present invention will be described. In the present embodiment, as in the first embodiment, the manufacturing apparatus shown in FIG. 1 is used. However, also in the present embodiment, a Knudsen cell (K-cell) may be used instead of the EB heating and evaporating
次に、本実施形態におけるＣｅＯ2 膜の形成方法について説明する。ＭＢＥ成長に先立ちＳｉ基板を準備する手順は、上記第１の実施形態で説明したとおりである。 Next, a method for forming the CeO 2 film in the present embodiment will be described. The procedure for preparing the Si substrate prior to MBE growth is as described in the first embodiment.
図４（ａ）〜（ｄ）は、本実施形態における金属材料であるＺｒと、ＣｅとをＳｉ基板上に積層した後、これらを酸化して、ＣｅＯ2 膜を形成する過程を説明するための図である。 FIGS. 4A to 4D are views for explaining a process of forming a CeO 2 film by stacking Zr and Ce, which are metal materials, on a Si substrate and then oxidizing them on the Si substrate. FIG.
図１に示す第２ＥＢ加熱蒸発装置１７ｂを作動させて、金属材料であるＺｒを真空容器１３内に供給すると、図４（ａ）に示すように、Ｓｉ基板２１上に単結晶のＺｒ層３０が形成される。Ｚｒ層３０の厚さは、Ｓｉ基板２１の結晶格子の情報を上方に伝達できるほど十分薄いことが望まれる。具体的には、Ｚｒ層３０の厚さは、５Å（４原子層）以下であることが好ましい。
When the second EB heating and evaporating
その後、図１に示すガスバルブ１５が開かれると、Ｃｅ層２３の上にＯ2 分子２４が供給される。このＯ2 分子２４（又は原子）は、Ｚｒ層３０内に浸透して拡散するので、Ｚｒ層３０のＣｅが酸化されてＺｒＯ2 層３１が形成される。
Thereafter, when the
その後、図１に示す第１ＥＢ加熱蒸発装置１７ａを作動させると、図４（ｂ）に示すように、Ｃｅ原子２０がＺｒＯ2 層３１の上に供給される。すると、図４（ｃ）に示すように、ＺｒＯ2 層３１の上に単結晶のＣｅ層２３が形成される。Ｃｅ層２３の厚さは、Ｓｉ基板２１の結晶格子の情報を上方に伝達できるほど十分薄いことが望まれる。具体的には、Ｃｅ層２３の厚さは、５Å（４原子層）以下であることが好ましい。
Thereafter, when the first EB heating and evaporating
その後、図１に示すガスバルブ１５が開かれると、Ｃｅ層２３の上にＯ2 分子２４が供給される。このＯ2 分子２４は、Ｃｅ層２３内に浸透して拡散するので、図４（ｄ）に示すように、Ｃｅ層２３のＣｅが酸化されてＣｅＯ2 層２５が形成される。
Thereafter, when the
本実施形態の形成方法によると、まず、Ｓｉ基板２１の結晶構造に倣った位置に原子が並ぶＺｒ層３０を形成し、さらにＯ2 分子２４を供給してＺｒＯ2 層３１を形成している。このＺｒＯ2 結晶は蛍石型結晶構造を有し、上述のようにＳｉ単結晶のダイヤモンド立方晶とにほぼ連続した格子を形成する。しかも、先にＺｒ層３０を形成し、さらに、Ｏ2 分子２４を供給してＺｒＯ2 層３１を形成するので、ＺｒＯ2 層３１はＳｉ基板２１の結晶にほぼ格子整合している。本実施形態では、Ｓｉ基板２１として（００１）Ｓｉ基板を用いているので、良好な結晶性を有する（００１）ＺｒＯ2 膜であるＺｒＯ2 層３１が形成される。すでに説明したように、上記従来の製造方法のごとく、Ｏ2 分子とＣｅ原子とが同時に供給される条件でエピタキシャル成長を行なった場合には、ＣｅＯ2 結晶の（０１１）面での結晶成長の方がより起こりやすい。ＣｅＯ2 層と同じ蛍石型結晶構造を有するＺｒＯ2 層を形成する場合も同様である。しかし、本実施形態のように、先に（００１）Ｓｉ基板の結晶構造に倣ったＺｒ層３０を形成してあれば、その後Ｚｒ層３０中のＣｅを酸化しても、図１２に示すＣｅＯ2 結晶のごとくダブルドメインを有する（０１１）ＺｒＯ2 層は形成されることがない。つまり、本実施形態により、ダブルドメインのない高い結晶性を有する（００１）ＺｒＯ2 膜からなるＺｒＯ2 層３１を容易に形成することができる。すなわち、ＭＩＳデバイスのゲート絶縁膜としても、ＦｅＲＡＭなどにおける強誘電体層のバッファ層としても用いることができる比誘電率の高い（約１２．５），かつ，結晶性の良好なＺｒＯ2 層を得ることができる。
According to the formation method of the present embodiment, first, the Zr layer 30 in which atoms are arranged at positions corresponding to the crystal structure of the
そして、その上に、Ｃｅ層２３，ＣｅＯ2 層２５を形成するので、取り扱いにくい材料である金属Ｃｅを用いなくても、容易に結晶性のよい（００１）ＣｅＯ2 膜からなるＣｅＯ2 層２５を形成することができる。すなわち、ＭＩＳデバイスのゲート絶縁膜としても、ＦｅＲＡＭなどにおける強誘電体層のバッファ層としても用いることができる比誘電率の高い（約２９），かつ，結晶性の良好なＣｅＯ2 層を得ることができる。
Then, thereon, because it forms a
また、Ｚｒ層３０は、酸素を通過させにくい性質を有するので、Ｓｉ基板２１の酸化によるＳｉＯ2 層が形成されるのを抑制することができる。
In addition, since the Zr layer 30 has the property of not allowing oxygen to pass easily, the formation of the SiO 2 layer due to the oxidation of the
なお、本実施形態においては、Ｓｉ基板２１として（００１）Ｓｉ基板を用いて、Ｓｉ基板２１の上に（００１）ＣｅＯ2 膜からなるＣｅＯ2 層２５を形成する場合を例にとって説明したが、Ｓｉ基板２１として（１１１）Ｓｉ基板を用いてもよい。その場合には、Ｓｉ（１１１）基板上に（１１１）ＣｅＯ2 膜が形成されることになる。
Note that, in the present embodiment, the case where the (001) Si substrate is used as the
（第１〜第３の実施形態における変形形態）
上記第１〜第３の実施形態において、ＣｅＯ2 層を形成する際には、Ｃｅ層とＯ層とを交互に積層しなくても、同時に供給してもよい。
(Modifications in First to Third Embodiments)
In the first to third embodiments, when the CeO 2 layer is formed, the Ce layer and the O layer may be supplied at the same time without being alternately stacked.
また、Ｓｉ基板２１とＣｅＯ2 層２５との間に介在させる下地層を構成する金属材料として、Ｍｇ，Ｂｉ，Ｚｒに代えて、Ｙ（イットリウム）を用い、Ｙ層やＹ2 Ｏ3 層を形成してもよい。
In addition, instead of Mg, Bi, and Zr, Y (yttrium) is used as a metal material constituting a base layer interposed between the
また、下地層として、Ｍｇ層，Ｂｉ層，Ｚｒ層，Ｙ層又はこれらの酸化物からなるＭｇＯ層，Ｂｉ2 Ｏ3 層，ＺｒＯ2 層，Ｙ2 Ｏ3 層などを複数層組み合わせた積層膜を形成してもよい。 Further, as a base layer, a laminated film in which a plurality of layers such as a Mg layer, a Bi layer, a Zr layer, a Y layer, or an MgO layer, a Bi 2 O 3 layer, a ZrO 2 layer, a Y 2 O 3 layer made of these oxides are combined May be formed.
（第４の実施形態）
次に、本発明の第４の実施形態について説明する。ここで、本実施形態及び以下の実施形態においては、比誘電率の高い誘電体層の上に強誘電体層を設けた例について説明する。
(Fourth embodiment)
Next, a fourth embodiment of the present invention will be described. Here, in the present embodiment and the following embodiments, examples in which a ferroelectric layer is provided on a dielectric layer having a high relative dielectric constant will be described.
本実施形態においても第１の実施形態と同様に、図１に示す製造装置を用いるものとする。ただし、本実施形態においても、金属Ｃｅや強誘電体膜を構成する金属材料を供給するための装置として図１に示すＥＢ加熱蒸発装置１７ａ，１７ｂの代わりにクヌードセンセル（Ｋ−セル）を用いてもよい。また、強誘電体膜を形成するためのＥＢ加熱装置１７ｂやクヌードセンセルは、強誘電体膜を構成する金属の種類数だけ設けられているものとする。
も Also in this embodiment, the manufacturing apparatus shown in FIG. 1 is used as in the first embodiment. However, also in the present embodiment, instead of the EB heating and evaporating
本実施形態においても、ＭＢＥ成長に先立ちＳｉ基板を準備する手順は、上記第１の実施形態で説明したとおりである。 に お い て Also in this embodiment, the procedure for preparing the Si substrate prior to MBE growth is as described in the first embodiment.
図５（ａ），（ｂ）は、本実施形態におけるＣｅＯ2 層の上に強誘電体層を設けた場合の２つの構造例を示す図である。 FIGS. 5A and 5B are diagrams showing two structural examples when a ferroelectric layer is provided on the CeO 2 layer in the present embodiment.
図５（ａ）に示す構造においては、清浄平滑なＳｉ基板２１の表面上に、比誘電率の高い誘電体からなるバッファ層であるＣｅＯ2 層２５と、強誘電体層４１とが設けられている。強誘電体層４１は、例えばＰｂＬａＴｉＯx （いわゆるＰＬＴ）や、ＰｂＺｒＴｉＯx （いわゆるＰＺＴ）から構成されるが、その他の結晶性を有する強誘電体膜を用いることができる。図５（ａ）に示す構造においては、後述するように上記特願平１１−１７１３５２号に開示された方法などにより、高い結晶性を有するＣｅＯ2 層２５が強誘電体層４１のバッファ層として設けられている。したがって、強誘電体層４１も高い結晶性あるいは高い配向性を有している。ただし、ＰＬＴやＰＺＴからなる強誘電体層４１の結晶構造は必ずしもＣｅＯ2 層２５の結晶構造と共通ではなく、格子定数も異なっているので、強誘電体層４１とＣｅＯ2 層２５との間の境界面において両者の原子が完全な結合を形成しているわけではない。すなわち、強誘電体層４１は必ずしも広い範囲に亘る単結晶構造を有しているわけではないが、ＣｅＯ2 層２５の結晶構造の影響を受けて、強誘電体層４１の全体において、特定の結晶軸（例えばｃ軸）が基板面に垂直な方向を向いているという、高い配向性を有している。そのために、強誘電体層４１は、結晶軸の方向が少しずつずれたいくつかのドメインに分離した多結晶状態になっているが、強誘電体性の特に大きい方向（残留分極状態が生じる方向）が基板面に垂直な方向，あるいは特定の角度を持った方向にそろっていれば、大きな残留分極量を確保し、あるいは均一な強誘電特性を発揮することができる。
In the structure shown in FIG. 5A, a CeO 2 layer 25 serving as a buffer layer made of a dielectric having a high relative dielectric constant and a
また、図５（ｂ）は、ＣｅＯ2 層２５とＳｉ基板２１との間にＣｅ層２３が介在している場合の構造を示す図である。このような構造は、例えば当初Ｃｅ層を数原子層（図５（ｂ）に示す場合には３原子層）堆積してから、酸素とＣｅとを交互に供給するか、先に堆積したＣｅ層２３を部分的に酸化することにより形成される。この場合にも、その後この基板を用いて半導体メモリなどの素子を形成した場合にも、Ｃｅ層２３が素子の電気的，機械的な特性に悪影響を及ぼすことはない。
FIG. 5B is a view showing a structure in a case where the
ここで、本実施形態におけるＣｅＯ2 層の形成方法は、例えば特願平１１−１７１３５２号に開示された方法によるか、上記第１〜第３の実施形態に開示された方法による。具体的には、金属Ｃｅを用いて、Ｓｉ基板の上にまずＣｅの１原子層を堆積してから酸素原子層を堆積することにより、ＭＥＥモードによる単原子層を交互に形成して、例えば（００１）Ｓｉ基板上に結晶性のよい，ダブルドメインのない（００１）ＣｅＯ2 層を形成することができる。また、先に金属Ｃｅのみを供給して数原子層のＣｅ膜を形成してから酸素を供給することによりＣｅＯ2 層を形成してもよい。さらに、この酸素の供給は、第６の実施形態で説明するように、強誘電体膜の形成時に必要な酸素によって行なうことができる。つまり、Ｃｅ層の上に強誘電体層を形成することで、ＣｅをＣｅＯ2 層にすることができる。Ｃｅは酸素を通過させやすいので、後者の方法は有効である。 Here, the method of forming the CeO 2 layer in the present embodiment is based on, for example, the method disclosed in Japanese Patent Application No. 11-171352 or the method disclosed in the first to third embodiments. Specifically, by using a metal Ce, a monoatomic layer in the MEE mode is formed alternately by first depositing an atomic layer of Ce on a Si substrate and then depositing an oxygen atomic layer. A (001) CeO 2 layer having good crystallinity and no double domain can be formed on a (001) Si substrate. Alternatively, the CeO 2 layer may be formed by first supplying only metal Ce to form a few atomic layer Ce film and then supplying oxygen. Further, as described in the sixth embodiment, the supply of oxygen can be performed by oxygen necessary for forming the ferroelectric film. That is, by forming a ferroelectric layer on the Ce layer, Ce can be turned into a CeO 2 layer. The latter method is effective because Ce can easily pass oxygen.
また、本実施形態における強誘電体層４１は、周知技術となっているＭＢＥ法による強誘電体膜の形成方法を用いれば容易に実現できるので、ここでは形成方法についての説明を省略する。
The
本実施形態の強誘電体層４１を備えた誘電体膜によると、比誘電率が高いバッファ層としてのＣｅＯ2 層２５の上に、強誘電体層４１を設けることにより、バッファ層の厚みを厚くしても単位面積当たりの容量を高く維持することができるので、バッファ層の厚みが薄いことに起因するリーク電流の発生などを有効に防止することが可能になる。また、結晶性の良好なＣｅＯ2 層２５を形成し、このＣｅＯ2 層２５の上に強誘電体層４１を形成しているので、高い配向性を有し、残留分極の大きい，あるいは、強誘電特性のばらつきの少ない強誘電体層４１を形成することができる。
According to the dielectric film including the
その際、比誘電率の低いＳｉＯ2 層をほとんど形成することがないので、強誘電体層の上方に電極を設けて、電極−基板間に電圧を印加した場合、誘電率の低いＳｉＯ2 層に対する印加電圧の配分が多くなって強誘電体層に実質的に印加される電圧がわずかになるような不具合を抑制することができる。 At this time, since an SiO 2 layer having a low dielectric constant is hardly formed, an electrode is provided above the ferroelectric layer, and when a voltage is applied between the electrode and the substrate, the SiO 2 layer having a low dielectric constant is formed. Can be suppressed such that the distribution of the applied voltage to the ferroelectric layer is increased and the voltage substantially applied to the ferroelectric layer becomes small.
（第５の実施形態）
次に、本発明の第５の実施形態について説明する。本実施形態においても第１の実施形態と同様に、図１に示す製造装置を用いるものとする。ただし、本実施形態においても、金属Ｃｅや強誘電体膜を構成する金属材料を供給するための装置として図１に示すＥＢ加熱蒸発装置１７ａ，１７ｂの代わりにクヌードセンセル（Ｋ−セル）を用いてもよい。また、強誘電体膜を形成するためのＥＢ加熱装置１７ｂやクヌードセンセルは、強誘電体膜を構成する金属の種類数だけ設けられているものとする。
(Fifth embodiment)
Next, a fifth embodiment of the present invention will be described. In the present embodiment, as in the first embodiment, the manufacturing apparatus shown in FIG. 1 is used. However, also in the present embodiment, instead of the EB heating and evaporating
本実施形態においても、ＭＢＥ成長に先立ちＳｉ基板を準備する手順は、上記第１の実施形態で説明したとおりである。 に お い て Also in this embodiment, the procedure for preparing the Si substrate prior to MBE growth is as described in the first embodiment.
図６（ａ），（ｂ）は、本実施形態におけるＭｇＯ層の上に強誘電体層を設けた場合の２つの構造例を示す図である。 FIGS. 6A and 6B are diagrams showing two structural examples when a ferroelectric layer is provided on the MgO layer in the present embodiment.
図６（ａ）に示す構造においては、清浄平滑なＳｉ基板２１の表面上に、比誘電率の高い誘電体からなるバッファ層であるＭｇＯ層２６と、強誘電体層４１とが設けられている。強誘電体層４１は、例えばＰｂＬａＴｉＯx （いわゆるＰＬＴ）や、ＰｂＺｒＴｉＯx （いわゆるＰＺＴ）から構成されるが、その他の結晶性を有する強誘電体膜を用いることができる。図６（ａ）に示す構造においては、上記第１の実施形態に開示された方法により、高い結晶性を有するＭｇＯ層２６が強誘電体層４１のバッファ層として設けられている。したがって、強誘電体層４１も高い結晶性あるいは高い配向性を有している。ただし、ＰＬＴやＰＺＴからなる強誘電体層４１の結晶構造は必ずしもＭｇＯ層２６の結晶構造と共通ではなく、格子定数も異なっているので、強誘電体層４１とＭｇＯ層２６との間の境界面において両者の原子が完全な結合を形成しているわけではない。これは、上記第４の実施形態と同様である。すなわち、強誘電体層４１は必ずしも広い範囲に亘る単結晶構造を有しているわけではないが、ＭｇＯ層２６の結晶構造の影響を受けて、強誘電体層４１の全体において、特定の結晶軸（例えばｃ軸）が基板面に垂直な方向を向いているという、高い配向性を有している。そのために、強誘電体層４１は、結晶軸の方向が少しずつずれたいくつかのドメインに分離した多結晶状態になっているが、強誘電体性の特に大きい方向（残留分極状態が生じる方向）が基板面に垂直な方向，あるいは特定の角度を持った方向にそろっていれば、大きな残留分極量を確保し、あるいは均一な強誘電特性を発揮することができる。
In the structure shown in FIG. 6A, an
また、図６（ｂ）は、ＭｇＯ層２６とＳｉ基板２１との間にＭｇ層２２が介在している場合の構造を示す図である。このような構造は、Ｏ2 分子２４の供給量を、Ｍｇ層２２全体が酸化されない程度に制御することにより形成される。この場合、その後この基板を用いて半導体メモリなどの素子を形成した場合にも、Ｍｇ層２２が素子の電気的，機械的な特性に悪影響を及ぼすことはない。
FIG. 6B is a diagram showing a structure in which the
ここで、本実施形態におけるＭｇＯ層の形成方法としては、例えば第１の実施形態における図２（ａ）に示す工程において、Ｃｅ層２３を形成する工程を設けずに、Ｍｇ層２２のみを形成しておいて、その後、図２（ｂ）に示すように、Ｏ2 分子２４を供給する方法を用いることができる。また、第６の実施形態で説明するように強誘電体層４１を形成する際に必要な酸素を利用して、Ｍｇ層を酸化してＭｇＯ層にすることもできる。
Here, as a method for forming the MgO layer in the present embodiment, for example, in the step shown in FIG. 2A in the first embodiment, only the
また、本実施形態における強誘電体膜の形成は、周知技術となっているＭＢＥ法による強誘電体膜の形成方法を用いればよいので、ここでの形成方法についての説明は省略する。 In addition, since the ferroelectric film in the present embodiment may be formed by using a well-known method of forming a ferroelectric film by MBE, a description of the method of forming the ferroelectric film is omitted here.
本実施形態の強誘電体層４１を備えた構造によると、比誘電率が約９．７と高いバッファ層としてのＭｇＯ層２６の上に、強誘電体層４１を設けることにより、バッファ層の厚みを厚くしても必要な誘電率を維持することができるので、バッファ層の厚みが薄いことに起因するリーク電流の発生などを有効に防止することが可能になる。また、結晶性の良好なＭｇＯ層２６を形成し、このＭｇＯ層２６の上に強誘電体層４１を形成しているので、高い配向性を有し、残留分極の大きい，あるいは、強誘電特性のばらつきの少ない強誘電体層４１を形成することができる。
According to the structure including the
その際、比誘電率の低いＳｉＯ2 層をほとんど形成することがないので、強誘電体層の上方に電極を設けて、電極−基板間に電圧を印加した場合、誘電率の低いＳｉＯ2 層に対する印加電圧の分配比が多くなって強誘電体層に実質的に印加される電圧がわずかになるような不具合を抑制することができる。 At this time, since an SiO 2 layer having a low dielectric constant is hardly formed, an electrode is provided above the ferroelectric layer, and when a voltage is applied between the electrode and the substrate, the SiO 2 layer having a low dielectric constant is formed. Can be suppressed such that the distribution ratio of the applied voltage to the ferroelectric layer increases and the voltage substantially applied to the ferroelectric layer becomes small.
（第６の実施形態）
次に、本発明の第６の実施形態について説明する。ここで、本実施形態及び次の実施形態においては、ＳｉＯ2 層の上に、比誘電率の高い誘電体層と強誘電体層とを順次形成した例について説明する。
(Sixth embodiment)
Next, a sixth embodiment of the present invention will be described. Here, in the present embodiment and the next embodiment, an example in which a dielectric layer having a high relative dielectric constant and a ferroelectric layer are sequentially formed on the SiO 2 layer will be described.
本実施形態においても第１の実施形態と同様に、図１に示す製造装置を用いるものとする。ただし、本実施形態においても、金属Ｃｅや強誘電体膜を構成する金属材料を供給するための装置として図１に示すＥＢ加熱蒸発装置１７ａ，１７ｂの代わりにクヌードセンセル（Ｋ−セル）を用いてもよい。また、強誘電体膜を形成するためのＥＢ加熱装置１７ｂやクヌードセンセルは、強誘電体膜を構成する金属の種類数だけ設けられているものとする。
も Also in this embodiment, the manufacturing apparatus shown in FIG. 1 is used as in the first embodiment. However, also in the present embodiment, instead of the EB heating and evaporating
本実施形態においても、ＭＢＥ成長に先立ちＳｉ基板を準備する手順は、上記第１の実施形態で説明したとおりである。 に お い て Also in this embodiment, the procedure for preparing the Si substrate prior to MBE growth is as described in the first embodiment.
図７（ａ）〜（ｄ）は、本実施形態におけるＳｉＯ2 層の上に、ＺｒＯ2 層及び強誘電体層を形成する手順を示す図である。 FIGS. 7A to 7D are views showing a procedure for forming a ZrO 2 layer and a ferroelectric layer on the SiO 2 layer in the present embodiment.
図７（ａ）に示す工程の前に、清浄平滑なＳｉ基板２１の表面上に、熱酸化法により、アモルファス酸化シリコンからなるＳｉＯ2 層３５を形成する。ＳｉＯ2 層３５の厚みは、デバイスに要求される特性に応じて選択することができ、通常は０．５〜２０ｎｍである。Ｓｉ基板２１の表面は（００１）面であることが好ましいが、（１１１）面や他の高次の面、あるいはそれらを数°オフさせた面であってもよいものとする。その後、超高真空のチャンバ内に導入して、１００〜４００℃に加熱することにより、ＳｉＯ2 層３５の表面に残留している水分やガスを除去する。
Before the step shown in FIG. 7A, an SiO 2 layer 35 made of amorphous silicon oxide is formed on the surface of the clean and
次に、図７（ａ）に示すように、ＳｉＯ2 層３５の上にＺｒ原子３２を供給すると、アモルファス構造のＳｉＯ2 層３５の表面に到達したＺｒ原子３２は、ＳｉＯ2 層３５の表面に沿って拡散し、面内でほぼ均一に分散して安定状態に達する。つまり、ＳｉＯ2 層３５の上にＺｒ原子のみからなるＺｒ層３０が形成される。このＺｒ層３０はアモルファス構造又は多結晶構造を有している。 Next, as shown in FIG. 7 (a), when supplying the Zr atoms 32 on the SiO 2 layer 35, Zr atoms 32 reach the surface of the SiO 2 layer 35 of the amorphous structure, the surface of the SiO 2 layer 35 , And are dispersed almost uniformly in the plane to reach a stable state. That is, the Zr layer 30 composed of only Zr atoms is formed on the SiO 2 layer 35. This Zr layer 30 has an amorphous structure or a polycrystalline structure.
次に、図７（ｂ）に示すように、Ｚｒ層３０の上に強誘電体層を構成するための金属原子４２（例えばＰＬＴを構成するＰｂ，Ｌａ，Ｔｉなど）とＯ2 分子２４とを供給する。 Next, as shown in FIG. 7B, metal atoms 42 (for example, Pb, La, Ti, etc., constituting PLT) and O 2 molecules 24 for forming a ferroelectric layer are formed on the Zr layer 30. Supply.
すると、図７（ｃ）に示すように、強誘電体層４１が形成されていくが、このとき、Ｏ2 分子２４のみがＺｒ層３０内を拡散して、Ｚｒ層３０の固相結晶化を生ぜしめて、ＺｒＯ2 層３１が形成される。
Then, as shown in FIG. 7C, the
その結果、図７（ｄ）に示すように、ＺｒＯ2 層３１の上に強誘電体層４１が形成されることになる。
As a result, as shown in FIG. 7D, the
本実施形態における強誘電体膜の形成は、周知技術となっているＭＢＥ法による強誘電体膜の形成方法を用いればよいので、ここでの形成方法についての説明は省略する。 (4) The ferroelectric film of the present embodiment may be formed by a known method of forming a ferroelectric film by the MBE method, and a description of the forming method is omitted here.
本実施形態の製造方法によると、アモルファス構造のＳｉＯ2 層３５を形成した後、ＳｉＯ2 層３５の上にＺｒ層３０を形成してから、強誘電体層を形成する際に必要なＯ2 分子２４（又は原子）をＺｒ層３０内に拡散させてＺｒの酸化による固相結晶化を利用してＺｒＯ2 層３１を形成する。したがって、製造上特に難しい技術を用いることなく、配向性の高い強誘電体層４１を形成することができるという利点がある。
According to the manufacturing method of the present embodiment, after forming the SiO 2 layer 35 having the amorphous structure, the Zr layer 30 is formed on the SiO 2 layer 35, and then the O 2 layer necessary for forming the ferroelectric layer is formed. The molecules 24 (or atoms) are diffused into the Zr layer 30 and the ZrO 2 layer 31 is formed by utilizing solid phase crystallization by oxidation of Zr. Therefore, there is an advantage that the
なお、図７（ｂ）に示すＯ2 分子２４は、強誘電体層を構成するための金属原子４２と同時に供給してもよいし、それに先だってＯ2 分子をＺｒ層３０に供給して先にＺｒＯ2 層を形成してから、その上に強誘電体層を形成してもよい。また、（００１）Ｓｉ基板に代えて（１１１）Ｓｉ基板を用いてもよい。 The O 2 molecules 24 shown in FIG. 7B may be supplied simultaneously with the metal atoms 42 for forming the ferroelectric layer, or may be supplied before the O 2 molecules are supplied to the Zr layer 30. After forming a ZrO 2 layer, a ferroelectric layer may be formed thereon. Further, a (111) Si substrate may be used instead of the (001) Si substrate.
図８（ａ），（ｂ）は、本実施形態の製造方法によって形成されたＳｉＯ2 層とＺｒＯ2 層と強誘電体層との積層構造（誘電体膜）を示す図である。 FIGS. 8A and 8B are diagrams showing a laminated structure (dielectric film) of a SiO 2 layer, a ZrO 2 layer, and a ferroelectric layer formed by the manufacturing method of the present embodiment.
図８（ａ）は、Ｓｉ基板２１の上に、アモルファス構造のＳｉＯ2 層３５と、結晶構造のＺｒＯ2 層２５と、高い配向性を有する強誘電体層４１とが順次積層された状態を示す図である。また、図８（ｂ）は、Ｚｒ層３０の全体が酸化されずに一部がＺｒ層３０のままで残存している状態を示す図である。図８（ｂ）に示す構造においても、強誘電体層４１の高配向性を固相結晶化されたＺｒＯ2 層３１によって実現することができるので、デバイス特性における不具合は生じない。
FIG. 8A shows a state in which an SiO 2 layer 35 having an amorphous structure, a ZrO 2 layer 25 having a crystalline structure, and a
次に、図９は第６の実施形態の製造方法によって形成された積層構造（誘電体膜）の断面を透過電子顕微鏡（ＴＥＭ）によって撮影した結果得られた断面ＴＥＭ像の複写図である。Ｓｉ基板としては（００１）面を有するＰ型Ｓｉ基板を用いている。ＳｉＯ2 層の厚みは１０ｎｍであり、ＺｒＯ2 層の厚みは約９ｎｍである。このＺｒＯ2 層は、アモルファス構造のＳｉＯ2 層の上に、厚みが３ｎｍのＺｒ層を形成した後、強誘電体層を形成するための酸素の供給によってＺｒ層を固相結晶化した結果得られたものである。また、ＺｒＯ2 層の上には強誘電体層であるＰＬＴ層（ＰｂＬａＴｉＯx 層）が形成されていることがわかる。 Next, FIG. 9 is a copy view of a cross-sectional TEM image obtained as a result of photographing a cross section of a laminated structure (dielectric film) formed by the manufacturing method of the sixth embodiment with a transmission electron microscope (TEM). As the Si substrate, a P-type Si substrate having a (001) plane is used. The thickness of the SiO 2 layer is 10 nm, and the thickness of the ZrO 2 layer is about 9 nm. The ZrO 2 layer, on the SiO 2 layer amorphous structure, after the thickness was formed Zr layer of 3 nm, the result was a solid crystallized Zr layer by the supply of oxygen to form a ferroelectric layer obtained It was done. It can also be seen that a PLT layer (PbLaTiO x layer), which is a ferroelectric layer, is formed on the ZrO 2 layer.
ここで、図９において注目すべき点は、Ｓｉ基板とＳｉＯ2 層との界面、ＳｉＯ2 層とＺｒＯ2 層との界面がそれぞれ非常に平坦で相互に交わることなく鮮明に形成されている点である。また、ＥＰＭＡ（Electron Probe Microanalysis：電子線プローブマイクロアナリシス）分析装置による組成分析から、各層から他の層への原子の拡散は非常に少ないことが確認されている。そして、この積層構造（誘電体膜）から得られる強誘電特性も良好であることがわかった。 Here, what should be noted in FIG. 9 is that the interface between the Si substrate and the SiO 2 layer and the interface between the SiO 2 layer and the ZrO 2 layer are very flat and clearly formed without intersecting each other. It is. Also, composition analysis using an EPMA (Electron Probe Microanalysis) analyzer has confirmed that diffusion of atoms from each layer to other layers is extremely small. Further, it was found that the ferroelectric characteristics obtained from the laminated structure (dielectric film) were also good.
一方、図１０は、第６の実施形態における製造方法とは異なり、図７（ｂ）に示すようなＺｒ層３０を形成する代わりに、ＳｉＯ2 層の上に直接Ｚｒ原子とＯ2 分子とを供給することにより、ＺｒＯ2 層を形成した後、強誘電体層を構成する金属原子とＯ2 分子とを供給して、得られた積層構造（誘電体膜）の断面ＴＥＭ像を示す図である。 On the other hand, FIG. 10 is different from the manufacturing method in the sixth embodiment in that Zr atoms and O 2 molecules are directly formed on the SiO 2 layer instead of forming the Zr layer 30 as shown in FIG. Is a diagram showing a cross-sectional TEM image of a laminated structure (dielectric film) obtained by supplying a metal atom and an O 2 molecule constituting a ferroelectric layer after forming a ZrO 2 layer by supplying It is.
図１０において、注目すべき点は、Ｓｉ基板と強誘電体層であるＰＬＴ層との間に、明確に分離したＳｉＯ2 層やＺｒＯ2 層が観察されず、その代わりに両者間に広く介在する固溶層がみられることである。 In FIG. 10, a point to be noted is that no clearly separated SiO 2 layer or ZrO 2 layer is observed between the Si substrate and the PLT layer which is a ferroelectric layer. That is, a solid solution layer is formed.
つまり、第６の実施形態においては、最初にＺｒ／ＳｉＯ2 ／Ｓｉの積層構造を形成しているのに対し、図１０に示す積層構造（誘電体膜）は最初にＺｒＯ2 ／ＳｉＯ2 ／Ｓｉの積層構造を形成した後、強誘電体層を構成する金属原子とＯ2 分子とを供給している。その結果、最初に形成したアモルファス構造のＳｉＯ2 層が消失し、Ｓｉ，Ｚｒ，Ｏと、強誘電体を構成する金属原子Ｐｂ，Ｌａ，Ｔｉが相互に拡散して固溶することによって固溶層が形成されている。しかも、この固溶層とＳｉ基板との界面、固溶層とＰＬＴ層との界面は相互に交わっていて、各界面の位置が不鮮明である。さらに、界面自体の形状が平坦でなく大きく湾曲しているのが観察される。加えて、ＥＰＭＡによる分析からも、Ｓｉ基板にＰｂやＺｒが拡散していることが観測されており、電子デバイスへの応用には不具合のある状態となっている。そして、十分高い強誘電特性も得られないことがわかった。 That is, in the sixth embodiment, the laminated structure of Zr / SiO 2 / Si is formed first, whereas the laminated structure (dielectric film) shown in FIG. 10 is first formed of ZrO 2 / SiO 2 / After forming the layered structure of Si, metal atoms and O 2 molecules constituting the ferroelectric layer are supplied. As a result, the initially formed SiO 2 layer having an amorphous structure disappears, and Si, Zr, O and the metal atoms Pb, La, Ti constituting the ferroelectric material diffuse into each other and form a solid solution. A layer is formed. Moreover, the interface between the solid solution layer and the Si substrate and the interface between the solid solution layer and the PLT layer intersect each other, and the position of each interface is unclear. Further, it is observed that the shape of the interface itself is not flat but is largely curved. In addition, from analysis by EPMA, it has been observed that Pb and Zr are diffused in the Si substrate, which is in a state where there is a problem in application to an electronic device. And it turned out that a sufficiently high ferroelectric property cannot be obtained.
すなわち、第６の実施形態の製造方法によって、強誘電体層のバッファ層として、比誘電率の高いＺｒＯ2 層と、Ｓｉ基板との親和性の高いＳｉＯ2 層とを設けることが容易であることがわかる。そして、比誘電率の低い（約３．９）ＳｉＯ2 層が存在するもののきわめて薄い膜としてデバイス全体としての残留分極量の低下を抑制することができ、高い残留分極量を発揮しうるＦｅＲＡＭなどのデバイスを形成することができることがわかった。 That is, according to the manufacturing method of the sixth embodiment, it is easy to provide a ZrO 2 layer having a high relative dielectric constant and a SiO 2 layer having a high affinity for the Si substrate as the buffer layer of the ferroelectric layer. You can see that. Although there is a SiO 2 layer having a low relative dielectric constant (about 3.9), it is possible to suppress a decrease in the amount of remanent polarization of the entire device as an extremely thin film, such as FeRAM, which can exhibit a high amount of remanent polarization. It has been found that the device of the present invention can be formed.
また、比誘電率の高い（約１２．５）ＺｒＯ2 層が存在することで、バッファ層の厚みを大きくしてもバッファ層全体としての比誘電率を高く維持することができるので、リーク電流の小さい，破壊耐圧の大きいバッファ層を有する強誘電体メモリが得られる。 Also, the presence of the ZrO 2 layer having a high relative dielectric constant (about 12.5) allows the relative dielectric constant of the buffer layer as a whole to be kept high even if the thickness of the buffer layer is increased. A ferroelectric memory having a buffer layer having a small breakdown voltage and a large breakdown voltage can be obtained.
上記第４，第５の実施形態では、第１〜第３の実施形態において形成したＭｇＯ層，Ｂｉ2 Ｏ3 層，ＺｒＯ2 層，Ｙ2 Ｏ3 層などと、ＣｅＯ2 層との積層膜をバッファ層として用いてもよい。 In the fourth and fifth embodiments, the stacked film of the MgO layer, Bi 2 O 3 layer, ZrO 2 layer, Y 2 O 3 layer, etc. formed in the first to third embodiments, and the CeO 2 layer May be used as a buffer layer.
本発明の誘電体膜の形成方法によって形成される誘電体膜は、電子機器に搭載されるＭＩＳＦＥＴの一部として利用でき、有用性の高いものである。 誘 電 The dielectric film formed by the method for forming a dielectric film of the present invention can be used as a part of a MISFET mounted on an electronic device, and is highly useful.
１１ シャッター
１２ Ｋ−セル
１３ 真空容器
１４ 基板
１５ ガスバルブ
１６ 真空ポンプ
１７ａ 第１ＥＢ加熱蒸発装置
１７ｂ 第２ＥＢ加熱蒸発装置
１８ａ 金属Ｃｅ
１８ｂ 金属材料
１９ａ，１９ｂ 機構
２０ Ｃｅ原子
２１ Ｓｉ基板
２２ Ｍｇ層
２３ Ｃｅ層
２４ Ｏ2 分子
２５ ＣｅＯ2 層
２６ ＭｇＯ層
２８ Ｂｉ層
２９ Ｂｉ2 ＳｉＯ5 層
３０ Ｚｒ層
３１ ＺｒＯ2 層
３２ Ｚｒ原子
３５ ＳｉＯ2 層
４１ 強誘電体層
４２ 金属原子
DESCRIPTION OF SYMBOLS 11 Shutter 12 K-
Claims (2)
上記結晶性半導体層の上に、金属材料のみからなる下地層を形成する工程（ｂ）と、
上記下地層の上方から酸素を供給して、上記下地層の少なくとも一部を酸化して金属酸化層を形成する工程（ｃ）と、
上記金属酸化層の上に強誘電体層を形成する工程（ｄ）と
を含み、
上記工程（ｃ）では、Ｍｇ，Ｚｒ，Ｙ，Ｃｅ及びＢｉのうち少なくともいずれか１つから選ばれる金属材料のみからなる下地層を形成する，誘電体膜の形成方法。 (A) preparing a substrate having a crystalline semiconductor layer;
(B) forming an underlayer made of only a metal material on the crystalline semiconductor layer;
(C) supplying oxygen from above the underlayer to oxidize at least a part of the underlayer to form a metal oxide layer;
(D) forming a ferroelectric layer on the metal oxide layer,
In the above step (c), a method of forming a dielectric film, wherein a base layer made of only a metal material selected from at least one of Mg, Zr, Y, Ce and Bi is formed.
上記工程（ｃ）は、上記工程（ｄ）における強誘電体層を形成するための酸素の供給を利用して、工程（ｄ）と同時に行なわれる，誘電体膜の形成方法。 The method for forming a dielectric film according to claim 1,
The step (c) is a method of forming a dielectric film, which is performed simultaneously with the step (d) by using the supply of oxygen for forming the ferroelectric layer in the step (d).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003278964A JP2004006960A (en) | 2003-07-24 | 2003-07-24 | Forming method of dielectric film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003278964A JP2004006960A (en) | 2003-07-24 | 2003-07-24 | Forming method of dielectric film |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24693399A Division JP3470068B2 (en) | 1999-03-17 | 1999-09-01 | Method of forming dielectric film |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004006960A true JP2004006960A (en) | 2004-01-08 |
| JP2004006960A5 JP2004006960A5 (en) | 2005-06-16 |
Family
ID=30438681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003278964A Pending JP2004006960A (en) | 2003-07-24 | 2003-07-24 | Forming method of dielectric film |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004006960A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009115832A (en) * | 2007-11-01 | 2009-05-28 | Fuji Xerox Co Ltd | Image forming apparatus |
| WO2023145808A1 (en) * | 2022-01-27 | 2023-08-03 | 株式会社Gaianixx | Crystal, multilayer structure, electronic device, electronic instrument, and methods respectively for producing these products |
| WO2023145807A1 (en) * | 2022-01-27 | 2023-08-03 | 株式会社Gaianixx | Electrode, laminated structure, electronic device, electronic equipment, and methods for producing same |
| WO2023145806A1 (en) * | 2022-01-27 | 2023-08-03 | 株式会社Gaianixx | Multilayer structure, electronic device, electronic apparatus and manufacturing method for same |
| WO2024048765A1 (en) * | 2022-08-31 | 2024-03-07 | 株式会社Gaianixx | Crystal, multilayer structure, element, electronic device, electronic apparatus and system |
-
2003
- 2003-07-24 JP JP2003278964A patent/JP2004006960A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009115832A (en) * | 2007-11-01 | 2009-05-28 | Fuji Xerox Co Ltd | Image forming apparatus |
| WO2023145808A1 (en) * | 2022-01-27 | 2023-08-03 | 株式会社Gaianixx | Crystal, multilayer structure, electronic device, electronic instrument, and methods respectively for producing these products |
| WO2023145807A1 (en) * | 2022-01-27 | 2023-08-03 | 株式会社Gaianixx | Electrode, laminated structure, electronic device, electronic equipment, and methods for producing same |
| WO2023145806A1 (en) * | 2022-01-27 | 2023-08-03 | 株式会社Gaianixx | Multilayer structure, electronic device, electronic apparatus and manufacturing method for same |
| WO2024048765A1 (en) * | 2022-08-31 | 2024-03-07 | 株式会社Gaianixx | Crystal, multilayer structure, element, electronic device, electronic apparatus and system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5753934A (en) | Multilayer thin film, substrate for electronic device, electronic device, and preparation of multilayer oxide thin film | |
| JP3310881B2 (en) | Laminated thin film, substrate for electronic device, electronic device, and method of manufacturing laminated thin film | |
| JP4483849B2 (en) | Ferroelectric thin film | |
| US20020015852A1 (en) | Multilayer thin film and its fabrication process as well as electron device | |
| US8524382B2 (en) | Oxide substrate and manufacturing method therefor | |
| US20040224459A1 (en) | Layered structure, method for manufacturing the same, and semiconductor element | |
| US6747317B2 (en) | Semiconductor device | |
| JP3999300B2 (en) | Ferroelectric thin film and manufacturing method thereof | |
| JPH10313097A (en) | Ferroelectric thin film, manufacture thereof, and device provided therewith | |
| KR100378276B1 (en) | Insulating material, substrate covered with an insulating film, method of producing the same, and thin-film device | |
| JP3669860B2 (en) | Laminated thin film | |
| WO2004079059A1 (en) | (001)-orientated perovskite film formation method and device having perovskite film | |
| EP1209729A1 (en) | Multilayered body, method for fabricating multilayered body, and semiconductor device | |
| JP4258106B2 (en) | Oxide thin film element and manufacturing method thereof | |
| JP3470068B2 (en) | Method of forming dielectric film | |
| US6569240B1 (en) | Dielectric film and method for forming the same | |
| JP2004006960A (en) | Forming method of dielectric film | |
| Matsuda et al. | Orientation behavior and ferro-and piezoelectric properties of Bi4-xPrxTi3O12 polycrystalline films | |
| JP4142128B2 (en) | Laminated thin film and method for producing the same | |
| JP3223233B2 (en) | Oxide thin film, substrate for electronic device, and method of forming oxide thin film | |
| Joseph et al. | Ferroelectric behavior of epitaxial Bi 2 VO 5.5 thin films on Si (100) formed by pulsed-laser deposition | |
| JP4239343B2 (en) | Oxide crystal growth method, field effect transistor manufacturing method, and ferroelectric nonvolatile memory manufacturing method | |
| JP4142127B2 (en) | Laminated thin film and method for producing the same | |
| JP3467430B2 (en) | Method and apparatus for forming dielectric film | |
| JP2004103571A (en) | Dielectric film |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041116 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070831 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080311 |