JP2004006924A - 積層コイル基板及びその製造方法 - Google Patents
積層コイル基板及びその製造方法 Download PDFInfo
- Publication number
- JP2004006924A JP2004006924A JP2003177532A JP2003177532A JP2004006924A JP 2004006924 A JP2004006924 A JP 2004006924A JP 2003177532 A JP2003177532 A JP 2003177532A JP 2003177532 A JP2003177532 A JP 2003177532A JP 2004006924 A JP2004006924 A JP 2004006924A
- Authority
- JP
- Japan
- Prior art keywords
- coil
- conductor
- laminated
- ceramic
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Abstract
【課題】コイルの形成占有面積が小さく、且つ導体損失を有効に抑えることができ、コイル側の積層数の制約を、他に与えることない積層コイル基板及びその製造方法を提供する。
【解決手段】本発明は、複数のセラミック層1a〜1gが積層して成る積層体1内に、セラミック層1a〜1g間に配置されたコイルパターン2b〜2gと、該セラミック層の厚み方向を貫く端子接続用ビアホール導体3、9及びビアホール導体4〜8とで、コイルが形成されるように配置した積層コイル基板であって、前記コイルの中心軸が、セラミック層1a〜1gの厚み方向に対して直交する積層コイル基板である。
【選択図】図4
【解決手段】本発明は、複数のセラミック層1a〜1gが積層して成る積層体1内に、セラミック層1a〜1g間に配置されたコイルパターン2b〜2gと、該セラミック層の厚み方向を貫く端子接続用ビアホール導体3、9及びビアホール導体4〜8とで、コイルが形成されるように配置した積層コイル基板であって、前記コイルの中心軸が、セラミック層1a〜1gの厚み方向に対して直交する積層コイル基板である。
【選択図】図4
Description
【0001】
【産業上の利用分野】
本発明は、積層基板内に、複数のコイルパターン、ビアホール導体とから構成されるコイル成分を内蔵する積層基板に関し、特にコイル形成領域の平面的面積(占有面積)を小さくすることができる積層コイル基板及びその製造方法に関するものである。
【0002】
【従来の技術】
従来、典型的な積層コイル基板は、複数のセラミック層が積層されて成る積層体にコイル成分を内蔵しているが、具体的には各セラミック層の層間にコイルパターンを配置するとともに、各セラミック層には、コイルパターンの一端と積層方向に隣接するコイルパターンの他端を接続するビアホール導体が形成されていた。
【0003】
これにより、セラミック層間に形成されたコイルパターンが互いに接続して、1連のコイルとして達成する。また、コイルの両端に対応するコイルパターンの端部は、積層体の外部に導出される(特許文献1参照。)。
【0004】
図7は、従来の積層コイル基板の積層体1のコイル部分の分解斜視図である。積層体は、例えば6層のセラミック層81a〜81fからなり、その5つの層間には、コイルパターン82b〜82fが形成されている。尚、図では、コイルパターン82b〜82fは、セラミック層81b〜81f上に記載されている。また、セラミック層81b〜81fには、その厚み方向を貫通するビアホール導体83b〜83e、84が形成されいる。
【0005】
例えば、コイルパターン82bの一端には、セラミック層81b〜81fを貫くビアホール導体84が接続されており、これによりコイルパターン82bの一端は、積層体の外部にまで導出されている。
【0006】
また、コイルパターン82bの他端には、セラミック層81bを貫くビアホール導体83bを介してコイルパターン82cの一端に接続しており、コイルパターン82cの他端には、セラミック層81cを貫くビアホール導体83cを介してコイルパターン82dの一端に接続しており、コイルパターン82dの他端には、セラミック層81dを貫くビアホール導体83dを介してコイルパターン82eの一端に接続しており、コイルパターン82eの他端には、セラミック層81eを貫くビアホール導体83eを介してコイルパターン82fの一端に接続している。さらに、コイルパターン82fの他端は、積層体の外部に導出されている。
【0007】
尚、積層体の外部に導出されたコイルパターン82bの一端、コイルパターン82fの他端には端子電極が形成され、この端子電極間に、コイルパターン82b〜82f、ビアホール導体83b〜83eからなる一連のコイルが達成されることになる。
【0008】
【特許文献1】
特開昭63−60592号公報
【0009】
【発明が解決しようとする課題】
しかし、従来の積層コイル基板のコイルは、2つのセラミック層の層間に、所定ターン数、図7では約1ターン分のコイルパターン82b〜82fが平面的に形成されている。従って、所定巻線を達成するためには、平面的に形成された所定ターン数のコイルパターン82b〜82fの積層数を適宜増加させることになる。この時、コイル特性に対応して、単に積層数を増加させていくと、積層方法にもよるが積層ずれなどが発生して信頼性の高い積層コイル基板が達成できないという問題点がある。
【0010】
また、積層数の限界から、2つのセラミック層の層間に平面的に形成されたコイルパターンのターン数を増加させることも考えられるが、コイル形成のための占有面積が増加してしまう。
【0011】
しかも、コイルの特性は、コイルパターンの導体損失に影響され、導体膜の幅を広くして導体損失を抑えるようにすると、一層占有面積が増加してしまう可能性があった。
【0012】
本発明は、上述の問題点に鑑みて案出されたものであり、その目的は、コイル占有面積が小さく、且つ導体損失を有効に抑えることができる積層コイル基板及びその製造方法を提供するものである。
【0013】
【課題を解決するための手段】
複数のセラミック層を積層した積層体内に、セラミック層間に配置されたコイル導体パターン層と、該セラミック層の厚み方向を貫くビアホール導体とで形成されるコイルを配置して成る積層コイル基板であって、前記コイルを、その中心軸がセラミック層の厚み方向に対して直交するように形成するとともに、前記コイルの両端のビアホール導体を端子接続用ビアホール導体として、該端子接続用ビアホール導体を前記積層体の下面に形成された別個の端子電極にそれぞれ電気的に接続させたことを特徴とする積層コイル基板。
【0014】
また、本発明の積層コイル基板の製造方法は、複数のセラミック層を積層した積層体内に、セラミック層間に配置されたコイル導体パターン層と、該セラミック層の厚み方向を貫くビアホール導体とで形成されるコイルを配置して成る積層コイル基板であって、前記セラミック層及び前記ビアホール導体が下記工程1乃至工程3を経て形成されることを特徴とするものである。
(工程1)光硬化モノマーを含有したセラミックスリップ材を用いて絶縁膜を形成する。
(工程2)前記絶縁膜に露光処理および現像処理を施すことによって前記ビアホール導体形成用の貫通穴を形成する。
(工程3)前記貫通穴に導電性ペーストを充填し、しかる後、前記絶縁膜および前記導電性ペーストを焼成することによってセラミック層及びビアホール導体を形成する。
【0015】
【作用】
以上、本発明ではセラミック層を積層してはじめて所定ターン数のコイルが形成されることになり、各セラミック層間に平面的に配置されたコイルパターン、各セラミック層の厚みを貫くビアホール導体は、所定ターン数をコイルパターンの積層数で分割したセクターに相当する形状となっており、コイルの中心軸が積層体の厚み方向(積層方向)に対して直交している。
【0016】
従って、最も簡単なコイル構成を考えると、平面的なコイル形成のための占有面積は、実質的にコイルパターンの導体幅でよく、従来に比較して大幅に小さくすることができる。
【0017】
また、コイルパターンの導体損失を小さくするために、導体幅を広くしても、占有面積が大きく増加することがないため、小型で特性が安定した積層コイル基板を容易に達成することができる。
【0018】
【実施例】
以下、本発明を図面に基づいて詳説する。
【0019】
図1は、本発明の積層コイル基板の一例を示す側面図であり、図2はその平面図であり、図3は、図2中X−X線断面図であり、図4は積層体の分解斜視図である。
【0020】
図において、10は積層コイル基板であり、1は積層体、11、12は端子電極である。
【0021】
積層体1は、例えば7層のセラミック層1a〜1gが積層して構成されており、各セラミック層1a〜1gの6つの層間にコイルパターン2b〜2gが形成されており、各コイルパターン2b〜2gの両端には端子接続用ビアホール導体3、9及びビアホール導体4〜8が形成されている。また、コイルパターン2b〜2gと端子接続用ビアホール導体3、9及びビアホール導体4〜8は、実質的に同一直線上に形成されている。
【0022】
セラミック層1a〜1gは、アルミナセラミック、ガラス−セラミック、Mn・Znフェライト、Ni・Znフェライトなどの磁性体材料などから構成され、セラミック層の層厚みは40〜120μmであり、コイルパターン2b〜2g、ビアホール導体3〜9は、金系、銀系、銅系導体材料から成る。
【0023】
本発明のコイルは、コイルパターン2b〜2gと端子接続用ビアホール導体3、9及びビアホール導体4〜8とで構成され、その中心軸は、積層体1の厚み方向(積層方向)に対して略直交する方向と成っている。図でそのコイル構成を説明すると、セラミック層1aとセラミック層1bとの間に配置されたコイルパターン2bの一端は、セラミック層1b〜1gの厚みを貫くビアホール導体3によって積層体1の裏面側に導出されている。
【0024】
また、コイルパターン2bの他端は、セラミック層1b〜1fの厚みを貫くビアホール導体4によってセラミック層1f〜1gの間に配置されたコイルパターン2gの一端に接続している。また、コイルパターン2gの他端は、セラミック層1c〜1fの厚みを貫くビアホール導体5によってセラミック層1b〜1cの間に配置されたコイルパターン2cの一端に接続し、また、コイルパターン2cの他端は、セラミック層1c〜1eの厚みを貫くビアホール導体6によってセラミック層1e〜1fの間に配置されたコイルパターン2fの一端に接続し、また、コイルパターン2fの他端は、セラミック層1d〜1eの厚みを貫くビアホール導体7によってセラミック層1c〜1dの間に配置されたコイルパターン2dの一端に接続し、また、コイルパターン2dの他端は、セラミック層1dの厚みを貫くビアホール導体8によってセラミック層1d〜1eの間に配置されたコイルパターン2eの一端に接続し、また、コイルパターン2eの他端は、セラミック層1e〜1gの厚みを貫く端子接続用ビアホール導体9によって積層体の裏面側に導出されている。
【0025】
従って、積層体の裏面側に導出された端子接続用ビアホール導体3、9間においては、端子接続用ビアホール導体3−コイルパターン2b−ビアホール導体4−コイルパターン2g−ビアホール導体5−コイルパターン2c−ビアホール導体6−コイルパターン2f−ビアホール導体7−コイルパターン2d−ビアホール導体8−コイルパターン2e−端子接続用ビアホール導体9でコイルが達成されることになる。
【0026】
端子電極11、12は、積層体1の裏面に端子接続用ビアホール導体3、9との露出部分に形成され、例えば銀系、銅系などの導電性ペーストを焼きつけによって形成される。
【0027】
以上の説明で理解できるように、実施例ではコイルパターン2b〜2eの6層と、コイルパターンの両端に形成された端子接続用ビアホール導体及びビアホール導体3〜9によって、約3ターンのコイルが達成される。
【0028】
上述の積層コイル基板1によれば、その内部に内層されたコイルの中心軸が、積層体の厚み方向に対して直交するように配置されている。
【0029】
従って、図2で示すように積層コイル基板を平面視すると、コイルパターン2b〜2gは実質的に重畳することになり、コイル形成の領域をコイルパターン2b〜2gの幅とすることができる。尚、図では、コイルパターン2eはL字状に形成されており、コイルパターン2eの他端に形成されたビアホール導体9が他のコイルパターン2b〜2d、2f、2gに短絡しないようになっている。
【0030】
一般に、コイルパターンは厚膜技術で形成されるため、導体の損失が大きいために、特性が低下するという問題があった。このため、コイルパターンの幅を広くした場合、図7に示す従来の積層コイル基板の構造、即ち、セラミック層81a〜81f間で、所定ターン数のコイルパターン82b〜82fを形成する構造では、コイルパターン82b〜82fの幅が直ちにコイル形成領域に影響を与えるのに対して、本実施例では、実質的に直線状の平面形状であるため、占有面積の増加は少なくて済み、小型で、特性に優れた積層コイル基板に適している。
【0031】
尚、導体損失は、コイルパターン2b〜2gだけはなしに、ビアホール導体3〜9部分でも同様の問題があるが、これは、後述する積層体の製造方法である塗布膜露光現像方法によって解決できる。
【0032】
次に、本発明の積層コイル基板の積層体の製造方法を説明する。尚、構造的には図4に示す積層体を例に説明する。
【0033】
積層体の製造方法として、光硬化モノマーを含有するセラミックスリップ材をドクターブレード法によって絶縁膜の塗膜を形成し、該絶縁膜にビアホール導体となる貫通穴を絶縁膜の選択的露光処理・現像処理によって形成し、続いて、該貫通穴に導電性ペーストの充填によってビアホール導体となる導体を形成するとともに、導電性ペーストをスクリーン印刷によって、コイルパターンとなる導体膜を形成し、この表面に、前述した絶縁膜の塗膜を形成し、・・・と繰り返して積層体を達成する塗布・露光・現像による多層方法がある。
【0034】
塗布・露光・現像による多層方法による製造方法において、まず、セラミック層1a〜1gとなる絶縁膜形成用のセラミックスリップ材、コイルパターン及びビアホール導体となる導電性ペーストを夫々調合をおこない、また支持基板を準備する。支持基板とは、ガラス基板、セラミック基板、樹脂フィルムなどが例示できる。
【0035】
セラミックスリップ材は、無機物フィラーとガラスフリット、光硬化モノマー、有機バインダー、有機溶剤などが均質混合されてなる。無機物フィラーは、平均粒径1.0〜6.0μmのアルミナセラミック、ガラス−セラミック、Mn・Znフェライト、Ni・Znフェライトなどの磁性体材料などが例示できる。
【0036】
ガラス材料は、複数の金属酸化物を含むガラスフリットであり、焼成処理によってコージェライト、ムライト、アノーサイト、セルジアン、スピネル、ガーナイト、ウイレマイト、ドロマイト、ペタライトやその置換誘導体の結晶を少なくとも1種類を析出するものであればよい。例えば、B2O3、SiO2、Al2O3、ZnO、アルカリ土類酸化物を含むガラスフリットが挙げられる。このガラスフリットはガラス化範囲が広くまた屈伏点が600〜800℃付近にあるため、850〜1050℃程度の低温焼成に適し、且つコイルパターン、ビアホール導体となる導体膜となる銅系、銀系及び金系の導電材料の焼結挙動に適している。このガラスフリットの平均粒径は、1.0〜5.0μmである。
【0037】
光硬化可能なモノマーは、比較的低温で且つ短時間の焼成工程で消失できるように熱分解性に優れたものであり、また、スリップ材の塗布・乾燥後の露光によって、光重合される必要があり、遊離ラジカルの形成、連鎖生長付加重合が可能で、2級もしくは3級炭素を有したモノマーが好ましく、例えば少なくとも1つの重合可能なエチレン系基を有するブチルアクリレート等のアルキルアクリレートおよびそれらに対応するアルキルメタクリレートが有効である。また、テトラエチレングリコールジアクリレート等のポリエチレングリコールジアクリレートおよびそれらに対応するメタクリレートなどが挙げられる。光硬化可能なモノマーは、例えば、固形成分(セラミック材料及びガラス材料)に対して5〜15wt%以下である。
【0038】
有機バインダーは、光硬化可能なモノマー同様に熱分解性の良好なものでなくてはならない。同時にスリップの粘性を決めるものである為、固形分との濡れ性も重視せねばならず、アクリル酸もしくはメタクリル酸系重合体のようなカルボキシル基、アルコール性水酸基を備えたエチレン性不飽和化合物が好ましい。添加量としては固形分に対して25wt%以下が好ましい。
【0039】
尚、溶剤として、有機系溶剤の他に、水系溶剤を用いることができるが、この場合、光硬化可能なモノマー及び有機バインダは、水溶性である必要があり、モノマー及びバインダには、親水性の官能基、例えばカルボキシル基が付加されている。その付加量は酸価で表せば2〜300あり、好ましくは5〜100である。付加量が少ない場合は水への溶解性、固定成分の粉末の分散性が悪くなり、多い場合は熱分解性が悪くなるため、付加量は、水への溶解性、分散性、熱分解性を考慮して、上述の範囲で適宜付加される。
【0040】
また、スリップ材には、増感剤、光開始系材料等を必要に応じて添加しても構わない。例えば、光開始系材料としては、ベンゾフェノン類、アシロインエステル類化合物などが挙げられる。
【0041】
導電性ペーストは、銀系、銅系の金属材料、例えば銀系粉末と低融点ガラス成分と有機バインダーと有機溶剤とを均質混練したものが用いられる。導電性ペースト中に、スリップ材に用いた光硬化モノマーを添加しておき、各導電性ペーストを印刷し、乾燥した後、導体膜を露光処理して光硬化させことが望ましい。
【0042】
次に図4に示す積層体の製造工程について説明する。まず、支持基板を用意して、セラミック層1gとなる絶縁膜を形成する。具体的には、上述のスリップ材を塗布して、乾燥して形成する。
【0043】
塗布方法として、例えば、ドクターブレード法(ナイフコート法)、ロールコート法、印刷法などが挙げられる。特に塗布後の絶縁膜の表面が平坦化することが容易なドクターブレード法などが好適である。尚、塗布方法に応じて溶剤の添加量が調整され、所定粘度に調整される。
【0044】
乾燥方法としては、バッチ式乾燥炉、インライン式乾燥炉を用いて行われ、乾燥条件は、120℃以下が望ましい。また、急激な乾燥は、表面にクラックを発生される可能性があるため、急加熱を避けることが重要となる。
【0045】
次に、上述の絶縁膜を選択的な露光処理・現像処理して、セラミック層1gに端子接続用ビアホール導体3、9となる位置に貫通凹部(実際には、支持基体の存在のため凹部形状となる)を形成する。
【0046】
具体的には、絶縁膜中に含まれる光硬化モノマーが、光重合されるネガ型であるため、貫通凹部となる位置のみが露光光が照射されないような所定パターンを有するフォトターゲットを、絶縁膜上に載置、又は近接配置して、低圧、高圧、超高圧の水銀灯系の露光光を照射する。露光条件は、15〜20J/cm2の露光光を約15〜30秒程度照射して行う。これにより、絶縁膜のビアホール導体3、9となる部分以外は、光硬化可能なモノマーの光重合反応を起し、光硬化されることになる。尚、露光装置は所謂写真製版技術に用いられる一般的なものでよい。
【0047】
さらに、露光処理した絶縁膜を現像処理し、端子接続用ビアホール導体3、9の一部となる位置に貫通凹部を形成する。現像処理として、クロロセン、1,1,1−トリクロロエタン、アルカリ現像溶剤を例えばスプレー現像法やパドル現像法によって、貫通凹部となる位置に噴射したり、接触したりして現像処理を行う。その後、必要に応じて洗浄及び乾燥を行なう。
【0048】
次に、絶縁膜に形成した貫通凹部内に、端子接続用ビアホール導体3、9の一部となる導体を導電性ペーストの充填によって形成するとともに、絶縁膜上にコイルパターン2gとなる導体膜を導電性ペーストの印刷・乾燥によって形成する。尚、導体膜を形成した後、全面を露光処理する。
【0049】
次に、コイルパターン2gとなる導体膜、端子接続用ビアホール導体3、9の一部を有する絶縁膜上に、セラミック層1fとなる絶縁膜を形成する。具体的には、上述のスリップ材を塗布して、乾燥して形成する。
【0050】
次に、この絶縁膜を選択的な露光処理・現像処理して、セラミック層1fとなる絶縁膜に端子接続用ビアホール導体3、9、ビアホール導体4、5となる位置に貫通凹部を形成する。
【0051】
尚、この貫通凹部から、先に端子接続用ビアホール導体3、9となる導体、コイルパターン2gの両端部が露出することになるが、これらの導体、導体膜は光硬化処理されているため、現像液によって侵されることが一切ない。
【0052】
次に、絶縁膜に形成した貫通凹部内に、端子接続用ビアホール導体3、9、ビアホール導体4、5となる導体を導電性ペーストの充填によって形成するとともに、絶縁膜上にコイルパターン2fとなる導体膜を導電性ペーストの印刷・乾燥によって形成する。
【0053】
さらに、セラミック層となる絶縁膜を形成し、ビアホール導体となる貫通凹部を形成し、ビアホール導体と導体の充填、コイルパターンとなる導体膜を形成し、順次繰り返し、セラミック層1bとなる絶縁膜に形成したコイルパターン2bとなる導体膜を覆うように、セラミック層1aとなる絶縁膜に上述のスリップ材の塗布・乾燥によって形成する。
【0054】
このようにして支持基板上に積層体を形成した後、積層体を支持基板から剥離して、必要に応じて所定形状に裁断した後、焼成処理を行う。
【0055】
焼成処理は脱バインダー工程と、焼結工程とからなり、焼成過程での比較的低い温度(例えば500〜600度)で脱バイを行い、ピーク温度付近で絶縁膜、導体膜、導体の焼結反応を行う。具体的な焼成条件は、セラミック層となる絶縁膜の材料、コイルパターンとなる導体膜の材料などによっても異なるが、例えば、絶縁膜としてガラス−セラミック、導体膜、導体に銀系導体を用いる場合、酸化性(大気)雰囲気で、ピーク温度900℃で焼成を行う。また、導体膜に銅系導体を用いる場合、還元性雰囲気や中性雰囲気で、ピーク温度900℃で焼成を行う。また、絶縁膜のセラミックとして、Ni・Znフェライトの焼結体を粉砕して用いる場合、Ni・Znフェライトの焼結体は900〜1000℃程度で焼結されるため、上述のように積層体の焼成時のピーク温度900℃でも充分に焼成することができる。尚、セラミックの材料などの制約で、焼成温度が1000℃を越える場合、導体材料として、Ag−Pdの合金を用いて対応するなどすればよい。
【0056】
焼成された積層体の裏面、特に端子接続用ビアホール導体3、9に導通するように、端子電極11、12を形成する。具体的にはAg系導電性ペーストを焼きつけして、下地導体膜を形成し、その後必要に応じて、Niメッキ、半田メッキなどをメッキ被覆を行う。
【0057】
上述の積層体の製造方法では、ビアホール導体が、絶縁膜の選択的な露光処理・現像処理により形成された貫通凹部に、導電性ペーストを充填することにより形成される。従って、選択的な露光時のフォトターゲットの形状によって、任意の形状、任意な径のビアホール導体が簡単に形成されることになる。即ち、上述のコイルの特性に影響を与える導体損失は、コイルパターン部分においては導体の幅を比較的広くすることで、また、ビアホール導体部分においては例えばその径を大きくすることで簡単に解決できることになり、しかも、ビアホール導体の形成精度が極めて高いことから、本発明の積層コイル基板に非常に適した製造方法と言える。
【0058】
図5は、本発明の実際的な実施例を示す積層体の分解斜視図である。
【0059】
本実施例では、セラミック層1a〜1gの積層数を変えず、コイルのターン数を増加させた例である。
【0060】
具体的な構造として、各セラミック層1a〜1g間に2つのコイルパターン21b〜21e、22b〜22d、22f、22g、各コイルパターン21b〜21e、22b〜22d、22f、22gの両端に隣接するコイルパターン21b〜21e、22b〜22d、22f、22gに接続するビアホール導体13〜19、23〜27を形成する。
【0061】
即ち、セラミック層1aと1b層間にコイルパターン21b、22bを配置し、セラミック層1bと1c層間にコイルパターン21c、22cを配置し、セラミック層1cと1d層間にコイルパターン21d、22dを配置し、セラミック層1eと1f層間にコイルパターン21f、22fを配置し、セラミック層1fと1g層間にコイルパターン21g、22gを配置し、また、セラミック層1dと1e層間に両コイルを接続するためのコイルパターン21eを形成する。また、各コイルパターン21b〜21g、コイルパターン22b〜22d、22f、22gの両端に夫々ビアホール導体13〜19、23〜27を形成する。
【0062】
これにより、この積層体1に形成されるコイルは、ビアホール導体13−コイルパターン21b−ビアホール導体14−コイルパターン21g−ビアホール導体15−コイルパターン21c−ビアホール導体16−コイルパターン21f−ビアホール導体17−コイルパターン21d−ビアホール導体18−コイルパターン21e−ビアホール導体23−コイルパターン22d−ビアホール導体24−コイルパターン22f−ビアホール導体25−コイルパターン22c−ビアホール導体26−コイルパターン22g−ビアホール導体27−コイルパターン22bの構成となり、実質的に積層数を代えずに、コイルパターン、ビアホール導体の構造により、簡単に所定ターンのコイルを達成できる。
【0063】
図でも理解できるように図5のコイル構造では、積層体1の平面視で直線状のコイルパターンを複数並設するだけなので、ターン数の増加に対しコイル形成領域の増加は大きくない。即ちコイル形成領域を極小化した状態で、所定巻数のコイルを簡単に形成することができる。
【0064】
しかも、積層体1を平面視のコイルパターンは、導体膜の印刷精度によって、そのコイルパターンの幅、両コイルパターンの間隔が決定されるものであり、極めて、占有面積を減少させて、コイルの巻線数を増加させることができる。
【0065】
本発明者らが、従来の積層コイル基板と、本発明の積層コイル基板の占有面積の比較検討を行った結果、同等のコイルの特性を得るためのコイルとして、従来は、200mm2を要していたのに対して、本発明品は、20mm2と約1/10とすることが可能であることを確認した。この占有面積は、巻線数が増加すればする程、従来技術の積層コイル基板との占有面積や、積層数の増加による製造工程数を考慮した場合、本発明の優位性が一層明らかになる。
【0066】
尚、図5のコイルパターン21eは隣接するコイルと接続するために接続体として作用している。また、コイルパターン22bは、図に表していないが、隣接するコイルと接続するため、傾斜させているが、このように、コイルの両端となるコイルパターンを接続体として隣接するコイルと接続するように傾斜させることにより、複数のコイルの巻線数を任意に増加させることができる。
【0067】
また、本発明において、コイルの導体長さを長くする手法として、例えば、ビアホール導体3〜8の長さを長くするために、セラミック層を2層構造にすることが考えられる。その断面構造が図6である。
【0068】
図6において、セラミック層1a〜1gの層間の6つの層にはコイルパターン2b〜2gが形成されているが、例えば、セラミック層1a〜1gを夫々2層構造して、セラミック層11a、12a、11b、12b・・・・11g、12gとして、ビアホール導体3〜8を夫々セラミック層11a、12a、11b、12b・・・・を貫通するように形成する。
【0069】
具体的な製造方法をセラミック層11c、12c、11d、12d・・・・で説明すると、例えば、セラミック層11e上に形成されたコイルパターン2eとなる導体膜上に、セラミック層12dとなる絶縁膜をスリップ材の塗布・乾燥により形成し、次に選択的露光現像処理により、ビアホール3、4、5、6となる貫通穴を形成し、ビアホール導体3、4、5、6となる導体を充填して、露光処理により該導体を光硬化処理を行う。次に、セラミック層12dとなる絶縁膜をスリップ材の塗布・乾燥により形成し、次に選択的露光現像処理により、さらにビアホール3、4、5、6となる貫通穴を形成し、ビアホール導体3、4、5、6となる導体を充填するとともに、コイルパターン2dとなる導体膜を形成し、露光処理を行う。その後、セラミック層12dのコイルパターン2dとなる導体膜上に、セラミック層11cとなる絶縁膜をスリップ材の塗布・乾燥により形成し、次に選択的露光現像処理により、ビアホール3、4となる貫通穴を形成し、ビアホール導体3、4となる導体を充填して、露光処理により該導体を光硬化を行う。次に、セラミック層12cとなる絶縁膜をスリップ材の塗布・乾燥により形成し、次に選択的露光現像処理により、ビアホール3、4となる導体を充填するとともにコイルパターン2dとなる導体膜を形成し、露光処理を行う。
【0070】
このようにセラミック層1a〜1gの各層を2層構造にすれば、ビアーホール導体の長さが実質的に2倍となり、コイルの長さを長くすることができる。特にこのような構造は、回路側の内部配線を形成するに必要な積層数とコイル側の積層数を合致させるために利用できる。
【0071】
勿論、セラミックペーストを用いたスクリーン印刷を形成する際に簡単に適用できる。
【0072】
また、上述のような積層体内に、その厚み方向に対して直交する方向に中心軸を有するコイルを形成した後、このコイルの中心軸と直交するように従来の積層コイルの構造とを組み合わせても構わない。このようにコイル中心軸が変位する2つのコイルは互いに影響を与えることが少ないので、2つ以上のコイルを積層コイル基板内に形成する場合には有益できる。
【0073】
【発明の効果】
本発明は、コイル形成に必要な占有面積が極めて小さくでき、しかも、導体損失を有効に抑えても、占有面積を増加を有効に抑えることができる積層コイル基板となる。
【0074】
また、コイル成分のターン数の制御は、ターン数の約2倍の数のビアホール導体と、ビアホール導体のうち最も内側のビアホール導体を接続するコイルパターンを形成すればよく、任意の特性のコイルを比較的簡単に形成することができる。
【図面の簡単な説明】
【図1】本発明の積層コイル基板の側面図である。
【図2】本発明の積層コイル基板の平面図である。
【図3】図2中のX−X線断面図である。
【図4】本発明の積層コイル基板の積層体の分解斜視図である。
【図5】本発明の他の積層コイル基板の積層体の分解斜視図である。
【図6】本発明の別の積層コイル基板の断面図である。
【図7】従来の積層コイル基板の積層体の分解斜視図である。
【符号の説明】
10・・・・積層コイル基板
1・・・・・積層体
1a〜1g、11a〜11g、12a〜12g・・・・セラミック層
2b〜2g、21b〜21g、22b〜22d、22f、22g・・・コイルパターン
3、9・・・・・端子接続用ビアホール導体
4〜8、13〜18、23〜27・・・ビアホール導体
11、12・・・・端子電極
【産業上の利用分野】
本発明は、積層基板内に、複数のコイルパターン、ビアホール導体とから構成されるコイル成分を内蔵する積層基板に関し、特にコイル形成領域の平面的面積(占有面積)を小さくすることができる積層コイル基板及びその製造方法に関するものである。
【0002】
【従来の技術】
従来、典型的な積層コイル基板は、複数のセラミック層が積層されて成る積層体にコイル成分を内蔵しているが、具体的には各セラミック層の層間にコイルパターンを配置するとともに、各セラミック層には、コイルパターンの一端と積層方向に隣接するコイルパターンの他端を接続するビアホール導体が形成されていた。
【0003】
これにより、セラミック層間に形成されたコイルパターンが互いに接続して、1連のコイルとして達成する。また、コイルの両端に対応するコイルパターンの端部は、積層体の外部に導出される(特許文献1参照。)。
【0004】
図7は、従来の積層コイル基板の積層体1のコイル部分の分解斜視図である。積層体は、例えば6層のセラミック層81a〜81fからなり、その5つの層間には、コイルパターン82b〜82fが形成されている。尚、図では、コイルパターン82b〜82fは、セラミック層81b〜81f上に記載されている。また、セラミック層81b〜81fには、その厚み方向を貫通するビアホール導体83b〜83e、84が形成されいる。
【0005】
例えば、コイルパターン82bの一端には、セラミック層81b〜81fを貫くビアホール導体84が接続されており、これによりコイルパターン82bの一端は、積層体の外部にまで導出されている。
【0006】
また、コイルパターン82bの他端には、セラミック層81bを貫くビアホール導体83bを介してコイルパターン82cの一端に接続しており、コイルパターン82cの他端には、セラミック層81cを貫くビアホール導体83cを介してコイルパターン82dの一端に接続しており、コイルパターン82dの他端には、セラミック層81dを貫くビアホール導体83dを介してコイルパターン82eの一端に接続しており、コイルパターン82eの他端には、セラミック層81eを貫くビアホール導体83eを介してコイルパターン82fの一端に接続している。さらに、コイルパターン82fの他端は、積層体の外部に導出されている。
【0007】
尚、積層体の外部に導出されたコイルパターン82bの一端、コイルパターン82fの他端には端子電極が形成され、この端子電極間に、コイルパターン82b〜82f、ビアホール導体83b〜83eからなる一連のコイルが達成されることになる。
【0008】
【特許文献1】
特開昭63−60592号公報
【0009】
【発明が解決しようとする課題】
しかし、従来の積層コイル基板のコイルは、2つのセラミック層の層間に、所定ターン数、図7では約1ターン分のコイルパターン82b〜82fが平面的に形成されている。従って、所定巻線を達成するためには、平面的に形成された所定ターン数のコイルパターン82b〜82fの積層数を適宜増加させることになる。この時、コイル特性に対応して、単に積層数を増加させていくと、積層方法にもよるが積層ずれなどが発生して信頼性の高い積層コイル基板が達成できないという問題点がある。
【0010】
また、積層数の限界から、2つのセラミック層の層間に平面的に形成されたコイルパターンのターン数を増加させることも考えられるが、コイル形成のための占有面積が増加してしまう。
【0011】
しかも、コイルの特性は、コイルパターンの導体損失に影響され、導体膜の幅を広くして導体損失を抑えるようにすると、一層占有面積が増加してしまう可能性があった。
【0012】
本発明は、上述の問題点に鑑みて案出されたものであり、その目的は、コイル占有面積が小さく、且つ導体損失を有効に抑えることができる積層コイル基板及びその製造方法を提供するものである。
【0013】
【課題を解決するための手段】
複数のセラミック層を積層した積層体内に、セラミック層間に配置されたコイル導体パターン層と、該セラミック層の厚み方向を貫くビアホール導体とで形成されるコイルを配置して成る積層コイル基板であって、前記コイルを、その中心軸がセラミック層の厚み方向に対して直交するように形成するとともに、前記コイルの両端のビアホール導体を端子接続用ビアホール導体として、該端子接続用ビアホール導体を前記積層体の下面に形成された別個の端子電極にそれぞれ電気的に接続させたことを特徴とする積層コイル基板。
【0014】
また、本発明の積層コイル基板の製造方法は、複数のセラミック層を積層した積層体内に、セラミック層間に配置されたコイル導体パターン層と、該セラミック層の厚み方向を貫くビアホール導体とで形成されるコイルを配置して成る積層コイル基板であって、前記セラミック層及び前記ビアホール導体が下記工程1乃至工程3を経て形成されることを特徴とするものである。
(工程1)光硬化モノマーを含有したセラミックスリップ材を用いて絶縁膜を形成する。
(工程2)前記絶縁膜に露光処理および現像処理を施すことによって前記ビアホール導体形成用の貫通穴を形成する。
(工程3)前記貫通穴に導電性ペーストを充填し、しかる後、前記絶縁膜および前記導電性ペーストを焼成することによってセラミック層及びビアホール導体を形成する。
【0015】
【作用】
以上、本発明ではセラミック層を積層してはじめて所定ターン数のコイルが形成されることになり、各セラミック層間に平面的に配置されたコイルパターン、各セラミック層の厚みを貫くビアホール導体は、所定ターン数をコイルパターンの積層数で分割したセクターに相当する形状となっており、コイルの中心軸が積層体の厚み方向(積層方向)に対して直交している。
【0016】
従って、最も簡単なコイル構成を考えると、平面的なコイル形成のための占有面積は、実質的にコイルパターンの導体幅でよく、従来に比較して大幅に小さくすることができる。
【0017】
また、コイルパターンの導体損失を小さくするために、導体幅を広くしても、占有面積が大きく増加することがないため、小型で特性が安定した積層コイル基板を容易に達成することができる。
【0018】
【実施例】
以下、本発明を図面に基づいて詳説する。
【0019】
図1は、本発明の積層コイル基板の一例を示す側面図であり、図2はその平面図であり、図3は、図2中X−X線断面図であり、図4は積層体の分解斜視図である。
【0020】
図において、10は積層コイル基板であり、1は積層体、11、12は端子電極である。
【0021】
積層体1は、例えば7層のセラミック層1a〜1gが積層して構成されており、各セラミック層1a〜1gの6つの層間にコイルパターン2b〜2gが形成されており、各コイルパターン2b〜2gの両端には端子接続用ビアホール導体3、9及びビアホール導体4〜8が形成されている。また、コイルパターン2b〜2gと端子接続用ビアホール導体3、9及びビアホール導体4〜8は、実質的に同一直線上に形成されている。
【0022】
セラミック層1a〜1gは、アルミナセラミック、ガラス−セラミック、Mn・Znフェライト、Ni・Znフェライトなどの磁性体材料などから構成され、セラミック層の層厚みは40〜120μmであり、コイルパターン2b〜2g、ビアホール導体3〜9は、金系、銀系、銅系導体材料から成る。
【0023】
本発明のコイルは、コイルパターン2b〜2gと端子接続用ビアホール導体3、9及びビアホール導体4〜8とで構成され、その中心軸は、積層体1の厚み方向(積層方向)に対して略直交する方向と成っている。図でそのコイル構成を説明すると、セラミック層1aとセラミック層1bとの間に配置されたコイルパターン2bの一端は、セラミック層1b〜1gの厚みを貫くビアホール導体3によって積層体1の裏面側に導出されている。
【0024】
また、コイルパターン2bの他端は、セラミック層1b〜1fの厚みを貫くビアホール導体4によってセラミック層1f〜1gの間に配置されたコイルパターン2gの一端に接続している。また、コイルパターン2gの他端は、セラミック層1c〜1fの厚みを貫くビアホール導体5によってセラミック層1b〜1cの間に配置されたコイルパターン2cの一端に接続し、また、コイルパターン2cの他端は、セラミック層1c〜1eの厚みを貫くビアホール導体6によってセラミック層1e〜1fの間に配置されたコイルパターン2fの一端に接続し、また、コイルパターン2fの他端は、セラミック層1d〜1eの厚みを貫くビアホール導体7によってセラミック層1c〜1dの間に配置されたコイルパターン2dの一端に接続し、また、コイルパターン2dの他端は、セラミック層1dの厚みを貫くビアホール導体8によってセラミック層1d〜1eの間に配置されたコイルパターン2eの一端に接続し、また、コイルパターン2eの他端は、セラミック層1e〜1gの厚みを貫く端子接続用ビアホール導体9によって積層体の裏面側に導出されている。
【0025】
従って、積層体の裏面側に導出された端子接続用ビアホール導体3、9間においては、端子接続用ビアホール導体3−コイルパターン2b−ビアホール導体4−コイルパターン2g−ビアホール導体5−コイルパターン2c−ビアホール導体6−コイルパターン2f−ビアホール導体7−コイルパターン2d−ビアホール導体8−コイルパターン2e−端子接続用ビアホール導体9でコイルが達成されることになる。
【0026】
端子電極11、12は、積層体1の裏面に端子接続用ビアホール導体3、9との露出部分に形成され、例えば銀系、銅系などの導電性ペーストを焼きつけによって形成される。
【0027】
以上の説明で理解できるように、実施例ではコイルパターン2b〜2eの6層と、コイルパターンの両端に形成された端子接続用ビアホール導体及びビアホール導体3〜9によって、約3ターンのコイルが達成される。
【0028】
上述の積層コイル基板1によれば、その内部に内層されたコイルの中心軸が、積層体の厚み方向に対して直交するように配置されている。
【0029】
従って、図2で示すように積層コイル基板を平面視すると、コイルパターン2b〜2gは実質的に重畳することになり、コイル形成の領域をコイルパターン2b〜2gの幅とすることができる。尚、図では、コイルパターン2eはL字状に形成されており、コイルパターン2eの他端に形成されたビアホール導体9が他のコイルパターン2b〜2d、2f、2gに短絡しないようになっている。
【0030】
一般に、コイルパターンは厚膜技術で形成されるため、導体の損失が大きいために、特性が低下するという問題があった。このため、コイルパターンの幅を広くした場合、図7に示す従来の積層コイル基板の構造、即ち、セラミック層81a〜81f間で、所定ターン数のコイルパターン82b〜82fを形成する構造では、コイルパターン82b〜82fの幅が直ちにコイル形成領域に影響を与えるのに対して、本実施例では、実質的に直線状の平面形状であるため、占有面積の増加は少なくて済み、小型で、特性に優れた積層コイル基板に適している。
【0031】
尚、導体損失は、コイルパターン2b〜2gだけはなしに、ビアホール導体3〜9部分でも同様の問題があるが、これは、後述する積層体の製造方法である塗布膜露光現像方法によって解決できる。
【0032】
次に、本発明の積層コイル基板の積層体の製造方法を説明する。尚、構造的には図4に示す積層体を例に説明する。
【0033】
積層体の製造方法として、光硬化モノマーを含有するセラミックスリップ材をドクターブレード法によって絶縁膜の塗膜を形成し、該絶縁膜にビアホール導体となる貫通穴を絶縁膜の選択的露光処理・現像処理によって形成し、続いて、該貫通穴に導電性ペーストの充填によってビアホール導体となる導体を形成するとともに、導電性ペーストをスクリーン印刷によって、コイルパターンとなる導体膜を形成し、この表面に、前述した絶縁膜の塗膜を形成し、・・・と繰り返して積層体を達成する塗布・露光・現像による多層方法がある。
【0034】
塗布・露光・現像による多層方法による製造方法において、まず、セラミック層1a〜1gとなる絶縁膜形成用のセラミックスリップ材、コイルパターン及びビアホール導体となる導電性ペーストを夫々調合をおこない、また支持基板を準備する。支持基板とは、ガラス基板、セラミック基板、樹脂フィルムなどが例示できる。
【0035】
セラミックスリップ材は、無機物フィラーとガラスフリット、光硬化モノマー、有機バインダー、有機溶剤などが均質混合されてなる。無機物フィラーは、平均粒径1.0〜6.0μmのアルミナセラミック、ガラス−セラミック、Mn・Znフェライト、Ni・Znフェライトなどの磁性体材料などが例示できる。
【0036】
ガラス材料は、複数の金属酸化物を含むガラスフリットであり、焼成処理によってコージェライト、ムライト、アノーサイト、セルジアン、スピネル、ガーナイト、ウイレマイト、ドロマイト、ペタライトやその置換誘導体の結晶を少なくとも1種類を析出するものであればよい。例えば、B2O3、SiO2、Al2O3、ZnO、アルカリ土類酸化物を含むガラスフリットが挙げられる。このガラスフリットはガラス化範囲が広くまた屈伏点が600〜800℃付近にあるため、850〜1050℃程度の低温焼成に適し、且つコイルパターン、ビアホール導体となる導体膜となる銅系、銀系及び金系の導電材料の焼結挙動に適している。このガラスフリットの平均粒径は、1.0〜5.0μmである。
【0037】
光硬化可能なモノマーは、比較的低温で且つ短時間の焼成工程で消失できるように熱分解性に優れたものであり、また、スリップ材の塗布・乾燥後の露光によって、光重合される必要があり、遊離ラジカルの形成、連鎖生長付加重合が可能で、2級もしくは3級炭素を有したモノマーが好ましく、例えば少なくとも1つの重合可能なエチレン系基を有するブチルアクリレート等のアルキルアクリレートおよびそれらに対応するアルキルメタクリレートが有効である。また、テトラエチレングリコールジアクリレート等のポリエチレングリコールジアクリレートおよびそれらに対応するメタクリレートなどが挙げられる。光硬化可能なモノマーは、例えば、固形成分(セラミック材料及びガラス材料)に対して5〜15wt%以下である。
【0038】
有機バインダーは、光硬化可能なモノマー同様に熱分解性の良好なものでなくてはならない。同時にスリップの粘性を決めるものである為、固形分との濡れ性も重視せねばならず、アクリル酸もしくはメタクリル酸系重合体のようなカルボキシル基、アルコール性水酸基を備えたエチレン性不飽和化合物が好ましい。添加量としては固形分に対して25wt%以下が好ましい。
【0039】
尚、溶剤として、有機系溶剤の他に、水系溶剤を用いることができるが、この場合、光硬化可能なモノマー及び有機バインダは、水溶性である必要があり、モノマー及びバインダには、親水性の官能基、例えばカルボキシル基が付加されている。その付加量は酸価で表せば2〜300あり、好ましくは5〜100である。付加量が少ない場合は水への溶解性、固定成分の粉末の分散性が悪くなり、多い場合は熱分解性が悪くなるため、付加量は、水への溶解性、分散性、熱分解性を考慮して、上述の範囲で適宜付加される。
【0040】
また、スリップ材には、増感剤、光開始系材料等を必要に応じて添加しても構わない。例えば、光開始系材料としては、ベンゾフェノン類、アシロインエステル類化合物などが挙げられる。
【0041】
導電性ペーストは、銀系、銅系の金属材料、例えば銀系粉末と低融点ガラス成分と有機バインダーと有機溶剤とを均質混練したものが用いられる。導電性ペースト中に、スリップ材に用いた光硬化モノマーを添加しておき、各導電性ペーストを印刷し、乾燥した後、導体膜を露光処理して光硬化させことが望ましい。
【0042】
次に図4に示す積層体の製造工程について説明する。まず、支持基板を用意して、セラミック層1gとなる絶縁膜を形成する。具体的には、上述のスリップ材を塗布して、乾燥して形成する。
【0043】
塗布方法として、例えば、ドクターブレード法(ナイフコート法)、ロールコート法、印刷法などが挙げられる。特に塗布後の絶縁膜の表面が平坦化することが容易なドクターブレード法などが好適である。尚、塗布方法に応じて溶剤の添加量が調整され、所定粘度に調整される。
【0044】
乾燥方法としては、バッチ式乾燥炉、インライン式乾燥炉を用いて行われ、乾燥条件は、120℃以下が望ましい。また、急激な乾燥は、表面にクラックを発生される可能性があるため、急加熱を避けることが重要となる。
【0045】
次に、上述の絶縁膜を選択的な露光処理・現像処理して、セラミック層1gに端子接続用ビアホール導体3、9となる位置に貫通凹部(実際には、支持基体の存在のため凹部形状となる)を形成する。
【0046】
具体的には、絶縁膜中に含まれる光硬化モノマーが、光重合されるネガ型であるため、貫通凹部となる位置のみが露光光が照射されないような所定パターンを有するフォトターゲットを、絶縁膜上に載置、又は近接配置して、低圧、高圧、超高圧の水銀灯系の露光光を照射する。露光条件は、15〜20J/cm2の露光光を約15〜30秒程度照射して行う。これにより、絶縁膜のビアホール導体3、9となる部分以外は、光硬化可能なモノマーの光重合反応を起し、光硬化されることになる。尚、露光装置は所謂写真製版技術に用いられる一般的なものでよい。
【0047】
さらに、露光処理した絶縁膜を現像処理し、端子接続用ビアホール導体3、9の一部となる位置に貫通凹部を形成する。現像処理として、クロロセン、1,1,1−トリクロロエタン、アルカリ現像溶剤を例えばスプレー現像法やパドル現像法によって、貫通凹部となる位置に噴射したり、接触したりして現像処理を行う。その後、必要に応じて洗浄及び乾燥を行なう。
【0048】
次に、絶縁膜に形成した貫通凹部内に、端子接続用ビアホール導体3、9の一部となる導体を導電性ペーストの充填によって形成するとともに、絶縁膜上にコイルパターン2gとなる導体膜を導電性ペーストの印刷・乾燥によって形成する。尚、導体膜を形成した後、全面を露光処理する。
【0049】
次に、コイルパターン2gとなる導体膜、端子接続用ビアホール導体3、9の一部を有する絶縁膜上に、セラミック層1fとなる絶縁膜を形成する。具体的には、上述のスリップ材を塗布して、乾燥して形成する。
【0050】
次に、この絶縁膜を選択的な露光処理・現像処理して、セラミック層1fとなる絶縁膜に端子接続用ビアホール導体3、9、ビアホール導体4、5となる位置に貫通凹部を形成する。
【0051】
尚、この貫通凹部から、先に端子接続用ビアホール導体3、9となる導体、コイルパターン2gの両端部が露出することになるが、これらの導体、導体膜は光硬化処理されているため、現像液によって侵されることが一切ない。
【0052】
次に、絶縁膜に形成した貫通凹部内に、端子接続用ビアホール導体3、9、ビアホール導体4、5となる導体を導電性ペーストの充填によって形成するとともに、絶縁膜上にコイルパターン2fとなる導体膜を導電性ペーストの印刷・乾燥によって形成する。
【0053】
さらに、セラミック層となる絶縁膜を形成し、ビアホール導体となる貫通凹部を形成し、ビアホール導体と導体の充填、コイルパターンとなる導体膜を形成し、順次繰り返し、セラミック層1bとなる絶縁膜に形成したコイルパターン2bとなる導体膜を覆うように、セラミック層1aとなる絶縁膜に上述のスリップ材の塗布・乾燥によって形成する。
【0054】
このようにして支持基板上に積層体を形成した後、積層体を支持基板から剥離して、必要に応じて所定形状に裁断した後、焼成処理を行う。
【0055】
焼成処理は脱バインダー工程と、焼結工程とからなり、焼成過程での比較的低い温度(例えば500〜600度)で脱バイを行い、ピーク温度付近で絶縁膜、導体膜、導体の焼結反応を行う。具体的な焼成条件は、セラミック層となる絶縁膜の材料、コイルパターンとなる導体膜の材料などによっても異なるが、例えば、絶縁膜としてガラス−セラミック、導体膜、導体に銀系導体を用いる場合、酸化性(大気)雰囲気で、ピーク温度900℃で焼成を行う。また、導体膜に銅系導体を用いる場合、還元性雰囲気や中性雰囲気で、ピーク温度900℃で焼成を行う。また、絶縁膜のセラミックとして、Ni・Znフェライトの焼結体を粉砕して用いる場合、Ni・Znフェライトの焼結体は900〜1000℃程度で焼結されるため、上述のように積層体の焼成時のピーク温度900℃でも充分に焼成することができる。尚、セラミックの材料などの制約で、焼成温度が1000℃を越える場合、導体材料として、Ag−Pdの合金を用いて対応するなどすればよい。
【0056】
焼成された積層体の裏面、特に端子接続用ビアホール導体3、9に導通するように、端子電極11、12を形成する。具体的にはAg系導電性ペーストを焼きつけして、下地導体膜を形成し、その後必要に応じて、Niメッキ、半田メッキなどをメッキ被覆を行う。
【0057】
上述の積層体の製造方法では、ビアホール導体が、絶縁膜の選択的な露光処理・現像処理により形成された貫通凹部に、導電性ペーストを充填することにより形成される。従って、選択的な露光時のフォトターゲットの形状によって、任意の形状、任意な径のビアホール導体が簡単に形成されることになる。即ち、上述のコイルの特性に影響を与える導体損失は、コイルパターン部分においては導体の幅を比較的広くすることで、また、ビアホール導体部分においては例えばその径を大きくすることで簡単に解決できることになり、しかも、ビアホール導体の形成精度が極めて高いことから、本発明の積層コイル基板に非常に適した製造方法と言える。
【0058】
図5は、本発明の実際的な実施例を示す積層体の分解斜視図である。
【0059】
本実施例では、セラミック層1a〜1gの積層数を変えず、コイルのターン数を増加させた例である。
【0060】
具体的な構造として、各セラミック層1a〜1g間に2つのコイルパターン21b〜21e、22b〜22d、22f、22g、各コイルパターン21b〜21e、22b〜22d、22f、22gの両端に隣接するコイルパターン21b〜21e、22b〜22d、22f、22gに接続するビアホール導体13〜19、23〜27を形成する。
【0061】
即ち、セラミック層1aと1b層間にコイルパターン21b、22bを配置し、セラミック層1bと1c層間にコイルパターン21c、22cを配置し、セラミック層1cと1d層間にコイルパターン21d、22dを配置し、セラミック層1eと1f層間にコイルパターン21f、22fを配置し、セラミック層1fと1g層間にコイルパターン21g、22gを配置し、また、セラミック層1dと1e層間に両コイルを接続するためのコイルパターン21eを形成する。また、各コイルパターン21b〜21g、コイルパターン22b〜22d、22f、22gの両端に夫々ビアホール導体13〜19、23〜27を形成する。
【0062】
これにより、この積層体1に形成されるコイルは、ビアホール導体13−コイルパターン21b−ビアホール導体14−コイルパターン21g−ビアホール導体15−コイルパターン21c−ビアホール導体16−コイルパターン21f−ビアホール導体17−コイルパターン21d−ビアホール導体18−コイルパターン21e−ビアホール導体23−コイルパターン22d−ビアホール導体24−コイルパターン22f−ビアホール導体25−コイルパターン22c−ビアホール導体26−コイルパターン22g−ビアホール導体27−コイルパターン22bの構成となり、実質的に積層数を代えずに、コイルパターン、ビアホール導体の構造により、簡単に所定ターンのコイルを達成できる。
【0063】
図でも理解できるように図5のコイル構造では、積層体1の平面視で直線状のコイルパターンを複数並設するだけなので、ターン数の増加に対しコイル形成領域の増加は大きくない。即ちコイル形成領域を極小化した状態で、所定巻数のコイルを簡単に形成することができる。
【0064】
しかも、積層体1を平面視のコイルパターンは、導体膜の印刷精度によって、そのコイルパターンの幅、両コイルパターンの間隔が決定されるものであり、極めて、占有面積を減少させて、コイルの巻線数を増加させることができる。
【0065】
本発明者らが、従来の積層コイル基板と、本発明の積層コイル基板の占有面積の比較検討を行った結果、同等のコイルの特性を得るためのコイルとして、従来は、200mm2を要していたのに対して、本発明品は、20mm2と約1/10とすることが可能であることを確認した。この占有面積は、巻線数が増加すればする程、従来技術の積層コイル基板との占有面積や、積層数の増加による製造工程数を考慮した場合、本発明の優位性が一層明らかになる。
【0066】
尚、図5のコイルパターン21eは隣接するコイルと接続するために接続体として作用している。また、コイルパターン22bは、図に表していないが、隣接するコイルと接続するため、傾斜させているが、このように、コイルの両端となるコイルパターンを接続体として隣接するコイルと接続するように傾斜させることにより、複数のコイルの巻線数を任意に増加させることができる。
【0067】
また、本発明において、コイルの導体長さを長くする手法として、例えば、ビアホール導体3〜8の長さを長くするために、セラミック層を2層構造にすることが考えられる。その断面構造が図6である。
【0068】
図6において、セラミック層1a〜1gの層間の6つの層にはコイルパターン2b〜2gが形成されているが、例えば、セラミック層1a〜1gを夫々2層構造して、セラミック層11a、12a、11b、12b・・・・11g、12gとして、ビアホール導体3〜8を夫々セラミック層11a、12a、11b、12b・・・・を貫通するように形成する。
【0069】
具体的な製造方法をセラミック層11c、12c、11d、12d・・・・で説明すると、例えば、セラミック層11e上に形成されたコイルパターン2eとなる導体膜上に、セラミック層12dとなる絶縁膜をスリップ材の塗布・乾燥により形成し、次に選択的露光現像処理により、ビアホール3、4、5、6となる貫通穴を形成し、ビアホール導体3、4、5、6となる導体を充填して、露光処理により該導体を光硬化処理を行う。次に、セラミック層12dとなる絶縁膜をスリップ材の塗布・乾燥により形成し、次に選択的露光現像処理により、さらにビアホール3、4、5、6となる貫通穴を形成し、ビアホール導体3、4、5、6となる導体を充填するとともに、コイルパターン2dとなる導体膜を形成し、露光処理を行う。その後、セラミック層12dのコイルパターン2dとなる導体膜上に、セラミック層11cとなる絶縁膜をスリップ材の塗布・乾燥により形成し、次に選択的露光現像処理により、ビアホール3、4となる貫通穴を形成し、ビアホール導体3、4となる導体を充填して、露光処理により該導体を光硬化を行う。次に、セラミック層12cとなる絶縁膜をスリップ材の塗布・乾燥により形成し、次に選択的露光現像処理により、ビアホール3、4となる導体を充填するとともにコイルパターン2dとなる導体膜を形成し、露光処理を行う。
【0070】
このようにセラミック層1a〜1gの各層を2層構造にすれば、ビアーホール導体の長さが実質的に2倍となり、コイルの長さを長くすることができる。特にこのような構造は、回路側の内部配線を形成するに必要な積層数とコイル側の積層数を合致させるために利用できる。
【0071】
勿論、セラミックペーストを用いたスクリーン印刷を形成する際に簡単に適用できる。
【0072】
また、上述のような積層体内に、その厚み方向に対して直交する方向に中心軸を有するコイルを形成した後、このコイルの中心軸と直交するように従来の積層コイルの構造とを組み合わせても構わない。このようにコイル中心軸が変位する2つのコイルは互いに影響を与えることが少ないので、2つ以上のコイルを積層コイル基板内に形成する場合には有益できる。
【0073】
【発明の効果】
本発明は、コイル形成に必要な占有面積が極めて小さくでき、しかも、導体損失を有効に抑えても、占有面積を増加を有効に抑えることができる積層コイル基板となる。
【0074】
また、コイル成分のターン数の制御は、ターン数の約2倍の数のビアホール導体と、ビアホール導体のうち最も内側のビアホール導体を接続するコイルパターンを形成すればよく、任意の特性のコイルを比較的簡単に形成することができる。
【図面の簡単な説明】
【図1】本発明の積層コイル基板の側面図である。
【図2】本発明の積層コイル基板の平面図である。
【図3】図2中のX−X線断面図である。
【図4】本発明の積層コイル基板の積層体の分解斜視図である。
【図5】本発明の他の積層コイル基板の積層体の分解斜視図である。
【図6】本発明の別の積層コイル基板の断面図である。
【図7】従来の積層コイル基板の積層体の分解斜視図である。
【符号の説明】
10・・・・積層コイル基板
1・・・・・積層体
1a〜1g、11a〜11g、12a〜12g・・・・セラミック層
2b〜2g、21b〜21g、22b〜22d、22f、22g・・・コイルパターン
3、9・・・・・端子接続用ビアホール導体
4〜8、13〜18、23〜27・・・ビアホール導体
11、12・・・・端子電極
Claims (2)
- 複数のセラミック層を積層した積層体内に、セラミック層間に配置されたコイル導体パターン層と、該セラミック層の厚み方向を貫くビアホール導体とで形成されるコイルを配置して成る積層コイル基板であって、
前記コイルを、その中心軸がセラミック層の厚み方向に対して直交するように形成するとともに、前記コイルの両端のビアホール導体を端子接続用ビアホール導体として、該端子接続用ビアホール導体を前記積層体の下面に形成された別個の端子電極にそれぞれ電気的に接続させたことを特徴とする積層コイル基板。 - 複数のセラミック層を積層した積層体内に、セラミック層間に配置されたコイル導体パターン層と、該セラミック層の厚み方向を貫くビアホール導体とで形成されるコイルを配置して成る積層コイル基板であって、
前記セラミック層及び前記ビアホール導体が下記工程1乃至工程3を経て形成されることを特徴とする積層コイル基板の製造方法。
(工程1)光硬化モノマーを含有したセラミックスリップ材を用いて絶縁膜を形成する。
(工程2)前記絶縁膜に露光処理および現像処理を施すことによって前記ビアホール導体形成用の貫通穴を形成する。
(工程3)前記貫通穴に導電性ペーストを充填し、しかる後、前記絶縁膜および前記導電性ペーストを焼成することによってセラミック層及びビアホール導体を形成する。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003177532A JP2004006924A (ja) | 2003-06-23 | 2003-06-23 | 積層コイル基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003177532A JP2004006924A (ja) | 2003-06-23 | 2003-06-23 | 積層コイル基板及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11700194A Division JPH07326515A (ja) | 1994-05-30 | 1994-05-30 | 積層コイル基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004006924A true JP2004006924A (ja) | 2004-01-08 |
Family
ID=30438353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003177532A Pending JP2004006924A (ja) | 2003-06-23 | 2003-06-23 | 積層コイル基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004006924A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013140933A (ja) * | 2011-12-28 | 2013-07-18 | Samsung Electro-Mechanics Co Ltd | コモンモードフィルタ及びその製造方法 |
KR101488602B1 (ko) * | 2013-06-26 | 2015-02-03 | 한국수력원자력 주식회사 | 와전류 검사장치의 탐촉자 코일 및 이의 형성방법 |
-
2003
- 2003-06-23 JP JP2003177532A patent/JP2004006924A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013140933A (ja) * | 2011-12-28 | 2013-07-18 | Samsung Electro-Mechanics Co Ltd | コモンモードフィルタ及びその製造方法 |
US9093736B2 (en) | 2011-12-28 | 2015-07-28 | Samsung Electro-Mechanics Co., Ltd. | Common mode filter and method for manufacturing the same |
KR101488602B1 (ko) * | 2013-06-26 | 2015-02-03 | 한국수력원자력 주식회사 | 와전류 검사장치의 탐촉자 코일 및 이의 형성방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003123536A (ja) | 感光性導電ペースト、それを用いた回路基板及びセラミック多層基板の製造方法 | |
US6646608B2 (en) | Center electrode assembly, nonreciprocal circuit device, communication device, and method of producing the center electrode assembly | |
JP3066455B2 (ja) | 異質材部を有するセラミックグリーンシート並びにセラミック積層体部品の製造方法 | |
JP3580688B2 (ja) | 積層セラミック回路基板の製造方法 | |
US20040134875A1 (en) | Circuit-parts sheet and method of producing a multi-layer circuit board | |
JP2004006924A (ja) | 積層コイル基板及びその製造方法 | |
JPH07176444A (ja) | 積層インダクタ部品の製造方法 | |
JPH07326517A (ja) | 積層インダクタ基板 | |
JP3473891B2 (ja) | 高周波インダクタの製造方法 | |
JP3383378B2 (ja) | 積層インダクタ部品の製造方法 | |
JPH07326515A (ja) | 積層コイル基板 | |
JP4356269B2 (ja) | 積層電子部品の製造方法および積層電子部品 | |
JP2004128522A (ja) | 積層インダクタ部品の製造方法 | |
JP3651925B2 (ja) | 積層コンデンサ基板の製造方法 | |
JP2004006922A (ja) | 積層インダクタ基板の製造方法 | |
JP3659288B2 (ja) | 電子部品 | |
JP3236769B2 (ja) | セラミック基板及びその製造方法並びに分割回路基板 | |
JP2003324026A (ja) | 積層型電子部品の製造方法 | |
JP4577479B2 (ja) | 多層配線基板形成に用いられる異材質部を有するシート形成方法および異材質部を有するシート | |
JP2004202831A (ja) | 複合シート、積層体およびそれらの製造方法、ならびに積層部品 | |
JP3297532B2 (ja) | 積層コンデンサ基板 | |
JPH10275979A (ja) | セラミック基板および分割回路基板 | |
JP3559310B2 (ja) | 積層セラミック回路基板の製造方法 | |
JP2001351535A (ja) | プラズマディスプレイパネル及びその製造方法 | |
JP3389383B2 (ja) | 高周波複合回路ブロックおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051011 |
|
A131 | Notification of reasons for refusal |
Effective date: 20051025 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060307 |