JP2003346139A - Image processor, image processing method, and computer- readable recording medium having program for running the method on computer recorded therein - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To provide a plurality of means for providing an appropriate image when a difference in image quality correction parameter between a case when page data is prepared and a case when printing is performed exceeds an allowable range, and efficiently perform a processing by dispersing a load applied to a print processing by providing the means with a function to select a more efficient processing in consideration of a load factor applied to the print processing. <P>SOLUTION: This image processor comprises a detection means for detecting a variation in state of image parameters, a calibration running means for correcting an image quality based the variation in state of the parameters, a means for processing, as a print job, both intermediate data before a calibration and the page data after the calibration, and a means for performing the print processing with an appropriate image quality without dependent upon a difference in image quality correction parameters between the case when the page data is prepared and the case when the printing is performed. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】この発明は、ディジタル信号
で表される画像データに基づいて形成された画像を出力
する画像処理装置、画像処理方法およびその方法をコン
ピュータに実行させるプログラムを記録したコンピュー
タ読み取り可能な記録媒体に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image processing apparatus for outputting an image formed based on image data represented by a digital signal, an image processing method, and a computer-readable recording program for causing a computer to execute the method. It relates to a possible recording medium.

【０００２】[0002]

【従来の技術】現在、コピー機、ファクシミリ、プリン
ター、スキャナーといった画像処理装置の複合機として
構成された、いわゆるMFP（Multi Function Printer）
と呼ばれる画像処理装置がある。このようなＭＦＰの画
像処理部に、ＳＩＭＤ（SingleInstruction stream Mul
tiple Data stream）型のプロッセッサーを使用するこ
とにより、高速、かつプログラマブルに画像を処理する
技術が例えば特開平８-３１５１２６号公報に記載され
ている。2. Description of the Related Art At present, a so-called MFP (Multi Function Printer) configured as a multifunction machine of an image processing apparatus such as a copier, a facsimile, a printer, and a scanner.
There is an image processing apparatus called “image processing apparatus”. The image processing unit of such an MFP is provided with a SIMD (Single Instruction stream Mul
For example, Japanese Patent Application Laid-Open No. 8-315126 discloses a technique for processing an image in a high-speed and programmable manner by using a processor of a tiple data stream type.

【０００３】該MFPの中で用いられる画像処理の中に
は、空間フィルター処理、やパターンマッチング処理の
様に、注目画素を処理する際に隣接する複数の画素を参
照する処理がある。[0003] Among image processings used in the MFP, there is a processing of referring to a plurality of adjacent pixels when processing a pixel of interest, such as a spatial filter processing and a pattern matching processing.

【０００４】[0004]

【発明が解決しようとする課題】しかしながらＳＩＭＤ
型の演算処理部を用いてソフトウエアーで多数の画素を
上記画像処理を並列に行う場合、多数のＰＥの内、両端
部に位置するＰＥは参照するデータを隣接するＰＥが有
していない為、事実上有効な処理を行う事が出来ない。
上記処理の場合、参照する領域が多ければ多いほど、並
列処理可能なＰＥ数が減少し、高速処理を阻害する。又
例えば、特開２００１-１３４５３８では、この課題に
対してＰＥが実質的に処理出来る画像信号を入力し、Ｐ
Ｅで処理された出力の内、端部の無効データを削除する
手段を有する技術が開示されているが、更に余計な処理
が必要になり更に高速化を阻害する。SUMMARY OF THE INVENTION However, SIMD
When performing the above-described image processing on a large number of pixels in parallel using software using an arithmetic processing unit of the type, among the many PEs, the PEs located at both ends do not have data to be referred to by the adjacent PEs. In effect, effective processing cannot be performed.
In the case of the above processing, as the number of areas to be referred to increases, the number of PEs that can be processed in parallel decreases, which hinders high-speed processing. Also, for example, in Japanese Patent Application Laid-Open No. 2001-134538, an image signal that can be substantially processed by
There is disclosed a technique having means for deleting invalid data at the end of the output processed in E, but further processing is required, and further speeding up is hindered.

【０００５】[0005]

【課題を解決するための手段】上述した課題を解決し、
目的を達成するため、本発明では多数のプロセッサーエ
レメントを有するＳＩＭＤプロセッサーを用いてラスタ
ー状の画像信号の注目画素を並列に該注目画素の周辺画
素を参照して処理する画像処理装置において、各ＰＥが
参照すべき画像信号を入力する手段と、該入力信号を記
憶保持する記憶保持手段と、同一プログラムで動作する
多数の第１のＰＥと第１のＰＥとは異なるプログラムで
動作する第２のＰＥを有し、第１及び第２のＰＥが前記
記憶保持した画像信号を参照して画像処理する事によっ
て、全てのＰＥが周辺の画素データを参照して並列同時
動作を行う事が出来る。Means for Solving the Problems The above-mentioned problems are solved,
In order to achieve the object, the present invention provides an image processing apparatus for processing a pixel of interest of a raster image signal in parallel with reference to pixels surrounding the pixel of interest using an SIMD processor having a large number of processor elements. Means for inputting an image signal to be referred to, storage means for storing and holding the input signal, a large number of first PEs operating on the same program, and a second PE operating on a different program from the first PE. By having PEs, the first and second PEs perform image processing with reference to the image signals stored and held, so that all PEs can perform parallel and simultaneous operations with reference to peripheral pixel data.

【０００６】[0006]

【発明の実施の形態】以下に、図面を参照して、この発
明の好適な実施の形態を例示的に詳しく説明する。ただ
し、この実施の形態に記載されている構成要素はあくま
で例示であり、この発明の範囲をそれらのみに限定する
趣旨のものではない。Preferred embodiments of the present invention will be described in detail below with reference to the accompanying drawings. However, the components described in this embodiment are merely examples, and are not intended to limit the scope of the present invention.

【０００７】まず、本実施の形態にかかる画像処理装置
の原理について説明する。図１は、この発明の本実施の
形態にかかる画像処理装置の構成を機能的に示すブロッ
ク図である。図１において、画像処理装置は、以下に示
す５つのユニットを含む構成である。First, the principle of the image processing apparatus according to the present embodiment will be described. FIG. 1 is a block diagram functionally showing the configuration of the image processing apparatus according to the embodiment of the present invention. In FIG. 1, the image processing apparatus has a configuration including the following five units.

【０００８】上記５つのユニットとは、画像データ制御
ユニット１００と、画像データを入力する画像データ入
力ユニット１０１と、画像を蓄積する画像メモリーを制
御して画像データの書き込み／読み出しをおこなう画像
メモリー制御ユニット１０２と、画像データに対し加工
編集等の画像処理を施す画像処理ユニット１０３と、画
像データを転写紙等に書き込む画像書込ユニット１０４
と、である。The five units include an image data control unit 100, an image data input unit 101 for inputting image data, and an image memory control for controlling an image memory for storing images and writing / reading image data. A unit 102, an image processing unit 103 for performing image processing such as processing / editing on the image data, and an image writing unit 104 for writing the image data to transfer paper or the like
And

【０００９】上記各ユニットは、画像データ制御ユニッ
ト１００を中心に構成されている。すなわち、画像デー
タ入力ユニット１０１、画像メモリー制御ユニット１０
２、画像処理ユニット１０３、画像書込ユニット１０４
は、いずれも画像データ制御ユニット１００に接続され
ている。以下、この各ユニットについて、それぞれ説明
する。[0009] Each of the above units is configured around an image data control unit 100. That is, the image data input unit 101, the image memory control unit 10
2. Image processing unit 103, image writing unit 104
Are connected to the image data control unit 100. Hereinafter, each of these units will be described.

【００１０】画像データ制御ユニット１００によりおこ
なわれる処理は以下である。The processing performed by the image data control unit 100 is as follows.

【００１１】制御データバスインターフェース処理、全
体システム制御、ローカルバス制御処理（システム・コ
ントローラーを起動させるためのＲＯＭ、ＲＡＭ、アク
セス制御処理）、画像データ入力ユニット１０１とのイ
ンターフェース処理、画像メモリ制御ユニット１０２と
のインターフェース処理、画像処理ユニット１０３との
インターフェース処理、画像書込みユニット１０４との
インターフェース処理、ネットワーク制御処理、等であ
る。Control data bus interface processing, overall system control, local bus control processing (ROM, RAM, access control processing for activating a system controller), interface processing with image data input unit 101, image memory control unit 102 Interface processing with the image processing unit 103, interface processing with the image writing unit 104, network control processing, and the like.

【００１２】画像データ入力ユニット１０１によりおこ
なわれる処理は以下である。The processing performed by the image data input unit 101 is as follows.

【００１３】システム・コントローラーとのインターフ
ェース制御処理、光学系による原稿反射光の読み取り処
理、CCD（Charge Coupled Device：電荷結合素子）等を
用いた電気信号への変換処理、A/D変換器でのディジタ
ル化処理、シェーディング補正処理（光源の照度分布ム
ラを補正する処理）、読み取り系の濃度特性を補正する
処理、ネットワークを介して入力されるＰＤＬ画像デー
タのラスタライズ処理、等である。[0013] Interface control processing with the system controller, reading processing of the reflected light of the original by the optical system, conversion processing to an electric signal using a CCD (Charge Coupled Device), etc., and A / D converter The processing includes digitization processing, shading correction processing (processing for correcting illuminance distribution unevenness of a light source), processing for correcting density characteristics of a reading system, rasterization processing for PDL image data input via a network, and the like.

【００１４】画像メモリー制御ユニット１０２によりお
こなわれる処理は以下である。The processing performed by the image memory control unit 102 is as follows.

【００１５】システム・コントローラーとのインターフ
ェース制御処理、メモリー部への書き込み・読み出し処
理、メモリー・モジュールへのアクセス制御処理（複数
のユニットからのメモリー・アクセス要求の調停処
理）、等である。There are interface control processing with the system controller, write / read processing to the memory unit, access control processing to the memory module (arbitration processing of memory access requests from a plurality of units), and the like.

【００１６】画像処理ユニット１０３によりおこなわれ
る処理は以下である。The processing performed by the image processing unit 103 is as follows.

【００１７】色変換処理、色補正処理、ＭＴＦ補正処
理、平滑化処理、主走査方向の任意変倍処理、濃度変換
（γ変換処理：濃度調整キーに対応）、単純二値化処
理、各種擬似中間調処理、ドット配置位相制御処理（ジ
ャギー補正）、像域分離処理（色判定、属性判定、適応
処理）、密度変換処理、等である。Color conversion processing, color correction processing, MTF correction processing, smoothing processing, arbitrary scaling processing in the main scanning direction, density conversion (γ conversion processing: corresponding to a density adjustment key), simple binarization processing, various simulations Halftone processing, dot arrangement phase control processing (jaggy correction), image area separation processing (color determination, attribute determination, adaptive processing), density conversion processing, and the like.

【００１８】画像書込ユニット１０４によりおこなわれ
る処理は以下である。The processing performed by the image writing unit 104 is as follows.

【００１９】画像信号のパルス制御処理、パラレルデー
タとシリアルデータのフォーマット変換処理、等であ
る。There are pulse control processing of image signals, format conversion processing of parallel data and serial data, and the like.

【００２０】（ディジタル複合機のハードウエア構成）
次に、本実施の形態にかかる画像処理装置がディジタル
複合機を構成する場合のハードウエア構成について説明
する。図２は本実施の形態にかかる画像処理装置のハー
ドウエア構成の一例を示すブロック図である。(Hardware Configuration of Digital MFP)
Next, a hardware configuration when the image processing apparatus according to the present embodiment forms a digital multifunction peripheral will be described. FIG. 2 is a block diagram illustrating an example of a hardware configuration of the image processing apparatus according to the present embodiment.

【００２１】図２のブロック図において、本実施の形態
にかかる画像処理装置は、読取ユニット２０１と、ＰＤ
Ｌ処理ユニット２０２と、画像データ制御部２０３と、
画像処理プロセッサー２０４と、作像ユニット２０５、
メモリ制御部２０６、メモリモジュール２０７、ネット
ワーク制御部２１４,ワーキングメモリ２１６とを備え
る。また、本実施の形態にかかる画像処理装置は、制御
用データバス２０８を介して、システムコントローラー
２０９と、ＲOM２１０と、RAM２１１、操作パネル２１
２とを備える。さらに、ネットワーク２１３を介して、
パーソナルコンピュータ２１５に接続されている。In the block diagram of FIG. 2, the image processing apparatus according to the present embodiment includes a reading unit 201 and a PD.
An L processing unit 202, an image data control unit 203,
An image processing processor 204, an image forming unit 205,
It includes a memory control unit 206, a memory module 207, a network control unit 214, and a working memory 216. The image processing apparatus according to the present embodiment includes a system controller 209, a ROM 210, a RAM 211, an operation panel 21 via a control data bus 208.
2 is provided. Further, via the network 213,
It is connected to a personal computer 215.

【００２２】上記した構成のうち、画像処理プロセッサ
ー２０４は、画像に基づいて作成されたディジタル信号
である画像データを顕像として出力できるように処理
し、複数の画像形成動作を実現できるプログラマブルな
画像処理手段である。また、画像データ制御部２０３
は、画像データを伝送するデータバスと画像処理プロセ
ッサー２０４による画像処理に用いられる処理ユニット
間の画像データ伝送を一括して管理する画像データ伝送
管理手段であり、読取ユニット２０１、ＰＤＬ処理ユニ
ット２０２、画像処理プロセッサー２０４、メモリ制御
部２０６、作像ユニット２０５、ネットワーク制御部２
１４間のデータ伝送管理を行なう。なお、本発明は、画
像処理プロセッサー２０４にかかるもので、画像処理プ
ロセッサー２０４の構成については、図３以降の図面を
用いて詳細に説明するものとする。In the above-described configuration, the image processor 204 processes the image data, which is a digital signal created based on the image, so that the image data can be output as a visualized image, and realizes a plurality of image forming operations. Processing means. Also, the image data control unit 203
Image data transmission management means for collectively managing image data transmission between a data bus for transmitting image data and a processing unit used for image processing by the image processor 204; the reading unit 201, the PDL processing unit 202, Image processing processor 204, memory control unit 206, image forming unit 205, network control unit 2
14 for data transmission management. The present invention relates to the image processor 204, and the configuration of the image processor 204 will be described in detail with reference to FIG.

【００２３】また、本実施の形態にかかる画像処理装置
は、画像データ記憶管理手段として、画像メモリー制御
部２０６に接続されるメモリー・モジュール２０７を備
える。The image processing apparatus according to the present embodiment includes a memory module 207 connected to the image memory control unit 206 as image data storage management means.

【００２４】ここで、上記各構成部と、図１に示した各
ユニット１００〜１０４との関係について説明する。す
なわち、読取ユニット２０１およびＰＤＬ処理ユニット
２０２により、図１に示した画像データ入力ユニット１
０１の機能を実現する。また同様に、画像データ制御部
２０３、システムコントローラ２０９、ROM２１０、RAM
２１１、操作パネル２１２、ネットワーク制御部２１４
により、画像データ制御ユニット１００の機能を実現す
る。また同様に、画像処理プロセッサー２０４,ワーキ
ングメモリ２１６により画像処理ユニット１０３の機能
を実現する。Here, the relationship between each of the above components and each of the units 100 to 104 shown in FIG. 1 will be described. That is, the reading unit 201 and the PDL processing unit 202 cause the image data input unit 1 shown in FIG.
01 function is realized. Similarly, the image data control unit 203, the system controller 209, the ROM 210, the RAM
211, operation panel 212, network control unit 214
Thereby, the function of the image data control unit 100 is realized. Similarly, the function of the image processing unit 103 is realized by the image processing processor 204 and the working memory 216.

【００２５】また同様に作像ユニット２０５により画像
書込ユニット１０４を実現する。また同様に、メモリー
制御部２０６およびメモリー・モジュール２０７により
画像メモリー制御ユニット１０２を実現する。Similarly, the image writing unit 104 is realized by the image forming unit 205. Similarly, the image memory control unit 102 is realized by the memory control unit 206 and the memory module 207.

【００２６】尚、システムコントローラ２０９は、制御
用データバス２０８を介して接続されたROM２１０に記
憶された制御プログラムに基づき動作するものであり、
RAM２１１をワーク用メモリとして使用している。ま
た、読取ユニット２０１、ＰＤＬ処理ユニット２０２、
画像データ制御部２０３、画像処理プロセッサー部２０
４、作像ユニット２０５、メモリ制御部２０６、ネット
ワーク制御部２１４、操作パネル２１２は、制御用デー
タバス２０８を介して、システムコントローラ２０９に
動作が制御されるものである。The system controller 209 operates based on a control program stored in a ROM 210 connected via a control data bus 208.
The RAM 211 is used as a work memory. Also, a reading unit 201, a PDL processing unit 202,
Image data control unit 203, image processing processor unit 20
4. The operations of the image forming unit 205, the memory control unit 206, the network control unit 214, and the operation panel 212 are controlled by the system controller 209 via the control data bus 208.

【００２７】各構成部の内容について説明する。原稿を
光学的に読み取る読取ユニット２０１は、ランプとミラ
ーとレンズ、受光素子から構成され、原稿に対するラン
プ照射の反射光をミラーおよびレンズにより受光素子に
集光する。The contents of each component will be described. A reading unit 201 that optically reads a document includes a lamp, a mirror, a lens, and a light receiving element, and condenses reflected light of lamp irradiation on the document to the light receiving element by the mirror and the lens.

【００２８】受光素子、たとえばＣＣＤにおいて電気信
号に変換された画像データはディジタル信号に変換され
た後、読取ユニット２０１より出力（送信）される。Image data converted into an electric signal by a light receiving element, for example, a CCD, is converted into a digital signal, and then output (transmitted) from the reading unit 201.

【００２９】ＰＤＬ処理ユニット２０２は、ネットワー
ク２１３に接続されたパーソナルコンピュータ２１５よ
り出力されたＰＤＬ画像データをビットマップ画像へラ
スタライズするユニットである。ネットワーク２１３を
介して入力されたＰＤＬ画像データがネットワーク制御
部２１４を介して、ＰＤＬ処理ユニット２０２に入力さ
れると、ＰＤＬ処理ユニット２０２は、入力されたＰＤ
Ｌ画像データに基づいたラスタライズを行ない、ビット
マップ画像データを出力（送信）する。以上のように、
読取ユニット２０１、ＰＤＬ処理ユニット２０２より出
力（送信）された画像データは画像データ制御部２０３
に入力（受信）される。The PDL processing unit 202 is a unit for rasterizing PDL image data output from a personal computer 215 connected to the network 213 into a bitmap image. When the PDL image data input via the network 213 is input to the PDL processing unit 202 via the network control unit 214, the PDL processing unit 202
Rasterization is performed based on the L image data, and bitmap image data is output (transmitted). As mentioned above,
The image data output (transmitted) from the reading unit 201 and the PDL processing unit 202 is transmitted to an image data control unit 203.
Is input (received).

【００３０】読取ユニット２０１、ＰＤＬ処理ユニット
２０２より画像データ制御部２０３が受信した画像デー
タは、画像データ処理プロセッサー部２０４、または、
メモリ制御部２０６に出力される。The image data received by the image data control unit 203 from the reading unit 201 and the PDL processing unit 202 is transmitted to the image data processing processor unit 204 or
Output to the memory control unit 206.

【００３１】まず、画像処理プロセッサー部２０４に出
力される場合の動作について説明する。First, the operation when output to the image processor 204 will be described.

【００３２】画像処理プロセッサ部２０４に入力された
画像データは、ワーキングメモリー２１６を用いながら
画像処理プロセッサー部２０４にて処理が行なわれた
後、再度画像データ制御部２０３に出力される。画像処
理プロセッサー部２０４より、画像データ処理部２０３
に入力された画像データは、メモリ制御部２０６に出力
され、メモリ制御部２０６を介して、メモリモジュール
２０７に記憶される。The image data input to the image processor 204 is processed by the image processor 204 using the working memory 216 and then output to the image data controller 203 again. From the image processing processor unit 204, the image data processing unit 203
Are output to the memory control unit 206 and stored in the memory module 207 via the memory control unit 206.

【００３３】画像処理プロセッサー部２０４による１画
面分の画像データの処理が終了し、１画面分の処理済み
データが、メモリモジュールに記憶された後、メモリー
制御部２０６は、メモリーモジュール２０７に対する画
像データの読み出しを行ない読み出された画像データを
画像データ制御部２０３を介して、作像ユニット２０５
に出力し、プリント出力を得る。あるいは、メモリモジ
ュール２０７より読み出された画像データを画像データ
制御部２０３より、ネットワーク制御部２１４に出力
し、ネットワーク２１３を介して、パーソナルコンピュ
ータ２１５に出力するように動作する。After processing of one screen of image data by the image processing processor unit 204 is completed and one screen of processed data is stored in the memory module, the memory control unit 206 transmits the image data to the memory module 207. And the read image data is transferred to the image forming unit 205 via the image data control unit 203.
And print out. Alternatively, it operates so that the image data read from the memory module 207 is output from the image data control unit 203 to the network control unit 214 and is output to the personal computer 215 via the network 213.

【００３４】次に、読取ユニット２０１、ＰＤＬ処理ユ
ニット２０２より画像データ制御部２０３が受信した画
像データをメモリ制御部２０６に出力する場合の動作に
ついて説明する。画像データ制御部２０３より、メモリ
制御部２０６に入力された画像データは、メモリモジュ
ール２０７に記憶される。次に、メモリ制御部２０６
は、メモリモジュール２０７より、記憶された画像デー
タを読み出し、画像データ制御部２０３を介して、画像
処理プロセッサー部２０４に出力する。画像処理プロセ
ッサー部２０４では、入力された画像データを処理し、
処理後の画像データを、再度画像データ制御部２０３、
メモリ制御部２０６を介して、メモリモジュール２０７
に記憶する。画像処理プロセッサー部２０４による１画
面分の画像データの処理が終了し、１画面分の処理済み
データが、メモリモジュール２０７に記憶された後、メ
モリー制御部２０６は、メモリーモジュール２０７に対
する画像データの読み出しを行ない読み出された画像デ
ータを画像データ制御部２０３を介して、作像ユニット
２０５に出力し、プリント出力を得る。あるいは、メモ
リモジュール２０７より読み出された画像データを画像
データ制御部２０３より、ネットワーク制御部２１４に
出力し、ネットワーク２１３を介して、パーソナルコン
ピュータ２１５に出力するように動作する。Next, the operation of outputting image data received by the image data control unit 203 from the reading unit 201 and the PDL processing unit 202 to the memory control unit 206 will be described. The image data input from the image data control unit 203 to the memory control unit 206 is stored in the memory module 207. Next, the memory control unit 206
Reads the stored image data from the memory module 207 and outputs the read image data to the image processor 204 via the image data controller 203. The image processing processor 204 processes the input image data,
The processed image data is again transmitted to the image data control unit 203,
Through the memory control unit 206, the memory module 207
To memorize. After the processing of the image data for one screen by the image processing processor unit 204 is completed and the processed data for one screen is stored in the memory module 207, the memory control unit 206 reads the image data from the memory module 207. And outputs the read image data to the image forming unit 205 via the image data control unit 203 to obtain a print output. Alternatively, it operates so that the image data read from the memory module 207 is output from the image data control unit 203 to the network control unit 214 and is output to the personal computer 215 via the network 213.

【００３５】上記動作例は、読取ユニット２０１、ＰＤ
Ｌ処理ユニット２０２より出力された画像データに対す
る処理を画像処理プロセッサー部２０４により行ない、
１画面分の処理済み画像データがメモリモジュール２０
７に記憶された後、メモリモジュール２０７より、処理
済画像データの読み出しを行ない、作像ユニット２０
５、あるいは、ネットワーク制御部２１４に出力する例
を示したが、処理済み画像データの記憶が１画面分終了
する前に、処理済みの画像データをメモリモジュール２
０７より読み出しを開始するように制御してもよい。The operation example described above is based on the reading unit 201, PD
The image processing unit 204 performs processing on the image data output from the L processing unit 202,
The processed image data for one screen is stored in the memory module 20
7, the processed image data is read out from the memory module 207, and the image forming unit 20 is read out.
5 or an example in which the processed image data is output to the network control unit 214. However, the processed image data is stored in the memory module 2 before the storage of the processed image data is completed for one screen.
It may be controlled to start reading from 07.

【００３６】さらには、メモリモジュール２０７に画像
データを記憶させない動作例について説明する。Further, an operation example in which image data is not stored in the memory module 207 will be described.

【００３７】読取ユニット２０１、ＰＤＬ処理ユニット
２０２より画像データ制御部２０３が受信した画像デー
タは、画像データ制御部２０３より、画像処理プロセッ
サー部２０４に出力される。画像処理プロセッサー部２
０４では、入力された画像データに所定の処理を行な
い、画像データ制御部２０３に出力する。画像処理プロ
セッサー部２０４より、画像データ制御部２０３に入力
された画像データは、画像データ制御部２０３を介し
て、作像ユニット２０５、ネットワーク制御部２１４に
出力される。Image data received by the image data control unit 203 from the reading unit 201 and the PDL processing unit 202 is output from the image data control unit 203 to the image processing unit 204. Image processing processor 2
In step 04, predetermined processing is performed on the input image data, and the image data is output to the image data control unit 203. Image data input to the image data control unit 203 from the image processing processor unit 204 is output to the image forming unit 205 and the network control unit 214 via the image data control unit 203.

【００３８】メモリー・モジュール２０７に処理済みの
画像データ１面分を記憶する場合の動作例としては、１
枚の原稿について複数枚を複写する場合に、読取ユニッ
ト２０１を１回だけ動作させ、読取ユニット２０１によ
り読み取った画像データをメモリー・モジュール２０７
に記憶し、記憶された画像データを複数回読み出すとい
う方法がある。An example of the operation when one processed image data is stored in the memory module 207 is as follows.
When copying a plurality of originals, the reading unit 201 is operated only once, and the image data read by the reading unit 201 is stored in the memory module 207.
And reading out the stored image data a plurality of times.

【００３９】メモリー・モジュール２０７にに画像デー
タを記憶させない動作例としては、１枚の原稿を１枚だ
け複写する場合がある。読み取り画像データに対する処
理済みデータを直接作像ユニット２０５に出力すれば、
よいので、メモリー・モジュール２０７へのアクセスを
おこなう必要はない。As an operation example in which image data is not stored in the memory module 207, there is a case where only one document is copied. If the processed data for the read image data is directly output to the image forming unit 205,
It is not necessary to access the memory module 207 because it is good.

【００４０】なお、本装置の全体の動作は、操作パネル
２１２より入力された、画像処理装置がおこなうべき処
理に基づいてシステムコントローラ２０９により制御さ
れる。操作パネル２１２からは、処理の種類（複写、送
信、画像読込、プリント等）および処理の枚数等を入力
することができる。The overall operation of the apparatus is controlled by the system controller 209 based on the processing to be performed by the image processing apparatus input from the operation panel 212. From the operation panel 212, the type of processing (copying, transmission, image reading, printing, etc.), the number of processings, and the like can be input.

【００４１】図３は、図２に示した本発明の画像処理プ
ロセッサー部２０４の構成を説明するための図である。
図示した画像処理プロセッサー部２０４は、FIFOメモリ
３０１、３０７と、演算処理ユニット３００から構成さ
れ、演算処理ユニット３００は、入力レジスタ３０２、
出力レジスタ３０４、ＳＩＭＤ型のデータ演算処理部３
０３からなるＳＩＭＤプロセッサー３０８と、制御プロ
セッサー部３０５、外部メモリインターフェース３０６
を有している。なお、ＳＩＭＤとは、複数のデータに対
し、単一の命令を並列に実行させるもので、本実施の形
態では、１２８個のＰＥによりデータ演算処理部３０３
が構成されている。FIFOメモリ３０１は、読取ユニット
２０１、または、ＰＤＬ処理ユニット２０２より入力さ
れる画像データ１ライン分(７１６８画素)の容量を有す
るファーストイン,ファーストアウトのメモリであり、
書込みと読み出しが独立に制御される。FIG. 3 is a diagram for explaining the configuration of the image processor 204 of the present invention shown in FIG.
The illustrated image processing processor unit 204 includes FIFO memories 301 and 307 and an arithmetic processing unit 300. The arithmetic processing unit 300 includes an input register 302,
Output register 304, SIMD type data processing unit 3
03, a control processor unit 305, and an external memory interface 306.
have. The SIMD is to execute a single instruction on a plurality of data in parallel. In the present embodiment, the data processing unit 303 includes 128 PEs.
Is configured. The FIFO memory 301 is a first-in, first-out memory having a capacity of one line of image data (7168 pixels) input from the reading unit 201 or the PDL processing unit 202,
Writing and reading are controlled independently.

【００４２】画像データ制御部２０３のデータバスＡよ
り入力された画像データは、FIFOメモリ３０１に入力さ
れ、データ演算処理部３０３が有するＰＥの数と等しい
レジスタ数で構成された入力レジスタ３０２に１２８個
分の画像データとして５６分割して入力される。FIFOメ
モリ３０１より、入力レジスタ３０２に入力された画像
データは、データ演算処理部３０３、外部メモリインタ
ーフェース３０６に出力される。データ演算処理部３０
３に入力された画像データは、データ演算処理部３０３
にて所定の処理が行なわれ、処理後の画像データが、出
力レジスタ３０４、外部メモリインターフェース３０６
に出力される。The image data input from the data bus A of the image data control unit 203 is input to the FIFO memory 301 and is stored in the input register 302 having the same number of registers as the number of PEs included in the data processing unit 303. 56 pieces of image data are input as individual image data. The image data input to the input register 302 from the FIFO memory 301 is output to the data operation processing unit 303 and the external memory interface 306. Data operation processing unit 30
3 is input to the data operation processing unit 303
The image data after the processing is output to the output register 304 and the external memory interface 306.
Is output to

【００４３】尚、外部メモリインターフェース３０６に
は、データ演算処理部３０３で処理された中間データを
出力することも、可能な構成となっている。出力レジス
タ３０４は、入力レジスタ３０２と同様に、データ演算
処理部３０３が有するＰＥ数と等しいレジスタ数で構成
されている。出力レジスタ３０４の出力画像データは、
画像データ１ライン分の容量を有するFIFOメモリ３０７
に入力される。FIFOメモリ３０７は、書込みと読み出し
が独立に制御されるファーストイン,ファーストアウト
のメモリである。FIFOメモリ３０７より出力される画像
データ信号は、データバスＢを介して画像データ制御部
２０３に出力される。さらに、ＳＩＭＤプロセッサー３
０８及び外部メモリーインターフェイス３０６は、図２
に示した制御用データバス２０８に接続された制御プロ
セッサ部３０５と接続されている。制御プロセッサ部３
０５は、データ演算処理部３０３のＰＥに対する命令の
供給、各ＰＥのステータスの判断、各ＰＥに接続された
メモリ、レジスタへのデータの入出力等の制御及び外部
メモリーインターフェイス部３０６を制御し、ＳＩＭＤ
プロセッサー３０８の内部メモリーやレジスターとワー
キングメモリー２１６間のデータ制御を行なうものであ
る。尚、制御プロセッサー３０５とＳＩＭＤプロセッサ
ー３０８は互いに異なる処理を独立に実行することが可
能である。The external memory interface 306 can output the intermediate data processed by the data processing unit 303. As with the input register 302, the output register 304 has the same number of registers as the number of PEs included in the data operation processing unit 303. The output image data of the output register 304 is
FIFO memory 307 having a capacity for one line of image data
Is input to The FIFO memory 307 is a first-in, first-out memory in which writing and reading are independently controlled. The image data signal output from the FIFO memory 307 is output to the image data control unit 203 via the data bus B. Furthermore, SIMD processor 3
08 and the external memory interface 306 are shown in FIG.
Is connected to the control processor unit 305 connected to the control data bus 208 shown in FIG. Control processor 3
05 controls the supply of instructions to the PEs of the data processing unit 303, the determination of the status of each PE, the control of input / output of data to / from the memories and registers connected to each PE, and the control of the external memory interface unit 306; SIMD
It controls data between the internal memory and registers of the processor 308 and the working memory 216. The control processor 305 and the SIMD processor 308 can independently execute different processes.

【００４４】次に、ＳＩＭＤ型プロセッサーを構成する
データ演算処理部３０３を含む演算処理ユニット３００
の概略ブロックを図４に示し、説明する。Next, the arithmetic processing unit 300 including the data arithmetic processing section 303 constituting the SIMD type processor.
Is shown in FIG. 4 and will be described.

【００４５】図４中、３０５は、図３に示した制御プロ
セッサー部を示し、制御プロセッサー４０１および、制
御プロセッサ及びＳＩＭＤプロセッサーの動作を制御す
るプログラムが格納されたプログラムメモリ４０２、デ
ータメモリ４０３より構成される。４０４は、ＳＩＭＤ
プロセッサー３０８を構成するひとつのＰＥを示し、前
述したように、本実施の形態におけるＳＩＭＤプロセッ
サー３０８は１２８個のＰＥ（ＰＥ０〜ＰＥ１２７）に
より構成されている。In FIG. 4, reference numeral 305 denotes the control processor unit shown in FIG. 3, which comprises a control processor 401, a program memory 402 storing a program for controlling the operation of the control processor and the SIMD processor, and a data memory 403. Is done. 404 is SIMD
One PE constituting the processor 308 is shown. As described above, the SIMD processor 308 in the present embodiment is constituted by 128 PEs (PE0 to PE127).

【００４６】図４に示したように、それぞれのＰＥは、
８ビットの演算ユニット（ALU）４０５と、８ビットの
レジスタ１６本から構成される汎用レジスタ４０６、AL
Uの演算動作を実施するか否かを制御するマスクレジス
タ４０７、演算途中のデータを格納するＰＥレジスター
４０８、出力レジスタ４０９、入力レジスタ４０８、２
Kバイトの容量を有するメモリ４１１から構成される。A
LU４０５、ＰＥレジスタ４０８は、隣接するＰＥ間にお
ける同一構成要素との接続がなされており、データの入
出力が可能な構成となっている。また、出力レジスタ４
０９、入力レジスタ４１０も隣接するＰＥ間の同一構成
要素との接続が行なわれており、１２８段のシフトレジ
スタとして動作する。尚、図３中の入力レジスタ３０
２、出力レジスタ３０４に相当するブロックには同一符
号を付して図４に示してある。As shown in FIG. 4, each PE is:
An 8-bit arithmetic unit (ALU) 405 and a general-purpose register 406 composed of 16 8-bit registers;
A mask register 407 for controlling whether or not to perform the operation of U, a PE register 408 for storing data during the operation, an output register 409, an input register 408,
It comprises a memory 411 having a capacity of K bytes. A
The LU 405 and the PE register 408 are connected to the same constituent elements between adjacent PEs, and are configured to be able to input and output data. Output register 4
09, the input register 410 is also connected to the same component between adjacent PEs, and operates as a 128-stage shift register. The input register 30 in FIG.
2. Blocks corresponding to the output register 304 are shown in FIG.

【００４７】また、各ＰＥにおけるメモリ４１１は、外
部メモリインターフェース３０６を介して、データバス
Ｃより、ワーキングメモリー２１６に接続される。The memory 411 in each PE is connected to the working memory 216 via the data bus C via the external memory interface 306.

【００４８】尚、同一ＰＥを構成するALU４０５、汎用
レジスタ４０６、マスクレジスタ４０７、ＰＥレジスタ
４０８、出力レジスタ４０９、入力レジスタ４１０、メ
モリ４１３は、任意のブロック間におけるデータの入出
力が可能な構成となっており、例えば、メモリ４１１か
ら、ＰＥレジスタ４０８へのデータ入出力、ＰＥレジス
タ４０８から外部メモリインターフェース３０６へのデ
ータ入出力が可能な構成となっている。The ALU 405, the general purpose register 406, the mask register 407, the PE register 408, the output register 409, the input register 410, and the memory 413, which constitute the same PE, have a structure capable of inputting and outputting data between arbitrary blocks. For example, data input / output from the memory 411 to the PE register 408 and data input / output from the PE register 408 to the external memory interface 306 are possible.

【００４９】各ＰＥに対する命令の供給は、制御プロセ
ッサー４０１より、命令供給バス４１３を介して各ＰＥ
に同一内容で与えられ、全てのＰＥが同一の命令に従っ
た動作を行なうように制御されるが、各ＰＥに与える処
理対象のデータを異ならせることにより、各ＰＥが、異
なる処理対象データに対する演算処理を並列に行なうよ
うに制御される。たとえば、画像データ１ライン中の１
２８画素の内容を各画素ごとにＰＥレジスタに配置し、
同一の命令コードでＰＥレジスタに対する演算処理をさ
せれば、１画素ずつ逐次処理するよりも短時間で１２８
画素分の処理結果が得られる。The instruction is supplied to each PE from the control processor 401 via the instruction supply bus 413.
Are controlled so that all the PEs operate in accordance with the same instruction. However, by making the processing target data given to each PE different, each PE Control is performed so that arithmetic processing is performed in parallel. For example, 1 in one line of image data
The contents of 28 pixels are placed in the PE register for each pixel,
Performing arithmetic processing on the PE register with the same instruction code requires 128 processing times in a shorter time than processing one pixel at a time.
The processing result for the pixel is obtained.

【００５０】各ＰＥのALU４０５における演算結果、お
よび、ＰＥレジスタ４０８の内容は、隣接するＰＥ間で
入出力可能な構成となっていることにより、隣接ＰＥの
ＰＥレジスタ４０８、および、ALU４０５の演算結果を
参照した演算処理が各ＰＥで行なうことも可能な構成と
なっている。さらに、各ＰＥのメモリ４１１および、入
力レジスタ４１０、出力レジスタ４０９、ＰＥレジスタ
４０８、マスクレジスタ４０７、汎用レジスタ４０６
は、メモリ／レジスタアクセスバス４１４を介して制御
プロセッサ４０１に接続され、メモリ、および、各レジ
スタデータの入出力が、制御プロセッサ４０１により制
御される。The operation result of the ALU 405 of each PE and the contents of the PE register 408 are configured so that input / output can be performed between adjacent PEs, so that the operation result of the PE register 408 and the ALU 405 of the adjacent PE can be obtained. Can be performed in each PE. Further, the memory 411 of each PE, the input register 410, the output register 409, the PE register 408, the mask register 407, and the general-purpose register 406
Are connected to the control processor 401 via a memory / register access bus 414, and the input and output of the memory and each register data are controlled by the control processor 401.

【００５１】また、制御プロセッサ４０１は、制御用デ
ータバス２０８を介して、図２中のシステムコントロー
ラ２０９と制御データの入出力が可能な構成となってい
る。さらに、制御プロセッサ４０１の動作を制御するプ
ログラムメモリ４０２、および、データメモリ４０３
は、制御用データバス２０８を介してシステムコントロ
ーラ２０９よりアクセス可能な構成となっており、シス
テムコントローラ２０９により、画像処理ユニット３０
０で行なう処理内容に応じて、制御プロセッサ４０１の
動作を制御するプログラムメモリ４０２の書き換えが可
能な構成となっている。The control processor 401 is configured to be able to input and output control data to and from the system controller 209 in FIG. 2 via the control data bus 208. Further, a program memory 402 for controlling the operation of the control processor 401 and a data memory 403
Are configured to be accessible from the system controller 209 via the control data bus 208, and the image processing unit 30
0, the program memory 402 for controlling the operation of the control processor 401 can be rewritten in accordance with the content of processing to be performed.

【００５２】ＳＩＭＤプロセッサー３０８で行う画像処
理について図８のフローチャートを用いて詳説する。The image processing performed by the SIMD processor 308 will be described in detail with reference to the flowchart of FIG.

【００５３】読み取りユニット２０１でシェーディング
補正された１ラスタ７１６８画素の画像信号はＳＩＭＤ
プロセッサー３０８のＰＥの数に等しい１２８画素に分
割して処理する。An image signal of 7168 pixels per raster, which has been subjected to shading correction by the reading unit 201, is SIMD.
It is divided into 128 pixels equal to the number of PEs of the processor 308 for processing.

【００５４】従って先ず制御プロセッサー４０１によっ
て、図２の読取ユニット２０１によりCCDにて読み取ら
れた画像信号を、８ビットの画像信号として、画像デー
タ制御部２０３を介して、画像処理プロセッサー部２０
４中のFIFOメモリ３０１に入力し、入力レジスタ３０
２、外部インターメモリインターフェース３０６を介し
てワーキングメモリ２１６に記憶する（９０１）。Accordingly, first, the control processor 401 converts the image signal read by the CCD by the reading unit 201 of FIG. 2 into an 8-bit image signal via the image data control unit 203 and the image processing processor unit 20.
4 to the FIFO memory 301 in the input register 30
2. The data is stored in the working memory 216 via the external inter-memory interface 306 (901).

【００５５】ステップ９０２で該輝度信号から濃度信号
に対数変換９０２する。対数変換し得られた濃度データ
は操作パネル２１２からの入力に従って濃度調整の為の
濃度変換処理が施される９０４。同様に操作パネル２１
２の入力で設定された画像モード等の指定に従って、本
発明により画像信号に空間フィルター処理を行う９０
５。擬似中間調処理９０６は、誤差拡散処理、組織ディ
ザ処理等を選択的に行う。その他の処理を実行して、ス
テップ９０８で記録信号として２値化された１ラスター
分の画像信号を外部のワーキングメモリ２１６に転送し
て１ラスター７１６８画素の処理が終了する。In step 902, logarithmic conversion 902 is performed from the luminance signal to a density signal. The density data obtained by logarithmic conversion is subjected to density conversion processing for density adjustment 904 in accordance with an input from the operation panel 212 (904). Similarly, the operation panel 21
In accordance with the present invention, a spatial filter process is performed on an image signal in accordance with the designation of an image mode or the like set by the input of step 2
5. The pseudo halftone processing 906 selectively performs error diffusion processing, tissue dither processing, and the like. Other processing is executed, and the image signal for one raster which has been binarized in step 908 as a recording signal is transferred to the external working memory 216, and the processing for one raster 7168 pixels is completed.

【００５６】以上のラスタ処理を４９６０ライン分繰返
せば（９０９）Ａ４サイズ１ページの処理が終了する。If the above raster processing is repeated for 4960 lines (909), processing of one page of A4 size is completed.

【００５７】本発明における空間フィルタ処理９０５の
概要を図５を用いて詳説する。The outline of the spatial filter processing 905 in the present invention will be described in detail with reference to FIG.

【００５８】先ず制御プロセッサー４０１によって、図
２の読取ユニット２０１によりCCDにて読み取られた１
ラスタ７１４６画素の画像信号を、８ビットの画像信号
として、画像データ制御部２０３を介して、画像処理プ
ロセッサー部２０４中のFIFOメモリ３０１に入力し、入
力レジスタ３０２、外部インターメモリインターフェー
ス３０６を介してワーキングメモリ２１６に記憶する。First, by the control processor 401, the CCD 1 read by the reading unit 201 of FIG.
The image signal of raster 7146 pixels is input as an 8-bit image signal to the FIFO memory 301 in the image processor 204 via the image data controller 203, and is input via the input register 302 and the external inter-memory interface 306. It is stored in the working memory 216.

【００５９】外部ワーキングメモリー２１６には常に３
ラスタ分の画像信号が記憶されており、処理の終了に従
って、順次更新される。図５（ｂ）は今処理するライン
の画像信号Ｂ、５０２を中心に、１ラスタ前のデータ
Ａ,５０１と１ラスタ後のデータＣ,５０３を夫々示して
おり、各１ラスタ７１４６画素の画像信号はＰＥ数１２
８画素毎のバンドに分ければ夫々５６個のバンドに分割
できる。The external working memory 216 always has 3
Raster image signals are stored, and are sequentially updated as the processing ends. FIG. 5B shows the data A, 501 one raster before and the data C, 503 one raster before, centering on the image signal B, 502 of the line to be processed now. The signal is PE number 12
If it is divided into bands for every eight pixels, it can be divided into 56 bands each.

【００６０】即ち、バンドＢ-１は今処理すべきライン
の先頭から１２８個の画素を示し、バンドＢ-２は今処
理すべきラインの２番目のバンドとして１２８-２５５
番の画素データを示す。今、これら１バンド１２８画素
の各画素データを１２８組の各ＰＥに担当させて処理す
るとすれば、図５（ｂ）に示すようにバンド２の画素１
２８はＰＥ０が担当し、画素１２９はＰＥ１が担当す
る。That is, band B-1 indicates the 128 pixels from the head of the line to be processed now, and band B-2 is 128-255 as the second band of the line to be processed now.
The pixel data of the number is shown. Assuming that each pixel data of 128 pixels in one band is processed by being assigned to each of 128 sets of PEs, as shown in FIG.
28 is assigned to PE0, and pixel 129 is assigned to PE1.

【００６１】本発明の実施の形態で用いる空間フィルタ
を図５ｃに示す。空間フィルターを、所謂３＊５の平滑
化フィルターとすれば、夫々のＰＥは先に説明した担当
画素を中心に、ＰＥの配列方向に前後２画素とライン方
向に前後１ラインの合計１５画素を参照する処理とな
る。FIG. 5C shows a spatial filter used in the embodiment of the present invention. Assuming that the spatial filter is a so-called 3 * 5 smoothing filter, each PE has a total of 15 pixels of 2 pixels before and after in the arrangement direction of the PE and 1 line before and after in the line direction, centering on the pixel in charge described above. This is the process to refer to.

【００６２】即ち、図５（ｄ）に示す様にバンド２で
は、例えば、ＰＥ２は画素１３０を中心に画素１２８か
ら画素１３２を参照するが、これら１５画素は全てバン
ド２に属している為、１２８組のＰＥが処理すべきレジ
スタに格納されており、ＰＥ２はこれらの画素データを
参照する出来る。しかしＰＥ１の場合、画素１２７はバ
ンド１に属す為、同じプログラムで動作するＳＩＭＤプ
ロセッサーのＰＥ１はこの画素データを他のＰＥの様に
参照する事は出来ない。同様にＰＥ０,ＰＥ１２６,ＰＥ
１２７も参照できない画素データが存在する。つまり、
この場合、実質的な処理は１２８組のＰＥの内、ＰＥ２
からＰＥ１２５迄の１２４組となる。本発明は以上述べ
た課題を解決する事を目的とする。That is, in band 2 as shown in FIG. 5D, for example, PE2 refers to pixels 128 to 132 centering on pixel 130, but since these 15 pixels all belong to band 2, 128 sets of PEs are stored in registers to be processed, and PE2 can refer to these pixel data. However, in the case of PE1, the pixel 127 belongs to band 1, so that the PE1 of the SIMD processor operating by the same program cannot refer to this pixel data like other PEs. Similarly, PE0, PE126, PE
There is pixel data which cannot be referred to even 127. That is,
In this case, the substantial processing is PE2 out of 128 sets of PEs.
To PE125. An object of the present invention is to solve the problems described above.

【００６３】次に本発明による実施の形態を図６を用い
て詳説する。図６（ａ）はＳＩＭＤプロセッサー３０８
の各ＰＥが有する内部メモリ４１１の一部を示してお
り、空間フィルター処理に用いる画像データを格納す
る。図中Ａ_ｎ(１)はｎ番目のＰＥが担当する内部メモリ
４１１に図５（ａ）で示したバンド１即ち、Ａ-１内で
ＰＥｎが担当する画像データを格納している様子を示
す。従って図中Ａ_ｎ(２)は、ｎが２の場合、ＰＥ２が担
当するＡラインの２バンド目の画素、即ち７１４６画素
中の１３０画素目のデータを表している。本実施の形態
では図５（ｂ）で説明した様に１ラスターを５６のバン
ドに分割して処理する為、３ライン分の画像データは各
ＰＥが有する内部メモリー４１１内に夫々５６*３(=１
６８)バイトの領域に格納されている。Next, an embodiment of the present invention will be described in detail with reference to FIG. FIG. 6A shows a SIMD processor 308.
3 shows a part of the internal memory 411 of each PE, and stores image data used for spatial filtering. In the figure, A _n (1) shows a state in which the band 1 shown in FIG. 5A, that is, the image data assigned to the PEn in the A-1 is stored in the internal memory 411 assigned to the n-th PE. . Therefore, A _n (2) in the figure represents the pixel of the second band of the A-line handled by PE2 when n is 2, that is, the data of the 130th pixel out of 7146 pixels. In the present embodiment, as described with reference to FIG. 5B, one raster is divided into 56 bands for processing. Therefore, three lines of image data are stored in the internal memory 411 of each PE at 56 * 3 ( = 1
68) Stored in byte area.

【００６４】図６（ｂ）に１ラスタの画像信号に対して
空間フィルター処理を行うフローチャートを示す。図６
（ｂ）において１ラスタを５６バンドに分割して処理す
る為のバンドカウンターｍを１に初期化し、Ｃ_ｎ(ｍ)即
ちＣ_ｎ(１)に画像データを外部ワーキングメモリー２１
６から入力する（６０１）。FIG. 6B shows a flowchart for performing a spatial filtering process on one raster image signal. FIG.
In (b), a band counter m for dividing one raster into 56 bands for processing is initialized to 1, and the image data is stored in C _n (m), that is, C _n (1).
6 (601).

【００６５】ここで、図５（ｂ）におけるＡラインとＢ
ラインの画像データは夫々前ライン、前々ラインを処理
する際に既に１ラスター分入力されている事とする。ス
テップ６０２で現在処理しているバンドｍの次のバンド
（ｍ+１）のＣラインデータを内部メモリー４１１に入
力する。Here, the line A and the line B in FIG.
It is assumed that the image data of the line has already been input for one raster when the previous line and the line before the line are processed. In step 602, the C-line data of the band (m + 1) next to the band m currently being processed is input to the internal memory 411.

【００６６】即ち、現在処理するバンドｍの後端部のＰ
Ｅ１２６、ＰＥ１２７が処理に必要とする画像データを
ここで入力する。That is, P at the rear end of the band m to be processed currently
The image data required for processing by E126 and PE127 is input here.

【００６７】尚、ｍ＝５６の場合のみ後端部ＰＥが処理
に必要な画像データが存在しないが、バンド５５までは
処理すべきバンドに対してその後のバンドデータが３ラ
イン分各ＰＥの内部メモリー４１１に格納されている事
になる。又、これらのデータはバンド毎に順次１ラスタ
ー分保持して行く為、ｍ=１のバンドを除いて前端部の
ＰＥ０およびＰＥ１が処理に必要となる１バンド前の画
像データも全て各ＰＥの内部メモリに保持されている事
になる。In the case where m = 56, there is no image data required for processing at the rear end PE. However, up to the band 55, three lines of band data for the band to be processed are stored in each PE. It is stored in the memory 411. In addition, since these data are sequentially stored for one raster for each band, the image data of one band before the PE0 and PE1 at the front end except for the band of m = 1 are all necessary for each PE. It is stored in the internal memory.

【００６８】ステップ６０３は図５ｃで示す重み計数の
内担当するＰＥの内部メモリ４１１に格納されているデ
ータ、即ちＡ_ｎ(ｍ)、Ｂ_ｎ(ｍ)、Ｃ_ｎ(ｍ)に夫々６,１
２,６なる係数を乗算し、ＰＥレジスタＰＥＲに加算す
る６０３。即ちＰＥｎはｍバンド目のＢ_ｎ(ｍ)画素デー
タを注目画素データとして平滑化処理が施される。In step 603, the data stored in the internal memory 411 of the PE in charge of the weight count shown in FIG. 5C, that is, A _n (m), B _n (m), and C _n (m) are respectively assigned 6, 1
603, multiply by the coefficient of 2,6 and add to the PE register PER. That is, PEn is subjected to smoothing processing using B _n (m) pixel data of the m- _th band as target pixel data.

【００６９】ステップ６０４は各ＰＥの番号によって異
なる処理を実行する為の判断ステップであり、本発明に
おけるＳＩＭＤプロセッサーは、単一のプログラム上で
各ＰＥ番号との比較を行う事が可能で、ＰＥ毎に異なる
処理の実行が可能である。Step 604 is a judging step for executing different processing depending on the number of each PE. The SIMD processor of the present invention can compare each PE number on a single program. It is possible to execute different processing every time.

【００７０】ＰＥ０,ＰＥ１,ＰＥ１２６,ＰＥ１２７以
外のＰＥに対してはステップ６０４からステップ６０５
に分岐し、他の周辺の画素に対する積和演算を続行す
る。Steps 604 to 605 are performed for PEs other than PE0, PE1, PE126, and PE127.
, And the product-sum operation is continued for other peripheral pixels.

【００７１】即ち、ｎ番目のＰＥに対して１画素前のＰ
Ｅが担当する画素データＡ_ｎ-１(ｍ)、Ｂ_ｎ-１(ｍ)、Ｃ
_ｎ-１(ｍ)に夫々４,６,４なる係数を乗算しＰＥＲに加
算する。同様に、ｎ番目のＰＥに対して２画素前のＰＥ
が担当する画素データＡ_{ｎ- ２}(ｍ)、Ｂ_ｎ-２(ｍ)、Ｃ
_ｎ-２(ｍ)に夫々１,４,１なる係数を乗算しＰＥＲに加
算する。That is, the P which is one pixel before the n-th PE
Pixel data A _n-1 (m), B _n-1 (m), C
_n-1 (m) is multiplied by a coefficient of 4, 6, 4 respectively, and added to PER. Similarly, the PE two pixels before the n-th PE
Pixel data A _{n− 2} (m), B _n−2 (m), C
_n-2 (m) is multiplied by a coefficient of 1, 4, 1 and added to PER.

【００７２】又、同様にｎ番目のＰＥに対して１画素後
のＰＥが担当する画素データＡ_{ｎ+ １}(ｍ)、Ｂ
_ｎ+１(ｍ)、Ｃ_ｎ+１(ｍ)に夫々４,６,４なる係数を乗算
しＰＥＲに加算する。同様にｎ番目のＰＥに対して２画
素後のＰＥが担当する画素データＡ_{ｎ +２}(ｍ)、Ｂ_ｎ+２
(ｍ)、Ｃ_ｎ+２(ｍ)に夫々１,４,１なる係数を乗算しＰ
ＥＲに加算する。本発明のＳＩＭＤプロセッサー３０８
は左右に３組離れたＰＥのレジスター等にアクセス可能
な為、ＰＥ２-１２６までの１２４組のＰＥは全て単一
のステップ６０５を実行出来る。次にステップ６０４で
分岐されるＰＥ０の処理をステップ６１３,６１４で説
明する。Similarly, pixel data A _{n + 1} (m), B assigned to the PE one pixel after the n-th PE
_{n + 1} (m) and C _{n + 1} (m) are multiplied by coefficients of 4, 6, and 4, respectively, and added to PER. Similarly, pixel data A _{n + 2} (m) and B _{n + 2} assigned to the PE two pixels later than the n-th PE
(m) and C _{n + 2} (m) are multiplied by coefficients of 1, 4, and 1, respectively.
Add to ER. SIMD processor 308 of the present invention
Can access the registers and the like of the PEs three sets apart on the left and right, so that all of the 124 sets of PEs up to PE2-126 can execute a single step 605. Next, the processing of PE0 branched in step 604 will be described in steps 613 and 614.

【００７３】ＰＥ０に対してｎ-１のＰＥはＰＥ１２７
であり今１画素前の画像データをステップ６０５で処理
すれば、同じバンド内のＰＥ１２７が担当する画素を参
照する事になる。従ってＰＥ０はステップ６１３で、１
画素前のＰＥが担当する１バンド前の画素データ,即ち
Ａ_ｎ-１(ｍ-１)、Ｂ_ｎ-１(ｍ-１)、Ｃ_ｎ-１(ｍ-１)に夫
々４,６,４なる係数を乗算しＰＥＲに加算する。同様に
して２画素前のＰＥが担当する１バンド前の画素デー
タ,即ちＡ_ｎ-２(ｍ-１)、Ｂ_ｎ-２(ｍ-１)、Ｃ_{ｎ- ２}(ｍ-
１)に夫々１,４,１なる係数を乗算しＰＥＲに加算す
る。尚１画素後、及び２画素後の画素に対する演算は先
に述べたステップ６０５と同様のステップ６１４の処理
を実行する。The PE of n-1 with respect to PE0 is PE127
If the image data of the immediately preceding pixel is processed in step 605, the pixel assigned to the PE 127 in the same band will be referred to. Therefore, PE0 is 1 in step 613.
The pixel data of one band before, which is assigned to the PE before the pixel, that is, A _n-1 (m-1), B _n-1 (m-1), and C _n-1 (m-1) are respectively 4, 6, and A coefficient of 4 is multiplied and added to PER. Similarly, the pixel data one band before, which is assigned to the PE two pixels before, that is, A _n−2 (m−1), B _n−2 (m−1), and C _{n− 2} (m _{− 2} )
1) is multiplied by a coefficient of 1, 4, 1 and added to PER. The calculation for the pixel after one pixel and the pixel after two pixels executes the processing of step 614 similar to step 605 described above.

【００７４】次にステップ６０４で分岐されるＰＥ１の
処理をステップ６０９,６１０で説明する。Next, the processing of PE1 branched in step 604 will be described in steps 609 and 610.

【００７５】ＰＥ１に対してｎ-２のＰＥはＰＥ１２７
であり今２画素前の画像データをステップ６０５で処理
すれば、同じバンド内のＰＥ１２７が担当する画素を参
照する事になる。従ってＰＥ１はステップ６０９で、２
画素前のＰＥが担当する１バンド前の画素データ,即ち
Ａ_ｎ-２(ｍ-１)、Ｂ_ｎ-２(ｍ-１)、Ｃ_ｎ-２(ｍ-１)に夫
々１,４,１なる係数を乗算しＰＥＲに加算する。尚１画
素前、１画素後、及び２画素後の画素データに対する演
算は先に述べたステップ６０５と同様のステップ６１０
の処理を実行する。The PE of n-2 is PE127 with respect to PE1.
Therefore, if the image data two pixels before is processed in step 605, the pixels assigned to the PE 127 in the same band will be referred to. Therefore, PE1 determines in step 609 that 2
The pixel data of the previous band assigned to the PE before the pixel, ie, A _n−2 (m−1), B _n−2 (m−1), and C _n−2 (m−1) are respectively 1, 4, and Multiply by 1 and add to PER. The calculation for the pixel data of one pixel before, one pixel after, and two pixels after is performed in step 610 similar to step 605 described above.
The processing of is performed.

【００７６】次にステップ６０４で分岐されるＰＥ１２
６の処理をステップ６１５,６１６で説明する。Next, the PE 12 branched in step 604
The processing of No. 6 will be described in steps 615 and 616.

【００７７】ＰＥ１２６に対してｎ+２のＰＥはＰＥ０
であり今２画素後の画像データをステップ６０５で処理
すれば、同じバンド内のＰＥ０が担当する画素データを
参照する事になる。従ってＰＥ１２６はステップ６１５
で、２画素後のＰＥが担当する１バンド後の画素デー
タ,即ちＡ_ｎ+２(ｍ+１)、Ｂ_ｎ+２(ｍ+１)、Ｃ_ｎ+２(ｍ+
１)に夫々１,４,１なる係数を乗算しＰＥＲに加算す
る。尚１画素後、１画素前、及び２画素前の画素データ
に対する演算は先に述べたステップ６０５と同様のステ
ップ６１６の処理を実行する。The PE of n + 2 is PE0 with respect to PE126.
If the image data two pixels later is processed in step 605, the pixel data assigned to PE0 in the same band will be referred to. Accordingly, the PE 126 determines in step 615
Then, the pixel data after one band which is handled by the PE after two pixels, that is, A _{n + 2} (m + 1), B _{n + 2} (m + 1), C _{n + 2} (m +
1) is multiplied by a coefficient of 1, 4, 1 and added to PER. In addition, in the calculation for the pixel data one pixel after, one pixel before, and two pixels before, the processing of step 616 similar to step 605 described above is executed.

【００７８】次にステップ６０４で分岐されるＰＥ１２
７の処理をステップ６１１,６１２で説明する。Next, the PE 12 branched in step 604
The processing of No. 7 will be described in steps 611 and 612.

【００７９】ＰＥ１２７に対してｎ+１のＰＥはＰＥ０
であり今２画素後の画像データをステップ６０５で処理
すれば、同じバンド内のＰＥ０が担当する画素データを
参照する事になる。従ってＰＥ１２７はステップ６１１
で、２画素後のＰＥが担当する１バンド後の画素デー
タ,即ちＡ_ｎ+２(ｍ+１)、Ｂ_ｎ+２(ｍ+１)、Ｃ_ｎ+２(ｍ+
１)に夫々１,４,１なる係数を乗算しＰＥＲに加算す
る。同様に１画素後のＰＥが担当する１バンド後の画素
データ,即ちＡ_ｎ+１(ｍ+１)、Ｂ_ｎ+１(ｍ+１)、Ｃ _ｎ+１
(ｍ+１)に夫々４,６,４なる係数を乗算しＰＥＲに加算
する。尚１画素後、１画素前、及び２画素前の画素に対
する演算は先に述べたステップ６０５と同様のステップ
６１６の処理を実行する。The PE of n + 1 is PE0 with respect to PE127.
And the image data after two pixels is processed in step 605
Then, the pixel data assigned to PE0 in the same band
Will be referred to. Therefore, the PE 127 determines in step 611
And the pixel data after one band that is handled by the PE after two pixels.
Or A_{n + 2}(m + 1), B_{n + 2}(m + 1), C_{n + 2}(m +
1) is multiplied by a coefficient of 1,4,1 and added to PER
You. Similarly, the pixel after one band assigned to the PE after one pixel
Data, ie A_{n + 1}(m + 1), B_{n + 1}(m + 1), C _{n + 1}
(m + 1) is multiplied by a coefficient of 4, 6, 4 and added to PER
I do. One pixel after, one pixel before, and two pixels before
The calculation to be performed is the same as that in step 605 described above.
616 is executed.

【００８０】各ＰＥ番号に従う処理が終わった後、ステ
ップ６０６でＰＥＲの値を重み係数の総和６４で除算し
てフィルタ演算が終了する。この値は外部ワーキングメ
モリー２１６に出力して１バンドの処理が終了する。ス
テップ６０２からステップ６０６の一連の処理を５６回
繰返して６０７、１ラスタの処理が終了する。After the processing according to each PE number is completed, in step 606, the value of PER is divided by the sum total 64 of the weighting coefficients, and the filter operation is completed. This value is output to the external working memory 216, and the processing for one band is completed. The series of processing from step 602 to step 606 is repeated 56 times, and the processing of 607 and one raster is completed.

【００８１】ステップ６０８は１ラスタ分の処理が終了
する度に、各ＰＥが担当する内部メモリー４１１に格納
された最も古いラインデータ、即ちＡのデータをＢのデ
ータで更新し、同様にＢのデータをＣのデータで更新す
る。これに依って次のラスタを処理する際に、新たなＣ
ラインのデータをステップ６０１,６０２で先に述べた
様に順次１バンド毎に入力する。以上の処理を行う事に
依って、１２８個のＰＥ全てを並列動作させる事が可能
であり、最も高速なフィルタ演算が実施出来る。In step 608, each time the processing for one raster is completed, the oldest line data stored in the internal memory 411 assigned to each PE, that is, the data of A, is updated with the data of B, and similarly, the data of B is updated. The data is updated with the data of C. Thus, when processing the next raster, a new C
Line data is sequentially input for each band as described above in steps 601 and 602. By performing the above processing, all 128 PEs can be operated in parallel, and the fastest filter operation can be performed.

【００８２】（別実施の形態）さて、次に本発明による
別実施の形態を図７を用いて詳説する。(Another Embodiment) Next, another embodiment of the present invention will be described in detail with reference to FIG.

【００８３】図６で説明した実施の形態では、１画素に
対する空間フィルター演算は図５（ｃ）の係数を用いる
場合、１以外の係数１１個に対して、合計１１回の乗算
演算が必要である。ところが、この係数の内、係数４は
６画素、係数６は４画素に対して共通の為、各画素デー
タに対して先に４倍、６倍なる演算を行い、この中間デ
ータをレジスタに記憶させておく事で、１画素に対する
空間フィルター演算は３回の乗算に削減出来る。In the embodiment described with reference to FIG. 6, when using the coefficients shown in FIG. 5C for the spatial filter operation for one pixel, a total of 11 multiplication operations are required for 11 coefficients other than 1. is there. However, among these coefficients, the coefficient 4 is common to 6 pixels and the coefficient 6 is common to 4 pixels. Therefore, the arithmetic operation of 4 times and 6 times is first performed on each pixel data, and the intermediate data is stored in the register. By doing so, the spatial filter operation for one pixel can be reduced to three multiplications.

【００８４】図７で示す別実施の形態はこの様にして演
算処理の高速化が可能な実施の形態である。Another embodiment shown in FIG. 7 is an embodiment capable of speeding up the arithmetic processing in this way.

【００８５】図７（ａ）はＳＩＭＤプロセッサー３０８
の各ＰＥが有する内部メモリ４１１の一部を示してお
り、空間フィルター処理に用いる画像データを格納す
る。図中Ａｎ(１)はｎ番目のＰＥが担当する内部メモリ
４１１に図５（ａ）で示したバンド１即ち、Ａ-１内で
ＰＥｎが担当する画像データを示す。従って図中Ａｎ
(２)は、ｎが２の場合であり、ＰＥ２が担当するＡライ
ンの２バンド目の画素、即ち７１４６画素中の１３０画
素目のデータを表している。又、夫々の画像データに対
してフィルター係数の４及び６を乗算した結果を格納す
る。本実施の形態では図５（ｂ）で説明した様に１ラス
ターを５６のバンドに分割して処理する為、３ライン分
の画像データは各ＰＥが有する２KBの内部メモリー４１
１内に夫々５６*３*３(=５０４)バイトの領域で格納さ
れている。FIG. 7A shows a SIMD processor 308.
3 shows a part of the internal memory 411 of each PE, and stores image data used for spatial filtering. In the drawing, An (1) indicates image data assigned to PEn in band 1 shown in FIG. 5A, that is, A-1, in the internal memory 411 assigned to the n-th PE. Therefore, in the figure, An
(2) is a case where n is 2, and represents data of the second band pixel of the A line handled by PE2, that is, data of the 130th pixel out of 7146 pixels. Also, a result obtained by multiplying each image data by filter coefficients 4 and 6 is stored. In the present embodiment, as described with reference to FIG. 5B, one raster is divided into 56 bands and processed, so that image data for three lines is stored in the 2 KB internal memory 41 of each PE.
1 are stored in an area of 56 * 3 * 3 (= 504) bytes.

【００８６】図７（ｂ）に１ラスタの画像信号に対して
空間フィルター処理を行うフローチャートを示す。図７
（ｂ）において１ラスタを５６バンドに分割して処理す
る為のバンドカウンターｍを１に初期化し、Ｃｎ(ｍ)即
ちＣｎ(１)に画像データを外部ワーキングメモリー２１
６から入力し、４倍した４Ｃｎ(１)及び６倍した６Ｃｎ
(１)と共に、内部メモリー４１１の所定アドレスに格納
する（７０１）。FIG. 7B shows a flowchart for performing a spatial filtering process on one raster image signal. FIG.
In (b), a band counter m for dividing one raster into 56 bands for processing is initialized to 1, and image data is stored in Cn (m), that is, Cn (1).
Input from 6, 4Cn (1) quadrupled and 6Cn quadrupled
Along with (1), it is stored in a predetermined address of the internal memory 411 (701).

【００８７】ここで、図７（ｂ）におけるＡラインとＢ
ラインの画像データは夫々前ライン、前々ラインを処理
する際に既に１ラスター分入力されている事とする。ス
テップ７０２で現在処理しているバンドｍの次のバンド
（ｍ+１）のＣラインデータを内部メモリー４１１に入
力すし、４倍した４Ｃｎ(m+１)及び６倍した６Ｃｎ(m+
１)と共に、内部メモリー４１１の所定アドレスに格納
する。即ち、現在処理するバンドｍの後端部のＰＥ１２
６、ＰＥ１２７が処理に必要とする画像データをここで
入力する。Here, the line A and the line B in FIG.
It is assumed that the image data of the line has already been input for one raster when the previous line and the line before the line are processed. In step 702, the C line data of the band (m + 1) next to the band m currently being processed is input to the internal memory 411, and 4Cn (m + 1) quadrupled and 6Cn (m +
Together with 1), it is stored at a predetermined address of the internal memory 411. That is, PE12 at the rear end of the band m to be processed at present.
6. Image data required for processing by the PE 127 is input here.

【００８８】尚、ｍ＝５６の場合のみ後端部ＰＥが処理
に必要な画像データが存在しないが、バンド５５までは
処理すべきバンドに対してその後のバンドデータが３ラ
イン分各ＰＥの内部メモリー４１１に格納されている事
になる。又、これらのデータはバンド毎に順次１ラスタ
ー分保持して行く為、ｍ=１のバンドを除いて前端部の
ＰＥ０およびＰＥ１が処理に必要となる１バンド前の画
像データも全て各ＰＥの内部メモリに保持されている事
になる。Note that there is no image data required for processing at the rear end PE only when m = 56, but up to the band 55, the subsequent band data for the band to be processed is three lines inside each PE. It is stored in the memory 411. In addition, since these data are sequentially stored for one raster for each band, the image data of one band before the PE0 and PE1 at the front end except for the band of m = 1 are all necessary for each PE. It is stored in the internal memory.

【００８９】ステップ７０３は図５ｃで示す重み計数の
内担当するＰＥの内部メモリ４１１に格納されているデ
ータ、即ちＢｎ(ｍ)に係数１２を乗算し、既に係数を乗
算し格納されている６Ａｎ(ｍ)、６Ｃｎ(ｍ)を読み出し
ＰＥレジスタＰＥＲに加算する７０３。Step 703 is to multiply the data stored in the internal memory 411 of the PE in charge of the weight count shown in FIG. 5C, that is, Bn (m) by the coefficient 12, and to multiply the coefficient by the coefficient 6An already stored. (m), 6Cn (m) is read out and added to the PE register PER 703.

【００９０】ステップ７０４は各ＰＥの番号によって異
なる処理を実行する為の判断ステップであり、本発明に
おけるＳＩＭＤプロセッサーは、単一のプログラム上で
各ＰＥ番号との比較を行う事が可能で、ＰＥ毎に異なる
処理の実行が可能である。Step 704 is a judgment step for executing different processing depending on the number of each PE. The SIMD processor of the present invention can compare each PE number on a single program. It is possible to execute different processing every time.

【００９１】ＰＥ０,ＰＥ１,ＰＥ１２６,ＰＥ１２７以
外のＰＥに対してはステップ７０４からステップ７０５
に分岐し、他の周辺の画素に対する積和演算を続行す
る。Steps 704 to 705 are performed for PEs other than PE0, PE1, PE126, and PE127.
, And the product-sum operation is continued for other peripheral pixels.

【００９２】即ち、ｎ番目のＰＥに対して１画素前のＰ
Ｅが担当する画素データ４Ａ_ｎ-１(ｍ)、６Ｂ
_ｎ-１(ｍ)、４Ｃ_ｎ-１(ｍ)を読み出しＰＥＲに加算す
る。同様に、ｎ番目のＰＥに対して２画素前のＰＥが担
当する画素データＡ_ｎ-２(ｍ)、４Ｂ_{ｎ- ２}(ｍ)、Ｃ
_ｎ-２(ｍ)を読み出しＰＥＲに加算する。又、同様にｎ
番目のＰＥに対して１画素後のＰＥが担当する画素デー
タ４Ａ_ｎ+１(ｍ)、６Ｂ_ｎ+１(ｍ)、４Ｃ_ｎ+１(ｍ)を読
みだしＰＥＲに加算する。同様にｎ番目のＰＥに対して
２画素後のＰＥが担当する画素データＡ_ｎ+２(ｍ)、４
Ｂ_ｎ+２(ｍ)、Ｃ_ｎ+２(ｍ)をＰＥＲに加算する。本発明
のＳＩＭＤプロセッサー３０８は左右に３組離れたＰＥ
のレジスター等にアクセス可能な為、ＰＥ２-１２６ま
での１２４組のＰＥは全て単一のステップ６０５を実行
出来る。次にステップ６０５で分岐されるＰＥ０の処理
をステップ７１３,７１４で説明する。That is, the P which is one pixel before the n-th PE
Pixel data 4A _n-1 (m), 6B that E is in charge of
_n-1 (m), 4C _n-1 (m) is read and added to PER. Similarly, pixel data A _n−2 (m), 4B _{n− 2} (m), and C assigned to the PE two pixels before the n-th PE
_n-2 (m) is read and added to the PER. Similarly, n
The pixel data 4A _{n + 1} (m), 6B _{n + 1} (m), and 4C _{n + 1} (m) assigned to the PE one pixel after the first PE are read out and added to the PER. Similarly, pixel data A _{n + 2} (m), 4 assigned to the PE two pixels later than the n-th PE
B _{n + 2} (m) and C _{n + 2} (m) are added to PER. The SIMD processor 308 of the present invention has three pairs of left and right PEs.
, And all the 124 sets of PEs up to PE2-126 can execute a single step 605. Next, the processing of PE0 branched in step 605 will be described in steps 713 and 714.

【００９３】ＰＥ０に対してｎ-１のＰＥはＰＥ１２７
であり今１画素前の画像データをステップ７０５で処理
すれば、同じバンド内のＰＥ１２７が担当する画素を参
照する事になる。従ってＰＥ０はステップ７１３で、１
画素前のＰＥが担当する１バンド前の画素データ,即ち
Ａ_ｎ-１(ｍ-１)、Ｂ_ｎ-１(ｍ-１)、Ｃ_ｎ-１(ｍ-１)を読
み出しＰＥＲに加算する。同様にして２画素前のＰＥが
担当する１バンド前の画素データ,即ちＡ_ｎ-２(ｍ-
１)、Ｂ_ｎ-２(ｍ-１)、Ｃ_ｎ-２(ｍ-１)を読み出しＰＥ
Ｒに加算する。尚１画素後、及び２画素後の画素に対す
る演算は先に述べたステップ７０５と同様のステップ７
１４の処理を実行する。The PE of n-1 with respect to PE0 is PE127
If the image data of the immediately preceding pixel is processed in step 705, the pixel assigned to the PE 127 in the same band will be referred to. Therefore, PE0 is 1 in step 713.
The pixel data one band before, which is assigned to the PE before the pixel, that is, A _n-1 (m-1), B _n-1 (m-1), and C _n-1 (m-1) are read and added to the PER. . Similarly, the pixel data of one band before, which is assigned to the PE two pixels before, that is, _An-2 (m-
1), B _n−2 (m−1) and C _n−2 (m−1) are read and PE
Add to R. The calculation for the pixel after one pixel and the pixel after two pixels is performed in step 7 similar to step 705 described above.
14 is executed.

【００９４】次にステップ７０４で分岐されるＰＥ１の
処理をステップ７０９,７１０で説明する。Next, the processing of PE1 branched in step 704 will be described in steps 709 and 710.

【００９５】ＰＥ１に対してｎ-２のＰＥはＰＥ１２７
であり今２画素前の画像データをステップ７０５で処理
すれば、同じバンド内のＰＥ１２７が担当する画素を参
照する事になる。従ってＰＥ１はステップ７０９で、２
画素前のＰＥが担当する１バンド前の画素データ,即ち
Ａ _ｎ-２(ｍ-１)、Ｂ_ｎ-２(ｍ-１)、Ｃ_ｎ-２(ｍ-１)を読
み出しＰＥＲに加算する。尚１画素前、１画素後、及び
２画素後の画素データに対する演算は先に述べたステッ
プ７０５と同様のステップ７１０の処理を実行する。The PE of n-2 is PE127 with respect to PE1.
And the image data two pixels before is processed in step 705
Then, refer to the pixels assigned by PE 127 in the same band.
I will shine. Therefore, PE1 determines in step 709 that 2
Pixel data of one band before, which is handled by the PE before the pixel, ie,
A _n-2(m-1), B_n-2(m-1), C_n-2Read (m-1)
Add to the overflow PER. Note that one pixel before, one pixel after, and
The calculation for the pixel data after two pixels is performed in the same manner as described above.
Step 710 similar to step 705 is executed.

【００９６】次にステップ７０４で分岐されるＰＥ１２
６の処理をステップ７１５,７１６で説明する。Next, the PE 12 branched in step 704
The processing of No. 6 will be described in steps 715 and 716.

【００９７】ＰＥ１２６に対してｎ+２のＰＥはＰＥ０
であり今２画素後の画像データをステップ７０５で処理
すれば、同じバンド内のＰＥ０が担当する画素データを
参照する事になる。従ってＰＥ１２６はステップ７１５
で、２画素後のＰＥが担当する１バンド後の画素デー
タ,即ちＡ_ｎ+２(ｍ+１)、Ｂ_ｎ+２(ｍ+１)、Ｃ_ｎ+２(ｍ+
１)を読み出しＰＥＲに加算する。尚１画素後、１画素
前、及び２画素前の画素データに対する演算は先に述べ
たステップ７０５と同様のステップ７１６の処理を実行
する。The PE of n + 2 is PE0 with respect to PE126.
If the image data two pixels later is processed in step 705, the pixel data assigned to PE0 in the same band will be referred to. Therefore, the PE 126 determines in step 715
Then, the pixel data after one band which is handled by the PE after two pixels, that is, A _{n + 2} (m + 1), B _{n + 2} (m + 1), C _{n + 2} (m +
1) is added to the read PER. In addition, in the calculation for the pixel data one pixel after, one pixel before, and two pixels before, the processing of step 716 similar to step 705 described above is executed.

【００９８】次にステップ７０４で分岐されるＰＥ１２
７の処理をステップ７１１,７１２で説明する。Next, the PE 12 branched in step 704
Step 7 is described in steps 711 and 712.

【００９９】ＰＥ１２７に対してｎ+１のＰＥはＰＥ０
であり今２画素後の画像データをステップ７０５で処理
すれば、同じバンド内のＰＥ０が担当する画素データを
参照する事になる。従ってＰＥ１２７はステップ７１１
で、２画素後のＰＥが担当する１バンド後の画素デー
タ、即ちＡ_ｎ+２(ｍ+１)、Ｂ_ｎ+２(ｍ+１)、Ｃ_ｎ+２(ｍ
+１)を読み出しＰＥＲに加算する。同様に１画素後のＰ
Ｅが担当する１バンド後の画素データ,即ちＡ_ｎ+１(ｍ+
１)、Ｂ_ｎ+１(ｍ+１)、Ｃ_ｎ+１(ｍ+１)を読み出しＰＥ
Ｒに加算する。尚１画素後、１画素前、及び２画素前の
画素に対する演算は先に述べたステップ７０５と同様の
ステップ７１６の処理を実行する。The PE of n + 1 is PE0 with respect to PE127.
If the image data two pixels later is processed in step 705, the pixel data assigned to PE0 in the same band will be referred to. Therefore, the PE 127 determines in step 711
Thus, the pixel data after one band which is handled by the PE after two pixels, that is, A _{n + 2} (m + 1), B _{n + 2} (m + 1), C _{n + 2} (m
+1) is added to the read PER. Similarly, P after one pixel
E is responsible for the pixel data after one band, that is, _{An + 1} (m +
1), B _{n + 1} (m + 1), C _{n + 1} (m + 1) are read and PE
Add to R. The calculation for the pixel one pixel after, one pixel before, and two pixels before executes the processing of step 716 similar to step 705 described above.

【０１００】各ＰＥ番号に従う処理が終わった後、ステ
ップ７０６でＰＥＲの値を重み係数の総和６４で乗算し
てフィルタ演算が終了する。この値は外部ワーキングメ
モリー２１６に出力して１バンドの処理が終了する。ス
テップ７０２からステップ７０６の一連の処理を５６回
繰返して７０７、１ラスタの処理が終了する。After the processing according to each PE number is completed, in step 706, the PER value is multiplied by the sum total 64 of the weighting coefficients, and the filter operation is completed. This value is output to the external working memory 216, and the processing for one band is completed. The series of processing from step 702 to step 706 is repeated 56 times, and the processing of 707 and one raster is completed.

【０１０１】ステップ７０８は１ラスタ分の処理が終了
する度に、各ＰＥが担当する内部メモリー４１１に格納
された最も古いラインデータ、即ちＡのデータをＢのデ
ータで更新し、同様にＢのデータをＣのデータで更新す
る。これに依って次のラスタを処理する際に、新たなＣ
ラインのデータをステップ６０１,６０２で先に述べた
様に順次１バンド毎に入力する。以上の処理を行う事に
依って、１２８個のＰＥ全てを並列動作させる事が可能
であり、更に最も乗算回数の少ない高速なフィルタ演算
が実施出来る。In step 708, every time the processing for one raster is completed, the oldest line data stored in the internal memory 411 assigned to each PE, ie, the data of A, is updated with the data of B, and similarly, the data of B is updated. The data is updated with the data of C. Thus, when processing the next raster, a new C
Line data is sequentially input for each band as described above in steps 601 and 602. By performing the above processing, all 128 PEs can be operated in parallel, and a high-speed filter operation with the least number of multiplications can be performed.

【０１０２】《適用範囲》以上、本発明の実施の形態を
３*５画素の空間フィルターで開示したが、通常の空間
フィルターであれば、参照領域がいかなるサイズで有っ
ても、本発明によって高速化が図れる。<< Applicable Range >> Although the embodiment of the present invention has been disclosed with the spatial filter of 3 * 5 pixels, the present invention can be applied to any normal spatial filter regardless of the size of the reference area. Higher speed can be achieved.

【０１０３】空間フィルターに限定されず、注目画素を
中心に、少なくともＰＥの配列方向に複数画素の画像信
号、或いは画像処理された中間データを画素毎に参照し
て処理結果を得る。例えば、黒文字処理、像域分離、パ
ターンマッチッグを用いる孤立点除去、２値画像のジャ
ギー補正、各種特徴量検出処理、誤差拡散処理等、全て
の画像処理に適用が可能である。The present invention is not limited to the spatial filter, and a processing result is obtained by referencing, for each pixel, an image signal of a plurality of pixels, or image-processed intermediate data, at least in the arrangement direction of the PE around the pixel of interest. For example, the present invention can be applied to all image processing such as black character processing, image area separation, isolated point removal using a pattern match tag, jaggy correction of a binary image, various feature amount detection processing, and error diffusion processing.

【０１０４】なお、先に述べた実施の形態では、処理時
に参照する画像信号、及び処理の中間データを各ＰＥが
担当する内部メモリー４１１に記憶保持し、この内部メ
モリー４１１を用いて実施したが、例えば、参照領域が
広い場合には、外部メモリーインターフェース３０６を
介して外部ワーキングメモリー２１６に記憶保持し、該
ワーキングメモリーを直接アクセスしても同様の処理が
可能である。In the above-described embodiment, the image signal to be referred to at the time of processing and the intermediate data of the processing are stored and held in the internal memory 411 assigned to each PE, and the processing is performed using this internal memory 411. For example, when the reference area is large, the same processing can be performed by storing the data in the external working memory 216 via the external memory interface 306 and directly accessing the working memory.

【０１０５】（他の実施形態）以上、本発明の実施形態
について詳述したが、本発明は、複数の機器から構成さ
れるシステムに適用しても良いし、また、一つの機器か
らなる装置に適用しても良い。(Other Embodiments) Although the embodiments of the present invention have been described in detail, the present invention may be applied to a system including a plurality of devices, or may be a device including a single device. May be applied.

【０１０６】なお、本発明は、前述した実施形態の機能
を実現するソフトウェアのプログラムを、システム或い
は装置に直接或いは遠隔から供給し、そのシステム或い
は装置のコンピュータが該供給されたプログラムコード
を読み出して実行することによっても達成される場合を
含む。その場合、プログラムの機能を有していれば、形
態は、プログラムである必要はない。According to the present invention, a software program for realizing the functions of the above-described embodiments is directly or remotely supplied to a system or apparatus, and a computer of the system or apparatus reads the supplied program code to read the supplied program code. It includes the case where it is also achieved by executing. In that case, the form need not be a program as long as it has the function of the program.

【０１０７】従って、本発明の機能処理をコンピュータ
で実現するために、該コンピュータにインストールされ
るプログラムコード自体も本発明を実現するものであ
る。つまり、本発明のクレームでは、本発明の機能処理
を実現するためのコンピュータプログラム自体も含まれ
る。Therefore, since the functions of the present invention are implemented by computer, the program code installed in the computer also implements the present invention. That is, the claims of the present invention also include the computer program itself for realizing the functional processing of the present invention.

【０１０８】その場合、プログラムの機能を有していれ
ば、オブジェクトコード、インタプリタにより実行され
るプログラム、ＯＳに供給するスクリプトデータ等、プ
ログラムの形態を問わない。In this case, as long as it has the function of the program, the form of the program is not limited, such as an object code, a program executed by an interpreter, and script data supplied to the OS.

【０１０９】プログラムを供給するための記録媒体とし
ては、例えば、フロッピー（登録商標）ディスク、ハー
ドディスク、光ディスク、光磁気ディスク、ＭＯ、ＣＤ
−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、磁気テープ、不揮発
性のメモリカード、ＲＯＭ、ＤＶＤ（ＤＶＤ−ＲＯＭ、
ＤＶＤ−Ｒ）などがある。As a recording medium for supplying the program, for example, a floppy (registered trademark) disk, hard disk, optical disk, magneto-optical disk, MO, CD
-ROM, CD-R, CD-RW, magnetic tape, nonvolatile memory card, ROM, DVD (DVD-ROM,
DVD-R).

【０１１０】その他、プログラムの供給方法としては、
クライアントコンピュータのブラウザを用いてインター
ネットのホームページに接続し、該ホームページから本
発明のコンピュータプログラムそのもの、もしくは圧縮
され自動インストール機能を含むファイルをハードディ
スク等の記録媒体にダウンロードすることによっても供
給できる。また、本発明のプログラムを構成するプログ
ラムコードを複数のファイルに分割し、それぞれのファ
イルを異なるホームページからダウンロードすることに
よっても実現可能である。つまり、本発明の機能処理を
コンピュータで実現するためのプログラムファイルを複
数のユーザに対してダウンロードさせるＷＷＷサーバ
も、本発明のクレームに含まれるものである。In addition, as a program supply method,
It can also be supplied by connecting to a homepage on the Internet using a browser of a client computer and downloading the computer program itself of the present invention or a compressed file including an automatic installation function to a recording medium such as a hard disk from the homepage. Further, the present invention can also be realized by dividing the program code constituting the program of the present invention into a plurality of files and downloading each file from a different homepage. In other words, a WWW server that allows a plurality of users to download a program file for implementing the functional processing of the present invention on a computer is also included in the claims of the present invention.

【０１１１】また、本発明のプログラムを暗号化してＣ
Ｄ−ＲＯＭ等の記憶媒体に格納してユーザに配布し、所
定の条件をクリアしたユーザに対し、インターネットを
介してホームページから暗号化を解く鍵情報をダウンロ
ードさせ、その鍵情報を使用することにより暗号化され
たプログラムを実行してコンピュータにインストールさ
せて実現することも可能である。Further, the program of the present invention is encrypted to
By storing the information in a storage medium such as a D-ROM and distributing it to users, and allowing users who have cleared predetermined conditions to download key information for decryption from a home page via the Internet and using the key information It is also possible to execute the encrypted program and install the program on a computer.

【０１１２】また、コンピュータが、読み出したプログ
ラムを実行することによって、前述した実施形態の機能
が実現される他、そのプログラムの指示に基づき、コン
ピュータ上で稼動しているＯＳなどが、実際の処理の一
部または全部を行ない、その処理によっても前述した実
施形態の機能が実現され得る。The functions of the above-described embodiments are implemented when the computer executes the read program, and the OS or the like running on the computer executes actual processing based on the instructions of the program. Is performed, and the functions of the above-described embodiments can also be realized by the processing.

【０１１３】さらに、記録媒体から読み出されたプログ
ラムが、コンピュータに挿入された機能拡張ボードやコ
ンピュータに接続された機能拡張ユニットに備わるメモ
リに書き込まれた後、そのプログラムの指示に基づき、
その機能拡張ボードや機能拡張ユニットに備わるＣＰＵ
などが実際の処理の一部または全部を行ない、その処理
によっても前述した実施形態の機能が実現される。Further, after the program read from the recording medium is written into a memory provided in a function expansion board inserted into the computer or a function expansion unit connected to the computer, based on the instructions of the program,
CPU installed in the function expansion board or function expansion unit
Perform part or all of the actual processing, and the functions of the above-described embodiments are also realized by the processing.

【０１１４】[0114]

【発明の効果】本発明によれば、全てのＰＥに対して注
目画素周辺の画素データを参照して並列処理させる事が
出来るので処理の高速化が図れる。また、端部のＰＥに
対しても注目画素周辺の画素データを参照して並列処理
させる事が出来るので処理の高速化が図れる。また、全
てのＰＥに対して注目画素周辺の画素データを参照して
並列処理させる事が出来るので処理の高速化が図れる。
また、簡単な制御で全てのＰＥに対して注目画素周辺の
画素データを参照して並列処理させる事が出来、理の高
速化が図れる。また、全てのＰＥに対して注目画素周辺
の画素データを参照する処理の中間データを繰返して用
いれる為、更なる高速化が図れる。また、ＰＥ数より多
いラスターデータに対しても、全てのＰＥに対して注目
画素周辺の画素データを参照して並列処理させる事が出
来るので処理の高速化が図れる。According to the present invention, all the PEs can be processed in parallel by referring to the pixel data around the target pixel, so that the processing speed can be increased. Also, the PE at the end can be processed in parallel by referring to the pixel data around the target pixel, so that the processing speed can be increased. Further, all the PEs can be processed in parallel with reference to the pixel data around the target pixel, so that the processing can be sped up.
Further, all the PEs can be processed in parallel with reference to the pixel data around the target pixel by simple control, and the processing speed can be increased. Further, since the intermediate data of the process of referring to the pixel data around the target pixel is repeatedly used for all the PEs, the speed can be further increased. Further, even for raster data having more than the number of PEs, all the PEs can be processed in parallel by referring to the pixel data around the target pixel, so that the processing can be speeded up.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の実施形態に係る画像処理装置の構成を
機能的に示すブロック図である。FIG. 1 is a block diagram functionally showing a configuration of an image processing apparatus according to an embodiment of the present invention.

【図２】本発明の実施形態に係る画像処理装置のハード
ウエア構成の一例を示すブロック図である。FIG. 2 is a block diagram illustrating an example of a hardware configuration of the image processing apparatus according to the embodiment of the present invention.

【図３】画像処理プロセッサー部の構成を説明するため
の図である。FIG. 3 is a diagram illustrating a configuration of an image processing processor unit.

【図４】演算処理ユニットの概略ブロックを示す図であ
る。FIG. 4 is a diagram showing a schematic block of an arithmetic processing unit.

【図５】空間フィルタ処理の概要を示す図である。FIG. 5 is a diagram showing an outline of a spatial filter process.

【図６】（ａ）は、ＳＩＭＤプロセッサーの各ＰＥが有
する内部メモリの一部を示す図であり、（ｂ）は、１ラ
スタの画像信号に対して空間フィルター処理を行うフロ
ーチャートである。6A is a diagram illustrating a part of an internal memory included in each PE of the SIMD processor, and FIG. 6B is a flowchart illustrating a process of performing a spatial filter process on an image signal of one raster;

【図７】（ａ）は、ＳＩＭＤプロセッサーの各ＰＥが有
する内部メモリの一部を示す図であり、（ｂ）は、１ラ
スタの画像信号に対して空間フィルター処理を行うフロ
ーチャートである。FIG. 7A is a diagram illustrating a part of an internal memory included in each PE of the SIMD processor, and FIG. 7B is a flowchart illustrating a process of performing a spatial filter process on an image signal of one raster;

【図８】ＳＩＭＤプロセッサーで行う画像処理を示すフ
ローチャートである。FIG. 8 is a flowchart illustrating image processing performed by a SIMD processor.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 1/40 Ｈ０４Ｎ 1/40 １０１Ｚ (72)発明者 竹林 学 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 Ｆターム(参考） 5B013 AA18 DD01 5B045 AA01 GG14 5B056 AA05 BB28 HH03 5B057 CA02 CA08 CA12 CA16 CB07 CB12 CB16 CE06 CE13 CH04 CH09 5C077 LL02 LL04 MP01 MP08 NN02 PP02 PP03 PP15 PP37 PP68 PQ08 PQ12 PQ18 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. ⁷ Identification symbol FI Theme coat ゛ (Reference) H04N 1/40 H04N 1/40 101Z (72) Inventor Manabu Takebayashi 3-30-2 Shimomaruko, Ota-ku, Tokyo F term in Canon Inc. (reference) 5B013 AA18 DD01 5B045 AA01 GG14 5B056 AA05 BB28 HH03 5B057 CA02 CA08 CA12 CA16 CB07 CB12 CB16 CE06 CE13 CH04 CH09 5C077 LL02 LL04 MP01 MP08 NN02 PP02 PP03 P08 PP18 P

Claims (6)

【特許請求の範囲】[Claims] 【請求項１】多数のプロセッサーエレメントを有するＳ
ＩＭＤプロセッサーを用いてラスター状の画像信号の注
目画素を並列に該注目画素の周辺画素を参照して処理す
る画像処理装置において、各ＰＥが参照すべき画像信号
を入力する手段と、該入力信号を記憶保持する記憶保持
手段と、同一プログラムで動作する多数の第１のＰＥと
第１のＰＥとは異なるプログラムで動作する第２のＰＥ
を有し、第１及び第２のＰＥが前記記憶保持した画像信
号を参照して画像処理する事を特徴とする画像処理装
置。1. An S having a number of processor elements.
Means for inputting an image signal to be referred to by each PE in an image processing apparatus for processing a pixel of interest of a raster-like image signal in parallel by using an IMD processor with reference to peripheral pixels of the pixel of interest; And a plurality of first PEs operating with the same program and second PEs operating with different programs from the first PE
An image processing apparatus, wherein the first and second PEs perform image processing with reference to the image signal stored and held. 【請求項２】第２のＰＥは多数のＰＥの内、端部に位置
するＰＥであることを特徴とする請求項１に記載の画像
処理装置。2. The image processing apparatus according to claim 1, wherein the second PE is a PE located at an end of the plurality of PEs. 【請求項３】記憶保持手段は各ＰＥ毎に少なくとも、該
ＰＥが今処理すべき第１の画像信号群と、該ＰＥが直前
に処理した第２の画像信号群と、該ＰＥが次に処理すべ
き第３の画像信号群を記憶保持する事を特徴とする請求
項１に記載の画像処理装置。3. The memory holding means for each PE includes at least a first image signal group to be processed by the PE, a second image signal group processed by the PE immediately before, and the PE The image processing apparatus according to claim 1, wherein a third image signal group to be processed is stored and held. 【請求項４】第１のＰＥの動作を指示するプログラムと
第２のＰＥの動作を指示するプログラムは単一のプログ
ラムであり、該プログラムによって実行すべきプログラ
ムを各ＰＥ毎に判断して動作する第１,第２ＰＥを有す
る事を特徴とする請求項１に記載の画像処理装置。4. A program for instructing the operation of the first PE and a program for instructing the operation of the second PE are a single program, and a program to be executed by the program is determined for each PE to operate. The image processing apparatus according to claim 1, further comprising first and second PEs. 【請求項５】記憶保持手段は更に各ＰＥ毎に該ＰＥが第
１の画像信号群を処理した第１の中間データ群と、第２
の画像信号群を処理した第２の中間データ群と、第３の
画像信号群を処理した第３の中間データ群を記憶保持す
る事を特徴とする請求項１に記載の画像処理装置。5. The storage and holding means further comprises, for each PE, a first intermediate data group in which the PE has processed the first image signal group,
2. The image processing apparatus according to claim 1, wherein a second intermediate data group obtained by processing the first image signal group and a third intermediate data group obtained by processing the third image signal group are stored and held. 【請求項６】１ラスタの画素数がＰＥ数に比べて多い事
を特徴とする請求項１に記載の画像処理装置。6. The image processing apparatus according to claim 1, wherein the number of pixels in one raster is larger than the number of PEs.