JP2003345406A - 制御装置 - Google Patents
制御装置Info
- Publication number
- JP2003345406A JP2003345406A JP2002155886A JP2002155886A JP2003345406A JP 2003345406 A JP2003345406 A JP 2003345406A JP 2002155886 A JP2002155886 A JP 2002155886A JP 2002155886 A JP2002155886 A JP 2002155886A JP 2003345406 A JP2003345406 A JP 2003345406A
- Authority
- JP
- Japan
- Prior art keywords
- numerical control
- processing
- sequence
- processor
- sequence processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
- G05B19/414—Structure of the control system, e.g. common controller or multiprocessor systems, interface to servo, programmable interface controller
- G05B19/4147—Structure of the control system, e.g. common controller or multiprocessor systems, interface to servo, programmable interface controller characterised by using a programmable interface controller [PIC]
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/33—Director till display
- G05B2219/33161—Data exchange between controller and processors
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/34—Director, elements to supervisory
- G05B2219/34045—Timer
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/34—Director, elements to supervisory
- G05B2219/34367—Interrupts, different tasks foreground, midground, background
Landscapes
- Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Numerical Control (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】
【課題】 数値制御処理用プロセッサとシーケンス処理
用プロセッサを有する数値制御装置において高速処理を
可能にする。 【解決手段】 数値制御部では、制御周期の開始割付け
を受けると、割込信号をシーケンス処理部に出力する
（Ｓ１２）。シーケンス処理部では、割込指令を受ける
と、数値制御処理時間より長い時間が設定されている遅
延時間パラメータの時間を計時する。数値制御処理結果
のシーケンス処理部へ指令Ｆ２が送られ、遅延時間パラ
メータの時間が経過するとシーケンス処理が実行され
る。該指令Ｆ２に基づく処理結果の数値制御部への信号
Ｇ２が得られ、次の制御周期ではこの信号Ｇ２を用いて
数値制御処理がなされる。数値制御部からの指令（Ｆ
２，Ｆ３）、に対するシーケンス処理した後の返答（Ｇ
２，Ｇ３）が、１制御周期内で完結することが多く、次
の制御周期に返答が得られ、数値制御装置の処理が速く
なる。
用プロセッサを有する数値制御装置において高速処理を
可能にする。 【解決手段】 数値制御部では、制御周期の開始割付け
を受けると、割込信号をシーケンス処理部に出力する
（Ｓ１２）。シーケンス処理部では、割込指令を受ける
と、数値制御処理時間より長い時間が設定されている遅
延時間パラメータの時間を計時する。数値制御処理結果
のシーケンス処理部へ指令Ｆ２が送られ、遅延時間パラ
メータの時間が経過するとシーケンス処理が実行され
る。該指令Ｆ２に基づく処理結果の数値制御部への信号
Ｇ２が得られ、次の制御周期ではこの信号Ｇ２を用いて
数値制御処理がなされる。数値制御部からの指令（Ｆ
２，Ｆ３）、に対するシーケンス処理した後の返答（Ｇ
２，Ｇ３）が、１制御周期内で完結することが多く、次
の制御周期に返答が得られ、数値制御装置の処理が速く
なる。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、工作機械等の制御
に使用する数値制御処理用プロセッサとシーケンス処理
用プロセッサを有する制御装置に関する。
に使用する数値制御処理用プロセッサとシーケンス処理
用プロセッサを有する制御装置に関する。
【０００２】
【従来の技術】近年、工作機械の高速化のため、数値制
御処理を行う装置数値制御処理用プロセッサと、シーケ
ンス処理を行うシーケンス処理用プロセッサを独立に持
つ制御装置である数値制御装置が多数使用されている。
このような数値制御装置では、それぞれのプロセッサが
処理を分担することから、数値制御処理、およびシーケ
ンス処理の実行速度が大幅に向上するというメリットが
ある。
御処理を行う装置数値制御処理用プロセッサと、シーケ
ンス処理を行うシーケンス処理用プロセッサを独立に持
つ制御装置である数値制御装置が多数使用されている。
このような数値制御装置では、それぞれのプロセッサが
処理を分担することから、数値制御処理、およびシーケ
ンス処理の実行速度が大幅に向上するというメリットが
ある。
【０００３】図1は、この数値制御処理用プロセッサと
シーケンス処理用プロセッサを独立に持つ数値制御装置
の要部ブロック図である。数値制御部１０とシーケンス
処理部２０はバス３０で接続されている。数値制御部１
０は、数値制御処理を実行する数値制御処理用プロセッ
サ１１、システムプログラム等の制御ソフトが格納され
ているＲＯＭ１２、該ＲＯＭ１２に格納されたシステム
プログラム等を読み出し格納し、該プログラムを実行す
るためのＲＡＭ１３を備える。また、該ＲＡＭ１３は、
加工プログラムや各種パラメータ設定値等を記憶する不
揮発性部を有する。さらに、各種演算等に利用されるワ
ークＲＡＭ１４を有し、該ＲＡＭ１４内には、シーケン
ス処理部２０との信号のやりとりを行い、該信号に基づ
いて数値制御するための信号を記憶する記憶部を備えて
いる。そして、これらの各要素はバス３０で接続されて
いる。
シーケンス処理用プロセッサを独立に持つ数値制御装置
の要部ブロック図である。数値制御部１０とシーケンス
処理部２０はバス３０で接続されている。数値制御部１
０は、数値制御処理を実行する数値制御処理用プロセッ
サ１１、システムプログラム等の制御ソフトが格納され
ているＲＯＭ１２、該ＲＯＭ１２に格納されたシステム
プログラム等を読み出し格納し、該プログラムを実行す
るためのＲＡＭ１３を備える。また、該ＲＡＭ１３は、
加工プログラムや各種パラメータ設定値等を記憶する不
揮発性部を有する。さらに、各種演算等に利用されるワ
ークＲＡＭ１４を有し、該ＲＡＭ１４内には、シーケン
ス処理部２０との信号のやりとりを行い、該信号に基づ
いて数値制御するための信号を記憶する記憶部を備えて
いる。そして、これらの各要素はバス３０で接続されて
いる。
【０００４】シーケンス処理部２０には、シーケンス処
理を実行するシーケンス処理用プロセッサ２１、シーケ
ンス制御の制御ソフトウェア、シーケンスプログラムが
格納されるＲＯＭ２２、各種演算等のために使用される
ワークＲＡＭ２３、数値制御部１０との信号のやりとり
を行うための信号メモリ２４，ＲＯＭ２２に格納された
制御ソフトウエアやシーケンスプログラムを読み出し格
納し、実行するためのＲＡＭ２５，外部入出力機器に接
続されるＩ／Ｏディバイス２６とを有し、これら要素は
バス３０で接続されている。
理を実行するシーケンス処理用プロセッサ２１、シーケ
ンス制御の制御ソフトウェア、シーケンスプログラムが
格納されるＲＯＭ２２、各種演算等のために使用される
ワークＲＡＭ２３、数値制御部１０との信号のやりとり
を行うための信号メモリ２４，ＲＯＭ２２に格納された
制御ソフトウエアやシーケンスプログラムを読み出し格
納し、実行するためのＲＡＭ２５，外部入出力機器に接
続されるＩ／Ｏディバイス２６とを有し、これら要素は
バス３０で接続されている。
【０００５】なお、数値制御部１０のワークＲＡＭ１４
に記憶する信号Ｆは、数値制御部１０からシーケンス処
理部２０への指令信号を表し、信号Ｇ’は、シーケンス
処理部２０から数値制御部１０への指令信号Ｇをコピー
したものを表す。またシーケンス処理部２０の信号メモ
リ２４に記憶した信号Ｆ’は、数値制御部１０からシー
ケンス処理部２０への指令信号Ｆをコピーしたものであ
り、信号Ｇは、シーケンス処理部２０から数値制御部１
０への指令信号である。この指令信号Ｇにシーケンス処
理終了通知をも含む。
に記憶する信号Ｆは、数値制御部１０からシーケンス処
理部２０への指令信号を表し、信号Ｇ’は、シーケンス
処理部２０から数値制御部１０への指令信号Ｇをコピー
したものを表す。またシーケンス処理部２０の信号メモ
リ２４に記憶した信号Ｆ’は、数値制御部１０からシー
ケンス処理部２０への指令信号Ｆをコピーしたものであ
り、信号Ｇは、シーケンス処理部２０から数値制御部１
０への指令信号である。この指令信号Ｇにシーケンス処
理終了通知をも含む。
【０００６】このような数値制御装置では、数値制御処
理用プロセッサ１１で数値制御処理が実行され、シーケ
ンス処理用プロセッサ２１でシーケンスプログラムの実
行を含むシーケンス処理が、独立に制御周期ごとに繰り
返し実行される。図２はこの動作処理を示すフローチャ
ートである。また、図３はこの動作処理のタイミングを
示すタイミングチャートである。
理用プロセッサ１１で数値制御処理が実行され、シーケ
ンス処理用プロセッサ２１でシーケンスプログラムの実
行を含むシーケンス処理が、独立に制御周期ごとに繰り
返し実行される。図２はこの動作処理を示すフローチャ
ートである。また、図３はこの動作処理のタイミングを
示すタイミングチャートである。
【０００７】数値制御部では、数値制御用プロセッサ１
１が制御周期の開始割付けを受け付けると（ステップＳ
１）、数値制御処理を開始する（図２（ａ）及び図３参
照）。まず、シーケンス処理部２０内の信号メモリ２４
に記憶する数値制御部への指令信号Ｇを、数値制御部１
０内のワークＲＡＭ１４にコピー(信号Ｇ’)する（ステ
ップＳ２）。ＲＡＭ１３に格納されている加工プログラ
ム及びワークＲＡＭ１４に記憶する信号Ｆ，Ｇ’に基づ
いて、数値制御処理を行う（ステップＳ３）。数値制御
処理の結果、発生した数値制御部１０からシーケンス処
理部２０への指令信号Ｆをシーケンス処理部２０の信号
メモリ１４にコピー（信号Ｆ’）する（ステップＳ
４）。上記ステップＳ１〜Ｓ４の処理を数値制御部のプ
ロセッサ１１は所定制御周期毎に実行する（図３参
照）。なお、図３において、Ｓ２〜Ｓ４は及びＴ２は、
図２に示す動作処理フローチャートの同一符号で示され
るステップの処理を表している。
１が制御周期の開始割付けを受け付けると（ステップＳ
１）、数値制御処理を開始する（図２（ａ）及び図３参
照）。まず、シーケンス処理部２０内の信号メモリ２４
に記憶する数値制御部への指令信号Ｇを、数値制御部１
０内のワークＲＡＭ１４にコピー(信号Ｇ’)する（ステ
ップＳ２）。ＲＡＭ１３に格納されている加工プログラ
ム及びワークＲＡＭ１４に記憶する信号Ｆ，Ｇ’に基づ
いて、数値制御処理を行う（ステップＳ３）。数値制御
処理の結果、発生した数値制御部１０からシーケンス処
理部２０への指令信号Ｆをシーケンス処理部２０の信号
メモリ１４にコピー（信号Ｆ’）する（ステップＳ
４）。上記ステップＳ１〜Ｓ４の処理を数値制御部のプ
ロセッサ１１は所定制御周期毎に実行する（図３参
照）。なお、図３において、Ｓ２〜Ｓ４は及びＴ２は、
図２に示す動作処理フローチャートの同一符号で示され
るステップの処理を表している。
【０００８】一方、シーケンス処理部２０では（図２
（ｂ）及び図３参照）、シーケンス処理用プロセッサ２
１が制御周期の開始の割付けを受け付けると（ステップ
Ｔ１）、シーケンス処理を開始する（ステップＴ２）。
シーケンス処理は、Ｉ／Ｏデバイス２６を経由して、図
示しない外部入出力機器からの入力信号を信号メモリ２
４に読み取り、信号メモリ２４に記憶する信号Ｆ’，
Ｇ、その他の信号に基づいて、ＲＯＭ２２から読み出し
ＲＡＭ２５に格納したシーケンスプログラムに基づいて
シーケンス処理を実行する（ステップＴ２）。すなわ
ち、信号メモリ２４に記憶されている数値制御部１０か
らの指令信号Ｆ’を読み取り、判断、処理などを行い、
結果に基づいて数値制御部への指令信号Ｇを信号メモリ
２４に書き込む。また、信号メモリ２４に記憶されてい
る外部入出力機器への指令を、Ｉ／Ｏデバイス２６を経
由して図示しない外部入出力機器へ出力信号を出力し、
外部入出力機器から入力される信号を信号メモリ２４に
書き込む処理をも含む。以下、上記ステップＴ１〜Ｔ２
を制御周期毎繰り返し実行する。
（ｂ）及び図３参照）、シーケンス処理用プロセッサ２
１が制御周期の開始の割付けを受け付けると（ステップ
Ｔ１）、シーケンス処理を開始する（ステップＴ２）。
シーケンス処理は、Ｉ／Ｏデバイス２６を経由して、図
示しない外部入出力機器からの入力信号を信号メモリ２
４に読み取り、信号メモリ２４に記憶する信号Ｆ’，
Ｇ、その他の信号に基づいて、ＲＯＭ２２から読み出し
ＲＡＭ２５に格納したシーケンスプログラムに基づいて
シーケンス処理を実行する（ステップＴ２）。すなわ
ち、信号メモリ２４に記憶されている数値制御部１０か
らの指令信号Ｆ’を読み取り、判断、処理などを行い、
結果に基づいて数値制御部への指令信号Ｇを信号メモリ
２４に書き込む。また、信号メモリ２４に記憶されてい
る外部入出力機器への指令を、Ｉ／Ｏデバイス２６を経
由して図示しない外部入出力機器へ出力信号を出力し、
外部入出力機器から入力される信号を信号メモリ２４に
書き込む処理をも含む。以下、上記ステップＴ１〜Ｔ２
を制御周期毎繰り返し実行する。
【０００９】
【発明が解決しようとする課題】数値制御工作機械等に
おいては、数値制御部１０からシーケンス処理部２０へ
の指令信号Ｆ（Ｆ’）に基づいて、シーケンス処理部２
０が、シーケンスプログラムで処理し、その処理結果
を、シーケンス処理部２０から数値制御部１０への指令
信号Ｇ（Ｇ’）として出力することで、工作機械を制御
する場合が多い。これら、数値制御部１０からシーケン
ス処理部２０への信号及びシーケンス処理部２０から数
値制御部１０への信号の伝達は、早いほど工作機械を高
速に制御できる。
おいては、数値制御部１０からシーケンス処理部２０へ
の指令信号Ｆ（Ｆ’）に基づいて、シーケンス処理部２
０が、シーケンスプログラムで処理し、その処理結果
を、シーケンス処理部２０から数値制御部１０への指令
信号Ｇ（Ｇ’）として出力することで、工作機械を制御
する場合が多い。これら、数値制御部１０からシーケン
ス処理部２０への信号及びシーケンス処理部２０から数
値制御部１０への信号の伝達は、早いほど工作機械を高
速に制御できる。
【００１０】しかし、数値制御処理用プロセッサ１１
と、シーケンス処理用プロセッサ２１を独立に持つ数値
制御装置では、両者のプロセッサがお互いに並列に同時
動作するため、数値制御部１０からシーケンス処理部２
０への指令信号Ｆ、およびシーケンス処理部２０から数
値制御部１０への指令信号Ｇが、両者の実行のタイミン
グによって遅延してしまうという問題があった。
と、シーケンス処理用プロセッサ２１を独立に持つ数値
制御装置では、両者のプロセッサがお互いに並列に同時
動作するため、数値制御部１０からシーケンス処理部２
０への指令信号Ｆ、およびシーケンス処理部２０から数
値制御部１０への指令信号Ｇが、両者の実行のタイミン
グによって遅延してしまうという問題があった。
【００１１】図４は、この処理が遅れるケースの説明図
である。シーケンス処理部２０の信号メモリ２４内の信
号Ｇ１をワークＲＡＭ１４にコピー（Ｇ’１）し（ステ
ップＳ２）、該信号Ｇ１（Ｇ’１）に基づいて数値制御
用プロセッサ１１は、数値制御処理し（ステップＳ
３）、その結果のシーケンス処理部２０へ指令する信号
Ｆ２をシーケンス処理部２０内の信号メモリ２４にコピ
ー（Ｆ’２）する（ステップＳ４）。次の制御周期にお
いて、シーケンス処理部２０のプロセッサ２１は、この
信号Ｆ２（Ｆ’２）に基づいてシーケンスプログラムで
処理する（ステップＴ２）。その結果として、数値制御
部１０への指令信号Ｇ２が得られる。そして次の制御周
期において、この指令信号Ｇ２は、シーケンス処理部２
０から数値制御部１０へ転送され、ワークＲＡＭ１４に
コピー（Ｇ’２）され（ステップＳ２）、この信号に基
づいて数値制御装置処理がなされる（ステップＳ３）。
である。シーケンス処理部２０の信号メモリ２４内の信
号Ｇ１をワークＲＡＭ１４にコピー（Ｇ’１）し（ステ
ップＳ２）、該信号Ｇ１（Ｇ’１）に基づいて数値制御
用プロセッサ１１は、数値制御処理し（ステップＳ
３）、その結果のシーケンス処理部２０へ指令する信号
Ｆ２をシーケンス処理部２０内の信号メモリ２４にコピ
ー（Ｆ’２）する（ステップＳ４）。次の制御周期にお
いて、シーケンス処理部２０のプロセッサ２１は、この
信号Ｆ２（Ｆ’２）に基づいてシーケンスプログラムで
処理する（ステップＴ２）。その結果として、数値制御
部１０への指令信号Ｇ２が得られる。そして次の制御周
期において、この指令信号Ｇ２は、シーケンス処理部２
０から数値制御部１０へ転送され、ワークＲＡＭ１４に
コピー（Ｇ’２）され（ステップＳ２）、この信号に基
づいて数値制御装置処理がなされる（ステップＳ３）。
【００１２】以上のように、数値制御部１０→シーケン
ス処理部２０→数値制御部１０との信号の伝達に、２制
御周期時間が必要となっており、この分処理速度が低下
している。本発明は、この点を改善するものであり、高
速処理を可能にする数値制御装置を提供することを目的
とするものである。
ス処理部２０→数値制御部１０との信号の伝達に、２制
御周期時間が必要となっており、この分処理速度が低下
している。本発明は、この点を改善するものであり、高
速処理を可能にする数値制御装置を提供することを目的
とするものである。
【００１３】
【課題を解決するための手段】数値制御処理用プロセッ
サと、シーケンス処理用プロセッサを備えた制御装置に
おいて、本発明は、数値制御処理のタイミングをシーケ
ンス処理用プロセッサに通知する手段を備え、この手段
から通知されたタイミングを基準にシーケンス処理の実
行開始タイミングを変更する手段を備えるものである。
そして、この実行開始タイミングを変更する手段は、数
値制御処理の実行終了後同一制御周期内でシーケンス処
理を開始するようにした。
サと、シーケンス処理用プロセッサを備えた制御装置に
おいて、本発明は、数値制御処理のタイミングをシーケ
ンス処理用プロセッサに通知する手段を備え、この手段
から通知されたタイミングを基準にシーケンス処理の実
行開始タイミングを変更する手段を備えるものである。
そして、この実行開始タイミングを変更する手段は、数
値制御処理の実行終了後同一制御周期内でシーケンス処
理を開始するようにした。
【００１４】また、通知する数値制御処理のタイミング
は、数値制御処理の開始タイミングであり、シーケンス
処理の実行開始タイミングを変更する手段は、この通知
された時刻を基準に、あらかじめ制御装置に設定された
遅延時間パラメータに従って算出したタイミングに、シ
ーケンス処理の実行開始を行うものとした。又は、数値
制御処理用プロセッサから、シーケンス処理用プロセッ
サに外部割込みを発生させる手段を持ち、この手段によ
り、数値制御処理の開始タイミングをシーケンス処理用
プロセッサに通知するようにした。若しくは、数値制御
処理用プロセッサと、シーケンス処理用プロセッサの両
者でアクセス可能な共有メモリを持ち、数値制御処理用
プロセッサがこの共有メモリ上のフラグに書き込みを行
い、シーケンス処理用プロセッサが共有メモリ上のフラ
グを監視することで、数値制御処理の開始タイミングを
シーケンス処理用プロセッサに通知するようにした。
は、数値制御処理の開始タイミングであり、シーケンス
処理の実行開始タイミングを変更する手段は、この通知
された時刻を基準に、あらかじめ制御装置に設定された
遅延時間パラメータに従って算出したタイミングに、シ
ーケンス処理の実行開始を行うものとした。又は、数値
制御処理用プロセッサから、シーケンス処理用プロセッ
サに外部割込みを発生させる手段を持ち、この手段によ
り、数値制御処理の開始タイミングをシーケンス処理用
プロセッサに通知するようにした。若しくは、数値制御
処理用プロセッサと、シーケンス処理用プロセッサの両
者でアクセス可能な共有メモリを持ち、数値制御処理用
プロセッサがこの共有メモリ上のフラグに書き込みを行
い、シーケンス処理用プロセッサが共有メモリ上のフラ
グを監視することで、数値制御処理の開始タイミングを
シーケンス処理用プロセッサに通知するようにした。
【００１５】また、通知する数値制御処理のタイミング
は、数値制御処理の終了タイミングとし、シーケンスプ
ログラムの実行開始タイミングを変更する手段は、この
通知されたタイミングをもって、シーケンスプログラム
の実行開始を行うものとした。
は、数値制御処理の終了タイミングとし、シーケンスプ
ログラムの実行開始タイミングを変更する手段は、この
通知されたタイミングをもって、シーケンスプログラム
の実行開始を行うものとした。
【００１６】この場合、数値制御処理用プロセッサか
ら、シーケンス処理用プロセッサに外部割込みを発生さ
せる手段を持ち、この手段により、数値制御処理の終了
タイミングをシーケンス処理用プロセッサに通知するよ
うにした。若しくは、数値制御処理用プロセッサと、シ
ーケンス処理用プロセッサの両者でアクセス可能な共有
メモリを持ち、数値制御処理プロセッサがこの共有メモ
リ上のフラグに書き込みを行い、シーケンス処理用プロ
セッサで共有メモリ上のフラグを監視することで、数値
制御処理の終了タイミングをシーケンス処理用プロセッ
サに通知するようにした。
ら、シーケンス処理用プロセッサに外部割込みを発生さ
せる手段を持ち、この手段により、数値制御処理の終了
タイミングをシーケンス処理用プロセッサに通知するよ
うにした。若しくは、数値制御処理用プロセッサと、シ
ーケンス処理用プロセッサの両者でアクセス可能な共有
メモリを持ち、数値制御処理プロセッサがこの共有メモ
リ上のフラグに書き込みを行い、シーケンス処理用プロ
セッサで共有メモリ上のフラグを監視することで、数値
制御処理の終了タイミングをシーケンス処理用プロセッ
サに通知するようにした。
【００１７】
【発明の実施の形態】図５は本発明の第１の実施形態で
ある数値制御装置の要部ブロック図である。図１に示し
た従来の数値制御装置と相違する点は、シーケンス処理
部２０に外部割込み発生装置２７がバス結合されている
こと、及び、シーケンス処理部２０のワークＲＡＭ２３
に遅延時間パラメータが設けられ、遅延時間が設定され
ている点であり、他の構成は従来と同じである。また、
対応する要素には図１と同一の符号が付されている。
ある数値制御装置の要部ブロック図である。図１に示し
た従来の数値制御装置と相違する点は、シーケンス処理
部２０に外部割込み発生装置２７がバス結合されている
こと、及び、シーケンス処理部２０のワークＲＡＭ２３
に遅延時間パラメータが設けられ、遅延時間が設定され
ている点であり、他の構成は従来と同じである。また、
対応する要素には図１と同一の符号が付されている。
【００１８】すなわち、数値制御装置は、バス３０で接
続された数値制御部１０とシーケンス処理部２０を有す
る。数値制御部１０は、数値制御処理を実行する数値制
御処理用プロセッサ１１と、システムプログラム等の制
御ソフトが格納されているＲＯＭ１２、該ＲＯＭ１２に
格納されたシステムプログラム等を読み出し格納し、該
プログラムを実行するためのＲＡＭ１３、ワークＲＡＭ
１４とを有し、これらはバス３０で接続されている。Ｒ
ＡＭ１３は、加工プログラムや各種パラメータ設定値等
を記憶する不揮発性部を有する。ワークＲＡＭ１４は各
種演算等に利用されると共に、本発明に関係して、数値
制御部１０からシーケンス処理部２０への指令信号Ｆ、
シーケンス処理部２０から数値制御部１０への指令信号
Ｇをコピーした信号Ｇ’を記憶する信号記憶部を備えて
いる。
続された数値制御部１０とシーケンス処理部２０を有す
る。数値制御部１０は、数値制御処理を実行する数値制
御処理用プロセッサ１１と、システムプログラム等の制
御ソフトが格納されているＲＯＭ１２、該ＲＯＭ１２に
格納されたシステムプログラム等を読み出し格納し、該
プログラムを実行するためのＲＡＭ１３、ワークＲＡＭ
１４とを有し、これらはバス３０で接続されている。Ｒ
ＡＭ１３は、加工プログラムや各種パラメータ設定値等
を記憶する不揮発性部を有する。ワークＲＡＭ１４は各
種演算等に利用されると共に、本発明に関係して、数値
制御部１０からシーケンス処理部２０への指令信号Ｆ、
シーケンス処理部２０から数値制御部１０への指令信号
Ｇをコピーした信号Ｇ’を記憶する信号記憶部を備えて
いる。
【００１９】シーケンス処理部２０には、シーケンス処
理を実行するシーケンス処理用プロセッサ２１と、シー
ケンス制御の制御ソフトウェア、シーケンスプログラム
が格納されるＲＯＭ２２、各種演算等のために使用され
るワークＲＡＭ２３、数値制御部１０からシーケンス処
理部２０への指令信号Ｆをコピーした信号Ｆ’、シーケ
ンス処理部２０から数値制御部１０への指令信号Ｇを記
憶する信号メモリ２４，ＲＯＭ２２に格納された制御ソ
フトウエアやシーケンスプログラムを読み出し格納し、
実行するためのＲＡＭ２５，外部入出力機器に接続され
るＩ／Ｏディバイス２６、さらに、本発明に関係して、
外部割込み発生装置２７、タイマ２８を備え、これらは
バス接続されている。
理を実行するシーケンス処理用プロセッサ２１と、シー
ケンス制御の制御ソフトウェア、シーケンスプログラム
が格納されるＲＯＭ２２、各種演算等のために使用され
るワークＲＡＭ２３、数値制御部１０からシーケンス処
理部２０への指令信号Ｆをコピーした信号Ｆ’、シーケ
ンス処理部２０から数値制御部１０への指令信号Ｇを記
憶する信号メモリ２４，ＲＯＭ２２に格納された制御ソ
フトウエアやシーケンスプログラムを読み出し格納し、
実行するためのＲＡＭ２５，外部入出力機器に接続され
るＩ／Ｏディバイス２６、さらに、本発明に関係して、
外部割込み発生装置２７、タイマ２８を備え、これらは
バス接続されている。
【００２０】この第１の実施形態の動作を図６に示す動
作処理フローチャートと図７に示す動作タイミングチャ
ートにより説明する。なお、図６（ａ）は数値制御部１
０のプロセッサ１１が実行する動作処理フローチャート
であり、図６（ｂ）は、シーケンス処理部２０のプロセ
ッサ２２が実行する動作処理フローチャートである。こ
れらの処理は制御周期毎繰り返し実行される。
作処理フローチャートと図７に示す動作タイミングチャ
ートにより説明する。なお、図６（ａ）は数値制御部１
０のプロセッサ１１が実行する動作処理フローチャート
であり、図６（ｂ）は、シーケンス処理部２０のプロセ
ッサ２２が実行する動作処理フローチャートである。こ
れらの処理は制御周期毎繰り返し実行される。
【００２１】まず、図示しない入力手段によりシーケン
ス処理部２０のワークＲＡＭ２３の遅延時間パラメータ
に、数値制御部１０が数値制御処理を開始して終了する
までの時間を設定しておく。数値制御部１０のプロセッ
サ１１は、制御周期の開始割付けを受けると（ステップ
Ｓ１１）、数値制御処理を開始し、まず、シーケンス処
理部２０の外部割込み発生装置２７のレジスタに割込信
号を書き込む（ステップＳ１２）。次に、シーケンス処
理部２０内の信号メモリ２４に記憶する数値制御部への
指令信号Ｇを、数値制御部１０内のワークＲＡＭ１４に
コピー(信号Ｇ’)し（ステップＳ１３）、ＲＡＭ１３に
格納されている加工プログラム及びワークＲＡＭ１４に
記憶する信号Ｆ，Ｇ’に基づいて、数値制御処理を行う
（ステップＳ１４）。
ス処理部２０のワークＲＡＭ２３の遅延時間パラメータ
に、数値制御部１０が数値制御処理を開始して終了する
までの時間を設定しておく。数値制御部１０のプロセッ
サ１１は、制御周期の開始割付けを受けると（ステップ
Ｓ１１）、数値制御処理を開始し、まず、シーケンス処
理部２０の外部割込み発生装置２７のレジスタに割込信
号を書き込む（ステップＳ１２）。次に、シーケンス処
理部２０内の信号メモリ２４に記憶する数値制御部への
指令信号Ｇを、数値制御部１０内のワークＲＡＭ１４に
コピー(信号Ｇ’)し（ステップＳ１３）、ＲＡＭ１３に
格納されている加工プログラム及びワークＲＡＭ１４に
記憶する信号Ｆ，Ｇ’に基づいて、数値制御処理を行う
（ステップＳ１４）。
【００２２】次に、数値制御処理の結果発生した数値制
御部１０からシーケンス処理部２０への指令信号Ｆをシ
ーケンス処理部２０の信号メモリ１４にコピー（信号
Ｆ’）し（ステップＳ１５）、当該割込周期の処理を終
了する。このステップＳ１１〜Ｓ１５の処理を数値制御
部のプロセッサ１１は所定制御周期毎に実行する。
御部１０からシーケンス処理部２０への指令信号Ｆをシ
ーケンス処理部２０の信号メモリ１４にコピー（信号
Ｆ’）し（ステップＳ１５）、当該割込周期の処理を終
了する。このステップＳ１１〜Ｓ１５の処理を数値制御
部のプロセッサ１１は所定制御周期毎に実行する。
【００２３】一方、シーケンス処理部２０では、数値制
御部１０からの外部割込みを受け付けると（ステップＴ
１１）、シーケンス処理用プロセッサ２１はシーケンス
処理を開始し、タイマ２８に遅延時間パラメータに設定
している時間を設定し、該タイマを起動する（ステップ
Ｔ１２）。タイマ２８がタイムアップするまで待ち（ス
テップＴ１３）、タイムアップすると、Ｉ／Ｏデバイス
２６を経由して、図示しない外部入出力機器からの入力
信号を信号メモリ２４に読み取り、信号メモリ２４に記
憶する信号Ｆ’，Ｇ、その他の信号に基づいて、ＲＯＭ
２２からＲＡＭ２５に格納したシーケンスプログラムを
実行する（ステップＴ１４）。信号メモリ２４に記憶さ
れている数値制御部１０からの指令信号Ｆ’を読み取
り、判断、処理などを行い、その結果に基づいて数値制
御部への指令信号Ｇを信号メモリ２４に書き込む。ま
た、信号メモリ２４に記憶されている外部入出力機器へ
の指令をＩ／Ｏデバイス２６を経由して、図示しない外
部入出力機器へ出力信号を出力し、外部入出力機器から
入力される信号を信号メモリ２４に書き込む処理をも含
む。以下、制御周期毎に指令される外部割込み指令毎に
上述した処理をシーケンス処理部２０のプロセッサ２１
は実行する。
御部１０からの外部割込みを受け付けると（ステップＴ
１１）、シーケンス処理用プロセッサ２１はシーケンス
処理を開始し、タイマ２８に遅延時間パラメータに設定
している時間を設定し、該タイマを起動する（ステップ
Ｔ１２）。タイマ２８がタイムアップするまで待ち（ス
テップＴ１３）、タイムアップすると、Ｉ／Ｏデバイス
２６を経由して、図示しない外部入出力機器からの入力
信号を信号メモリ２４に読み取り、信号メモリ２４に記
憶する信号Ｆ’，Ｇ、その他の信号に基づいて、ＲＯＭ
２２からＲＡＭ２５に格納したシーケンスプログラムを
実行する（ステップＴ１４）。信号メモリ２４に記憶さ
れている数値制御部１０からの指令信号Ｆ’を読み取
り、判断、処理などを行い、その結果に基づいて数値制
御部への指令信号Ｇを信号メモリ２４に書き込む。ま
た、信号メモリ２４に記憶されている外部入出力機器へ
の指令をＩ／Ｏデバイス２６を経由して、図示しない外
部入出力機器へ出力信号を出力し、外部入出力機器から
入力される信号を信号メモリ２４に書き込む処理をも含
む。以下、制御周期毎に指令される外部割込み指令毎に
上述した処理をシーケンス処理部２０のプロセッサ２１
は実行する。
【００２４】図７は、この実施形態の動作タイミングを
示す図である。この図７において、Ｓ１２，Ｓ１４，Ｔ
１２等の符号は、図６に示す動作フローチャートのステ
ップ番号を示しその処理を示すものである。
示す図である。この図７において、Ｓ１２，Ｓ１４，Ｔ
１２等の符号は、図６に示す動作フローチャートのステ
ップ番号を示しその処理を示すものである。
【００２５】図７に示す例では、数値制御部１０のワー
クＲＡＭ１４には信号Ｆ１、シーケンス処理部２０の信
号メモリ２４には、信号Ｇ１が記憶されているものとす
る。そこで、数値制御部１０のプロセッサ１１が数値制
御処理を開始すると、まず、割込指令がシーケンス処理
部２０に送出される（Ｓ１２）。シーケンス処理部２０
の信号メモリ２４の数値制御部１０への指令信号Ｇ１が
ワークＲＡＭ１４にコピー（Ｇ'１）される（Ｓ１
３）。該ワークＲＡＭ１４に記憶された信号Ｇ'１，Ｆ
１及び加工プログラムに基づいて数値制御処理が実行さ
れ（Ｓ１４）、この数値制御処理の結果として、シーケ
ンス処理部２０への指令信号Ｆ２がワークＲＡＭ１４に
書き込まれる。そして、この指令信号Ｆ２はシーケンス
処理部２０の信号メモリ２４にコピー（Ｆ'２）される
（Ｓ１５）。
クＲＡＭ１４には信号Ｆ１、シーケンス処理部２０の信
号メモリ２４には、信号Ｇ１が記憶されているものとす
る。そこで、数値制御部１０のプロセッサ１１が数値制
御処理を開始すると、まず、割込指令がシーケンス処理
部２０に送出される（Ｓ１２）。シーケンス処理部２０
の信号メモリ２４の数値制御部１０への指令信号Ｇ１が
ワークＲＡＭ１４にコピー（Ｇ'１）される（Ｓ１
３）。該ワークＲＡＭ１４に記憶された信号Ｇ'１，Ｆ
１及び加工プログラムに基づいて数値制御処理が実行さ
れ（Ｓ１４）、この数値制御処理の結果として、シーケ
ンス処理部２０への指令信号Ｆ２がワークＲＡＭ１４に
書き込まれる。そして、この指令信号Ｆ２はシーケンス
処理部２０の信号メモリ２４にコピー（Ｆ'２）される
（Ｓ１５）。
【００２６】シーケンス処理部２０のプロセッサ２１
は、数値制御部１０からの割込信号を受けた後、遅延時
間パラメータに設定された時間だけ経過した後、信号メ
モリ２４に記憶された信号を読み出し、該信号とシーケ
ンスプログラムに基づいてシーケンス処理を行う（Ｔ１
２）。遅延時間パラメータに設定された時間は、数値制
御部１０から割込信号を受けてから、数値制御部のプロ
セッサ１１により信号メモリ２４に、シーケンス処理部
２０への指令信号Ｆ２がコピーされるまでの時間よりも
長く設定されているから、信号Ｇ１、指令信号Ｆ２のコ
ピーＦ'２に基づいてシーケンス処理がなされる。この
シーケンス処理の結果が数値制御部１０への指令信号Ｇ
２として信号メモリ２４に書き込まれる（Ｔ１４）。
は、数値制御部１０からの割込信号を受けた後、遅延時
間パラメータに設定された時間だけ経過した後、信号メ
モリ２４に記憶された信号を読み出し、該信号とシーケ
ンスプログラムに基づいてシーケンス処理を行う（Ｔ１
２）。遅延時間パラメータに設定された時間は、数値制
御部１０から割込信号を受けてから、数値制御部のプロ
セッサ１１により信号メモリ２４に、シーケンス処理部
２０への指令信号Ｆ２がコピーされるまでの時間よりも
長く設定されているから、信号Ｇ１、指令信号Ｆ２のコ
ピーＦ'２に基づいてシーケンス処理がなされる。この
シーケンス処理の結果が数値制御部１０への指令信号Ｇ
２として信号メモリ２４に書き込まれる（Ｔ１４）。
【００２７】次の制御周期においては、数値制御部１０
のプロセッサ１１は、シーケンス処理部２０からの指令
信号Ｇ２を読み込みワークＲＡＭ１４にコピーし（Ｇ'
２）、このワークＲＡＭ１４に記憶する信号Ｆ２、Ｇ'
２及び加工プログラムに基づいて数値制御処理（Ｓ１
４）を実行し、シーケンス処理部２０への指令信号Ｆ３
を得る。
のプロセッサ１１は、シーケンス処理部２０からの指令
信号Ｇ２を読み込みワークＲＡＭ１４にコピーし（Ｇ'
２）、このワークＲＡＭ１４に記憶する信号Ｆ２、Ｇ'
２及び加工プログラムに基づいて数値制御処理（Ｓ１
４）を実行し、シーケンス処理部２０への指令信号Ｆ３
を得る。
【００２８】以下、各制御周期毎に、数値制御処理、シ
ーケンス処理がなされ、数値制御部１０からの指令
（Ｆ）に対して、シーケンス処理部２０でシーケンス処
理されて数値制御部１０へ返される指令（Ｇ）は、次の
制御周期において数値制御部１０に返されることによ
り、図７に示すように、１制御周期内でこれらの処理が
完結することになり、図１〜図４に示した従来例と比較
し、２倍の速さで処理することができる。
ーケンス処理がなされ、数値制御部１０からの指令
（Ｆ）に対して、シーケンス処理部２０でシーケンス処
理されて数値制御部１０へ返される指令（Ｇ）は、次の
制御周期において数値制御部１０に返されることによ
り、図７に示すように、１制御周期内でこれらの処理が
完結することになり、図１〜図４に示した従来例と比較
し、２倍の速さで処理することができる。
【００２９】なお、シーケンス処理は、該シーケンス処
理を開始した制御周期内で処理を終了した例を示した
が、終了しない場合には、シーケンス処理の終了を示す
指令信号Ｇが発生しないことから、次の制御周期まで延
長されることになる。しかし、数値制御部１０での数値
制御処理により発生した指令信号Ｆに対するシーケンス
処理を当該制御周期内で開始することから、その分処理
が速く行われることになる。また、シーケンス処理もこ
の処理を開始した制御周期内で終了する場合が一般的で
あるから、全体的に処理は高速化されることになる。
理を開始した制御周期内で処理を終了した例を示した
が、終了しない場合には、シーケンス処理の終了を示す
指令信号Ｇが発生しないことから、次の制御周期まで延
長されることになる。しかし、数値制御部１０での数値
制御処理により発生した指令信号Ｆに対するシーケンス
処理を当該制御周期内で開始することから、その分処理
が速く行われることになる。また、シーケンス処理もこ
の処理を開始した制御周期内で終了する場合が一般的で
あるから、全体的に処理は高速化されることになる。
【００３０】図８は本発明の第２の実施形態である数値
制御装置の要部ブロック図である。図５に示した第１の
実施形態と相違する点は、外部割込み発生装置２７の代
わりに数値制御部１０及びシーケンス処理部２０の各プ
ロセッサ１１，２１がアクセスできる共有メモリ２９を
シーケンス処理部２０に設けた点である。そして、この
共有メモリ２９内にフラグを設け、第１の実施形態での
割込指令の代わりにこのフラグを用いるようにしてい
る。すなわち、第１の実施形態では、外部割込み発生装
置２７、タイマ２８、遅延時間パラメータによって、シ
ーケンス処理の実行開始タイミングを変更する手段を構
成したが、この第２の実施形態では、共有メモリ２９の
フラグとタイマ２８、遅延時間パラメータによって、シ
ーケンス処理の実行開始タイミングを変更する手段を構
成している。他の構成は第１の実施形態と同一であるの
で説明は省略する。
制御装置の要部ブロック図である。図５に示した第１の
実施形態と相違する点は、外部割込み発生装置２７の代
わりに数値制御部１０及びシーケンス処理部２０の各プ
ロセッサ１１，２１がアクセスできる共有メモリ２９を
シーケンス処理部２０に設けた点である。そして、この
共有メモリ２９内にフラグを設け、第１の実施形態での
割込指令の代わりにこのフラグを用いるようにしてい
る。すなわち、第１の実施形態では、外部割込み発生装
置２７、タイマ２８、遅延時間パラメータによって、シ
ーケンス処理の実行開始タイミングを変更する手段を構
成したが、この第２の実施形態では、共有メモリ２９の
フラグとタイマ２８、遅延時間パラメータによって、シ
ーケンス処理の実行開始タイミングを変更する手段を構
成している。他の構成は第１の実施形態と同一であるの
で説明は省略する。
【００３１】図９はこの第２の実施形態の動作処理フロ
ーチャートであり、図１０は動作タイミングチャートで
ある。数値制御部１０のプロセッサ１１は、制御周期の
開始割付けを受けると（ステップＳ２１）、数値制御処
理を開始し、まず、共有メモリ２９のフラグをセットし
（ステップＳ２２）、以後は第１の実施形態と同一の処
理を行う。すなわち、信号メモリ２４に記憶する数値制
御部への指令信号Ｇを、ワークＲＡＭ１４にコピー(信
号Ｇ’)し（ステップＳ２３）、加工プログラム及びワ
ークＲＡＭ１４に記憶する信号Ｆ，Ｇ’に基づいて、数
値制御処理を行い（ステップＳ２４）、その結果のシー
ケンス処理部２０への指令信号Ｆを信号メモリ１４にコ
ピー（信号Ｆ’）し（ステップＳ２５）、当該割込周期
の処理を終了する。この処理を数値制御部のプロセッサ
１１は所定制御周期毎に実行する。
ーチャートであり、図１０は動作タイミングチャートで
ある。数値制御部１０のプロセッサ１１は、制御周期の
開始割付けを受けると（ステップＳ２１）、数値制御処
理を開始し、まず、共有メモリ２９のフラグをセットし
（ステップＳ２２）、以後は第１の実施形態と同一の処
理を行う。すなわち、信号メモリ２４に記憶する数値制
御部への指令信号Ｇを、ワークＲＡＭ１４にコピー(信
号Ｇ’)し（ステップＳ２３）、加工プログラム及びワ
ークＲＡＭ１４に記憶する信号Ｆ，Ｇ’に基づいて、数
値制御処理を行い（ステップＳ２４）、その結果のシー
ケンス処理部２０への指令信号Ｆを信号メモリ１４にコ
ピー（信号Ｆ’）し（ステップＳ２５）、当該割込周期
の処理を終了する。この処理を数値制御部のプロセッサ
１１は所定制御周期毎に実行する。
【００３２】一方、シーケンス処理部２０のプロセッサ
２１は、共有メモリ２９のフラグを監視し（ステップＴ
２１）、該フラグがセットされていることが検出される
と、該フラグをリセットした後（ステップＴ２２）、第
１の実施形態のステップＴ１２〜Ｔ１４と同一の処理を
行う。すなわち、タイマ２８に遅延時間パラメータに設
定している時間を設定し該タイマを起動する（ステップ
Ｔ２３）。タイマ２８がタイムアップするまで待ち（ス
テップＴ２４）、タイムアップすると、第１の実施形態
で説明したシーケンス処理を実行する（ステップＴ２
５）。以上の処理を制御周期毎実行する。
２１は、共有メモリ２９のフラグを監視し（ステップＴ
２１）、該フラグがセットされていることが検出される
と、該フラグをリセットした後（ステップＴ２２）、第
１の実施形態のステップＴ１２〜Ｔ１４と同一の処理を
行う。すなわち、タイマ２８に遅延時間パラメータに設
定している時間を設定し該タイマを起動する（ステップ
Ｔ２３）。タイマ２８がタイムアップするまで待ち（ス
テップＴ２４）、タイムアップすると、第１の実施形態
で説明したシーケンス処理を実行する（ステップＴ２
５）。以上の処理を制御周期毎実行する。
【００３３】この第２の実施形態においても、図１０に
示すタイミングチャートに示すように、１制御周期内
で、数値制御部１０からシーケンス処理部２０への指令
に対するシーケンス処理を行いその結果が得られるケー
スがほとんどであるから、次の制御周期では、新たなシ
ーケンス処理結果に基づいて数値制御処理が実行される
ことになり、処理速度を速くすることができるものであ
る。
示すタイミングチャートに示すように、１制御周期内
で、数値制御部１０からシーケンス処理部２０への指令
に対するシーケンス処理を行いその結果が得られるケー
スがほとんどであるから、次の制御周期では、新たなシ
ーケンス処理結果に基づいて数値制御処理が実行される
ことになり、処理速度を速くすることができるものであ
る。
【００３４】図１１は、本発明の第３の実施形態である
数値制御装置の要部ブロック図である。図５に示した第
１の実施形態と相違する点は、タイマ２８が設けられて
いない点のみで、他の構成は図５に示した第１の実施形
態の数値制御装置と同一である。この第３の実施形態で
は、外部割込み発生装置２７によってシーケンス処理の
実行開始タイミングを変更する手段を構成している。
数値制御装置の要部ブロック図である。図５に示した第
１の実施形態と相違する点は、タイマ２８が設けられて
いない点のみで、他の構成は図５に示した第１の実施形
態の数値制御装置と同一である。この第３の実施形態で
は、外部割込み発生装置２７によってシーケンス処理の
実行開始タイミングを変更する手段を構成している。
【００３５】図１２は、この第３の実施形態の数値制御
部１０のプロセッサ１０、シーケンス処理部２０のプロ
セッサ２１が制御処理周期毎に実施する動作処理フロー
チャートである。また、図１３は、この第３の実施形態
の動作タイミングチャートである。
部１０のプロセッサ１０、シーケンス処理部２０のプロ
セッサ２１が制御処理周期毎に実施する動作処理フロー
チャートである。また、図１３は、この第３の実施形態
の動作タイミングチャートである。
【００３６】数値制御部１０のプロセッサ１１は、制御
周期の開始割付けを受けると（ステップＳ３１）、第１
の実施形態におけるステップ１３〜Ｓ１５と同一の処理
を実行する。すなわち、信号メモリ２４に記憶する数値
制御部への指令信号Ｇを、ワークＲＡＭ１４にコピー
(信号Ｇ’)し（ステップＳ３２）、ＲＡＭ１３に格納さ
れている加工プログラム及びワークＲＡＭ１４に記憶す
る信号Ｆ，Ｇ’に基づいて、数値制御処理を行う（ステ
ップＳ３３）。この数値制御処理によって生じたシーケ
ンス処理部２０への指令信号Ｆをシーケンス処理部２０
の信号メモリ１４にコピー（信号Ｆ’）する（ステップ
Ｓ３４）。
周期の開始割付けを受けると（ステップＳ３１）、第１
の実施形態におけるステップ１３〜Ｓ１５と同一の処理
を実行する。すなわち、信号メモリ２４に記憶する数値
制御部への指令信号Ｇを、ワークＲＡＭ１４にコピー
(信号Ｇ’)し（ステップＳ３２）、ＲＡＭ１３に格納さ
れている加工プログラム及びワークＲＡＭ１４に記憶す
る信号Ｆ，Ｇ’に基づいて、数値制御処理を行う（ステ
ップＳ３３）。この数値制御処理によって生じたシーケ
ンス処理部２０への指令信号Ｆをシーケンス処理部２０
の信号メモリ１４にコピー（信号Ｆ’）する（ステップ
Ｓ３４）。
【００３７】そして、この第３の実施形態は、シーケン
ス処理部２０に割込信号を出力して当該制御周期の処理
を終了する（ステップＳ３５）。このステップＳ３１〜
Ｓ３５の処理を数値制御部のプロセッサ１１は所定制御
周期毎に実行する。
ス処理部２０に割込信号を出力して当該制御周期の処理
を終了する（ステップＳ３５）。このステップＳ３１〜
Ｓ３５の処理を数値制御部のプロセッサ１１は所定制御
周期毎に実行する。
【００３８】一方、シーケンス処理部２０では、数値制
御部１０からの外部割込みを受け付けると（ステップＴ
３１）、シーケンス処理用プロセッサ２１は、前述した
第１の実施形態のステップＴ１４と同様に、外部入出力
機器からの入力信号を信号メモリ２４に信号Ｇ，Ｆ’等
に基づいてシーケンス処理を実行する（ステップＴ３
２）。この動作処理を繰り返すことになる。
御部１０からの外部割込みを受け付けると（ステップＴ
３１）、シーケンス処理用プロセッサ２１は、前述した
第１の実施形態のステップＴ１４と同様に、外部入出力
機器からの入力信号を信号メモリ２４に信号Ｇ，Ｆ’等
に基づいてシーケンス処理を実行する（ステップＴ３
２）。この動作処理を繰り返すことになる。
【００３９】この第３の実施形態も、数値制御部１０で
の数値制御処理の実行が終了して、この数値制御処理の
結果のシーケンス処理部２０への指令信号Ｆをシーケン
ス処理部２０の信号メモリ２４に書き込んだ後で、か
つ、同一制御周期内でシーケンス処理部のプロセッサ２
１がシーケンス処理を行うことから、図１３に示すよう
に、一般的に１制御周期内で、数値制御部１０からシー
ケンス処理部２０への指令に対するシーケンス処理の結
果が得られるから、次の制御周期では、新たなシーケン
ス処理結果に基づいて数値制御処理が実行されることに
なり、処理速度を速くすることができるものである。
の数値制御処理の実行が終了して、この数値制御処理の
結果のシーケンス処理部２０への指令信号Ｆをシーケン
ス処理部２０の信号メモリ２４に書き込んだ後で、か
つ、同一制御周期内でシーケンス処理部のプロセッサ２
１がシーケンス処理を行うことから、図１３に示すよう
に、一般的に１制御周期内で、数値制御部１０からシー
ケンス処理部２０への指令に対するシーケンス処理の結
果が得られるから、次の制御周期では、新たなシーケン
ス処理結果に基づいて数値制御処理が実行されることに
なり、処理速度を速くすることができるものである。
【００４０】図１４は、本発明の第４の実施形態である
数値制御装置の要部ブロック図である。図１１に示した
第３の実施形態と比較し、相違する点は外部割込み発生
装置２７の代わりに共有メモリ２９を設け、数値制御部
のプロセッサ１１とシーケンス処理部２０のプロセッサ
２１から共にアクセスできるフラグを設けた点である。
他の構成は図１１に示した第３の実施形態の数値制御装
置と同一である。この第４の実施形態では共有メモリ２
９のフラグによって、シーケンス処理の実行開始タイミ
ングを変更する手段を構成する。
数値制御装置の要部ブロック図である。図１１に示した
第３の実施形態と比較し、相違する点は外部割込み発生
装置２７の代わりに共有メモリ２９を設け、数値制御部
のプロセッサ１１とシーケンス処理部２０のプロセッサ
２１から共にアクセスできるフラグを設けた点である。
他の構成は図１１に示した第３の実施形態の数値制御装
置と同一である。この第４の実施形態では共有メモリ２
９のフラグによって、シーケンス処理の実行開始タイミ
ングを変更する手段を構成する。
【００４１】図１５は、この第４の実施形態の数値制御
部１０のプロセッサ１１が実行する動作処理（図１５
（ａ））及びシーケンス処理部２０のプロセッサ２１が
実行する動作処理（図１５（ｂ））のフローチャートで
ある。
部１０のプロセッサ１１が実行する動作処理（図１５
（ａ））及びシーケンス処理部２０のプロセッサ２１が
実行する動作処理（図１５（ｂ））のフローチャートで
ある。
【００４２】数値制御部１０のプロセッサが実行するス
テップ４１〜Ｓ４４までの処理は、図１２に示す第３の
実施形態における数値制御部１０のプロセッサが実行す
るステップ３１〜Ｓ３４までの処理と同一である。そし
て、相違する点は、第３の実施形態では外部割込み信号
を発生したステップ３５の処理が、この第４の実施形態
では、共有メモリ２９のフラグをセットする処理（ステ
ップ４５）に代わっている点である。
テップ４１〜Ｓ４４までの処理は、図１２に示す第３の
実施形態における数値制御部１０のプロセッサが実行す
るステップ３１〜Ｓ３４までの処理と同一である。そし
て、相違する点は、第３の実施形態では外部割込み信号
を発生したステップ３５の処理が、この第４の実施形態
では、共有メモリ２９のフラグをセットする処理（ステ
ップ４５）に代わっている点である。
【００４３】一方、シーケンス処理部２０のプロセッサ
２１は、共有メモリ２９のフラグを監視し（ステップＴ
４１）、該フラグがセットされていることが検出される
と、該フラグをリセットした後（ステップＴ４２）、前
述した各実施形態と同様のシーケンス処理を実行する。
各プロセッサ１１，２１は以上の処理を制御周期毎実行
する。
２１は、共有メモリ２９のフラグを監視し（ステップＴ
４１）、該フラグがセットされていることが検出される
と、該フラグをリセットした後（ステップＴ４２）、前
述した各実施形態と同様のシーケンス処理を実行する。
各プロセッサ１１，２１は以上の処理を制御周期毎実行
する。
【００４４】図１６はこの第４の実施形態の動作タイミ
ングチャートであり、この図１６のタイミングチャート
でも明らかのように、数値制御部１０での数値制御処理
の結果生じたシーケンス処理部２０への指令Ｆに基づい
て、同一制御周期内でシーケンス処理部２０のプロセッ
サ２１がシーケンス処理を実行し完了するのが一般的で
多いことから、その結果の数値制御部１０への指令信号
Ｇを次の制御周期に数値制御部のワークＲＡＭ１４にコ
ピーして数値制御処理を実行することになり、１制御周
期内で、数値制御処理シーケンス処理が完結することか
ら処理速度を速くすることができる。
ングチャートであり、この図１６のタイミングチャート
でも明らかのように、数値制御部１０での数値制御処理
の結果生じたシーケンス処理部２０への指令Ｆに基づい
て、同一制御周期内でシーケンス処理部２０のプロセッ
サ２１がシーケンス処理を実行し完了するのが一般的で
多いことから、その結果の数値制御部１０への指令信号
Ｇを次の制御周期に数値制御部のワークＲＡＭ１４にコ
ピーして数値制御処理を実行することになり、１制御周
期内で、数値制御処理シーケンス処理が完結することか
ら処理速度を速くすることができる。
【００４５】
【発明の効果】数値制御部からシーケンス処理部への指
令信号に基づいて、シーケンス処理が開始され、シーケ
ンス処理の開始が早くなり、処理が高速化される。特
に、数値制御処理の制御周期内にシーケンス処理も終了
することが多くなることから、数値制御装置の処理が従
来の数値制御装置と比較して速くなる。
令信号に基づいて、シーケンス処理が開始され、シーケ
ンス処理の開始が早くなり、処理が高速化される。特
に、数値制御処理の制御周期内にシーケンス処理も終了
することが多くなることから、数値制御装置の処理が従
来の数値制御装置と比較して速くなる。
【図１】従来の数値制御装置の要部ブロック図である。
【図２】同従来の数値制御装置における動作処理のフロ
ーチャートである。
ーチャートである。
【図３】同従来の数値制御装置における動作処理のタイ
ミングを示すタイミングチャートである。
ミングを示すタイミングチャートである。
【図４】同従来の数値制御装置において、処理速度が遅
くなることの説明する動作処理タイミングチャートであ
る。
くなることの説明する動作処理タイミングチャートであ
る。
【図５】本発明の第１の実施形態の数値制御装置の要部
ブロック図である。
ブロック図である。
【図６】同第１の実施形態における動作処理のフローチ
ャートである。
ャートである。
【図７】同第１の実施形態の動作処理タイミングチャー
トである。
トである。
【図８】本発明の第２の実施形態の数値制御装置の要部
ブロック図である。
ブロック図である。
【図９】同第２の実施形態における動作処理のフローチ
ャートである。
ャートである。
【図１０】同第２の実施形態の動作処理タイミングチャ
ートである。
ートである。
【図１１】本発明の第３の実施形態の数値制御装置の要
部ブロック図である。
部ブロック図である。
【図１２】同第３の実施形態における動作処理のフロー
チャートである。
チャートである。
【図１３】同第３の実施形態の動作処理タイミングチャ
ートである。
ートである。
【図１４】本発明の第４の実施形態の数値制御装置の要
部ブロック図である。
部ブロック図である。
【図１５】同第４の実施形態における動作処理のフロー
チャートである。
チャートである。
【図１６】同第４の実施形態の動作処理タイミングチャ
ートである。
ートである。
１０ 数値制御部
２０ シーケンス処理部
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5H220 AA04 BB03 CC07 CX01 EE06
HH03 JJ12 JJ26 KK01
5H269 AB01 BB03 HH06
Claims (8)
- 【請求項１】 数値制御処理用プロセッサと、シーケン
ス処理用プロセッサを備えた制御装置において、数値制
御処理のタイミングをシーケンス処理用プロセッサに通
知する手段をもち、この通知されたタイミングを基準に
シーケンス処理の実行開始タイミングを変更する手段を
有することを特徴とする制御装置。 - 【請求項２】 前記数値制御処理用プロセッサは、所定
制御周期毎に数値制御処理を実行し、前記実行開始タイ
ミングを変更する手段は、数値制御処理の実行終了後同
一制御周期内でシーケンス処理を開始するようにした請
求項１記載の制御装置。 - 【請求項３】 通知する数値制御処理のタイミングは、
数値制御処理の開始タイミングであり、シーケンス処理
の実行開始タイミングを変更する手段は、この通知され
た時刻を基準に、あらかじめ制御装置に設定された遅延
時間パラメータに従って算出したタイミングに、シーケ
ンス処理の実行開始を行うことを特徴とする請求項１又
は請求項２記載の制御装置。 - 【請求項４】 数値制御処理用プロセッサから、シーケ
ンス処理用プロセッサに外部割込みを発生させる手段を
持ち、この手段により、数値制御処理の開始タイミング
をシーケンス処理用プロセッサに通知することを特徴と
する請求項３記載の制御装置。 - 【請求項５】 数値制御処理用プロセッサと、シーケン
ス処理用プロセッサの両者でアクセス可能な共有メモリ
を持ち、数値制御処理用プロセッサがこの共有メモリ上
のフラグに書き込みを行い、シーケンス処理用プロセッ
サが共有メモリ上のフラグを監視することで、数値制御
処理の開始タイミングをシーケンス処理用プロセッサに
通知することを特徴とする請求項３記載の制御装置。 - 【請求項６】 通知する数値制御処理のタイミングは、
数値制御処理の終了タイミングであり、シーケンスプロ
グラムの実行開始タイミングを変更する手段は、この通
知されたタイミングをもって、シーケンスプログラムの
実行開始を行うことを特徴とする請求項１又は請求項２
記載の制御装置。 - 【請求項７】 数値制御処理用プロセッサから、シーケ
ンス処理用プロセッサに外部割込みを発生させる手段を
持ち、この手段により、数値制御処理の終了タイミング
をシーケンス処理用プロセッサに通知することを特徴と
する、請求項６記載の制御装置。 - 【請求項８】 数値制御処理用プロセッサと、シーケン
ス処理用プロセッサの両者でアクセス可能な共有メモリ
を持ち、数値制御処理プロセッサがこの共有メモリ上の
フラグに書き込みを行い、シーケンス処理用プロセッサ
で共有メモリ上のフラグを監視することで、数値制御処
理の終了タイミングをシーケンス処理用プロセッサに通
知することを特徴とする請求項６記載の制御装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002155886A JP3715258B2 (ja) | 2002-05-29 | 2002-05-29 | 制御装置 |
| US10/412,218 US20030225812A1 (en) | 2002-05-29 | 2003-04-14 | Controller for machine |
| DE60302103T DE60302103T2 (de) | 2002-05-29 | 2003-04-16 | Steuerungsvorrichtung für eine Maschine |
| EP03252414A EP1367469B1 (en) | 2002-05-29 | 2003-04-16 | Controller for machine |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002155886A JP3715258B2 (ja) | 2002-05-29 | 2002-05-29 | 制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003345406A true JP2003345406A (ja) | 2003-12-05 |
| JP3715258B2 JP3715258B2 (ja) | 2005-11-09 |
Family
ID=29417198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002155886A Expired - Fee Related JP3715258B2 (ja) | 2002-05-29 | 2002-05-29 | 制御装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20030225812A1 (ja) |
| EP (1) | EP1367469B1 (ja) |
| JP (1) | JP3715258B2 (ja) |
| DE (1) | DE60302103T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4894961B1 (ja) * | 2011-03-15 | 2012-03-14 | オムロン株式会社 | Ｐｌｃのｃｐｕユニット、ｐｌｃ用システムプログラムおよびｐｌｃ用システムプログラムを格納した記録媒体 |
| JP2019053459A (ja) * | 2017-09-14 | 2019-04-04 | オムロン株式会社 | 制御装置および制御方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4877423B1 (ja) * | 2011-03-15 | 2012-02-15 | オムロン株式会社 | Ｐｌｃのｃｐｕユニット、ｐｌｃ用システムプログラムおよびｐｌｃ用システムプログラムを格納した記録媒体 |
| JP2014035564A (ja) * | 2012-08-07 | 2014-02-24 | Fanuc Ltd | マルチコアプロセッサを有する数値制御装置 |
| US11054811B2 (en) * | 2017-11-03 | 2021-07-06 | Drishti Technologies, Inc. | Systems and methods for line balancing |
| JP6787951B2 (ja) * | 2018-06-05 | 2020-11-18 | ファナック株式会社 | 数値制御装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57191703A (en) * | 1981-05-20 | 1982-11-25 | Fanuc Ltd | Sequence controller |
| JPS6243703A (ja) * | 1985-08-21 | 1987-02-25 | Fanuc Ltd | 数値制御システム |
| JP2574983B2 (ja) * | 1993-04-06 | 1997-01-22 | 本田技研工業株式会社 | マルチタスク制御システム |
| JPH0969004A (ja) * | 1995-06-19 | 1997-03-11 | Fanuc Ltd | 数値制御装置 |
| JPH10124131A (ja) * | 1996-10-22 | 1998-05-15 | Fanuc Ltd | 制御装置に接続される機器の管理方法 |
| US5964846A (en) * | 1997-07-07 | 1999-10-12 | International Business Machines Corporation | System and method for mapping processor clock values in a multiprocessor system |
| US6098178A (en) * | 1998-05-22 | 2000-08-01 | The United States Of America As Represented By The Secretary Of The Navy | Time synchronization algorithm for massively parallel processor systems |
| US6480966B1 (en) * | 1999-12-07 | 2002-11-12 | International Business Machines Corporation | Performance monitor synchronization in a multiprocessor system |
-
2002
- 2002-05-29 JP JP2002155886A patent/JP3715258B2/ja not_active Expired - Fee Related
-
2003
- 2003-04-14 US US10/412,218 patent/US20030225812A1/en not_active Abandoned
- 2003-04-16 DE DE60302103T patent/DE60302103T2/de not_active Expired - Lifetime
- 2003-04-16 EP EP03252414A patent/EP1367469B1/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4894961B1 (ja) * | 2011-03-15 | 2012-03-14 | オムロン株式会社 | Ｐｌｃのｃｐｕユニット、ｐｌｃ用システムプログラムおよびｐｌｃ用システムプログラムを格納した記録媒体 |
| WO2012124133A1 (ja) * | 2011-03-15 | 2012-09-20 | オムロン株式会社 | Ｐｌｃのｃｐｕユニット、ｐｌｃ用システムプログラムおよびｐｌｃ用システムプログラムを格納した記録媒体 |
| US9618922B2 (en) | 2011-03-15 | 2017-04-11 | Omron Corporation | CPU of PLC, system program for PLC, and recording medium storing system program for PLC |
| JP2019053459A (ja) * | 2017-09-14 | 2019-04-04 | オムロン株式会社 | 制御装置および制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE60302103D1 (de) | 2005-12-08 |
| US20030225812A1 (en) | 2003-12-04 |
| JP3715258B2 (ja) | 2005-11-09 |
| EP1367469B1 (en) | 2005-11-02 |
| EP1367469A1 (en) | 2003-12-03 |
| DE60302103T2 (de) | 2006-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5067425B2 (ja) | 翻訳装置と翻訳方法および翻訳プログラムとプロセッサコアの制御方法およびプロセッサ | |
| KR950012293B1 (ko) | 정보처리장치 및 이를 이용한 정보처리방법 | |
| JPS6364144A (ja) | 記憶装置間デ−タ転送方式 | |
| JP2016110458A (ja) | プログラマブル・ロジック・コントローラ、基本ユニット、制御方法およびプログラム | |
| JP2003345406A (ja) | 制御装置 | |
| WO2009098737A1 (ja) | 外部デバイスアクセス装置、その制御方法及びシステムｌｓｉ | |
| JP3987277B2 (ja) | パルス信号生成装置 | |
| US20060047866A1 (en) | Computer system having direct memory access controller | |
| US4792893A (en) | Selectively recursive pipelined parallel vector logical operation system | |
| JP7482751B2 (ja) | レジスタ制御装置 | |
| CN111143141B (zh) | 一种状态机设置方法及*** | |
| JPWO2017149641A1 (ja) | シミュレーション装置 | |
| JPS6315628B2 (ja) | ||
| JPH05143447A (ja) | デイジタルプロセツサ及びその制御方法 | |
| JP3367949B2 (ja) | 画像データ処理装置 | |
| JP6464211B2 (ja) | プログラマブルコントローラ | |
| JP4107278B2 (ja) | プロセッサ制御回路および情報処理装置 | |
| JPH10171654A (ja) | 高速データ演算処理装置 | |
| JP2923869B2 (ja) | イベント入力回路 | |
| JP2006146641A (ja) | マルチスレッドプロセッサ及びマルチスレッドプロセッサの割込み方法 | |
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JPH02217924A (ja) | データ処理装置のストア処理方式 | |
| JPH0337719A (ja) | マスタフアイルの主記憶装置展開方式 | |
| JPH02189632A (ja) | 情報処理装置 | |
| JP2002366370A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050304 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050509 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050816 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050824 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3715258 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080902 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100902 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110902 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110902 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120902 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120902 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130902 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |