JP2003332555A - Solid-state image pickup device and its manufacturing method - Google Patents
Solid-state image pickup device and its manufacturing methodInfo
- Publication number
- JP2003332555A JP2003332555A JP2002133990A JP2002133990A JP2003332555A JP 2003332555 A JP2003332555 A JP 2003332555A JP 2002133990 A JP2002133990 A JP 2002133990A JP 2002133990 A JP2002133990 A JP 2002133990A JP 2003332555 A JP2003332555 A JP 2003332555A
- Authority
- JP
- Japan
- Prior art keywords
- film
- charge transfer
- solid
- polycrystalline silicon
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、固体撮像素子およ
びその製造方法に関し、特に単層電極構造の固体撮像素
子およびその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solid-state image sensor and a method for manufacturing the same, and more particularly to a solid-state image sensor having a single-layer electrode structure and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】エリアセンサ等に用いられるＣＣＤ固体
撮像素子は、光電変換部からの信号電荷を転送するため
の電荷転送電極を有する。電荷転送電極は、半導体基板
に形成された電荷転送路上に複数隣接して配置され、順
次駆動される。2. Description of the Related Art A CCD solid-state image sensor used for an area sensor or the like has a charge transfer electrode for transferring a signal charge from a photoelectric conversion portion. A plurality of charge transfer electrodes are arranged adjacent to each other on a charge transfer path formed on the semiconductor substrate, and are sequentially driven.
【０００３】固体撮像素子は、撮像画素数の増加が進ん
でいるが、画素数の増加に伴い信号電荷の高速転送、す
なわち電荷転送電極の高速パルスによる駆動が必要とな
るため、電荷転送電極の低抵抗化が求められている。低
抵抗化の方法として、電荷転送電極を多結晶シリコンな
どのシリコン系導電性材料と金属シリサイドとの２層構
造とすることが提案されている。In the solid-state image pickup device, the number of image pickup pixels is increasing, but with the increase in the number of pixels, it is necessary to transfer signal charges at high speed, that is, to drive the charge transfer electrodes by high-speed pulses. Lower resistance is required. As a method of reducing the resistance, it has been proposed that the charge transfer electrode has a two-layer structure of a silicon-based conductive material such as polycrystalline silicon and metal silicide.
【０００４】一方、撮影画素数の増加により光電変換部
領域が狭くなる傾向にあるが、狭い領域で多くの光を集
めるためには、光電変換部表面に対して電荷転送電極形
成部などの光電変換部周辺の高さをより低くすることが
重要である。そのため、電荷転送電極を互いに重なるこ
となく配置したいわゆる単層構造の電荷転送電極が提案
されている。電荷転送電極を単層構造とすると、転送電
極部上の遮光膜の被覆性が向上し、より効果的である。On the other hand, although the photoelectric conversion region tends to be narrowed due to the increase in the number of pixels to be photographed, in order to collect a large amount of light in a narrow region, the photoelectric conversion region surface is provided with a photoelectric transfer portion such as a charge transfer electrode forming portion. It is important to lower the height around the converter. Therefore, a so-called single layer structure charge transfer electrode in which the charge transfer electrodes are arranged so as not to overlap each other has been proposed. When the charge transfer electrode has a single layer structure, the coverage of the light shielding film on the transfer electrode portion is improved, which is more effective.
【０００５】しかし、単層構造の電荷転送電極を高速パ
ルスで駆動する場合、隣接する電荷転送電極の電極間距
離（ギャップ）を狭く形成する（０．１μｍ以下）必要
がある。この程度のパターンサイズを得るためには平坦
な表面でＥＢ直描法を用いるなど、高価なステッパを使
用する必要があり、また、電極パターンを得ることがで
きたとしても、微細な電極間領域に絶縁膜を充填するの
は極めて困難であり、耐圧劣化の原因ともなり、実用上
は充分でなかった。However, when driving a single-layer charge transfer electrode with a high-speed pulse, the distance (gap) between adjacent charge transfer electrodes must be narrow (0.1 μm or less). In order to obtain a pattern size of this level, it is necessary to use an expensive stepper, such as using the EB direct writing method on a flat surface, and even if an electrode pattern can be obtained, a fine inter-electrode region is formed. It is extremely difficult to fill the insulating film, which causes deterioration of withstand voltage, which is not sufficient for practical use.
【０００６】さらに、電荷転送電極をシリコン系導電性
材料と金属シリサイドとの２層構造とした場合、タング
ステンやタングステンシリサイドなどの高融点金属ある
いは高融点金属化合物は酸化するのが困難であり、仮に
酸化できたとしても、得られた絶縁膜の電気的耐圧は充
分でないため、電極間に酸化によって実用な可能な絶縁
膜を形成することは無理である。Further, when the charge transfer electrode has a two-layer structure of a silicon-based conductive material and metal silicide, it is difficult to oxidize a refractory metal or refractory metal compound such as tungsten or tungsten silicide. Even if the insulating film can be oxidized, the electric breakdown voltage of the obtained insulating film is not sufficient, so that it is impossible to form a practical insulating film by oxidation between the electrodes.
【０００７】単層構造の電荷転送電極をシリコン系導電
性材料と金属シリサイドとの２層構造としたものも提案
されている（特開２０００−１９６０６０参照）。しか
し、シリコン系導電性材料の表面にのみ金属シリサイド
が配置されているだけであり、低抵抗化が不充分であ
る。また、電荷転送電極の電極間距離は、０．２５〜
０．５０μｍ程度である。A charge transfer electrode having a single-layer structure having a two-layer structure of a silicon-based conductive material and metal silicide has also been proposed (see Japanese Patent Laid-Open No. 2000-196060). However, the metal silicide is disposed only on the surface of the silicon-based conductive material, and the resistance reduction is insufficient. The distance between the charge transfer electrodes is 0.25 to 0.25.
It is about 0.50 μm.
【０００８】[0008]
【発明が解決しようとする課題】本発明は上記事情に鑑
みてなされたもので、単層構造の電荷転送電極間の電気
的耐圧が高く、低消費電力で高速駆動可能な固体撮像素
子を提供することを目的とする。また、製造が容易で信
頼性の高い固体撮像素子の製造方法を提供することを目
的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and provides a solid-state image pickup device having a high electric breakdown voltage between charge transfer electrodes having a single-layer structure and capable of driving at high speed with low power consumption. The purpose is to do. Another object of the present invention is to provide a method for manufacturing a solid-state image sensor which is easy to manufacture and has high reliability.
【０００９】[0009]
【課題を解決するための手段】本発明の固体撮像素子
は、半導体基板表面の絶縁膜上に、複数の電荷転送電極
が形成されたものであって、前記電荷転送電極は、エッ
ジ部に傾斜を有するシリコン系導電性膜と、前記シリコ
ン系導電性膜を覆うように形成された金属シリサイド膜
とで構成され、隣接する前記電荷転送電極の前記エッジ
部は、前記絶縁膜上で離間しているものである。A solid-state image sensor according to the present invention comprises a plurality of charge transfer electrodes formed on an insulating film on a surface of a semiconductor substrate, the charge transfer electrodes being inclined at an edge portion. And a metal silicide film formed so as to cover the silicon-based conductive film, and the edge portions of the adjacent charge transfer electrodes are separated from each other on the insulating film. There is something.
【００１０】このような構成とすると、電荷転送電極の
側面も金属シリサイド膜で覆っているので、金属シリサ
イド層の面積を大きくすることができ、電荷転送電極の
一層の低抵抗化が実現できる。また、シリコン系導電性
膜のエッジ部に傾斜を有するので、金属シリサイド膜の
形成が簡単になる。さらに、隣接する前記電荷転送電極
間の領域に電極間絶縁膜を形成する場合でも、電荷転送
電極のエッジ部に傾斜を有するので、電極間の間隔を狭
くしても、絶縁体をボイド（空洞）を形成することなく
良好に充填することが可能となり、電気的耐圧の高い電
極間絶縁膜を得ることができる。With such a structure, since the side surface of the charge transfer electrode is also covered with the metal silicide film, the area of the metal silicide layer can be increased and the resistance of the charge transfer electrode can be further reduced. Moreover, since the edge portion of the silicon-based conductive film has a slope, the formation of the metal silicide film is simplified. Further, even when the inter-electrode insulating film is formed in the region between the adjacent charge transfer electrodes, since the edge portion of the charge transfer electrode has a slope, even if the interval between the electrodes is narrowed, the insulator is void (cavity). ) Can be satisfactorily filled without forming (1) and an inter-electrode insulating film having a high electrical breakdown voltage can be obtained.
【００１１】本発明の固体撮像素子における隣接する前
記電荷転送電極間の間隔は、前記絶縁膜上で０．１μｍ
以下である。電荷転送電極間の間隔が０．１μｍ以下の
場合、通常、電極間に絶縁膜を充填するのは極めて困難
であるが、本発明の構造の場合、シリコン系導電膜から
なるエッジに傾斜を有する導電性膜を含んで電荷転送電
極を構成しているため、良好に絶縁膜を充填することが
でき、効率よく信頼性の高い固体撮像素子を提供するこ
とができる。したがって、電荷転送電極を高速パルスで
駆動することができる。In the solid-state image pickup device of the present invention, the distance between the adjacent charge transfer electrodes is 0.1 μm on the insulating film.
It is the following. When the distance between the charge transfer electrodes is 0.1 μm or less, it is usually extremely difficult to fill the insulating film between the electrodes. However, in the structure of the present invention, the edge formed of the silicon-based conductive film has a slope. Since the charge transfer electrode is configured to include the conductive film, the insulating film can be satisfactorily filled, and an efficient and highly reliable solid-state imaging device can be provided. Therefore, the charge transfer electrode can be driven with a high-speed pulse.
【００１２】本発明の固体撮像素子における前記シリコ
ン系導電性膜は、多結晶シリコン膜であり、また、前記
金属シリサイド膜は、チタンシリサイド膜である。この
ように構成すると、電荷転送電極の低抵抗化を図ること
が可能となる。In the solid-state image pickup device of the present invention, the silicon-based conductive film is a polycrystalline silicon film, and the metal silicide film is a titanium silicide film. With this structure, it is possible to reduce the resistance of the charge transfer electrode.
【００１３】また、シリコン系導電性膜は、非晶質シリ
コン膜であってもよい。このような構成とすると、例え
ば減圧ＣＶＤ法などにより、低温下で膜質の良好な膜を
形成することができ、かつチタンなどの金属層との密着
性も良好である。The silicon type conductive film may be an amorphous silicon film. With such a structure, a film having a good film quality can be formed at a low temperature by, for example, a low pressure CVD method, and the adhesion with a metal layer such as titanium is also good.
【００１４】さらに、チタンシリサイドなどの金属シリ
サイドは、遮光効果が良好であり、従来必要であった遮
光膜が不要となる場合もあり、低コストで信頼性の高い
固体撮像素子を得ることが可能となる。Further, metal silicide such as titanium silicide has a good light-shielding effect, and a light-shielding film which has been conventionally required may be unnecessary, so that a solid-state image pickup device having a low cost and a high reliability can be obtained. Becomes
【００１５】本発明の固体撮像素子の製造方法は、半導
体基板表面の絶縁膜上に、エッジ部に傾斜を有するシリ
コン系導電性膜のパターンを形成するシリコン系導電性
膜形成工程と、この上層に金属膜を形成する金属膜形成
工程と、少なくとも前記金属膜をシリサイド化し、金属
シリサイド膜を形成するシリサイド化工程と、前記シリ
サイド化工程において前記絶縁膜上に未反応金属として
残留する金属膜を除去する工程とを含むものである。A method of manufacturing a solid-state image pickup device according to the present invention comprises a step of forming a silicon-based conductive film having a pattern of a silicon-based conductive film having an inclination at an edge portion on an insulating film on a surface of a semiconductor substrate, and an upper layer of the step. A metal film forming step of forming a metal film on the substrate, a silicidation step of siliciding at least the metal film to form a metal silicide film, and a metal film remaining as an unreacted metal on the insulating film in the silicidation step And a step of removing.
【００１６】このような方法によれば、シリサイド化に
よってシリコン系導電性膜のパターンの存在する領域に
のみ選択的に金属シリサイドが形成されるため、未反応
の金属膜をエッチング除去することにより、微細な電極
間領域を形成することができる。しかも電極間領域はな
だらかな傾斜面で囲まれているため、電極間絶縁膜の形
成が容易であり、膜質の良好な絶縁膜を空洞なしに形成
することができ、絶縁耐圧の向上を図ることが可能とな
る。According to such a method, since the metal silicide is selectively formed only in the region where the pattern of the silicon-based conductive film exists by silicidation, the unreacted metal film is removed by etching. It is possible to form a fine inter-electrode region. Moreover, since the inter-electrode region is surrounded by the gently sloping surface, it is easy to form the inter-electrode insulating film, and it is possible to form an insulating film with good film quality without cavities, and to improve the withstand voltage. Is possible.
【００１７】また、本発明の固体撮像素子の製造方法に
おける前記シリコン系導電性膜形成工程は、第１層多結
晶シリコン膜を堆積する工程と、前記第１層多結晶シリ
コン膜をパターニングする工程と、この上層に第２層多
結晶シリコン膜を堆積する工程と、前記第２層多結晶シ
リコン膜を異方性エッチングすることにより前記第１層
多結晶シリコン膜パターンの側壁に第２層多結晶シリコ
ン膜からなるスペーサを形成する工程とを含むものであ
る。In the method of manufacturing a solid-state image pickup device according to the present invention, the step of forming a silicon-based conductive film includes a step of depositing a first-layer polycrystalline silicon film and a step of patterning the first-layer polycrystalline silicon film. And a step of depositing a second-layer polycrystalline silicon film on the upper layer, and by anisotropically etching the second-layer polycrystalline silicon film, a second-layer polycrystalline silicon film is formed on a sidewall of the first-layer polycrystalline silicon film pattern. And a step of forming a spacer made of a crystalline silicon film.
【００１８】このような方法によれば、第２層多結晶シ
リコン膜を第１層多結晶シリコン膜パターン上に堆積し
側壁残しを行うことによりフォトリソグラフィ工程なし
に良好な傾斜面をもつパターンを形成することができ、
微細でかつ高精度のパターン形成を行うことが可能とな
る。According to such a method, by depositing the second-layer polycrystalline silicon film on the first-layer polycrystalline silicon film pattern and leaving the side wall, a pattern having a good inclined surface can be formed without a photolithography process. Can be formed,
It is possible to form a fine and highly accurate pattern.
【００１９】望ましくは、前記導電性膜の多結晶シリコ
ン膜をＣＶＤ法により形成することにより段差被覆性の
良好な多結晶シリコン膜が生産性よく形成され、この多
結晶シリコン膜に対して異方性エッチングにより側壁絶
縁膜を形成しているため、効率よくスペーサを形成する
ことが可能となる。特に減圧ＣＶＤ法を用るのが有効で
ある。Preferably, the polycrystalline silicon film of the conductive film is formed by a CVD method to form a polycrystalline silicon film having good step coverage with high productivity, and the polycrystalline silicon film is anisotropic with respect to this polycrystalline silicon film. Since the side wall insulating film is formed by selective etching, the spacer can be efficiently formed. Particularly, it is effective to use the low pressure CVD method.
【００２０】このように本発明の方法によれば、転送電
極間の間隔を微細な幅で形成できると共に、微細な幅の
電極間領域への絶縁材料の埋め込みを容易に行うことが
でき、その結果、電気的耐圧の低下を防止することがで
き、歩留まりの向上を図ることが可能となる。As described above, according to the method of the present invention, the interval between the transfer electrodes can be formed with a fine width, and the insulating material can be easily embedded in the inter-electrode region of the fine width. As a result, it is possible to prevent a decrease in electrical breakdown voltage and improve the yield.
【００２１】[0021]
【発明の実施の形態】以下本発明の実施の形態について
図面を参照しつ説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.
【００２２】（第1の実施の形態）この固体撮像素子
は、図１（ｇ）に、その電荷転送電極の概略断面を示す
ように、シリコン基板１表面の絶縁膜（以下、ゲート絶
縁膜と記述する。）２上に形成された複数の電荷転送電
極を有している。電荷転送電極は、エッジ部になだらか
な傾斜を有する多結晶シリコン膜４ａ、４ｂとこの周り
を被覆するチタンシリサイド膜５Ｓからなり、ゲート絶
縁膜２上に所定の間隔で分離形成されている。そして、
電荷転送電極の上には、電荷転送電極間領域を含めて絶
縁膜６が形成されている。(First Embodiment) This solid-state imaging device has an insulating film (hereinafter referred to as a gate insulating film) on the surface of a silicon substrate 1 as shown in a schematic cross section of the charge transfer electrode in FIG. 2) has a plurality of charge transfer electrodes formed on it. The charge transfer electrodes are composed of polycrystalline silicon films 4a and 4b having a gentle slope at the edges and a titanium silicide film 5S covering the periphery of the polycrystalline silicon films 4a and 4b, and are formed separately on the gate insulating film 2 at predetermined intervals. And
An insulating film 6 is formed on the charge transfer electrodes including the region between the charge transfer electrodes.
【００２３】電荷転送電極を構成する多結晶シリコン膜
４ａ、４ｂは、高濃度ドープされたものであり、パター
ニングされた多結晶シリコン膜４ａの側壁に、多結晶シ
リコンスペーサ４ｂを形成することにより、エッジ部に
傾斜をもたせている。また、隣接する電荷転送電極のエ
ッジ部は、デート絶縁膜２上では、離間している。The polycrystalline silicon films 4a and 4b forming the charge transfer electrodes are heavily doped, and the polycrystalline silicon spacers 4b are formed on the sidewalls of the patterned polycrystalline silicon film 4a. The edge has a slope. Further, the edge portions of the adjacent charge transfer electrodes are separated on the date insulating film 2.
【００２４】次に、この固体撮像素子の製造工程につい
て、図１（ａ）ないし（ｇ）を用いて説明する。まず、
図１（ａ）に示すように、ｎ型のシリコン基板１表面
に、膜厚１５ｎｍの酸化シリコン膜と、膜厚５０ｎｍの
窒化シリコン膜と、膜厚１０ｎｍの酸化シリコン膜を形
成し、３層構造のゲート絶縁膜２を形成する。続いてこ
のゲート絶縁膜２上に、チタンシリサイド（ＴｉＳｉ）
膜５Ｓより、膜厚０．４μｍの高濃度ドープの多結晶シ
リコン膜４ａを形成する。そして、この多結晶シリコン
膜４ａを反応性イオンエッチングを用いてパターニング
する。Next, the manufacturing process of this solid-state image pickup device will be described with reference to FIGS. First,
As shown in FIG. 1A, a silicon oxide film having a film thickness of 15 nm, a silicon nitride film having a film thickness of 50 nm, and a silicon oxide film having a film thickness of 10 nm are formed on the surface of an n-type silicon substrate 1 to form three layers. A gate insulating film 2 having a structure is formed. Subsequently, titanium silicide (TiSi) is formed on the gate insulating film 2.
A highly doped polycrystalline silicon film 4a having a film thickness of 0.4 μm is formed from the film 5S. Then, this polycrystalline silicon film 4a is patterned by using reactive ion etching.
【００２５】この後、図１（ｂ）に示すように、減圧Ｃ
ＶＤ法により６００〜６５０℃でＳｉＨ4を熱分解する
ことにより、膜厚０．４μｍの高濃度ドープの多結晶シ
リコン膜４ｂを形成する。そして、異方性をもつように
条件設定のなされた反応性イオンエッチングにより図１
（ｃ）に示すように、側壁残しを行い多結晶シリコンス
ペーサ４ｂを形成する。多結晶シリコンスペーサ４ｂ
は、傾斜を有している。After this, as shown in FIG. 1 (b), a reduced pressure C
By thermally decomposing SiH 4 at 600 to 650 ° C. by the VD method, a heavily doped polycrystalline silicon film 4b having a film thickness of 0.4 μm is formed. Then, by reactive ion etching with conditions set so as to have anisotropy, FIG.
As shown in (c), the sidewalls are left and a polycrystalline silicon spacer 4b is formed. Polycrystalline silicon spacer 4b
Has a slope.
【００２６】続いて、図１（ｄ）に示すように、スパッ
タ法によりチタン膜５を形成する。そして、熱処理によ
り、図１（ｅ）に示すように、多結晶シリコンパターン
の周りにチタンシリサイド（ＴｉＳｉ）膜５Ｓを形成す
る。このときの基板温度は〜７００℃とする。このとき
多結晶シリコンパターンのない領域すなわちゲート絶縁
膜２上のチタン膜５は未反応のまま残っている。Subsequently, as shown in FIG. 1D, a titanium film 5 is formed by a sputtering method. Then, by heat treatment, as shown in FIG. 1E, a titanium silicide (TiSi) film 5S is formed around the polycrystalline silicon pattern. The substrate temperature at this time is ˜700 ° C. At this time, the region having no polycrystalline silicon pattern, that is, the titanium film 5 on the gate insulating film 2 remains unreacted.
【００２７】次に、図１（ｆ）に示すように、未反応の
チタン膜をエッチング除去し、電極間領域を形成する。
その後、さらに８５０℃程度の熱処理を行ってＴｉＳｉ
をＴｉＳｉ2とし、チタンシリサイド膜５Ｓを低抵抗化
する。そして、最後にこの上層に、減圧ＣＶＤ法により
酸化シリコン膜からなる絶縁膜６を形成し、図１（ｇ）
に示すように、電極間を絶縁する。Next, as shown in FIG. 1F, the unreacted titanium film is removed by etching to form an inter-electrode region.
Then, heat treatment is further performed at about 850 ° C. to TiSi
As TiSi 2 to lower the resistance of the titanium silicide film 5S. Then, finally, an insulating film 6 made of a silicon oxide film is formed on this upper layer by a low pressure CVD method, as shown in FIG.
As shown in, the electrodes are insulated.
【００２８】この方法によれば、なだらかなパターンエ
ッジを形成する際、異方性エッチングを用いた側壁残し
を行うことにより、容易に作業性よく高精度のパターン
を形成することができる。そして、この傾斜面を含む多
結晶シリコン膜上にチタンリサイドを形成するため、チ
タンシリサイドの表面積を大きくすることができ、さら
に低抵抗化を図ることができる。電極間を絶縁するため
の絶縁膜は、傾斜面で囲まれた電極間領域に形成するの
で、作業性よく緻密な膜とすることができ、絶縁耐圧の
向上を図ることが可能となる。According to this method, when a gentle pattern edge is formed, the side wall is left by using anisotropic etching, whereby a highly accurate pattern can be easily formed with good workability. Then, since the titanium silicide is formed on the polycrystalline silicon film including the inclined surface, the surface area of titanium silicide can be increased and the resistance can be further reduced. Since the insulating film for insulating between the electrodes is formed in the inter-electrode region surrounded by the inclined surface, it can be a dense film with good workability, and the withstand voltage can be improved.
【００２９】また、シリサイド化によって電極間領域が
規定されるため、解像限界よりも小さな、微細な電極間
領域を有する固体撮像素子を形成することが可能とな
る。ｓらに、電荷転送電極を金属シリサイド膜で構成す
るので、遮光効果をもたせることができる。Further, since the inter-electrode region is defined by silicidation, it is possible to form a solid-state image sensor having a fine inter-electrode region smaller than the resolution limit. In addition, since the charge transfer electrode is made of a metal silicide film, the light shielding effect can be obtained.
【００３０】なお、金属膜としてはチタンのほか、タン
グステン、モリブデン、コバルト等を用いることが可能
である。In addition to titanium, it is possible to use tungsten, molybdenum, cobalt or the like as the metal film.
【００３１】（第２の実施の形態）次に、本発明の第２
の実施の形態について図２（ａ）ないし（ｅ）を用いて
説明する。第１の実施の形態では、多結晶シリコンのエ
ッジ部の傾斜を、多結晶シリコンスペーサ４ｂによって
形成したが、第２の実施の形態では、多結晶シリコン膜
のパターニングに際し、なだらかなエッジをもつように
等方性エッチングを行うことによって形成している。(Second Embodiment) Next, the second embodiment of the present invention will be described.
The embodiment will be described with reference to FIGS. 2 (a) to 2 (e). In the first embodiment, the inclination of the edge portion of the polycrystalline silicon is formed by the polycrystalline silicon spacer 4b. However, in the second embodiment, a gentle edge is formed when patterning the polycrystalline silicon film. Is formed by performing isotropic etching.
【００３２】図２（ａ）ないし（ｅ）は、第２の実施の
形態の製造工程を示す図であり、図１のものと同一部位
には同一符号を付してある。この方法では、まずシリコ
ン基板１の表面に形成されたゲート絶縁膜２上に、減圧
ＣＶＤ法により６００〜６５０℃でＳｉＨ4を熱分解す
ることにより、膜厚０．４μｍの高濃度ドープの多結晶
シリコン膜４を形成する。2A to 2E are views showing the manufacturing process of the second embodiment, and the same parts as those in FIG. 1 are designated by the same reference numerals. In this method, first, SiH 4 is thermally decomposed at 600 to 650 ° C. on the gate insulating film 2 formed on the surface of the silicon substrate 1 by a low pressure CVD method to obtain a high concentration heavily doped 0.4 μm film. A crystalline silicon film 4 is formed.
【００３３】そして、等方性をもつように条件設定のな
された反応性イオンエッチングにより図２（ａ）に示す
ように、この多結晶シリコンパターンを形成する。この
後、図２（ｂ）に示すように、この上層に前記第１の実
施の形態と同様にして、スパッタ法によりチタン膜５を
形成する。Then, as shown in FIG. 2A, this polycrystalline silicon pattern is formed by reactive ion etching whose conditions are set so as to have isotropicity. After that, as shown in FIG. 2B, a titanium film 5 is formed on the upper layer by the sputtering method in the same manner as in the first embodiment.
【００３４】続いて、熱処理により、図２（ｃ）に示す
ように、多結晶シリコンパターンの周りにチタンシリサ
イド（ＴｉＳｉ）膜５Ｓを形成する。このときの基板温
度は〜７００℃とする。このとき多結晶シリコンパター
ンのない領域すなわちゲート絶縁膜２上のチタン膜５は
未反応のまま残っている。そして、図２（ｄ）に示すよ
うに、未反応のチタン膜５をエッチング除去し、電極間
領域を形成する。その後、さらに８５０℃程度の熱処理
を行ってＴｉＳｉをＴｉＳｉ2とし、チタンシリサイド
膜５Ｓを低抵抗化する。Subsequently, as shown in FIG. 2C, a titanium silicide (TiSi) film 5S is formed around the polycrystalline silicon pattern by heat treatment. The substrate temperature at this time is ˜700 ° C. At this time, the region having no polycrystalline silicon pattern, that is, the titanium film 5 on the gate insulating film 2 remains unreacted. Then, as shown in FIG. 2D, the unreacted titanium film 5 is removed by etching to form an inter-electrode region. Then, heat treatment is further performed at about 850 ° C. to change TiSi to TiSi 2 and reduce the resistance of the titanium silicide film 5S.
【００３５】最後にこの上層に、減圧ＣＶＤ法により酸
化シリコン膜からなる絶縁膜６を形成し、図２（ｅ）に
示すように、電極間を絶縁する。なお、第２の実施の形
態においても、金属膜としてはタングステンのほか、タ
ンタル、チタン、モリブデン、コバルト等を用いること
が可能である。Finally, an insulating film 6 made of a silicon oxide film is formed on this upper layer by a low pressure CVD method to insulate the electrodes as shown in FIG. 2 (e). In addition, also in the second embodiment, tantalum, titanium, molybdenum, cobalt, or the like can be used as the metal film in addition to tungsten.
【００３６】[0036]
【発明の効果】以上説明してきたように、本発明の固体
撮像素子によれば、多結晶シリコン膜の表面全体をシリ
サイドで被覆しているため、より低抵抗の電荷転送電極
を得ることが可能である。その結果、高速転送が可能と
なるためスミアなどの光学特性を改善することができ、
高品質で信頼性の高いＣＣＤを得ることが可能となる。As described above, according to the solid-state imaging device of the present invention, since the entire surface of the polycrystalline silicon film is covered with silicide, a charge transfer electrode having a lower resistance can be obtained. Is. As a result, high-speed transfer is possible, so optical characteristics such as smear can be improved,
It is possible to obtain a CCD of high quality and high reliability.
【００３７】また本発明の方法によれば、金属のシリサ
イド化後未反応の金属を除去することにより電極間領域
を確実に形成することができ、しかもこの電極間領域を
傾斜面によって形成することができるため、ボイドなど
が形成されることなく膜質の良好な絶縁膜を形成するこ
とができ、耐圧の向上を図ることが可能となる。According to the method of the present invention, the inter-electrode region can be surely formed by removing the unreacted metal after the silicidation of the metal, and the inter-electrode region can be formed by the inclined surface. Therefore, it is possible to form an insulating film having a good film quality without forming voids, and it is possible to improve the breakdown voltage.
【００３８】また本発明の固体撮像素子の製造方法によ
れば、側壁残し法により、傾斜面を有する電荷転送電極
を、容易に微細な精度よく形成することができる。Further, according to the method of manufacturing a solid-state image pickup device of the present invention, the charge transfer electrode having the inclined surface can be easily and finely formed by the sidewall leaving method.
【図１】本発明の第１の実施の形態の固体撮像素子の製
造工程を示す図FIG. 1 is a diagram showing a manufacturing process of a solid-state imaging device according to a first embodiment of the present invention.
【図２】本発明の第２の実施の形態の固体撮像素子の製
造工程を示す図FIG. 2 is a diagram showing a manufacturing process of a solid-state imaging device according to a second embodiment of the present invention.
１・・・シリコン基板 ２・・・絶縁膜（ゲート絶縁膜） ４ａ・・・多結晶シリコン膜 ４ｂ・・・多結晶シリコンスペーサ ５・・・チタン膜 ５Ｓ・・・チタンシリサイド膜 ６・・・絶縁膜 1 ... Silicon substrate 2 ... Insulating film (gate insulating film) 4a ... Polycrystalline silicon film 4b ... Polycrystalline silicon spacer 5: Titanium film 5S ... Titanium silicide film 6 ... Insulating film
Claims (6)
荷転送電極が形成された固体撮像素子であって、 前記電荷転送電極は、エッジ部に傾斜を有するシリコン
系導電性膜と、前記シリコン系導電性膜を覆うように形
成された金属シリサイド膜とで構成され、 隣接する前記電荷転送電極の前記エッジ部は、前記絶縁
膜上で離間している固体撮像素子。1. A solid-state imaging device having a plurality of charge transfer electrodes formed on an insulating film on a surface of a semiconductor substrate, wherein the charge transfer electrodes include a silicon-based conductive film having an inclined edge portion, A solid-state imaging device comprising a metal silicide film formed so as to cover a silicon-based conductive film, and the edge portions of the adjacent charge transfer electrodes are separated from each other on the insulating film.
０．１μｍ以下である固体撮像素子。2. The solid-state imaging device according to claim 1, wherein the distance between the adjacent charge transfer electrodes is 0.1 μm or less on the insulating film.
あって、 前記シリコン系導電性膜は、多結晶シリコン膜である固
体撮像素子。3. The solid-state imaging device according to claim 1, wherein the silicon-based conductive film is a polycrystalline silicon film.
固体撮像素子であって、 前記金属シリサイド膜は、チタンシリサイド膜である固
体撮像素子。4. The solid-state imaging device according to claim 1, wherein the metal silicide film is a titanium silicide film.
に傾斜を有するシリコン系導電性膜のパターンを形成す
るシリコン系導電性膜形成工程と、 この上層に金属膜を形成する金属膜形成工程と、 少なくとも前記金属膜をシリサイド化し、金属シリサイ
ド膜を形成するシリサイド化工程と、 前記シリサイド化工程において前記絶縁膜上に未反応金
属として残留する金属膜を除去する工程とを含む固体撮
像素子の製造方法。5. A silicon-based conductive film forming step of forming a pattern of a silicon-based conductive film having an inclination on an edge portion on an insulating film on a surface of a semiconductor substrate, and a metal film formation of forming a metal film on the upper layer. A solid-state imaging device including: a silicidation step of siliciding at least the metal film to form a metal silicide film; and a step of removing a metal film remaining as an unreacted metal on the insulating film in the silicidation step. Manufacturing method.
と、 この上層に第２層多結晶シリコン膜を堆積する工程と、 前記第２層多結晶シリコン膜を異方性エッチングするこ
とにより前記第１層多結晶シリコン膜パターンの側壁に
第２層多結晶シリコン膜からなるスペーサを形成する工
程とを含む固体撮像素子の製造方法。6. The manufacturing method according to claim 5, wherein in the silicon-based conductive film forming step, a step of depositing a first-layer polycrystalline silicon film and a patterning of the first-layer polycrystalline silicon film. A step of depositing a second-layer polycrystalline silicon film on the upper layer, and a second layer on the sidewall of the first-layer polycrystalline silicon film pattern by anisotropically etching the second-layer polycrystalline silicon film. And a step of forming a spacer made of a polycrystalline silicon film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002133990A JP2003332555A (en) | 2002-05-09 | 2002-05-09 | Solid-state image pickup device and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002133990A JP2003332555A (en) | 2002-05-09 | 2002-05-09 | Solid-state image pickup device and its manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003332555A true JP2003332555A (en) | 2003-11-21 |
Family
ID=29696782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002133990A Pending JP2003332555A (en) | 2002-05-09 | 2002-05-09 | Solid-state image pickup device and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003332555A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006253478A (en) * | 2005-03-11 | 2006-09-21 | Fuji Photo Film Co Ltd | Solid-state imaging element and its manufacturing method |
| WO2015028886A3 (en) * | 2013-08-27 | 2015-05-14 | Quantum Biosystems Inc. | Nano-gap electrode and methods for manufacturing same |
| US9194838B2 (en) | 2010-03-03 | 2015-11-24 | Osaka University | Method and device for identifying nucleotide, and method and device for determining nucleotide sequence of polynucleotide |
| US9506894B2 (en) | 2012-12-27 | 2016-11-29 | Quantum Biosystems Inc. | Method for controlling substance moving speed and apparatus for controlling the same |
| US9535033B2 (en) | 2012-08-17 | 2017-01-03 | Quantum Biosystems Inc. | Sample analysis method |
| US9644236B2 (en) | 2013-09-18 | 2017-05-09 | Quantum Biosystems Inc. | Biomolecule sequencing devices, systems and methods |
| US10261066B2 (en) | 2013-10-16 | 2019-04-16 | Quantum Biosystems Inc. | Nano-gap electrode pair and method of manufacturing same |
| US10438811B1 (en) | 2014-04-15 | 2019-10-08 | Quantum Biosystems Inc. | Methods for forming nano-gap electrodes for use in nanosensors |
-
2002
- 2002-05-09 JP JP2002133990A patent/JP2003332555A/en active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006253478A (en) * | 2005-03-11 | 2006-09-21 | Fuji Photo Film Co Ltd | Solid-state imaging element and its manufacturing method |
| JP4705791B2 (en) * | 2005-03-11 | 2011-06-22 | 富士フイルム株式会社 | Manufacturing method of solid-state imaging device |
| US10876159B2 (en) | 2010-03-03 | 2020-12-29 | Quantum Biosystems Inc. | Method and device for identifying nucleotide, and method and device for determining nucleotide sequence of polynucleotide |
| US9194838B2 (en) | 2010-03-03 | 2015-11-24 | Osaka University | Method and device for identifying nucleotide, and method and device for determining nucleotide sequence of polynucleotide |
| US10202644B2 (en) | 2010-03-03 | 2019-02-12 | Quantum Biosystems Inc. | Method and device for identifying nucleotide, and method and device for determining nucleotide sequence of polynucleotide |
| US9535033B2 (en) | 2012-08-17 | 2017-01-03 | Quantum Biosystems Inc. | Sample analysis method |
| US9506894B2 (en) | 2012-12-27 | 2016-11-29 | Quantum Biosystems Inc. | Method for controlling substance moving speed and apparatus for controlling the same |
| CN105593673A (en) * | 2013-08-27 | 2016-05-18 | 量子生物有限公司 | Nano-gap electrode and methods for manufacturing same |
| WO2015028886A3 (en) * | 2013-08-27 | 2015-05-14 | Quantum Biosystems Inc. | Nano-gap electrode and methods for manufacturing same |
| US9644236B2 (en) | 2013-09-18 | 2017-05-09 | Quantum Biosystems Inc. | Biomolecule sequencing devices, systems and methods |
| US10557167B2 (en) | 2013-09-18 | 2020-02-11 | Quantum Biosystems Inc. | Biomolecule sequencing devices, systems and methods |
| US10261066B2 (en) | 2013-10-16 | 2019-04-16 | Quantum Biosystems Inc. | Nano-gap electrode pair and method of manufacturing same |
| US10466228B2 (en) | 2013-10-16 | 2019-11-05 | Quantum Biosystems Inc. | Nano-gap electrode pair and method of manufacturing same |
| US10438811B1 (en) | 2014-04-15 | 2019-10-08 | Quantum Biosystems Inc. | Methods for forming nano-gap electrodes for use in nanosensors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3225939B2 (en) | Solid-state imaging device and manufacturing method thereof | |
| JP2853785B2 (en) | Solid-state imaging device and manufacturing method thereof | |
| JP2003332555A (en) | Solid-state image pickup device and its manufacturing method | |
| JP3153647B2 (en) | Method for manufacturing charge transfer device | |
| JP4194295B2 (en) | Manufacturing method of solid-state imaging device | |
| JP4159306B2 (en) | Solid-state imaging device and manufacturing method thereof | |
| JP2003332554A (en) | Method for manufacturing solid-state image pickup device | |
| JP2004200321A (en) | Solid state imaging device and method of manufacturing the same | |
| JP2004335804A (en) | Imaging device and its manufacturing method | |
| JP4225836B2 (en) | Manufacturing method of solid-state imaging device | |
| JP2004119795A (en) | Solid-state imaging device and its manufacturing method | |
| JP2712847B2 (en) | Method for manufacturing charge transfer device | |
| JP4295702B2 (en) | Solid-state imaging device and driving method of solid-state imaging device | |
| JP3255116B2 (en) | Solid-state imaging device and method of manufacturing the same | |
| JP2003318385A (en) | Solid-state image sensor and method for manufacturing the same | |
| JP2004047629A (en) | Solid-state imaging element and manufacturing method thereof | |
| JP2817404B2 (en) | Method for manufacturing charge transfer device | |
| JP2877656B2 (en) | Method for manufacturing solid-state imaging device | |
| JP4457570B2 (en) | Solid-state imaging device and manufacturing method thereof | |
| JPH06177171A (en) | Charge transfer device | |
| JP2008252116A (en) | Method for manufacturing solid state imaging element | |
| JP2004335800A (en) | Process for fabricating solid state imaging device | |
| JP2003229440A (en) | Manufacturing method for charge coupled device | |
| JP2004103616A (en) | Solid-state imaging device and its manufacturing method | |
| JP2004119794A (en) | Method for manufacturing solid-state image sensing device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050214 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060424 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060621 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061124 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070330 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071108 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071115 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080109 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080430 |