JP2003332465A - 半導体メモリデバイスの製造方法 - Google Patents
半導体メモリデバイスの製造方法Info
- Publication number
- JP2003332465A JP2003332465A JP2002138899A JP2002138899A JP2003332465A JP 2003332465 A JP2003332465 A JP 2003332465A JP 2002138899 A JP2002138899 A JP 2002138899A JP 2002138899 A JP2002138899 A JP 2002138899A JP 2003332465 A JP2003332465 A JP 2003332465A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- film
- memory device
- semiconductor memory
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
大させるために、キャパシタ電極膜としての窒化チタン
膜とキャパシタ絶縁膜としての酸化タンタル膜とを積層
したキャパシタ膜が使用され、このキャパシタ膜に対し
て異物の付着、汚染、ダメージの少ないエッチング工程
を含む半導体メモリデバイスの製造方法を提案する。 【解決手段】 電子サイクロトロン(ECR)プラズマ
エッチング装置を使用して、窒化チタン膜と酸化タンタ
ル膜とを積層したキャパシタ膜のエッチングが行われ
る。エッチング工程後、プラズマを使用してフォトレジ
スト膜の除去を行うアッシング工程が行われ、またアッ
シング工程後、分極性の強い有機溶液を使用した洗浄工
程が行われ、エッチング残渣、アッシング残渣が除去さ
れる。
Description
ンダムアクセスメモリなどの半導体メモリデバイスの製
造方法に関するもので、特にキャパシタがキャパシタ電
極膜としての窒化チタン膜と、キャパシタ絶縁膜として
の酸化タンタル膜とを積層したキャパシタ膜を有する半
導体メモリデバイスの製造方法に関するものである。
どの半導体メモリデバイスとして、従来、キャパシタの
上部キャパシタ電極膜としてポリシリコン膜とシリコン
膜の積層膜を用い、キャパシタ絶縁膜としてシリコン酸
化膜、シリコン窒化膜、シリコン酸化膜の積層膜を用い
るものが多く実用されており、これらの積層膜はマグネ
トロンを使用したプラズマエッチング装置により、塩素
ガスプラズマでパターンニングされ、また水酸化アンモ
ニウム、過酸化水素水、水からなる洗浄液でウエット洗
浄され、エッチング残渣が除去される。しかし集積度の
向上に伴い、キャパシタ占有面積が減少しており、上述
の膜では必要なキャパシタンスを確保しにくくなってい
る。
膜としての窒化チタンと、キャパシタ絶縁膜としての誘
電率のより高い酸化タンタル膜とを積層したキャパシタ
膜を用いて、集積度が向上する中で、より大きなキャパ
シタンスを得るものが提案されている。しかし、この窒
化チタンと酸化タンタルとを積層したキャパシタ膜をパ
ターンニングするのに、従来使用されたと同じマグネト
ロンによるプラズマエッチング装置を使用し、塩素ガス
と酸素ガスによるプラズマエッチングを行うことは、キ
ャパシタ膜に対する異物の付着の問題およびキャパシタ
膜の汚染の問題があるので好ましくない。またキャパシ
タ膜に対するダメージ(電気的な損傷)の問題もある。
加えて、エッチングガス中の酸素ガスは、エッチング残
渣を発生させやすい。
使用されたと同じ洗浄液、たとえば、水酸化アンモニウ
ム(NH4OH)と過酸過水素(H2O2)と水(H2
O)からなる洗浄液を使用すると、エッチング残渣を充
分に除去できないという問題もある。
タ電極膜としての窒化チタンと、キャパシタ絶縁層とし
ての酸化タンタル膜とを積層したキャパシタ膜を有する
キャパシタを備えた半導体メモリデバイスの製造方法で
あって、窒化チタン膜と酸化タンタル膜とを積層したキ
ャパシタ膜に対する有効なエッチング工程を含む改良さ
れた製造方法を提案するものである。
ての窒化チタンと、キャパシタ絶縁層としての酸化タン
タル膜とを積層したキャパシタ膜を有するキャパシタを
備えた半導体メモリデバイスの製造方法であって、窒化
チタン膜と酸化タンタル膜とを積層したキャパシタ膜に
対する有効なエッチング工程を含み、またこのエッチン
グ工程の後にフォトレジスト膜を除去するアッシング工
程を含む改良された製造方法を提案するものである。
しての窒化チタンと、キャパシタ絶縁層としての酸化タ
ンタル膜とを積層したキャパシタ膜を有するキャパシタ
を備えた半導体メモリデバイスの製造方法であって、窒
化チタン膜と酸化タンタル膜とを積層したキャパシタ膜
に対する有効なエッチング工程を含み、またこのエッチ
ング工程の後にフォトレジスト膜を除去するアッシング
工程を含み、さらにこのアッシング工程の後で、エッチ
ング残渣またはアッチング残渣を除去すること洗浄工程
を含む改良された製造方法を提案するものである。
モリデバイスの製造方法は、キャパシタを備え、このキ
ャパシタがキャパシタ電極膜としての窒化チタン膜と、
キャパシタ絶縁膜としての酸化タンタル膜とを積層した
キャパシタ膜を有する半導体メモリデバイスの製造方法
であって、前記キャパシタ膜の一部をフォトレジスト膜
で覆った状態で、マイクロ波を利用した電子サイクロト
ロン共鳴プラズマエッチング装置により、前記キャパシ
タ膜をエッチングするエッチング工程を含むことを特徴
とする。このマイクロ波を利用した電子サイクロトロン
共鳴プラズマエッチング装置は低いガス圧力で安定した
プラズマを発生できるため、キャパシタ膜へ異物が付着
する心配が少なく、またプラズマに曝される場所に電極
がないため、電極材料による汚染の心配もなくなり、さ
らにプラズマ密度が高く、イオンエネルギーを低く制御
できるので、ダメージ(電気的な損傷)も小さくしなが
ら、キャパシタ膜をエッチングすることができる。
スの製造方法は、前記エッチング工程において、エッチ
ングガスとして、塩素ガスを単体で使用する。このエッ
チングガスとして、塩素ガスを単体で使用し、窒化チタ
ン表面を酸化させる酸素ガスなどの酸化性ガスを添加し
ないので、よりエッチング残渣を少なくできる。
スの製造方法は、前記エッチング工程において、エッチ
ングガスとして、塩素ガスに不活性ガスを混合した混合
ガスを使用する。この不活性ガスの混合により、スパッ
タ効果を高め、窒化チタン表面のチタン酸化物および酸
化タンタル膜がエッチングしやすくなり、よりエッチン
グレートを高くできる。前記不活性ガスとしては、アル
ゴンまたはヘリウムを使用する。
スの製造方法は、前記エッチング工程において、エッチ
ングガスとして、塩素ガスに還元性ガスを混合した混合
ガスを使用する。この還元性ガスの混合により、エッチ
ング中におけるチタン酸化物の生成を抑えることができ
る。前記還元性ガスとしては、水素ガス、塩化ボロンガ
ス、メタンガスまたは窒素ガスを使用する。
スの製造方法は、前記エッチング工程の後に、ガスプラ
ズマを使用して前記フォトレジスト膜の除去を行うアッ
シング工程を含むことを特徴とする。このガスプラズマ
を使用してフォトレジスト膜を除去することにより、効
果的にフォトレジストを除去できる。
スの製造方法は、前記アッシング工程が、前記電子サイ
クロトロン共鳴エッチング装置に付属したアッシングチ
ャンバ内で行われることを特徴とする。この電子サイク
ロトロン共鳴エッチング装置に付属したアッシングチャ
ンバ内でアッシングを行うことにより、エッチングの後
で、塩素が付着したフォトレジストおよび窒化チタン膜
を大気中の水分に曝すことなく、アッシングできるの
で、残留塩素と水分の反応を防止し、窒化チタンの腐食
を防止でき、併せてポリマー残渣の除去を行うことがで
きる。また、前記アッシング工程は、前記電子サイクロ
トロン共鳴エッチング装置と独立したアッシング装置内
でも行うことができる。
スの製造方法は、前記アッシング工程において、酸素ガ
スとトリフロロメタンガスとの混合ガスを使用すること
を特徴とする。このトリフロロメタンガスを混合するこ
とにより、アッシングレートを高くすることができる。
また、この発明による半導体メモリデバイスの製造方法
は、前記アッシング工程において、酸素ガスと窒素ガス
との混合ガスを使用することを特徴とする。この窒素ガ
スを混合することによっても、アッシングレートを高く
することができる。
スの製造方法は、前記アッシング工程の後に、分極性の
強い有機溶液を使用した洗浄工程を含み、この洗浄工程
により前記エッチング工程または前記アッシング工程に
て生じた残渣を除去することを特徴とする。この分極性
の強い有機溶液を使用することにより、エッチング残渣
またはアッシング残渣を効果的に除去できる。前記洗浄
工程においては、前記分極性の強い有機溶液と弗化アン
モニウムと水からなる混合液が使用される。また、前記
分極性の強い有機溶液としては、ジメチルスルフォキシ
ドまたはジメチルフォルムアルデヒドが使用されること
を特徴とする。
図1は、この発明によって製造される半導体メモリデバ
イスを示す部分断面図である。この半導体メモリデバイ
スは、ダイナミックランダムアクセスメモリ(DRA
M)であり、一枚の半導体ウエハ内に多数のDRAMが
作り込まれる。図1のDRAMは、共通のシリコンなど
の半導体基板10の上に形成されたメモリセル部分20
と周辺回路部分50を備えている。
ル部分20の複数のアクセストランジスタ21が形成さ
れており、また周辺回路部分50の複数のスイッチング
トランジスタ51が形成されている。これらのトランジ
スタ21、51の間には、分離層11が配置されてい
る。
タ21はそれぞれ薄いゲート絶縁膜の上にゲート電極2
2を有し、またこのゲート電極22の両脇にソース領域
23、ドレイン領域24を持っている。周辺回路部分5
0のスイッチングトランジスタ51は、同様に薄いゲー
ト絶縁膜の上にゲート電極52を有し、このゲート電極
52の両脇にソース領域53、ドレイン領域54を持っ
ている。これらのトランジスタ21、51は、シリコン
酸化膜(SiO2)などの第1層間膜12で覆われてお
り、この第1層間膜12上には、同じくシリコン酸化膜
(SiO2)などの第2、第3、第4層間膜13、1
4、15が形成されている。
複数の導電プラグ25が配置されている。アクセストラ
ンジスタ21のドレイン領域24にコンタクトする導電
プラグ25の上には、第2層間膜13を貫通する導電プ
ラグ26が配置され、この導電プラグ25、26を介し
てキャパシタ30に接続されている。
4、15に跨るように形成された筒型凹部31を利用し
て形成されている。筒型凹部31の内周面には、キャパ
シタ下部電極32が形成されており、このキャパシタ下
部電極32の上にキャパシタ膜33が形成されている。
キャパシタ膜33は、キャパシタ上部電極としての窒化
チタン(TiN)膜34と、キャパシタ絶縁膜としての
酸化タンタル(Ta2O 5)膜35とを積層した積層膜
である。キャパシタ膜33は、キャパシタ下部電極32
と窒化チタン膜34との間に、酸化タンタル膜35が挟
まれるようにして、キャパシタ下部電極32上に形成さ
れている。
は、導電プラグ55が配置され、また第2、第3、第4
層間膜13、14、15には導電プラグ56が配置さ
れ、スイッチングトランジスタ51のソース領域53、
ドレイン領域54はこれらの導電プラグ55、56を介
して、第4層間膜15上の配線層57に接続されてい
る。第4層間膜15上には、絶縁膜16が配置され、こ
の絶縁膜16上の配線層58が導電プラグ59を介して
配線層57に接続されている。
スメモリ(DRAM)の製造プロセスには、キャパシタ
膜33をパターニングするエッチング工程が含まれる。
図2は、このエッチング工程におけるダイナミックラン
ダムアクセスメモリ(DRAM)の状態を示す部分断面
図である。
型凹部31を形成した後、この筒型凹部31の内周面の
キャパシタ下部電極32を形成し、その上に、キャパシ
タ膜33を形成し、このキャパシタ膜33のキャパシタ
部分を覆うように、フォトレジスト膜60を形成した状
態を示す。キャパシタ膜33はキャパシタ下部電極32
の上だけでなく、第4層間膜15の上面をも覆うよう
に、全面に被着されており、フォトレジスト膜60は、
このキャパシタ膜33をキャパシタ部分だけに残すた
め、キャパシタ部分だけを覆うように、パターニングさ
れている。
した電子サイクロトロン共鳴(ECR)プラズマエッチ
ング装置のエッチングチャンバに入れられ、エッチング
工程が実施される。このエッチング工程では、塩素(C
l2)ガスが単体で使用され、窒化チタン(TiN)膜
34の表面を酸化させる酸素(O2)ガスは添加されな
い。
る。 塩素(Cl2)ガス流量:50〜170sccm(スタ
ンダードcc/min) マイクロ波パワー:300〜1200W バイアスパワー:80〜200W エッチングチャンバ内のガス圧力:0.2〜0.6Pa エッチングステージの温度:−10℃ この条件で、窒化チタン(TiN)膜34に対するエッ
チングレートは300〜1000nm/minとなり、
また酸化タンタル(Ta2O5)膜35に対するエッチ
ングレートは50〜150nm/minとなり、とも
に、高いエッチングレートで、精度よくエッチングを行
うことができた。
心条件は次の通りである。 塩素(Cl2)ガス流量:120sccm(スタンダー
ドcc/min) マイクロ波パワー:750W バイアスパワー:140W エッチングチャンバ内のガス圧力:0.4Pa エッチングステージの温度:−10℃ この中心条件で、窒化チタン(TiN)膜34に対する
エッチングレートは750nm/minとなり、また酸
化タンタル(Ta2O5)膜35に対するエッチングレ
ートは100nm/minとなり、ともに、高いエッチ
ングレートで、精度よくエッチングを行うことができ
た。
ッチング装置では、マグネトロンを用いたプラズマエッ
チング装置に比べて、低いガス圧力で安定したプラズマ
を発生できるので、キャパシタ膜33に対して異物の付
着する心配が少なく、またプラズマに曝される場所にプ
ラズマ生成用電極がないため、その電極材料によってキ
ャパシタ膜33が汚染される心配もない。また、プラズ
マ密度が高く、イオンエネルギーを低く制御できるた
め、ウエハに対するダメージ(電気的な損傷)も小さく
できる。これらの異物の付着、汚染、ダメージは特にキ
ャパシタを増加するためにキャパシタ絶縁膜としての酸
化タンタル膜35を薄くする必要のあるキャパシタ膜3
3に対して、最適のエッチングを行うことができる。
状態を示す部分断面図である。キャパシタ膜33は、メ
モリセル部分20の上にのみ残され、第4層間膜15上
では、不必要なキャパシタ膜33が除去されている。
(Cl2)ガスを単体で使用したが、実施の形態2で
は、塩素(Cl2)ガスにアルゴン(Ar)ガス、ヘリ
ウム(He)などの不活性ガスが混合された。この不活
性ガスの混合割合は、塩素(Cl2)ガスの流量に対
し、その20〜500%とされる。その他の条件は実施
の形態1と同じである。この不活性ガスを混合すること
により、プラズマの安定性が向上し、またスパッタ効果
を強めて、窒化チタン(TiN)膜表面上のチタン酸化
物および酸化タンタル(Ta2O5)膜のエッチングが
促進される。
(Cl2)ガスを単体で使用したが、実施の形態3で
は、塩素(Cl2)ガスに水素(H2)ガス、塩化ボロ
ン(BCl3)ガス、メタン(CH4)ガス、窒素(N
2)ガスなどの還元性ガスが混合された。混合割合は、
塩素(Cl2)ガスの流量に対し、5〜100%とされ
る。その他の条件は実施の形態1と同じである。この還
元性ガスを混合することにより、エッチング中における
チタン酸化物の生成を抑制することができる。
説明> 実施の形態4.エッチング工程に続き、フォトレジスト
膜60を除去するアッシング工程が実施される。実施の
形態4では、電子サイクロトロン共鳴(ECR)プラズ
マエッチング装置と独立した専用のアッシング装置内で
アッシング工程が実行される。このアッシング装置は、
マグネトロンを利用したガスプラズマを発生させる装置
であり、低ダメージを目的としたダウンフロータイプで
ある。このアッシング工程は、酸素(O2)ガスに、ト
リフロロメタン(CHF3)ガスまたは窒素(N 2)ガ
スを混合した混合ガスが使用され、この混合ガスのプラ
ズマによってフォトレジスト膜60が除去される。
である。 酸素(O2)ガス流量:500〜1500sccm(ス
タンダードcc/min) 混合ガスの割合:酸素ガス流量に対し、1〜50% マイクロ波パワー:500〜2000W アッシング装置内のガス圧力:50〜200Pa アッシング装置内のアッシングステージの温度:20〜
80℃ この条件により、フォトレジスト膜60に対するアッシ
ングレートは700〜4000nm/minが得られ
た。
その中心条件は、次の通りである。 酸素(O2)ガス流量:800sccm トリフロロメタン(CHF3)ガス流量:20sccm マイクロ波パワー:1000W アッシングチャンバ内ガス圧力:100Pa アッシングチャンバ内のアッシングステージの温度:2
0〜40℃ この中心条件において、フォトレジストアッシングレー
トは1500nm/minが得られた。
素ガスにトリフロロメタンガスまたは窒素ガスを混合し
たものであり、この混合ガスによってアッシングレート
を高くしながら効率的にフォトレジスト膜60の除去を
行うことができ、併せてポリマー残渣を除去できる。
レジスト60を除去するアッシング工程を、実施の形態
1、2、3で使用した電子サイクロトロン共鳴(EC
R)プラズマエッチング装置内に付属したアッシングチ
ャンバ内で実行する方法である。このアッシングチャン
バは、電子サイクロトロン共鳴(ECR)プラズマエッ
チング装置内に組み込まれて構成され、エッチング工程
が完了したウエハを大気に曝すことなく、アッシングチ
ャンバに移すことができるようになっている。アッシン
グチャンバのその他の構成は、実施の形態4で使用した
専用のアッシング装置と同じである。
工程の条件およびその中心条件は実施の形態4で説明し
たのと同じ条件に設定され、特に酸素ガスにトリフロロ
メタンガスまたは窒素ガスを混合した混合ガスのプラズ
マによってフォトレジスト膜60を高いレートで除去す
ることができる。加えてこの実施の形態5では、エッチ
ング工程が完了したウエハを大気に曝すことなく、アッ
シングチャンバに移し、アッシング工程をその場におい
て(Insitu)実行することができるので、ウエハ
に大気中の水分が付着して反応することによる窒化チタ
ン(TiN)の腐食を防止でき、併せてポリマー残渣を
除去できる。
すように、フォトレジスト60の側面などに堆積したエ
ッチング残渣またはアッシング残渣であるポリマーが倒
れ、キャパシタ上部電極(窒化チタン膜)34または第
4層間膜15の上に残渣62が残る。この実施の形態6
はこの残渣62を洗浄して残渣のない清浄な状態にする
工程である。
溶液と、弗化アンモニウム(NH4F)と、水(H
2O)からなる洗浄液(ウエット洗浄液)が使用され
る。分極性の強い有機溶液としては、ジメチルスルフォ
キシド:(CH3)2S=Oまたはジメチルフォルムア
ミド:(CH3)2NCOHが使用され、エッチング残
渣、アッシング残渣が効果的に除去される。なお、ウエ
ット洗浄の方法として、複数のウエハを一度に洗浄液に
浸漬させるディップ式洗浄もあるが、ウエハ毎に洗浄液
をスプレーで吹きかける枚葉式スプレー洗浄も使用でき
る。
トロン(ECR)プラズマエッチング装置を使用して、
キャパシタ電極膜として窒化チタン膜とキャパシタ絶縁
膜としての酸化タンタル膜とを積層したキャパシタ膜を
エッチングするものであり、キャパシタ膜に対する異物
の付着、汚染およびダメージを少なくしながら、キャパ
シタ膜をエッチングできる効果がある。
てフォトレジスト膜の除去を行うアッシング工程を行う
ものでは、フォトレジスト膜を効果的に除去でき、また
このアッシング工程後に、分極性の強い有機溶剤を使用
した洗浄工程を行うものでは、エッチング残渣、アッシ
ング残渣を効果的除去できる。
イスの一例を示す部分断面図。
パシタ膜に対するエッチング工程の状態を示す部分断面
図。
パシタ膜に対するエッチング工程完了状態を示す部分断
面図。
パシタ膜に対するエッチング工程後のアッシング工程完
了状態を示す部分断面図。
パシタ膜に対するエッチング工程、アッシング工程後の
洗浄工程完了状態を示す部分断面図。
部分 21 アクセストランジスタ 30 キャパシタ 33 キャパシタ膜 34 窒化チタン
膜 35 酸化タンタル膜 60 フォトレジスト膜 62 残渣
Claims (14)
- 【請求項1】 キャパシタを備え、このキャパシタがキ
ャパシタ電極膜としての窒化チタン膜と、キャパシタ絶
縁膜としての酸化タンタル膜とを積層したキャパシタ膜
を有する半導体メモリデバイスの製造方法であって、前
記キャパシタ膜の一部をホトレジスト膜で覆った状態
で、マイクロ波を利用した電子サイクロトロン共鳴プラ
ズマエッチング装置により、前記キャパシタ膜をエッチ
ングするエッチング工程を含むことを特徴とする半導体
メモリデバイスの製造方法。 - 【請求項2】 前記エッチング工程において、エッチン
グガスとして、塩素ガスを単体で使用する請求項1記載
の半導体メモリデバイスの製造方法。 - 【請求項3】 前記エッチング工程において、エッチン
グガスとして、塩素ガスに不活性ガスを混合した混合ガ
スを使用する請求項1記載の半導体メモリデバイスの製
造方法。 - 【請求項4】 前記不活性ガスとして、アルゴンまたは
ヘリウムを使用する請求項3記載の半導体メモリデバイ
スの製造方法。 - 【請求項5】 前記エッチング工程において、エッチン
グガスとして、塩素ガスに還元性ガスを混合した混合ガ
スを使用する請求項1記載の半導体メモリデバイスの製
造方法。 - 【請求項6】 前記還元性ガスとして、水素ガス、塩化
ボロンガス、メタンガスまたは窒素ガスを使用する請求
項5記載の半導体メモリデバイスの製造方法。 - 【請求項7】 前記エッチング工程の後に、プラズマを
使用して前記ホトレジスト膜の除去を行うアッシング工
程を含むことを特徴とする請求項1記載の半導体メモリ
デバイスの製造方法。 - 【請求項8】 前記アッシング工程が前記電子サイクロ
トロン共鳴エッチング装置に付属したアッシングチャン
バ内で行われることを特徴とする請求項7記載の半導体
メモリデバイスの製造方法。 - 【請求項9】 前記アッシング工程が前記電子サイクロ
トロン共鳴エッチング装置と独立したアッシング装置内
で行われることを特徴とする請求項7記載の半導体メモ
リデバイスの製造方法。 - 【請求項10】 前記アッシング工程において、酸素ガ
スとトリフロロメタンガスとの混合ガスを使用すること
を特徴とする請求項7ないし9のいずれか1項記載の半
導体メモリデバイスの製造方法。 - 【請求項11】 前記アッシング工程において、酸素ガ
スと窒素ガスとの混合ガスを使用することを特徴とする
請求項7ないし9のいずれか1項記載の半導体メモリデ
バイスの製造方法。 - 【請求項12】 前記アッシング工程の後に、分極性の
強い有機溶液を使用した洗浄工程を含み、この洗浄工程
により前記エッチング工程または前記アッシング工程に
て生じた残渣を除去することを特徴とする請求項7記載
の半導体メモリデバイスの製造方法。 - 【請求項13】 前記洗浄工程において、前記分極性の
強い有機溶液と弗化アンモニウムと水からなる混合液が
使用されることを特徴とする請求項12記載の半導体メ
モリデバイスの製造方法。 - 【請求項14】 前記分極性の強い有機溶液として、ジ
メチルスルフォキシドまたはジメチルフォルムアミドが
使用されることを特徴とする請求項12または13記載
の半導体メモリデバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002138899A JP2003332465A (ja) | 2002-05-14 | 2002-05-14 | 半導体メモリデバイスの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002138899A JP2003332465A (ja) | 2002-05-14 | 2002-05-14 | 半導体メモリデバイスの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003332465A true JP2003332465A (ja) | 2003-11-21 |
Family
ID=29700225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002138899A Pending JP2003332465A (ja) | 2002-05-14 | 2002-05-14 | 半導体メモリデバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003332465A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005252186A (ja) * | 2004-03-08 | 2005-09-15 | Semiconductor Leading Edge Technologies Inc | エッチング装置及びエッチング方法 |
JP2009088062A (ja) * | 2007-09-28 | 2009-04-23 | Nec Electronics Corp | 半導体装置の製造方法 |
WO2009084194A1 (en) * | 2007-12-28 | 2009-07-09 | Tokyo Electron Limited | Etching method for metal film and metal oxide film, and manufacturing method for semiconductor device |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02246150A (ja) * | 1989-03-20 | 1990-10-01 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
JPH06295993A (ja) * | 1992-05-08 | 1994-10-21 | Nec Corp | ドライエッチング方法 |
WO1998001895A1 (fr) * | 1996-07-08 | 1998-01-15 | Hitachi, Ltd. | Procede de fabrication d'un composant de circuit integre a semi-conducteur |
JPH11307519A (ja) * | 1998-04-03 | 1999-11-05 | United Microelectronics Corp | 酸化タンタルのエッチング処理方法 |
JP2000216161A (ja) * | 1999-01-25 | 2000-08-04 | Nec Corp | 無機反射防止膜を使った配線形成方法 |
WO2001005524A1 (en) * | 1999-07-16 | 2001-01-25 | Ekc Technology, Inc. | Lactam compositions for cleaning organic and plasma etched residues for semiconductor devices |
JP2001244432A (ja) * | 2000-02-25 | 2001-09-07 | Fujitsu Ltd | 強誘電体膜を有する半導体装置の製造方法 |
WO2002004233A1 (en) * | 2000-07-10 | 2002-01-17 | Ekc Technology, Inc. | Compositions for cleaning organic and plasma etched residues for semiconductor devices |
-
2002
- 2002-05-14 JP JP2002138899A patent/JP2003332465A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02246150A (ja) * | 1989-03-20 | 1990-10-01 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
JPH06295993A (ja) * | 1992-05-08 | 1994-10-21 | Nec Corp | ドライエッチング方法 |
WO1998001895A1 (fr) * | 1996-07-08 | 1998-01-15 | Hitachi, Ltd. | Procede de fabrication d'un composant de circuit integre a semi-conducteur |
JPH11307519A (ja) * | 1998-04-03 | 1999-11-05 | United Microelectronics Corp | 酸化タンタルのエッチング処理方法 |
JP2000216161A (ja) * | 1999-01-25 | 2000-08-04 | Nec Corp | 無機反射防止膜を使った配線形成方法 |
WO2001005524A1 (en) * | 1999-07-16 | 2001-01-25 | Ekc Technology, Inc. | Lactam compositions for cleaning organic and plasma etched residues for semiconductor devices |
JP2001244432A (ja) * | 2000-02-25 | 2001-09-07 | Fujitsu Ltd | 強誘電体膜を有する半導体装置の製造方法 |
WO2002004233A1 (en) * | 2000-07-10 | 2002-01-17 | Ekc Technology, Inc. | Compositions for cleaning organic and plasma etched residues for semiconductor devices |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005252186A (ja) * | 2004-03-08 | 2005-09-15 | Semiconductor Leading Edge Technologies Inc | エッチング装置及びエッチング方法 |
JP4540368B2 (ja) * | 2004-03-08 | 2010-09-08 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
JP2009088062A (ja) * | 2007-09-28 | 2009-04-23 | Nec Electronics Corp | 半導体装置の製造方法 |
WO2009084194A1 (en) * | 2007-12-28 | 2009-07-09 | Tokyo Electron Limited | Etching method for metal film and metal oxide film, and manufacturing method for semiconductor device |
TWI427697B (zh) * | 2007-12-28 | 2014-02-21 | Tokyo Electron Ltd | 金屬膜及金屬氧化膜之蝕刻方法與半導體裝置之製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6174766B1 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
US20090258469A1 (en) | Method of manufacturing semiconductor device | |
US7510965B2 (en) | Method for fabricating a dual damascene structure | |
JP2004517470A (ja) | バイア形成工程において発生するエッチング残渣を除去する方法 | |
US20230059733A1 (en) | Method for manufacturing semiconductor structure and semiconductor structure | |
JP2003332465A (ja) | 半導体メモリデバイスの製造方法 | |
KR100598983B1 (ko) | 반도체 소자의 스토리지노드 전극 제조 방법 | |
KR100666881B1 (ko) | 포토레지스트 제거 방법 및 이를 이용한 반도체 소자의제조 방법. | |
KR100639000B1 (ko) | 금속-절연체-금속 커패시터의 제조방법 | |
US7326647B2 (en) | Dry etching process to form a conductive layer within an opening without use of a mask during the formation of a semiconductor device | |
JP2004349531A (ja) | 半導体装置の製造方法 | |
KR100338814B1 (ko) | 반도체 소자의 제조방법 | |
KR100778851B1 (ko) | 반도체 소자의 mim 커패시터 형성방법 | |
JP2000200790A (ja) | 半導体装置及びその製造方法 | |
KR100520140B1 (ko) | 반도체소자의캐패시터제조방법 | |
KR100696774B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
KR101031443B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
KR100513363B1 (ko) | 반도체소자의 전하저장전극 제조방법 | |
KR100386613B1 (ko) | 반도체 소자의 제조방법 | |
KR100567068B1 (ko) | 반도체소자의 제조방법 | |
KR100266900B1 (ko) | 디램 제조 방법 | |
JP2006203029A (ja) | 半導体装置の製造方法 | |
KR20060115802A (ko) | 반도체소자의 비트라인 콘택 형성 방법 | |
KR20000002486A (ko) | 반도체 메모리 장치의 커패시터 제조 방법 | |
JPH113881A (ja) | アッシング方法及び装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050509 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080812 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081003 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090303 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090324 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090430 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20090605 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100521 |