JP2003332423A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2003332423A
JP2003332423A JP2002138396A JP2002138396A JP2003332423A JP 2003332423 A JP2003332423 A JP 2003332423A JP 2002138396 A JP2002138396 A JP 2002138396A JP 2002138396 A JP2002138396 A JP 2002138396A JP 2003332423 A JP2003332423 A JP 2003332423A
Authority
JP
Japan
Prior art keywords
silicon oxide
oxide film
semiconductor device
fluorine
bonding pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002138396A
Other languages
English (en)
Inventor
Takashi Yamashita
貴司 山下
Akimasa Fujiki
謙昌 藤木
Katsuichi Fukui
勝一 福井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2002138396A priority Critical patent/JP2003332423A/ja
Priority to US10/288,998 priority patent/US20030214040A1/en
Priority to KR10-2003-0000223A priority patent/KR20030088847A/ko
Publication of JP2003332423A publication Critical patent/JP2003332423A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 フッ素ドープシリコン酸化膜を層間絶縁膜と
して有する半導体装置における、ボンディングパッドの
密着強度を向上させる。 【解決手段】 上面にボンディングパッド６が形成され
た第２の層間絶縁膜４は、Ｆドープシリコン酸化膜４
ａ、ＴＥＯＳ系シリコン酸化膜４ｂ、ＳｉＨ4系シリコ
ン酸化膜４ｃから成る３層構造である。ボンディングパ
ッド６の真下の領域にボンディングパッド６と同等の大
きさのダミーパターン１０が配置され、当該ダミーパタ
ーン１０の真上の領域においてはＦドープシリコン酸化
膜４ａとＳｉＨ4系シリコン酸化膜４ｃとが接する。即
ち、ボンディングパッド６の真下の領域には、ＴＥＯＳ
系シリコン酸化膜４ｂとＳｉＨ4系シリコン酸化膜４ｃ
との界面は殆ど存在しない。そのため、ボンディングパ
ッド６の真下の領域にはフッ素のパイルアップはほぼ発
生せず、ボンディングパッド６の密着強度は向上する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、多層配線構造を有
する半導体装置に関するものである。
【０００２】
【従来の技術】半導体装置の高集積化並びに多機能化に
伴い、配線構造の微細化および多層化が進んでいる。よ
って、多層配線構造における配線間の距離を短縮するこ
との重要性は益々高まっている。しかし、配線間の距離
が短縮されると、配線間の静電容量（寄生容量）は大き
くなる。この容量の増加は、半導体装置の低消費電力化
および高速化の大きな妨げとなる。よって、その問題を
解消するために、配線間の静電容量の低減を図る必要が
ある。
【０００３】例えば、クォーターミクロン以下のデザイ
ンルールになると、高速動作を必要とする半導体装置で
は層間絶縁膜に低誘電率材料が使用される。それにより
層間絶縁膜の低誘電率化が図られ、配線間の寄生容量を
低減することができる。低誘電率材料の一つとして、プ
ラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐ
ｏｓｉｔｉｏｎ）や高密度プラズマＣＶＤによるシリコ
ン酸化膜形成時にフッ素を含むガスを添加することで得
られるシリコン（Ｓｉ）−フッ素（Ｆ）結合を含むシリ
コン酸化膜（フッ素ドープシリコン酸化膜：以下「Ｆド
ープシリコン酸化膜」という）がある。一般に、Ｆドー
プシリコン酸化膜内のＳｉ−Ｆ結合の数が増える程、そ
の誘電率は低くなる。
【０００４】図１２は、層間絶縁膜としてＦドープシリ
コン酸化膜を用いた従来の半導体装置の構造を示す断面
図である。同図に示すように、この半導体装置において
はシリコン基板１上に形成されたフッ素を殆ど含まない
シリコン酸化膜から成る第１の層間絶縁膜２が形成さ
れ、その上に第１のアルミ（Ａｌ）配線を３を備えてい
る。そして第１のＡｌ配線３を覆うようにＦドープシリ
コン酸化膜４ａ、ＴＥＯＳ系シリコン酸化膜４ｂおよび
ＳｉＨ4系シリコン酸化膜４ｃの３層構造から成る第２
の層間絶縁膜４が形成されている。さらに、第２の層間
絶縁膜４の上に第２のＡｌ配線５およびボンディングパ
ッド６を有している。図示は省略するが、第２のＡｌ配
線５と第１のＡｌ配線３とはコンタクトプラグを介して
電気的に接続されている。また、第２のＡｌ配線５およ
びボンディングパッド６の上にはボンディングパッド６
上を開口したシリコン窒化膜のパッシベーション膜７を
備えている。
【０００５】また、図１３〜図１５は、図１２に示した
従来の半導体装置の製造工程を説明するための図であ
る。以下、これらの図に基づいて従来の半導体装置の製
造工程を説明する。まず、シリコン基板１上に、シリコ
ン酸化膜による第１の層間絶縁膜２を形成し、その上に
第１のＡｌ配線３を形成する。これらの形成の手法は、
例えばＣＶＤ法やエッチバック法、ＣＭＰ（Ｃｈｅｍｉ
ｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）
法等を組み合わせることにより行われる。なお、第１の
層間絶縁膜２を構成するシリコン酸化膜はフッ素を添加
することなく形成している。そして、第１の層間絶縁膜
２および第１のＡｌ配線３の上に、第１のＡｌ配線３を
覆うようにＦドープシリコン酸化膜４ａを形成する（図
１３）。Ｆドープシリコン酸化膜４ａは、例えばＳｉＨ
4ガスおよびＯ2ガスにＣ2Ｆ6ガスを添加しての高密度プ
ラズマＣＶＤ法により形成される。このときのＦドープ
シリコン酸化膜４ａの膜厚は、第１のＡｌ配線３の厚さ
と同程度である。
【０００６】高密度プラズマＣＶＤ法によるＦドープシ
リコン酸化膜４ａの成膜の際には、Ｆドープシリコン酸
化膜４ａのデポジションと、気相中でかい離したフッ素
による酸化膜のスパッタエッチングとが同時に起きるた
め、成膜速度は低下するものの段差被膜性は向上する。
また、そのようなフッ素によるエッチングの影響で、下
地段差がある部分では形成された酸化膜の肩部がエッチ
ングされる。よって、Ｆドープシリコン酸化膜４ａは第
１のＡｌ配線３の上方で図１３のように三角形状にな
る。
【０００７】ここで、図１２のように第１のＡｌ配線３
の上方に第２のＡｌ配線５を形成するために層間絶縁膜
４の上面を平坦化する必要がある。平坦化の方法として
はＣＭＰ法が考えられるが、図１３のような三角形状の
Ｆドープシリコン酸化膜４ａを精度良く平坦化すること
は困難であり、膜厚にバラツキが生じやすい。一般に、
平坦化の対象となる膜を予め厚めに形成して膜厚にマー
ジンを設けておけば、比較的容易に平坦化の精度を上げ
ることができる。しかし、Ｆドープシリコン酸化膜４ａ
はフッ素を添加しない通常のシリコン酸化膜に比べ成膜
速度が遅い上に、形成コストが掛かるため、Ｆドープシ
リコン酸化膜４ａの膜厚を必要以上に厚く形成すること
は、製造効率および製造コストの点で好ましくない。
【０００８】そのため、Ｆドープシリコン酸化膜４ａ上
に、ＴＥＯＳ（ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌ
ｉｃａｔｅ；Ｓｉ（ＯＣＨ2ＣＨ3）4）とＯ2ガスを反応
ガスとするプラズマＣＶＤ法により、ＴＥＯＳ系シリコ
ン酸化膜４ｂを形成して平坦化する膜の膜厚を厚くして
おく（図１４）。プラズマＣＶＤ法によるＴＥＯＳ系シ
リコン酸化膜４ｂは、下地段差を比較的忠実に反映して
コンフォーマルに形成されるので、第１のＡｌ配線３上
方のＴＥＯＳ系シリコン酸化膜４ｂもまた三角形状にな
る。
【０００９】その後、ＣＭＰ法によりＦドープシリコン
酸化膜４ａおよびＳｉＨ4系シリコン酸化膜４ｃに対し
て平坦化処理が行われる。上述のとおり、削る膜厚にマ
ージンが設けられているため精度良い平坦化が可能であ
る。続いて、ＣＭＰ処理されたＦドープシリコン酸化膜
４ａおよびＴＥＯＳ系シリコン酸化膜４ｂの膜質の改善
のために４００℃程度の熱処理を行う。このとき、Ｆド
ープシリコン酸化膜４ａ内における結合力の弱いフッ素
は、ＴＥＯＳ系シリコン酸化膜４ｂ中に拡散される。
【００１０】その後、平坦化したＦドープシリコン酸化
膜４ａおよびＴＥＯＳ系シリコン酸化膜４ｂ上に、Ｓｉ
Ｈ4系シリコン酸化膜４ｃを形成する（図１５）。Ｓｉ
Ｈ4系シリコン酸化膜４ｃは、ＳｉＨ4とＯ2を反応ガス
とし、プラズマＣＶＤ法によって形成されるシリコン酸
化膜である。その結果、図１５に示すように、第２の層
間絶縁膜４はＦドープシリコン酸化膜４ａ、ＴＥＯＳ系
シリコン酸化膜４ｂおよびＳｉＨ4系シリコン酸化膜４
ｃから成る３層構造となる。ＳｉＨ4系シリコン酸化膜
４ｃを設ける理由については後述する。
【００１１】そして、図示は省略するが第２の層間絶縁
膜４に、第１のＡｌ配線３と第２のＡｌ配線５とを接続
するためのヴィアホールをフォトリソグラフィおよびド
ライエッチング等により形成し、スパッタやＣＶＤ法、
エッチバック法、ＣＭＰ法等を組みわせて該ヴィアホー
ルにタングステンプラグを埋め込み形成してコンタクト
を形成する。
【００１２】そして、第２の層間絶縁膜４上に第２のＡ
ｌ配線５並びにボンディングパッド６を形成する。この
とき、第２のＡｌ配線５は、先程形成した第１のＡｌ配
線３に接続するコンタクトを覆うように形成される。そ
の後、パッシベーション膜７となるシリコン窒化膜を、
例えばプラズマＣＶＤ法により形成し、ボンディングパ
ッド６の上方を開口することにより、図１２に示した半
導体装置が形成される。
【００１３】同図からも分かるように、ボンディングパ
ッド６は、ＳｉＨ4系シリコン酸化膜４ｃ上に形成さ
れ、ＴＥＯＳ系シリコン酸化膜４ｂとは接しない構造と
なっている。フッ素が拡散したＴＥＯＳ系シリコン酸化
膜４ｂ上に直接ボンディングパッド６を形成した場合、
その後の製造工程において半導体装置の特性を安定化さ
せるためのアニール等の熱処理が施されるとＴＥＯＳ系
シリコン酸化膜４ｂ内のフッ素がボンディングパッド６
との界面に拡散する。そして、その界面においてボンデ
ィングパッド６表面のバリアメタル（例えばチタン）と
フッ素との化合物（例えばフッ化チタン）が形成され
る。その結果、ボンディングパッド６と第２の層間絶縁
膜４との密着強度が劣化してしまう。一般に、ボンディ
ングパッド６にはリード線が半田付けされ、リード線を
介して熱、圧力、振動などの外力が加わるので、ボンデ
ィングパッド６の密着強度が低いとボンディングパッド
６の剥離という問題が生じてしまう。
【００１４】一方、ＳｉＨ4系シリコン酸化膜４ｃは膜
質が密であり、フッ素が拡散し難いという特徴を有して
いる。そのため、図１２のようにボンディングパッド６
をＳｉＨ4系シリコン酸化膜４ｃを介して形成し、ＴＥ
ＯＳ系シリコン酸化膜４ｂに直接接しない構造とするこ
とにより、ボンディングパッド６と第２の層間絶縁膜４
との界面にフッ素が到達しない。よって、ボンディング
パッド６と第２の層間絶縁膜４との界面における密着強
度の低下を防止することができる。
【００１５】ＳｉＨ4系シリコン酸化膜４ｃは、プラズ
マＣＶＤ法におけるＳｉＨ4ガスとＯ 2ガスの流量比や圧
力、ＲＦパワー等を調整することによって、ＳｉとＯと
の組成比を調整可能であるが、化学量論比よりもＳｉリ
ッチな膜である屈折率ｎ＝１．５〜１．６（λ＝６３
２．８ｎｍ）程度の膜が最適である。
【００１６】
【発明が解決しようとする課題】上述したように、ボン
ディングパッド６とＴＥＯＳ系シリコン酸化膜４ｂとの
間にＳｉＨ4系シリコン酸化膜４ｃが存在することで、
第２の層間絶縁膜４とボンディングパッド６との密着強
度の低下は防止される。その要因は、ＳｉＨ4系シリコ
ン酸化膜４ｃのフッ素に対するバリア効果が高いためで
ある。しかし、そのバリア効果のために、以下のような
問題が生じる。
【００１７】図１６は、従来の半導体装置における問題
点を説明するための図である。例えば、ＣＶＤ法による
コンタクト形成の際のタングステン膜形成工程や、スパ
ッタによる第２のＡｌ配線５の形成工程、プラズマＣＶ
Ｄ法によるパッシベーション膜７の形成工程の際には、
４００℃程度の温度となる。明らかにこれらの工程はＳ
ｉＨ4系シリコン酸化膜４ｃ形成後に行われる。また、
半導体装置形成後にデバイス特性の安定化を図る目的で
４００℃程度のアニールを行うこともある。ＳｉＨ4系
シリコン酸化膜４ｃの形成後にそのような熱処理が施さ
れると、Ｆドープシリコン酸化膜４ａからＴＥＯＳ系シ
リコン酸化膜４ｂに拡散してきたフッ素の拡散はさらに
進む。ＴＥＯＳ系シリコン酸化膜４ｂ内には、フッ素と
結合するための結合手（ボンド）がほとんど無いため、
内部に拡散されたフッ素を保持する能力に乏しいからで
ある。
【００１８】このようにＳｉＨ4系シリコン酸化膜４ｃ
形成後の熱処理等により、ＴＥＯＳ系シリコン酸化膜４
ｂ内におけるフッ素の拡散が進むと、ＳｉＨ4系シリコ
ン酸化膜４ｃのフッ素に対するバリア効果のために、そ
れらのフッ素がＴＥＯＳ系シリコン酸化膜４ｂとＳｉＨ
4系シリコン酸化膜４ｃとの界面に集積する現象、即
ち、パイルアップが起こる。その結果、図１６に示すよ
うに、ＴＥＯＳ系シリコン酸化膜４ｂとＳｉＨ4系シリ
コン酸化膜４ｃとの界面に高濃度のＦ層５０ができ、そ
の部分における密着強度の低下を招いてしまう。
【００１９】つまり、従来の半導体装置においては、Ｓ
ｉＨ4系シリコン酸化膜４ｃの存在により第２の層間絶
縁膜４とボンディングパッド６間の密着強度の向上は図
れるものの、第２の層間絶縁膜４内におけるＴＥＯＳ系
シリコン酸化膜４ｂとＳｉＨ 4系シリコン酸化膜４ｃと
の間における密着強度は低い。よって、半田８により固
定されたリード線９を介して、ボンディングパッド６に
外力が加わった場合、ボンディングパッド６とＳｉＨ4
系シリコン酸化膜４ｃ間での密着は保てたとしても、Ｔ
ＥＯＳ系シリコン酸化膜４ｂとＳｉＨ4系シリコン酸化
膜４ｃ間（高濃度Ｆ層５０の部分）での剥離が生じる場
合がある。即ち、結果としてボンディングパッド６の密
着強度の低下が生じることとなる。ボンディングパッド
６の剥離が発生すると、デバイス特性上問題の無いチッ
プでも、断線によって半導体装置の製造歩留まりの低下
や動作信頼性の劣化を招いてしまう。
【００２０】本発明は以上のような課題を解決するため
になされたものであり、フッ素ドープシリコン酸化膜を
層間絶縁膜として有する半導体装置において、ボンディ
ングパッドの密着強度を向上させることのできる半導体
装置およびその製造方法を提供することを目的とする。
【００２１】
【課題を解決するための手段】請求項１に記載の半導体
装置は、フッ素ドープシリコン酸化膜層およびＳｉＨ 4
系シリコン酸化膜層を含む多層構造の層間絶縁膜と、前
記層間絶縁膜上に形成されたボンディングパッドとを有
する半導体装置であって、前記多層構造において、前記
ＳｉＨ4系シリコン酸化膜層は前記フッ素ドープシリコ
ン酸化膜層よりも上層であり、前記ボンディングパッド
の真下の領域の少なくとも一部において、前記ＳｉＨ4
系シリコン酸化膜層と前記フッ素ドープシリコン酸化膜
層とが接することを特徴とする。
【００２２】請求項２に記載の半導体装置は、請求項１
に記載の半導体装置であって、前記ボンディングパッド
の真下の領域且つ前記フッ素ドープシリコン酸化膜層よ
りも下にダミーパターンを有し、前記ダミーパターンの
真上以外の少なくとも一部の領域において、前記フッ素
ドープシリコン酸化膜層と前記ＳｉＨ4系シリコン酸化
膜層との間に他の絶縁膜層を有することを特徴とする。
【００２３】請求項３に記載の半導体装置は、請求項２
に記載の半導体装置であって、前記ダミーパターンは、
複数個の要素ダミーパターンから成ることを特徴とす
る。
【００２４】請求項４に記載の半導体装置は、請求項１
から請求項３のいずれかに記載の半導体装置であって、
前記多層構造は、前記ＳｉＨ4系シリコン酸化膜層と前
記フッ素ドープシリコン酸化膜層との間にＴＥＯＳ系シ
リコン酸化膜層を有する３層構造であることを特徴とす
る。
【００２５】請求項５に記載の半導体装置は、請求項１
に記載の半導体装置であって、前記層間絶縁膜の前記多
層構造において、前記ＳｉＨ4系シリコン酸化膜層は前
記フッ素ドープシリコン酸化膜層の直上であることを特
徴とする。
【００２６】請求項６に記載の半導体装置は、請求項５
に記載の半導体装置であって、前記層間絶縁膜は、前記
ＳｉＨ4系シリコン酸化膜層と前記フッ素ドープシリコ
ン酸化膜層との２層構造であることを特徴とする。
【００２７】請求項７に記載の半導体装置は、少なくと
もフッ素ドープシリコン酸化膜層を含む層間絶縁膜と、
ボンディングパッドとを有する半導体装置であって、前
記ボンディングパッドは、前記層間絶縁膜を貫通したホ
ール内に形成されていることを特徴とする。
【００２８】請求項８に記載の半導体装置は、請求項７
に記載の半導体装置であって、前記層間絶縁膜は、前記
フッ素ドープシリコン酸化膜層の上のＴＥＯＳ系シリコ
ン酸化膜層および前記ＴＥＯＳ系シリコン酸化膜層の上
のＳｉＨ4系シリコン酸化膜層から成る３層構造である
ことを特徴とする。
【００２９】請求項９に記載の半導体装置は、請求項４
または請求項８に記載の半導体装置であって、前記ＴＥ
ＯＳ系シリコン酸化膜層は、フッ素を添加せずに形成し
た層であることを特徴とする。
【００３０】請求項１０に記載の半導体装置は、請求項
１から請求項９のいずれかに記載の半導体装置であっ
て、前記ＳｉＨ4系シリコン酸化膜層は、フッ素を添加
せずに形成した層であることを特徴とする。
【００３１】請求項１１に記載の半導体装置の製造方法
は、（ａ）フッ素ドープシリコン酸化膜層およびＳｉＨ
4系シリコン酸化膜層を含む多層構造の層間絶縁膜を形
成する工程と、（ｂ）前記層間絶縁膜上にボンディング
パッドを形成する工程とを有する半導体装置の製造方法
であって、前記工程（ａ）は、（ａ１）前記フッ素ドー
プシリコン酸化膜層を形成する工程と、（ａ２）前記フ
ッ素ドープシリコン酸化膜層の上に他の絶縁膜層を形成
する工程と、（ａ３）前記工程（ａ１）および（ａ２）
において形成された層の上面を平坦化すると共に前記上
面の一部または全部に前記フッ素ドープシリコン酸化膜
層を露出させる工程と、（ａ４）前記工程（ａ３）の後
に行われ、前記ＳｉＨ4系シリコン酸化膜層を形成する
工程とを含み、前記工程（ｂ）において形成される前記
ボンディングパッドの真下の領域に、前記工程（ａ３）
において前記フッ素ドープシリコン酸化膜層が露出した
領域の少なくとも一部が含まれることを特徴とする。
【００３２】請求項１２に記載の半導体装置の製造方法
は、請求項１１に記載の半導体装置の製造方法であっ
て、さらに、（ｃ）前記工程（ａ）の前に行われ、前記
工程（ｂ）において形成される前記ボンディングパッド
の真下の領域にダミーパターンを形成する工程を備える
ことを特徴とする。
【００３３】
【発明の実施の形態】＜実施の形態１＞図１は、本発明
の実施の形態１に係る半導体装置の構成を示す断面図で
ある。この図において、図１２と同様の要素には同一符
号を付してあるので、それらのここでの詳細な説明は省
略する。本実施の形態に係る半導体装置は、図１に示す
ようにボンディングパッド６の真下の領域にボンディン
グパッド６と同等の大きさのダミーパターン１０を有
し、当該ダミーパターン１０の真上の領域（即ちボンデ
ィングパッド６の真下の領域）において、Ｆドープシリ
コン酸化膜４ａとＳｉＨ4系シリコン酸化膜４ｃとが接
する構造となっている。つまり、ボンディングパッド６
の真下の領域には、ＴＥＯＳ系シリコン酸化膜４ｂとＳ
ｉＨ4系シリコン酸化膜４ｃとの界面は殆ど存在しな
い。
【００３４】Ｆドープシリコン酸化膜４ａにおいてはＳ
ｉとＦとの結合は比較的強固であるため、Ｆドープシリ
コン酸化膜４ａとＳｉＨ4系シリコン酸化膜４ｃとの界
面においてはフッ素のパイルアップは起こらない。その
ため、本実施の形態に係る半導体装置によれば、ボンデ
ィングパッド６の真下の領域におけるフッ素のパイルア
ップは抑えられ、ボンディングパッド６の密着強度は向
上する。
【００３５】図２〜図４は、図１に示した実施の形態１
に係る半導体装置の製造工程を説明するための図であ
る。以下、これらの図に基づいて本実施の形態に係る半
導体装置の製造工程を説明する。まず、シリコン基板１
上にフッ素を含まないシリコン酸化膜による第１の層間
絶縁膜２を形成し、その上にＡｌ配線材料を堆積してパ
ターンニングすることにより第１のＡｌ配線３並びにダ
ミーパターン１０を形成する。これらの形成の手法は、
例えばＣＶＤ法やエッチバック法、ＣＭＰ法等を組み合
わせることにより行われる。なお、ダミーパターン１０
は第１のＡｌ配線３と同じ材料を用いて、第１のＡｌ配
線３の形成と同一の工程で形成可能であるため、従来の
半導体装置の製造工程からの工程数の増加は伴わない。
【００３６】そして、第１の層間絶縁膜２および第１の
Ａｌ配線３、ダミーパターン１０の上に、第１のＡｌ配
線３およびダミーパターン１０を覆うようにＦドープシ
リコン酸化膜４ａを形成する（図３）。Ｆドープシリコ
ン酸化膜４ａも従来と同様に、例えばＳｉＨ4ガスおよ
びＯ2ガスにＣ2Ｆ6ガスを添加しての高密度プラズマＣ
ＶＤ法により形成される。このときのＦドープシリコン
酸化膜４ａの膜厚は、第１のＡｌ配線３の厚さと同程度
である。
【００３７】次に、Ｆドープシリコン酸化膜４ａ上に、
ＴＥＯＳとＯ2ガスを反応ガスとするプラズマＣＶＤ法
により、ＴＥＯＳ系シリコン酸化膜４ｂを形成する（図
３）。そして、Ｆドープシリコン酸化膜４ａおよびＴＥ
ＯＳ系シリコン酸化膜４ｂに対してＣＭＰ法により平坦
化処理を行う。ここで、平坦化処理によってダミーパタ
ーン１０の上方のＦドープシリコン酸化膜４ａが充分露
出する程度に削り込む。
【００３８】続いて、Ｆドープシリコン酸化膜４ａおよ
びＴＥＯＳ系シリコン酸化膜４ｂの膜質改善のための４
００℃程度の熱処理を行う。このとき、Ｆドープシリコ
ン酸化膜４ａ内における結合力の弱いフッ素は、ＴＥＯ
Ｓ系シリコン酸化膜４ｂ中に拡散される。言い換えれ
ば、この時点でＦドープシリコン酸化膜４ａに残存する
フッ素は比較的結合力が強固なものである。
【００３９】その後、平坦化したＦドープシリコン酸化
膜４ａおよびＴＥＯＳ系シリコン酸化膜４ｂ上に、Ｓｉ
Ｈ4系シリコン酸化膜４ｃを形成する（図４）。ＳｉＨ4
系シリコン酸化膜４ｃは、ＳｉＨ4とＯ2を反応ガスと
し、プラズマＣＶＤ法によって形成する。上記したよう
に、Ｆドープシリコン酸化膜４ａおよびＴＥＯＳ系シリ
コン酸化膜４ｂに対する平坦化処理の際に、ダミーパタ
ーン１０の真上の領域のＦドープシリコン酸化膜４ａを
露出させているため、その露出部分においてはＳｉＨ4
系シリコン酸化膜４ｃがＦドープシリコン酸化膜４ａに
接するように形成されることとなる。
【００４０】次に、図示は省略するが第２の層間絶縁膜
４に、第１のＡｌ配線３と第２のＡｌ配線５とを接続す
るためのヴィアホールをフォトリソグラフィおよびドラ
イエッチング等により形成し、スパッタやＣＶＤ法、エ
ッチバック法等を組みわせて該ヴィアホールにタングス
テンプラグを埋め込み形成してコンタクトを形成する。
【００４１】そして、第２の層間絶縁膜４上にＡｌ配線
材料を堆積してパターンニングすることにより、第２の
Ａｌ配線５並びにボンディングパッド６を形成する。ボ
ンディングパッド６は、ダミーパターン１０の真上の領
域に形成されるため、結果として、ボンディングパッド
６の真下の領域において、Ｆドープシリコン酸化膜４ａ
とＳｉＨ4系シリコン酸化膜４ｃとが接する構造とな
る。即ち、ボンディングパッド６の真下の領域には、フ
ッ素のパイルアップが生じるＴＥＯＳ系シリコン酸化膜
４ｂとＳｉＨ4系シリコン酸化膜４ｃとの界面は殆ど存
在しない。一方、Ｆドープシリコン酸化膜４ａ内ではＳ
ｉとＦとが強固に結合しており、Ｆドープシリコン酸化
膜４ａとＳｉＨ4系シリコン酸化膜４ｃとの界面にはフ
ッ素のパイルアップは発生しない。よって、ボンディン
グパッド６の真下の領域にはフッ素のパイルアップは生
じない。
【００４２】その後、パッシベーション膜７となるシリ
コン窒化膜を、例えばプラズマＣＶＤ法により形成し、
ボンディングパッド６の上方を開口することにより、図
１に示した半導体装置が形成される。
【００４３】以上説明したように、本実施の形態に係る
半導体装置によれば、ボンディングパッド６の真下の領
域においては、第２の層間絶縁膜４内のＦドープシリコ
ン酸化膜４ａとＳｉＨ4系シリコン酸化膜４ｃとが接す
る構造となる。よって、ボンディングパッド６の真下の
領域には、ＴＥＯＳ系シリコン酸化膜４ｂとＳｉＨ4系
シリコン酸化膜４ｃとの界面は殆ど存在しないので、ボ
ンディングパッド６の真下の領域におけるフッ素のパイ
ルアップは抑えられ、ボンディングパッド６の密着強度
は向上する。それにより、半導体装置における断線を防
止でき、半導体装置の製造歩留まりや動作信頼性の向上
に寄与できる。
【００４４】なお、ＴＥＯＳ系シリコン酸化膜４ｂおよ
びＳｉＨ4系シリコン酸化膜４ｃは、低誘電率化をさら
に図る目的でその形成の際にフッ素を添加しても良い
が、上述したようにプラズマＣＶＤ法における酸化膜形
成の際にフッ素を添加すると、フッ素による酸化膜のエ
ッチングが同時に起こるため成膜速度が低下する。よっ
て、製造効率および製造コストを重要視する場合は、本
実施の形態のようにＴＥＯＳ系シリコン酸化膜４ｂおよ
びＳｉＨ4系シリコン酸化膜４ｃはフッ素を添加せずに
形成することが望ましい。
【００４５】＜実施の形態２＞実施の形態１においては
ダミーパターン１０を、ボンディングパッド６と同等の
大きさのアルミニウムパターン単一で形成した。アルミ
ニウムはシリコン酸化膜と比較して柔らかく、変形しや
すいので、アルミニウム製のダミーパターン１０とボン
ディングパッド６とに挟まれた第２の層間絶縁膜４は、
外部からの衝撃にもろく、プローブテスト時のボンディ
ングパッド６に対するプローブ針当てや、ボンディング
パッド６へのリード線打ちの際の衝撃によりクラックが
発生する恐れがある。
【００４６】図５は、実施の形態２に係る半導体装置の
構成を示す断面図である。同図において、図１と同様の
要素には同一符号を付してある。この図に示すように、
本実施の形態に係る半導体装置においては、ダミーパタ
ーン１０は、所定の間隔をもって配置された複数個のパ
ターン２０により構成される。本明細書においては説明
の便宜上、ダミーパターン１０の要素となっている各パ
ターン２０を「要素ダミーパターン２０」と定義する。
【００４７】このように、ボンディングパッド６の真下
の領域に配置されるダミーパターン１０を複数個の要素
ダミーパターン２０により構成することによって、上記
のような外部からの衝撃を要素ダミーパターン２０同士
の間隙の第２の層間絶縁膜４に逃がし、それにより要素
ダミーパターン２０は変形し難くなる。よって、外部か
らの衝撃によって第２の層間絶縁膜４にクラックが発生
することを防止でき、半導体装置の製造歩留まりや動作
信頼性の向上に寄与できる。
【００４８】また、本実施の形態に係る半導体装置の構
成並びにその製造方法は、ダミーパターン１０を複数個
の要素ダミーパターン２０によって形成する以外は実施
の形態１と同様であるので、ここでの詳細な説明は省略
する。また、本実施の形態においても実施の形態１と同
様にボンディングパッド６の密着強度向上の効果を得る
ことができることは明らかである。
【００４９】なお、要素ダミーパターン２０の形状とし
ては、方形パターンやラインパターンとすると設計上の
配置が容易になる。また、要素ダミーパターン２０のサ
イズとしては、ボンディングパッド６の１辺の長さの１
／１０以下程度の長さが望ましい（例えば、ダミーパタ
ーン１０が１辺１００μｍの正方形パターンであれば、
各要素ダミーパターン２０は１辺が１０μｍ以下の方形
パターン）。
【００５０】＜実施の形態３＞図６は、本発明の実施の
形態３に係る半導体装置の構成を示す断面図である。こ
の図においても、図１と同様の要素には同一符号を付し
てあるので、それらのここでの詳細な説明は省略する。
本実施の形態に係る半導体装置は、図６に示すようにボ
ンディングパッド６の下の第２の層間絶縁膜４は、Ｆド
ープシリコン酸化膜４ａとＳｉＨ4系シリコン酸化膜４
ｃとの２層構造となっている。言い換えれば、ＳｉＨ4
系シリコン酸化膜４ｃはＦドープシリコン酸化膜４ａの
直上に形成されている。よって、ボンディングパッド６
の下の第２の層間絶縁膜４には、ＴＥＯＳ系シリコン酸
化膜４ｂとＳｉＨ4系シリコン酸化膜４ｃとの界面は存
在しない。
【００５１】そのため、本実施の形態に係る半導体装置
によれば、ボンディングパッド６の下の第２の層間絶縁
膜４内にフッ素のパイルアップは発生せず、その結果ボ
ンディングパッド６の密着強度は向上する。
【００５２】図７〜図９は、図６に示した実施の形態３
に係る半導体装置の製造工程を説明するための図であ
る。以下、これらの図に基づいて本実施の形態に係る半
導体装置の製造工程を説明する。まず、シリコン基板１
上に、第１の層間絶縁膜２を形成し、その上に第１のＡ
ｌ配線３を形成する。
【００５３】そして、第１の層間絶縁膜２および第１の
Ａｌ配線３の上に、第１のＡｌ配線３を覆うように、例
えばＳｉＨ4ガスおよびＯ2ガスにＣ2Ｆ6ガスを添加して
の高密度プラズマＣＶＤ法によりＦドープシリコン酸化
膜４ａを形成する。但し、このときのＦドープシリコン
酸化膜４ａの膜厚は、第１のＡｌ配線３の厚さの２倍以
上もしくは第１のＡｌ配線３の厚さ＋３００ｎｍ以上と
する（図７）。
【００５４】次に、Ｆドープシリコン酸化膜４ａ上に、
ＴＥＯＳとＯ2ガスを反応ガスとするプラズマＣＶＤ法
により、ＴＥＯＳ系シリコン酸化膜４ｂを形成する（図
８）。そして、Ｆドープシリコン酸化膜４ａおよびＴＥ
ＯＳ系シリコン酸化膜４ｂに対してＣＭＰ法により平坦
化処理を行う。このとき、平坦化処理によって上面全体
にＦドープシリコン酸化膜４ａが露出するように、ＴＥ
ＯＳ系シリコン酸化膜４ｂを完全に削り取る。
【００５５】その後、平坦化したＦドープシリコン酸化
膜４ａ上に、ＳｉＨ4系シリコン酸化膜４ｃを形成する
（図９）。ＳｉＨ4系シリコン酸化膜４ｃは、ＳｉＨ4と
Ｏ2を反応ガスとし、プラズマＣＶＤ法によって形成す
る。上記したように、Ｆドープシリコン酸化膜４ａおよ
びＴＥＯＳ系シリコン酸化膜４ｂに対する平坦化処理の
際に、ＴＥＯＳ系シリコン酸化膜４ｂを完全に削り取り
Ｆドープシリコン酸化膜４ａを露出させているため、結
果として第２の層間絶縁膜４はＦドープシリコン酸化膜
４ａとＳｉＨ4系シリコン酸化膜４ｃの２層構造とな
る。
【００５６】次に、図示は省略するが第２の層間絶縁膜
４に、第１のＡｌ配線３と第２のＡｌ配線５とを接続す
るためのヴィアホールを形成し、該ヴィアホールにタン
グステンプラグを埋め込み形成してコンタクトを形成す
る。
【００５７】そして、第２の層間絶縁膜４上に第２のＡ
ｌ配線５並びにボンディングパッド６を形成する。第２
の層間絶縁膜４はＦドープシリコン酸化膜４ａとＳｉＨ
4系シリコン酸化膜４ｃとの２層構造であるので、ボン
ディングパッド６の下には、ＴＥＯＳ系シリコン酸化膜
４ｂとＳｉＨ4系シリコン酸化膜４ｃとの界面は存在し
ない。
【００５８】その後、パッシベーション膜７となるシリ
コン窒化膜を、例えばプラズマＣＶＤ法により形成し、
ボンディングパッド６の上方を開口することにより、図
６に示した半導体装置が形成される。
【００５９】以上説明したように、本実施の形態に係る
半導体装置によれば、ボンディングパッド６の下の第２
の層間絶縁膜４にはＴＥＯＳ系シリコン酸化膜４ｂとＳ
ｉＨ 4系シリコン酸化膜４ｃとの界面は存在しないの
で、第２の層間絶縁膜４内においてフッ素のパイルアッ
プは発生せず、その結果ボンディングパッド６の密着強
度は向上する。それにより、半導体装置における断線を
防止でき、半導体装置の製造歩留まりや動作信頼性の向
上に寄与できる。
【００６０】なお、本実施の形態においては一旦形成し
たＴＥＯＳ系シリコン酸化膜４ｂを全て削り取ってしま
う。よって、Ｆドープシリコン酸化膜４ａを極めて厚く
形成し、その上にＴＥＯＳ系シリコン酸化膜４ｂを形成
することなしに平坦化しても、結果として図６と同様の
構成の半導体装置は形成可能である。しかし、上述した
ように、Ｆドープシリコン酸化膜４ａはＴＥＯＳ系シリ
コン酸化膜４ｂに比較して成膜速度が遅い上、形成コス
トが高い。そのため、製造効率および製造コストを考慮
すると、本実施の形態のようにＳｉＨ4系シリコン酸化
膜４ｃの平坦化の際一旦ＴＥＯＳ系シリコン酸化膜４ｂ
を形成することが望ましい。
【００６１】＜実施の形態４＞図１０は、本発明の実施
の形態４に係る半導体装置の構成を示す断面図である。
この図においても、図１と同様の要素には同一符号を付
してあるので、それらのここでの詳細な説明は省略す
る。本実施の形態に係る半導体装置においては、図１０
に示すようにボンディングパッド６は第２の層間絶縁膜
４を貫通したホール内に形成されており、即ち、ボンデ
ィングパッド６の底面は第２の層間絶縁膜４の下の第１
の層間絶縁膜２にまで達している。
【００６２】よって、例えば第２の層間絶縁膜４内のＴ
ＥＯＳ系シリコン酸化膜４ｂとＳｉＨ4系シリコン酸化
膜４ｃとの界面にフッ素のパイルアップが生じても、ボ
ンディングパッド６の底面における密着強度には影響し
ない。また、第１の層間絶縁膜２はフッ素を含まないシ
リコン酸化膜による単層構造であるので、フッ素のパイ
ルアップは生じない。よって、ボンディングパッド６の
密着強度の低下は防止される。
【００６３】図１１は、図１０に示した実施の形態４に
係る半導体装置の製造工程を説明するための図である。
以下、この図に基づいて本実施の形態に係る半導体装置
の製造工程を説明する。まず、上述した従来の半導体装
置の製造方法と同様の工程（図１３〜図１５）で、シリ
コン基板１上に、第１の層間絶縁膜２、第１のＡｌ配線
３を形成し、その上にＦドープシリコン酸化膜４ａ、Ｔ
ＥＯＳ系シリコン酸化膜４ｂおよびＳｉＨ4系シリコン
酸化膜４ｃから成る第２の層間絶縁膜４を形成する。そ
して、第２の層間絶縁膜４に、第１のＡｌ配線３と第２
のＡｌ配線５とを接続するためのヴィアホールを形成
し、該ヴィアホールにタングステンプラグを埋め込み形
成してコンタクトを形成する。
【００６４】その後、ボンディングパッド６が形成され
るホール３０を、フォトリソグラフィーやドライエッチ
ングを用いて形成する（図１１）。そして、第２の層間
絶縁膜４上およびホール３０内にＡｌ配線材料を堆積し
てパターンニングし、第２の層間絶縁膜４上に第２のＡ
ｌ配線５を、ホール３１内にボンディングパッド６をそ
れぞれ形成する。その結果、ボンディングパッド６の底
面は、第１の層間絶縁膜２にまで達することとなる。
【００６５】そして、パッシベーション膜７となるシリ
コン窒化膜を、例えばプラズマＣＶＤ法により形成し、
ボンディングパッド６の上方を開口することにより、図
１０に示した半導体装置が形成される。
【００６６】以上説明したように、本実施の形態に係る
半導体装置によれば、第２の層間絶縁膜４内のＴＥＯＳ
系シリコン酸化膜４ｂとＳｉＨ4系シリコン酸化膜４ｃ
との界面にフッ素のパイルアップが生じたとしても、ボ
ンディングパッド６の底面における密着強度には影響せ
ず、パイルアップによる密着強度の低下を防止できる。
また、第１の層間絶縁膜２はフッ素を含まないシリコン
酸化膜による単層構造であるので、フッ素のパイルアッ
プは生じない。それにより、半導体装置における断線を
防止でき、半導体装置の製造歩留まりや動作信頼性の向
上に寄与できる。
【００６７】また、本実施の形態においては、Ｆドープ
シリコン酸化膜４ａを含む第２の層間絶縁膜４が上面に
ＳｉＨ4系シリコン酸化膜４ｃを有さない場合であって
も、ボンディングパッド６の密着強度向上の効果は得ら
れる。上記したように、ＳｉＨ4系シリコン酸化膜４ｃ
は、Ｆドープシリコン酸化膜４ａを含む第２の層間絶縁
膜４上にボンディングパッド６が形成される場合に、ボ
ンディングパッド６の密着強度を向上させる作用を有し
ている。しかし、本実施の形態においては第２の層間絶
縁膜４の層構造に関係なく、ボンディングパッド６底面
の密着強度は向上されることは明らかである。よって、
第２の層間絶縁膜４がＳｉＨ4系シリコン酸化膜４ｃを
有さない構造であり、例えば第２の層間絶縁膜４とボン
ディングパッド６との界面においてボンディングパッド
６表面のバリアメタルとフッ素との化合物が形成されて
も、ボンディングパッド６の密着強度の劣化は抑えられ
る。
【００６８】
【発明の効果】請求項１に記載の半導体装置によれば、
フッ素ドープシリコン酸化膜層およびＳｉＨ4系シリコ
ン酸化膜層を含む多層構造の層間絶縁膜において、ボン
ディングパッドの真下の領域の少なくとも一部におい
て、ＳｉＨ4系シリコン酸化膜層とフッ素ドープシリコ
ン酸化膜層とが接するので、ボンディングパッドの真下
の領域ににおけるフッ素のパイルアップは抑制され、ボ
ンディングパッドの密着強度は向上する。それにより、
半導体装置における断線を防止でき、半導体装置の製造
歩留まりや動作信頼性の向上に寄与できる。
【００６９】請求項２に記載の半導体装置によれば、請
求項１に記載の半導体装置において、ボンディングパッ
ドの真下の領域且つフッ素ドープシリコン酸化膜層より
も下にダミーパターンを有するので、層間絶縁膜内のボ
ンディングパッドの真下の領域におけるフッ素のパイル
アップは抑制され、ボンディングパッドの密着強度は向
上する。
【００７０】請求項３に記載の半導体装置によれば、請
求項２に記載の半導体装置において、ダミーパターン
は、複数個の要素ダミーパターンから成るので、外部か
らの衝撃を要素ダミーパターン同士の間隙の層間絶縁膜
に逃がし、それにより要素ダミーパターンは変形し難く
なる。よって、外部からの衝撃によって層間絶縁膜にク
ラックが発生することを防止でき、半導体装置の製造歩
留まりや動作信頼性の向上に寄与できる。
【００７１】請求項４に記載の半導体装置によれば、請
求項１から請求項３のいずれかに記載の半導体装置にお
いて、多層構造は、ＳｉＨ4系シリコン酸化膜層とフッ
素ドープシリコン酸化膜層との間にＴＥＯＳ系シリコン
酸化膜層を有する３層構造であり、ＴＥＯＳ系シリコン
酸化膜層は形成コストが安いので、例えばＣＭＰ法によ
る平坦化の精度向上の目的でフッ素ドープシリコン酸化
膜層を含む層間絶縁膜を厚く形成する必要がある場合等
に製造コストの削減に寄与できる。また、ＴＥＯＳ系シ
リコン酸化膜層とフッ素ドープシリコン酸化膜層との界
面にフッ素のパイルアップが生じても、ボンディングパ
ッドの真下の領域におけるフッ素のパイルアップは抑制
されており、ボンディングパッドの密着強度は向上す
る。
【００７２】請求項５に記載の半導体装置によれば、請
求項１に記載の半導体装置において、層間絶縁膜の多層
構造において、ＳｉＨ4系シリコン酸化膜層はフッ素ド
ープシリコン酸化膜層の直上であるので、層間絶縁膜内
にはフッ素のパイルアップは発生せず、ボンディングパ
ッドの密着強度は向上する。
【００７３】請求項６に記載の半導体装置によれば、請
求項５に記載の半導体装置において、層間絶縁膜は、Ｓ
ｉＨ4系シリコン酸化膜層とフッ素ドープシリコン酸化
膜層との２層構造であるので、層間絶縁膜内にはフッ素
のパイルアップは発生せず、ボンディングパッドの密着
強度は向上する。
【００７４】請求項７に記載の半導体装置によれば、少
なくともフッ素ドープシリコン酸化膜層を含む層間絶縁
膜と、ボンディングパッドとを有する半導体装置におい
て、ボンディングパッドは、層間絶縁膜を貫通したホー
ル内に形成されているので、層間絶縁膜内にフッ素のパ
イルアップが発生しても、ボンディングパッドの密着強
度は維持される。それにより、半導体装置における断線
を防止でき、半導体装置の製造歩留まりや動作信頼性の
向上に寄与できる。
【００７５】請求項８に記載の半導体装置によれば、請
求項７に記載の半導体装置において、層間絶縁膜は、フ
ッ素ドープシリコン酸化膜層の上のＴＥＯＳ系シリコン
酸化膜層およびＴＥＯＳ系シリコン酸化膜層の上のＳｉ
Ｈ4系シリコン酸化膜層から成る３層構造であり、ＴＥ
ＯＳ系シリコン酸化膜は形成コストが安いので、例えば
ＣＭＰ法による平坦化の精度向上の目的で層間絶縁膜を
厚く形成する必要がある場合等に製造効率の向上および
製造コストの削減に寄与できる。また、ＴＥＯＳ系シリ
コン酸化膜層とフッ素ドープシリコン酸化膜層との界面
にフッ素のパイルアップが発生しても、ボンディングパ
ッドの密着強度は維持される。
【００７６】請求項９に記載の半導体装置によれば、請
求項４または請求項８に記載の半導体装置において、Ｔ
ＥＯＳ系シリコン酸化膜層は、フッ素を添加せずに形成
した層であり、ＴＥＯＳ系シリコン酸化膜層はフッ素を
添加せずに形成した場合、フッ素ドープシリコン酸化膜
層よりも成膜速度が速いので、例えばＣＭＰ法による平
坦化の精度向上の目的でフッ素ドープシリコン酸化膜層
を含む層間絶縁膜を厚く形成する必要がある場合等に製
造効率の向上に寄与できる。
【００７７】請求項１０に記載の半導体装置によれば、
請求項１から請求項９のいずれかに記載の半導体装置に
おいて、ＳｉＨ4系シリコン酸化膜層は、フッ素を添加
せずに形成した層であり、フッ素を添加して形成する場
合と比較して成膜速度は速くなるので、製造効率の向上
に寄与できる。
【００７８】請求項１１に記載の半導体装置の製造方法
によれば、工程（ｂ）において形成されるボンディング
パッドの真下の領域に、工程（ａ３）においてフッ素ド
ープシリコン酸化膜層が露出した領域の少なくとも一部
が含まれるので、ボンディングパッドの真下の領域おけ
るフッ素のパイルアップの発生は抑制され、ボンディン
グパッドの密着強度は向上する。それにより、半導体装
置における断線を防止でき、半導体装置の製造歩留まり
や動作信頼性の向上に寄与できる。
【００７９】請求項１２に記載の半導体装置の製造方法
によれば、請求項１１に記載の半導体装置の製造方法に
おいて、さらに、（ｃ）工程（ａ）の前に行われ、工程
（ｂ）において形成されるボンディングパッドの真下の
領域にダミーパターンを形成する工程を備えるので、工
程（ａ３）においてボンディングパッドの真上の領域の
Ｆドープシリコン酸化膜層が露出する。よって、結果的
に、ボンディングパッドが形成されるの真下の領域で、
ＳｉＨ4系シリコン酸化膜層とフッ素ドープシリコン酸
化膜層とが接するように形成される。従って、ボンディ
ングパッドの真下の領域におけるフッ素のパイルアップ
の発生は抑制され、ボンディングパッドの密着強度は向
上する。
【図面の簡単な説明】
【図１】 実施の形態１に係る半導体装置の構成を示す
断面図である。
【図２】 実施の形態１に係る半導体装置の製造工程を
説明するための図である。
【図３】 実施の形態１に係る半導体装置の製造工程を
説明するための図である。
【図４】 実施の形態１に係る半導体装置の製造工程を
説明するための図である。
【図５】 実施の形態２に係る半導体装置の構成を示す
断面図である。
【図６】 実施の形態３に係る半導体装置の構成を示す
断面図である。
【図７】 実施の形態３に係る半導体装置の製造工程を
説明するための図である。
【図８】 実施の形態３に係る半導体装置の製造工程を
説明するための図である。
【図９】 実施の形態３に係る半導体装置の製造工程を
説明するための図である。
【図１０】 実施の形態４に係る半導体装置の構成を示
す断面図である。
【図１１】 実施の形態４に係る半導体装置の製造工程
を説明するための図である。
【図１２】 従来の半導体装置の構造を示す断面図であ
る。
【図１３】 従来の半導体装置の製造工程を説明するた
めの図である。
【図１４】 従来の半導体装置の製造工程を説明するた
めの図である。
【図１５】 従来の半導体装置の製造工程を説明するた
めの図である。
【図１６】 従来の半導体装置における問題点を説明す
るための図である。
【符号の説明】
１ シリコン基板、２ 第１の層間絶縁膜、３ 第１の
Ａｌ配線、４ 第２の層間絶縁膜、４ａ Ｆドープシリ
コン酸化膜、４ｂ ＴＥＯＳ系シリコン酸化膜、４ｃ
ＳｉＨ4系シリコン酸化膜、５ 第２のＡｌ配線、６
ボンディングパッド、７ パッシベーション膜、１０
ダミーパターン、２０ 要素ダミーパターン、３０ ホ
ール。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 福井 勝一 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5F033 HH08 JJ19 KK08 PP06 PP15 QQ09 QQ10 QQ11 QQ31 QQ37 QQ48 QQ74 RR04 RR06 RR11 SS02 SS04 SS15 VV01 VV07 XX01 XX14 XX17 XX19 XX24 XX34 5F058 BA05 BA09 BA10 BD02 BD04 BD06 BF07 BF23 BF24 BF25 BF29 BJ02

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 フッ素ドープシリコン酸化膜層およびＳ
    ｉＨ4系シリコン酸化膜層を含む多層構造の層間絶縁膜
    と、 前記層間絶縁膜上に形成されたボンディングパッドとを
    有する半導体装置であって、 前記多層構造において、前記ＳｉＨ4系シリコン酸化膜
    層は前記フッ素ドープシリコン酸化膜層よりも上層であ
    り、 前記ボンディングパッドの真下の領域の少なくとも一部
    において、前記ＳｉＨ 4系シリコン酸化膜層と前記フッ
    素ドープシリコン酸化膜層とが接する、ことを特徴とす
    る半導体装置。
  2. 【請求項２】 請求項１に記載の半導体装置であって、 前記ボンディングパッドの真下の領域且つ前記フッ素ド
    ープシリコン酸化膜層よりも下にダミーパターンを有
    し、 前記ダミーパターンの真上以外の少なくとも一部の領域
    において、前記フッ素ドープシリコン酸化膜層と前記Ｓ
    ｉＨ4系シリコン酸化膜層との間に他の絶縁膜層を有す
    る、ことを特徴とする半導体装置。
  3. 【請求項３】 請求項２に記載の半導体装置であって、 前記ダミーパターンは、複数個の要素ダミーパターンか
    ら成る、ことを特徴とする半導体装置。
  4. 【請求項４】 請求項１から請求項３のいずれかに記載
    の半導体装置であって、 前記多層構造は、前記ＳｉＨ4系シリコン酸化膜層と前
    記フッ素ドープシリコン酸化膜層との間にＴＥＯＳ系シ
    リコン酸化膜層を有する３層構造である、ことを特徴と
    する半導体装置。
  5. 【請求項５】 請求項１に記載の半導体装置であって、 前記層間絶縁膜の前記多層構造において、前記ＳｉＨ4
    系シリコン酸化膜層は前記フッ素ドープシリコン酸化膜
    層の直上である、ことを特徴とする半導体装置。
  6. 【請求項６】 請求項５に記載の半導体装置であって、 前記層間絶縁膜は、前記ＳｉＨ4系シリコン酸化膜層と
    前記フッ素ドープシリコン酸化膜層との２層構造であ
    る、ことを特徴とする半導体装置。
  7. 【請求項７】 少なくともフッ素ドープシリコン酸化膜
    層を含む層間絶縁膜と、 ボンディングパッドとを有する半導体装置であって、 前記ボンディングパッドは、前記層間絶縁膜を貫通した
    ホール内に形成されている、ことを特徴とする半導体装
    置。
  8. 【請求項８】 請求項７に記載の半導体装置であって、 前記層間絶縁膜は、前記フッ素ドープシリコン酸化膜層
    の上のＴＥＯＳ系シリコン酸化膜層および前記ＴＥＯＳ
    系シリコン酸化膜層の上のＳｉＨ4系シリコン酸化膜層
    から成る３層構造である、ことを特徴とする半導体装
    置。
  9. 【請求項９】 請求項４または請求項８に記載の半導体
    装置であって、 前記ＴＥＯＳ系シリコン酸化膜層は、フッ素を添加せず
    に形成した層である、ことを特徴とする半導体装置。
  10. 【請求項１０】 請求項１から請求項９のいずれかに記
    載の半導体装置であって、 前記ＳｉＨ4系シリコン酸化膜層は、フッ素を添加せず
    に形成した層である、ことを特徴とする半導体装置。
  11. 【請求項１１】 （ａ）フッ素ドープシリコン酸化膜層
    およびＳｉＨ4系シリコン酸化膜層を含む多層構造の層
    間絶縁膜を形成する工程と、 （ｂ）前記層間絶縁膜上にボンディングパッドを形成す
    る工程とを有する半導体装置の製造方法であって、 前記工程（ａ）は、 （ａ１）前記フッ素ドープシリコン酸化膜層を形成する
    工程と、 （ａ２）前記フッ素ドープシリコン酸化膜層の上に他の
    絶縁膜層を形成する工程と、 （ａ３）前記工程（ａ１）および（ａ２）において形成
    された層の上面を平坦化すると共に前記上面の一部また
    は全部に前記フッ素ドープシリコン酸化膜層を露出させ
    る工程と （ａ４）前記工程（ａ３）の後に行われ、前記ＳｉＨ4
    系シリコン酸化膜層を形成する工程とを含み、 前記工程（ｂ）において形成される前記ボンディングパ
    ッドの真下の領域に、前記工程（ａ３）において前記フ
    ッ素ドープシリコン酸化膜層が露出した領域の少なくと
    も一部が含まれる、ことを特徴とする半導体装置の製造
    方法。
  12. 【請求項１２】 請求項１１に記載の半導体装置の製造
    方法であって、さらに、 （ｃ）前記工程（ａ）の前に行われ、前記工程（ｂ）に
    おいて形成される前記ボンディングパッドの真下の領域
    にダミーパターンを形成する工程を備える、ことを特徴
    とする半導体装置の製造方法。
JP2002138396A 2002-05-14 2002-05-14 半導体装置およびその製造方法 Pending JP2003332423A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002138396A JP2003332423A (ja) 2002-05-14 2002-05-14 半導体装置およびその製造方法
US10/288,998 US20030214040A1 (en) 2002-05-14 2002-11-07 Semiconductor device and method of manufacturing the same
KR10-2003-0000223A KR20030088847A (ko) 2002-05-14 2003-01-03 반도체장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002138396A JP2003332423A (ja) 2002-05-14 2002-05-14 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2003332423A true JP2003332423A (ja) 2003-11-21

Family

ID=29416861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002138396A Pending JP2003332423A (ja) 2002-05-14 2002-05-14 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US20030214040A1 (ja)
JP (1) JP2003332423A (ja)
KR (1) KR20030088847A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183917A (ja) * 2003-12-19 2005-07-07 Hynix Semiconductor Inc シリコン窒化膜のストレスを防止及び緩衝できるパッド構造を備えた半導体装置
JP2006059959A (ja) * 2004-08-19 2006-03-02 Oki Electric Ind Co Ltd 半導体装置、及び半導体装置の製造方法
JPWO2006134643A1 (ja) * 2005-06-14 2009-01-08 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP2010206094A (ja) * 2009-03-05 2010-09-16 Elpida Memory Inc 半導体装置及びその製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4466809B2 (ja) * 2001-07-18 2010-05-26 日本電気株式会社 シリコン絶縁膜とその製造方法ならびにシリコンダングリングボンドの終端方法
US8754508B2 (en) * 2012-08-29 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Structure to increase resistance to electromigration

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5607773A (en) * 1994-12-20 1997-03-04 Texas Instruments Incorporated Method of forming a multilevel dielectric

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183917A (ja) * 2003-12-19 2005-07-07 Hynix Semiconductor Inc シリコン窒化膜のストレスを防止及び緩衝できるパッド構造を備えた半導体装置
JP2006059959A (ja) * 2004-08-19 2006-03-02 Oki Electric Ind Co Ltd 半導体装置、及び半導体装置の製造方法
JPWO2006134643A1 (ja) * 2005-06-14 2009-01-08 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP2010206094A (ja) * 2009-03-05 2010-09-16 Elpida Memory Inc 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20030214040A1 (en) 2003-11-20
KR20030088847A (ko) 2003-11-20

Similar Documents

Publication Publication Date Title
JP4951228B2 (ja) 段差被覆性を向上させた半導体ウェハー及びその製造方法
JP4439976B2 (ja) 半導体装置およびその製造方法
JP4327644B2 (ja) 半導体装置の製造方法
US7955952B2 (en) Crackstop structures and methods of making same
TW200414429A (en) Very low effective dielectric constant interconnect structures and methods for fabricating the same
JP2001267323A (ja) 半導体装置及びその製造方法
JP4280204B2 (ja) 半導体装置
JP3700460B2 (ja) 半導体装置およびその製造方法
JP2002500445A (ja) 新規なパッシベーション構造とその製造方法
JP2000340569A (ja) 半導体装置の配線構造及びその形成方法
JP2009295733A (ja) 半導体装置及びその製造方法
KR100284738B1 (ko) 다층금속배선을갖는반도체소자의패드및그제조방법
JP3632725B2 (ja) 半導体装置
JP2003332423A (ja) 半導体装置およびその製造方法
JP3525788B2 (ja) 半導体装置の製造方法
US7041574B2 (en) Composite intermetal dielectric structure including low-k dielectric material
US20040222526A1 (en) Semiconductor device and manufacturing method thereof
JP3526289B2 (ja) 半導体装置の製造方法
JPH10189715A (ja) 半導体装置およびその製造方法
JP2006228977A (ja) 半導体装置及び半導体装置の製造方法
JP2004079924A (ja) 半導体装置
JP2948588B1 (ja) 多層配線を有する半導体装置の製造方法
JP2004235586A (ja) 半導体装置
JP2003338539A (ja) 半導体素子の金属配線形成方法
JP4492982B2 (ja) 多層配線を有する半導体装置の製造方法