JP2003332223A - レジストパターンの検査方法 - Google Patents

レジストパターンの検査方法

Info

Publication number
JP2003332223A
JP2003332223A JP2002141538A JP2002141538A JP2003332223A JP 2003332223 A JP2003332223 A JP 2003332223A JP 2002141538 A JP2002141538 A JP 2002141538A JP 2002141538 A JP2002141538 A JP 2002141538A JP 2003332223 A JP2003332223 A JP 2003332223A
Authority
JP
Japan
Prior art keywords
pattern
correction mark
patterns
line
dimension correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002141538A
Other languages
English (en)
Inventor
Masahiro Kobayashi
昌宏 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002141538A priority Critical patent/JP2003332223A/ja
Publication of JP2003332223A publication Critical patent/JP2003332223A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】 レジストパターンの検査方法に関し、簡単な
構成によりピーリングの有無や、適性露光条件を取得
し、スループットや製造歩留りを向上する。 【解決手段】 マスク上に少なくとも一対の寸法補正マ
ークパターン2〜5からなる寸法補正マーク1を形成す
るとともに、前記寸法補正マーク1をウェハに設けたレ
ジスト膜上に転写し、前記マスク上の一対の寸法補正マ
ークパターン2〜5の端部の間隔Sm1を測定するととも
に、前記レジスト膜上に転写して現像した一対の転写寸
法補正マークパターン7〜10の端部の間隔Sr1を測定
し、前記間隔Sm1と間隔Sr1との差異によりレジストパ
ターンにおけるピーリングの発生を検出する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はレジストパターンの
検査方法に関するものであり、特に、レジストパターン
のピーリングやショートニングの発生を検出するための
寸法補正パターンの構成及びこの寸法補正パターンに基
づく寸法補正システムに特徴のあるレジストパターンの
検査方法に関するものである。
【0002】
【従来の技術】従来の半導体装置の製造工程等における
レジストパターン形成工程においては、マスク上にパタ
ーンを転写する際に、予めマスク上の露光用パターンの
寸法補正するケースがほとんどである(必要ならば、特
開平9−304913号公報報参照)。
【0003】しかし、この様にパターンが形成されたマ
スクを基に縮小投影露光装置を用いてウェハ上にパター
ンを露光した場合、設計ルールが微細化するにしたがっ
て、L&S(ライン・アンド・スペース)パターンで
は、転写されたラインの長辺方向の端部が設計値より短
くなる所謂ショートニング現象や、現像工程においてラ
インの端部が「倒れる」、「飛ぶ」、「捩じれる」、或
いは、「流れる」といった現象が発生し、所期のパター
ン形成ができないという問題が発生する。なお、本明細
書では、この様なラインの倒れ、飛び、捩じれ、或い
は、流れを総称してピーリング(peeling)と言
う。
【0004】これは、あるターゲット・サイズに対し、
露光装置やレジスト(感光材料)の性能を超えている場
合に発生する現象であるため、設計を基に光学シミュレ
ーションを用いて露光特有の近接効果を補正後、レジス
トパターンのターゲットを決定し、レジストプロセスを
駆使してパターン形成している。
【0005】
【発明が解決しようとする課題】しかし、露光しようと
するターゲットによっては、用いるレジストや露光装置
の性能や近接効果補正の限界を超えることもあり、シミ
ュレーションや近接効果補正を施してもL&Sパターン
などは露光後に上述のショートニングやピーリングが発
生するという問題がある。
【0006】また、この場合には、レジストプロセスを
検討・改良することにより対処可能な場合もあるが、ウ
ェハ間やロット間で再現性が見られず、スループットや
製造歩留まりの低下が発生するという問題がある。
【0007】したがって、本発明は、簡単な構成により
ピーリングの有無や、適性露光条件を取得し、スループ
ットや製造歩留りを向上することを目的とする。
【0008】
【課題を解決するための手段】図1は本発明の原理的構
成図であり、この図1を参照して本発明における課題を
解決するための手段を説明する。 図1参照 上記目的を達成するため、本発明は、レジストパターン
の検査方法において、マスク上に少なくとも一対の寸法
補正マークパターン2〜5からなる寸法補正マーク1を
形成するとともに、前記寸法補正マーク1をウェハに設
けたレジスト膜上に転写し、前記マスク上の一対の寸法
補正マークパターン2〜5の端部の間隔Sm1を測定する
とともに、前記レジスト膜上に転写して現像した一対の
転写寸法補正マークパターン7〜10の端部の間隔Sr1
を測定し、前記間隔Sm1と間隔S r1との差異によりレジ
ストパターンにおけるピーリングの発生を検出する工程
を有することを特徴とする。
【0009】この様に、マスク上の一対の寸法補正マー
クパターン2〜5の端部の間隔Sm1、即ち、マスクCD
(Critical Dimension:測長寸法)
とレジスト膜上に転写して現像した寸法補正マーク6を
構成する一対の転写寸法補正マークパターン7〜10の
端部の間隔Sr1、即ち、レジストCDとの差異を測定す
ることにより、レジストパターンにおけるピーリングの
発生を検出することができる。
【0010】この場合、一対の寸法補正マークパターン
2〜5を、互いにサイズの異なる複数のライン・アンド
・スペースパターンからなり、且つ、各サイズにおいて
複数本のラインパターンから各ライン・アンド・スペー
スパターンで構成することによって、一回の露光・現像
工程によって、ピーリング発生のライン幅依存性や限界
露光量を評価することができる。
【0011】なお、ライン・アンド・スペースパターン
は通常はデューティー比が1:1であるが、ピッチを固
定しデューティーの変化が可能なライン・アンド・スペ
ースパターンとしても良いものである。
【0012】また、一対の寸法補正マークパターン2〜
5の一方のライン・アンド・スペースパターンを、ベタ
状の矩形パターンに置き換えても良いものであり、それ
によって、ショートニングを同時に検出することが可能
になる。
【0013】この場合、ピーリングを検出する場合に
は、ライン・アンド・スペースパターンと矩形パターン
との中心距離を、マスク上の寸法補正マークパターン2
〜5とレジスト膜上に転写した転写寸法補正マークパタ
ーン7〜10の双方において測定することによって評価
しても良いものである。
【0014】また、上述の寸法補正マーク1を、縦方向
と横方向との双方に形成しても良いものであり、それに
よって、露光スキャンニング方向に対して縦方向及び横
方向の両方向のショートニング或いはピーリングの発生
を一度の露光・現像工程で評価することができ、それに
よって、像高依存性も調べることができるため、ステー
ジの傾きや光学的な収差の情報を得ることができる。
【0015】また、寸法補正マーク1としては、一対の
ライン・アンド・スペースパターンと、この一対のライ
ン・アンド・スペースパターンの中間に設けられた矩形
パターンから構成して良いものであり、それによって、
ピーリングとショートニングの発生を精度良く同時に評
価することができる。
【0016】また、レジスト膜上に転写して現像した一
対の転写寸法補正マークパターン7〜10の間隔或いは
寸法の測定に際しては、破壊検査となる電子顕微鏡を用
いて行っても良いが、非破壊検査である光学式測定機を
用いて測定することがより望ましく、それによって、よ
り高精度の測定が可能になる。
【0017】また、上述の測定の結果におけるピーリン
グの発生の脱気ベーク温度依存性を求めることによっ
て、レジスト膜の脱気ベーク温度を最適化することが可
能になり、それによって、再現性良くピーリングの発生
を抑制することができる。
【0018】また、測定の結果におけるピーリングの発
生の露光量依存性を求めることによって、レジスト膜に
対する露光量を最適化することが可能になり、それによ
って、再現性良くピーリングの発生を抑制することがで
きる。
【0019】また、マスク上の一対の寸法補正マークパ
ターン2〜5及びレジスト膜上に転写して現像した一対
の転写寸法補正マークパターン7〜10の線幅を測定
し、両者の線幅の比較からマスク上に設けるパターン幅
を最適化することが望ましく、それによって、所期の線
幅を有するレジストパターンをピーリング或いはショー
トニングの発生を抑制して形成することができ、スルー
プットと製造歩留まりの向上が可能となる。
【0020】なお、本発明における露光方法としては、
縮小投影露光法が典型的ではあるが、電子ビーム露光法
等の他の露光法を用いても良いものである。また、本発
明における「ピーリング」は、レジストのラインパター
ンの倒れ、捩じれ、飛び、或いは、流れを総称するもの
である。
【0021】
【発明の実施の形態】ここで、図2乃至図8を参照し
て、本発明の第1の実施の形態をレジストパターンの検
査方法及びマスクパターンの補正方法を説明する。 図2参照 図2は、本発明の第1の実施の形態の寸法補正マークの
説明図であり、この寸法補正マーク11は、100nm
のL&SパターンからなるCDm1、110nmのL&S
パターンからなるCDm2、及び、120nmのL&Sパ
ターンからなるCDm3を縦方向に配列したライン・アン
ド・スペースパターン14,15をスペースSm1を介し
て並列に配置したパターンから構成され、この寸法補正
マーク11をマスクに設ける。なお、この場合のターゲ
ット・サイズは110nmである。
【0022】図3参照 図3は、図2に示した寸法補正マークを有するマスクを
用いて縮小投影露光法によって先行ウェハ(パイロット
ウェハ)上に塗布したレジスト膜上に寸法補正マークを
含む露光パターンを露光し、現像することによって形成
したレジストパターンからなる転写寸法補正マーク31
の説明図である。
【0023】図に示すように、この転写寸法補正マーク
31は、寸法補正マーク11を構成するCDm1,C
m2,CDm3に対応したL&SパターンからなるCD
r1, CDr2 , CDr3によって構成される一対のライン・
アンド・スペースパターン32,33からなる。
【0024】この一対のライン・アンド・スペースパタ
ーン32,33の間隔Sr1を測定するとともに、マスク
に形成した一対のライン・アンド・スペースパターン1
4,15の間隔Sm1を測定し、両者の間隔Sm1とSr1
各ラインについて比較することによってピーリングの発
生を評価する。
【0025】即ち、Sm1=Sr1の場合にはピーリングが
発生していないと判定し、Sm1>S r1の場合にはピーリ
ングが発生していると判定し、ピーリング数=1とす
る。なお、この場合は、説明を簡単にするためには、シ
ョートニングは発生していないものとし、また、Sr1
対しては縮小比に応じた倍率を掛けて比較する。
【0026】この様に、マスク上に設けた寸法補正マー
ク11を構成する一対のライン・アンド・スペースパタ
ーン14,15の間隔Sm1と、レジスト膜上に転写して
現像した転写寸法補正マーク31の一対のライン・アン
ド・スペースパターン32,33の間隔Sr1を比較する
だけで、光学的シミュレーションを行うことなくピーリ
ングの発生を検出することができる。
【0027】なお、LSIの基本動作ではゲートのショ
ート特性が重要となるが、その歩留まりが非常に低く、
調査した結果、ゲートパターンのライン端部がピーリン
グを起こし、短くなっていることが判明した。
【0028】本発明者は、その原因を鋭意究明したなか
で、レジスト塗布前にウェハ表面の脱気ベーク(Deh
ydration Bake:D.Bake)温度を昇
温させると、ある温度範囲でピーリング数が減少する傾
向が見られ、それがレジスト寸法が小さいほど顕著であ
ることが分かったので、図4及び図5を参照して説明す
る。
【0029】図4参照 図4は、上記の第1の実施の形態におけるピーリング数
の脱気ベーク温度依存性の説明図であり、100℃、2
00℃、300℃、及び、400℃における脱気ベーク
処理を行ったレジスト膜に対して、マスク上のCDm1
110nmのライン・アンド・スペースパターンを転写
した場合のレジストパターンCDr1におけるピーリング
数を測定したものである。
【0030】なお、図2には示していないCD=115
nmのライン・アンド・スペースパターンを転写した場
合のレジストパターンにおけるピーリング数も併せて示
したものであり、各脱気ベーク温度について、約500
本のラインについて行った測定結果を示している。測定
に際しては、非破壊測定である光学測定装置を用いて、
ラインパターンのエッジからの信号を検知して、一対の
ラインパターンの間隔Sr1を測定した。
【0031】図に示すように、マスク上のCDm1=11
0nmのライン・アンド・スペースパターンを転写した
場合には、300℃近傍においてピーリング数が極小値
を取る傾向があることが理解される。一方、マスク上の
CD=115nmのライン・アンド・スペースパターン
を転写した場合には、200℃近傍においてピーリング
数が極大値を取る傾向があることが理解される。
【0032】図5参照 図5は、図4におけるライン・アンド・スペースパター
ンについての傾向を一般化したモデルを示したものであ
り、ある温度において極小値を取り、極小値の近傍にT
m の幅の温度マージンを有していること、即ち、Tm
温度範囲においては、殆どピーリングがなく、したがっ
て、マーク間スペースが、マスク上におけるマーク間ス
ペースSm1とほぼ等しい値S1 を取る温度領域が存在す
ること理解される。
【0033】したがって、ピーリングの発生を抑制する
ためには、極小値の近傍のTm の幅の温度マージンの最
適温度範囲内で脱気ベーク処理を行うことによって、ピ
ーリングの発生を再現性良く抑制することができる。
【0034】次に、寸法補正マーク11をレジスト膜に
転写する際の露光量も発生するピーリング数及びライン
・アンド・スペースパターンの各ラインパターンのライ
ン幅に影響を与えることも発見したので、図6及び図7
を参照して説明する。
【0035】図6参照 図6は、本発明の第1の実施の形態におけるピーリング
数及びレジストCDの露光量依存性の説明図であり、タ
ーゲット・サイズを110nm、即ち、CDm1=110
nmの場合を示しており、ピーリング数については、3
2.0mJ/cm2 を越えると急激にピーリングが発生
することが理解される。一方、レジストCDについて
は、露光量が増大するとともに、ライン幅が縮小する傾
向が見られる。
【0036】従来においては、ダーゲット・サイズを1
10nmとする場合に、32.0mJ/cm2 の露光量
で露光を行っていたが、今回の測定結果からは、32.
0mJ/cm2 ではピーリング数が多いので、むしろ、
31.0mJ/cm2 が好適値であることを見出した。
【0037】図7参照 図7は、図6に示した結果を一般化したモデルを示した
ものであり、ターゲット・サイズCDm1において、ある
露光量D1 まではピーリングが殆ど発生せず、マーク間
スペースが、マスク上におけるマーク間スペースSm1
ほぼ等しい値S r1をとり、この露光量D1 、即ち、限界
露光量D1 を越えると急激にピーリング数が増加してマ
ーク間スペースが急激に増加して所期のレジストパター
ンを得られなくなることが理解される。
【0038】したがって、図4及び図5に示した脱気ベ
ーク温度と合わせて、両方の条件を最適化して、即ち、
ピーリング数が極小になる温度で脱気ベークしたのち、
限界露光量D1 の範囲内において露光工程を行うことに
よって、スループットと製造歩留まりの向上が可能にな
る。
【0039】しかし、図6に示した様に、露光量を減少
して最適化した場合には、レジストパターンにおけるラ
イン幅が所期の値より太くなる傾向があるので、この幅
太りを補正する必要があるので、この補正方法を図8を
参照して説明する。
【0040】図8(a)参照 図8(a)は、寸法補正マークの補正方法の説明図であ
り、図2に示した3つのライン・アンド・スペースパタ
ーンCDm1,CDm2,CDm3についての限界露光量
1 ,D2 ,D3 をモデル的に示したものであり、ショ
ートニングが発生した場合も併せて示している。
【0041】ショートニングが発生した場合には、ピー
リングの有無と無関係にマーク間スペースSが拡がる
が、幅広パターンの方がショートニングが発生しにくい
ので、マーク間スペースの値Sr2は、CDm1,CDm2
CDm3の順で小さくなる。
【0042】図8(b)参照 図8は、各ライン・アンド・スペースパターンCDm1
CDm2,CDm3を各臨界露光量D1 ,D2 ,D3 で転写
した場合のレジスト膜におけるライン・アンド・スペー
スパターンCDr1,CDr2,CDr3の各ラインパターン
の線幅を示したものであり、各ライン・アンド・スペー
スパターンCDr1,CDr2,CDr3において、マスク上
の各ライン・アンド・スペースパターンCDm1,C
m2,CDm3に対して約10nmだけ幅が太くなってい
る。
【0043】したがって、ターゲット・サイズを110
nmとする場合には、マスクに形成する微小ラインパタ
ーンの線幅が100nmになるように補正すれば良いこ
とが理解され、このCD=100nmに対して最適の脱
気ベーク温度を改めて決定し、この最適脱気ベーク温度
によって脱気ベーク処理を行えば良い。
【0044】なお、露光量に関しては、図6に示すよう
に限界露光量D1 より若干低い所にピーリング数が少な
くなる領域が存在し、且つ、露光量の低下に伴って線幅
が太くなるので、限界露光量D1 より若干低い露光量で
露光すれば良い。
【0045】以上、図2乃至図8を参照して説明したよ
うに、サイズの異なる複数のライン・アンド・スペース
パターンからなる寸法補正マークパターンを対になるよ
うに並列に配列した寸法補正マークをマスク上に形成
し、この寸法補正マークをパイロットウェハに転写し、
ピーリング数を測定することによって、最適脱気ベーク
温度及び最適露光量を求め、その結果をマスク上に形成
する寸法補正マークの寸法にフィードバックし、フィー
ドバック結果に基づいて、再び、最適脱気ベーク温度を
決定すれば良い。
【0046】次に、図9を参照して本発明の第2の実施
の形態の寸法補正マークを説明する。 図9参照 図9は、本発明の第2の実施の形態の寸法補正マークの
説明図であり、この寸法補正マーク12は、長さがLm1
で、100nmのL&SパターンからなるCD m1、11
0nmのL&SパターンからなるCDm2、及び、120
nmのL&SパターンからなるCDm3を縦方向に配列し
たライン・アンド・スペースパターン14と、各L&S
パターンからなるCDm1,CDm2,CDm3に対応する長
さLm2=Lm1の矩形状のパターンCDM1,CDM2,CD
M3を縦方向に配列した矩形パターン21によって構成さ
れ、この寸法補正マーク12をマスクに設ける。
【0047】この様な線幅の太い矩形状のパターンCD
M1,CDM2,CDM3においてはショートニングが発生し
ないので、転写寸法補正マークにおける各L&Sパター
ンからなるCDr1,CDr2,CDr3の長さLr1及び矩形
状のパターンCDR1,CDR2,CDR3の長さLR1を光学
的に測定し、両者を比較することによって、ショートニ
ングの発生を検出することが可能になる。
【0048】また、各L&SパターンからなるCDr1
CDr2,CDr3の中心Cr と各矩形状のパターンC
R1,CDR2,CDR3の中心CR との距離Dr を光学的
に測定し、マスクに設けた各L&SパターンからなるC
m1,CDm2,CDm3の中心C m と各矩形状のパターン
CDM1,CDM2,CDM3の中心CM との距離Dm と比較
することによってピーリングの発生を検出することがで
きる。
【0049】即ち、L&Sパターンにおいてラインパタ
ーンの一端部においてピーリングが発生した場合、レジ
スト膜に形成されたラインパターンの中心Cr がずれて
隔D r が変動するので、それによって、ピーリングの発
生を検出することができる。なお、図9においては、L
&S=110nmについてのみ、中心Cm2,CM2及び距
離Dm2を示している。なお、ピーリングは、測定時にパ
ターン端部の光学像を目視することによって判別可能で
す。
【0050】次に、図10を参照して本発明の第3の実
施の形態の寸法補正マークを説明するが、この場合の寸
法補正マークは上記の第1の実施の形態と第2の実施の
形態とを合わせたものである。 図10参照 図10は、本発明の第3の実施の形態の寸法補正マーク
の説明図であり、この寸法補正マーク13は、図2に示
した長さがLm1=Lm3で、100nmのL&Sパターン
からなるCDm1、110nmのL&Sパターンからなる
CDm2、及び、120nmのL&SパターンからなるC
m3を縦方向に配列した一対のライン・アンド・スペー
スパターン14,15の間に、図9に示した長さLm2
m1の矩形状のパターンCDM1,CDM2,CDM3を縦方
向に配列した矩形パターン21を設けたものである。
【0051】この場合、一対のライン・アンド・スペー
スパターン14,15の端部の距離Sm1を光学的に測定
することによって、ピーリングの発生を検出することが
できる。
【0052】また、転写寸法補正マークにおける各L&
SパターンからなるCDr1,CDr2,CDr3の長さLr1
及び矩形状のパターンCDR1,CDR2,CDR3の長さL
R1を光学的に測定し、両者を比較することによって、シ
ョートニングの発生を検出することが可能になる。
【0053】以上、本発明の各実施の形態を説明した
が、本発明は各実施の形態に記載した構成及び条件に限
られるものではなく、各種の変更が可能である。例え
ば、上記の各実施の形態においては、ターゲット・サイ
ズ(=110nm)のL&Sパターンに対して、小さい
サイズと大きなサイズのL&Sパターンの合計3つの種
類のL&Sパターンを設けているが、4種類以上のL&
Sパターンを用いても良いものである。
【0054】或いは、逆に、2種類のL&Sパターン、
例えば、ターゲット・サイズのL&Sパターンとそれよ
りサイズの小さなL&Sパターンとしても良いし、さら
には、一種類のL&Sパターン、即ち、ターゲット・サ
イズのL&Sパターンのみであっても良い。
【0055】また、上記の第2及び第3の実施の形態に
おいては、ショートニングを検出するために、各L&S
パターンCDm1,CDm2,CDm3に対応するように、矩
形パターンCDM1,CDM2,CDM3を設けているが、第
1の実施の形態の寸法補正パターンの4段目以降に矩形
パターンを付け加えても良いものである。
【0056】また、上記の各実施の形態においては、各
L&Sパターンは同じ方向に長軸があるラインを並べた
L&Sパターンであるが、この長軸と直交する方向にラ
インが延在するL&Sパターンを組み合わせても良いも
のである。例えば、上記の第1の実施の形態における寸
法補正マークの4段目以降に縦方向のラインからなるL
&Sパターンを設けても良いものである。
【0057】また、上記の各実施の形態においては、各
L&Sパターンのデューティー比、を1、即ち、ライン
幅:スペース幅=1:1としているが、デューティー比
は1である必要はないものである。
【0058】また、上記の各実施の形態においては、非
破壊検査とするために光学的測定方法によって、ライン
長さL、或いは、マーク間スペースSを測定している
が、光学的測定方法に限られるものではなく、電子顕微
鏡によって測定しても良いものである。但し、この場合
には、破壊検査となるので、測定は一回のみとなる。
【0059】また、上記の各実施の形態においては、縮
小投影露光法を用いているが、アパーチャを用いる電子
ビーム露光方法の場合にも適用されるものであり、この
場合には、測定結果に基づいてアパーチャの寸法を補正
すれば良い。
【0060】ここで、再び図1を参照して、改めて本発
明の詳細な特徴を説明する。再び、図1参照 (付記1) マスク上に少なくとも一対の寸法補正マー
クパターン2〜5からなる寸法補正マーク1を形成する
とともに、前記寸法補正マーク1をウェハに設けたレジ
スト膜上に転写し、前記マスク上の一対の寸法補正マー
クパターン2〜5の端部の間隔Sm1を測定するととも
に、前記レジスト膜上に転写して現像した一対の転写寸
法補正マークパターン7〜10の端部の間隔Sr1を測定
し、前記間隔Sm1と間隔Sr1との差異によりレジストパ
ターンにおけるピーリングの発生を検出する工程を有す
ることを特徴とするレジストパターンの検査方法。 (付記2) 上記一対の寸法補正マークパターン2〜5
が、互いにサイズの異なる複数のライン・アンド・スペ
ースパターンからなり、且つ、各サイズにおいて複数本
のラインパターンから各ライン・アンド・スペースパタ
ーンが構成されていることを特徴とする付記1記載のレ
ジストパターンの検査方法。 (付記3) 上記ライン・アンド・スペースパターン
を、ピッチを固定しデューティーの変化が可能なライン
・アンド・スペースパターンとしたことを特徴とする付
記2記載のレジストパターンの検査方法。 (付記4) 上記一対の寸法補正マークパターン2〜5
の一方のライン・アンド・スペースパターンを、ベタ状
の矩形パターンに置き換えることを特徴とする付記2ま
たは3に記載のレジストパターンの検査方法。 (付記5) 上記寸法補正マーク1を、縦方向と横方向
との双方に形成することを特徴とする付記2乃至4のい
ずれか1に記載のレジストパターンの検査方法。 (付記6) 上記ライン・アンド・スペースパターンの
長辺と上記矩形パターンの長辺とを、上記マスク上の寸
法補正マークパターン2〜5と上記レジスト膜上に転写
した転写寸法補正マークパターン7〜10の双方におい
て測定し、両者の差によってライン・アンド・スペース
パターンにおけるショートニングの発生を検出すること
を特徴とする付記4記載のレジストパターンの検査方
法。 (付記7) 上記ライン・アンド・スペースパターンと
上記矩形パターンとの中心距離を、上記マスク上の寸法
補正マークパターン2〜5と上記レジスト膜上に転写し
た転写寸法補正マークパターン7〜10の双方において
測定し、両者の差によってレジストパターンにおけるピ
ーリングの発生を検出することを特徴とする付記4記載
のレジストパターンの検査方法。 (付記8) 上記寸法補正マーク1として、一対のライ
ン・アンド・スペースパターンと、前記一対のライン・
アンド・スペースパターンの中間に設けられた矩形パタ
ーンからなることを特徴とする付記1記載のレジストパ
ターンの検査方法。 (付記9) 上記マスク上の一対の寸法補正マークパタ
ーン2〜5及び上記レジスト膜上に転写して現像した一
対の転写寸法補正マークパターン7〜10の間隔或いは
寸法の少なくともいずれかの測定を光学式測定機を用い
て測定することを特徴とする付記1乃至8のいずれか1
に記載のレジストパターンの検査方法。 (付記10) 付記1乃至9のいずれか1に記載のレジ
ストパターンの検査方法によって求めたピーリングの発
生の検出結果から脱気ベーク温度依存性を求め、前記脱
気ベーク温度依存性から、レジスト膜の脱気ベーク温度
を最適化することを特徴とすることを特徴とする露光条
件の補正方法。 (付記11) 付記1乃至9のいずれか1に記載のレジ
ストパターンの検査方法によって求めたピーリングの発
生の検出結果から露光量依存性を求め、前記露光量依存
性から、レジスト膜に対する露光量を最適化することを
特徴とする露光条件の補正方法。 (付記12) 付記1乃至9のいずれか1に記載のレジ
ストパターンの検査方法によって上記マスク上の一対の
寸法補正マークパターン2〜5及び上記レジスト膜上に
転写して現像した一対の転写寸法補正マークパターン7
〜10の線幅を測定し、両者の線幅の比較からマスク上
に設けるパターン幅を最適化することを特徴とするマス
クパターンの補正方法。
【0061】
【発明の効果】本発明によれば、マスク上に形成する寸
法補正マークの形状を工夫し、この寸法補正マークと、
レジスト膜に転写した転写寸法補正マークとを実測によ
り比較するだけであるので、光学シミュレーションを用
いることなく、ピーリングやショートニングの発生を検
出することができ、その結果をフィードバックしてマス
ク上に形成する露光パターンを補正することによって、
ピーリングのない露光条件で露光を行うことができ、そ
れによって、スループットと製造歩留まりの向上に寄与
するところが大きい。
【図面の簡単な説明】
【図1】本発明の原理的構成の説明図である。
【図2】本発明の第1の実施の形態の寸法補正マークの
説明図である。
【図3】本発明の第1の実施の形態の転写寸法補正マー
クの説明図である。
【図4】本発明の第1の実施の形態におけるピーリング
数の脱気ベーク温度依存性の説明図である。
【図5】本発明の第1の実施の形態における最適脱気ベ
ーク温度の説明図である。
【図6】本発明の第1の実施の形態におけるピーリング
数及びレジストCDの露光量依存性の説明図である。
【図7】本発明の第1の実施の形態における最適露光量
の説明図である。
【図8】本発明の第1の実施の形態の寸法補正マークの
補正方法の説明図である。
【図9】本発明の第2の実施の形態の寸法補正マークの
説明図である。
【図10】本発明の第3の実施の形態の寸法補正マーク
の説明図である。
【符号の説明】
1 寸法補正マーク 2 寸法補正マークパターン 3 寸法補正マークパターン 4 寸法補正マークパターン 5 寸法補正マークパターン 6 寸法補正マーク 7 転写寸法補正マークパターン 8 転写寸法補正マークパターン 9 転写寸法補正マークパターン 10 転写寸法補正マークパターン 11 寸法補正マーク 12 寸法補正マーク 13 寸法補正マーク 14 ライン・アンド・スペースパターン 15 ライン・アンド・スペースパターン 21 矩形パターン 31 転写寸法補正マーク 32 ライン・アンド・スペースパターン 33 ライン・アンド・スペースパターン

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 マスク上に少なくとも一対の寸法補正マ
    ークパターンからなる寸法補正マークを形成するととも
    に、前記寸法補正マークをウェハに設けたレジスト膜上
    に転写し、前記マスク上の一対の寸法補正マークパター
    ンの端部の間隔Sm1を測定するとともに、前記レジスト
    膜上に転写して現像した一対の転写寸法補正マークパタ
    ーンの端部の間隔Sr1を測定し、前記間隔Sm1と間隔S
    r1との差異によりレジストパターンにおけるピーリング
    の発生を検出する工程を有することを特徴とするレジス
    トパターンの検査方法。
  2. 【請求項2】 上記一対の寸法補正マークパターンが、
    互いにサイズの異なる複数のライン・アンド・スペース
    パターンからなり、且つ、各サイズにおいて複数本のラ
    インパターンから各ライン・アンド・スペースパターン
    が構成されていることを特徴とする請求項1記載のレジ
    ストパターンの検査方法。
  3. 【請求項3】 上記一対の寸法補正マークパターンの一
    方のライン・アンド・スペースパターンを、ベタ状の矩
    形パターンに置き換えることを特徴とする請求項2記載
    のレジストパターンの検査方法。
  4. 【請求項4】 上記寸法補正マークパターンを、縦方向
    と横方向との双方に形成することを特徴とする請求項2
    または3に記載のレジストパターンの検査方法。
  5. 【請求項5】 上記ライン・アンド・スペースパターン
    の長辺と上記矩形パターンの長辺とを、上記マスク上の
    寸法補正マークパターンと上記レジスト膜上に転写した
    転写寸法補正マークパターンの双方において測定し、両
    者の差によってライン・アンド・スペースパターンにお
    けるショートニングの発生を検出することを特徴とする
    請求項3記載のレジストパターンの検査方法。
JP2002141538A 2002-05-16 2002-05-16 レジストパターンの検査方法 Pending JP2003332223A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002141538A JP2003332223A (ja) 2002-05-16 2002-05-16 レジストパターンの検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002141538A JP2003332223A (ja) 2002-05-16 2002-05-16 レジストパターンの検査方法

Publications (1)

Publication Number Publication Date
JP2003332223A true JP2003332223A (ja) 2003-11-21

Family

ID=29702091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002141538A Pending JP2003332223A (ja) 2002-05-16 2002-05-16 レジストパターンの検査方法

Country Status (1)

Country Link
JP (1) JP2003332223A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109270788A (zh) * 2018-10-08 2019-01-25 惠科股份有限公司 一种光罩和显示面板的制作方法
CN113506754A (zh) * 2021-06-28 2021-10-15 上海华虹宏力半导体制造有限公司 光阻剥落的检测方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03262112A (ja) * 1990-03-12 1991-11-21 Sharp Corp 露光装置の検査方法
JPH0426315A (ja) * 1990-05-19 1992-01-29 Furukawa Electric Co Ltd:The 導体回転許容型スペーサ
JP2002081914A (ja) * 2000-06-21 2002-03-22 Toshiba Corp 寸法検査方法及びその装置並びにマスクの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03262112A (ja) * 1990-03-12 1991-11-21 Sharp Corp 露光装置の検査方法
JPH0426315A (ja) * 1990-05-19 1992-01-29 Furukawa Electric Co Ltd:The 導体回転許容型スペーサ
JP2002081914A (ja) * 2000-06-21 2002-03-22 Toshiba Corp 寸法検査方法及びその装置並びにマスクの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109270788A (zh) * 2018-10-08 2019-01-25 惠科股份有限公司 一种光罩和显示面板的制作方法
CN113506754A (zh) * 2021-06-28 2021-10-15 上海华虹宏力半导体制造有限公司 光阻剥落的检测方法
CN113506754B (zh) * 2021-06-28 2024-01-23 上海华虹宏力半导体制造有限公司 光阻剥落的检测方法

Similar Documents

Publication Publication Date Title
US6673638B1 (en) Method and apparatus for the production of process sensitive lithographic features
US6602728B1 (en) Method for generating a proximity model based on proximity rules
US11120182B2 (en) Methodology of incorporating wafer physical measurement with digital simulation for improving semiconductor device fabrication
US6791679B2 (en) Adaptive correlation of pattern resist structures using optical metrology
US20060024850A1 (en) Test structures and methods for monitoring or controlling a semiconductor fabrication process
KR102507304B1 (ko) 결함 검사 방법 및 이를 이용한 반도체 소자의 제조 방법
JP2003100624A (ja) フレア測定用マスク、マスクの製造方法、ウェーハ上にフレア影響領域を設定する方法及びフレアを補正するためのマスク製作方法
US6174741B1 (en) Method for quantifying proximity effect by measuring device performance
JP2004184633A (ja) フォトマスクの製造方法及び半導体装置の製造方法
US7865866B2 (en) Method of inspecting mask using aerial image inspection apparatus
KR20160130848A (ko) 패턴화된 구조물에서 측정을 위한 테스트 구조물을 사용하는 테스트 구조물 및 계측 기술
US8443309B2 (en) Multifeature test pattern for optical proximity correction model verification
US9874821B2 (en) Method for hotspot detection and ranking of a lithographic mask
JP2003332223A (ja) レジストパターンの検査方法
JP2008112889A (ja) フォーカス測定方法、半導体装置の製造方法、および露光システム
JP2022521490A (ja) 結合された光および電子ビーム技術を使用する位置ずれ測定
JP2010102055A (ja) パターン評価方法、露光用マスク、露光方法、露光用マスクの製造方法および半導体装置の製造方法
JP3825741B2 (ja) フォトマスクの評価方法および半導体装置の製造方法
Wiaux et al. Assessment of OPC effectiveness using two-dimensional metrics
Truffert et al. Novel monitoring of EUV litho cluster for manufacturing insertion
JP2009180824A (ja) フォトマスクの評価方法及び半導体装置の製造方法
US10748821B2 (en) Method and system for measuring pattern placement error on a wafer
KR101095062B1 (ko) 광학 근접 효과 보정의 검증 방법
JP4483612B2 (ja) フォトマスクの製造方法、および、半導体デバイスの製造方法
KR100714266B1 (ko) 반도체장치의 제조공정에서 이미지 보정 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080401